TWI379359B - Method and system for dry etching a hafnium containing material - Google Patents

Method and system for dry etching a hafnium containing material Download PDF

Info

Publication number
TWI379359B
TWI379359B TW096132999A TW96132999A TWI379359B TW I379359 B TWI379359 B TW I379359B TW 096132999 A TW096132999 A TW 096132999A TW 96132999 A TW96132999 A TW 96132999A TW I379359 B TWI379359 B TW I379359B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
layer
plasma
introducing
Prior art date
Application number
TW096132999A
Other languages
English (en)
Other versions
TW200814201A (en
Inventor
Luis Fernandez
Masafumi Urakawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200814201A publication Critical patent/TW200814201A/zh
Application granted granted Critical
Publication of TWI379359B publication Critical patent/TWI379359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

1379359 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種使用乾式電漿處理以餘刻基板上之含給舞 的方法及糸統’尤其係關於使用包含BCI3及添加氣體的處理氣體 以餘刻含給層的方法及系統。 【先前技術】 如熟習半導體技藝者所熟知，為了增加裝置性能以及減少電 源消耗，半導體裝置尺寸的降低已係不可或缺。因此，隨著即將 以具有向介電常數的介電材料(在此亦稱為「high-k」材料)代替 SiCb及氮氧化石夕(SiNx〇y)，以及使用替代閘極電極材料以代替在次 〇.l#m 互補金氧半導體（CMOS，complementary metal-oxide semiconductor)技術中的掺雜多晶矽，對於新的閘極堆疊材料及 石夕化物處理而a，製程發展及整合問題係關鍵的挑戰。介電當數 大於SiOH 9)的介電材料-般稱為high_k= 可將high-k材料歸類於沉積在基板(例如Hf〇2、z 〇〇 si〇2. t ## 〇 hlgh-k # ίί ； 口金屬矽酸鹽或氧化物（例如Ta2〇5(k〜26)、Ti〇2(k〜8〇)、 Μ2〇3(1ί:9) ^0^°2°^25)) ° 在製造半導體裝 σ人必需對high_k層進行似 二沾ί ^魏，並在離子植人_降低金屬雜f植人源極/沒極區 員ϊ二=__進_ ’㈣使閑極結 【發明内容】 法包基板上之含铪層的方法及纽。此方 令.人i吏^二有Bc 3及添加氣體的處理成分。此添加氣體可包 組人3乳的⑽、含氮的氣體、或含碳氫氣體、或其兩個以上的 1379359 依照-實施例’說明-種姓刻練上之含給層 -種包含用以執行此方法之指令㈣腦可讀取記 法’以及 包含：將具有含給層之基板配置在電漿處理系統巾 圖案的遮罩層覆蓋於含給層；將基板的溫度升高至^界定有 將，含BCh及添加氣體的處理成分導入電聚處理系統=卓 理系統中的處理成分形成電漿；以及將基板曝露於H 餘刻於，給層中。此添加氣體可包含：含氧的氣體含’ ^ 或含碳氫的氣體、或其兩個以上的組合。 ‘的軋體、 依照另-實施例，說明—種用以侧基板上之含 處理系統，其包含··電t處理室，用以促進鎌從處ϋ, 以對含給層進行_ ;以及㈣it，耦合至電 1利用處理成分的處理配方。此處理成分包含阳3及==執 ==t:含氧的氣體、含_氣體、或碳氫氣體:或其 【實施方式】 卢授f 明中，為了說明且不限制之目的，將提出例如電聚 Si統之特殊幾何及各種處理之說_特定細節。⑦而，五人 ΐΐίίί離峻純定細㈣情況下，本發日柯在其他實二例 .—_ ，圖細彳包含：㈣如級之光敏材料的 過-==，通常包含：使用例如微影系統，將級材料透 罩（及相關的光學儀器）而暴露於輕射源，接著，使 .“、員衫別移除光敏材料經過照射的區域(例如正型 的區域(例如負型光阻的情況）。此外，1遮 在圖案進行蝕刻期間，吾人通常會利用乾式電漿蝕刻處理， 1379359 其中精由將例如射頻（RF ’ radio frequency)功率的電磁（EM， electro-magnetic)能量耦合至處理氣體，以加熱電子並導致隨後 處理氣體之原子及/或分子成分的游離及解離，而從處理氣體形成 電漿。使用一連串的乾式蝕刻處理，可將例如使用上述微影處理 形成於初始遮罩層上的圖案轉印至薄膜堆疊内的下伏層，此薄膜 堆疊包含例如電子裝置之終端產品所期望之一或更多材料層。 舉例而言，如圖1A至1C所示，其顯示包含形成在基板11〇 上之複數層120至170的薄膜堆疊1〇〇。薄膜堆疊1〇〇例如可包含 多晶f (polycrystal iine siiicon、p〇lysiUc〇n 或 p〇ly Si)閘 Ϊί有多轉層15G、金屬或含金屬層140、以及作為閘 爲^材?或作為部份閘極介電材料的高介電常數(吨㈣介電 义全屬屏ΐίΐ層140可以為例如部份的金屬/多晶石夕閘極電極。 ΐίίίϋϊ以係具有數百埃(Α)的厚度，例如約繼的厚度， 二 ΐ ί 可包含:W、WN、WSL、M、Mo、MoN、Ta、TaN、 帶矽閘極電極層整合之金屬閘極電極的導入可 + 4 .已3 .消除多晶矽閘極的空乏效應、降低裊面雷 1。舉例來呈雜佳的可#度及潛在較佳的熱穩定 層與基板之氧二=了#包4介例如在_々 例如含於⑧η 夕(s 0)薄層。hlgh~k介電層谢可。包含 HfSiO)0。S歹1鈴氧化層（例如Hf〇2)或铪石夕酸鹽層（例如 ⑽可包含“且層。此外’舉例而言，薄膜堆疊 如ti-reflectiv/c„層、18°進行圖型化的抗反射塗佈(ARC， 質遮罩。 150進灯乾式蝕刻的二氧化矽(Si〇2)硬 如圖1Bmc所示，吾人選擇此一連串用以將圖案轉印至薄 1379359 最低。-個關鍵的蝕刻處 的知壞降至 或下伏Si〇2介面，120 味在例如沒有損壞多晶石夕層⑽ 電臈130。 ： 、月況下’將圖案轉印至high-k介 處理^口用!^含= 之!1^—k層的處理包含使謂悉基的 這些侧化學品可對多㈣層150及下 伏Si〇2”面層12〇進行蝕刻。舉例而古春^ ^ 化學品時，本荦發明人P韵贫 :田使用HBr/Ch基的處理 侧雜Ht 觀察H 2衫晶較間具有大於10的 3ΐΐ明人已觀察猶與之間的侧選 擇性只具有從1. 5至2. 5的範圍。 齡!例道用，圖案轉印至high妨電層副内的圖 i體二二二，BCl3及添加氣體的處理成分。此添加 ΐ體ίΐί作為保遵氣體’藉以保護不期望進行姓刻的表面。因 ^ ’匕圖案侧處理可提供彳物跳與不期望進行 枓（例如多晶矽及Si(W之間的蝕刻選擇性改善。 一何 特忾m體φ可t含:？氧的氣體、含氮的氣體、或碳氫氣體(其 特徵為（¾，其中X及y係大於等於！的整數）、或其兩個以上的 組&。舉例而言，此含氧的氣體可包含：&、Ν〇、Να、m、⑺、 或c〇2、或其兩個赴敝合。餅，_來說—，此含氮的氣體可 包含队、或勵、或其兩個以上的組合。再者，此碳氣氣體可包含： C2H4 > CH4' C2H2' C2H6' C3H4' CaHe' C3H8 ' C4H6 ' C4H8 ' C4H10 ' CsHe ' CsHio ' GH6、GIL。、或αΗ1ζ、或其兩個以上的組合。此處理成分可更包含 惰性氣體’例如純氣（例如He、Ne、Ar、Kr、Xe)。 依照-實施例，圖2所示之電聚處理系統！包含：電聚處理 至10，任選的办斷糸統12，轉合至電聚處理室1〇 ·，以及控制器 14 ’輕合至任選的診斷系統12及電漿處理室1〇。控制器μ用以 執行處理配方，此配方包含至少一利用電漿以對含鈴層’°進行蝕刻 的步驟’此電漿係由如上所述之包含BC13及添加氣體之處理成分 /幻59 =導入所形成。此外，控制器14可隨意地用以接收至少一來自診 統12的終點信號，並後處理該至少一終點信號，以精確地^ ^慝理的終點。或者’控制器14可利用預定時間設定處理的終點β ，示的實施例中，目2所顯示的賴處理系統丨係利用^ 對材料進行處理。電漿處理系統1可包含蝕刻室。 圖3顯示依照另一實施例之電漿處理系統。電漿 l含：電漿處理室10;基板載台20,於其上固定待處理之基板25; 空幫浦系統30。基板25可以係半導體基板、晶圓、或液晶 區= 士電聚處理室1〇可用以促進在基板25之表面附近之處理 =15中的«產生。吾人可經由氣體注人系統（無顯示）導入可 游離氣體或氣體混合物，並調整處理壓力。舉例來說，控制機 可用以調節真空幫浦系統3〇。吾人可利用電漿產生預定材g 特㈣材料’及/或促進材料從基板25之曝露表面的移除。 電水處理祕la可用以處理任何尺寸的基板，例如細麵的基 板、300mm的基板、或更大的基板。
吾人可經由靜電箝制系統將基板25固定在基板載台2〇上。 再者’基板載台20可更包含在各種姓刻處理期間用以控制基板烈 之溫度的溫度控制系統。舉例而言，在用以蝕刻例如含铪層之 =gh:k介電，的侧處理躺，此溫度控齡統包含用以將▲板 ^皿度升raj 1：約30 C以上的加齡m此溫度控制系統 I包含用以將基板25之溫度升高至約抓以上的加熱系統。或 者，此溫气控制系統可包含用以將基板25之溫度升高至約75艺以 上的^熱系統。或者，此溫度控制系統可包含用以將基板妁之溫 度升高至約lGGt以上的加熱魏。或者，此溫度控鮮 =以=板25之溫度升高至約·。c以上的加熱:、f舉二 ί 約5G°C至約25(rc分佈，並且可從約航至 約100 C分佈。 9 1379359 統。進一步舉例說明，在用以蝕刻Si〇2層的蝕刻處理期間，此，、w 度控制系統可包含用以降低或維持基板25之溫度於約2〇至3〇^ 的冷卻系統。 基板載台20可包含具有冷卻系統或加熱系統或兩者溫产 控制系統。舉例而言’此冷卻系統或加熱系統可包含再循 流，當進行冷卻時，此再循環液體流可接受來自基板载台別、 能，並將熱能傳遞至熱交換系統（無顯示）；或者當進行加埶時、，’、 可將來自熱交換系統的熱能傳遞至基板載台2〇。此外，舉例來說， 此冷卻线或加齡統可包含例如餘加熱元件的加熱/冷^ 件，或ό又置在基板載台20内的熱-電加熱器/冷卻器。 此外’基板載台20可經由背侧氣體供應系統促進熱 體至基板25之背侧的傳送，以改善基板25與基板載台2〇之的 =玉間隙熱導。當需要基板處於升高或降低之溫度的溫度= 時，。〉可利用這種系統。例如，此_氣體系統可包 ，分佈系統’其中背織體(例如氦）的壓力可在基板 血 邊緣之間獨立變化。 犬興 ^其他實關t ’例如電阻加航件的加熱/冷卻元件 -電加熱器/冷卻器可被包含在電聚處理室1G的室壁中 姑;^ 含在電漿·處理系統la内的任何其他元件中。 匕 極吾人可將RF功率搞合至處理空間15中的處理錢。舉例來說， i40 ^ rf 路f傳輸至基板載台20，而使基板載台20在RF電 =。加_子抑彡錢轉賴，顧= 詹⑽祕）内的離子能量分佈作用，或兩者。在此構 > reactive ion etch^^^ , ί ^型的RF偏厂謂率可以分佈^ . ^ΙΟΟΜΗζ用以進灯電聚處理的RF系統係熟習本項技藝者所熟 至電聚處理室由降低反射功率而改㈣功率 上動控制方法係熟習本項技藝者所熟知。 板25之上部電極52 1處^統1a可任選地包^合至面對基
此電f板可包α^。此電極板可包含一含梦的電極板。此外， 雷、、择 3 ，雜石夕的電極板。此DC電源可包含DC =目此此電源可包含雙㈣電極。〇_^可更包l 狀二:或控制其極性、電流、電屢、或開啟/關閉
電源50的ί功i^me:tncal filter)可用以對來自DC 、藉由電源50施加至電極52的沉電壓可以分 大於等㈣(v)至約1(3晰。DG電壓的絕對健理想係具有 ’並且DC電壓的絕對值更理想係具有大於 ί壓此外，DC電壓較理想係具有負極性。再者，DC 係為-負電壓，其絕對值大於產生在上部電極52之表 石夕°面對基板載台2〇之上部電極52的表面可由含 :一:真空幫，系統3〇-可包含游輪分子式-真空幫浦⑽， ur o-molecular vacuum pump)，其抽真空速度可達5〇〇〇升/秒(及 更大）’以及_調節腔室壓力的關。在f知用於乾式電渡侧 的電漿處理裝置中’吾人可利用麵至_升/秒的TMp。曹 可用於低壓處理，其壓力典型係小於5〇 mT〇rr。對高壓（即大於 100 mTorr)處理而言，吾人可使用機械升壓幫浦及乾式低真空幫 浦。再者，可將用以監視腔室動的裝置（無顯示）齡至電聚處 理室10。此壓力量測裝置可以係例如從MKS Instruments，
Inc. (Andover，ΜΑ)所購得之 Type 628B Bamtron 絕對電容測壓 計。 1379359 依然參考圖3,電漿處理系統la更包含控制器9〇，此 匕3微處理器、記憶體及數位I/O埠，其可對電漿處理系統"la ^ 生足以連接及啟動輸入的控制電壓，並且監測來自 la的輸出。此外，控制器9〇不但可耦合至RF產生器4〇、阻彳充匹 酉】，路42、任選的DC電源50、氣體注入系統(無顯示）、直*幫 二糸、统3::並與其交換資訊’而且可耦合至背側氣體傳送系統工(： 顯=)、基板/基板載台溫度控制系統(無顯示）、及/或靜 、 ，（無顯不），並與其交換資訊。儲存於記憶體的程式可用以^ ^理配方啟_上述㈣處理緣la元件之輸人 g
膜的方法。，9G的-舉例係可從Dellc〇聊 lexas 所購得之 DELL PRECISION WORKSTATION 610™。 控制器90可相對於電漿處理系统la就近設置，或可 際網，或内部網路，而相對於㈣處理系統匕遠端設置。因此， 控制器90可使用直接連接、内部網路或網際網路至少其中之一， 而與電聚處理祕la交換資料。控㈣9()可輕合 顧客位置（即元件製造業者等等），或可搞合至内部 位置（即設備製造商）。再者，另—電腦⑽控㈣、m商 接、内部網路或嶋網路至少其巾之―存取控制器 切所示之實施例中，猶纽祕1W以係類似於圖2 ^圖3的實_ ’並且更包含岐式，或機械式或電機式旋轉其 中之一的磁場系統60，以潛在地增加電漿密度及/或改善電漿 =勻性。此外’控制器9G可輕合至磁場系統⑼’以&整旋轉的 速度及磁場舰。麟磁場的設計及執行絲習本徽藝者所熟 知〇 …、 ，圖5所示之實施例中，電浆處理系統lc可以係類似於圖2 或圖3之實施例，並且可更包含即產生器7〇，此胙產生哭透過 任選的阻抗匹配網路72而將RF功率耦合至上部電極52。典型施 加至上部電極52之RF功率的頻率可以分佈於約〇.腿、至約 12 (5 ) 1379359 3〇mh^。此外，典型施加至基板載台2 ，率可以分佈於約〇.職至約麵Hz。舉例來功率的 S 3頻率可以係相當高於輕合至基板载台20^。ϋ電 再者，吾人可對從RF產生器70至上部電極 的U率。 幅調變，或可對從RF產生器40至_載台2 ^進二振
功率進行振幅調變。較理想係可^處ίϊΐ l率=率進行振幅調變。此外，控制器9〇RF ί ^ =且抗匹配祕72，以控制對上部電極52之‘率的 施加。上σ卩電極的設計及執行係熟f本項技藝者所孰知。’ 或可ίίίϋ5’任制DG €源5G可直油合至上部電極52, ㈣麵匹配網路之輸出端至延伸上部電極52的RF傳 輸線。電渡波器可用以對來自DC電源5〇的RF功率進行去輕人專 在圖6所示之實施例中’電漿處理系統ld可以係例如類“ =2、3 α及4、的實施例，並且可更包含感應線圈8〇，吾人可經由 F產生器82透過任選的阻抗匹配網路84而將卯功率耦合至此感 應線圈。RF功率係透過介電窗（無顯示)從感應線圈 ^ 電聚處理區域15。典型施㈣應線圈8〇之RF功率 分佈於約10MHz至約100MHz。同樣地，典型施加至基板載台2〇(或 下部電極）之RF功率的頻率可以分佈於約〇. 1MHz至約ι〇〇ΜΗζ。此 外，賓槽式篆拉^屏' 用以降低感應線圈80與電漿之間的電容耦合。此外，控制器9〇 可耦合至RF產生器82及阻抗匹配網路84，以控制對感應線圈80 的功率施加。在替代實施例中，感應線圈8〇可以係例如從變壓耦 合式電漿(TCP ’ transformer coupled plasma)反應器連接電漿處 理區域15的「螺旋」線圈或「盤形」線圈。感應耦合電漿门邙， inductively coupled plasma)源或變壓耦合式電漿(TCP)源係熟 習本項技藝者所熟知。 或者’吾人可使用電子迴旋共振(ECR，electron cyclotron resonance)形成電漿。在又另一實施例中，吾人可從發射螺旋波 13 1379359 ί形實施例中’吾人可從傳播表面波而形成電 漿。上述母種電漿源係熟習本項技藝者所孰知。 又电 Η 3施例中，電漿處理系統1e可以係例如類似於 圖3 4f5的實施例，並且可更包含第二RF產生器44，此 用以透過另-任選的阻抗匹配網路46而將rf功率^ 至基板載台20。對第- RF產生器40或第 ^ 而言’典型施加轉板載台20之RF功產生^ 〇.腿至約2_z。第二RF產生 = 於第一 RF產生器40的RF頻率。再者，五相田円
20的RF功率進行振幅調變：或可對從RF ，，板載口 2〇的RF功率進行振幅調變，或可對兩RF 夕Γ二;於較高RF頻率的RF功率進行調變。此' 二制ΐ/ii H i 產生器44及阻抗匹配網路46，以 及執行係熟習本項技藝者所熟知。扳載口之即糸統的，又计 烏丨中」提出利用電衆處理裝置触刻含給層的方法。 it及=處理裝置可包含各種元件’例如圖2至圖7所 例如臟層之含給層的方法包含使用包 ι3ίίί)=碳，氣體(其特徵為CxHy，其中χ及y係大於等於 兴例而> 2 2、〇、或⑺2、或其兩個以上的組合。此外， ，、兩個以上的組合。 MR、Γ Η 1 包 CH4、GH2、GH6、⑽⑽、C3H8、 的組合。8此處=、GH6，°、或ceH12、或其兩個以上 Ar、Kr、Xe)。成为可更匕含惰性氣體’例如鈍氣（例如He、Ne、 舉例而言，處理參數空間可包含：範圍約5虹⑽至約麵 1379359 mTorr，腔室壓力、範圍約lsccm至約5〇〇sccm的Bc^ ίί 圍約ΐΓΐ約5GGsccm的〇2處理氣體流率、範圍約1sccm 至約50〇Sccm的N2處理氣體流率 '範圍約lsccm至約5〇〇scc 石反氫(CxHy)處理氣體流率、範圍約1〇Sccm至約5〇〇扣咖的紅理 ，體流率、範圍、約〇至約2_的上部電極⑽L i· electrode)(例如圖5的元件52)RF偏壓、以及範圍約ι〇
1000W的下部電極（LEL，l〇wer electrode)(例如圖5的元件RF 偏壓。同樣地’此上部電極的偏壓頻率可以分佈於約〇職 MHz，例如60MHz。此外’此下部電極的偏壓頻率 約 〇· 1MHz至約l_z，例如腿z。 干以刀怖於、力 _ 提㈣關㈣5所述之魏處理裝置钱刻 *1呈現：上料極(UEL)RF功率（瓦特，w)、下 (L)RF功率、壓力(ρ ;毫托’ mT〇rr)、基板溫度(τ，。〇、心 流率(標準立方公分/分鐘，sccm)、紅流率（sccm)、〇2流率（沉⑽）、 沁流率（seem)、CH4流率（seem)、以及蝕刻時間（秒，sec)。此外， ί/.亦呈現：侧速率（埃/分鐘，A/min)、多晶独刻速率 f min)、Si〇2蝕刻速率（A/min)、Hf〇2比多晶矽的蝕刻選擇性 OifCVPoiy-Si)、以及 Hf〇2 比 Si〇2 的蝕刻選擇性(Hf〇2/si〇2)。 表1所列之對於每一處理配方的其他處理條件包含:亂、、田 度（例如圖5的元件52) = 8(TC ;以及室壁溫度=5(rc。 μ
15 1379359 nr
τ—Η HffV多晶矽 m 婼 瘠 OO o m Hfa/Si〇2 οα oo r-H 繫 窮 呀 oi CO LO cji C<I Si〇2 E/R (A/min) 卜 CO CO CSJ -4.76 LO r '( 1 CT> Ιγ 寸 寸· CO oo CO 1 CJ^ OO o 多晶矽E/R (A/min) oo 卜· 1—Η 1 03 c>i CO 1 σ> CO 呀 CO CO 1 LO CO CO CO CO LO LO o CO CO 寸 1 腦E/R (A/min) 卜 LO LO oo 寸 CO oo οα 10.01 1 CO 〇 i—H 0¾ 〇· CO CO oa 111 LTD F1·1 1 LO LO LO LO LO L〇 LO LO CH4 (seem) C LO CO LO 另 o o CO CO n2 (seem) CD o CD 〇 o 〇> o 〇 〇 o i—H 4 (seem) ；_!_ 一 Q— —LO 一 -另- -o - Ar (seem) CZ5 o o <=> 〇 CD 〇 CD c=> t 1 H o § i—H i c^- LO 1 < g i—H LO § 1—H 1—H h P o o 〇 CD o CD 另 o <=> OJ g OJ a| o ◦ CD 〇 〇 ◦ Q o CD s ^ S LO CNJ LO 03 LO 03 LO 03 LO 03 LO oo LO CNI LO 03 LO oa 〇 OJ g CM g CNI CD CD o o g C<l <〇 ◦ OJ 1379359 使用作^^2!^加氣體'使用CH4作為添加氣體、 與祕；之間以及在職 件__=2_田;=，:擇二。舉例二言，第三處理條 °c ； BCh = 177sccn, ； a^ CH?i η \Γ ^ ； Τ = 2〇° 當高的Hf〇2蝕刻速率，同時;^ =Cm)表現出28.3A/min之相 亦在幻所見，吾人可調n整時及/〇2(沉積狀態）。如 多晶石夕及SiO々供不同的钱刻# f j的相對流率而對跳、 相當高比率比CH4流率;㈣，=的= 比率的Bcl3比沉 足的伽j。因此，在較佳實施 性’以及在跳與Si〇2之間提供大於=二的=選f 人可調整BCh與添加氣體的相對流率 選擇，。或者，吾 供大於30的敍刻選擇性，„戈在⑽ 在Hf(^、夕曰曰石夕之間提 刻選擇大㈣祕 所使於幻範例 因此，雖然表1沒有提供用;=選寺。 加氣體_對鱗，，仰⑷之精確的Bcl3與添 r特;γΞ技術 的期望流率。舉例而言，吾人可執行實驗設 期望相對流tlg experiments)而決定對於特定韻刻處理的
Hf〇2 ^ =，下部電極⑽)的RF功率 率，即祕的韻刻速率會隨著LEL功率而增加。此外 ^ 人已觀察到.隨著相當高之BCh流率的使用，可調整l肛的即功 < s) 1379359 ^在_與多晶石夕之間提供相當高的_選擇性 用處理條件為UEL功率-2_ ; P = 1G mT(w ; Bc = =T= 2G(rC時，LEL功率從約1QW至約讓的ΐ化 η 2至約22w之多晶料沉積狀態產生影響(參考圖 )或者，虽BCh的流率從l〇〇sccm增加至19〇sccm，並且 功率從約10W改變至約50W時，本案發明人觀察到在肌上 =30W之多晶石夕上的沉積狀態（參考圖8B>因此，藉由增加孤 -2 j，本案發明人可在較高的LEL功率下進行操作以達到 的Hf〇2蝕刻速率，而維持在多晶矽上的沉積狀態。 • _依^另一範例，圖8C、8D及8E顯示心氣體（比BCL·)對 _、夕日曰石夕及⑽邊刻速率的影響。本案發明人已觀察 使用處理條件為UEL功率=200W ; LEL功率=25W; p = 1〇 mT〇rr田 -BCh流率=190sccm ;以及T = 200〇C時，將沉添加至BCl3流量 Z影響Hf〇2的㈣’而維持多晶石夕及Si〇2的沉積狀態（參考圖 8C)。此外，本案發明人已觀察到：當使用處理條件為uel 200W ; LEL :力率=25W ; p = 1〇 mTorr ; BCl3流率=19〇謂；以 及T = 20(TC時’將&添加至BC13流量可影響削2的钱刻，而維 持多晶石夕及Si〇2的沉積狀態（參考圖8D)。此外，本案發明人又已 觀察到：當使用處理條件為UEL功率=2〇〇w;LEL功率=25w • = 10 mTorr BC13流率i9〇sccm 以及 τ = 2ϋ 加至BCU流量可影響削2的敍刻，並且可使削2與触之間的^ 刻選擇性增加，而維持多晶矽及Si〇2的沉積狀態（參考圖8E)。 依照又另一範例，圖8F及8G顯示基板溫度對Hf〇2、多晶矽 /·，Si〇2蝕刻速率的影響。本案發明人已觀察到：在某些包含添加 氣體的處理條件下，基板溫度從約75。〇至約2〇〇<t的變化會引起 Hf〇2触刻速率的增加，而維持多晶珍及的沉積狀態。此外， 本案發明人已，細：在包含添加紐的處理條件下，基 板溫度從約75°C至約200。(：的變化會引起祕侧速率的增加? 而維持多晶矽的沉積狀態，並且在Hf〇2與Si〇2之間維持大^相同 1379359 _刻選雜。舉例來說’當使用處理條件為胍功率=2〇〇w ; LfL功率=50W ; p = 1〇 mTorr ; BCh流率=⑺謂；以及弧 &率=13sccin時，基板溫度從約75t至約2〇〇β ，钱刻速率的增加(從約20埃/分鐘至約3〇埃 夕曰曰矽及Si〇2的沉積狀態（參考圖8G)。此外，舉例而言， 處理條件為UEL功率=200W ; LEL功率=50W ; p = 1〇 mTorr ; 以及BCh机率-i9〇sccm時，基板溫度從約75。〇至約2〇〇π的變 ^會影響_關速率的增加(從約45埃/分鐘至約6〇埃/分 ，)’而維持多晶石夕的沉積狀態，並且在削2與孤之間維持大約 相同的蝕刻選擇性（參考圖8F)。 入於依照本發明實施例之電裝處理系統中侧基板上 ΐϊί 3ί ί㈣。程序棚起始於，於410中將具有含給 置在電聚處理系統中。舉例而言，此電聚處理 糸統可包含圖2至圖7所述的系統及其組合任何其中之一。 声斗縣板溫度升高至處理溫度。吾人可將此基板溫 ?1上的溫度。或者，可將此基板溫度升高至約5〇 ^ ^的>皿度。或者，可將此基板溫度升高至約饥以上的溫度。 、、田ί 基板溫度升高至約1〇〇七以上或甚至20叱以上的 舉例來說，此基板溫度可分佈_抓至約 可分佈於約50t至約10(TC。 . 入包含BCh及添加氣體的處理成分。此添加氣 1中=、含氮的氣體、或碳氯氣體(其特徵為》， ΐ tl·人! -於等於1的整數）、或其兩個以上的組合。舉例而 ;以:Ϊ氣體可包含:02、N0、N〇2、N2〇、co、或c〇2、或』兩 袖的且σ。此外，例如，此含氮的氣體可包含N2、或NH3、或 ^再者，此碳氫氣體包含：娜、®、娜、娜、 ^ ' 〇4ίΐ8' 〇4Ηι° ' CsH8' CsHl0' Ceil6' ' * CeH, ^
He 1 $理成分可更包含惰性氣體，例如純氣
19 1379359 於440中，從電漿處理系統中的處理成分形成電漿。 於450中，將具有含铪層的此基板曝露於44〇所形成的電漿， 以對此含铪層進行圖案蝕刻。 雖然以上只詳述本發明的某些實施例，熟習本項技藝者將可 輕易地明白：在沒有實質上離開本發明嶄新之教示及優點的情況 I，可對這些實施例作許多修改。因此，所有此種修改應包含在 本發明的範圍内。 【圖式簡單說明】 在隨附圖式中：
顯示依照實施例之用以圖型化蝕刻薄膜堆疊 圖 ΙΑ、1Β 及 1C 的程序示意圖； 圖2顯示依照實施例之電漿處理系統的簡化概略圖； 圖3顯示依照另一實施例之電漿處理系統的概略圖； 圖4顯示依照另一實施例之電漿處理系統的概略圖； 圖5顯示依照另一實施例之電漿處理系統的概略圖； 圖6顯示依照另一實施例之電漿處理系統的概略圖； 圖7顯示依照另一實施例之電漿處理系統的概略圖； 圖8Α至8G顯示用以餘刻含給層的示範處理資料；及 ―圖9呈現在依照實施例之-電槳處理系統牛蝕刻基板上 層的方法。 3 【主要元件符號說明】 1電漿處理系統 la電漿處理系統 lb電漿處理系統 lc電漿處理系統 Id電漿處理系統 le電漿處理系統 1379359 10電漿處理室 12診斷系統 14控制器 15 電漿處理區域 20基板載台 25基板 30真空幫浦系統 40 RF產生器 42 阻抗匹配網路 44 RF產生器 46 阻抗匹配網路 50 直流電源 52 上部電極 6 0磁場糸統 70 RF產生器 72 阻抗匹配網路 80感應線圈 82 RF產生器 84 阻抗匹配網路 90控制器 -100薄膜堆疊 110基板 120 介面層 130高介電常數介電層 140金屬或含金屬層 150多晶矽層 160硬質遮罩層 170抗反射塗佈層 180遮罩層 1379359 400程序 410將具有含銓層的基板配置在電漿處理系統中的步驟 420升高基板溫度的步驟 430 導入具有三氯化硼及添加氣體之處理成分的步驟 440形成電漿的步驟 450 曝露基板的步驟
22

Claims (1)

1379359 1379359
十、申請翻翻：— 匕種_基板上之·堆疊的方法，該基板包含—二氧 、 匕3腿2的-含輯、以及—多晶销，該方法包含：曰 板包__—賴统_中，該基 、包含·2的該含鈐層、以及該多晶矽層， 其中界疋有-圖案的-遮軍層覆蓋於該間極堆疊； 將該基板的溫度升高至約3〇π以上；且， 將包含BC13及-添加氣體的一處理 統，該添加氣體包含：-含氧的氣體、^處巧 氣體、或其兩個以上的组人，兮石m二f的乳體、或一石反虱 及y係大於等於乳體的特徵為叫，其中乂 將該BC13_添加氣_流率雛至—預以 .板上之該含铪層與該多晶矽層之間達 ，W基 選擇性，以及以該相同預定等級在該基之的蝕刻 層之間達到-大於等於1G比i 之該⑽與該叫 從該電渡處理系統中的該處理成分形成電衆；及 將該基板曝露於該電漿以將該圖案_於該含給層中。 請!衫侧難这閘·疊的方法 導入處理成为的步驟更包含導入一惰性氣體。 ~ 7、中》亥一 3.如申請專利範圍第2項之細基板上之 導入惰性氣體的步驟包含導入一鈍氣。]冑且的方法，其中該 4·如申明專利範圍第1項之姓刻基板上之閘極堆疊 導入添加氣體的步驟包含導入一包含〇2、N〇、N〇2 '二”中該 或c〇2、或其兩個以上之組合的含氧氣體。 1 〇、 5.如申請專利範圍_ !項之細基板上之閘極堆疊的方法，其中节 23 1379359 101年3月12日修正替換頁 96132999(無劃線）_ 3、或其兩個以上之 ,..々. 5ιΛΛΜ：. 導入添加氣體的步驟包含導入一包含、NH 組合的含氮氣體。 如2 ^範圍第1項之侧基板上之閘極堆疊的方法，其中該 導入添加讀的步驟包含導人—包含c2H4、ch4、c2H2、C2H6、 =3mc3H8、站6、ca、QHi。、阳8、明。、c此、 UhlG八、或其兩個以上之組合的碳氫氣體。
7·如申請專概㈣i項之侧基板上之閘極堆疊 導入添加氣體的步驟包含導入CH4。 的方法，其中該 8.如申請專補圍第1項之細基板上之酿堆4的方法，其中該 導入添加氣體的步驟包含導ACH4&N2。 '、^ =申請專利範15第1項之侧基板上之閘極堆疊的方法，其中升 高該基板溫度的步驟包含將該溫度升高至約5〇〇c以上。八 1〇:如申請專利細第丨項之侧基板上之雜堆4的方法， 將該基板曝露於轉漿的㈣m該含給層與該多晶^之 間達到-大於等於1G tb丨的侧雜性，以及在該含給層^該 Si〇2層之間達到一大於等於3〇比丨的蝕刻選擇性。 、x 如申請專利範圍第〗項之蝕刻基板上之閘極堆疊的方法，其中 形成該電漿的步驟包含將功率電容性耦合至該電漿，戋將功g 應性耦合至該電漿，或其兩個以上的組合。 千欢 12.如申請專利範圍第丨項之蝕刻基板上之閘極堆疊的方法，其中 形成該電漿的步驟包含將射頻(RF，radi〇沅㈣卿)功率 ^ 其上设置該基板的一基板載台.。 、 24 1379359 如申m 以如申凊專利犯圍弟工項之蝕之閘極堆^的方法τ^~ 形成該電漿的步驟包含將射頻(RP3功率耦合至一電極，該電極係 面對於其上設置該基板之一基板载台而設置。 14. 如申請專利範圍第i項之钱刻基板上之閘極堆疊的方法，其中 升高該基板溫度的步驟包含將該溫度升高至約75。匸以上。、 15. t申請專利範圍第1項之餘刻基板上之閘極堆疊的方法，其中 升高該基板溫度的步驟包含將該溫度升高至約1〇〇。匚以上。一 16. 如申請專利範圍第1項之蝕刻基板上之閘極堆疊的方法，其 升咼該基板溫度的步驟包含將該溫度升高至約2〇〇°c以上。Z、 17. —種用以儀刻基板上之閘極堆疊的電漿處理系統，該臬 人 氧化石夕層、包含Hf〇2的一含給層、以及—多晶石夕層，該H —蝕刻"電f處理室，用以促進電漿形成於其中，以對該含銓層進 配方譜沒’鲍盤輕剛^配方，該 將BC13導入該電漿處理室； 個以上組合的一添加氣體導入該電漿處理室，體、 定流率審入該Rru »分撾，社也$ # 空制器以預 xHy ’ 其 以在該 ......〆一’--…〜一，八々、寻於 刻選擇性，以及以該相同預定等級在該基板上之兮^比1的蝕 SiCb層之間達到一大於等於丨〇比1的蝕刻選擇性/合給層與該 定流率導人該BC13及縣加氣體，該碳氫氣體^ ^制器以預 中X及y係大於等於1的整數；及 4马CxHy ’其 將該BCI3與該添加氣體的流率調整至—預〜 基板上之該含銓層與該多晶矽層之間達到一大於級’以在該 摇 Μ , «Μ U ^ ^ ^ ^ ^ _ .. ' * 於 1〇 將包含一含氧氣體、一含氮氣體、或—碳氫 la合的一添加翁.德莫入該雷锻盍捆仝.4 -、或其兩 25 1379359 Η—、圖式： 年月 1曰修#替换頁 3-aJL-# .... w..： 101年3月12曰修正替換頁 96132999(無劃線） 26
TW096132999A 2006-09-12 2007-09-05 Method and system for dry etching a hafnium containing material TWI379359B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/518,890 US8183161B2 (en) 2006-09-12 2006-09-12 Method and system for dry etching a hafnium containing material

Publications (2)

Publication Number Publication Date
TW200814201A TW200814201A (en) 2008-03-16
TWI379359B true TWI379359B (en) 2012-12-11

Family

ID=39170254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096132999A TWI379359B (en) 2006-09-12 2007-09-05 Method and system for dry etching a hafnium containing material

Country Status (6)

Country Link
US (1) US8183161B2 (zh)
JP (1) JP5238704B2 (zh)
KR (1) KR101411744B1 (zh)
CN (1) CN101511969B (zh)
TW (1) TWI379359B (zh)
WO (1) WO2008033886A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US8759228B2 (en) * 2007-10-09 2014-06-24 Micron Technology, Inc. Chemistry and compositions for manufacturing integrated circuits
US20100052077A1 (en) * 2008-08-27 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High-k metal gate structure including buffer layer
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
CN102237269B (zh) * 2010-04-21 2013-08-28 中国科学院微电子研究所 以氮化铝为势垒层的Mo基金属栅叠层结构的刻蚀方法
CN102237268B (zh) * 2010-04-21 2013-08-28 中国科学院微电子研究所 一种插入式TiN金属栅叠层结构的制备和刻蚀方法
CN102280375B (zh) 2010-06-08 2013-10-16 中国科学院微电子研究所 一种先栅工艺中叠层金属栅结构的制备方法
CN102315115A (zh) * 2010-06-30 2012-01-11 中国科学院微电子研究所 一种HfSiAlON高K介质的干法刻蚀方法
JP5975418B2 (ja) * 2011-03-25 2016-08-23 日新イオン機器株式会社 イオン注入方法
CN102427036A (zh) * 2011-07-22 2012-04-25 上海华力微电子有限公司 对HfO2薄膜的高选择性干法刻蚀方法
US8735291B2 (en) 2011-08-25 2014-05-27 Tokyo Electron Limited Method for etching high-k dielectric using pulsed bias power
US8704332B2 (en) 2012-06-13 2014-04-22 International Business Machines Corporation Metal oxide semiconductor field effect transistor (MOSFET) gate termination
US8871107B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
JP6163446B2 (ja) * 2014-03-27 2017-07-12 株式会社東芝 半導体装置の製造方法
DE102014216195A1 (de) * 2014-08-14 2016-02-18 Robert Bosch Gmbh Vorrichtung zum anisotropen Ätzen eines Substrats und Verfahren zum Betreiben einer Vorrichtung zum anisotropen Ätzen eines Substrats
US11239091B2 (en) 2019-06-11 2022-02-01 Applied Materials, Inc. Etching of metal oxides using fluorine and metal halides
US11462414B2 (en) * 2021-03-08 2022-10-04 Tokyo Electron Limited Atomic layer etching of metal oxides

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
EP1203869B1 (de) * 2000-11-03 2002-08-21 Ford Global Technologies, Inc., A subsidiary of Ford Motor Company Regelungsanordnung und Verfahren zur Unterbrechung der Regeneration eines Partikelfilters eines Dieselmotors
US6424906B1 (en) * 2001-01-31 2002-07-23 Cummins, Inc. Closed-loop actuator control system having bumpless gain and anti-windup logic
US6408834B1 (en) * 2001-01-31 2002-06-25 Cummins, Inc. System for decoupling EGR flow and turbocharger swallowing capacity/efficiency control mechanisms
US6670278B2 (en) * 2001-03-30 2003-12-30 Lam Research Corporation Method of plasma etching of silicon carbide
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
US7082753B2 (en) * 2001-12-03 2006-08-01 Catalytica Energy Systems, Inc. System and methods for improved emission control of internal combustion engines using pulsed fuel flow
US20060252265A1 (en) * 2002-03-06 2006-11-09 Guangxiang Jin Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
US6858514B2 (en) * 2002-03-29 2005-02-22 Sharp Laboratories Of America, Inc. Low power flash memory cell and method
US7094704B2 (en) * 2002-05-09 2006-08-22 Applied Materials, Inc. Method of plasma etching of high-K dielectric materials
US20040014327A1 (en) * 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US20060060565A9 (en) * 2002-09-16 2006-03-23 Applied Materials, Inc. Method of etching metals with high selectivity to hafnium-based dielectric materials
US7332135B2 (en) * 2002-10-22 2008-02-19 Ford Global Technologies, Llc Catalyst system for the reduction of NOx and NH3 emissions
US6732507B1 (en) * 2002-12-30 2004-05-11 Southwest Research Institute NOx aftertreatment system and method for internal combustion engines
US20050176191A1 (en) * 2003-02-04 2005-08-11 Applied Materials, Inc. Method for fabricating a notched gate structure of a field effect transistor
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material
JP2005045126A (ja) * 2003-07-24 2005-02-17 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP2005086080A (ja) * 2003-09-10 2005-03-31 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
JP4836112B2 (ja) * 2004-12-24 2011-12-14 国立大学法人京都大学 半導体処理装置のクリーニング方法およびシリコン基板のエッチング方法
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7964512B2 (en) 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
US7368394B2 (en) 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications

Also Published As

Publication number Publication date
KR101411744B1 (ko) 2014-06-25
KR20090067146A (ko) 2009-06-24
TW200814201A (en) 2008-03-16
US8183161B2 (en) 2012-05-22
JP2010503996A (ja) 2010-02-04
WO2008033886A2 (en) 2008-03-20
US20080064220A1 (en) 2008-03-13
CN101511969A (zh) 2009-08-19
CN101511969B (zh) 2013-05-08
JP5238704B2 (ja) 2013-07-17
WO2008033886A3 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
TWI379359B (en) Method and system for dry etching a hafnium containing material
JP6532066B2 (ja) 原子層をエッチングする方法
JP6334631B2 (ja) 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
TWI545646B (zh) 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法
TWI524419B (zh) 具有減小的側壁間隔物薄型化之高選擇性間隔物蝕刻程序
TWI417960B (zh) 利用ｃｏ／ｃｏ基處理以灰化基板之低損害方法
TWI343079B (en) Sequential oxide removal using fluorine and hydrogen
KR20140031224A (ko) 다층 마스크에서의 패턴의 ｃｄ 및 무결성을 제어하기 위한 에칭 프로세스
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
TW201205669A (en) Inorganic rapid alternating process for silicon etch
KR20110018266A (ko) Ｓｆ６ 및 탄화수소를 이용하여 ａｒｃ층을 패터닝하는 방법
TWI364631B (en) Methods of removing photoresist from substrates
TW200913050A (en) In-situ photoresist strip during plasma etching of active hard mask
TWI364789B (zh)
TW201207936A (en) Etching method
TWI445074B (zh) 在蝕刻處理前施行之遮罩層處理方法
JP2007511073A (ja) 基板上に材料を堆積させる方法。
TWI423324B (zh) 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
TWI288975B (en) A method and system for forming a feature in a high-k layer
TW201826377A (zh) 矽氮化物之準原子層蝕刻方法
TW201201257A (en) Differential metal gate etching process
TW201126646A (en) Deep trench liner removal process
TW525212B (en) Plasma processing method