TWI423324B - 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法 - Google Patents

相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法 Download PDF

Info

Publication number
TWI423324B
TWI423324B TW097129290A TW97129290A TWI423324B TW I423324 B TWI423324 B TW I423324B TW 097129290 A TW097129290 A TW 097129290A TW 97129290 A TW97129290 A TW 97129290A TW I423324 B TWI423324 B TW I423324B
Authority
TW
Taiwan
Prior art keywords
substrate
etching
layer
metal
plasma
Prior art date
Application number
TW097129290A
Other languages
English (en)
Other versions
TW200926286A (en
Inventor
Akiteru Ko
Masayuki Sawataishi
Hiroyuki Takahashi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200926286A publication Critical patent/TW200926286A/zh
Application granted granted Critical
Publication of TWI423324B publication Critical patent/TWI423324B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法
本發明係關於利用乾式電漿處理蝕刻基板上之金屬氮化物層的方法與系統。
 【交互參考之相關申請案】
此申請案係關於2007年3月23日申請之代理人備忘錄編號313530-P0043之名為「Method and system for dry etching a metal nitride」的審理中美國專利申請案11/690,256。將其所有內容包含於此作為參考。
隨著半導體裝置之尺寸縮減，對於包含高介電常數之介電材料(此處亦被稱為「high-k」材料)之新閘極疊層材料而言，製程開發與整合的問題為主要挑戰。以介電常數大於SiO2 之介電常數(k~3.9)作為特徵之介電材料通常被稱為high-k(高介電常數)材料。又，high-k(高介電常數)材料可意指：沈積至基板上(例如，HfO2 、ZrO2 )而非於基板表面上成長(例如，SiO2 、SiNx Oy )的介電材料。High-k(高介電常數)材料可包含金屬之矽氧化物或氧化物(例如，Ta2 O5 (k~26)、TiO2 (k~80)、ZrO2 (k~25)、Al2 O3 (k~9)、HfSiO、HfO2 (k~25))。對於前段製程(FEOL)之操作而言，在不遠的未來考慮此些high-k(高介電常數)材料與多晶矽(polysilicon)閘極結構整合，而長期來看，考慮將high-k(高介電常數)材料與金屬閘極一起使用。然而，整合high-k(高介電常數)材料與多晶矽結構通常需要在high-k(高介電常數)材料層與多晶矽層之間插入一薄層例如金屬氮化物作為阻障層。此材料必須要能被蝕刻同時卻將閘極結構的損害最小化等。又，考慮將金屬氮化物用於金屬閘極，且必須要能被蝕刻同時卻將下層結構的損害最小化。當然，對於蝕刻含金屬層而言，半導體製程中存在著許多其他的需求。一實例包含，在後段製程(BEOL)操作的金屬化處理期間，在接觸窗或插塞中蝕刻部分含金屬阻障層。另一實例包含，在DRAM之電容器的處理期間，蝕刻部分之含金屬層。
本發明係關於蝕刻基板上之金屬氮化物的方法與系統。此方法包含：利用一處理組成物，此組成物具有含鹵素的氣體及具有化學式Cx Hy 的碳氫化合物氣體，其中x與y等於或大於一。
根據一實施例，提供一種蝕刻基板上之含金屬層的方法。將具有金屬氮化物層的基板置入電漿處理系統中，其中形成有一圖案的遮罩層係位於該金屬氮化物層上方。基板的溫度被升高至超過約攝氏30度。包含含鹵素氣體與碳氫化合物氣體的一處理組成物被導入該電漿處理系統。該碳氫化合物氣體包含化學式Cx Hy ，其中x與y等於或大於一。電漿係於電漿處理系統中自該處理組成物所形成。該基板被暴露至該電漿以在該金屬氮化物層中蝕刻出該圖案。
在下列敘述中，為了解釋目的而非限制目的而舉出特定細節，如電漿處理系統之特別幾何特徵與各種處理的說明。然而，應瞭解，在脫離此些特定細節的情況下亦可在其他實施例中實施本發明。
在材料處理方法中，圖案蝕刻可包含：將感光材料薄層如光阻施加至基板的上表面，接著圖案化此感光材料，以在藉由蝕刻將此圖案轉移至基板上之感光材料下方之薄膜時提供遮罩。感光材料之圖案化通常涉及：例如利用微影系統將感光材料暴露至電磁(EM)輻射的幾合圖案，接著利用顯影溶劑移除感光材料之已照光區域(在正光阻的情況下)或未照光區域(在負光阻的情況下)。
在圖案蝕刻期間，可使用乾式電漿蝕刻製程，其中藉著將電磁(EM)能量如射頻(RF)能量耦合至處理氣體以加熱電子隨後使處理氣體之原子及/或原子組成物離子化或分解，自處理氣體形成電漿。利用一連串的乾蝕刻處理，在初始遮罩層中利用例如上述之微影製程所形成的圖案，會被轉移至最終產品如電子裝置所期望之包含一或多種材料層之薄膜疊層內的下層。
例如，如圖1A至1C中所示，薄膜疊層100包含形成於基板110上之複數膜層120至170。例如，薄膜疊層100可包含：具有多晶矽層150、含金屬層140與作為閘極介電層或部分閘極介電層之高介電常數(high-k)介電層130的多晶矽(polysilicon或poly-Si)閘極疊層。或者，例如薄膜疊層100可包含：含鎢層150、含金屬層140與作為閘極介電層或部分閘極介電層之高介電常數(high-k)介電層130。例如，含金屬層140可為多晶矽閘極電極的一部分。含金屬層140的厚度可為數百埃()，例如約100，且其可包含金屬氮化物。例如，含金屬層140可包含鈦之氮化物層(TiN)、矽鈦之氮化物層、鋁鈦之氮化物層、鉭之氮化物層、矽鉭氮化物層、鉿之氮化物層、矽鉿之氮化物層、或鋁之氮化物層。閘極電極層的含金屬層140可替代傳統多晶矽閘極電極層或與其整合。
又，閘極介電層可更包含：介於高介電常數(high-k)介電層與基板之間之界面層120如二氧化矽(SiO2 )之薄層。例如，高介電常數(high-k)介電層130可包含含鉿層如鉿之氧化物層(例如，HfO2 )或鉿之矽氧化物層(例如，HfSiO)。此外，例如高介電常數(high-k)介電層130可包含金屬矽氧化物或氧化物(例如，Ta2 O5 (k~26)、TiO2 (k~80)、ZrO2 (k~25)、Al2 O3 (k~9)、HfSiO、HfO2 (k~25))。又，例如高介電常數(high-k)介電層130可包含混合稀土元素之氧化物、混合稀土元素之鋁酸鹽、混合稀土元素之氮化物、混合稀土元素之鋁酸鹽氮化物、混合稀土元素之氮氧化物、或混合稀土元素之鋁酸鹽氮氧化物。
薄膜疊層100更可包含圖案化之遮罩層180，例如具有利用微影製程於其中形成之圖案的光阻層。此外，例如薄膜疊層100可包含：圖案化遮罩層180時所用之抗反射塗佈層(ARC)170，及乾蝕刻多晶矽層150用之一或多硬遮罩層160如二氧化矽(SiO2 )硬遮罩。
如圖1B與1C中所示，選擇一系列用以將圖案轉移至下方薄膜疊層的蝕刻製程以保存被轉移之圖案的完整性如關鍵尺寸等，並最小化用於被製造之電子裝置中的該些膜層的損害。
一種蝕刻製程包含：在不損害例如多晶矽層150或下方之高介電常數(high-k)層130或基板上之包含二氧化矽層的其他膜層的情況下，將圖案轉移至含金屬層140。根據一實施例，用以將圖案轉移至含金屬層140的圖案蝕刻製程包含：導入具有含鹵素的氣體及具有化學式Cx Hy 的碳氫化合物氣體的處理組成物，其中x與y等於或大於一。例如，含鹵素的氣體可包含Cl2 、HBr或BCl3 或其兩者或更多者之組合。又，例如碳氫化合物氣體可包含CH4 、C2 H4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 或C6 H12 或其兩者或更多者之組合。該處理組成物更可包含惰性氣體如稀有氣體(例如，He、Ne、Ar、Kr、Xe)。
另一蝕刻製程包含：不損害例如多晶矽層150或下方之SiO2 界面層120或兩者的情況下，將圖案轉移至高介電常數(high-k)層130。含鉿高介電常數(high-k)層的傳統蝕刻製程包含利用HBr/Cl2 系之處理化學品。然而，已知此些蝕刻化學品會蝕刻多晶矽層150及下方的SiO2 界面層120。例如，當使用HBr/Cl2 系之處理化學品時，本發明人觀察到，HfO2 與多晶矽間的蝕刻選擇率係大於10，但亦觀察到HfO2 與SiO2 間的蝕刻選擇率範圍僅自1.5至2.5。
用以將圖案轉移至高介電常數(high-k)層130之圖案蝕刻製程包含：導入包含BCl3 與添加氣體的處理組成物。一般期望添加氣體具有保護氣體(passivation gas)的功能，藉此添加氣體提供不欲被蝕刻的表面保護。因此，圖案蝕刻製程可改善HfO2 與不欲被蝕刻之該些材料如多晶矽及SiO2 間的蝕刻選擇率。
添加氣體可包含：含氧氣體、含氮氣體或碳氫化合物氣體(特徵在於Cx Hy ，其中x與y為等於或大於一的整數)，或其兩者或更多者之組合。例如，含氧氣體可包含O2 、NO、NO2 、N2 O、CO或CO2 ，或其兩者或更多者之組合。又，例如含氮氣體可包含N2 或NH3 ，或其兩者或更多者之組合。又，碳氫化合物氣體可包含C2 H4 、CH4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 或C6 H12 或其兩者或更多者。處理組成物更可包含惰性氣體如稀有氣體(例如，He、Ne、Ar、Kr、Xe)。在2006年9月12日申請之名為「Method and System for Dry Etching a Hafnium Containing Layer」的審理中美國專利申請案11/518,890中提供了更多的細節，將其全部內容包含於此作為參考。
根據一實施例，圖2所示之電漿處理系統1包含電漿處理室10、連接至電漿處理室10之選擇性診斷系統12、及連接至選擇性診斷系統12與電漿處理室10之控制器14。控制器14用來執行包含至少一步驟的製程配方，該至少一步驟利用自導入具有含鹵素的氣體及具有化學式Cx Hy (其中x與y等於或大於一)的碳氫化合物氣體的處理組成物而形成的電漿來蝕刻金屬氮化物層。又，控制器14選擇性地自診斷系統12接收至少一終點訊號並對該至少一終點訊號進行後處理，以精確地判斷製程終點。或者，控制器14利用一預定時間來設定製程終點。在所示的實施例中，圖2中之電漿處理系統1使用材料處理用之電漿。電漿處理系統1可包含蝕刻室。
圖3顯示了根據另一實施例之電漿處理系統。電漿處理系統1a包含：電漿處理室10、其上固定了欲處理之基板25的基板支撐件20、及真空泵浦系統30。基板25可為半導體基板、晶圓或液晶顯示面板。電漿處理室10可用來協助與基板表面相鄰之處理區15中的電漿生成。可離子化之氣體或混合氣體藉由氣體注入系統(未圖示)而被導入，且處理壓力受到調整。例如，可利用一控制機構(未圖示)來調節真空泵浦系統30。電漿可被用來產生預定材料處理所專用的材料，及/或幫助材料自基板25的裸露表面移除。電漿處理系統1a可用來處理任何尺寸的基板，例如200mm基板、300mm基板或更大者。
基板25可藉由靜電夾持系統而固定至基板支撐件20。又，基板支撐件20更可包含：在各種蝕刻處理期間用以控制基板25溫度的溫度控制系統。例如，在蝕刻金屬氮化物層如鈦之氮化物層之蝕刻處理期間，溫度控制系統包含加熱系統以將基板25的溫度升高至約攝氏30度或更高。或者，溫度控制系統包含加熱系統用以將基板25的溫度升高至約攝氏50度或更高。或者，溫度控制系統包含加熱系統用以將基板25的溫度升高至約攝氏75度或更高。或者，溫度控制系統包含加熱系統用以將基板25的溫度升高至約攝氏100度或更高。更或者，溫度控制系統包含加熱系統用以將基板25的溫度升高至約攝氏200度或更高。例如，基板溫度範圍可自約攝氏50度至約250度，且範圍可自約攝氏50度至約100度。
此外，例如在蝕刻多晶矽層之蝕刻處理期間，溫度控制系統包含加熱系統用以將基板25的溫度升高至約攝氏100度或更高。又更例如，在蝕刻SiO2 層之蝕刻處理期間，溫度控制系統包含加熱系統用以將基板25的溫度降低或維持在約攝氏20至30度。
基板支撐件20可包含具有冷卻系統或加熱系統或兩者的溫度控制系統。例如，冷卻系統或加熱系統可包含再循環流體流，其在冷卻時自基板支撐件20接收熱並將熱傳遞至熱交換系統(未圖示)，當加熱時自熱交換系統傳遞熱至流體流。此外，例如冷卻系統或加熱系統可包含加熱/冷卻元件，如位於基板支撐件20內之電阻式加熱元件或電熱加熱器/冷卻器。
又，基板支撐件20可藉由背側氣體供應系統協助將熱傳遞氣體輸送至基板背側，以改善基板25與基板支撐件20間的氣隙熱傳導。當基板之溫度控制需要上升或下降溫度時可使用此類系統。例如，背側氣體系統可包含兩區域氣體分佈系統，其中背側氣體(例如，氦氣)壓力可在基板25的中央與邊緣間獨立地變化。
在其他實施例中，加熱/冷卻元件如電阻式加熱元件或電熱加熱器/冷卻器可被包含於電漿處理室10之腔室壁中或電漿處理系統1a內的任何其他元件中。
在圖3所示之實施例中，基板支撐件20可包含電極，RF能量經由電極而耦合至處理區域15中的處理電漿。例如，自RF生成裝置40經由選擇性的阻抗匹配網路42將RF能量傳輸至基板支撐件20可使基板支撐件20具有RF電壓的偏壓。RF偏壓具有加熱電子以形成與維持電漿的功能，或影響護鞘內之離子能量分佈的功能，或兩者。在此結構下，系統可作為反應性離子蝕刻(RIE)反應器操作，其中反應室可具有接收表面的功能。RF偏壓的通常頻率範圍可自0.1MHz至100MHz。電漿處理之RF系統為熟知此項技藝者所熟知。
又，阻抗匹配網路42藉著減少反射能量以改善RF能量傳輸至電漿處理室10的電漿。匹配網路拓蹼(例如，L型、π型、T型等及自動控制方法亦為熟知此項技藝者所熟知。
仍參考圖3，電漿處理系統1a選擇性地包含：連接至與基板25對向之上電極52的直流(DC)電源50。上電極52可包含電極板。電極板可包含含矽電極板。又，電極板可包含摻雜矽電極板。DC電源可包含可變DC電源。此外，DC電源可包含雙極性DC電源。DC電源50更可包含用以監視DC電源50之調整、或控制DC電源50之極性、電流、電壓或開啟/關閉狀態、或其任何組合的系統。一旦形成電漿後，DC電源50輔助彈道電極束的形成。可使用濾電裝置來自DC電源50解耦合RF能量。
例如，由DC電源50施加至電極52的DC電壓範圍可自約-2000伏(V)至約1000V。DC電壓的較佳絕對值具有等於或大於約100V的值，更較佳地，DC電壓的絕對值具有等於或大於約500V的值。此外，期望DC電壓具有負極性。又，期望DC電壓為負電壓，其具有之絕對值大於上電極52表面上所產生的自我偏壓。上電極52面向基板支撐件20的表面可由含矽材料所構成。
真空泵浦系統30可包含：分子渦輪真空浦泵(TMP)，泵抽速度上至每秒5000升(及更大)；及調節腔室壓力的閘閥。在用於乾式電漿蝕刻的習知電漿處理裝置中，可使用每秒1000至3000升的TMP。TMP可用於低壓製程，通常低於約50mTorr。對於高壓製程而言(即，大於約100mTorr)，可使用機械升壓泵浦及乾式粗抽泵浦。又，用以監測腔室壓力的裝置(未圖示)可連接至電漿處理室10。例如，壓力量測裝置可為自MKS Instruments公司(Andover,MA)所販售的628B型Baratron絕對電容壓力計。
仍參考圖3，電漿處理系統1a便包含：控制器90，其包含微處理器、記憶體及能夠產生足以溝通及活化電漿處理系統1a之輸入並監測來自電漿處理系統1a之輸出的數位輸入/輸出接口。又，控制器90可連接至RF生成裝置40、阻抗匹配網路42、選擇性的DC電源50、氣體注入系統(未圖示)、真空泵浦系統30、背側氣體輸送系統(未圖示)、基板/基板支撐件溫度控制系統(未圖示)及/或靜電夾持系統(未圖示)，並與上述者交換資訊。儲存在記憶體中的程式可根據製程配方而被用來活化電漿處理系統1a的上述元件，以施行蝕刻薄膜的方法。控制器90的一實例為自德州奧斯汀之戴爾公司所販售的DELL PRECISION WORKSTATION 610TM 。
控制器90可位於電漿處理系統1a的相對附近，或其可藉由網際網路或企業網路而位於電漿處理系統1a的遠端。因此，控制器90可利用直接連結、企業網路或網際網路的至少一者而與電漿處理系統1a交換資料。控制器90可連接至客戶端(即，裝置製造者)之企業網路，或連接至供應商端(即，設備製造商)的企業網路。又，另一電腦(即，控制器、伺服器等)可存取控制器90，以藉直接連結、企業網路或網際網路中的至少一者來交換資料。
在圖4所示之實施例中，電漿處理系統1b可類似於圖2或3之實施例，但更包含固定式、或機械或電子旋轉磁場系統60，以潛在地增加電漿密度及/或改善電漿處理均勻度。又，控制器90可連接至磁場系統60以調整旋轉速度與場強度。旋轉磁場的設計與施用為熟知此項技藝者所熟知。
在圖5所示之實施例中，電漿處理系統1c可類似於圖2或圖3之實施例，但更可包含：用以使RF能量經由選擇性之阻抗匹配網路72而耦合至上電極52的RF生成裝置70。將RF能量施加至上電極52的通常頻率範圍可自約0.1MHz至約200MHz。又，將RF能量施加至基板支撐件20(或下電極)的通常頻率範圍可自約0.1MHz至約100MHz。例如，耦合至上電極52的RF頻率可相對地高於耦合至基板支撐件20的RF頻率。又，自RF生成裝置70耦合至上電極52的RF能量可受振幅調變，或自RF生成裝置70耦合至基板支撐件20的RF能量可受振幅調變，或兩者之RF能量可受振幅調變。例如，較高RF頻率的RF能量受到振幅調變。又，控制器90係連接至RF生成裝置70與阻抗匹配網路72，以控制施加至上電極70的RF能量。上電極之設計與施用為熟知此項技藝者所熟知。
仍參考圖5，選擇性的DC電源50可直接連接至上電極52、或其可連接至自阻抗匹配網路72延伸至上電極52的RF傳輸線。可使用濾電裝置來解耦合來自DC電源50的RF能量。
在圖6所示之實施例中，電漿處理系統1d可例如類似於圖2、3與4之實施例，但更可包含感應線圈80，RF能量藉著RF生成裝置82經由選擇性之阻抗匹配網路84而耦合至感應線圈80。RF能量自感應線圈80經由介電窗(未圖示)而耦合至電漿處理區域15。RF能量施加至感應線圈80的通常頻率範圍可自約10MHz至約100MHz。類似地，能量施加至基板支撐件20(或下電極)的通常頻率範圍可自約0.1MHz至約100MHz。又，可使用槽口式法拉第擋板(slotted Faraday shield，未圖示)，以減少感應線圈80與電漿間的電容式耦合。又，控制器90係耦合至RF生成裝置82與阻抗匹配網路84，以控制施加至感應線圈80之能量。在另一實施例中，感應線圈80為「螺旋狀」線圈或「薄餅狀」線圈，如在變壓器耦合電漿(TCP)反應室中自上方與電漿處理區域15溝通。感應耦合式電漿(ICP)源或變壓器耦合式電漿(TCP)源的設計與施用為熟知此項技藝者所熟知。
或者，電漿可利用電子迴旋共振系統(ECR)所形成。在更另一實施例中，電漿係自發射Helicon波所形成。在更另一實施例中，電漿係自傳播表面波所形成。上述每一電漿源皆為熟知此應技藝者所熟知。
在圖7所示之實施例中，電漿處理系統1e例如可類似於圖3、4與5之實施例，但更可包含：第二RF生成裝置44，用以經由另一選擇性阻抗匹配網路46將RF能量耦合至基板支撐件20。對於第一RF生成裝置40或第二RF生成裝置44或兩者而言，RF能量施加至基板支撐件20的通常頻率範圍可自約0.1MHz至約200MHz。第二RF生成裝置44的RF頻率可相對地大於第一RF生成裝置40的RF頻率。又，自RF生成裝置40耦合至基板支撐件20的RF能量可受振幅調變，或自RF生成裝置44耦合至基板支撐件20的RF能量可受振幅調變，或兩者之RF能量可受振幅調變。例如，較高RF頻率的RF能量受到振幅調變。又，控制器90係連接至第二RF生成裝置44與阻抗匹配網路46，以控制施加至基板支撐件20的RF能量。基板支撐件之RF系統的設計與施用為熟知此項技藝者所熟知。
在下列討論中，說明利用電漿處理裝置蝕刻金屬氮化層的方法。例如，電漿處理裝置可包含各種元件，例如圖2至7中所述者及其組合。
在一實施例中，蝕刻金屬氮化物層如鈦之氮化物層的方法包含：利用具有含鹵素的氣體及具有化學式Cx Hy 的碳氫化合物氣體的處理組成物，其中x與y等於或大於一。例如，含鹵素的氣體可包含Cl2 、HBr或BCl3 或其兩者或更多者之組合。又，例如碳氫化合物氣體可包含CH4 、C2 H4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 或C6 H12 或其兩者或更多者之組合。該處理組成物更可包含惰性氣體如稀有氣體(例如，He、Ne、Ar、Kr、Xe)。
例如，製程參數空間可包含自約5至約1000mTorr之腔室壓力、含鹵素的氣體的處理氣體流量範圍自約1至約500sccm、碳氫化合物(Cx Hy )處理氣體流量範圍自約1至約500sccm、選擇性惰性處理氣體流量範圍自約0至約500sccm、上電極(UEL，例如為圖5中所示的元件52)RF偏壓範圍自約0至約2000W，而下電極(LEL，例如為圖5中所示的元件20)RF偏壓範圍自約10至約1000W。又，上電極偏壓頻率範圍可自約0.1MHz至約200MHz，例如約為60MHz。此外，下電極偏壓頻率範圍可自約0.1MHz至約100MHz，例如約為2MHz。
在一實例中，顯示了利用電漿處理裝置如圖5中所述者蝕刻鈦之氮化物層的方法。然而，討論的方法並不限於此例示性實例的範圍。利用包含Cl2 、CH4 與Ar之處理組成物，圖8說明了鈦之氮化物之蝕刻率(實心方塊)及二氧化矽之蝕刻率(實心鑽石)對相對於總流量(不包含氬，即Cl2 流量與CH4 流量)之Cl2 量的相依性。對於每一組數據曲線(實心方塊、實線；及實心鑽石、虛線)而言，總流量維持固定但Cl2 的分量改變。對於Cl2 的相對量範圍自約45%至55%而言，蝕刻選擇率為無限大(由於二氧化矽的蝕刻率係低於零，即沈積狀態)，同時鈦之氮化物的蝕刻率為正值。然而，在大略此範圍內Cl2 的分量增加時，鈦之氮化物的蝕刻率增加。
仍參考圖8，針對特定流量比(如上述對Cl2 的定義)及增加的總流量比，顯示了兩額外的數據點。空心方塊代表各個鈦之氮化物的蝕刻率，而空心鑽石代表各個二氧化矽的蝕刻率。對於Cl2 的此相對比率(約50%)而言，鈦之氮化物的蝕刻率隨著總流量增加而增加，二氧化矽的沈積狀態相對地維持不變。
除了相對流量外，圖8中的剩餘製程條件維持固定如下：上電極(UEL)RF能量(瓦，W)約為200W、下電極(LEL)RF能量(W)約為50W、壓力(p;millitorr,mTorr)約為10mTorr、基板溫度(T,℃)約為75℃。上述提供之製程條件的其他製程條件包含：UEL溫度(例如，圖5中的電極52)約為攝氏80度：腔室壁溫度約為攝氏60度。
圖9顯示了根據另一實施例中在電漿處理系統中蝕刻基板上之金屬氮化物層的方法流程圖。程序400開始於410，將上方具有金屬氮化物層的基板置入電漿處理系統中。例如，金屬氮化物層可包含鈦之氮化物層。例如，電漿處理系統可包含圖2至7所述之任何系統或其組合。
在420中，將基板溫度升高至處理溫度。基板溫度可被升高至約攝氏30度或更高的溫度。或者，基板溫度可被升高至約攝氏50度或更高的溫度。或者，基板溫度可被升高至約攝氏75度或更高的溫度。或者，基板溫度可被升高至約攝氏100度或更高的溫度，或甚至攝氏200度或更高之溫度。例如，基板溫度範圍可自約攝氏50度至約250度，且範圍可自約攝氏50度至約100度。
在430中，將包含含鹵素的氣體及具有化學式Cx Hy 的碳氫化合物氣體的處理組成物導入電漿處理系統，其中x與y等於或大於一。例如，含鹵素的氣體可包含Cl2 、HBr或BCl3 或其兩者或更多者之組合。又，例如碳氫化合物氣體可包含CH4 、C2 H4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 或C6 H12 或其兩者或更多者之組合。該處理組成物更可包含惰性氣體如稀有氣體(例如，He、Ne、Ar、Kr、Xe)。
在440中，在電漿處理系統中自該處理組成物形成電漿。
在450中，將包含該金屬氮化物層的基板暴露至440中所形成的電漿，以圖案蝕刻該金屬氮化物層。
雖然上面僅詳細敘述了本發明的某些實施例，但熟知此項技藝者應瞭解，在實質上不脫離本發明之新穎教示與優點的情況下，可在實施例中進行許多修改。因此，所有此類修改應被包含在本發明之範疇中。
1．．．電漿處理系統
1a．．．電漿處理系統
1b．．．電漿處理系統
1c．．．電漿處理系統
1d．．．電漿處理系統
1e．．．電漿處理系統
10．．．電漿處理室
12．．．選擇性診斷系統
14．．．控制器
15．．．處理區
20．．．基板支撐件
25．．．基板
30．．．真空泵浦系統
40．．．RF生成裝置
42．．．阻抗匹配網路
44．．．第二RF生成裝置
46．．．阻抗匹配網路
50．．．直流(DC)電源
52．．．上電極
60．．．旋轉磁場系統
70．．．RF生成裝置
72．．．阻抗匹配網路
80．．．感應線圈
82．．．RF生成裝置
84．．．阻抗匹配網路
90．．．控制器
100．．．薄膜疊層
110．．．基板
120．．．界面層
130．．．高介電常數(high-k)介電層
140．．．含金屬層
150．．．多晶矽層/含鎢層
160．．．硬遮罩層
170．．．抗反射塗佈層(ARC)
180．．．遮罩層
400．．．方法流程
410．．．將具有金屬氮化物層的基板配置於電漿處理系統中
420．．．升高基板溫度
430．．．導入具有含鹵素之氣體與碳氫化合物之氣體的處理組成物
440．．．形成電漿
450．．．暴露基板
圖1A、1B與1C顯示了根據一實施例之薄膜疊層的圖案蝕刻程序的略圖。
圖2顯示了根據一實施例之電漿處理系統的簡化圖。
圖3顯示了根據另一實施例之電漿處理系統的略圖。
圖4顯示了根據另一實施例之電漿處理系統的略圖。
圖5顯示了根據另一實施例之電漿處理系統的略圖。
圖6顯示了根據另一實施例之電漿處理系統的略圖。
圖7顯示了根據另一實施例之電漿處理系統的略圖。
圖8顯示了蝕刻金屬氮化物層之例示性處理數據。
圖9顯示了根據一實施例在電漿處理系統中蝕刻基板上之金屬氮化物層的方法。
400．．．方法流程
410．．．將具有金屬氮化物層的基板配置於電漿處理系統中
420．．．升高基板溫度
430．．．導入具有含鹵素之氣體與碳氫化合物之氣體的處理組成物
440．．．形成電漿
450．．．暴露基板

Claims (13)

  1. 一種基板上之含金屬層的蝕刻方法，包含下列步驟：將具有鈦氮化物層的該基板配置於電漿處理系統中；將該基板之溫度升高至高於約攝氏30度；將由Cl2 、CH4 及可選擇之稀有氣體組成的一處理組成物導入該電漿處理系統；在該電漿處理系統中自該處理組成物形成電漿；及將該基板暴露至該電漿中以蝕刻該鈦氮化物層。
  2. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該配置步驟包含：配置具有高介電常數(high-k)介電層於該鈦氮化物層下方的該基板。
  3. 如申請專利範圍第2項之基板上之含金屬層的蝕刻方法，其中配置具有該高介電常數(high-k)介電層之該基板的步驟包含：配置於該基板上具有SiO2 層的該基板。
  4. 如申請專利範圍第3項之基板上之含金屬層的蝕刻方法，更包含：調整該Cl2 及該CH4 之流速至一預定位準，以達到對於該鈦氮化物層之正蝕刻率及對於該SiO2 層之零蝕刻率，其中導入該處理組成物的步驟包含：導入該Cl2 及該CH4 ，且其中該Cl2 之流量與該Cl2 及CH4 之總流量兩者間的流量比範圍，係介於約45%至約55%。
  5. 如申請專利範圍第3項之基板上之含金屬層的蝕刻方法，更包含：調整該Cl2 及該CH4 之流速至一預定位準，以達到對於該鈦 氮化物層之正蝕刻率及對於該SiO2 層之零蝕刻率，其中導入該處理組成物的步驟包含：導入該Cl2 及該CH4 ，且其中該Cl2 之流量與該Cl2 及CH4 之總流量兩者間的流量比範圍，係介於約45%至約50%。
  6. 如申請專利範圍第3項之基板上之含金屬層的蝕刻方法，更包含：調整該Cl2 及CH4 之流速至一預定位準，以達到對於該鈦氮化物層之正蝕刻率及對於該SiO2 層之零蝕刻率，其中該升溫步驟包含將溫度升高至約攝氏75度；其中在該電漿處理系統中自該處理組成物形成該電漿的步驟包含將處理壓力設定為約10mTorr、將約50W的第一RF能量施加至承載該基板的第一電極、並將約200W的第二RF能量施加至與該第一電極對向的第二電極；且其中導入該處理組成物的步驟包含導入該Cl2 及該CH4 ，其中該Cl2 之流量與該Cl2 及CH4 之總流量兩者間的流量比約為50%。
  7. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該配置步驟包含：配置於該鈦氮化物層上方具有多晶矽層的該基板。
  8. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該升溫步驟包含：將溫度升高至約攝氏50度或更高。
  9. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該升溫步驟包含：將溫度升高至約攝氏75度或更高。
  10. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該電漿形成步驟包含：電容式地耦合能量至該電漿、或電感式地耦合能量至該電漿、或兩者皆採用。
  11. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該電漿形成步驟包含：將射頻(RF)能量耦合至載置該基板的基板支撐件。
  12. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該電漿形成步驟包含：將射頻(RF)能量耦合至與載置該基板之基板支撐件對向的電極。
  13. 如申請專利範圍第1項之基板上之含金屬層的蝕刻方法，其中該基板包含了位於該鈦氮化物層上方且其中形成有圖案的遮罩層，且該暴露步驟在該鈦氮化物層中蝕刻出該圖案。
TW097129290A 2007-08-01 2008-08-01 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法 TWI423324B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/832,382 US8282844B2 (en) 2007-08-01 2007-08-01 Method for etching metal nitride with high selectivity to other materials

Publications (2)

Publication Number Publication Date
TW200926286A TW200926286A (en) 2009-06-16
TWI423324B true TWI423324B (zh) 2014-01-11

Family

ID=40304752

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097129290A TWI423324B (zh) 2007-08-01 2008-08-01 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法

Country Status (3)

Country Link
US (1) US8282844B2 (zh)
TW (1) TWI423324B (zh)
WO (1) WO2009018057A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5595134B2 (ja) * 2010-06-11 2014-09-24 富士フイルム株式会社 ドライエッチング装置及びドライエッチング方法
SG10201508015RA (en) * 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
GB2486706B (en) * 2010-12-21 2017-05-24 Sharp Kk Handset
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
US9082705B2 (en) * 2012-08-03 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an embedded memory device
JP6347695B2 (ja) * 2013-11-20 2018-06-27 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US20160060196A1 (en) * 2014-08-26 2016-03-03 Eastman Chemical Company Crystallized hydroquinone and methods of making

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393591B (en) * 1998-08-07 2000-06-11 Ulvac Coating Co Ltd Dry-etching method and apparatus, photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof
US20060086692A1 (en) * 2004-10-25 2006-04-27 Kotaro Fujimoto Plasma etching method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169140A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd ドライエツチング方法
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US5824606A (en) * 1996-03-29 1998-10-20 Lam Research Corporation Methods and apparatuses for controlling phase difference in plasma processing systems
TW409152B (en) * 1996-06-13 2000-10-21 Samsung Electronic Etching gas composition for ferroelectric capacitor electrode film and method for etching a transition metal thin film
US6939795B2 (en) * 2002-09-23 2005-09-06 Texas Instruments Incorporated Selective dry etching of tantalum and tantalum nitride
JP2985858B2 (ja) 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
US6531404B1 (en) * 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
US8101025B2 (en) * 2003-05-27 2012-01-24 Applied Materials, Inc. Method for controlling corrosion of a substrate
US7553769B2 (en) 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7312120B2 (en) * 2004-09-01 2007-12-25 Micron Technology, Inc. Method for obtaining extreme selectivity of metal nitrides and metal oxides
US7282773B2 (en) * 2004-09-14 2007-10-16 Advanced Micro Devices Inc. Semiconductor device with high-k dielectric layer
US7815814B2 (en) * 2007-03-23 2010-10-19 Tokyo Electron Limited Method and system for dry etching a metal nitride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393591B (en) * 1998-08-07 2000-06-11 Ulvac Coating Co Ltd Dry-etching method and apparatus, photomasks and method for the preparation thereof, and semiconductor circuits and method for the fabrication thereof
US20060086692A1 (en) * 2004-10-25 2006-04-27 Kotaro Fujimoto Plasma etching method

Also Published As

Publication number Publication date
US20090032495A1 (en) 2009-02-05
US8282844B2 (en) 2012-10-09
US20100206841A2 (en) 2010-08-19
WO2009018057A1 (en) 2009-02-05
TW200926286A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
US7815814B2 (en) Method and system for dry etching a metal nitride
US10290506B2 (en) Method for etching high-K dielectric using pulsed bias power
KR101411744B1 (ko) 하프늄 함유층의 에칭 방법 및 플라즈마 처리 시스템
US8809196B2 (en) Method of etching a thin film using pressure modulation
TWI423324B (zh) 相對於其他材料具有高選擇率之金屬氮化物的蝕刻方法
US8263496B1 (en) Etching method for preparing a stepped structure
TWI514467B (zh) 形成間隔物側壁上之含ＳｉＯＣｌ的層以預防間隔物蝕刻時之臨界尺寸損失
TWI488235B (zh) 全金屬閘極結構之圖案成形方法
WO2009023445A1 (en) Method for etching low-k material using oxide hard mask
US8501628B2 (en) Differential metal gate etching process
JP5633928B2 (ja) 深溝ライナ除去方法
JP2008515220A (ja) Ｈｉｇｈ−ｋ層内に形態を形成する方法及びシステム