TWI545646B - 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法 - Google Patents

臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法 Download PDF

Info

Publication number
TWI545646B
TWI545646B TW098102850A TW98102850A TWI545646B TW I545646 B TWI545646 B TW I545646B TW 098102850 A TW098102850 A TW 098102850A TW 98102850 A TW98102850 A TW 98102850A TW I545646 B TWI545646 B TW I545646B
Authority
TW
Taiwan
Prior art keywords
substrate
reflective coating
layer
feature pattern
plasma
Prior art date
Application number
TW098102850A
Other languages
English (en)
Other versions
TW200941575A (en
Inventor
高明輝
克利斯多福 科爾
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW200941575A publication Critical patent/TW200941575A/zh
Application granted granted Critical
Publication of TWI545646B publication Critical patent/TWI545646B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法
本發明係關於在基板上的含矽抗反射塗層(ARC)中蝕刻特徵部之方法，尤有關於在含矽抗反射塗層(ARC)中蝕刻特徵部且同時縮小臨界尺寸(CD)偏差之方法。
典型地，在積體電路(IC)之製造期間，半導體製作裝備利用(乾)電漿蝕刻製程沿著圖案化於半導體基板上之精細線路或在圖案化於半導體基板上之介層窗或接觸窗內移除或蝕刻材料。電漿蝕刻製程之成功需要蝕刻化學物包含適合用以有選擇性地蝕刻一材料而實質上不蝕刻另一材料的化學反應物。例如，在半導體基板上，可利用電漿蝕刻製程將形成在保護層上之圖案轉移至下方由挑選出之材料所製成之層。保護層可包含具有利用光刻製程而形成於其上之圖案的感光層，如光阻層。保護層亦可包含在光阻層下方之抗反射塗層(ARC)，其中形成在光阻層上之圖案會被轉移至下方ARC層。在圖案從光阻層轉移至ARC層之期間，期望保持或縮小圖案的臨界尺寸(CD)。此外，期望在整個基板達到一致之CD偏差(在圖案轉移期間，初始及最終CD之間的差距)分佈。再者，期望達成巢狀(間隔緊密)結構與孤立(間隔寬廣)結構兩者皆有相同的CD偏差(bias)。
本發明係關於在基板上蝕刻特徵部的方法。
此外，本發明係關於在基板上的含矽抗反射塗層(ARC)中蝕刻特徵部之方法，尤有關於在含矽抗反射塗層(ARC)中蝕刻特徵部且同時縮小臨界尺寸(CD)偏差之方法。
再者，本發明係關於一種基板上之具有含矽抗反射塗層(ARC)的多層遮罩之乾式顯影方法。此方法包含在基板上形成多層遮罩，其中多層遮罩包含覆蓋在含矽抗反射塗層(ARC)之上的光刻層。接著利用光刻製程將特徵部圖案形成於光刻層中。之後，利用乾電漿蝕刻製程將特徵部圖案從光刻層轉移至含矽抗反射塗層(ARC)，其中在巢狀結構與孤立結構之間的臨界尺寸(CD)偏差之偏移量乃被縮小。
依據一實施例，說明一種基板上之抗反射塗層(ARC)之乾式顯影方法，其包含：在電漿處理系統中配置包含多層遮罩之基板，其中多層遮罩包含覆蓋在含矽抗反射塗層(ARC)之上的光刻層，而其中光刻層包含利用光刻製程而形成於其中之特徵部圖案；制定用來使在特徵部圖案中之巢狀結構的第一臨界尺寸(CD)偏差與在特徵部圖案中之孤立結構的第二CD偏差之間的偏移量縮小的製程配方，其中第一CD偏差之量測為在光刻層中的特徵部圖案之巢狀結構的第一CD與在含矽抗反射塗層中的特徵部圖案之巢狀結構的第二CD之間的第一差距，而第二CD偏差之量測為在光刻層中的特徵部圖案之孤立結構的第一CD與在含矽抗反射塗層中的特徵部圖案之孤立結構的第二CD之間的第二差距；依照製程配方通入製程氣體至電漿處理系統，製程氣體包含SF6 ；依照製程配方由電漿處理系統中的製程氣體形成電漿；及將基板暴露於電漿中，以將在光刻層中的特徵部圖案轉移至下方的含矽抗反射塗層。
依據另一實施例，說明一種基板上之多層遮罩之乾式顯影方法，其包含：在基板上形成多層遮罩，其中多層遮罩包含覆蓋在含矽抗反射塗層(ARC)之上的光刻層，含矽抗反射塗層乃覆蓋在有機介電層(ODL)之上；利用光刻製程在光刻層中形成特徵部圖案；利用第一乾電漿蝕刻製程將特徵部圖案從光刻層轉移至含矽抗反射塗層，其中第一乾電漿蝕刻製程包含：通入具有SF6 之製程氣體、由製程氣體形成電漿、以及將基板暴露於電漿中；利用第二乾電漿蝕刻製程將特徵部圖案從含矽抗反射塗層轉移至有機介電層(ODL)，其中第二乾電漿蝕刻製程包含：通入具有CO2 之第二製程氣體、由第二製程氣體形成第二電漿、以及將基板暴露於第二電漿中；及縮小在特徵部圖案中之巢狀結構的第一臨界尺寸(CD)偏差與在特徵部圖案中之孤立結構的第二CD偏差之間的偏移量，其中第一CD偏差之量測為在光刻層中的特徵部圖案之巢狀結構的第一CD與在有機介電層(ODL)中的特徵部圖案之巢狀結構的第二CD之間的第一差距，而第二CD偏差之量測為在光刻層中的特徵部圖案之孤立結構的第一CD與在有機介電層中的特徵部圖案之孤立結構的第二CD之間的第二差距。
為了說明之目的而非限制，具體的細節會在下列敘述中提出，例如處理系統之特定幾何形狀、使用於其中之各種不同元件及製程之敘述。然而，應了解本發明在沒有這些具體細節的情況下仍可實施於其他實施例。
在材料加工方法中，電漿通常用來產生及輔助在基板上之表面化學物，以促進自基板移除材料，或促進薄膜生成反應以在基板上沉積材料。在基板蝕刻期間，電漿可用來產生適合與基板表面之某些材料反應的反應性化學物種。再者，在基板蝕刻期間，電漿可用來產生對於傳送能量至基板上的表面反應有益之帶電物質。
依據一實例，圖案蝕刻包含將光刻層(如由感光材料製成之薄層(例如光阻))塗佈在隨後會加以圖案化之基板的上表面，以在蝕刻期間於基板上提供用以將圖案轉移至下方薄膜之遮罩。感光材料之圖案化通常包含：利用微影系統將光刻層曝光在電磁(EM)輻射之幾何圖案下，隨後利用顯影劑將感光材料受照射之區域移除(對正光阻而言)，或是將感光材料未受照射之區域移除(對負光阻而言)。
為了利用傳統的光刻技術在光刻層上刻以更細微之特徵部，可實施多層遮罩。例如，多層遮罩可包括雙層遮罩或三層遮罩。由於包含第二或第三層，最上層的光刻層比通常被選來抵抗隨後的乾蝕刻製程之厚度薄，故利用傳統的光刻技術，可在較薄之光刻層上形成更細微的特徵部。之後，形成在光刻層上之更細微的特徵部可利用乾顯影製程(如乾蝕刻製程)轉移至下方之第二或第三層。
然而，在圖案轉移期間，需要在多層遮罩上製作特徵部，其中橫越基板之臨界尺寸(CD,critical dimension)一致地保持不變或縮小。例如，期望製造橫越基板(例如從中心到邊緣)之CD偏差(即在光刻層上之初始CD與在下方第二或第三層之最終CD之間的差距)之一致分佈。再者，在圖案轉移期間，仍需在多層遮罩上製作特徵部，其中在巢狀(間隔緊密)結構之CD偏差(bias)與孤立(間隔寬廣)結構之CD偏差(bias)之間的偏移量(offset)會縮至最小。
因此，仍需校準在多層遮罩中之圖案缺陷，如CD偏差及CD偏差之偏移量(在巢狀及孤立結構之間)。在圖案轉移期間，傳統的製程化學物無法縮小CD偏差及CD偏差之偏移量。
因此，依據一實施例，在基板上蝕刻特徵部之方法係概要地圖示於圖1A~1D，且闡明於圖2之流程圖500中。此方法始於步驟510：在薄膜110上形成多層遮罩120，而圖案會被轉移至基板100上的薄膜110。多層遮罩120包括光刻層126、第二遮罩層124、及選擇性之第三遮罩層122。
基板100可包括半導體基板、晶圓、平板顯示器或液晶顯示器。
薄膜110可包括導電層、非導電層、或半導電層。例如，薄膜110可包括含有金屬、金屬氧化物、金屬氮化物、金屬氮氧化物、金屬矽酸鹽、金屬矽化物、矽、多晶矽(polysilicon)、摻雜矽、二氧化矽、矽氮化物、矽碳化物、或矽氮氧化物等等之材料層。此外，例如，薄膜110可包括低介電常數(例如low-k)或極低介電常數(例如ultra-low-k)之介電層，介電層之標稱介電常數值低於SiO2 之介電常數，SiO2 之介電常數約為4(例如，熱二氧化矽之介電常數在3.8~3.9之間)。具體而言，薄膜110之介電常數低於3.7或在1.6~3.7之間。
這些介電層可包含有機、無機、或無機-有機混合之材料中至少一者。此外，這些介電層可為多孔狀或非多孔狀。
例如，這些介電層可包括利用CVD技術沉積的無機、矽酸鹽基之材料(如碳摻雜氧化矽(或有機矽氧烷))。這種薄膜之例子包括商業上可從Applied Materials公司取得之Black DiamondCVD有機矽酸鹽玻璃(OSG)薄膜，或是商業上可從Novellus Systems公司取得之CoralCVD薄膜。
或者，這些介電層可包括由單相構成之多孔無機-有機混合薄膜，如具有CH3 鍵結之氧化矽類基質(silicon oxide-based matrix)，其在固化製程或沉積製程期間阻礙薄膜充分緻密化而產生小空隙(或孔洞)。又或者，這些介電層可包括至少由雙相構成之多孔無機-有機混合薄膜，如具有有機材料之孔洞之碳摻雜氧化矽類基質(例如致孔劑)，其在固化製程中分解並揮發。
又或者，這些介電層可包括利用旋轉塗佈介電質(SOD,spin-on dielectric)技術沉積之無機、矽酸鹽基材料，如氫矽酸鹽類(hydrogen silsesquioxane，HSQ)或甲基矽酸鹽類(methyl silsesquioxane，MSQ)。這種薄膜之例子包括商業上可從Dow Corning取得之FOxHSQ、商業上可從Dow Corning取得之XLK多孔HSQ、及商業上可從JSR Microelectonics公司取得之JSR LKD-5109。
又或者，這些介電層可包括利用SOD技術沉積之有機材料。這種薄膜之例子包括商業上可從Dow Chemical取得之SiLK-I、SiLK-J、SiLK-H、SiLK-D、及多孔SiLK半導體介電質樹脂、及商業上可從Honeywell取得之GX-3TM 、及GX-3PTM 半導體介電質樹脂。
薄膜110可利用氣相沉積技術來形成，如化學氣相沉積法(CVD)、電漿輔助化學氣相沉積法(PECVD)、原子層沉積法(ALD)、電漿輔助原子層沉積法(PEALD)、物理氣相沉積法(PVD)、或離子化物理氣相沉積法(iPVD)，或利用旋轉塗佈技術來形成，如那些提供於Clean Track ACT 8 SOD(spin-on dielectric)、ACT 12 SOD、及Lithius塗佈系統者，其於商業上可從Tokyo Electron Limited(TEL)取得。Clean Track ACT 8(200mm)、ACT 12(300mm)、及Lithius(300mm)塗佈系統提供SOD材料塗佈、烘烤、及固化之儀器。追蹤系統(track system)可用來加工尺寸為100mm、200mm、300mm或更大的基板。其他用來在基板上形成薄膜之系統及方法為熟悉旋轉塗佈技術及氣相沉積技術之技藝者所熟知。
光刻層126可由感光材料層(如光阻)所組成。光阻層可包括248奈米光阻、193奈米光阻、157奈米光阻、EUV(極紫外光)光阻、或電子束敏感光阻；光阻層可利用追蹤系統來形成。例如，追蹤系統(track system)可包括商業上可從Tokyo Electron Limited(TEL)取得之Clean Track ACT 8、ACT 12、或Lithius光阻塗佈及顯影系統。其他用來在基板上形成光阻之系統及方法為熟悉旋轉塗佈光阻技術之技藝者所熟知。
第二遮罩層124可由含矽層所組成，如含矽抗反射塗層(ARC)。例如，第二遮罩層124可由商業上可從Shin Etsu Cemical股份有限公司取得之含矽抗反射塗層(如Sepr-Shb Aseries SiARC)所組成。可利用旋轉塗佈技術或氣相沉積製程來塗佈第二遮罩層124。
選擇性之第三遮罩層122可由無機層或有機層所組成。例如，選擇性之第三遮罩層122可由有機介電層(ODL,organic dielectric layer)所組成，ODL可包括感光有機聚合物或蝕刻型有機化合物。例如，感光有機聚合物可為聚丙烯酸酯樹脂(polyacrylate resin)、環氧樹脂(epoxy resin)、酚樹脂(phenol resin)、聚醯胺樹脂(polyamide resin)、聚醯亞胺樹脂(polyimide resin)、不飽和聚酯樹脂(unsaturated polyester resin)、聚苯基醚樹脂(polyphenylenether resin)、聚苯硫醚樹脂(polyphenylenesulfide resin)、或苯環丁烯(benzocyclobutene(BCB))。這些材料可利用旋轉塗佈技術來形成。
如圖1A所示，在步驟520中，使光刻層126成像而具有一圖像。在乾或濕微影系統中透過初縮遮罩執行電磁輻射曝光。此圖像可利用任何適宜的傳統步進式光刻系統或掃描式光刻系統來形成。例如，微影系統在商業上可從ASML Netherlands B.V.(De Run 6501,5504 DR Veldhoven,The Netherlands)取得，或從Canon USA,Inc.,Semiconductor Equipment Division(3300 North First Street,San Jose,CA 95134)取得。之後，此圖像在光刻層126上被顯影，以形成具有第一臨界尺寸(CD)132之特徵部圖案130。顯影製程可包含在顯影系統中(如追蹤系統)將基板暴露於顯影劑中。例如，追蹤系統可包括商業上可從Tokyo Electron Limited(TEL)取得之Clean Track ACT 8、ACT 12、或Lithius光阻塗佈及顯影系統。
如圖1B所示，在步驟530中，利用乾電漿蝕刻製程將特徵部圖案130從光刻層126轉移至第二遮罩層124(如含矽抗反射塗層)。乾電漿蝕刻製程包含：依照製程配方通入製程氣體至電漿處理系統、依照製程配方在電漿處理系統中由製程氣體生成電漿、以及將基板暴露於電漿中。
例如，乾電漿蝕刻製程可包含：建立一製程配方、依照製程配方通入包含SF6 之製程氣體至電漿處理系統、依照製程配方在電漿處理系統中由製程氣體形成電漿、以及將具有第二遮罩層124之基板暴露於電漿中。
製程氣體更包含惰性氣體；或者，製程氣體可包含鈍氣；又或者，製程氣體可包含氬(Ar)。
製程氣體更可包含至少一含CX Fy HZ 氣體，其中x及y為大於或等於1的整數，而z為大於或等於0的整數。含CX Fy HZ 氣體可包括任何含碳(C)及氟(F)的氣體(例如氟碳氣體)，或是任何含C、F及氫(H)的氣體(例如氫氟碳氣體)。例如，氟碳氣體可包括CF4 、C3 F6 、C4 F6 、C4 F8 、或C5 F8 ，或是上述之兩者以上的組合。此外，例如，氫氟碳氣體可包括通入三氟甲烷(CHF3 )、或二氟甲烷(CH2 F2 )，或兩者皆通入。
如圖1B所示，在步驟540中，在圖案轉移期間，光刻層126上的特徵部圖案130之第一CD 132乃保持或縮小成第二CD 142(在第二遮罩層124上)。目標CD偏差(即第一CD 132及第二CD 142之間的偏差)本質上可為零、正或負。當由製程氣體形成電漿時，選擇一製程配方以使在特徵部圖案130中之巢狀結構的第一CD偏差與在特徵部圖案130中之孤立結構的第二CD偏差之間的偏移量縮小，其中第一CD偏差之量測為：在光刻層126中的特徵部圖案130之巢狀結構的第一CD 132與在第二遮罩層124中的特徵部圖案之巢狀結構的第二CD 142之間的第一差距，而第二CD偏差之量測為：在光刻層126中的特徵部圖案130’之孤立結構的第一CD 132’(見圖1E)與在第二遮罩層124中的特徵部圖案130’之孤立結構的第二CD142’之間的第二差距。例如製程條件可包含：(1)選擇製程氣體數量之比例；(2)選擇製程壓力及用以形成電漿之一種以上之功率位準；(3)選擇蝕刻時間。
關於製程配方對於縮小CD偏差及CD偏差之偏移量的影響之更多細節乃提供如下。
一旦特徵部圖案130貫穿第二遮罩層124之厚度，可延長蝕刻時間以增加或減少第一CD 132與第二CD 142之間的差距量。藉由延長蝕刻時間，發明者觀察到電漿化學物及離子轟擊可放大第二CD 142(相對於第一CD 132)。
如圖1C所示，形成於第二遮罩層124中之具有第二CD 142之特徵部圖案130可利用一種以上的蝕刻製程轉移至下層選擇性之第三遮罩層122，以在第三遮罩層122形成第三CD 152。第三CD 152本質上與第二CD 142相同，或小於第二CD 142(如圖1C所示)。一種以上之蝕刻製程可包含濕或乾蝕刻製程之任何組合；乾蝕刻製程可包含乾電漿蝕刻製程或乾非電漿蝕刻製程。例如，一種以上之蝕刻製程可包含乾電漿蝕刻製程，其使用由含CO2 之製程氣體所形成之電漿。製程氣體更包含O2 、He、及HBr。
如圖1D所示，形成於選擇性之第三遮罩層122中之具有第三CD 152的特徵部圖案130可利用一種以上之蝕刻製程轉移至下層薄膜110。例如，一種以上之蝕刻製程可包括濕或乾蝕刻製程之任何組合。乾蝕刻製程可包括乾電漿蝕刻製程或乾非電漿蝕刻製程。
依據一實施例，圖3闡明用來執行上述經鑑定之製程條件的處理系統1a，其包含：電漿處理室10；基板支架20，將被加工之基板25係固定於此支架上；及真空泵系統50。基板25可為半導體基板、晶圓、平板顯示器、或液晶顯示器。電漿處理室10可用來促進電漿產生於基板25表面附近之處理區域45。經由氣體分配系統40通入可離子化氣體或製程氣體混合物。對於已知流量之製程氣體，可利用真空泵系統50來調節製程壓力。可利用電漿來產生為預先決定之材料製程所特有之材料，且/或電漿有助於自暴露的基板25表面移除材料。電漿處理系統1a可用來加工任何期望尺寸之基板，如200mm的基板、300mm的基板、或更大者。
基板25可藉由夾合系統28，如機械夾合系統或電氣夾合系統(例如，靜電夾合系統)，而固定於基板支架20上。再者，基板支架20可包含用來調整及/或控制基板支架20及基板25之溫度的加熱系統(未顯示)或冷卻系統(未顯示)。加熱系統或冷卻系統可包含傳熱流體之再循環流動，當冷卻時，傳熱流體從基板支架20接收熱並傳送熱至熱交換系統(未顯示)；當加熱時，傳熱流體從熱交換系統傳送熱至基板支架20。在其他實施例中，加熱/冷卻元件(如電阻加熱元件，或熱電加熱器/冷卻器)包含於基板支架20中，以及電漿處理室10之室壁與任何其他在處理系統1a內之元件中。
此外，傳熱氣體可經由背面氣體供給系統26而傳送至基板25之背面，以改善在基板25與基板支架20之間的氣隙導熱性。當基板之溫度控制必須升高或降低溫度時可使用上述系統。例如，背面氣體供應系統可包含兩區氣體分配系統，其中氦氣隙壓力可獨立地在基板25之中央與邊緣之間變化。
在圖3之實施例中，基板支架20可包含一電極，透過此電極可將RF功率耦合至處理區域45中的處理電漿。例如，基板支架20可經由RF功率之傳送(從RF產生器30經由選擇性阻抗匹配網路32至電極22)被施予RF電壓之偏壓。RF偏壓可用來加熱電子，以形成並維持電漿。在這個結構中，系統可作為活性離子蝕刻(RIE,reactive ion etch)反應器，其中腔室及上氣體注入電極用來當作接地面。RF偏壓之典型頻率範圍約在0.1MHz~100MHz之間。用以處理電漿之RF系統為熟悉本技藝者所熟知。
或者，RF功率可以多種頻率施加於基板支架電極。再者，阻抗匹配網路32可藉由降低反射功率來改善RF功率傳送至電漿處理室10中的電漿。匹配網路佈局(例如L型、π型、T型等等)及自動控制方法為熟悉本技藝者所熟知。
氣體分配系統40可包含用來通入製程氣體混合物的噴淋頭設計。或者，氣體分配系統40可包含在基板25上方之用來通入製程氣體混合物以及調節製程氣體混合物分佈之多區噴淋頭設計。例如，多區噴淋頭設計可用來調節流至基板25上方之周邊區域的製程氣體之流量或組成(相對於流至基板上方25之中央區域的製程氣體之流量或組成之數量)。
真空泵系統50可包含：渦輪分子真空泵(TMP,turbo-molecular vacuum pump)，其抽取速度能高達5000公升/秒左右(或更高)；及用以調節腔室壓力之閘閥。在用來進行乾電漿蝕刻之傳統電漿處理裝置中，可使用1000~3000公升/秒的TMP。TMP對低壓處理(通常約低於50毫托)很有用；對於高壓處理(即約高於100毫托)，可使用機械增壓泵及乾粗抽泵(dry roughing pump)。再者，用來監控腔室壓力之裝置(未顯示)可連接至電漿處理室10。壓力量測裝置可為628B型Baratron絕對電容式壓力計，其於商業上可從MKS儀器股份有限公司(Andover,MA)取得。
控制器55包含微處理器、記憶體、及數位I/O埠，其能夠對電漿處理系統1a產生足以通訊及啟動輸入之控制電壓且能夠監控來自電漿處理系統1a之輸出。此外，控制器55可與RF產生器30、阻抗匹配網路32、氣體分配系統40、真空泵系統50、以及基板加熱/冷卻系統(未顯示)、背面氣體傳送系統26、及/或靜電夾合系統28連接並交換訊息。例如，為了在基板25上執行電漿輔助製程，儲存於記憶體中之程式可依照製程配方來啟動輸入至上述之電漿處理系統1a的元件。
控制器55可設置在處理系統1a附近，或者控制器可設置在遠離處理系統1a之處。例如，控制器55可利用直接連接、內部網路、及/或網際網路與處理系統1a交換資料。例如，控制器55可連接至客戶端(即元件製造廠等等)之內部網路，或者控制器可連接至供應商端(即設備廠商)之內部網路；此外，控制器55可連接至網際網路。再者，另一電腦(即控制器、伺服器等等)可經由直接連接、內部網路、及/或網際網路而存取控制器55以交換資料。
在圖4之實施例中，處理系統1b與圖3之實施例類似，除了那些敘述於圖3之元件以外，更包含一靜態、或者用機械或用電旋轉的磁場系統60，以潛在地增加電漿密度及/或改善電漿處理之均勻性。此外，控制器55可連接至磁場系統60，以調節旋轉速度及磁場強度。旋轉磁場之設計與實施為那些熟悉本技藝者所熟知。
在圖5之實施例中，處理系統1c與圖3或圖4之實施例類似，且更包含一上電極70，RF功率可從RF產生器72經由選擇性阻抗匹配網路74連接至上電極70。實施至上電極的RF功率頻率範圍約為0.1MHz~200MHz。此外，實施至下電極的RF功率頻率範圍約為0.1MHz~100MHz。此外，控制器55連接至RF產生器72及阻抗匹配網路74，以控制實施至上電極70之RF功率。上電極之設計及實施為那些熟悉本技藝者所熟知。如圖所示，上電極70與氣體分配系統40可被設計在相同的腔室組件內。
在圖6之實施例中，處理系統1c’與圖5之實施例類似，且更包含連接至面向基板25之上電極70的直流(DC)電源90。上電極70可包含一電極板；電極板可包含一含矽電極板；此外，電極板可包含一矽摻雜電極板。DC電源90可包含一可變DC電源；此外，DC電源可包含一雙極性DC電源；DC電源90更可包含用以執行監控調節、或控制極性、電流、電壓或DC電源90之開/關狀態中至少其一的系統。一旦電漿被生成，DC電源90可促進彈道電子束(ballistic electron beam)之生成。可利用電氣濾波器以從DC電源90將RF功率去耦合。
例如，由DC電源90施加於上電極70之DC電壓範圍約在-2000伏~1000伏。DC電壓之絕對值最好等於或大於100伏左右，DC電壓之絕對值等於或大於500伏左右會更好。此外，期望DC電壓有負極性；再者，期望DC電壓為絕對值大於自給偏壓電壓(產生於上電極70之表面上)的負電壓。面向基板支架20之上電極70表面可由含矽材料構成。
在圖7之實施例中，處理系統1d與圖3或圖4之實施例類似，且更包含感應線圈80，RF功率可從RF產生器82經由選擇性阻抗匹配網路84連接至感應線圈80。RF功率從感應線圈80經由介質窗(未顯示)感應耦合至電漿處理區域45。施加至感應線圈80之RF功率頻率範圍約為10MHz~100MHz。同樣地，施加至夾頭電極之RF功率頻率範圍約為0.1MHz~100MHz。此外，有溝槽的法拉第屏蔽(未顯示)可用來降低感應線圈80與處理區域45內之電漿之間的電容耦合。此外，控制器55可與RF產生器82及阻抗匹配網路84相連接，以控制實施至感應線圈80之功率。
在另一實施例中，如圖8所示，處理系統1e與圖7之實施例類似，且更包含為『螺旋』線圈或『烘盤式』線圈的感應線圈80’，其從上方與電漿處理區域45通訊，如同在變壓耦合電漿(TCP)反應器中。感應耦合電漿(ICP)源或變壓耦合電漿(TCP)源之設計及實施為那些熟悉本技藝者所熟知。
或者，可利用電子迴旋加速共振(ECR)來形成電漿。在又另一實施例中，電漿係由螺旋波(Helicon wave)之發射所形成；在又另一實施例中，電漿係由傳播表面波(surface wave)所形成。以上所述之每一電漿源為那些熟悉本技藝者所熟知。
在圖9之實施例中，處理系統1f與圖3或圖4之實施例類似，且更包含表面波電漿(SWP)源80”。表面波電漿源80”可包含槽孔天線(如輻射線槽孔天線(RLSA))，微波功率可從微波產生器82’經由選擇性阻抗匹配網路84’連接至槽孔天線。
在以下討論中，提出一種利用乾電漿蝕刻系統在基板上之多層遮罩中蝕刻特徵部的方法。例如，乾電漿蝕刻系統可包含各種元件及其組合(如圖3~圖9所述)。再者，例如，多層遮罩可由覆蓋在第二遮罩層(如含矽抗反射塗層(ARC))之上的圖形化多層遮罩所組成。
在一實施例中，說明一種在第二遮罩層中蝕刻特徵部圖案的方法，其中此方法使用一製程配方以縮小在特徵部圖案中之巢狀結構的第一CD偏差(bias)與在特徵部圖案中之孤立結構的第二CD偏差之間的偏移量(offset)。第二遮罩層可包括含矽抗反射塗層(ARC)。
製程配方包含：具有SF6 、選擇性鈍氣、及選擇性含Cx Fy Hz 氣體(例如CH2 F2 、CHF3 、CF4 )的製程化學物。例如，製程參數空間可包含：腔室壓力約在5~1000毫托左右、SF6 製程氣體流速範圍約在1~1000sccm左右、選擇性鈍氣製程氣體流速範圍約在1~1000sccm、選擇性含Cx Fy Hz 製程氣體流速範圍約在1~1000sccm、至下電極(例如，圖6中的電極22)之第一功率位準範圍約在0~1000W左右、上電極DC電壓範圍約在0~-2500V左右、及至上電極(例如，圖6中的元件70)之第二功率位準範圍約在0~2000W左右。又，上電極功率之頻率範圍約在0.1MHz~200MHz左右，例如60MHz。此外，下電極功率之頻率範圍約在0.1MHz~100MHz左右，例如2MHz。
或者，腔室壓力約在100毫托或更少；或者，腔室壓力約在50毫托或更少；又或者，腔室壓力約在30毫托或更少。
或者，第一功率位準約在200W或更少；又或者，第一功率位準約在100W或更少。
或者，第二功率位準範圍約在100~500W左右；又或者，第二功率位準範圍約在100~300W左右。
或者，SF6 製程氣體流速範圍約在100~300sccm左右。
在另一實施例中，說明一種在第二遮罩層及第三遮罩層中蝕刻特徵部圖案的方法，其中此方法使用第一製程配方以將特徵部圖案轉移至第二遮罩層，及使用第二製程配方以將特徵部圖案轉移至第三遮罩層。第二遮罩層可包括含矽抗反射塗層(ARC)，而第三遮罩層可包括有機介電層(ODL)。選取第一及第二製程配方以縮小在特徵部圖案中之巢狀結構的第一CD偏差(bias)與在特徵部圖案中之孤立結構的第二CD偏差之間的偏移量(offset)。
第一製程配方包含：具有SF6 、選擇性鈍氣、及選擇性含CX Fy HZ 氣體(例如CH2 F2 、CHF3 、CF4 )的製程化學物。例如，製程參數空間可包含：腔室壓力約在5~1000毫托左右、SF6 製程氣體流速範圍約在1~1000sccm左右、選擇性鈍氣製程氣體流速範圍約在1~1000sccm左右、選擇性含CX Fy HZ 製程氣體流速範圍約在1~1000sccm左右、至下電極(例如，圖6中的電極22)之第一功率位準範圍約在0~1000W左右、上電極DC電壓範圍約在0~-2500V左右、及至上電極(例如，圖6中的元件70)之第二功率位準範圍約在0~2000W左右。又，上電極功率之頻率範圍約在0.1MHz~200MHz左右，例如60MHz。此外，下電極功率之頻率範圍約在0.1MHz~100MHz左右，例如2MHz。
或者，對於第一製程配方，腔室壓力約在100毫托或更少；或者，腔室壓力約在50毫托或更少；又或者，腔室壓力約在30毫托或更少。
或者，對於第一製程配方，第一功率位準約在200W或更少；又或者，第一功率位準約在100W或更少。
或者，對於第一製程配方，第二功率位準範圍約在100~500W左右；又或者，第二功率位準範圍約在100~300W左右。
或者，對於第一製程配方，SF6 製程氣體流速範圍約在100~300sccm左右。
第二製程配方包含：具有CO2 、選擇性鈍氣(如氦)、選擇性含氧氣體(如氧)、及選擇性含鹵素氣體(例如HBr)的製程化學物。例如，製程參數空間可包含：腔室壓力約在5~1000毫托左右、CO2 製程氣體流速範圍約在1~1000sccm左右、選擇性鈍氣製程氣體流速範圍約在1~1000sccm左右、選擇性含氧製程氣體流速範圍約在1~1000sccm左右、選擇性含鹵素製程氣體流速範圍約在1~1000sccm左右、至下電極(例如，圖6中的電極22)之第一功率位準範圍約在0~1000W左右、上電極DC電壓範圍約在0~-2500V左右、及至上電極(例如，圖6中的元件70)之第二功率位準範圍約在0~2000W左右。又，上電極功率之頻率範圍約在0.1MHz~200MHz左右，例如60MHz。此外，下電極功率之頻率範圍約在0.1MHz~100MHz左右，例如2MHz。
或者，對於第二製程配方，腔室壓力約在100毫托或更少；或者，腔室壓力約在50毫托或更少；又或者，腔室壓力約在30毫托或更少。
或者，對於第二製程配方，第一功率位準約在200W或更少；又或者，第一功率位準約在100W或更少。
或者，對於第二製程配方，第二功率位準範圍約在100~1000W左右；又或者，第二功率位準範圍約在400~600W左右。
或者，對於第二製程配方，CO2 製程氣體流速範圍約在50~150sccm左右；或者，對於第二製程配方，O2 製程氣體流速範圍約在10~100sccm左右；或者，對於第二製程配方，He製程氣體流速範圍約在100~300sccm左右；或者，對於第二製程配方，HBr製程氣體流速範圍約在10~100sccm左右。
在一例子中，提供一種將特徵部圖案轉移至含矽抗反射塗層(ARC)及下方有機介電層(ODL)且同時縮小在巢狀結構之第一CD偏差(bias)與在孤立結構之第二CD偏差之間的偏移量(offset)之方法。表1提供三種用以執行特徵部圖案轉移製程的製程配方。
配方1包含兩步驟之含矽抗反射塗層(ARC)蝕刻製程(『Si-ARC 1』、及『Si-ARC 2』)，其中第一步驟(『Si-ARC 1』)使用具有CF4 、O2 、及CH2 F2 的製程氣體，而第二步驟(『Si-ARC 2』)使用具有CF4 、及CHF3 的製程氣體。再者，配方1包含兩步驟之有機介電層(ODL)蝕刻製程(『ODL-1』、及『ODL-2』)，其中第一步驟(『ODL-1』)使用具有CO2 的製程氣體，而第二步驟(『ODL-2』)使用具有CO2 、O2 、He、及HBr的製程氣體。
配方2及3包含含矽抗反射塗層(ARC)蝕刻製程(『Si-ARC』)，其中此製程使用具有SF6 的製程氣體。再者，配方2及3包含有機介電層(ODL)蝕刻製程(『ODL』)，其中此製程使用具有CO2 、O2 、He、及HBr的製程氣體。
對於每一製程步驟，在電漿處理系統中(如圖5所示者)執行蝕刻製程。再者，至上電極之RF功率頻率約為60MHz，而至下電極之RF功率頻率約為2MHz。
此外，對於每一製程配方，表1提供每一製程步驟之製程條件，包含：壓力(mtorr,毫托)；至上電極之RF功率(W,瓦)；至下電極之RF功率(W,瓦)；製程氣體流速(sccm,標準立方公分/分)；傳送至基板背面之中央/邊緣(C/E)(氦氣)壓力；上電極(UEL)(如圖5之電極70)、室壁、及下電極(LEL)(如圖5之電極22)之中央/邊緣的溫度設定(C,攝氏溫度)；及蝕刻時間(sec,秒)。
如表2所示，提供使用每一製程配方之巢狀結構CD偏差(bias)與孤立結構CD偏差(bias)之結果。呈現在表2中的每一CD偏差之量測為在光刻層中之初始CD與在有機介電層(ODL)中之最終CD之間的差距。此外，提供每一製程配方在巢狀結構與孤立結構之間的CD偏差(bias)之偏移量(offset)。如發明者所觀察，當使用配方2或配方3時，CD偏差(bias)之偏移量(offset)本質上被縮小。在配方2與配方3之間的主要差異為下電極之中央-邊緣溫度設定。
本發明可在不離開本發明之精神及基本特徵下作各種特定的例示。因此本實施例應被視為舉例性而非限制性者，且本發明之範圍為由隨附之申請專利範圍所限定而並非由上述說明所限制，所有與申請專利範圍意義相等之變化均應包含於本發明之中。
1a．．．處理系統
1b．．．處理系統
1c．．．處理系統
1c’．．．處理系統
1d．．．處理系統
1e．．．處理系統
1f．．．處理系統
10．．．電漿處理室
20．．．基板支架
22．．．電極
25．．．基板
26．．．背面氣體供給系統
28．．．夾合系統
30．．．RF產生器
32．．．阻抗匹配網路
40．．．氣體分配系統
45．．．處理區域
50．．．真空泵系統
55．．．控制器
60．．．磁場系統
70．．．上電極
72．．．RF產生器
74．．．阻抗匹配網路
80．．．感應線圈
80’．．．感應線圈
80”．．．表面波電漿源
82．．．RF產生器
82’．．．微波產生器
84．．．阻抗匹配網路
84’．．．阻抗匹配網路
90．．．直流電源
100．．．基板
110．．．薄膜
120．．．多層遮罩
122．．．第三遮罩層
124．．．第二遮罩層
126．．．光刻層
130．．．特徵部圖案
130’．．．特徵部圖案
132．．．第一臨界尺寸
132’．．．第一臨界尺寸
142．．．第二臨界尺寸
142’．．．第二臨界尺寸
152．．．第三臨界尺寸
500．．．流程圖
510．．．在基板上形成多層遮罩
520．．．在多層遮罩之光刻層中形成特徵部圖案，其中特徵部圖案具有第一臨界尺寸(CD)
530．．．利用乾蝕刻製程將多層遮罩之光刻層的特徵部圖案轉移至下方第二遮罩層，其中在第二遮罩層中的特徵部圖案具有第二臨界尺寸(CD)
540．．．在圖案轉移期間，縮小在巢狀結構之第一CD偏差與孤立結構之第二CD偏差之間的偏移量
在附圖中：
依據一實施例，圖1A~1E為在基板上蝕刻特徵部之程序的示意圖；
依據一實施例，圖2提供在基板上蝕刻特徵部之方法的流程圖；
依據一實施例，圖3顯示處理系統之示意圖；
依據另一實施例，圖4顯示處理系統之示意圖；
依據另一實施例，圖5顯示處理系統之示意圖；
依據另一實施例，圖6顯示處理系統之示意圖；
依據另一實施例，圖7顯示處理系統之示意圖；
依據另一實施例，圖8顯示處理系統之示意圖；及
依據另一實施例，圖9顯示處理系統之示意圖。
500．．．流程圖
510．．．在基板上形成多層遮罩
520．．．在多層遮罩之光刻層中形成特徵部圖案，其中特徵部圖案具有第一臨界尺寸(CD)
530．．．利用乾蝕刻製程將多層遮罩之光刻層的特徵部圖案轉移至下方第二遮罩層，其中在第二遮罩層中的特徵部圖案具有第二臨界尺寸(CD)
540．．．在圖案轉移期間，縮小在巢狀結構之第一CD偏差與孤立結構之第二CD偏差之間的偏移量

Claims (20)

  1. 一種基板上之抗反射塗層(ARC)之乾式顯影方法，包含：基板配置步驟，在電漿處理系統中配置包含在一多層遮罩下方之薄膜的基板，其中該多層遮罩包含覆蓋在含矽抗反射塗層之上的光刻層，而其中該光刻層包含利用光刻製程而形成於其中之特徵部圖案；制定製程配方步驟，制定用來使在該特徵部圖案中之巢狀結構的第一臨界尺寸(CD)偏差與在該特徵部圖案中之孤立結構的第二CD偏差之間的偏移量縮小的製程配方，其中該第一CD偏差之量測為在該光刻層中的該特徵部圖案之巢狀結構的第一CD與在該含矽抗反射塗層中的該特徵部圖案之巢狀結構的第二CD之間的第一差距，而該第二CD偏差之量測為在該光刻層中的該特徵部圖案之孤立結構的第一CD與在該含矽抗反射塗層中的該特徵部圖案之孤立結構的第二CD之間的第二差距；製程氣體通入步驟，依照該製程配方通入製程氣體至該電漿處理系統，該製程氣體包含SF6；形成電漿步驟，依照該製程配方由該電漿處理系統中的該製程氣體形成電漿；及基板暴露步驟，將該基板暴露於該電漿中，以將在該光刻層中的該特徵部圖案轉移至下方之該含矽抗反射塗層，俾以後續使用於圖案化下方之該薄膜。
  2. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程氣體實質上由SF6所組成。
  3. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程氣體由SF6所組成。
  4. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程氣體更包含惰性氣體(noble gas)。
  5. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程氣體更包含至少一含CXFyHZ氣體，其中x及y為大於或等於1的整數，而z為大於或等於0的整數。
  6. 如申請專利範圍第5項之基板上之抗反射塗層之乾式顯影方法，其中該製程氣體通入步驟更包含通入CF4、C3F6、C4F6、C4F8、C5F8、CHF3、或CH2F2，或上述之兩者以上之組合。
  7. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程配方使該第一CD偏差與該第二CD偏差之間的該偏移量縮小至低於10奈米左右之值。
  8. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程配方更包含：設定在該電漿處理系統中之腔室壓力；設定施加至下電極之第一射頻(RF)信號之第一功率位準，該下電極位於用以支持該基板之基板支架內；及設定施加至上電極之第二射頻(RF)信號之第二功率位準，該上電極在該基板上方且面向該下電極。
  9. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該腔室壓力包含設定一壓力約在100毫托或更少。
  10. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該腔室壓力包含設定一壓力約在50毫托或更少。
  11. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該腔室壓力包含設定一壓力約在30毫托或更少。
  12. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方 法，其中該設定該第一功率位準包含設定一第一功率位準低於200瓦左右。
  13. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該第一功率位準包含設定一第一功率位準低於100瓦左右。
  14. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該第二功率位準包含設定一第二功率位準約在100瓦~500瓦左右。
  15. 如申請專利範圍第8項之基板上之抗反射塗層之乾式顯影方法，其中該設定該第二功率位準包含設定一第二功率位準約在100瓦~300瓦左右。
  16. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，其中該製程配方更包含：設定該製程氣體之流速值約在100~300sccm左右。
  17. 如申請專利範圍第1項之基板上之抗反射塗層之乾式顯影方法，更包含：在該多層遮罩及該基板之間形成有機介電層(ODL)；及利用乾蝕刻製程將該含矽抗反射塗層中之該特徵部圖案轉移至該有機介電層。
  18. 如申請專利範圍第17項之基板上之抗反射塗層之乾式顯影方法，更包含：在該有機介電層及該基板之間形成一介電層；及利用另一乾蝕刻製程將該有機介電層中之該特徵部圖案轉移至該介電層。
  19. 一種基板上之多層遮罩之乾式顯影方法，包含：在該基板上形成該多層遮罩，其中該多層遮罩包含覆蓋在含矽抗反射塗層(ARC)之上的光刻層，該含矽抗反射塗層乃覆蓋在有機介電層(ODL)之上；利用光刻製程在該光刻層中形成特徵部圖案；利用第一乾電漿蝕刻製程將該特徵部圖案從該光刻層轉移至該含矽抗反射塗層，其中該第一乾電漿蝕刻製程包含：通入具有SF6之製程氣體、由該製程氣體形成電漿、以及將該基板暴露於該電漿中；利用第二乾電漿蝕刻製程將該特徵部圖案從該含矽抗反射塗層轉移至該有機介電層(ODL)，其中該第二乾電漿蝕刻製程包含：通入具有CO2之第二製程氣體、由該第二製程氣體形成第二電漿、以及將該基板暴露於該第二電漿中；及縮小在該特徵部圖案中之巢狀結構的第一臨界尺寸(CD)偏差與在該特徵部圖案中之孤立結構的第二CD偏差之間的偏移量，其中該第一CD偏差之量測為在該光刻層中的該特徵部圖案之巢狀結構的第一CD與在該有機介電層(ODL)中的該特徵部圖案之巢狀結構的第二CD之間的第一差距，而該第二CD偏差之量測為在該光刻層中的該特徵部圖案之孤立結構的第一CD與在該有機介電層中的該特徵部圖案之孤立結構的第二CD之間的第二差距。
  20. 如申請專利範圍第19項之基板上之多層遮罩之乾式顯影方法，其中該第二製程氣體更包含O2、He、及HBr。
TW098102850A 2008-02-01 2009-01-23 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法 TWI545646B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/024,258 US7888267B2 (en) 2008-02-01 2008-02-01 Method for etching silicon-containing ARC layer with reduced CD bias

Publications (2)

Publication Number Publication Date
TW200941575A TW200941575A (en) 2009-10-01
TWI545646B true TWI545646B (zh) 2016-08-11

Family

ID=40930645

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102850A TWI545646B (zh) 2008-02-01 2009-01-23 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法

Country Status (4)

Country Link
US (1) US7888267B2 (zh)
JP (1) JP5349066B2 (zh)
KR (1) KR101569938B1 (zh)
TW (1) TWI545646B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7967995B2 (en) * 2008-03-31 2011-06-28 Tokyo Electron Limited Multi-layer/multi-input/multi-output (MLMIMO) models and method for using
US8748323B2 (en) * 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
US8236700B2 (en) * 2009-08-17 2012-08-07 Tokyo Electron Limited Method for patterning an ARC layer using SF6 and a hydrocarbon gas
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
US8455364B2 (en) * 2009-11-06 2013-06-04 International Business Machines Corporation Sidewall image transfer using the lithographic stack as the mandrel
US9117764B2 (en) 2010-08-27 2015-08-25 Tokyo Electron Limited Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element
US8334083B2 (en) * 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
US20120313149A1 (en) * 2011-06-09 2012-12-13 Beijing Nmc Co., Ltd. Semiconductor structure and method for manufacturing the same
US9153457B2 (en) 2013-06-14 2015-10-06 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity using direct current positioning
US8945408B2 (en) 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
US9576773B2 (en) * 2013-07-30 2017-02-21 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
US9171758B2 (en) 2014-03-31 2015-10-27 International Business Machines Corporation Method of forming transistor contacts
JP6501519B2 (ja) * 2014-12-26 2019-04-17 芝浦メカトロニクス株式会社 多層レジストの除去方法、およびプラズマ処理装置
WO2018226501A1 (en) * 2017-06-08 2018-12-13 Tokyo Electron Limited Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
CN109494149B (zh) 2017-09-13 2020-10-23 联华电子股份有限公司 半导体结构的制作方法
WO2020176181A1 (en) * 2019-02-25 2020-09-03 Applied Materials, Inc. A film stack for lithography applications
US20220100088A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. In-Situ Deposition and Densification Treatment for Metal-Comprising Resist Layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03125427A (ja) * 1989-10-09 1991-05-28 Matsushita Electron Corp 半導体装置の製造方法
US6599437B2 (en) * 2001-03-20 2003-07-29 Applied Materials Inc. Method of etching organic antireflection coating (ARC) layers
US20020142252A1 (en) * 2001-03-29 2002-10-03 International Business Machines Corporation Method for polysilicon conductor (PC) Trimming for shrinking critical dimension and isolated-nested offset correction
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7030008B2 (en) 2003-09-12 2006-04-18 International Business Machines Corporation Techniques for patterning features in semiconductor devices
US7209798B2 (en) * 2004-09-20 2007-04-24 Tokyo Electron Limited Iso/nested cascading trim control with model feedback updates
US7531461B2 (en) * 2005-09-14 2009-05-12 Tokyo Electron Limited Process and system for etching doped silicon using SF6-based chemistry

Also Published As

Publication number Publication date
KR101569938B1 (ko) 2015-11-18
US7888267B2 (en) 2011-02-15
KR20090084766A (ko) 2009-08-05
JP5349066B2 (ja) 2013-11-20
TW200941575A (en) 2009-10-01
US20090194503A1 (en) 2009-08-06
JP2009188403A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
TWI545646B (zh) 臨界尺寸偏差降低之含矽抗反射塗布層之蝕刻方法
US8809196B2 (en) Method of etching a thin film using pressure modulation
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
US7998872B2 (en) Method for etching a silicon-containing ARC layer to reduce roughness and CD
JP5577530B2 (ja) 六フッ化硫黄（ｓｆ６）および炭化水素ガスを用いた反射防止層のパターニング方法
US8252192B2 (en) Method of pattern etching a dielectric film while removing a mask layer
US7858270B2 (en) Method for etching using a multi-layer mask
JP6285716B2 (ja) 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法
KR101688231B1 (ko) Ｃｏ2/ｃｏ계 처리를 이용하여 기판을 애싱하기 위한 저손상 방법
JP2008244479A (ja) 金属窒化物を乾式エッチングする方法及びシステム
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
KR20130102505A (ko) 배선 패터닝을 위한 하드 마스크 제거 중의 측벽 및 챔퍼 보호
KR20130102504A (ko) 저 유전상수 손상을 감소시키도록 노출된 저 유전상수 표면에 ＳｉＯＣｌ-함유 층을 형성하는 방법
US7947609B2 (en) Method for etching low-k material using an oxide hard mask
US7935640B2 (en) Method for forming a damascene structure
US7622390B2 (en) Method for treating a dielectric film to reduce damage
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
KR20230008099A (ko) 레지스트 기저층 도포를 위한 탄화규소 필름의 건식 에칭 방법