JP5250476B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法 Download PDFInfo
- Publication number
- JP5250476B2 JP5250476B2 JP2009114109A JP2009114109A JP5250476B2 JP 5250476 B2 JP5250476 B2 JP 5250476B2 JP 2009114109 A JP2009114109 A JP 2009114109A JP 2009114109 A JP2009114109 A JP 2009114109A JP 5250476 B2 JP5250476 B2 JP 5250476B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- dry etching
- plasma
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000001312 dry etching Methods 0.000 title claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 229910052799 carbon Inorganic materials 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 26
- 229920000642 polymer Polymers 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 238000004380 ashing Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 150000002367 halogens Chemical class 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims 5
- 238000005530 etching Methods 0.000 description 36
- 239000007769 metal material Substances 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007790 scraping Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 150000001721 carbon Chemical class 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- -1 CH 4 Chemical compound 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は半導体装置の製造方法に関し、特に金属ゲート電極のドライエッチング技術に関する。
半導体素子におけるゲート絶縁膜は長らくＳｉＯ2やＳｉＯＮのようなシリコン酸化膜系の膜が使用されてきた。しかしながら、パターンの微細化，回路駆動速度の高速化の要求からゲート絶縁膜の薄膜化が進み、近年ではこれらのゲート絶縁膜において薄膜化の限界に達してきた。そこで、等価的ゲート絶縁膜膜厚を同じ膜厚のＳｉＯ2ゲート酸化膜の数分の１にすることのできるＨｆＳｉＯやＨｆＯ2のような高誘電体が代替材料として用いられるようになってきた。
しかしながら、これらの高誘電体膜を単純にこれまでのゲート酸化膜の代わりにゲート絶縁膜として使用すると、ゲート電極のポリシリコン膜との界面においてポリシリコン膜の空乏化等のトランジスタ特性を低下させる問題が生じる。しかし、この現象は高誘電体ゲート酸化膜とポリシリコン膜の間に金属層を挟むことで回避でき、実際にこのような金属／高誘電体ゲートの構造が次世代のゲート構造となっている。本技術に関連する公知例として例えば、特許文献１が挙げられる。
一般に金属材料をエッチングするにはハロゲン系ガスが使用される。さらに、これらのエッチングガスと金属材料の反応生成物は揮発性が低いためエッチングが進行しにくい。このため金属材料を加工するには、ウェハ温度の高温化や、処理圧力の低圧化などにより反応生成物の揮発性を上げてエッチングを進行させる必要がある。
また、特許文献２にはポリシリコン膜のメインエッチング後のエッチング処理で発生するサイドエッチ形状を添加ガス（炭化水素）により生成される反応性生物により抑制する技術が記載されている。
しかしながら、特許文献１の従来技術は、揮発性を上げた条件下で金属材料をエッチング加工すると、先に加工されたポリシリコン膜との反応も促進されるため、ポリシリコン膜にサイドエッチや側壁荒れ等が発生するという問題があった。
また、金属材料をエッチングする際に飛散した金属物質がポリシリコン側壁へ再付着し、最終的に残渣として残るという問題があった。
また、特許文献２の従来技術は、エッチング加工されたポリシリコン膜の側壁を保護するためのカーボンポリマの保護膜を形成できないという問題があった。
上記課題を解決するために、本発明は、ポリシリコン膜をエッチングした後に、カーボンを含むプラズマによりポリシリコン膜の側壁にカーボンポリマの保護膜を形成させることで、ハロゲン系ガスのプラズマにより下層膜である金属材料のエッチング処理を行っても、ポリシリコン膜のサイドエッチ及び側壁荒れを防止することができる。
また、このカーボンポリマによる保護膜により、金属材料をエッチングする際に飛散した金属物質はポリシリコン膜に直接付着することがないので、アッシング工程によりカーボンポリマの保護壁とともに簡単に取り除くことが可能なドライエッチング方法を提供することができる。
以下、本発明にかかる一実施例の形態を図面を用いて説明する。本一実施例はＥＣＲエッチング装置を用いて実施したものである。
図１（ａ）は実施例１に係る半導体素子の断面図である。半導体基板１０１上にゲート絶縁膜としてＳｉＯ2膜１０２を形成する。その上に高誘電体ゲート絶縁膜としてＨｆＯ2膜１０３を形成し、さらに金属膜としてＴｉＮ膜１０４を形成し、その上にポリシリコン膜１０５を形成し、その上にハードマスクとしてＳｉＯ2膜１０６を形成する。ハードマスク１０６は適切なプロセス処理によりすでにデバイスパターンが転写されている。
まず、図１（ｂ）で示すように公知の条件にてポリシリコン膜１０５をエッチングする。この際のエッチング条件は例えば、マイクロ波電力を８００Ｗ、ＲＦバイアス電力を４０Ｗとし、エッチングガスはＣｌ2：１５ｍｌ／min，Ｏ2：３ｍｌ／min，ＨＢｒ：４５ｍｌ／minの混合ガスを使用し、処理室内圧力を０.８Ｐａに保ちウェハ温度は４０℃とする。このエッチング条件はポリシリコン膜のエッチング条件の一例であって、ポリシリコン膜のエッチング条件は上記条件に限定されず、いかなる条件でも本発明の効果には影響はしない。
ポリシリコン膜１０５をエッチングした後、図１（ｃ）で示すようにＣＨＦ3のプラズマによりポリシリコン膜の側壁にカーボンポリマの保護膜１０７を形成した。このポリシリコン膜の保護壁形成段階のエッチング条件は例えば、マイクロ波電力を１０００Ｗ、ＲＦバイアス電力を３０Ｗとし、エッチングガスはＣＨＦ3：１００ｍｌ／minを使用し、処理室内圧力を０.３Ｐａに保ちウェハ温度は４０℃とする。この時、ＲＦバイアス電力の印加によりウェハ表面に垂直に引き込まれるイオンのスパッタ効果により、金属材料表面にはカーボンポリマは堆積し難く、選択的にポリシリコン膜１０５の側壁に堆積する。
ポリシリコン膜の側壁に堆積するカーボンポリマの堆積速度を測定するために、デバイスパターンが形成されていないシリコンウェハをこのカーボンポリマ堆積条件でエッチングし、カーボンポリマの堆積量を断面ＳＥＭ（Scanning Electron Microscope）を用いて測定した。側壁を模擬するためＲＦバイアス電力は印加せずにエッチングを行った。上述の一実施例のエッチング条件で測定を行った結果は図２に示す通りであり、堆積速度は２４.８ｎｍ／minであった。
その後、図１（ｄ）で示すようにポリシリコン膜１０５下層のＴｉＮ膜１０４のエッチングを行った。この際のエッチング条件は例えば、マイクロ波電力を８００Ｗ、ＲＦバイアス電力を１０Ｗとし、エッチングガスはＣｌ2：４０ｍｌ／minとし、処理室内圧力を０.８Ｐａに保ちウェハ温度は４０℃とする。この条件はＴｉＮ膜のエッチング条件の一例であって、ＴｉＮ膜のエッチング条件は上記条件に限定されず、いかなる条件でも本発明の効果には影響はしない。
ＴｉＮ膜エッチング中のカーボンポリマの削れ量を算出するために、ＴｉＮエッチング条件でデバイスパターンが形成されていないレジスト膜付きウェハをエッチングした。この際、ポリシリコン膜側壁のカーボンポリマの削れを模すためにＲＦバイアス電力は印加せずにエッチングを行った。この結果レジスト膜の削れ量は約１.３ｎｍであった。このため本一実施例では４ｎｍ程度の側壁保護膜を形成するために、１０秒の側壁保護処理によりカーボンポリマ保護膜の生成を行った。このようにカーボンポリマ保護膜の生成膜厚は、処理時間により調整できる。ＴｉＮエッチング中の保護膜削れ量はエッチング条件によって異なるため、エッチング条件を変更した際には変更した条件でレジスト膜の削れを測定し、必要な側壁保護ステップ時間の調整を行った。
その後、カーボンポリマの保護膜１０７及び、ＴｉＮ膜１０４のエッチング時に飛散してカーボンポリマの保護膜１０７に付着したＴｉＮ１０８を除去するためにアッシング処理を行った。アッシング処理は装置内のアッシング処理室で行い、アッシング処理の条件は例えば、マイクロ波電力を１８００Ｗ、エッチングガスはＯ2：２０００ｍｌ／minとし、処理室内圧力を２００Ｐａに保ちウェハ温度は２５０℃とする。アッシング条件は上記条件に限定されず、いかなる条件でも本発明の効果には影響はしない。
尚、本アッシング処理は、エッチング処理後にそのままエッチング処理室内で、または別のアッシング装置で実施しても良い。
さらに、アッシング処理後、エッチングによる副生成物除去のために５％ＨＦ水溶液にてウェットエッチングを行い図１（ｅ）で示すようなポリシリコン膜の側壁に荒れやサイドエッチの発生しない加工形状を得ることができた。
本一実施例によれば、ポリシリコン膜をエッチングした後に、カーボンを含むガスをプラズマ化しポリシリコン膜の側壁にカーボンポリマの保護膜を形成させることで、ハロゲン系ガスのプラズマにより下層膜である金属材料のエッチング処理を行っても、ポリシリコン膜のサイドエッチ及び側壁荒れを防止することができる。
また、カーボンポリマの保護膜をポリシリコン膜の表面に形成することにより、金属材料をエッチングする際に飛散した金属物質は、カーボンポリマの保護膜の表面に付着するため、ポリシリコン膜に直接付着することがない。そのためアッシング工程によりカーボンポリマの保護壁とともに簡単に取り除くことができる。
本一実施例では、カーボンポリマの保護膜１０７形成にカーボンを含むガスとしてＣＨＦ3を用いたが、本発明のガスはＣＨＦ3に限定されるものではない。つまり、ＣＨＦ3ガスに代わりＣＨ4やＣ2Ｈ6，ＣＨ2Ｆ2，ＣＦ4，Ｃ4Ｆ8，Ｃ3Ｆ6，Ｃ3Ｆ8，ＣＨ3ＯＨ，ＣＯなどのカーボンを含むガスを使用することもできる。また、これらのうち２種類以上を混合した混合ガスを使用することもできる。また、これらのうち１種類以上のガスにＡｒ，Ｈｅ，Ｏ2，Ｎ2，ＨＢｒ，Ｃｌ2、等のいずれかの添加ガスを混合したガス系を使用しても同様の効果がある。
また、膜構造に関するところでは、ポリシリコン膜下部の金属膜が２種類以上積層した膜構造も考えられるが、このような構造においても本発明による処理方法が適用できる。
さらに、膜種に関するところでは、本一実施例において、ゲート酸化膜にＳｉＯ2、高誘電率ゲート絶縁膜にＨｆＯ2、金属膜にＴｉＮ、ハードマスクにＳｉＯ2を用いたが、これらの膜種は本一実施例と異なるものを用いても適用可能である。以下にこれらの膜の代替材料を列挙する。ハードマスクはＳｉＯ2のほかにＳｉＮ，ＳｉＯＮ，ＳｉＯＣ等のハードマスク材を用いることができ、金属材料に関してもＴｉＮ以外に、Ｔｉ，Ｔａ，Ｗ，Ｌａ，Ｍｏ，Ｈｆ，Ｚｒ，Ｎｂ，Ｖ，Ｎｉ，Ｃｏ，Ｉｒ，Ｐｔ，Ａｌまたは、これらの窒化物またはこれらのシリサイド膜、またはシリサイド膜を窒化させたものでも適用可能である。
また、本一実施例においてポリシリコンのマスクにはハードマスクを用いたが、実際にはレジストマスク等、他のマスク構造を用いても本発明は適用可能である。
また、本一実施例ではプラズマ源にＥＣＲを用いたが、ＩＣＰ又はヘリコンなど他のプラズマ源を使ったエッチングにおいても本発明は応用可能である。
１０１ 半導体基板
１０２ ゲート絶縁膜（ＳｉＯ2膜）
１０３ 高誘電体ゲート絶縁膜（ＨｆＯ2）
１０４ 金属膜（ＴｉＮ膜）
１０５ ポリシリコン膜
１０６ ハードマスク（ＳｉＯ2膜）
１０７ 保護膜
１０８ 飛散金属物質（ＴｉＮ）
１０２ ゲート絶縁膜（ＳｉＯ2膜）
１０３ 高誘電体ゲート絶縁膜（ＨｆＯ2）
１０４ 金属膜（ＴｉＮ膜）
１０５ ポリシリコン膜
１０６ ハードマスク（ＳｉＯ2膜）
１０７ 保護膜
１０８ 飛散金属物質（ＴｉＮ）
Claims (4)
- ポリシリコン膜と前記ポリシリコン膜の下方に配置された金属を含有する膜と前記金属を含有する膜の下方に配置された高誘電体膜とを有し、表面上に前記高誘電体膜が配置された半導体基板に前記ポリシリコン膜と前記金属を含有する膜をプラズマエッチングすることにより金属ゲート電極を形成するドライエッチング方法において、
前記ポリシリコン膜をプラズマエッチングする第一の工程と、
前記第一の工程後、カーボンを含むプラズマにより前記第一の工程にてプラズマエッチングされたポリシリコン膜の側壁にカーボンポリマの保護膜を形成する第二の工程と、
前記第二の工程後、ハロゲン系ガスのプラズマにより前記金属を含有する膜をプラズマエッチングする第三の工程と、
前記第三の工程後、前記カーボンポリマの保護膜と前記カーボンポリマの保護膜上に堆積した前記金属を含有する膜をアッシングする第四の工程と、を有することを特徴とするドライエッチング方法。 - 請求項１記載のドライエッチング方法において、
前記第二の工程は、ＣＨＦ3ガスを用いることを特徴とするドライエッチング方法。 - 請求項１記載のドライエッチング方法において、
前記カーボンを含むプラズマは、ＣＨＦ3，ＣＨ4，Ｃ2Ｈ6，ＣＨ2Ｆ2，ＣＦ4，Ｃ4Ｆ8，Ｃ3Ｆ6，Ｃ3Ｆ8，ＣＨ3ＯＨ，ＣＯの中から少なくとも一つを含むガス、または、ＣＨＦ3，ＣＨ4，Ｃ2Ｈ6，ＣＨ2Ｆ2，ＣＦ4，Ｃ4Ｆ8，Ｃ3Ｆ6，Ｃ3Ｆ8，ＣＨ3ＯＨ，ＣＯの中から２つ以上を混合した混合ガス、または、ＣＨＦ3，ＣＨ4，Ｃ2Ｈ6，ＣＨ2Ｆ2，ＣＦ4，Ｃ4Ｆ8，Ｃ3Ｆ6，Ｃ3Ｆ8，ＣＨ3ＯＨ，ＣＯの中から少なくとも一つを含むガスにＡｒ，Ｈｅ，Ｏ2，Ｎ2，ＨＢｒ，Ｃｌ2のいずれかのガスを混合したガスを用いて生成されることを特徴とするドライエッチング方法。 - 請求項１記載のドライエッチング方法において、
前記第四の工程は、プラズマエッチング処理後にプラズマエッチングが行なわれた処理室、または別のアッシング装置で行われることを特徴とするドライエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009114109A JP5250476B2 (ja) | 2009-05-11 | 2009-05-11 | ドライエッチング方法 |
| TW098124871A TWI404140B (zh) | 2009-05-11 | 2009-07-23 | 乾蝕刻方法 |
| KR1020090069302A KR101044427B1 (ko) | 2009-05-11 | 2009-07-29 | 드라이 에칭방법 |
| US12/512,103 US7989330B2 (en) | 2009-05-11 | 2009-07-30 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009114109A JP5250476B2 (ja) | 2009-05-11 | 2009-05-11 | ドライエッチング方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010263132A JP2010263132A (ja) | 2010-11-18 |
| JP2010263132A5 JP2010263132A5 (ja) | 2012-12-13 |
| JP5250476B2 true JP5250476B2 (ja) | 2013-07-31 |
Family
ID=43062575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009114109A Active JP5250476B2 (ja) | 2009-05-11 | 2009-05-11 | ドライエッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7989330B2 (ja) |
| JP (1) | JP5250476B2 (ja) |
| KR (1) | KR101044427B1 (ja) |
| TW (1) | TWI404140B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6007754B2 (ja) * | 2012-11-27 | 2016-10-12 | 三菱電機株式会社 | 配線構造の製造方法 |
| CN104241088B (zh) * | 2013-06-09 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 条形结构的形成方法 |
| JP6267953B2 (ja) * | 2013-12-19 | 2018-01-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US10840105B2 (en) | 2015-06-15 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate structure with insulating structure and method for manufacturing the same |
| JP7061941B2 (ja) * | 2018-08-06 | 2022-05-02 | 東京エレクトロン株式会社 | エッチング方法及び半導体デバイスの製造方法 |
| US11915933B2 (en) * | 2020-09-18 | 2024-02-27 | Changxin Memory Technologies, Inc. | Manufacturing method of semiconductor structure |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3662275B2 (ja) * | 1994-07-13 | 2005-06-22 | ソニー株式会社 | ドライエッチング方法 |
| US5767018A (en) * | 1995-11-08 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of etching a polysilicon pattern |
| JPH10303183A (ja) * | 1997-04-28 | 1998-11-13 | Sony Corp | パターンの形成方法 |
| US6071822A (en) * | 1998-06-08 | 2000-06-06 | Plasma-Therm, Inc. | Etching process for producing substantially undercut free silicon on insulator structures |
| JP2000091318A (ja) * | 1998-09-09 | 2000-03-31 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2000277494A (ja) * | 1999-03-26 | 2000-10-06 | Sony Corp | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 |
| US20040209468A1 (en) * | 2003-04-17 | 2004-10-21 | Applied Materials Inc. | Method for fabricating a gate structure of a field effect transistor |
| US6955964B2 (en) * | 2003-11-05 | 2005-10-18 | Promos Technologies, Inc. | Formation of a double gate structure |
| US7163880B2 (en) * | 2004-06-02 | 2007-01-16 | Texas Instruments Incorporated | Gate stack and gate stack etch sequence for metal gate integration |
| KR100616193B1 (ko) * | 2004-09-15 | 2006-08-25 | 에스티마이크로일렉트로닉스 엔.브이. | 비휘발성 메모리 소자의 게이트 전극 형성방법 |
| US7208424B2 (en) * | 2004-09-17 | 2007-04-24 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device having a metal layer |
| JP4849881B2 (ja) * | 2005-12-08 | 2012-01-11 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| JP4865373B2 (ja) * | 2006-03-17 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| US8183161B2 (en) * | 2006-09-12 | 2012-05-22 | Tokyo Electron Limited | Method and system for dry etching a hafnium containing material |
| US7815814B2 (en) * | 2007-03-23 | 2010-10-19 | Tokyo Electron Limited | Method and system for dry etching a metal nitride |
| JP5223364B2 (ja) * | 2008-02-07 | 2013-06-26 | 東京エレクトロン株式会社 | プラズマエッチング方法及び記憶媒体 |
| JP5547878B2 (ja) * | 2008-06-30 | 2014-07-16 | 株式会社日立ハイテクノロジーズ | 半導体加工方法 |
| JP5579374B2 (ja) * | 2008-07-16 | 2014-08-27 | 株式会社日立ハイテクノロジーズ | 半導体加工方法 |
| JP2010199126A (ja) * | 2009-02-23 | 2010-09-09 | Panasonic Corp | プラズマ処理方法およびプラズマ処理装置 |
-
2009
- 2009-05-11 JP JP2009114109A patent/JP5250476B2/ja active Active
- 2009-07-23 TW TW098124871A patent/TWI404140B/zh active
- 2009-07-29 KR KR1020090069302A patent/KR101044427B1/ko active IP Right Grant
- 2009-07-30 US US12/512,103 patent/US7989330B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100122039A (ko) | 2010-11-19 |
| TWI404140B (zh) | 2013-08-01 |
| TW201041031A (en) | 2010-11-16 |
| US7989330B2 (en) | 2011-08-02 |
| KR101044427B1 (ko) | 2011-06-27 |
| JP2010263132A (ja) | 2010-11-18 |
| US20100285669A1 (en) | 2010-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100792018B1 (ko) | 플라즈마에칭방법 | |
| US5948702A (en) | Selective removal of TixNy | |
| EP1780779A2 (en) | A plasma for patterning advanced gate stacks | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| JP5250476B2 (ja) | ドライエッチング方法 | |
| CN102938378A (zh) | 半导体器件及其制造方法 | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| US8440513B2 (en) | Method of semiconductor processing | |
| JP2005268292A (ja) | 半導体装置の製造方法 | |
| TWI237329B (en) | Method for etching a hardmask layer and a metal layer | |
| JP2005285809A (ja) | 半導体装置およびその製造方法 | |
| US11232954B2 (en) | Sidewall protection layer formation for substrate processing | |
| JP2008053438A (ja) | 半導体装置の製造方法 | |
| Yost et al. | Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor | |
| TWI744003B (zh) | 鉑的圖案化方法 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| JP2007123890A (ja) | 改良型ゲートスタックのパターン化用プラズマ | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| US9881809B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20080015271A (ko) | 탄탈륨질화막의 식각 방법 | |
| KR101574250B1 (ko) | 불소계 유도 결합 플라즈마 에칭에 의한 백금 박막의 마이크로 패턴 제조 방법 | |
| JP4448807B2 (ja) | エッチング方法 | |
| JP2006086295A (ja) | 半導体装置の製造方法 | |
| KR101019704B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2002261077A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5250476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |