JP2008053438A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008053438A JP2008053438A JP2006227911A JP2006227911A JP2008053438A JP 2008053438 A JP2008053438 A JP 2008053438A JP 2006227911 A JP2006227911 A JP 2006227911A JP 2006227911 A JP2006227911 A JP 2006227911A JP 2008053438 A JP2008053438 A JP 2008053438A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- mask
- etching
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】エッチングマスクが微細溝や微細穴を有する場合でもエッチングマスク中のパターンのラインエッジラフネスを低減することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は,被エッチング膜上にマスク形成用薄膜を形成し,前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し,前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し,得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える。
【選択図】図1
【解決手段】本発明の半導体装置の製造方法は,被エッチング膜上にマスク形成用薄膜を形成し,前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し,前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し,得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える。
【選択図】図1
Description
本発明は,半導体装置の製造方法に関する。
半導体プロセスの微細化に伴い,ポリシリコン等のエッチング加工する際に生ずるラインエッジラフネスが問題となってきている。エッチング加工は,被エッチング膜上に形成されパターン化されたフォトレジストを保護マスクとして,被エッチング膜をエッチングすることによって行われる。
フォトレジストの保護マスク形成において,光リソグラフィーによる露光波長以下の微細パターン形成においては,光強度コントラストの不足,レジスト材料の不均一性などによって,フォトレジストマスク中のパターンのラインエッジに凹凸(ラインエッジラフネス)が発生する。前記パターンのラインエッジの凹凸は被エッチング膜のラインエッジへ転写され,局所的な寸法ばらつきを生じ,トランジスタのオフ電流の増大を発生させる。
従来,ラインエッジラフネスの低減はレジスト材料の改善によって行われてきたが,パターンが微細化されるにしたがい,レジスト材料の改善だけでは,高解像性やラインエッジラフネスの低減といった要求を全て満足させることは困難になってきている。
このラインエッジラフネスを低減させて被エッチング膜の異方性エッチングの精度を向上させるため,特許文献1では,ラインエッジに比較的深い凹凸を有するSiN膜のパターン上に新たなSiN膜を薄く堆積し,CF4ガスとO2ガスの混合ガスを用いたケミカルドライエッチング法によってSiN膜を等方性エッチングすることでSiN膜の新たなパターンを形成している。この方法で用いられているケミカルドライエッチングでは,ラインエッジの凸部でエッチングが速く進むのでSiN膜の新たなパターンでは,ラインエッジラフネスが低減されている。
特開2005―109035号公報
特許文献1の方法では,SiN膜のパターン上に新たなSiN膜を堆積する必要があるが,SiN膜のパターンが微細溝や微細穴を有する場合,このような微細溝や微細穴内に,ボイドを発生させることなく新たなSiN膜を適切に形成することは困難である。従って,SiN膜のパターンが微細溝や微細穴を有する場合,ラインエッジラフネスを低減させるために特許文献1の方法を適用することは困難である。
本発明はこのような事情に鑑みてなされたものであり,エッチングマスクが微細溝や微細穴を有する場合でもエッチングマスク中のパターンのラインエッジラフネスを低減することができる半導体装置の製造方法を提供するものである。
本発明の半導体装置の製造方法は,被エッチング膜上にマスク形成用薄膜を形成し,前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し,前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し,得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える。
マスク形成用薄膜をパターニングして形成されるエッチングマスク中のパターンには,ラインエッジに比較的大きな凹凸(ラフネス)が形成されることがある。本発明では,このパターンの上面及び側面をプラズマ酸化して酸化層を形成し,この酸化層を等方性エッチングにより除去することによってパターンのラインエッジラフネスを低減する。パターンのラインエッジラフネスが低減される作用は,次の通りである。プラズマ酸化はラインエッジの凸部において凹部よりも速く進むので,凸部において凹部よりも厚い酸化層が形成され,この酸化層が等方性エッチングにより除去されるので,凸部が凹部よりも多く除去され,凹凸が小さくなり,パターンのラインエッジラフネスが低減される。
このように,本発明では,ラインエッジラフネスを低減させるために新たな膜を形成する必要がないので,エッチングマスクが微細溝や微細穴を有する場合でもエッチングマスク中のパターンのラインエッジラフネスを低減することができる。
以下,本発明の好ましい実施形態について説明する。
好ましくは,マスク形成用薄膜は,被エッチング膜の酸化を防止する酸化防止膜を介して被エッチング膜上に形成される。この場合,パターンの上面及び側面をプラズマ酸化する際に被エッチング膜が酸化されるのを防ぐことができる。
好ましくは,マスク形成用薄膜の材料は,SiNからなる。SiNは、比較的容易に酸化されてSiO2になるので、本発明のマスク形成用薄膜の材料に適している。
好ましくは,マスク形成用薄膜は,熱CVD法,プラズマCVD法又はスパッタリング法で形成される。このような方法を用いることによって,適切なマスク形成用薄膜を形成することができる。
好ましくは,酸化層は,厚さ2〜10nmになるように形成される。この程度の厚さで酸化層を形成することによりラインエッジラフネスを効果的に低減することができる。
好ましくは,被エッチング膜は,半導体基板上に絶縁膜を介して形成され,被エッチング膜は,金属シリサイド又はポリシリコンからなり,エッチングされてゲート電極形状に加工される。この場合,本発明がゲート電極等の形成に適用される。
好ましくは、マスク形成用薄膜のパターニングは,マスク形成用薄膜上にフォトレジストマスクを形成し,このマスクを用いてマスク形成用薄膜を異方性エッチングしてエッチングマスクを形成し,その後,フォトレジストマスクを除去することによって行ってもよい。また、フォトレジストマスク中のパターンの寸法は,後工程でエッチングマスクに酸化層が形成され,この酸化層が除去される分を考慮して,本来のターゲット寸法より1〜10nm太くすることが好ましい。
以下,本発明の種々の実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は,例示であって,本発明の範囲は,図面や以下の記述中で示すものに限定されない。
以下の実施形態では,主に,金属シリサイド又はポリシリコン等からなる被エッチング膜をゲート電極形状に加工する工程を例にとって説明を進めるが,本発明が適用される工程は,これに限定されず,例えば,SiNからなる被エッチング膜をSTI(shallow trench isolation)形成用ハードマスク形状に加工する工程や、その他の高精度なエッチングが必要とされる工程にも,本発明は適用可能である。
1.第1実施形態
図1(a)〜図2(h)を用いて,本発明の第1実施形態の半導体装置の製造方法について説明する。図1(a)〜図2(h)は,本実施形態の半導体装置の製造工程を示す斜視図である。
図1(a)〜図2(h)を用いて,本発明の第1実施形態の半導体装置の製造方法について説明する。図1(a)〜図2(h)は,本実施形態の半導体装置の製造工程を示す斜視図である。
本実施形態の半導体装置の製造方法は,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成し,被エッチング膜5上に酸化防止膜7を介してマスク形成用薄膜9を形成し,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成し,エッチングマスク12中のパターン13の上面及び側面をプラズマ酸化して酸化層14を形成し,形成された酸化層14を等方性エッチングにより除去することによってパターン13のラインエッジラフネスを低減し,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする工程を備える。
以下,本実施形態の方法に含まれる各工程について詳細に説明する。
1−1.被エッチング膜形成工程
まず,図1(a)に示すように,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成する。
まず,図1(a)に示すように,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成する。
半導体基板1は,例えば,シリコン基板からなる。絶縁膜3は,例えば,ゲート絶縁膜である。絶縁膜3の材料,膜厚及び形成方法等は,特に限定されない。絶縁膜3は,例えば,シリコン酸化膜,シリコン酸窒化膜若しくはシリコン窒化膜の何れかの単層膜,又はこれらの2つ以上の積層膜からなる。絶縁膜3の厚さは,例えば,2〜10nmであり,好ましくは,5nm程度である。絶縁膜3の形成方法は,限定されず,絶縁膜3は,熱酸化法,CVD法又はスパッタリング法等で形成することができる。
被エッチング膜5の材料,膜厚及び形成方法等は,特に限定されない。被エッチング膜5は,例えば,金属(例えば,Ni)シリサイド又はポリシリコンからなり,エッチングされてゲート電極に加工される。被エッチング膜5の膜厚は,例えば,50〜300nmであり,好ましくは,150nm程度である。被エッチング膜5は,CVD法又はスパッタリング法等で形成することができる。
1−2.マスク形成用薄膜形成工程
次に,図1(a)に示すように,上記工程で得られた基板上に酸化防止膜7を介してマスク形成用薄膜9を形成する。
次に,図1(a)に示すように,上記工程で得られた基板上に酸化防止膜7を介してマスク形成用薄膜9を形成する。
酸化防止膜7は,後工程の、エッチングマスク12中のパターン13の上面及び側面をプラズマ酸化する工程で被エッチング膜5の酸化を防止する。酸化防止膜7の材料,膜厚及び形成方法等は,特に限定されない。酸化防止膜7は,例えば,シリコン酸化膜からなる。酸化防止膜7の厚さは,例えば10〜100nmであり,好ましくは,50nm程度である。酸化防止膜7は,例えば,CVD法で形成することができる。
マスク形成用薄膜9の材料は,後のプラズマ酸化工程で酸化されて酸化層14が形成されるものであればよく,酸化されてシリコン酸化物又は金属酸化物が形成されるものが好ましい。マスク形成用薄膜9の材料は,例えば,シリコン窒化物(SiN),金属窒化物(MoN,TaN,TiN,WN,ZrN)又は金属(W,Al又はAl−Si合金)等からなり,SiNが好ましい。これらは,何れも,酸化されてシリコン酸化物又は金属酸化物が形成される材料である。マスク形成用薄膜9の厚さは,例えば50〜200nmであり,好ましくは,100nm程度である。マスク形成用薄膜9は,例えば,熱CVD法,プラズマCVD法又はスパッタリング法で形成することができる。
1−3.エッチングマスク形成工程
次に,図1(b)〜(d)に示すように,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成する。ここでは、ライン状のパターン13を有するエッチングマスク12を形成する場合を例にとって説明するが、パターン13の形状は、ライン状のものに限定されない。
次に,図1(b)〜(d)に示すように,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成する。ここでは、ライン状のパターン13を有するエッチングマスク12を形成する場合を例にとって説明するが、パターン13の形状は、ライン状のものに限定されない。
マスク形成用薄膜9のパターニングは,具体的には,例えば,マスク形成用薄膜9上にフォトレジストマスク10を形成し(図1(b)),このマスク10を用いてマスク形成用薄膜9を異方性エッチングしてエッチングマスク12を形成し(図1(c)),その後,フォトレジストマスク10を除去する(図1(d))ことによって行うことができる。
フォトレジストマスク10は,フォトリソグラフィ技術を用いて形成することができる。フォトレジストマスク10中のパターン11の寸法は,後工程でエッチングマスク12中のパターン13に酸化層14が形成され,この酸化層14が除去される分を考慮して,本来のターゲット寸法より1〜10nm太くすることが好ましい。
フォトレジストマスク10中のパターン11のラインエッジには,従来技術の項で述べたように,光強度コントラストの不足又はレジスト材料の不均一性などに起因する凹凸11aが生じている。この凹凸11aの大きさは,種々の要因で変化するが,一例では,8〜12nm程度である。凹凸11aの大きさは,パターン11が延びる方向(図1(c)中の矢印で示す方向)の長さ2μmの検査領域長内においてパターン11が延びる方向に沿って10nm間隔で(従って、200点で)パターン11のラインエッジの位置を計測したときの,パターン11のラインエッジの平均位置からのずれ量の平均値によって定義される。パターン11のラインエッジの位置は,CD−SEM(critical dimension - scanning electron microscope)を用いて計測することができる。
フォトレジストマスク10は,フォトリソグラフィ技術を用いて形成することができる。フォトレジストマスク10中のパターン11の寸法は,後工程でエッチングマスク12中のパターン13に酸化層14が形成され,この酸化層14が除去される分を考慮して,本来のターゲット寸法より1〜10nm太くすることが好ましい。
フォトレジストマスク10中のパターン11のラインエッジには,従来技術の項で述べたように,光強度コントラストの不足又はレジスト材料の不均一性などに起因する凹凸11aが生じている。この凹凸11aの大きさは,種々の要因で変化するが,一例では,8〜12nm程度である。凹凸11aの大きさは,パターン11が延びる方向(図1(c)中の矢印で示す方向)の長さ2μmの検査領域長内においてパターン11が延びる方向に沿って10nm間隔で(従って、200点で)パターン11のラインエッジの位置を計測したときの,パターン11のラインエッジの平均位置からのずれ量の平均値によって定義される。パターン11のラインエッジの位置は,CD−SEM(critical dimension - scanning electron microscope)を用いて計測することができる。
マスク形成用薄膜9の異方性エッチングの方法や条件は,特に限定されない。異方性エッチングは,例えば,RIE(Reactive Ion Etching)法によって行うことができる。
マスク形成用薄膜9がSiNからなる場合、RIE法による異方性エッチングの条件は,例えば,以下の通りである。
装置:RIE装置
処理ガス:CF4ガス(40sccm),CHF3ガス(100sccm),O2ガス(50sccm)
高周波出力:700W
真空度:50mTorr
装置:RIE装置
処理ガス:CF4ガス(40sccm),CHF3ガス(100sccm),O2ガス(50sccm)
高周波出力:700W
真空度:50mTorr
RIE法による異方性エッチングの条件は,例えば以下の範囲で変更してもよい。
装置:RIE装置
処理ガス:CF4ガス(10〜100sccm),CHF3ガス(50〜200sccm),O2ガス(10〜100sccm)
高周波出力:200〜1000W
真空度:10〜100mTorr
装置:RIE装置
処理ガス:CF4ガス(10〜100sccm),CHF3ガス(50〜200sccm),O2ガス(10〜100sccm)
高周波出力:200〜1000W
真空度:10〜100mTorr
マスク形成用薄膜9の異方性エッチングは,フォトレジストマスク10を用いて行われる。従って,フォトレジストマスク10中のパターン11の凹凸11aは,マスク形成用薄膜9がエッチングされて形成されるエッチングマスク12中のパターン13にも反映されるので,パターン13のラインエッジにも凹凸13aが形成される。但し,異方性エッチングの際にフォトレジストマスク10中のパターン11のラインエッジの凸部が凹部よりも大きく後退するので,エッチングマスク12中のパターン13の凹凸13aは,フォトレジストマスク10中のパターン11の凹凸11aよりも若干小さくなり,一例では,7〜9nm程度になる。
フォトレジストマスク10の除去は,プラズマアッシング等によって行われる。
1−4.エッチングマスクのプラズマ酸化による酸化層形成工程
次に,図2(e)に示すように,エッチングマスク12中のパターン13の上面及び側面をプラズマ酸化して酸化層14を形成する。例えば,エッチングマスク12がSiNからなる場合,SiO2からなる酸化層14が形成され,エッチングマスク12がTiNからなる場合,TiO2からなる酸化層14が形成される。エッチングマスク12がこれ以外の材料からなる場合,それぞれの材料の酸化物からなる酸化層14が形成される。
次に,図2(e)に示すように,エッチングマスク12中のパターン13の上面及び側面をプラズマ酸化して酸化層14を形成する。例えば,エッチングマスク12がSiNからなる場合,SiO2からなる酸化層14が形成され,エッチングマスク12がTiNからなる場合,TiO2からなる酸化層14が形成される。エッチングマスク12がこれ以外の材料からなる場合,それぞれの材料の酸化物からなる酸化層14が形成される。
本実施形態では,被エッチング膜5上に酸化防止膜7が形成されているので,被エッチング膜5が酸化防止膜7によって保護されて酸化されない。
プラズマ酸化の方法や条件は,特に限定されない。マスク形成用薄膜9がSiNからなる場合、プラズマ酸化の条件は,例えば,例えば,以下の通りである。
装置:プラズマ酸化装置
処理ガス:Ar:O2=10:1
高周波出力:3000W
真空度:300Torr
温度:600℃
プラズマ酸化時間:60秒
装置:プラズマ酸化装置
処理ガス:Ar:O2=10:1
高周波出力:3000W
真空度:300Torr
温度:600℃
プラズマ酸化時間:60秒
プラズマ酸化の条件は,例えば以下の範囲で変更してもよい。
装置:プラズマ酸化装置
処理ガス:Ar:O2=100:1〜3:1
高周波出力:100W〜5000W
真空度:10〜500Torr
温度:200〜1000℃
プラズマ酸化時間:30〜120秒
装置:プラズマ酸化装置
処理ガス:Ar:O2=100:1〜3:1
高周波出力:100W〜5000W
真空度:10〜500Torr
温度:200〜1000℃
プラズマ酸化時間:30〜120秒
図3は,酸化層14形成後のエッチングマスク12中のパターン13の平面図である。図3に示すように,酸化層14の厚さは,パターン13のラインエッジの凹凸13aの凸部13bにおいて,凹部13cよりも厚くなる。これは,処理ガス中のO2ガスがプラズマ化されて生成される酸化を引き起こす活性種の流れが凸部13bにおいて凹部13cよりも速いため,この活性種が凸部13bに凹部13cよりも多く供給され,その結果,凸部13bにおいて凹部13cよりも酸化が速く進むためである。凹凸13aの凸部13bにおける酸化速度は,凹部13cにおける酸化速度の,例えば1.5〜3倍程度、より具体的には2倍程度になり、従って,凹凸13aの凸部13bにおける酸化層14の厚さは,凹部13cにおける酸化層14の厚さの,例えば1.5〜3倍程度、より具体的には2倍程度になると推測される。
プラズマ酸化による酸化層14の厚さは,例えば,2〜10nmであり,好ましくは,5nm程度である。2nm以下にすると,ラインエッジの凹凸の減少量が小さくなり,10nm以上にすると,プラズマ酸化時間が長くなるからである。酸化層14の厚さは、{(プラズマ酸化前のパターン13の幅)−(酸化層14を除去した後のパターン13の幅)}/2で定義される。パターン13の幅は、パターン13が延びる方向(図2(e),図3中の矢印で示す方向)の長さ2μmの検査領域長内においてパターン13が延びる方向に沿って10nm間隔で(従って、200点で)パターン13の幅を計測したときの,パターン13の幅の平均値によって定義される。パターン13の幅は,CD−SEM(critical dimension - scanning electron microscope)を用いて計測することができる。
1−5.酸化層の除去工程
次に,図2(f)に示すように,上記工程で形成された酸化層14を等方性エッチングにより除去することによってエッチングマスク12中のパターン13のラインエッジラフネスを低減する。ここでは、等方性エッチングを用いて酸化層14の除去を行うので、パターン13の側面に形成された酸化層14も容易に除去される。
次に,図2(f)に示すように,上記工程で形成された酸化層14を等方性エッチングにより除去することによってエッチングマスク12中のパターン13のラインエッジラフネスを低減する。ここでは、等方性エッチングを用いて酸化層14の除去を行うので、パターン13の側面に形成された酸化層14も容易に除去される。
酸化層14の等方性エッチングの方法や条件は,特に限定されない。酸化層14がSiO2からなる場合,酸化層14の等方性エッチングは,例えば,CHF3ガスにO2ガスを添加した混合ガスを用いたドライエッチング法や,フッ酸水溶液若しくはフッ酸とフッ化アンモニウムの混合液を用いたウエットエッチング法などによって行うことができる。
酸化層14と酸化防止膜7の組成が同じ場合,この等方性エッチングの際に,酸化防止膜7の,パターン13に覆われていない(すなわち露出している)部分も一緒に除去される。酸化層14と酸化防止膜7の組成が異なる場合(例えば酸化層14がTiO2からなり,酸化防止膜7がSiO2からなる場合),この工程では,酸化層14のみを除去し,酸化防止膜7は,被エッチング膜5のエッチングの前に,被エッチング膜5のエッチングと同じ装置を用いてエッチングしてもよい。この場合、酸化防止膜7のエッチングに適した条件で酸化防止膜7のエッチングを行った後、エッチング条件を被エッチング膜5のエッチングに適したものに変更して、被エッチング膜5のエッチングを行ってもよい。
パターン13の酸化されていない部分15に対する酸化層14のエッチング選択比は,5〜20程度が好ましい。つまり、酸化層14のエッチング速度が、パターン13の酸化されていない部分15のエッチング速度よりも5〜20倍速いことが好ましい。この場合、パターン13の酸化されていない部分15の部分の形状を実質的に変化させることなく、酸化層14を除去することができるからである。
上記の通り,酸化層14の厚さは,パターン13のラインエッジの凹凸13aの凸部13bにおいて,凹部13cよりも厚くなる。従って,酸化層14を除去することによって,パターン13のラインエッジラフネスを低減することができる(すなわち凹凸13aを小さくすることができる)。
フォトレジストマスク10のパターン11のラインエッジの凹凸11aの大きさが8〜12nmである場合,酸化層14を除去した後のパターン13のラインエッジの凹凸13aの大きさは,種々の条件によって変動するが,一例では,4〜6nm程度,すなわちフォトレジストマスク10のパターン11のラインエッジの凹凸13aの半分程度になると考えられる。
1−6.被エッチング膜のエッチング工程
次に,図2(g)に示すように,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする。このエッチングは,例えば,異方性エッチングである。異方性エッチングは,例えばRIE法により行うことができる。
次に,図2(g)に示すように,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする。このエッチングは,例えば,異方性エッチングである。異方性エッチングは,例えばRIE法により行うことができる。
プラズマ酸化による酸化層14の形成及びそれに続く酸化層14の除去によってエッチングマスク12中のパターン13のラインエッジラフネスが低減されているので,このエッチングマスク12を用いて被エッチング膜5のエッチングを行うと,エッチング後の被エッチング膜5のラインエッジラフネスも小さくなる。
この後,図2(h)に示すように,エッチングマスク12及び酸化防止膜7を除去することによって,ラインエッジラフネスが低減された被エッチング膜5のラインが形成され,本実施形態の全ての工程を完了する。
2.第2実施形態
図4(a)〜図5(h)を用いて,本発明の第2実施形態の半導体装置の製造方法について説明する。図4(a)〜図5(h)は,本実施形態の半導体装置の製造工程を示す斜視図である。
図4(a)〜図5(h)を用いて,本発明の第2実施形態の半導体装置の製造方法について説明する。図4(a)〜図5(h)は,本実施形態の半導体装置の製造工程を示す斜視図である。
本実施形態の半導体装置の製造方法は,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成し,被エッチング膜5上にマスク形成用薄膜9を形成し,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成し,パターン13の上面及び側面をプラズマ酸化して酸化層14を形成し,形成された酸化層14を等方性エッチングにより除去することによってパターン13のラインエッジラフネスを低減し,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする工程を備える。
本実施形態は,第1実施形態に類似しているが,マスク形成用薄膜9が,酸化防止膜7を介して被エッチング膜5上に形成される代わりに,被エッチング膜5上に直接形成される点が異なっている。
以下,本実施形態の方法に含まれる各工程について説明する。
2−1.被エッチング膜形成工程
まず,第1実施形態と同様の方法により,図4(a)に示すように,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成する。
まず,第1実施形態と同様の方法により,図4(a)に示すように,半導体基板1上に絶縁膜3を介して被エッチング膜5を形成する。
2−2.マスク形成用薄膜形成工程
次に,図4(a)に示すように,被エッチング膜5上にマスク形成用薄膜9を形成する。マスク形成用薄膜9は,第1実施形態と同様の方法で形成することができるが,本実施形態では,マスク形成用薄膜9は,酸化防止膜7を介さずに被エッチング膜5上に直接形成されている。
次に,図4(a)に示すように,被エッチング膜5上にマスク形成用薄膜9を形成する。マスク形成用薄膜9は,第1実施形態と同様の方法で形成することができるが,本実施形態では,マスク形成用薄膜9は,酸化防止膜7を介さずに被エッチング膜5上に直接形成されている。
2−3.エッチングマスク形成工程
次に,図4(b)〜(d)に示すように,第1実施形態と同様の方法により,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成する。
次に,図4(b)〜(d)に示すように,第1実施形態と同様の方法により,マスク形成用薄膜9をパターニングしてパターン13を有するエッチングマスク12を形成する。
2−4.エッチングマスクのプラズマ酸化による酸化層形成工程
次に,図5(e)に示すように,パターン13の上面及び側面をプラズマ酸化して酸化層14を形成する。パターン13の上面及び側面のプラズマ酸化は,第1実施形態と同様の方法で行うことができる。本実施形態では,被エッチング膜5上に酸化防止膜7が形成されていないので,被エッチング膜5の,パターン13に覆われていない部分もプラズマ酸化され、酸化層5aが形成される。
次に,図5(e)に示すように,パターン13の上面及び側面をプラズマ酸化して酸化層14を形成する。パターン13の上面及び側面のプラズマ酸化は,第1実施形態と同様の方法で行うことができる。本実施形態では,被エッチング膜5上に酸化防止膜7が形成されていないので,被エッチング膜5の,パターン13に覆われていない部分もプラズマ酸化され、酸化層5aが形成される。
2−5.酸化層の除去工程
次に,図5(f)に示すように,形成された酸化層14を等方性エッチングにより除去することによってパターン13のラインエッジラフネスを低減する。等方性エッチングは,第1実施形態と同様の方法で行うことができる。エッチングマスク12中のパターン13の酸化層14と,被エッチング膜5の酸化層5aが同じ組成である場合,被エッチング膜5の酸化層5aも除去され,被エッチング膜5は,酸化層5aが形成された部分が窪んだ形状になる。
次に,図5(f)に示すように,形成された酸化層14を等方性エッチングにより除去することによってパターン13のラインエッジラフネスを低減する。等方性エッチングは,第1実施形態と同様の方法で行うことができる。エッチングマスク12中のパターン13の酸化層14と,被エッチング膜5の酸化層5aが同じ組成である場合,被エッチング膜5の酸化層5aも除去され,被エッチング膜5は,酸化層5aが形成された部分が窪んだ形状になる。
2−6.被エッチング膜のエッチング工程
次に,図5(g)に示すように,第1実施形態と同様の方法により,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする。さらに,図5(h)に示すように,エッチングマスク12を除去し,本実施形態の全ての工程を完了する。
次に,図5(g)に示すように,第1実施形態と同様の方法により,得られたエッチングマスク12を用いて被エッチング膜5をエッチングする。さらに,図5(h)に示すように,エッチングマスク12を除去し,本実施形態の全ての工程を完了する。
以上の実施形態で示した種々の特徴は,互いに組み合わせることができる。1つの実施形態中に複数の特徴が含まれている場合,そのうちの1又は複数個の特徴を適宜抜き出して,単独で又は組み合わせて,本発明に採用することができる。
1:半導体基板 3:絶縁膜 5:被エッチング膜 5a:被エッチング膜の酸化層 7:酸化防止膜 9:マスク形成用薄膜 10:フォトレジストマスク 11:フォトレジストマスク中のパターン 11a:フォトレジストマスク中のパターンのラインエッジの凹凸 12:エッチングマスク 13:エッチングマスク中のパターン 13a:エッチングマスク中のパターンのラインエッジの凹凸 13b:エッチングマスク中のパターンのラインエッジの凸部 13c:エッチングマスク中のパターンのラインエッジの凹部 14:酸化層 15:エッチングマスク中のパターンの酸化されていない部分
Claims (6)
- 被エッチング膜上にマスク形成用薄膜を形成し,
前記マスク形成用薄膜をパターニングしてパターンを有するエッチングマスクを形成し,
前記パターンの上面及び側面をプラズマ酸化して酸化層を形成し,形成された酸化層を等方性エッチングにより除去することによって前記パターンのラインエッジラフネスを低減し,
得られたエッチングマスクを用いて前記被エッチング膜をエッチングする工程を備える半導体装置の製造方法。 - 前記マスク形成用薄膜は,前記被エッチング膜の酸化を防止する酸化防止膜を介して前記被エッチング膜上に形成される請求項1に記載の方法。
- 前記マスク形成用薄膜は,SiNからなる請求項1に記載の方法。
- 前記マスク形成用薄膜は,熱CVD法,プラズマCVD法又はスパッタリング法で形成される請求項1に記載の方法。
- 前記酸化層は,厚さ2〜10nmになるように形成される請求項1に記載の方法。
- 前記被エッチング膜は,半導体基板上に絶縁膜を介して形成され,
前記被エッチング膜は,金属シリサイド又はポリシリコンからなり,エッチングされてゲート電極形状に加工される請求項1に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227911A JP2008053438A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006227911A JP2008053438A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053438A true JP2008053438A (ja) | 2008-03-06 |
Family
ID=39237205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006227911A Pending JP2008053438A (ja) | 2006-08-24 | 2006-08-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053438A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177652A (ja) * | 2009-02-02 | 2010-08-12 | Toshiba Corp | 半導体装置の製造方法 |
JP2016503243A (ja) * | 2013-01-16 | 2016-02-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素誘電体膜をパターニングする方法 |
JP2021504974A (ja) * | 2017-11-21 | 2021-02-15 | ラム リサーチ コーポレーションLam Research Corporation | 粗さを低減するための原子層堆積及びエッチング |
-
2006
- 2006-08-24 JP JP2006227911A patent/JP2008053438A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177652A (ja) * | 2009-02-02 | 2010-08-12 | Toshiba Corp | 半導体装置の製造方法 |
JP2016503243A (ja) * | 2013-01-16 | 2016-02-01 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素誘電体膜をパターニングする方法 |
JP2021504974A (ja) * | 2017-11-21 | 2021-02-15 | ラム リサーチ コーポレーションLam Research Corporation | 粗さを低減するための原子層堆積及びエッチング |
JP7399864B2 (ja) | 2017-11-21 | 2023-12-18 | ラム リサーチ コーポレーション | 粗さを低減するための原子層堆積及びエッチング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
TWI356446B (en) | Methods to reduce the critical dimension of semico | |
US20050214694A1 (en) | Pattern formation method | |
JPS62105426A (ja) | サブミクロン寸法のマスク構造を形成する方法 | |
US9034762B2 (en) | Triple patterning method | |
JP2002217170A (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
WO2011102140A1 (ja) | 半導体装置の製造方法 | |
JP2009152243A (ja) | 半導体装置の製造方法 | |
JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
JP2008072032A (ja) | 半導体装置の製造方法 | |
KR100666892B1 (ko) | 반도체 장치의 제조방법 | |
TWI404140B (zh) | 乾蝕刻方法 | |
JP2008218999A (ja) | 半導体装置の製造方法 | |
CN109559978B (zh) | 半导体结构及其形成方法 | |
JP2008053438A (ja) | 半導体装置の製造方法 | |
US20070161255A1 (en) | Method for etching with hardmask | |
JP2008124399A (ja) | 半導体装置の製造方法 | |
JP2006156591A (ja) | 半導体装置の製造方法 | |
US6828082B2 (en) | Method to pattern small features by using a re-flowable hard mask | |
US20200273992A1 (en) | Method for gate stack formation and etching | |
US7205243B2 (en) | Process for producing a mask on a substrate | |
KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
KR100824632B1 (ko) | 90nm 디자인 룰에 따른 반도체 소자 형성방법 | |
KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 |