JP2021504974A - 粗さを低減するための原子層堆積及びエッチング - Google Patents

Abstract

【課題】【解決手段】一体化した原子層堆積（ＡＬＤ）方法及びエッチング方法を使用して、粗さを低減する方法及び装置を本明細書で説明する。いくつかの実装形態では、マスクを基板上に設けた後、方法は、粗さを低減するために、ＡＬＤによって共形層をマスク上に堆積することと、粗さを低減したパターン・フィーチャを形成するため、マスクの下にある層をエッチングすることとを含む。いくつかの実装形態では、基板内に第１の深さでフィーチャを形成するために基板を第１の深さまでエッチングした後、方法は、後続のエッチング工程の間、側壁を保護し、粗さを低減するため、ＡＬＤによってフィーチャの側壁上に共形層を堆積することを含む。ＡＬＤ工程及びエッチング工程は、プラズマ室内で実施してよい。【選択図】図８Ｂ

Description

関連出願の相互参照
本出願は、米国特許出願第１５／８２０，１１０号、２０１７年１１月２１日出願、名称「ＡＴＯＭＩＣ ＬＡＹＥＲ ＤＥＰＯＳＩＴＩＯＮ ＡＮＤ ＥＴＣＨ ＦＯＲ ＲＥＤＵＣＩＮＧ ＲＯＵＧＨＮＥＳＳ」に対する優先権の利益を主張するものであり、その全体が全ての目的で参照により本明細書に組み込まれる。

本開示は、一般に、半導体デバイスの作製における一体化した堆積方法及びエッチング方法に関し、より詳細には、集積回路の作製において限界寸法を制御する際の一体化した原子層堆積（ＡＬＤ）方法及びエッチング方法に関する。

半導体産業においてデバイス及びフィーチャのサイズが縮小し続けるにつれて、小さな限界寸法のフィーチャのパターニングは、高度な集積回路（ＩＣ）の作製における重要性を増し続けている。現在のパターニング方法は、不均一な表面及び粗さをもたらすことがあり、トランジスタ又はデバイスの性能に対して悪影響を及ぼすことがあり、粗さを低減する現在の処理技法は、パターン・フィーチャの限界寸法に対し望ましくない影響を及ぼすことがある。

本開示は、パターニングによる粗さを低減する方法に関する。方法は、プラズマ室において、原子層堆積（ＡＬＤ）によって、基板のパターン・マスク層上に第１の共形層を堆積することを含み、基板は、第１の材料層及び第１の材料層の上にあるパターン・マスク層を含み、パターン・マスク層は、第１の共形層を堆積する前、第１の粗さを有する。方法は、プラズマ室において、パターン・マスク層によって画定される第１の材料層の複数の第１のパターン・フィーチャを形成するため、第１の材料層をエッチングすることを更に含み、複数の第１のパターン・フィーチャは、第１の材料層をエッチングした後、パターン・マスク層の前記第１の粗さよりも小さい第２の粗さを有する。

いくつかの実装形態では、第１の粗さは、第１のライン・エッジ・ラフネス（ＬＥＲ）及び第１のライン・ワイズ・ラフネス（ＬＷＲ）に対応し、第２の粗さは、第２のＬＥＲ及び第２のＬＷＲに対応し、第２のＬＥＲは、約２．０ｎｍ以下であり、第２のＬＷＲは、約２．０ｎｍ以下である。いくつかの実装形態では、第１の共形層の厚さは、約０．５ｎｍから約５ｎｍの間である。いくつかの実装形態では、パターン・マスク層は、第１の材料層からの１つ又は複数の１次元（１−Ｄ）フィーチャ及び第１の材料層からの１つ又は複数の２次元（２−Ｄ）フィーチャを画定するように構成され、１つ又は複数の１−Ｄフィーチャと１つ又は複数の２−Ｄフィーチャとの間の限界寸法（ＣＤ）バイアスは、第１の材料層をエッチングした後、実質的に同様である。いくつかの実装形態では、パターン・マスク層は、疎フィーチャ領域内の１つ又は複数の疎フィーチャ、及び疎フィーチャ領域よりも大きいフィーチャ密度を有する密フィーチャ領域内の１つ又は複数の密フィーチャを含み、１つ又は複数の疎フィーチャと１つ又は複数の密フィーチャとの間のＣＤバイアスは、第１の材料層をエッチングした後、実質的に同様である。いくつかの実装形態では、方法は、第１の材料層の下にある第２の材料層を更に含む。方法は、プラズマ室において、ＡＬＤによって、複数の第１のパターン・フィーチャ、パターン・マスク層及び第２の材料層の露出表面上に第２の共形層を堆積することと、プラズマ室において、複数の第１のパターン・フィーチャによって画定される複数の第２のパターン・フィーチャを形成するため、基板の第２の材料層をエッチングすることとを更に含む。いくつかの実装形態では、複数の第２のパターン・フィーチャは、第１の粗さ及び第２の粗さのそれぞれよりも小さい第３の粗さを有する。いくつかの実装形態では、複数の第１のパターン・フィーチャの限界寸法は、約２０ｎｍ以下である。いくつかの実装形態では、ＡＬＤによる第１の共形層を堆積することは、プラズマ室に、パターン・マスク層上に吸着する前駆体を導入することと、ある吸着制限量の第１の共形層を形成するため、プラズマにより前駆体を変換することと、前駆体を導入する動作を繰り返すことと、所望の厚さの第１の共形層がパターン・マスク層上に堆積されるまで、前駆体を変換することとを含む。

本開示は、側壁粗さを低減する方法にも関する。方法は、プラズマ室において、第１の深さで複数の構造体を形成するため、基板の第１の深さまでエッチングすることを含む。方法は、プラズマ室において原子層堆積（ＡＬＤ）によって、複数のフィーチャの側壁上に第１の不活性化層を堆積することを更に含む。方法は、プラズマ室において、複数のフィーチャを第１の深さよりも大きい第２の深さまでエッチングすることを更に含み、第１の不活性化層は、第２の深さまでエッチングした後、側壁粗さを実質的に低減させるように構成される。

いくつかの実装形態では、側壁のＬＷＲ及びＬＥＲ値の一方又は両方は、複数のフィーチャを第２の深さまでエッチングした後、約１．５ｎｍ以下である。いくつかの実装形態では、複数のフィーチャは、シャロー・トレンチ・アイソレーション（ＳＴＩ）フィーチャを含む。いくつかの実装形態では、複数のフィーチャのそれぞれの深さ対幅の縦横比は、１０：１以上である。いくつかの実装形態では、第１の深さ及び第２の深さのそれぞれは、約１００ｎｍよりも大きい。いくつかの実装形態では、複数のフィーチャは、疎フィーチャ領域内の１つ又は複数の疎フィーチャ、及び疎フィーチャ領域よりも大きいフィーチャ密度を有する密フィーチャ領域内の１つ又は複数の密フィーチャを含み、複数のフィーチャの側壁に沿った第１の不活性化層の厚さは、疎フィーチャ領域及び密フィーチャ領域内で実質的に同様である。いくつかの実装形態では、複数のフィーチャは、複数の構造体によって画定され、１つ又は複数の第１の構造体は、第１の材料を含み、１つ又は複数の第２の構造体は、第１の材料とは異なる第２の材料を含み、複数のフィーチャの側壁に沿った第１の不活性化層の厚さは、１つ又は複数の第１の構造体及び１つ又は複数の第２の構造体で実質的に同様である。いくつかの実装形態では、方法は、プラズマ室において、ＡＬＤによって複数のフィーチャの側壁上に第２の不活性化層を堆積することと、プラズマ室において、複数のフィーチャを基板において第２の深さよりも大きい第３の深さまでエッチングすることとを更に含み、第２の不活性化層は、基板を通して第３の深さまでエッチングした後、側壁粗さを実質的に低減させるように構成される。いくつかの実装形態では、第１の不活性化層は、シリコン酸化物（ＳｉＯ_x）を含む。

これら及び他の態様は、図面を参照しながら以下で更に説明する。

図１は、いくつかの実装形態による、エッチング動作及びＡＬＤ動作を実施する例示的処理装置の概略図である。

図２は、マスク内の粗さを低減するために従来のプラズマ事前処理を受けるマスクの概略図である。

図３は、マスク内の粗さを低減するために従来のプラズマ堆積・プラズマ・エッチング・シーケンスを受けるマスクの概略図である。

図４Ａは、プラズマ室において従来の堆積方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。 図４Ｂは、プラズマ室において従来の堆積方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。 図４Ｃは、プラズマ室において従来の堆積方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。

図５Ａは、いくつかの実装形態による、ＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。 図５Ｂは、いくつかの実装形態による、ＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。 図５Ｃは、いくつかの実装形態による、ＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。

図６Ａは、エッチング及び原位置でのＡＬＤ方法を使用する、基板搬送のための例示的工程フローである。

図６Ｂは、一体化したエッチング方法及びＡＬＤ方法を使用する、基板搬送のための例示的工程フローである。

図７は、いくつかの実装形態による、エッチング方法及びＡＬＤ方法を使用してパターン・フィーチャ内の粗さを低減する例示的方法の流れ図である。

図８Ａは、いくつかの実装形態による、一体化したエッチング方法及びＡＬＤ方法を使用して１次元（１−Ｄ）及び２次元（２−Ｄ）フィーチャをパターニングする例示的方法の側面図及び上面図を示す概略図である。 図８Ｂは、いくつかの実装形態による、一体化したエッチング方法及びＡＬＤ方法を使用して１次元（１−Ｄ）及び２次元（２−Ｄ）フィーチャをパターニングする例示的方法の側面図及び上面図を示す概略図である。 図８Ｃは、いくつかの実装形態による、一体化したエッチング方法及びＡＬＤ方法を使用して１次元（１−Ｄ）及び２次元（２−Ｄ）フィーチャをパターニングする例示的方法の側面図及び上面図を示す概略図である。 図８Ｄは、いくつかの実装形態による、一体化したエッチング方法及びＡＬＤ方法を使用して１次元（１−Ｄ）及び２次元（２−Ｄ）フィーチャをパターニングする例示的方法の側面図及び上面図を示す概略図である。

図９Ａは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法の使用により、ハード・マスクでフィーチャをパターニングする例示的方法の概略図である。 図９Ｂは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法の使用により、ハード・マスクでフィーチャをパターニングする例示的方法の概略図である。 図９Ｃは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法の使用により、ハード・マスクでフィーチャをパターニングする例示的方法の概略図である。

図９Ｄは、ＡＬＤ方法の前、図９Ａ〜図９Ｃで使用されるハード・マスクの上面図を示す概略図である。

図９Ｅは、ＡＬＤ方法の後の、図９Ｄ内のハード・マスクの上面図を示す概略図である。

図１０Ａは、プラズマ室において、従来の不活性化方法を使用して不活性化及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。 図１０Ｂは、プラズマ室において、従来の不活性化方法を使用して不活性化及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。

図１１は、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して高い縦横比のフィーチャの側壁粗さを低減する例示的方法の流れ図である。

図１２Ａは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。 図１２Ｂは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。 図１２Ｃは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。

序論
以下の説明では、多数の特定の詳細を示し、本実施形態に対する完全な理解を提供する。開示する実施形態は、これら特定の詳細の一部又は全てを伴わずに実行してよい。他の例では、周知の工程動作は、開示する実施形態を不必要に曖昧にしないように、詳細に説明していない。開示する実施形態は、特定の実施形態と共に説明するが、開示する実施形態を限定する意図ではないことは理解されよう。

本開示において、用語「半導体ウエハ」、「ウエハ」、「基板」、「ウエハ基板」及び「一部作製集積回路」は、互換的に使用される。用語「一部作製集積回路」は、集積回路をシリコン・ウエハ上に作製する多くの段階のいずれかの間のシリコン・ウエハを指し得ることは当業者であれば理解するであろう。半導体デバイス産業において使用されるウエハ又は基板は、典型的には、２００ｍｍ又は３００ｍｍ又は４５０ｍｍの直径を有する。以下の詳細な説明は、本開示をウエハ上に実装することを仮定する。しかし、本開示は、そのように限定されない。加工物は、様々な形状、サイズ及び材料のものであってよい。半導体ウエハに加えて、本開示を利用し得る他の加工物は、プリント回路板等の様々な物品を含む。

一体化したエッチング／ＡＬＤ処理装置
フィーチャのサイズが縮小し、ピッチがより小さくなり、相補型金属酸化物半導体（ＣＭＯＳ）技術のスケールがより小さなノードになるにつれて、薄型共形堆積技法は、重要性を増し続けている。原子層堆積法（ＡＬＤ）は、膜形成技法であり、ＡＬＤが単一薄型材料層を堆積するため、薄型共形膜の堆積にかなり適している。薄型共形膜の厚さは、膜形成化学反応自体の前に、基板表面上に吸着し得る１つ又は複数の前駆体反応物の量によって制限される（即ち、吸着制限層）。ＡＬＤによって形成される各層は、薄く、共形であり、得られる膜は、下にあるデバイス構造体及びフィーチャの形状に実質的に適合する。

従来、ＡＬＤ方法及びエッチング方法は、個別のツール又はプラットフォーム上で実施される。例えば、ＡＬＤ室ではエッチング工程を行わず、エッチング室ではＡＬＤ工程を行わない。堆積工程を行うプラズマ・エッチング室は、プラズマ誘起堆積方法を使用して膜を形成するものであり、これらの膜は、共形ではなく、縦横比によって左右される。

図１は、いくつかの実装形態による、エッチング動作及びＡＬＤ動作を実施する例示的処理装置の概略図である。処理装置１００は、誘導結合プラズマ処理装置であってよい。処理装置１００は、プラズマ・エッチング室等のプラズマ室１３２を含む。いくつかの実装形態では、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ、カリフォルニア州フリーモント製Ｋｉｙｏ（商標）反応器は、プラズマ・エッチング室として使用してよい適切な反応器の一例である。

エッチング動作及びＡＬＤ動作を実施する処理装置１００に関する詳細は、米国特許出願第１５／６６９，８７１号、２０１７年８月４日出願、Ｚｈｏｕ等、名称「ＩＮＴＥＧＲＡＴＥＤ ＡＴＯＭＩＣ ＬＡＹＥＲ ＰＡＳＳＩＶＡＴＩＯＮ ＩＮ ＴＣＰ ＥＴＣＨ ＣＨＡＭＢＥＲ ＡＮＤ ＩＮ−ＳＩＴＵ ＥＴＣＨ−ＡＬＰ ＭＥＴＨＯＤ」に記載されており、その全体が、全ての目的で参照により組み込まれる。

プラズマ室１３２は、全体的な室構造体を含んでよく、室構造体は、室壁１１４及び窓１０６によって画定してよい。窓１０６は、石英又は他の誘電材料から作製してよい。いくつかの実装形態では、プラズマ室１３２は、プラズマ室１３２の内側に配設した基板支持体１１６を含む。いくつかの実装形態では、基板支持体１１６は、基板１１２を支持する静電チャックであり、静電チャック上で堆積／エッチング工程を実施する。静電チャックは、基板１１２を固定、解除する静電電極を含んでよい。フィルタ及びＤＣクランプ電源（図示せず）をこの目的で提供してよい。基板支持体１１６から基板１１２を持ち上げる他の制御システムを提供してもよい。基板支持体１１６は、基板１１２を受け入れ、保持するように構成される。

いくつかの実装形態では、基板支持体１１６は、基板１１２を加熱する加熱器を含んでよい（図示せず）。基板支持体１１６は、約２０℃から約１５０℃の間等、昇温で動作させてよい。温度は、工程動作及び特定のレシピに応じて決まる。いくつかの実装形態では、プラズマ室１３２は、約１ｍトルから約１トルの間の圧力等、特定の圧力で動作してもよい。

いくつかの実装形態では、処理装置１００は、高周波（ＲＦ）電源１２０を含んでよく、高周波（ＲＦ）電源１２０は、基板支持体１１６にバイアスをかける／基板支持体１１６を充電するために使用してよい。ＲＦ電源１２０は、１つ又は複数のＲＦ生成器によって定義することができる。複数のＲＦ生成器を提供する場合、異なる周波数を使用し、様々な同調特性を達成してよい。バイアス整合回路１１８は、ＲＦ電源１２０と基板支持体１１６との間に結合される。このようにして、ＲＦ電源１２０は、基板支持体１１６に接続される。

コイル１３４は、窓１０６にわたって配置される。コイル１３４は、導電材料から作製し、少なくとも１回の完全な巻きを含んでよい。図１に示すコイル１３４は、少なくとも３回の巻きを含む。ＲＦ電源１２１は、ＲＦ電力をコイル１３４に供給するように構成される。整合回路１０２は、ＲＦ電源１２１とコイル１３４との間に結合される。このようにして、ＲＦ電源１２１は、コイル１３４に接続される。いくつかの実装形態では、任意のファラデー・シールド（図示せず）をコイル１３４と窓１０６との間に配置する。ファラデー・シールドは、コイル１３４に対して離間関係で維持してよい。ファラデー・シールドは、窓１０６の真上に配設してよい。ファラデー・シールドは、金属又は他の種がプラズマ室１３２の窓１０６上に堆積するのを防止することができる。

ＲＦ電力は、ＲＦ電源１２１からコイル１３４に供給され、ＲＦ電流をコイル１３４に流す。コイル１３４を流れるＲＦ電流は、電磁界をコイル１３４の周囲に生成することができる。電磁界は、プラズマ室１３２内に誘導電流を発生させ、誘導電流は、プラズマ室１３２内に存在するガス（複数可）に対して作用し、プラズマを生成する。プラズマからの様々なイオン及び／又はラジカルは、基板１１２と相互作用し、堆積動作又はエッチング動作を実施することができる。

いくつかの実装形態では、処理装置１００は、任意で、プラズマ格子（図示せず）を含み、プラズマ格子は、プラズマ室１３２を上側部分と下側部分とに分割するために使用してよい。プラズマ格子を使用し、プラズマ室１３２の下側部分内の高温電極の量を制限してよい。いくつかの実装形態では、処理装置１００は、プラズマ室１３２の下側部分に存在するプラズマがイオン−イオン・プラズマであり、プラズマ室１３２の上側部分に存在するプラズマが電子−イオン・プラズマであるように動作するように設計されている。

処理ガスは、プラズマ室１３２の上部から第１のガス注入器１０４を通じて、及び／又はプラズマ室１３２の側部から第２のガス注入器１１０を通じてプラズマ室１３２に導入してよい。処理ガスは、気化させた液体前駆体又は気化させた固体前駆体を含んでよく、固体前駆体は、処理装置１００の上流の固体供給源蒸発器（図示せず）内で気化してよい。１つ又は複数の反応ガスは、第１のガス注入器１０４及び／又は第２のガス注入器１１０を通じて供給してよい。いくつかの実装形態では、ガス注入器１０４、１１０は、シャワーヘッドに取り替えてよい。様々な種類の作業で異なるガスをプラズマ室１３２に供給するため、更なる又は他のガスの供給を行ってよいことは理解されよう。

ガス（複数可）をプラズマ室１３２に注入する様々な様式は、処理ガス、気化させた液体前駆体及び／又は気化させた固体前駆体を様々な場所からプラズマ室１３２に供給してよいことを示す。いくつかの実装形態では、第１のガス注入器１０４のみを使用する。いくつかの実装形態では、第２のガス注入器１１０のみを使用する。他の実装形態では、第１のガス注入器１０４及び第２のガス注入器１１０の両方を使用する。いくつかの実装形態では、マニホルド１２２は、様々なガス・ラインのそれぞれにどのガスを供給するかを制御する。マニホルド１２２は、あらゆる種類のガス（反応ガス、キャリア・ガス、前駆体ガス等）を様々なガス・ラインのいずれかから供給するのを可能にする。いくつかの実装形態では、キャリア・ガスは、酸素（Ｏ₂）、窒素（Ｎ₂）、及びヘリウム（Ｈｅ）等のガスを含むことができる。ガスは、混合せずにプラズマ室１３２に導入するか、又はプラズマ室１３２に導入する前に他のガスと混合してよい。

マニホルド１２２は、送出システム１２８内のそれぞれの送出システムからの出力を選択、切替え、及び／又は混合するために使用してよい。送出システム１２８は、いくつかの実装形態では、エッチング・ガス送出システム１２７及び液体送出システム１２９を含んでよい。エッチング・ガス送出システム１２７は、エッチング剤ガスを出力するように構成してよい。エッチング剤ガスの例は、限定はしないが、塩素（Ｃｌ₂）、臭化水素（ＨＢｒ）及び六フッ化硫黄（ＳＦ₆）を含む。液体送出システム１２９は、液体前駆体を供給するように構成してよく、液体前駆体は、ＡＬＤ工程において、気化され、蒸気の形態で送出される。気化させた液体前駆体は、プラズマ室１３２に導入してよく、基板１１２の表面上に吸着させてよい。プラズマを使用して、吸着した前駆体を変換し、吸着制限量のフィルムを形成してよい。例示的液体前駆体は、式：Ｃ_xＨ_yＮ_zＯ_aＳｉ_bの化学組成を有してよい。

真空ポンプ１３０は、プラズマ室１３２に接続し、プラズマ室１３２から処理ガスを引き出し、特定の圧力をプラズマ室１３２内で維持するために使用してよい。弁１２６を排気ポンプ１２４と真空ポンプ１３０との間に配設し、プラズマ室１３２に加えられる真空吸込み量を制御してよい。いくつかの実装形態では、真空ポンプ１３０は、１つ又は２つの段階の機械式乾式ポンプ及び／又はターボ分子ポンプとすることができる。いくつかの実装形態では、真空ポンプ１３０は、プラズマ室１３２を浄化するため、ＡＬＤ工程の完了後、毎回起動してよい。

処理装置１００は、クリーン・ルーム又は作製施設内に設置する場合、設備（図示せず）に結合してよい。設備には、処理ガス、真空、温度の制御、及び環境粒子制御をもたらす配管を含む。これらの設備は、標的作製施設を設置する際に処理装置１００に結合してよい。更に、処理装置１００は、搬送室に結合してよく、搬送室は、ロボットが自動化を使用して基板を搬送し、プラズマ室１３２に出し入れ可能にする。

いくつかの実装形態では、システム制御器１０８（１つ又は複数の物理的若しくは論理的制御器）は、処理装置１００の動作の一部又は全てを制御する。システム制御器１０８は、１つ又は複数のメモリ・デバイス及び１つ又は複数のプロセッサを含んでよい。プロセッサは、中央処理ユニット（ＣＰＵ）又はコンピュータ、アナログ及び／若しくはデジタル入力／出力接続器、ステッパ・モータ制御器板並びに他の同様の構成要素を含んでよい。適切な制御動作を実施する命令は、プロセッサ上で実行される。これらの命令は、システム制御器１０８に関連付けたメモリ・デバイス上に保存してよく、メモリ・デバイスは、ネットワーク上に提供してよい。いくつかの実装形態では、システム制御器１０８は、システム制御ソフトウェアを実行する。

システム制御ソフトウェアは、以下の室動作条件：ガスの混合及び／又は組成、室圧力、室温度、ウエハ／ウエハ支持体温度、基板に印加するバイアス（様々な実装形態ではバイアスはゼロであってよい）、コイル若しくは他のプラズマ生成構成要素に印加する周波数及び電力、基板位置、基板移動速度、及びツールによって実施する特定の工程の他のパラメータのあらゆる１つ又は複数の適用タイミング及び／又は大きさを制御する命令を含んでよい。システム制御ソフトウェアは、あらゆる適切な様式で構成してよい。例えば、様々な処理ツール構成要素のサブルーチン又は制御オブジェクトは、様々な処理ツール工程の実行に必要な処理ツール構成要素の制御動作に書き込んでよい。システム制御ソフトウェアは、あらゆる適切なコンピュータ可読プログラミング言語で符号化してよい。

いくつかの実施形態では、システム制御ソフトウェアは、上記した様々なパラメータを制御する入力／出力制御（ＩＯＣ）順序付け命令を含む。例えば、半導体製作工程の各段階は、システム制御器１０８によって実行する１つ又は複数の命令を含んでよい。ある段階のための工程条件を設定する命令は、例えば、対応するレシピ段階内に含んでよい。いくつかの実装形態では、レシピ段階は、順次構成してよく、添加工程におけるステップを、この工程段階の間、特定の順序で実行するようにする。例えば、レシピは、エッチング動作を実施するように構成し、エッチング動作のそれぞれの間に実施されるＡＬＤ工程の１つ又は複数のサイクルを含んでよい。

いくつかの実装形態では、システム制御器１０８は、以下の動作のうち１つ又は複数を実施する命令により構成される：プラズマ室１３２において、フィーチャ・マスク・パターンを形成するため、基板１１２の第１の層をエッチングする動作であって、フィーチャ・マスク・パターンは、フィーチャ・マスク・パターンによって形成される複数の構造体の所望の幅よりも小さい幅を有する、エッチング動作；プラズマ室１３２において、ＡＬＤによってフィーチャ・マスク・パターン上に第１の不活性化層を堆積する動作であって、第１の不活性化層は、フィーチャ・マスク・パターンの幅を所望の幅に増大させる厚さで堆積される、堆積動作；及びプラズマ室１３２において、所望の幅を有する複数の構造体を形成するため、基板１１２の第２の層をエッチングする動作。エッチング動作及び堆積動作は、プラズマ室１３２内に真空破壊を導入せずに実施される。いくつかの実装形態では、システム制御器１０８は、以下の動作：プラズマ室１３２内でＡＬＤによる堆積及びエッチングを繰り返す動作、を実施するように更に構成される。

いくつかの実施形態では、他のコンピュータ・ソフトウェア及び／又はプログラムを実装してよい。この目的で、プログラム又はプログラム部分の例は、基板配置プログラム、処理ガス組成制御プログラム、圧力制御プログラム、加熱器制御プログラム、及びＲＦ電力供給制御プログラムを含む。

場合によっては、システム制御器１０８は、ガス濃度、基板の移動及び／又はコイル１３４に供給する電力及び／又は基板支持体１１６を制御する。システム制御器１０８は、例えば、適切な濃度（複数可）で必要な反応ガス（複数可）を提供する１つ又は複数の入口ガス流を生成するため、関連する弁の開閉によってガス濃度を制御してよい。基板の移動は、例えば、必要に応じて移動する基板配置システムを向けることによって制御してよい。コイル１３４に供給する電力及び／又は基板支持体１１６は、特定のＲＦ電力レベルを供給するように制御してよい。格子を使用する場合、ＲＦ電力は、プラズマ室１３２の上側部分に電子−イオン・プラズマを生成し、プラズマ室１３２の下側部分にイオン−イオン・プラズマを生成するように、システム制御器１０８によって調節してよい。更に、システム制御器１０８は、電子−イオン・プラズマをプラズマ室１３２の下側部分に生成しないような条件下、基板支持体１１６に電力を供給するように構成してよい。

システム制御器１０８は、（例えば、電力、電位、圧力等が特定の閾値に到達した場合の）センサ出力、動作のタイミング（例えば、工程内の特定の時間で弁を開放する）に基づき、又はユーザから受信した命令に基づき、これら及び他の態様を制御してよい。

いくつかの実装形態では、システム制御器１０８はシステムの一部であり、システムは上述の例の一部であってよい。そのようなシステムは、半導体処理機器を備えることができ、半導体処理機器は、１つ又は複数の処理ツール、１つ又は複数の室、処理及び／又は特定の処理構成要素（ウエハ台、ガス流システム等）のための１つ又は複数のプラットフォームを含む。これらのシステムは、半導体ウエハ又は基板の処理前、その間及びその後にシステムの動作を制御する電子機器と共に一体化してもよい。これらの電子機器は、「制御器」と呼んでよく、１つ若しくは複数のシステムの様々な構成要素又は下位部品を制御してよい。システム制御器１０８は、処理要件及び／又はシステムの種類に応じて、処理ガスの送出、温度の設定（例えば、加熱及び／又は冷却）、圧力の設定、真空の設定、電力の設定、ＲＦ生成器の設定、ＲＦ整合回路の設定、周波数の設定、流量の設定、流体送出の設定、位置及び動作の設定、基板搬送出し入れツール、及び他の搬送ツール、並びに／又は特定のシステムに接続若しくはインターフェース接続したロードロックを含め、本明細書で開示する工程のいずれかを制御するようにプログラムしてよい。

大まかに言うと、システム制御器１０８は、様々な集積回路、論理、メモリ、及び／又はソフトウェアを有する電子機器として定義してよく、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、終了点測定を可能にする、等のものである。集積回路は、プログラム命令を記憶するファームウェアの形態のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ及び／又はプログラム命令（例えば、ソフトウェア）を実行する１つ又は複数のマイクロプロセッサを含んでよい。プログラム命令は、様々な個々の設定（又はプログラム・ファイル）の形態でシステム制御器１０８に連絡される命令であってよく、半導体基板上で、又は半導体基板向けに、又はシステムに対して、特定の工程を実行する動作パラメータを定義する。動作パラメータは、いくつかの実施形態では、１つ又は複数の層、材料、金属、酸化物、シリコン、シリコン二酸化物、表面、回路及び／又は基板のダイを作製する間、１つ又は複数の処理ステップを達成する工程技師によって定義されるレシピの一部であってよい。

システム制御器１０８は、いくつかの実装形態では、コンピュータの一部であるか、又はコンピュータに結合してよく、コンピュータは、システムと一体化されるか、システムに結合するか、他の方法でシステムにネットワーク化されるか、又はそれらの組合せである。例えば、システム制御器１０８は、基板処理に対する遠隔アクセスを可能にし得る「クラウド」又はｆａｂホスト・コンピュータ・システムの全て若しくは一部内にある。コンピュータは、システムへの遠隔アクセスを可能にし、製造動作に関する現在の経過を監視し、過去の製造動作の履歴を調査し、複数の製造動作から傾向若しくは性能メトリックを調査し、現在の処理のパラメータを変更し、現在の処理に追従する処理ステップを設定する、又は新たな工程を開始してよい。いくつかの例では、遠隔コンピュータ（例えば、サーバ）は、ネットワーク上で工程レシピをシステムに提供することができ、ネットワークには、ローカル・ネットワーク又はインターネットを含んでよい。遠隔コンピュータは、ユーザ・インターフェースを含んでよく、ユーザ・インターフェースは、パラメータ及び／又は設定の入力又はプログラム化を可能にし、これらのパラメータ及び／又は設定は、次に、遠隔コンピュータからシステムに伝達される。いくつかの例では、システム制御器１０８は、データの形態で命令を受信し、命令は、１つ又は複数の動作の間に実施すべき処理ステップのそれぞれに対するパラメータを指定する。パラメータは、実施する工程の種類、及びシステム制御器１０８がインターフェース接続又は制御するように構成したツールの種類に特定である場合があることを理解されたい。したがって、上記のように、システム制御器１０８は、例えば、１つ又は複数の離散型制御器を備えることによって分散してよく、１つ又は複数の離散型制御器は、一緒にネットワーク化され、本明細書で説明する工程及び制御等、共通の目的に向かって働く。そのような目的のための分散システム制御器１０８の一例は、（プラットフォーム・レベルで、又は遠隔コンピュータの一部として等）遠隔に位置する１つ又は複数の集積回路と通信している、室上の１つ又は複数の集積回路であり、室上での工程を制御するように組み合わせられる。

限定はしないが、例示的システムは、プラズマ・エッチング室若しくはモジュール、堆積室若しくはモジュール、スピンリンス室若しくはモジュール、金属めっき室若しくはモジュール、クリーン室若しくはモジュール、斜縁エッチング室若しくはモジュール、物理蒸着（ＰＶＤ）室若しくはモジュール、化学蒸着（ＣＶＤ）室若しくはモジュール、原子層堆積法（ＡＬＤ）室若しくはモジュール、原子層エッチング（ＡＬＥ）室若しくはモジュール、イオン注入室若しくはモジュール、組み立てライン室若しくはモジュール、並びに半導体基板の作製及び／若しくは製造に関連付けるか若しくは使用してよいあらゆる他の半導体処理システムを含んでよい。

上記のように、工程ステップ又はツールによって実施するステップに応じて、システム制御器１０８は、他のツール回路若しくはモジュール、他のツール構成要素、クラスタ・ツール、他のツール・インターフェース、隣接ツール、近隣ツール、工場全体に置かれるツール、主コンピュータ、別のシステム制御器１０８、又は半導体製造工場内のツールの場所の間若しくは積み下ろしポート間で基板の容器を運搬する材料搬送で使用されるツールのうち１つ又は複数と通信してよい。

ライン・ワイズ・ラフネス及びライン・エッジ・ラフネス
パターニング方法は、所望のフィーチャを達成するため、多くの半導体製造工程で使用されている。フォトレジスト・パターニング等のマスクは、下にある層をパターニングし、１−Ｄフィーチャ（線、トレンチ等）及び２−Ｄフィーチャ（例えば、穴、正方形等）を含む所望のフィーチャを形成するように働く。しかし、マスクの縁部は、通常、まっすぐではなく、直線性からの偏差につながる。直線性からの偏差は、パターン・フィーチャ内に非直線性の生成をもたらし、デバイスの性能に悪影響を与えることがある。そのような偏差は、ライン・ワイズ・ラフネス（ＬＷＲ）及び／又はライン・エッジ・ラフネス（ＬＥＲ）として特徴付け得る。

限界寸法（ＣＤ）が半導体デバイス内でより小さくなるにつれて、小さなＣＤを達成し、ＬＥＲ及びＬＷＲを制御するリソグラフィ方法は、より一層困難になってきている。ＬＥＲ／ＬＷＲの影響は、より小さなＣＤと共に増幅されている。ＬＷＲは、所与の長さにわたり測定される線幅の偏差を指す。ＬＷＲは、概して、幅の３σ偏差として定量化される。ＬＥＲは、線縁部の偏差を指し、上−下に見た際の直線からの縁部の偏差として理解してよい。ＬＷＲ及びＬＥＲ値は、公知の方法を使用して所与の検査長さ又は領域に従って計算してよい。ＬＷＲ及び／又はＬＥＲを制御しないと、得られる半導体デバイスに著しい影響を及ぼすことがあり、従来のリソグラフィ技法は、典型的には、これらの問題に対処するには不十分である。

例として、従来のフォトリソグラフィ技法は、パターニング方法及びエッチング方法を使用して半導体デバイスのフィーチャを画定する。これらの方法において、フォトレジスト材料は、基板上に堆積され、次に、レチクルによって濾光された光に露出される。レチクルは、一般に、レチクルを通じて伝播する光を遮断するフィーチャの形状によりパターニングされるガラス板である。レチクルに通した後、光は、フォトレジスト材料の表面に接触し、フォトレジスト材料の化学的組成を変化させ、現像液がフォトレジスト材料の一部分を除去できるようにする。現像液は、フォトレジスト材料に塗布され、フォトレジスト材料の一部分を除去する。ポジ型フォトレジスト材料の場合、露光領域が除去され、ネガ型フォトレジスト材料の場合、非露光領域が除去される。パターン・フォトレジスト材料は、下にある層をエッチングするためのマスクとして使用される。

フォトレジストの化学特性の限度、光学系における波長若しくは光源、及び／又は解像度の限度のために、パターン・フォトレジスト材料は、何らかの量のＬＷＲ及び／又はＬＥＲを含むことがある。いかなる理論にも限定するものではないが、このことは、フォトレジスト分子に起因することがあり、フォトレジスト分子は、露光及び現像後、パターン・フォトレジスト材料全体を通してランダムなパターンを形成し、均一性がない。パターン・フォトレジスト材料内のＬＷＲ及び／又はＬＥＲは、後続のエッチング工程において下にある層に転写され、フォトリソグラフィ方法の解像度を低減させることがある。

ＬＷＲ及び／又はＬＥＲは、様々な半導体デバイスの性能に影響を与えることがある。例えば、平面又は３次元ＣＭＯＳデバイス及び相互接続構造体の場合、より高いＬＷＲ／ＬＥＲ値は、とりわけ、解像度の低減、非均一なＣＤ、より遅い速度、歩留りの損失、抵抗率の増大、及び性能の低減をもたらすことがある。工程の一体化に関し、より高いＬＷＲ／ＬＥＲ値は、フィーチャを合併させることがあり、この場合、ＣＤ間隔は小さく、短絡をもたらし、最終的にはデバイスの故障をもたらすことがある。

フィン電界効果トランジスタ（ＦｉｎＦＥＴ）を形成する場合、より大きなＬＷＲ／ＬＥＲは、表面粗さが、電荷担体に対して散乱中心の働きをするため、デバイスの性能を悪化させ、トランジスタの速度を低下させ、電力消費量を増大させることがある。パターニング工程に関し、大きなＬＷＲ／ＬＥＲは、線の破れ又は電橋をもたらし、局所パターンに不忠実さを生じさせることがある。このパターニングを後続の相互接続金属充填で使用すると、そのような破れ／電橋による欠陥により、開放／短絡回路がもたらされ、半導体デバイスを動作不能にする。

ＬＷＲ及び／又はＬＥＲに対する改善は、典型的には、より小さな固有粗さを有する新たなレジストの開発、分量最適化及びレジスト最適化を含むリソグラフィ方法の最適化、並びに現像後平滑化工程の適用等のいくつかの方策のうち１つを使用して達成される。分量最適化には、レジスト材料を高い露光分量で露光させ、レジスト現像のランダムさを低減させることを伴い得るが、このことは、処理能力及び費用とのトレードオフであることが多い。レジスト最適化には、現像液濃度及び現像時間等のレジスト工程パラメータの変更、又はレジストの化学式の変更を伴い得るが、このことは、遅く、高額な工程をもたらし、長いサイクル時間を伴うことが多い。

従来の現像後平滑化工程は、図２に示すようなレジスト・パターンを平滑化するプラズマ処理、又は図３に示すようなレジスト・パターンを平滑化する堆積／エッチング処理を含み得る。上述の現像後平滑化工程は、ＬＷＲ及び／又はＬＥＲを低減し得る一方で、そのような現像後平滑化工程に起こり得る問題には、選択性の問題による調整窓の制限、ＣＤ又はＣＤローディング要件による調整窓の制限、選択性の縮小、マスク高さの縮小、及び疎−密ＣＤローディングを伴う。

図２は、マスク内の粗さを低減するため、従来のプラズマ事前処理を受けるマスクの概略図である。ステップ２１０において、プラズマ処理の前に、フォトレジスト・マスク等のマスク２０４を、ＬＷＲ及びＬＥＲを含む粗さを呈する外形を有する基板２０２上にパターニングしてよい。いくつかの実装形態では、マスク２０４は、マスク２０４から側方に突出する１つ又は複数の足部２０６を含む。ステップ２２０において、プラズマ処理の後、マスク２０４は、丸い外形を有し、粗さを平滑化し得る。プラズマ処理は、１つ又は複数の足部２０６を大きくしても、しなくてもよい。プラズマ処理は、穏やかなプラズマ条件を使用してよく、プラズマがマスク２０４をエッチングするのにあまり急速ではないようにする。いかなる理論にも限定するものではないが、プラズマは、マスク２０４を「化学処理」し、マスク２０４の分子を還流させ、粗さを低減し、これにより、丸い外形がもたらされる。非エッチング・プラズマは、無指向性であってよい。マスク２０４の粗さを低減する非エッチング・プラズマの例は、水素（Ｈ₂）プラズマ、アルゴン（Ａｒ）プラズマ又はそれらの組合せを含む。ステップ２３０において、異方性エッチングの後、１つ又は複数の足部２０６は、マスク２０４から除去してよい。異方性エッチングは、指向性イオン２０８を使用し、１つ又は複数の足部２０６をエッチングするか又は「切り落とし」てよい。その他の場合では、１つ又は複数の足部２０６の存在は、マスク２０４のＬＷＲを増すことがある。

図２に示すプラズマ処理は、マスクのＬＷＲ及び／又はＬＥＲを低減し得るが、プラズマ処理は、マスクの高さを縮小し、レジストの形状を変化させ、エッチング選択性を低減させることがある。このことにより、マスクの、エッチング動作に対する耐性性能を低下させることがある。更に、プラズマ処理は、選択性の問題のために、調整窓が制限されることがある。レジストは、プラズマ処理により典型的には軟化し、高さは著しく縮小する。レジストが軟化し、より短縮されると、パターンを下に転写する際に、後続のエッチング・ステップを通して持ちこたえないことがある。このことは、マスクの消耗のために、パターンの不忠実さをもたらし、ＬＷＲ／ＬＥＲを増大させる。

図３は、マスク内の粗さを低減するために従来のプラズマ堆積・プラズマ・エッチング・シーケンスを受けるマスクの概略図である。ステップ３１０において、異方性エッチング及びプラズマ堆積の前に、フォトレジスト・マスク等のマスク３０４を、ＬＷＲ及びＬＥＲを含む粗さを呈する外形を有する基板３０２上にパターニングしてよい。いくつかの実装形態では、マスク３０４は、マスク３０４から側方に突出する１つ又は複数の足部３０６を含む。ステップ３２０において、異方性エッチングの後、１つ又は複数の足部３０６は、マスク３０４から除去してよい。異方性エッチングは、指向性イオン３０８を使用し、１つ又は複数の足部３０６をエッチングするか又は「切り落とし」てよい。１つ又は複数の足部３０６は、その他の場合では、マスク３０４のＬＷＲの一因となることがある。ステップ３３０において、プラズマ堆積の後、不活性化層３１２は、マスク３０４の側壁及び上表面上に堆積してよい。不活性化層３１２は、マスク３０４の側壁及び表面を平滑にし、粗さを低減させる。不活性化層３１２は、化学蒸着（ＣＶＤ）又はプラズマ化学蒸着（ＰＥＣＶＤ）方法を使用して堆積してよい。しかし、そのような堆積方法は、典型的には、共形ではない膜を堆積するものである。ＣＶＤ又はＰＥＣＶＤ方法は、縦横比に左右され、あまり開放していない空間又はより狭いピッチ内よりも、より開放した空間又はより広いピッチ内により多くの材料を堆積させる。更に、ＣＶＤ又はＰＥＣＶＤ方法を使用する場合、１−Ｄフィーチャ（例えば、線）内のＣＤバイアス量は、２−Ｄフィーチャ（例えば、穴）内のＣＤバイアスとは異なることがある。プラズマ堆積の後、プラズマ・エッチング動作（図示せず）を実施し、堆積した不活性化層３１２をトリムする。不活性化層３１２をトリムするためのプラズマ・エッチング動作により、マスク３０４のＣＤを制御してよい。

図３に示すプラズマ堆積・プラズマ・エッチング・シーケンスは、同じ室又はツール内で実施してよい。図３におけるプラズマ堆積・プラズマ・エッチング・シーケンスは、粗さを低減するが、ＣＤローディングをもたらすことがあり、密フィーチャ内よりも、より多くの材料が疎フィーチャ内に堆積され、より多くの材料が、１−Ｄフィーチャ内よりも、２−Ｄフィーチャ内に堆積される。疎フィーチャと密フィーチャとの間のＣＤローディングを図４Ａ〜図４Ｃに示す。

図４Ａ〜図４Ｃは、プラズマ室において、従来の堆積方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。堆積動作及びエッチング動作は、図３において説明したマスク上での粗さを低減する堆積動作及びエッチング動作に対応してよい。

図４Ａは、基板４０２及びフィーチャ・マスク・パターン４０４ａ、４０４ｂを含む一部作製デバイス構造体４１０を示す。フィーチャ・マスク・パターン４０４ａ、４０４ｂは、プラズマ室におけるエッチングの後、パターニングし、画定してよい。フィーチャ・マスク・パターン４０４ａ、４０４ｂは、基板４０２の密フィーチャ領域における密フィーチャ４０４ａと基板４０２の疎フィーチャ領域における疎フィーチャ４０４ｂとの間で区別してよく、密フィーチャ４０４ａは、疎フィーチャ４０４ｂよりも大きなフィーチャ密度を有する。密フィーチャ領域内の密フィーチャ４０４ａは、疎フィーチャ領域内の疎フィーチャ４０４ｂよりも高い縦横比を有する間隙を画定してよい。フィーチャ・マスク・パターン４０４ａ、４０４ｂは、図４Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。

図４Ｂは、基板４０２、フィーチャ・マスク・パターン４０４ａ、４０４ｂ及びフィーチャ・マスク・パターン４０４ａ、４０４ｂの上に堆積した第１の不活性化層４０６を含む一部作製デバイス構造体４２０を示す。第１の不活性化層４０６は、プラズマ室において、ＣＶＤ又はＰＥＣＶＤ等の従来の堆積方法を使用して堆積してよい。代替的に、第１の不活性化層４０６は、プラズマベースの「フラッシュ」不活性化技法を使用して堆積してよく、フィーチャ・マスク・パターン４０４ａ、４０４ｂの一部は、酸化又は窒化を通じて消費してよい。図４Ｂに示すように、第１の不活性化層４０６の厚さは、疎フィーチャ領域内の疎フィーチャ４０４ｂ上で、密フィーチャ領域内の密フィーチャ４０４ａ上よりも大きい。疎フィーチャ４０４ｂは、密フィーチャ４０４ａよりも多くの堆積を受ける。したがって、ＣＤゲインは、密フィーチャ領域内よりも、疎フィーチャ領域内で多い。一部作製デバイス構造体４２０は、プラズマ室において従来の堆積方法を使用して堆積した後のデバイス構造体４１０を表す。

図４Ｃは、基板４０２、フィーチャ・マスク・パターン４０４ａ、４０４ｂ及びフィーチャ・マスク・パターン４０４ａ、４０４ｂの上に堆積した第１の不活性化層４０６、及び基板４０２内の複数のフィーチャ４０８を含む一部作製デバイス構造体４３０を示す。複数のフィーチャ４０８は、プラズマ室におけるエッチング方法の後に形成してよい。エッチング方法は、基板４０２内の材料の層を所望の深さまで異方的にエッチングしてよい。複数のフィーチャ４０８は、フィーチャ・マスク・パターン４０４ａ、４０４ｂの下にある複数の構造体４０９によって画定してよい。フィーチャ４０８の縦横比は、基板４０２の疎フィーチャ領域内よりも、密フィーチャ領域内で高くてよい。図４Ｃに示すように、疎フィーチャ領域内のＣＤバイアス又はＣＤローディングは、密フィーチャ領域内のＣＤバイアス又はＣＤローディングよりも大きい。一部作製デバイス構造体４３０は、プラズマ室においてエッチングした後のデバイス構造体４２０を表す。

粗さを低減するための原位置でのＡＬＤ及びエッチング
本開示の実装形態は、原位置でのＡＬＤ及びエッチングを使用して粗さを低減する方法に関する。いくつかの実装形態では、原位置でのＡＬＤ動作及びエッチング動作は、ＬＷＲ及び／又はＬＥＲが低減したフィーチャを形成するために、マスク上に共形層を堆積し、マスクの下にある層をエッチングすることによって実施してよい。いくつかの実装形態では、原位置でのＡＬＤ動作及びエッチング動作は、側壁粗さが改善した高い縦横比のフィーチャを形成するために、１つ又は複数の構造体上に不活性化層を堆積し、１つ又は複数の構造体の下にある層をエッチングすることによって実施してよい。いくつかの実装形態では、ＡＬＤステップ及びエッチング・ステップのサイクルは、図１で説明したプラズマ処理装置内で実施される。エッチングと同じプラズマ処理装置内で実施されるＡＬＤのサイクルは、共形の堆積をもたらし、半導体デバイスのフィーチャ内の粗さの低減に使用される。

ＡＬＤは、逐次自己停止反応を使用して薄い材料層を堆積させる技法である。典型的には、ＡＬＤのサイクルは、基板表面に少なくとも１つの反応物を送出して吸着させ、次に、吸着した反応物を１つ又は複数の反応物と反応させて部分的な膜の層を生成する動作を含む。ＣＶＤ技法とは異なり、ＡＬＤ方法は、層ごとの単位で膜を堆積させる表面自己停止堆積反応を使用する。典型的なＡＬＤサイクルは、以下：（ｉ）前駆体材料を投入し、基板表面上に送出し、吸着させることと、（ｉｉ）室から過剰な前駆体材料を除去し、自己停止単層を基板表面上に残すことと、（ｉｉｉ）反応物材料を送出し、吸着した前駆体材料と反応させることと、（ｉｖ）未反応の反応物材料を除去するか、又は室から副産物を反応させることとを含んでよい。投入ステップは、自己停止するように前駆体材料を吸着させてよく、活性部位が前駆体材料によって占められると、更なる前駆体材料は、基板表面上にほとんど又は全く吸着されない。反応物材料は、同様に、自己停止するように又は吸着を停止するように前駆体材料と反応してよい。除去ステップは、任意で実施してよく、過剰な前駆体材料、反応副産物、及び／又は未反応の反応物材料を室から取り除き、これにより、ＡＬＤサイクルを完了させる。ＡＬＤを使用すると、高い縦横比のフィーチャの場合でさえ、高度に共形の膜に高ステップ・カバレッジを提供し得る。したがって、疎フィーチャと密フィーチャとの間に均一量の材料を堆積し、疎フィーチャと密フィーチャとの間のＣＤローディングを最小化することができる。

図５Ａ〜図５Ｃは、いくつかの実装形態による、ＡＬＤ方法及びエッチング方法を使用して堆積及びエッチングを受ける疎基板フィーチャ及び密基板フィーチャの概略図である。図４Ａ〜図４Ｃに示す従来のエッチング−堆積−エッチング方法と、図５Ａ〜図５Ｃに示すＡＬＤエッチング−堆積−エッチング方法における疎フィーチャと密フィーチャとの間を比較すると、疎フィーチャ−密フィーチャにおけるＣＤバイアス／ローディングの効果が明らかになる。

図５Ａは、基板５０２及びフィーチャ・マスク・パターン５０４ａ、５０４ｂを含む一部作製デバイス構造体５１０を示す。フィーチャ・マスク・パターン５０４ａ、５０４ｂは、プラズマ室におけるエッチングの後にパターニングし、画定してよい。フィーチャ・マスク・パターン５０４ａ、５０４ｂは、基板５０２の密フィーチャ領域における密フィーチャ５０４ａと基板５０２の疎フィーチャ領域における疎フィーチャ５０４ｂとの間で区別してよく、密フィーチャ５０４ａは、疎フィーチャ５０４ｂよりも大きなフィーチャ密度を有する。密フィーチャ領域内の密フィーチャ５０４ａは、疎フィーチャ領域内の疎フィーチャ５０４ｂよりも高い縦横比を有する間隙を画定してよい。フィーチャ・マスク・パターン５０４ａ、５０４ｂは、図５Ａに示すように、同じであるか又は実質的に同様であるＣＤを有してよい。

図５Ｂは、基板５０２、フィーチャ・マスク・パターン５０４ａ、５０４ｂ及びフィーチャ・マスク・パターン５０４ａ、５０４ｂの上に堆積した第１の不活性化層５０６を含む一部作製デバイス構造体５２０を示す。第１の不活性化層５０６は、ＡＬＤ方法を使用して堆積してよい。図５Ｂに示すように、第１の不活性化層５０６の厚さは、疎フィーチャ領域内の疎フィーチャ５０４ｂ上、及び密フィーチャ領域内の密フィーチャ５０４ａ上で比較的均一である。図５Ｂに示すように、密フィーチャ領域内の密フィーチャ５０４ａと疎フィーチャ領域内の疎フィーチャ５０４ｂとの間のＣＤバイアス／ローディングは、同じであるか又は実質的に同様である。ＡＬＤを使用する密フィーチャ５０４ａと疎フィーチャ５０４ｂとの間のＣＤバイアス／ローディングに関し、「実質的に同様」とは、本開示全体を通して、述べた値の０．５ｎｍ以内の値を指す。一部作製デバイス構造体５２０は、ＡＬＤ方法を使用して堆積した後のデバイス構造体５１０を表す。いくつかの実装形態では、ＡＬＤ工程は、後続のエッチング工程と同じ室内で実施される原位置でのＡＬＤ工程であってよい。

図５Ｃは、基板５０２、フィーチャ・マスク・パターン５０４ａ、５０４ｂ及びフィーチャ・マスク・パターン５０４ａ、５０４ｂの上に共形に堆積した第１の不活性化層５０６、及び基板５０２内の複数のフィーチャ５０８を含む一部作製デバイス構造体５３０を示す。複数のフィーチャ５０８は、プラズマ室におけるエッチング方法の後に形成してよい。エッチング方法は、基板５０２内の材料の層を所望の深さまで異方的にエッチングしてよい。複数のフィーチャ５０８は、フィーチャ・マスク・パターン５０４ａ、５０４ｂの下にある複数の構造体５０９によって画定してよい。フィーチャ５０８の縦横比は、基板５０２の疎フィーチャ領域内よりも、密フィーチャ領域内で高くてよい。図５Ｃに示すように、密フィーチャ領域と疎フィーチャ領域との間のＣＤバイアス／ローディングは、同じであるか又は実質的に同様である。一部作製デバイス構造体５３０は、プラズマ室においてエッチングした後のデバイス構造体５２０を表す。

粗さを低減する本開示の実装形態は、原位置以外でのＡＬＤ又は原位置でのＡＬＤを使用して実施してよいことは理解されよう。原位置以外でのＡＬＤ及びエッチングを使用する実装形態は、ＬＷＲ及びＬＥＲを含む粗さを低減し得る一方で、原位置以外でのＡＬＤ及びエッチングは、得られた半導体デバイスに望ましくない結果及び影響を及ぼすことがある。

図６Ａは、エッチング方法及び原位置でのＡＬＤ方法を使用する、基板搬送のための例示的工程フローである。図６Ａにおけるそのような工程フローは、上記で説明した多重パターニング方式に限定されず、エッチング方法及びＡＬＤ方法を使用する他の方式にも適用してよいことを理解されよう。図６Ａにおいて、基板は、ブロック６０１で、エッチング室内に準備され、エッチング・ステップを受け、ブロック６０３で、クリーン室に搬送され、洗浄ステップを受け、ブロック６０５で、ＡＬＤ室に搬送され、ＡＬＤステップを受け、ブロック６０７で、同じ又は異なるクリーン室に再度搬送され、洗浄ステップを受け、ブロック６０９で、同じ又は異なるエッチング室に再度搬送される。エッチング−堆積−エッチング・シーケンスを実施する際、基板は、３〜５の異なる室を通じて、４回の基板搬送を受けることがある。いくつかの実装形態では、ブロック６０１でのエッチング・ステップは、マスクを画定してよく、ブロック６０５でのＡＬＤステップは、マスクの粗さを低減してよく、ブロック６０９でのエッチング・ステップは、粗さを低減した構造体を画定してよい。

堆積及びエッチングのために個別の室を使用すると、処理時間、処理ステップ、及び費用を増大させ、これにより、処理能力に悪影響を与える。更に、個別の室を使用すると、基板をある室から別の室に搬送することを必要とし、これにより、真空破壊を伴い、不要な材料又は粒子が入って基板と接触する可能性を増大させる。このことにより、基板上の材料機能性及び／又は完全性の損失がもたらされることがある。更に、図６Ａに示すように、洗浄工程は、一般に、エッチング工程と堆積工程との間で必要とされ、洗浄工程は、基板上の材料特性及び構造に影響を与えることがある。例えば、希釈フッ化水素（ＨＦ）酸による洗浄工程は、マスク構造に影響を与え、性能に悪影響を与えることがある。

粗さを低減する一方で、異なる器具でのエッチング・ステップ及び堆積ステップの実施に関連する問題を回避するために、プラズマ・エッチング室を利用し、堆積を実施するように適合させてよい。典型的な堆積方法には、ＣＶＤ及びＰＥＣＶＤ方法を含んでよい。しかし、上記で説明したように、そのような堆積方法は、典型的には、共形ではない膜を堆積するものである。より詳細には、こうした堆積方法は、縦横比によって決まり、より開放されたスペーサ又はより広いピッチにおいてより多くの材料を堆積させ、異なる縦横比の構造体又はフィーチャにわたり非共形の堆積をもたらす。したがって、疎フィーチャに対するＣＤバイアスが密フィーチャに対するＣＤバイアスを超える場合、密フィーチャよりも疎フィーチャ内に多くの堆積が生じる。

本開示のいくつかの実装形態は、プラズマ室におけるＡＬＤステップとエッチング・ステップとの一体化に関する。ＡＬＤを個別の室で実施するのではなく、ＣＶＤ／ＰＥＣＶＤを同じ室で使用するのではなく、原位置でのＡＬＤを使用することによって、独立型ＡＬＤツール及び更なる洗浄ツールをなくす。更に、処理時間及び費用は、更なる基板搬送及び洗浄時間をなくすことによって低減される。更に、原位置でのＡＬＤを使用すると、基板を望ましくない材料、雰囲気及び／又は湿気に露出させるおそれがある基板搬送の間（例えば、原位置以外での堆積と洗浄との間）の真空破壊を回避する。原位置でのＡＬＤは、異なる縦横比の構造体又はフィーチャにわたる非均一な堆積の影響も低減する。原位置でのＡＬＤは、上記図１の処理装置１００内のプラズマ室等のプラズマ・エッチング室内で実施されるＡＬＤを指してよい。

図６Ｂは、一体化したエッチング方法及びＡＬＤ方法を使用する、基板搬送のための例示的工程フローである。図６Ｂにおけるそのような工程フローは、上記で説明した多重パターニング方式に限定されず、エッチング方法及びＡＬＤ方法を使用する他の方式にも適用してよいことを理解されよう。図６Ｂにおいて、基板は、エッチング室内に準備され、ブロック６５１で、エッチング・ステップを受け、ブロック６５３で、同じエッチング室内に維持されてＡＬＤステップを受け、ブロック６５５で、同じエッチング室内に維持されてエッチング・ステップを受け、ブロック６５７で、クリーン室に運搬されて洗浄ステップを受ける。エッチング−堆積−エッチング・シーケンスを実施する際、基板は、２つの異なる室を通じて、１回の基板搬送を受けることができる。いくつかの実装形態では、ブロック６５１でのエッチング・ステップは、マスクを画定してよく、ブロック６５３でのＡＬＤステップは、マスクの粗さを低減してよく、ブロック６５５でのエッチング・ステップは、粗さを低減した構造体を画定してよい。

図７は、いくつかの実装形態による、エッチング方法及びＡＬＤ方法の使用により、パターン・フィーチャ内の粗さを低減する例示的方法の流れ図である。方法７００における動作は、異なる順序で実施してよい、及び／又は異なる、より少ない若しくは更なる動作で実施してよい。図７は、図８Ａ〜図８Ｄを参照しながら説明する。

方法７００のブロック７１０において、リソグラフィ動作及び／又はエッチング動作は、任意で、パターン・マスク層を基板上に形成するため、マスク層上に実施される。リソグラフィ動作は、マスク層のレジスト材料上で実施される露出及び現像動作を含んでよい。エッチング動作は、マスク層内に側方に突出する１つ又は複数の足部等のマスク層の部分を除去してよい。いくつかの実装形態では、マスク層は、フォトレジスト材料を含んでよい。パターン・マスク層は、リソグラフィ及び／又はエッチング動作の後、特定量の粗さを有してよい。方法７００において、パターン・マスク層を形成するリソグラフィ及び／又はエッチング動作の後、本開示の原位置でのＡＬＤ動作及びエッチング動作を実施する。

いくつかの実装形態では、パターン・マスク層は、フォトレジスト材料を含む。いくつかの実装形態では、パターン・マスク層は、ハード・マスク材料を含む。ハード・マスク材料の例は、限定はしないが、シリコン酸化物、シリコン窒化物又はシリコン酸窒化物を含む。パターン・マスク層は、レジスト材料を含んでよいが、パターン・マスク層は、レジスト材料を必ずしも含まないことは理解されよう。いくつかの実装形態では、パターン・マスク層は、単一又は多重パターニング工程の後に画定してよい。レジスト又はフォトレジスト層は、パターニング工程において１つ又は複数の下にある構造体を画定するマスクとして働いてよく、１つ又は複数の下にある構造体は、後続の原位置でのＡＬＤ動作及びエッチング動作のためのパターン・マスク層として働いてよい。又は１つ又は複数の下にある構造体は、更なる下にある構造体を画定するマスクとして働いてよく、更なる下にある構造体は、ブロック７１０で説明したパターン・マスク層として働いてよい。このことは、原位置でのＡＬＤ及びエッチングで使用されるパターン・マスク層を、単一又は多重パターニング工程の間の任意の点で形成してよいことを意味する。この任意の点での形成は、方法７００において以下で説明する原位置でのＡＬＤ動作及びエッチング動作が、特定のレジスト材料又は基板の他の材料に適合しないことがあるため、行ってよい。

いくつかの実装形態では、基板上のパターン・マスク層は、下にある材料層内に１つ又は複数の１次元（１−Ｄ）フィーチャ及び下にある材料層内に１つ又は複数の２次元（２−Ｄ）フィーチャを画定するように構成してよい。したがって、パターン・マスク層は、下にある材料層内に１−Ｄ及び２−Ｄフィーチャを画定する１−Ｄ及び２−Ｄ構造体によりパターニングしてよい。１−Ｄフィーチャは、単一方向に対して画定してよく、１−Ｄフィーチャの例は、相互接続線及びトレンチを含んでよい。２−Ｄフィーチャは、２つの直交方向に対して画定してよく、２−Ｄフィーチャの例は、接触穴、バイア、正方形及びブロックを含んでよい。

いくつかの実装形態では、パターン・マスク層は、疎フィーチャ領域内の１つ又は複数の疎フィーチャ、及び密フィーチャ領域内の１つ又は複数の密フィーチャを有してよく、密フィーチャ領域は、疎フィーチャ領域よりも大きなフィーチャ密度を有する。１つ又は複数の密フィーチャは、１つ又は複数の疎フィーチャよりも高い縦横比を有するフィーチャ（例えば、トレンチ、凹部、穴等）をもたらしてよい。

パターン・マスク層は、パターン・マスク層に関連する粗さを有してよく、パターン・マスク層内のパターン縁部は、線形からの偏差を有する。この偏差は、ＬＥＲ及び／又はＬＷＲ値によって表してよい。いくつかの実装形態では、所与の検査領域に対するパターン・マスク層のＬＥＲ値は、約３．０ｎｍ超又は約１．０ｎｍ超であってよく、所与の検査領域に対するパターン・マスク層のＬＷＲ値は、約４．０ｎｍ超、約３．０ｎｍ超又は約１．５ｎｍ超であってよい。しかし、パターン・マスク層のＬＥＲ値及びＬＷＲ値は、パターン・マスク層内に形成されるパターンによって左右され得ることは理解されよう。

図８Ａは、パターン・マスク層及び下にある材料層を伴う、例示的な一部作製半導体デバイスの側面図及び上面図を示す概略図である。一部作製半導体デバイス８１０は、パターン・マスク層８０６を含み、パターン・マスク層８０６は、１−Ｄ構造体８０２及び２−Ｄ構造体８０４を含む。１−Ｄ構造体８０２は、下にある層内に線を画定してよく、２−Ｄ構造体８０４は、下にある層内にブロックを画定してよい。パターン・マスク層８０６を使用して構造体をパターン・マスク層８０６の真下に形成するが、パターン・マスク層８０６内のパターンは、図８Ａ〜図８Ｄにおける線及びブロックではなく、トレンチ及び／又は穴を得るように反転させてよい。一部作製半導体デバイス８１０は、パターン・マスク層８０６の下にある第１の材料層８１２、第１の材料層８１２の下にある第２の材料層８１４、及び第２の材料層８１４の下にある第３の材料層８１６を含む。材料層８１２、８１４及び８１６のそれぞれは、半導体材料、誘電材料又は導電材料を含んでよい。第１の材料層８１２の組成は、第２の材料層８１４の組成とは異なり、第２の材料層８１４の組成は、第３の材料層８１６の組成とは異なる。図８Ａに示すように、１−Ｄ構造体８０２の外形及び２−Ｄ構造体８０４の外形は、パターン・マスク層８０６内に粗さを示す、ぎざ付き縁部及び他の非線形性を示す。いくつかの実装形態では、パターン・マスク層８０６の粗さは、所与の検査長さ又は領域を画定した後、ＬＷＲ及び／又はＬＥＲ値の計算によって計算してよい。典型的な検査長さは、約５０ｎｍを超えるか、又は約１００ｎｍを超える。パターン・マスク層８０６の粗さを平滑にしないと、この粗さは、一部作製半導体デバイス８１０内の後続の層に転写され、性能を劣化させる。

図７に戻ると、方法７００のブロック７２０において、プラズマ室内で、原子層堆積（ＡＬＤ）によって第１の共形層を基板のパターン・マスク層上に堆積する。基板は、第１の材料層、及び第１の材料層にわたるパターン・マスク層を含む。パターン・マスク層は、第１の共形層を堆積する前、第１の粗さを有する。プラズマ室は、後続のエッチング工程を実施するように構成してもよい。プラズマ室の態様は、図１の処理装置１００に関して説明してよい。

方法７００のいくつかの実装形態では、基板をプラズマ室内に準備する。基板は、プラズマ室内の基板支持体上に配置してよい。いくつかの実装形態では、基板は、２００ｍｍ、３００ｍｍ又は４５０ｍｍの基板等、シリコン基板を含む半導体基板であってよい。いくつかの実装形態では、基板は、パターン・マスク層を伴ってプラズマ室内に準備される。

第１の共形層は、ＡＬＤによってパターン・マスク層及びパターン・マスク層の下にある第１の材料層の露出表面上に堆積してよい。パターン・マスク層の露出表面は、パターン・マスク層のフィーチャの側壁を含む。パターン・マスク層上の第１の共形層は、パターン・マスク層の粗い縁部及び隙間を平滑にし、これにより、パターン・マスク層に関連する第１の粗さを低減する。

いくつかの実装形態では、第１の共形層は、酸化物又は窒化物等の不活性化材料を含む。例えば、第１の共形層は、シリコン酸化物（ＳｉＯ_x）を含む。第１の共形層の不活性化材料は、ブロック７３０で説明したエッチング工程等の後続のエッチング工程の間、パターン・マスク層の側壁を含め、パターン・マスク層を保護するように働いてよい。

いくつかの実装形態では、第１の共形層は、比較的薄く、パターン・マスク層に関連する第１の粗さを低減するのに十分な厚さを有する。例えば、第１の共形層は、約０．２ｎｍから約１０ｎｍの間、又は０．５ｎｍから約５ｎｍの間の厚さを有する。

上記のように、ＡＬＤは、逐次自己停止反応を使用して薄い材料層を堆積させる技法である。ＡＬＤは、高い縦横比のフィーチャの場合でさえ、高度に共形の膜に高ステップ・カバレッジをもたらすために使用してよい。第１の共形層は、ＡＬＤによって共形に堆積され、８５％超、９０％超又は９５％超のステップ・カバレッジ等、高ステップ・カバレッジを有してよい。第１の共形層を堆積するＡＬＤ方法は、１回又は複数のサイクルにおいて行ってよく、各サイクルは、ある吸着制限量の材料をパターン・マスク層上に生成する。各サイクルは、投入ステップを含んでよく、ある制御量の前駆体材料を基板表面に送出し、自己制限様式で基板表面上に吸着させる。このことは、基板表面を飽和させる「浸漬」としても公知である。各サイクルは、投入ステップの後、変換ステップを更に含んでよく、反応物材料を前駆体材料と反応させるように基板表面上に提供し、ある吸着制限量の材料（例えば、不活性化材料）を形成させる。反応物材料は、反応ガスを含んでよく、ＲＦ電源は、プラズマ室内で反応ガスのプラズマを生成する。反応ガスは、例えば、酸素含有ガス（例えば、Ｏ₂）又は窒素含有ガス（例えば、Ｎ₂若しくはＮＨ₃）を含んでよい。ラジカル及び他の荷電種の反応ガスは、前駆体材料と反応し、前駆体材料をある吸着制限量の材料（例えば、不活性化材料）に変換する。いくつかの実装形態では、反応ガスは、約０．５秒から約５秒の間等、比較的短い時間量でＲＦ電力の送出に露出され、プラズマを生成し、前駆体材料を変換する。このことは、基板表面上で、比較的短い時間量で送出されるＲＦ電力からプラズマを使用して前駆体材料を変換する「フラッシュ」動作として公知である。いくつかの実装形態では、除去ステップは、過剰な前駆体材料、反応副産物及び／又は未反応の反応物材料をプラズマ室から取り除き、サイクルを完了させてよい。いくつかの実装形態では、投入ステップ及び変換ステップは、第１の共形層の所望の厚さが堆積されるまで繰り返してよい。

第１の共形層の堆積は、縦横比及びピッチとは無関係である。パターン・マスク層上の第１の共形層の厚さは、比較的均一であり、ほぼ同じ量の材料を異なるＣＤ、異なる縦横比、異なるピッチ、異なる深さ及び異なる１−Ｄ／２−Ｄにわたり堆積するようにする。このことにより、ＣＤローディング、深さローディング及び１−Ｄ／２−ＤのＣＤバイアス ローディングを最小化する。例えば、１つ又は複数の１−Ｄフィーチャと１つ又は複数の２−Ｄフィーチャとの間のＣＤバイアスは、第１の共形層を堆積した後、実質的に同様である。１つ又は複数の疎フィーチャと１つ又は複数の密フィーチャとの間のＣＤバイアスは、第１の共形層を堆積した後、実質的に同様である。１−Ｄ／２−Ｄフィーチャの間のＣＤバイアスに関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。

図８Ｂは、第１の共形層をパターン・マスク層上に堆積した後の、図８Ａからの例示的な一部作製半導体デバイスの側面図及び上面図を示す概略図である。一部作製半導体デバイス８２０は、第１の共形層８０８を上に堆積したパターン・マスク層８０６を含む。第１の共形層８０８は、パターン・マスク層８０６及び第１の材料層８１２の側壁及び上表面を含め、パターン・マスク層８０６及び第１の材料層８１２の露出表面上に堆積される。第１の共形層８０８は、１−Ｄ構造体８０２の外形及び２−Ｄ構造体８０４の外形を覆うように比較的線形の外形をもたらす。１−Ｄ構造体８０２及び２−Ｄ構造体８０４のぎざ付き縁部及び他の非線形性は、第１の共形層８０８によって修正される。パターン・マスク層８０６の粗さは、第１の共形層８０８によって低減される。いくつかの実装形態では、パターン・マスク層８０６のＬＷＲ及び／又はＬＥＲ値は、第１の共形層８０８を堆積する前にパターン・マスク層８０６上で計算したＬＷＲ及び／又はＬＥＲ値と同じ検査長さ又は領域に対して、第１の共形層８０８によって低減される。第１の共形層８０８がパターン・マスク層８０６の粗さを改善するだけでなく、ＣＤバイアス／ローディング及び深さバイアス／ローディングへの影響を無視できる状態で、粗さが改善される。第１の共形層８０８の同じ又は実質的に同様の厚さは、縦横比、ピッチ、深さ及び１−Ｄ／２−ＤのＣＤとは無関係に、一部作製半導体デバイス８２０の露出表面上に堆積される。いくつかの実装形態では、第１の共形層８０８は、約０．５ｎｍから約５ｎｍの間の厚さを有し、シリコン酸化物（ＳｉＯ_x）を含む。

図７を参照すると、方法７００のブロック７３０において、第１の材料層は、プラズマ室においてエッチングされ、パターン・マスク層によって画定される第１の材料層の複数の第１のパターン・フィーチャを形成する。複数の第１のパターン・フィーチャは、第１の材料層をエッチングした後、パターン・マスク層の第１の粗さよりも小さい第２の粗さを有する。ブロック７３０におけるエッチング動作は、ブロック７２０における堆積と同じプラズマ室内で実施してよく、動作間における真空破壊を導入させない。

エッチングは、第１の層を通じて異方的にエッチングし、第１の層内にフィーチャを形成してよい。エッチングは、周囲の層の材料に対して、第１の材料層のエッチング材料に選択的であってよい。このようにして、ブロック７３０で実施されるエッチングは、第１の共形層及び／又はパターン・マスク層をエッチングせずに、第１の材料層を選択的にエッチングする。いくつかの実装形態では、エッチングは、第１の深さまで第１の材料層を除去してよく、第１の深さは、最終深さよりも小さい。例えば、第１の深さは、最終深さの２０％、３０％、４０％、５０％、６０％等、最終深さのあらゆる適切な割合であってよい。したがって、多重エッチングは、最終深さに到達するように実施してよい。

パターン・マスク層の第１の粗さを平滑にするための第１の共形層の堆積は、粗さ（即ち、第１の粗さ）が下にある材料層に転写されるのをなくすか又は最小化する。粗さは、第２の粗さに対応するＬＷＲ及び／又はＬＥＲ値が、第１の粗さに対応するＬＷＲ及び／又はＬＥＲ値よりも小さいように改善してよい。いくつかの実装形態では、第１の粗さからの第２の粗さまでのＬＷＲ及び／又はＬＥＲ値は、少なくとも４０％、少なくとも５０％、少なくとも６０％又は少なくとも７５％改善してよい。例えば、粗さの４０％の改善を説明すると、ＡＬＤ及びエッチングの後、ＬＷＲ値は、所与の検査長さ／領域にわたりパターン・マスク層上で２．５ｎｍであり、ＬＷＲ値は、複数の第１のパターン・フィーチャ上で１．５ｎｍである。いくつかの実装形態では、第２の粗さに関連するＬＷＲ値は、所与の検査長さ又は領域に対して約２．０ｎｍ以下又は約１．５ｎｍ以下であり、第２の粗さに関連するＬＥＲ値は、所与の検査長さ又は領域に対して約２．０ｎｍ以下又は約１．５ｎｍ以下である。このことは、第１の粗さに関連するＬＷＲ値が、同じ検査長さ又は領域に対して約２．５ｎｍ以上又は約２．０ｎｍ以上であり、第１の粗さに関連するＬＥＲ値が、同じ検査長さ又は領域に対して約２．５又は約２．０ｎｍ以上であるのとは対照的である。いくつかの実装形態では、複数の第１のパターン・フィーチャのＣＤは、約２０ｎｍ以下である。

複数の第１のパターン・フィーチャは、様々な形状フィーチャを含んでよく、様々な形状フィーチャには、限定はしないが、相互接続線、接点、バイア、トレンチ、凹部、空間、穴、ブロック、正方形等を含む。複数の第１のパターン・フィーチャは、１−Ｄ及び／又は２−Ｄフィーチャを含んでよい。複数の第１のパターン・フィーチャのＣＤは、構造体（例えば、線、ブロック）を指してよいが、関連するＣＤは、空間（例えば、凹部、穴）に関する空間ＣＤであってよいことは理解されよう。

下にある材料層の粗さの改善が達成され、スルーピッチ・ローディングに対する影響は最小である。ＣＤローディング、深さローディング及び１−Ｄ／２−ＤＣＤバイアス ローディングに対する影響を最小化するための第１の共形層の堆積が、縦横比及びピッチとは無関係であるように、複数の第１のパターン・フィーチャを形成するための第１の材料層のエッチングが与える、ＣＤローディング、深さローディング及び１−Ｄ／２−ＤのＣＤバイアス ローディングに対する影響は、最小である。したがって、１つ又は複数の疎フィーチャと１つ又は複数の密フィーチャとの間のＣＤバイアスは、第１の材料層のエッチング後、実質的に同様であり、１つ又は複数の１−Ｄフィーチャと１つ又は複数の２−Ｄフィーチャとの間のＣＤバイアスは、第１の共形層の堆積後、実質的に同様である。したがって、パターン・マスク層は、パターンを転写し、複数の第１のパターン・フィーチャを第１の材料層内に画定し、粗さはより少なく、ＣＤバイアス ローディングを伴わない。

下にある材料層の粗さの改善が達成され、選択性及び処理能力に対する影響は最小である。粗さを低減するためにマスク上でプラズマ処理方法を使用する適用例とは対照的に、ＡＬＤによる第１の共形層の堆積及び後続のエッチングは、選択性に影響を及ぼすパターン・マスク層の化学的性質に影響を与えない。ＡＬＤによる第１の共形層の堆積は、パターン・マスク層の形状にも影響を与えない。パターン・マスク層の形状への影響は、粗さを低減するプラズマ処理方法で生じることがある。更に、分量最適化及び／又はレジスト最適化等のリソグラフィ最適化を使用する適用例とは対照的に、ＡＬＤによる第１の共形層の堆積及び後続のエッチングは、処理能力に悪影響を与える長いサイクル時間を必要としない。そうではなく、ＡＬＤ及び後続のエッチングによる粗さの低減は、リソグラフィ方法の条件又はパラメータを変更させずに実施してよい。

いくつかの実装形態では、ブロック７３０で実施されるエッチング動作は、第１の共形層に選択的ではなく、第１の共形層は、エッチングの間保存される。第１の共形層は、第１の材料層よりも実質的に遅いエッチング速度でエッチングしてよい。いくつかの実装形態では、ブロック７３０で実施されるエッチング動作は、エッチングの間、第１の共形層に選択的である。第１の共形層は、ブロック７３０において、エッチング動作に抵抗する不活性化材料を必ずしも含まなくてよい。第１の共形層の特定の厚さは、ブロック７３０でエッチングによって消費してよい。第１の共形層の堆積によるＣＤゲインは、エッチングによって除去又は制御してよい。

いくつかの実装形態では、ブロック７３０でのエッチング動作後の堆積−エッチング・シーケンスは、所望の深さ又は最終深さに到達するまで繰り返される。堆積−エッチング・シーケンスは、第１の材料層、第２の材料層又は第３の材料層及び以下同様の層を通じて繰り返してよい。方法７００は、ＡＬＤによって、複数の第１のパターン・フィーチャ、パターン・マスク層及び第２の材料層の露出表面上に第２の共形層を堆積することと、複数の第１のパターン・フィーチャによって複数の第２のパターン・フィーチャを形成するため、基板の第２の材料層をエッチングすることとを更に含むことができる。複数の第２のパターン・フィーチャは、第１の粗さ及び第２の粗さのそれぞれよりも小さい第３の粗さを有することができる。第３の粗さは、特定のＬＷＲ／ＬＥＲ値に対応してよい。いくつかの実装形態では、第３の粗さに関連するＬＷＲ値は、第１の粗さ及び第２の粗さの検査長さ／領域に対して約２．０ｎｍ、１．５ｎｍ又は１．０ｎｍ以下であり、第３の粗さに関連するＬＥＲ値は、第１の粗さ及び第２の粗さの検査長さ／領域に対して約２．０ｎｍ、１．５ｎｍ又は１．０ｎｍ以下である。いくつかの実装形態では、ＡＬＤによる第２の共形層の堆積及び第２の材料層のエッチングは、ブロック７２０における堆積及びブロック７３０におけるエッチングと同じプラズマ室内で実施してよく、動作間で真空破壊を導入させない。原位置でのＡＬＤ動作及びエッチング動作を繰り返すことは、ＣＤバイアス ローディングを加えずに、連続的なＬＷＲ／ＬＥＲの改善をもたらすことができる。

図８Ｃは、複数の第１のパターン・フィーチャを形成するために第１の材料層をエッチングした後の、図８Ｂからの例示的な一部作製半導体デバイスの側面図及び上面図を示す概略図である。一部作製半導体デバイス８３０は、パターン・マスク層８０６、及びパターン・マスク層８０６の下にあり、パターン・マスク層８０６によって画定される複数の第１のパターン・フィーチャ８２２、８２４を含む。複数の第１のパターン・フィーチャ８２２、８２４は、第１の材料層８１２に選択的なエッチングによって図８Ａ〜図８Ｂ内の第１の材料層８１２から形成される。エッチングは、第２の材料層８１４又はパターン・マスク層８０６の除去には選択的ではない。エッチングは、図８Ｂ内の第１の共形層８０８の堆積と同じプラズマ室内で実施してよい。複数の第１のパターン・フィーチャ８２２、８２４は、１−Ｄフィーチャ８０２によって画定される１−Ｄフィーチャ８２２、及び２−Ｄフィーチャ８０４によって画定される２−Ｄフィーチャ８２４を含んでよい。いくつかの実装形態では、１−Ｄフィーチャ８２２は、相互接続線を含み、２−Ｄフィーチャ８２４は、ブロック又は接触バイアを含む。複数の第１のパターン・フィーチャ８２２、８２４は、第１の共形層８０８を堆積する前、パターン・マスク層の粗さよりも少ない粗さを有する。いくつかの実装形態では、ＬＷＲ及び／又はＬＥＲ値は、パターン・マスク層と同じ所与の検査長さ又は領域にわたって複数の第１のパターン・フィーチャ８２２、８２４内で改善される。複数の第１のパターン・フィーチャ８２２、８２４は、図８Ｃにおいて何らかの粗さを呈することがあるが、複数の第１のパターン・フィーチャ８２２、８２４に転写されるパターンは、そのマスクよりも小さい粗さを有する。いくつかの実装形態では、第１の共形層８０８は、第１の材料層８１２をエッチングした後に除去される。粗さは、複数の第１のパターン・フィーチャ８２２、８２４において改善され、ＣＤバイアス／ローディング及び深さバイアス／ローディングに対する影響は無視できる。

図８Ｄは、複数の第２のパターン・フィーチャを形成するために第２の材料層をエッチングした後の、図８Ｃからの例示的な一部作製半導体デバイスの側面図及び上面図を示す概略図である。一部作製半導体デバイス８４０は、複数の第１のパターン・フィーチャ８２２、８２４及び第１のパターン・フィーチャ８２２、８２４の下にあり、第１のパターン・フィーチャ８２２、８２４によって画定される複数の第２のパターン・フィーチャ８３２、８３４を含む。複数の第２のパターン・フィーチャ８３２、８３４は、第２の材料層８１４に選択的なエッチングによって図８Ａ〜図８Ｃ内の第２の材料層８１４から形成される。エッチングは、第３の材料層８１６には選択的ではない。いくつかの実装形態では、堆積−エッチング・シーケンスは、複数の第２のパターン・フィーチャ８３２、８３４を形成する際に実施してよい。堆積動作は、ＡＬＤによって、複数の第１のパターン・フィーチャ８２２、８２４、及び第２の材料層８１４の露出表面上に第２の共形層（図示せず）を堆積してよい。堆積動作は、図８Ｃにおけるエッチング動作及び図８Ｄにおける後続のエッチング動作と同じプラズマ室内で実施してよい。第２の共形層は、複数の第１のパターン・フィーチャ８２２、８２４の粗さを更に低減してよい。このようにして、複数の第１のパターン・フィーチャ８２２、８２４の粗さが複数の第２のパターン・フィーチャ８３２、８３４に転写されないようにする。しかし、堆積動作は、第２の材料層８１４をエッチングする前に省略してよいことは理解されよう。複数の第２のパターン・フィーチャ８３２、８３４は、１−Ｄフィーチャ８３２及び２−Ｄフィーチャ８３４を含んでよい。いくつかの実装形態では、ＬＷＲ及び／又はＬＥＲ値は、複数の第１のパターン・フィーチャ８２２、８２４と同じ所与の検査長さ又は領域にわたって第２のパターン・フィーチャ８３２、８３４内で改善される。いくつかの実装形態では、パターン・マスク層８０６は、第２の材料層８１４をエッチングした後に除去される。粗さは、複数の第２のパターン・フィーチャ８３２、８３４において改善され、ＣＤバイアス／ローディング及び深さバイアス／ローディングに対する影響は無視できる。いくつかの実装形態では、原位置でのＡＬＤ動作及びエッチング動作は、所望の深さ又は層に到達する一方でＬＷＲ／ＬＥＲを改善するまで、一部作製半導体デバイス８４０内で繰り返してよい。より多くのサイクルの原位置でのＡＬＤ動作及びエッチング動作により、ＬＷＲ／ＬＥＲ値の低減をもたらすことができる。代替的に、原位置でのＡＬＤ動作及びエッチング動作は、エッチング工程においてＬＷＲ／ＬＥＲを低減するのが望ましい任意の点、原位置でのＡＬＤ動作及びエッチング動作が、異なる下にある材料層（例えば、第３の材料層８１６）に適合する場所等で実施してよい。原位置でのＡＬＤ動作及びエッチング動作は、それぞれの下にある材料層で必ずしも実施しない。

上述の粗さを改善するＡＬＤ動作及びエッチング動作は、ソフト・マスク及びハード・マスク上の粗さを改善してよい。図９Ａ〜９Ｃは、いくつかの実装形態による、一体化したＡＬＤ方法及びエッチング方法の使用により、ハード・マスクでフィーチャをパターニングする例示的方法の概略図である。図９Ｄは、ＡＬＤ工程の前、図９Ａ〜図９Ｃで使用されるハード・マスクの上面図を示す概略図である。図９Ｅは、ＡＬＤ工程の後、図９Ｄで使用されるハード・マスクの上面図を示す概略図である。

図９Ａにおける一部作製半導体デバイス９１０は、ハード・マスク９０２、ハード・マスク層９０２の下にある第１の材料層９１２、及び第１の材料層９１２の下にある第２の材料層９１４を含む。ハード・マスク９０２は、シリコン酸化物、シリコン窒化物又はシリコン酸窒化物等のハード・マスク材料を含んでよい。いくつかの実装形態では、ハード・マスク９０２は、疎フィーチャ領域内に１つ又は複数の疎フィーチャ、及び密フィーチャ領域内の１つ又は複数の密フィーチャを有してよい。図９Ｄにおいて、ハード・マスク９０２は、いくつかの隙間を有する、ぎざ付き非線形縁部を呈する。

図９Ｂにおける一部作製半導体デバイス９２０は、共形層９０４で被覆したハード・マスク９０２、ハード・マスク９０２の下にある第１の材料層９１２、及び第１の材料層９１２の下にある第２の材料層９１４を含む。共形層９０４は、上記のように、ＡＬＤを使用して堆積される。共形層９０４は、ＡＬＤによってハード・マスク９０２の側壁上、並びに第１の材料層９１２及びハード・マスク９０２の上表面上に堆積される。共形層９０４は、ハード・マスク９０２の１つ又は複数の疎フィーチャ及び１つ又は複数の密フィーチャにわたり、均一に堆積してよい。共形層９０４は、ハード・マスク９０２の粗さを低減し、処理能力、選択性及びスルーピッチ・ローディングに対する影響は、最小である。図９Ｅにおいて、共形層９０４は、ハード・マスク９０２の隙間を充填し、ぎざ付き非線形縁部を平滑にする。

図９Ｃにおける一部作製半導体デバイス９３０は、ハード・マスク９０２、ハード・マスク９０２の下にあるパターン・フィーチャ９２２、及びパターン・フィーチャ９２２の下にある第２の材料層９１４を含む。パターン・フィーチャ９２２は、第１の材料層９１２を通じた異方性エッチングの後に形成され、ハード・マスク９０２によって画定されてよい。異方性エッチングは、図９Ｂ内の第１の共形層９０４の堆積と同じ室又はツール内で実施してよい。いくつかの実装形態では、共形層９０４は、異方性エッチングの後、ハード・マスク９０２の側壁上に留まってよい。いくつかの実装形態では、パターン・フィーチャ９２２は、タングステン等の導電材料を含んでよい。共形層９０４は、ハード・マスク９０２の粗さを低減し、このため、異方性エッチングの後にパターン・フィーチャ９２２に転写される粗さはより少ない。いくつかの実装形態では、パターン・フィーチャ９２２におけるＬＷＲ／ＬＥＲ値は、ハード・マスク９０２におけるＬＷＲ／ＬＥＲ値よりも少ない。

本開示の実装形態は、高い縦横比のフィーチャの側壁粗さを低減するため、一体化したＡＬＤ動作及びエッチング動作を使用してよい。いくつかの実装形態では、側壁粗さを低減するＡＬＤステップ及びエッチング・ステップのサイクルは、図１で説明したプラズマ処理装置内で実施される。

側壁の保護は、高い縦横比のフィーチャでは達成が困難である。側壁の保護により、フィーチャの側壁とは反対に、フィーチャの底部において優先的なエッチングが促進される。側壁を保護しない場合、フィーチャは、非均一な外形を取り始め、側壁の保護が不十分である。

側壁保護をもたらす従来の技法には、プラズマベースの「フラッシュ」不活性化を伴う。プラズマベースの「フラッシュ」不活性化とは、酸素（Ｏ₂）、窒素（Ｎ₂）又は二酸化硫黄（ＳＯ₂）等のガスを衝突させ、解離ラジカルのプラズマを生成し、表面と反応させ、材料（例えば、酸化物又は窒化物）の不活性化層を表面上に生成することを指してよい。プラズマベースの「フラッシュ」不活性化技法は、概して、側方エッチングによるマスクの多面化、浸食及び下部削り取りの影響を最小化する。プラズマベースの「フラッシュ」不活性化方法は、高い縦横比のフィーチャの露出表面上の材料を消費し、材料の不活性化層を形成し得る。いくつかの実装形態では、ガスは、約０．５秒から約５秒の間等、比較的短い時間量でＲＦ電力の送出に露出され、プラズマベースの「フラッシュ」不活性化のためのプラズマを生成する。解離ラジカルは、露出表面と反応し、材料の不活性化層を形成し、この不活性化層は、エッチングの間、高い縦横比のフィーチャの側壁を保護する。いくつかの実装形態では、プラズマベースの「フラッシュ」不活性化技法におけるプラズマを使用し、下にある材料をエッチングする一方で、高い縦横比のフィーチャの側壁とも反応させ、側壁保護のための材料の不活性化層を形成する。

しかし、プラズマベースの「フラッシュ」不活性化技法を使用する堆積は、縦横比及び材料に左右されることがある。より多くの不活性化材料が、高い縦横比のフィーチャの底部付近よりも、高い縦横比のフィーチャの開口付近に堆積され、より多くの不活性化材料が、密フィーチャよりも、疎フィーチャ上に堆積されることがある。不均一な量の不活性化材料は、様々な材料から作製した構造体上に堆積されることがある。更に、粗さは、高い縦横比のフィーチャの側壁に沿って形成される不活性化材料の不均一な分布のために、高い縦横比のフィーチャの側壁上にもたらされることがある。高い縦横比のフィーチャの側壁上の粗さは、半導体デバイスの性能（例えば、トランジスタの性能）に有害であることがある。

半導体デバイスの基板内のフィーチャは、高い縦横比のフィーチャを含むことがある。高い縦横比のフィーチャは、少なくとも約５：１、少なくとも約１０：１、少なくとも約１５：１、少なくとも約２０：１、少なくとも約３０：１、少なくとも約４０：１、少なくとも約５０：１、又は少なくとも約１００：１の縦横比を有するフィーチャである。例えば、高い縦横比を有するフィーチャは、少なくとも１０：１であることがある。いくつかの実装形態では、縦横比は、フィーチャの深さと、フィーチャの限界寸法（フィーチャの幅／直径であることが多い）との比較として測定される。本明細書で使用する縦横比は、フィーチャの開口に近接する限界寸法に基づき測定される。いくつかの実装形態では、フィーチャの限界寸法は、約２０ｎｍ以下であってよい。

側壁粗さを低減する背景において説明するフィーチャは、基板表面内の凹部である。フィーチャは、限定はしないが、円筒形、長方形、正方形、他の多角形凹部、トレンチ等を含め、多くの異なる形状を有し得る。

高い縦横比のフィーチャの基板の形成は、多重エッチング・ステップで行ってよい。言い換えれば、高い縦横比のフィーチャは、所望の深さまでのエッチング、及び最終深さに到達させるための後続の１つ又は複数の更なるエッチング・ステップによって形成してよい。いくつかの実装形態では、各エッチング・ステップは、少なくとも５０ｎｍ又は少なくとも１００ｎｍの深さまでエッチングしてよい。

図１０Ａ〜１０Ｂは、プラズマ室において、従来の不活性化方法を使用して不活性化及びエッチングを受ける、様々な材料の高い縦横比のフィーチャの概略図である。上記で説明したように、プラズマ室における従来の不活性化方法は、上記したプラズマベースの「フラッシュ」不活性化方法を含んでよい。

図１０Ａは、基板１００２を含む一部作製半導体デバイス１０１０の概略図であり、基板１００２は、１つ又は複数のフィーチャ１００８を画定する複数の構造体１００４、１００６を含む。一部作製半導体デバイス１０１０は、構造体１００４、１００６上に、１つ又は複数のフィーチャ１００８を画定するマスク１０１２を更に含んでよい。１つ又は複数のフィーチャ１００８は、基板１００２又は基板１００２の層（図示せず）を通じたエッチングの後に形成又は画定される。基板１００２を通じたエッチングにより、１つ又は複数のフィーチャ１００８を５０ｎｍ以上又は１００ｎｍ以上の深さまでエッチングしてよい。いくつかの実装形態では、一部作製半導体デバイス１０１０は、フィン電界効果トランジスタ（ＦｉｎＦＥＴ）デバイス等のトランジスタ・デバイスであってよい。構造体１００４、１００６は、ＦｉｎＦＥＴデバイスのフィンとして働いてよい。いくつかの実装形態では、構造体１００４、１００６は、シリコン、ゲルマニウム又はそれらの組合せ等、半導体の特性をもつ材料を含んでよい。例えば、複数の構造体１００４、１００６は、第１の材料を有する第１の構造体１００４、及び第２の材料を有する第２の構造体１００６を含んでよく、第１の材料は、シリコンを含み、第２の材料は、シリコン−ゲルマニウムを含む。いくつかの実装形態では、１つ又は複数のフィーチャ１００８は、一部作製半導体デバイス１０１０のシャロー・トレンチ・アイソレーション（ＳＴＩ）フィーチャである。

図１０Ａにおいて、第１の不活性化層１０１４は、第１の構造体１００４の側壁上に形成され、第２の不活性化層１０１６は、第２の構造体１００６の側壁上に形成される。第１の不活性化層１０１４及び第２の不活性化層１０１６は、上記したプラズマベースの「フラッシュ」不活性化技法等の従来の不活性化方法を使用して形成してよい。例えば、酸素「フラッシュ」不活性化技法は、酸素プラズマを使用し、第１の構造体１００４の側壁及び第２の構造体１００６の側壁上の材料と反応させ、第１の不活性化層１０１４及び第２の不活性化層１０１６に対して酸化物不活性化材料を生成することができる。第１の不活性化層１０１４及び第２の不活性化層１０１６のそれぞれは、酸化物（ＳｉＯ_x）又は窒化物（例えばＳｉ_xＮ_y）を含んでよい。

１つ又は複数のフィーチャ１００８の側壁上に堆積される不活性化材料の量は、縦横比及び材料に左右されることがある。第１の不活性化層１０１４及び第２の不活性化層１０１６の不活性化材料は、１つ又は複数のフィーチャ１００８の底部よりも、１つ又は複数のフィーチャ１００８の開口付近により多く堆積されることがある。第１の不活性化層１０１４及び第２の不活性化層１０１６における様々な量の不活性化材料が、第１の構造体１００４及び第２の構造体１００６のそれぞれに形成されることがある。第１の構造体１００４及び第２の構造体１００６の側壁が従来の不活性化方法内でどのくらい消費されるのかは、第１の構造体１００４及び第２の構造体１００６の材料に応じて異なることがある。更に、不均一な分布の不活性化材料は、図１０Ａに示すように、従来の不活性化方法の使用により、１つ又は複数のフィーチャ１００８の側壁に沿って堆積される。このことにより、一部作製半導体デバイス１０１０内に側壁粗さがもたらされる。

図１０Ｂは、図１０Ａの一部作製半導体デバイス１０１０の基板１００２を通してエッチングした後の、一部作製半導体デバイス１０２０の概略図である。図１０Ａにおけるエッチングは、基板１００２を通してエッチングし、１つ又は複数のフィーチャ１００８を第１の深さまで形成し、図１０Ｂにおけるエッチングは、基板１００２を通して第２の深さまでエッチングしてよく、第２の深さは、第１の深さよりも大きい。いくつかの実装形態では、第１の深さ及び第２の深さのそれぞれは、５０ｎｍ以上、又は１００ｎｍ以上であり得る。第１の不活性化層１０１４及び第２の不活性化層１０１６は、図１０Ｂにおけるエッチングの間、側方エッチングから１つ又は複数のフィーチャ１００８の側壁を保護する。図１０Ｂにおけるエッチングは、異方性であり、第１の不活性化層１０１４及び第２の不活性化層１０１６に対して、基板１００２の材料の除去に選択的であってよい。基板１００２の材料のエッチング率は、第１の不活性化層１０１４及び第２の不活性化層１０１６のエッチング率よりも実質的に大きい。とはいえ、図１０Ｂに示すように、第１の不活性化層１０１４及び第２の不活性化層１０１６は、最終的に除去され、１つ又は複数のフィーチャ１００８の側壁は、側方エッチングに露出される。不活性化材料が１つ又は複数のフィーチャ１００８の側壁に沿って不均一に分布するため、異なる量の材料が側壁に沿って側方にエッチングされる。図１０Ｂに示すように、側壁粗さは、１つ又は複数のフィーチャ１００８の側壁内に呈される。エッチング後、１つ又は複数のフィーチャ１００８の底部分よりも、多くの粗さが、１つ又は複数のフィーチャ１００８の上側部分に呈される。いくつかの実装形態では、側壁粗さは、ＬＷＲ及びＬＥＲ値の一方又は両方に対応してよく、ＬＷＲ及びＬＥＲの一方又は両方は、所与の領域の検査長さに対して、約２．０ｎｍ以上である。

図１１は、いくつかの実装形態による、一体化したエッチング方法及びＡＬＤ方法を使用して高い縦横比のフィーチャの側壁粗さを低減する例示的方法の流れ図である。方法１１００における動作は、異なる順序で実施してよい、及び／又は異なる、より少ない若しくは更なる動作で実施してよい。図１１は、図１２Ａ〜図１２Ｃを参照しながら説明する。

方法１１００のブロック１１１０において、基板をプラズマ室内で第１の深さまでエッチングし、第１の深さで複数のフィーチャを形成する。基板は、トランジスタ・デバイス（例えば、ＦｉｎＦＥＴデバイス）等、半導体デバイス用基板であってよい。いくつかの実装形態では、基板をプラズマ室内に準備する。基板は、プラズマ室内の基板支持体上に配置してよい。いくつかの実装形態では、基板は、２００ｍｍ、３００ｍｍ又は４５０ｍｍの基板等、シリコン基板を含む半導体基板とすることができる。プラズマ室は、後続の堆積工程及びエッチング工程を実施するように構成してよい。プラズマ室の態様は、図１の処理装置１００に関して説明してよい。

基板内に形成された複数のフィーチャは、高い縦横比のフィーチャであることがある。いくつかの実装形態では、高い縦横比のフィーチャは、少なくとも約５：１、少なくとも約１０：１、少なくとも約１５：１、少なくとも約２０：１、少なくとも約３０：１、少なくとも約４０：１、少なくとも約５０：１、又は少なくとも約１００：１の深さ対幅の縦横比を有する。例えば、高い縦横比のフィーチャは、１０：１以上である深さ対幅の縦横比を有する。いくつかの実装形態では、フィーチャの限界寸法は、約２０ｎｍ以下である。

第１の深さまでのエッチングは、基板を通してエッチングし、標的深さ又は最終深さまで部分的にエッチングしてよい。したがって、標的深さ又は最終深さまでのエッチングは、多重エッチング・ステップにわたって生じ得る。いくつかの実装形態では、複数のフィーチャの第１の深さは、少なくとも約５０ｎｍ又は少なくとも約１００ｎｍである。

複数のフィーチャは、第１の深さまでのエッチング後、基板の複数の構造体によって画定してよい。複数の構造体は、半導体デバイスのフィン、相互接続線、電極、接点、バイア等に対応してよい。例えば、複数の構造体は、ＦｉｎＦＥＴデバイスのフィンに対応してよい。いくつかの実装形態では、複数の構造体は、第１の材料を有する１つ又は複数の第１の構造体及び第２の材料を有する１つ又は複数の第２の構造体を含んでよい。第１の材料及び第２の材料のそれぞれは、シリコン、ゲルマニウム及びそれらの組合せを含んでよい。例えば、第１の材料は、シリコンを含んでよく、第２の材料は、シリコン−ゲルマニウムを含んでよい。

いくつかの実装形態では、複数のフィーチャは、異なる縦横比を有してよい。いくつかの実装形態では、複数のフィーチャは、疎フィーチャ領域内の１つ又は複数の疎フィーチャと、及び前記疎フィーチャよりも大きなフィーチャ密度を有する密フィーチャ領域内の１つ又は複数の密フィーチャとを含む。

図１２Ａは、基板１２０２を含む一部作製半導体デバイス１２１０の概略図であり、基板１２０２は、１つ又は複数のフィーチャ１２０８を画定する複数の構造体１２０４、１２０６を含む。一部作製半導体デバイス１２１０は、構造体１２０４、１２０６上に、１つ又は複数のフィーチャ１２０８を画定するマスク１２１２を更に含んでよい。１つ又は複数のフィーチャ１２０８は、基板１２０２又は基板１２０２の層（図示せず）を通じたエッチングの後に画定される。いくつかの実装形態では、基板１２０２の層は、ＦｉｎＦＥＴデバイスのゲート層であってよい。基板１２０２を通じたエッチングにより、１つ又は複数のフィーチャ１２０８を少なくとも約５０ｎｍ又は少なくとも約１００ｎｍの第１の深さまでエッチングしてよい。いくつかの実装形態では、構造体１２０４、１２０６は、ＦｉｎＦＥＴデバイスのフィンとして働いてよい。いくつかの実装形態では、構造体１２０４、１２０６は、シリコン、ゲルマニウム又はそれらの組合せ等、半導体の特性をもつ材料を含んでよい。例えば、複数の構造体１２０４、１２０６は、第１の材料を有する第１の構造体１２０４、及び第２の材料を有する第２の構造体１２０６を含んでよく、第１の材料は、シリコンを含み、第２の材料は、シリコン−ゲルマニウムを含む。いくつかの実装形態では、１つ又は複数のフィーチャ１２０８は、一部作製半導体デバイス１２１０のＳＴＩフィーチャである。

図１１に戻ると、方法１１００のブロック１１２０において、ＡＬＤによって第１の不活性化層を複数のフィーチャの側壁上に堆積する。第１の不活性化層は、ＡＬＤによって、複数の構造体の露出表面を含め、基板の露出表面上に堆積してよい。複数の構造体の露出表面は、複数のフィーチャの側壁を含む。第１の不活性化層は、共形に堆積し、高い縦横比のフィーチャにさえ、高いステップ・カバレッジを提供してよい。複数のフィーチャのステップ・カバレッジは、８５％超、９０％超、又は９５％超であってよい。ブロック１１２０における堆積動作は、動作間における真空破壊を導入させずに、ブロック１１１０におけるエッチング動作と同じプラズマ室内で実施される。ＡＬＤ及びエッチング動作を同じプラズマ室内で実施すると、それ以外の場合ではより高額な費用及び望ましくないＣＤ／マスク損失をもたらし得る更なる洗浄ステップ及び搬送を低減する。

第１の不活性化層は、ブロック１１３０で説明したエッチング工程等の後続のエッチング工程の間、フィーチャ・マスク・パターンの側壁を保護するように働いてよい。いくつかの実装形態では、第１の不活性化層は、酸化物又は窒化物等の不活性化材料を含む。例えば、第１の不活性化層は、シリコン酸化物（ＳｉＯ_x）を含む。

いくつかの実装形態では、第１の不活性化層は、比較的薄い。例えば、第１の不活性化層は、約０．２ｎｍから約１０ｎｍの間、又は０．５ｎｍから約５ｎｍの間の厚さを有する。

上記のように、ＡＬＤは、逐次自己停止反応を使用して薄い材料層を堆積させる技法である。第１の不活性化層を共形に堆積するＡＬＤ方法は、１回又は複数のサイクルにおいて行ってよく、各サイクルは、ある吸着制限量の材料を複数のフィーチャの側壁上に生成する。各サイクルは、制御量の前駆体材料を基板表面に送出して自己制限様式で基板表面上に吸着させる投入ステップを含んでよい。このことは、飽和のための基板表面の「浸漬」としても公知である。各サイクルは、投入ステップの後、変換ステップを更に含んでよく、反応物材料を前駆体材料と反応させるように基板表面上に提供し、吸着制限量の不活性化材料を形成する。反応物材料は、反応ガスを含んでよく、ＲＦ電源は、プラズマ室内で反応ガスのプラズマを生成する。反応ガスは、例えば、酸素含有ガス（例えば、Ｏ₂）又は窒素含有ガス（例えば、Ｎ₂若しくはＮＨ₃）を含んでよい。ラジカル及び他の荷電種の反応ガスは、前駆体材料と反応し、前駆体材料をある吸着制限量の不活性化材料に変換する。いくつかの実装形態では、反応ガスは、約０．５秒から約５秒の間等、比較的短い時間量でＲＦ電力の送出に露出され、プラズマを生成し、前駆体材料を変換する。このことは、基板表面上で、比較的短い時間量で送出されるＲＦ電力からプラズマを使用して前駆体材料を変換する「フラッシュ」動作として公知である。いくつかの実装形態では、除去ステップは、過剰な前駆体材料、反応副産物及び／又は未反応の反応物材料をプラズマ室から取り除き、サイクルを完了させてよい。いくつかの実装形態では、投入ステップ及び変換ステップは、第１の不活性化層の所望の厚さが堆積されるまで繰り返してよい。

第１の不活性化層の堆積は、縦横比、ピッチ及び材料とは無関係である。複数のフィーチャの側壁に沿った第１の不活性化層の厚さは、比較的均一であり、ほぼ同じ量の材料を異なるＣＤ、異なる縦横比、異なるピッチ、異なる深さ及び異なる材料にわたり堆積するようにする。異なる縦横比に対し、疎フィーチャ領域内の１つ又は複数の疎フィーチャと、密フィーチャ領域内の１つ又は複数の密フィーチャとの間のＣＤバイアスは、第１の不活性化層を堆積した後、実質的に同様である。したがって、複数のフィーチャの側壁に沿った第１の不活性化層の厚さは、疎フィーチャ領域及び密フィーチャ領域内で実質的に同様である。疎フィーチャと密フィーチャとの間のＣＤバイアスに関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。異なる材料に対し、第１の材料を有する１つ又は複数の第１の構造体と、第２の材料を有する１つ又は複数の第２の構造体との間のＣＤバイアスは、第１の不活性化層を堆積した後、実質的に同様である。したがって、複数のフィーチャの側壁に沿った第１の不活性化層の厚さは、１つ又は複数の第１の構造体及び１つ又は複数の第２の構造体に対して実質的に同様である。異なる材料の構造体の間のＣＤバイアスに関し、本開示全体を通して「実質的に同様」とは、述べた値のプラス又はマイナス５％の値を指す。

図１２Ｂは、図１２Ａの一部作製半導体デバイス１２１０の露出表面上に第１の不活性化層１２１４を堆積した後の、一部作製半導体デバイス１２２０の概略図である。第１の不活性化層１２１４は、第１の構造体１２０４及び第２の構造体１２０６の側壁上を含め、１つ又は複数のフィーチャ１２０８の側壁上に堆積される。第１の不活性化層１２１４は、マスク１２１２の側壁及び上表面並びに基板１２０２の上表面上に堆積してもよい。第１の不活性化層１２１４は、前述したＡＬＤ方法を使用して１つ又は複数のフィーチャ１２０８の側壁上に共形に堆積してよい。いくつかの実装形態では、第１の不活性化層１２１４は、酸化物（例えば、ＳｉＯ_x）又は窒化物（例えばＳｉ_xＮ_y）を含んでよい。いくつかの実装形態では、第１の不活性化層１２１４の厚さは、約０．５ｎｍから約５ｎｍの間であってよい。

１つ又は複数のフィーチャ１２０８の側壁上に堆積される不活性化材料の量は、縦横比及び材料とは無関係である。したがって、第１の不活性化層１２１４の厚さは、１つ又は複数のフィーチャ１２０８の底部よりも、１つ又は複数のフィーチャ１２０８の開口の付近では実質的に同様であり、第１の不活性化層１２１４の厚さは、第１の構造体１２０４及び第２の構造体１２０６上では実質的に同様である。更に、図１２Ｂに示すように、比較的均一な分布の不活性化材料は、上記したＡＬＤ方法を使用して１つ又は複数のフィーチャ１２０８の側壁上に堆積される。このことにより、一部作製半導体デバイス１２２０内に比較的平滑な側壁がもたらされる。

図１１に戻ると、方法１１００のブロック１１３０において、複数のフィーチャを第１の深さよりも大きい第２の深さまでエッチングし、第１の不活性化層は、第２の深さまでエッチングした後、側壁粗さを実質的に低減させるように構成される。ブロック１１３０におけるエッチング動作は、ブロック１１２０における堆積動作と同じプラズマ室内で実施され、動作間における真空破壊を導入させない。ＡＬＤ動作及びエッチング動作を同じプラズマ室内で実施すると、それ以外の場合ではより高額な費用及び望ましくないＣＤ／マスク損失をもたらし得る更なる洗浄ステップ及び搬送を低減する。

エッチングは、複数のフィーチャを通じた第２の深さまでの異方性エッチングであってよい。エッチングは、基板又は基板の層の材料を除去してよい。エッチングは、第１の不活性化層の材料に対して、基板の材料の除去に選択的であってよい。このようにして、ブロック１１３０で実施されるエッチングは、第１の不活性化層の材料よりも実質的に速い速度で基板の材料をエッチングする。いくつかの実装形態では、第２の深さは、標的深さ又は最終深さに等しくてよい。いくつかの実装形態では、第２の深さは、標的深さ又は最終深さよりも小さくてよい。例えば、第２の深さは、最終深さの３０％、４０％、５０％、６０％、７０％、８０％等、最終深さのあらゆる適切な割合であってよい。第１の深さは、最終深さに対してより一層小さい割合であってよい。したがって、多重エッチングは、最終深さに到達するように実施してよい。複数のフィーチャの縦横比は、最終深さで測定してよく、複数のフィーチャの縦横比は、少なくとも１０：１であってよい。

第１の不活性化層は、第２の深さまでエッチングした後、複数のフィーチャの側壁の側方エッチングを実質的に回避し、側壁内の側壁粗さを実質的に低減するように構成される。典型的には、プラズマベースの「フラッシュ」不活性化技法等の従来の不活性化技法は、図１０Ａ〜図１０Ｂに示すような側壁粗さをもたらす。いくつかの実装形態では、側壁粗さは、所与の検査領域に関するＬＷＲ及びＬＥＲ値の一方又は両方に対応してよい。いくつかの実装形態では、プラズマベースの「フラッシュ」不活性化技法等の従来の不活性化技法は、約２．０ｎｍ以上であるＬＷＲ及び／又はＬＥＲ値をもたらす。ＬＷＲ及び／又はＬＥＲ値は、所与の検査長さ又は領域に関して計算してよい。しかし、第１の不活性化層は、原位置でのＡＬＤ及びエッチングを使用して複数のフィーチャの側壁に沿って一様に堆積されるため、ブロック１１３０でエッチングした後、比較的平滑な側壁表面が達成される。いくつかの実装形態では、ブロック１１２０及び１１３０で説明した原位置でのＡＬＤ及びエッチング技法は、約１．５ｎｍ以下であるＬＷＲ及び／又はＬＥＲ値をもたらす。本明細書で使用する実質的に低減した側壁粗さは、約１．５ｎｍ以下であるＬＷＲ及び／又はＬＥＲ値に対応してよい。ＬＷＲ及び／又はＬＥＲ値は、所与の検査長さ又は領域に対して計算してよく、従来の不活性化技法と、本開示の原位置でのＡＬＤ及びエッチング技法とを比較すると、同じであってよい。例えば、高い縦横比のフィーチャにおける側壁粗さは、５０ｎｍ以上又は１００ｎｍ以上の検査長さに対して、約１．５ｎｍ以下であるＬＷＲ値に対応してよい。概して、側壁粗さは、所与の検査長さ又は領域に対して、従来の不活性化技法と本発明の原位置でのＡＬＤ及びエッチング技法との間で少なくとも２５％改善し得る。

いくつかの実装形態では、ブロック１１３０で実施されるエッチング動作は、第１の不活性化層に選択的ではなく、第１の不活性化層は、エッチングの間保存される。言い換えると、第１の不活性化層は、周囲の材料よりも実質的に遅い速度で除去される。とはいえ、第１の不活性化層の特定の厚さ又は全体は、ブロック１１３０でエッチングによって消費してよい。第１の不活性化層は、複数のフィーチャの側壁に沿って共形であるため、ブロック１１３０でエッチングによって除去される第１の不活性化層の量は、複数のフィーチャの側壁に沿って実質的に同様である。このことは、フィーチャの開口付近の第１の不活性化層の厚さは、フィーチャの底部付近の第１の不活性化層の厚さに実質的に同様であることを意味する。ブロック１１３０でエッチングによって除去される第１の不活性化層の量は、縦横比及び材料とは無関係である。

いくつかの実装形態では、ブロック１１３０でのエッチング後の堆積−エッチング・シーケンスは、所望の深さ又は最終深さに到達するまで繰り返される。堆積−エッチング・シーケンスは、最終深さに到達させるため、少なくとも２回、少なくとも４回、又は少なくとも５回繰り返してよい。この堆積−エッチング・シーケンスは、同じプラズマ室内で繰り返してよく、真空破壊を動作間で導入させない。したがって、方法１１００は、プラズマ室において、ＡＬＤによって複数のフィーチャの側壁上に第２の不活性化層を堆積することと、プラズマ室において、複数のフィーチャを第２の深さよりも大きい第３の深さまでエッチングすることとを含む。第２の不活性化層は、第３の深さまでエッチングした後、複数のフィーチャの側壁の側方エッチングを実質的に回避し、側壁粗さを実質的に低減するように構成してよい。いくつかの実装形態では、高い縦横比のフィーチャにおける実質的に低減した側壁粗さは、５０ｎｍ以上又は１００ｎｍ以上の検査長さに対して、約１．５ｎｍ以下であるＬＷＲ値に対応してよい。

図１２Ｃは、図１２Ｂの一部作製半導体デバイス１２２０に示す第１の深さよりも大きい第２の深さまでエッチングした後の、一部作製半導体デバイス１２３０の概略図である。いくつかの実装形態では、第１の深さ及び第２の深さのそれぞれは、少なくとも約５０ｎｍ又は少なくとも約１００ｎｍであってよい。いくつかの実装形態では、第２の深さは、所望の深さ若しくは最終深さに対応してよいか、又は所望の深さ若しくは最終深さの割合に対応してよい。第１の不活性化層１２１４は、エッチングの間、１つ又は複数のフィーチャ１２０８の側壁を保護し、側壁粗さが１つ又は複数のフィーチャ１２０８の側壁内に生成されるのを最小化する。図１２Ｃにおけるエッチングは、異方性であり、第１の不活性化層１２１４に対して、基板１２０２の材料に選択的であってよい。基板１２０２のエッチング率は、第１の不活性化層１２１４のエッチング率よりも実質的に大きい。とはいえ、図１２Ｃに示すように、第１の不活性化層１２１４は、最終的に除去され、１つ又は複数のフィーチャ１２０８の側壁は、側方エッチングに露出される。しかし、第１の不活性化層１２１４を共形に堆積すると、１つ又は複数のフィーチャ１２０８の側壁は、平滑な外形を呈する。第１の不活性化層１２１４は、側方エッチングに対する保護層として働くだけでなく、１つ又は複数のフィーチャ１２０８の側壁内に粗さが生成されるのを実質的に制限する。いくつかの実装形態では、側壁粗さは、ＬＷＲ及びＬＥＲ値の一方又は両方に対応してよく、ＬＷＲ及びＬＥＲの一方又は両方は、約１．５ｎｍ以下である。

結び
上記の実施形態は、理解を明快にする目的である程度詳細に説明してきたが、特定の変更及び修正を添付の特許請求の範囲内で行ってよいことは明らかであろう。本実施形態の方法、システム及び装置を実施する多くの代替様式があることに留意されたい。したがって、本実施形態は、限定的ではなく、例示的とみなすべきであり、実施形態は、本明細書で示す詳細に限定すべきではない。

Claims (26)

1. 方法であって、
   プラズマ室において、原子層堆積（ＡＬＤ）によって基板のパターン・マスク層上に第１の共形層を堆積することであって、前記基板は、第１の材料層及び前記第１の材料層の上にある前記パターン・マスク層を含み、前記パターン・マスク層は、前記第１の共形層を堆積する前、第１の粗さを有する、堆積することと、
   前記プラズマ室において、前記パターン・マスク層によって画定される前記第１の材料層の複数の第１のパターン・フィーチャを形成するため、前記第１の材料層をエッチングすることと
   を含み、前記複数の第１のパターン・フィーチャは、前記第１の材料層をエッチングした後、前記パターン・マスク層の前記第１の粗さよりも小さい第２の粗さを有する、方法。
2. 請求項１に記載の方法であって、前記第１の粗さは、第１のライン・エッジ・ラフネス（ＬＥＲ）及び第１のライン・ワイズ・ラフネス（ＬＷＲ）に対応し、前記第２の粗さは、第２のＬＥＲ及び第２のＬＷＲに対応し、前記第２のＬＥＲは、約２．０ｎｍ以下であり、前記第２のＬＷＲは、約２．０ｎｍ以下である、方法。
3. 請求項１に記載の方法であって、前記第１の共形層の厚さは、約０．５ｎｍから約５ｎｍの間である、方法。
4. 請求項１に記載の方法であって、
   前記パターン・マスク層を形成するため、マスク層上でリソグラフィ動作及びエッチング動作を実施すること
   を更に含む方法。
5. 請求項１に記載の方法であって、前記パターン・マスク層は、フォトレジスト材料を含む、方法。
6. 請求項１に記載の方法であって、前記パターン・マスク層は、ハード・マスク材料を含む、方法。
7. 請求項１に記載の方法であって、前記パターン・マスク層は、前記第１の材料層からの１つ又は複数の１次元（１−Ｄ）フィーチャ及び前記第１の材料層からの１つ又は複数の２次元（２−Ｄ）フィーチャを画定するように構成され、前記１つ又は複数の１−Ｄフィーチャと前記１つ又は複数の２−Ｄフィーチャとの間の限界寸法（ＣＤ）バイアスは、前記第１の材料層をエッチングした後、実質的に同様である、方法。
8. 請求項１に記載の方法であって、前記パターン・マスク層は、疎フィーチャ領域内の１つ又は複数の疎フィーチャ、及び前記疎フィーチャ領域よりも大きいフィーチャ密度を有する密フィーチャ領域内の１つ又は複数の密フィーチャを含み、前記１つ又は複数の疎フィーチャと前記１つ又は複数の密フィーチャとの間のＣＤバイアスは、前記第１の材料層をエッチングした後、実質的に同様である、方法。
9. 請求項１〜８のいずれか一項に記載の方法であって、前記基板は、前記第１の材料層の下にある第２の材料層を更に含み、前記方法は、
   前記プラズマ室において、ＡＬＤによって、前記複数の第１のパターン・フィーチャ、前記パターン・マスク層及び前記第２の材料層の露出表面上に第２の共形層を堆積することと、
   前記プラズマ室において、前記複数の第１のパターン・フィーチャによって画定される複数の第２のパターン・フィーチャを形成するため、前記基板の前記第２の材料層をエッチングすることと
   を更に含む、方法。
10. 請求項９に記載の方法であって、前記複数の第２のパターン・フィーチャは、前記第１の粗さ及び前記第２の粗さのそれぞれよりも小さい第３の粗さを有する、方法。
11. 請求項１０に記載の方法であって、前記第３の粗さは、第３のＬＥＲ及び第３のＬＷＲに対応し、前記第３のＬＥＲは、約１．５ｎｍ以下であり、前記第３のＬＷＲは、約１．５ｎｍ以下である、方法。
12. 請求項１〜８のいずれか一項に記載の方法であって、前記複数の第１のパターン・フィーチャの限界寸法は、約２０ｎｍ以下である、方法。
13. 請求項１〜８のいずれか一項に記載の方法であって、前記第１の共形層は、シリコン酸化物（ＳｉＯ_x）を含む、方法。
14. 請求項１〜８のいずれか一項に記載の方法であって、ＡＬＤによる前記第１の共形層の堆積は、
    （ａ）前記プラズマ室に、前記パターン・マスク層上に吸着する前駆体を導入することと、
    （ｂ）ある吸着制限量の前記第１の共形層を形成するため、プラズマにより前記前駆体を変換することと、
    （ｃ）所望の厚さの前記第１の共形層が前記パターン・マスク層上に堆積されるまで、前記前駆体を導入し、前記前駆体を変換する動作を繰り返すことと
    を含む、方法。
15. 方法であって、
    プラズマ室において、第１の深さで複数のフィーチャを形成するため、基板の前記第１の深さまでエッチングすることと、
    前記プラズマ室において、原子層堆積（ＡＬＤ）によって前記複数のフィーチャの側壁上に第１の不活性化層を堆積することと、
    前記プラズマ室において、前記複数のフィーチャを前記第１の深さよりも大きい第２の深さまでエッチングすることと
    を含み、前記第１の不活性化層は、前記第２の深さまでエッチングした後、側壁粗さを実質的に低減させるように構成される、方法。
16. 請求項１５に記載の方法であって、前記側壁のＬＷＲ及びＬＥＲ値の一方又は両方は、前記複数のフィーチャを前記第２の深さまでエッチングした後、約１．５ｎｍ以下である、方法。
17. 請求項１５に記載の方法であって、前記複数のフィーチャは、シャロー・トレンチ・アイソレーション（ＳＴＩ）フィーチャを含む、方法。
18. 請求項１５に記載の方法であって、前記複数のフィーチャのそれぞれの深さ対幅の縦横比は、１０：１以上である、方法。
19. 請求項１５に記載の方法であって、前記複数のフィーチャの限界寸法は、約２０ｎｍ以下である、方法。
20. 請求項１５に記載の方法であって、前記第１の深さ及び前記第２の深さのそれぞれは、約１００ｎｍ以上である、方法。
21. 請求項１５〜２０のいずれか一項に記載の方法であって、前記複数のフィーチャは、疎フィーチャ領域内の１つ又は複数の疎フィーチャ、及び前記疎フィーチャ領域よりも大きいフィーチャ密度を有する密フィーチャ領域内の１つ又は複数の密フィーチャを含み、前記複数のフィーチャの側壁に沿った前記第１の不活性化層の厚さは、前記疎フィーチャ領域及び前記密フィーチャ領域内で実質的に同様である、方法。
22. 請求項１５〜２０のいずれか一項に記載の方法であって、前記複数のフィーチャは、複数の構造体によって画定され、１つ又は複数の第１の構造体は、第１の材料を含み、１つ又は複数の第２の構造体は、前記第１の材料とは異なる第２の材料を含み、前記複数のフィーチャの側壁に沿った前記第１の不活性化層の厚さは、前記１つ又は複数の第１の構造体及び前記１つ又は複数の第２の構造体で実質的に同様である、方法。
23. 請求項１５〜２０のいずれか一項に記載の方法であって、前記複数のフィーチャは、複数の構造体によって画定され、前記構造体のそれぞれは、シリコン、ゲルマニウム又はそれらの組合せを含む、方法。
24. 請求項１５〜２０のいずれか一項に記載の方法であって、
    前記プラズマ室において、ＡＬＤによって前記複数のフィーチャの側壁上に第２の不活性化層を堆積することと、
    前記プラズマ室において、前記複数のフィーチャを前記基板内の前記第２の深さよりも大きい第３の深さまでエッチングすることと
    を更に含み、前記第２の不活性化層は、前記複数のフィーチャを前記第３の深さまでエッチングした後、側壁粗さを実質的に低減させるように構成される、方法。
25. 請求項１５から２０のいずれか一項に記載の方法であって、前記プラズマ室において前記複数のフィーチャをＡＬＤによって堆積し、エッチングする動作は、前記動作の間に真空破壊を導入せずに実施される、方法。
26. 請求項１５〜２０のいずれか一項に記載の方法であって、前記第１の不活性化層は、シリコン酸化物（ＳｉＯ_x）を含む、方法。