KR101674972B1 - 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자 - Google Patents

나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자 Download PDF

Info

Publication number
KR101674972B1
KR101674972B1 KR1020130163898A KR20130163898A KR101674972B1 KR 101674972 B1 KR101674972 B1 KR 101674972B1 KR 1020130163898 A KR1020130163898 A KR 1020130163898A KR 20130163898 A KR20130163898 A KR 20130163898A KR 101674972 B1 KR101674972 B1 KR 101674972B1
Authority
KR
South Korea
Prior art keywords
block
polystyrene
polybutadiene
polyethylene oxide
polyisoprene
Prior art date
Application number
KR1020130163898A
Other languages
English (en)
Other versions
KR20150075685A (ko
Inventor
김상욱
문형석
Original Assignee
한국과학기술원
기초과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 기초과학연구원 filed Critical 한국과학기술원
Priority to KR1020130163898A priority Critical patent/KR101674972B1/ko
Priority to US14/583,492 priority patent/US9812333B2/en
Publication of KR20150075685A publication Critical patent/KR20150075685A/ko
Application granted granted Critical
Publication of KR101674972B1 publication Critical patent/KR101674972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 자기조립을 이용한 나노 스케일 패터닝 방법에 관한 것으로, 블록공중합체의 자기조립 성질을 이용하여 라멜라형, 실린더형 등 원하는 형태의 나노 패턴을 형성할 수 있으며, 블록공중합체의 단점인 10㎚ 이하의 구조에서 낮은 segment interaction을 극복할 수 있다. 또한 단일 포토리소그래피를 사용함에도 기존의 나노 패턴에 비해 패턴 밀도를 두 배로 증가시킬 수 있으며, 패턴의 피치 및 주기를 조절할 수 있어 반도체 소자 등 회로의 고집적화가 요구되는 전자기기에 크게 활용할 수 있을 것으로 전망된다.

Description

나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자{Formation method of nano scale patterning and intergrated device for electronic apparatus manufacturing thereof}
본 발명은 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자에 관한 것으로, 보다 상세하게는 블록공중합체의 자기조립을 유도한 후, 무기 스페이서층을 형성하고, 블록공중합체를 제거하여 고밀도, 나노 스케일의 패턴을 형성할 수 있는 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자에 관한 것이다.
메모리 디바이스는 통상적으로 컴퓨터 또는 기타 전자 디바이스 내에 내부 반도체 집적 회로로서 제공된다. 메모리 디바이스는 보통 RAM(random access memory), ROM(read only memory), DRAM(dynamic random access memory), SDRAM(synchronous dynamic random access memory) 및 플래시 메모리를 포함하는 다수의 상이한 유형의 메모리가 있는데, 특히 플래시 메모리 디바이스는 광범위한 전자 애플리케이션을 위한 비휘발성 메모리의 인기 있는 공급원으로 발전했다. 플래시 메모리 디바이스는 통상적으로, 높은 메모리 밀도(집적도), 높은 신뢰성 및 낮은 전력 소비를 고려하여야 한다.
1947년 Bell 연구소에서 bipolor transistor가 개발된 이후 반도체 칩의 집적도는 무어의 법칙(Moore's law)에 따라 발전해왔다. 이러한 발전은 광식각 공정의 지속적인 발전에 힘입어 충실히 지켜져 왔으나, 최근 ITRS(International Technology Roadmap for Semiconductor)에 따르면 30 ㎚ 이하의 공정기술은 광식각 기술의 한계로 구현하기에는 많은 문제점들을 가지고 있는 것으로 알려져 있다. 이에 따라 새로운 원리를 바탕으로 다양한 나노패턴 제작기술들이 개발되고 있으며, 이 연구 분야들 중에서도 분자조립 나노구조에 대한 연구는 전 세계적으로 관심을 받고 있다.
이와 같이 플레시 메모리 등 반도체 소자에서 메모리 밀도를 높이기 위해 반도체 소자의 집적도를 높이려는 시도가 계속되고 있다. 평면적으로 각 단위 셀이 차지하는 면적이 감소하게 되었고, 이와 같은 단위 셀 면적의 감소에 대응하여, 수 내지 수 십 ㎚ 수준의 보다 작은 나노 스케일의 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고 있으며, 이에 따라 나노 스케일의 개구 사이즈(opening size)를 가지는 미세 콘택홀 패턴 또는 나노 스케일의 폭을 가지는 미세 라인 패턴과 같은 미세 패턴을 형성하기 위한 새로운 기술이 요구되고 있다.
반도체 소자 제조를 위한 미세 패턴 형성을 위하여 탑-다운 (top-down) 방식의 포토리소그래피(photolithography) 기술에만 의존하는 경우 광원의 파장 및 광학 시스템의 해상 한계 등으로 인해 분해능을 향상시키는 데 제한이 있다. 이러한 포토리소그래피 기술에서의 분해능 한계를 극복하고 차세대 미세 가공 기술을 개발하기 위한 노력중 하나로서 분자들의 자기조립 현상을 이용한 바텀-업 (bottom-up) 방식의 미세 구조 형성 방법들이 시도되었다.
분자조립 나노구조를 형성하는 가장 대표적인 고분자 소재는 블록공중합체(block copolymer; BCP)로 화학적으로 서로 다른 단위체 블록들이 공유결합을 통해 연결되어 있는 분자구조를 가지고 있다. 그로인해, 블록공중합체는 수 내지 수십나노 수준의 규칙성을 가지는 구(sphere), 실린더(cylinder), 라멜라(lamella) 등의 다양한 나노구조들을 형성할 수 있으며, 열역학적으로 안정하고, 나노구조의 크기와 물성을 합성 단계에서 디자인 할 수 있다는 장점을 가지고 있다. 또한, 병렬식 공정으로 나노구조를 대면적에서 빠르게 구현할 수 있으며, 블록공중합체 주형을 이용하여 무기, 유기 나노구조 박막 형성 후 주형의 제거가 쉬워, 나노와이어, 양자점, 자기저장매체, 비휘발성메모리 등 IT, BT, ET 분야에서 다양한 차세대 소자제작을 위한 나노패턴 제작기술로 집중적인 연구가 진행되고 있다.
그 중에서도 , 폴리스티렌 - 블록 - 폴리 (메틸 메타 크릴 레이트 ) ( PS -B- PMMA)는 합성이 용이하며, 팹에서 쉽게 적용할 수 있는 진공 열처리 공정 을 통해 높은 비율로 수직 층상 또는 실린더 나노 구조를 만들 수 있는 장점을 가지고 있다. 또한, PMMA 나노도메인의 선택적 에칭 이후의 패턴 전사 또한 용이하다. 그럼에도 불구하고, 매우 낮은 χ(segment interaction)값을 가지는 PS-b-PMMA는 12 ㎚ 이하의 패턴 형성이 불가능하며, 이러한 점은 현재 반도체 산업에서 요구하는 10 ㎚ 스케일 패턴에서 문제점으로 작용할 수 있다.
대한민국 등록특허 10-1291223 (2013년 07월 24일) 대한민국 공개특허 10-2010-0014768 (2010년 02월 11일) 대한민국 공개특허 10-2012-0119998 (2012년 11월 01일)
본 발명은 상기와 같은 문제점을 해결하기 위해 블록공중합체의 자기조립을 유도한 후, 무기 스페이서층을 형성하고, 블록공중합체를 제거하여 고밀도, 나노 스케일의 패턴을 형성할 수 있는 나노 스케일 패터닝 방법의 제공을 목적으로 한다.
본 발명의 다른 목적은 상기 방법으로부터 제조된 패턴을 에칭 마스크로 사용하여 에칭된 기판을 포함하는 전자기기용 집적소자에 관한 것으로, 기존의 나노 패턴에 비해 고밀도이며, 20 ㎚ 이하의 미세한 스케일을 가지는 실리콘 라인 패턴이 포함된 전자기기용 집적소자의 제공을 목적으로 한다.
본 발명은 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자에 관한 것이다.
본 발명의 일 양태는
a) 기판 상에 리소그래피를 이용하여 포토레지스트 패턴을 형성하는 단계;
b) 상기 포토레지스트 패턴이 포함된 기판 상에 두 종류 이상의 단위체 블록을 포함하는 블록공중합체 박막을 형성하는 단계;
c) 상기 블록공중합체 중 어느 하나의 단위체 블록을 선택적으로 제거하는 단계;
d) 상기 c) 단계의 블록공중합체 박막 표면에 무기 스페이서층을 형성하는 단계; 및
e) 상기 d) 단계의 나머지 블록공중합체 박막을 제거하는 단계;
를 포함하는 자기조립을 이용한 나노 스케일 패터닝 방법에 관한 것이다.
본 발명의 다른 양태는 상기 b) 단계가
b1) 포토레지스트 패턴을 통해 노출된 영역에 블록공중합체 박막을 형성하는 단계; 및
b2) 상기 블록공중합체 박막을 열처리하여 상기 포토레지스트 패턴을 통해 노출된 영역에 자기조립 나노구조체를 형성시키는 단계;
를 포함하는 자기조립을 이용한 나노 스케일 패터닝 방법에 관한 것이다.
본 발명의 또 다른 양태는 상기 e) 단계가
e1) 상기 무기 스페이서층 중 제 1방향과 평행한 면에 형성된 부분을 제거하는 단계; 및
e2) 나머지 블록공중합체 박막을 제거하는 단계;
를 포함하는 나노 스케일 패터닝 방법에 관한 것이다.
본 발명의 또 다른 양태는 상기 e) 단게 뒤에 f) 단계로
f) 상기 e) 단계 기판에서 무기 스페이서층을 에칭 마스크로 이용하여 기판 표면을 에칭하는 단계;
를 더 포함하는 나노 스케일 패터닝 방법에 관한 것이다.
또한 본 발명에서 상기 무기 스페이서층 형성은 저항 가열증착, 전자빔 가열증착, 고주파 가열증착, 레이저빔 가열증착, DC 스퍼터, RF 스퍼터, 바이어스 스퍼터, 이온 플레이팅, 에피택시얼, 상압 CVD법, 감압 CVD법, 플라즈마 CVD, 광 CVD 법 및 atomic layer deposition(ALD) 등에서 선택되는 어느 하나 또는 둘 이상의 방법으로 형성할 수 있다.
또한 본 발명에서 상기 포토레지스트는 노볼락 고분자, 폴리비닐페놀, 아크릴레이트, 노보닌 고분자, 폴리테트라플루오르에틸렌, 실세스퀴옥산 고분자, 폴리메틸메타크릴레이트, 터폴리머, 폴리-1-부텐 술폰, 노볼락계 포지티브 전자 레지스트, 폴리(메틸-알파클로로아크릴레이트-알파메틸스티렌 공중합체, 폴리(글리시딜 메타크릴레이트-에틸아크릴레이트 공중합체 및 폴리클로로메틸스티렌으로 구성된 군에서 선택되는 어느 하나 또는 둘 이상의 고분자 수지를 포함할 수 있다.
또한 본 발명에서 상기 리소그래피는 광리소그래피, 소프트리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피로 구성된 군에서 선택되는 어느 하나 또는 둘 이상의 방법으로 수행할 수 있다.
또한 본 발명에서 상기 블록공중합체는 폴리스티렌-블록-폴리메틸메타크릴레이트, 폴리부타디엔-폴리부틸메타크릴레이트, 폴리부타디엔-블록-폴리디메틸실록산, 폴리부타디엔-블록-폴리메틸메타크릴레이트, 폴리부타디엔-블록-폴리비닐피리딘, 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트, 폴리부틸아크릴레이트-블록-폴리비닐피리딘, 폴리이소프렌-블록-폴리비닐피리딘, 폴리이소프렌-블록-폴리메틸메타크릴레이트, 폴리헥실아클리레이트-블록-폴리비닐피리딘, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트, 폴리이소부틸렌-블록-폴리메틸메타크릴레이트, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트, 폴리이소부틸렌-블록-폴리디메틸실록산, 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트, 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트, 폴리스티렌-블록-폴리부틸메타크릴레이트, 폴리스티렌-블록-폴리부타디엔, 폴리스티렌-블록-폴리이소프렌, 폴리스티렌-블록-폴리디메틸실록산, 폴리스티렌-블록-폴리비닐피리딘, 폴리에틸에틸렌-블록-폴리비닐피리딘, 폴리에틸렌-블록-폴리비닐피리딘, 폴리비닐피리딘-블록-폴리메틸메타크릴레이트, 폴리에틸렌옥사이드-블록-폴리이소프렌, 폴리에틸렌옥사이드-블록-폴리부타디엔, 폴리에틸렌옥사이드-블록-폴리스티렌, 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트, 폴리에틸렌옥사이드-블록-폴리디메틸실록산, 폴리스티렌-블록-폴리에틸렌옥사이드, 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌, 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔, 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔, 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔, 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트, 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트, 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌, 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌, 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌, 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트, 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌, 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌, 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌, 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌, 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌, 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌, 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌, 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌, 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘, 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌로 구성된 군에서 선택되는 어느 하나 또는 둘 이상을 사용할 수 있다.
본 발명의 또 다른 양태는 나노 스케일의 패턴을 에칭 마스크로 이용하여 부분 에칭된 기판을 포함하는 전자기기용 집적소자로, 상기 기판에서 실리콘 라인 패턴 피치의 길이는 1 내지 20 ㎚, 피치의 주기는 1 내지 30 ㎚인 전자기기용 집적소자에 관한 것이다. 이때 상기 실리콘 라인 패턴은 판상형 또는 실린더형일 수 있으며, 상기 실린더형을 가지는 실리콘 라인 패턴은 내부에 하나 이상의 중공을 가질 수 있다.
또한 상기 실리콘 라인 패턴은 상부의 무기 스페이서층 패턴과 하부의 실리콘 라인이 결합된 형태일 수 있으며, 실리콘 라인 패턴은 광리소그래피, EUV 리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피에서 선택되는 어느 하나 또는 둘 이상의 나노 리소그래피로 형성한 것일 수 있다.
본 발명에 따른 나노 스케일 패터닝 방법은 블록공중합체의 자기조립 성질을 이용하여 라멜라형, 실린더형 등 원하는 형태의 나노 스케일 패턴을 형성할 수 있으며, 블록공중합체의 단점인 10㎚ 이하의 구조에서 낮은 segment interaction을 극복할 수 있다.
또한 단일 포토리소그래피를 사용함에도 기존의 나노 패턴에 비해 패턴 밀도를 두 배로 증가시킬 수 있으며, 5㎚ 이하의 정밀한 패턴의 피치 및 주기를 형성 및 조절할 수 있다.
또한 본 발명의 제조방법에 따라 제조된 나노 스케일의 패턴은 높은 에칭 저항성을 가져 미세 나노 패턴을 마스크로 사용할 수 있으며, 이를 통해 하부 기판으로 5㎚ 이하의 패턴을 손쉽게 전송할 수 있어 반도체 소자 등 회로의 고집적화가 요구되는 전자기기에 크게 활용할 수 있을 것으로 전망된다.
도 1은 폴리머의 조성비에 따라 형성되는 블록공중합체의 다양한 나노 구조들을 설명하기 위한 개략도이다.
도 2는 나노 스케일 박막 패턴을 형성하는 과정을 개략적으로 도시한 순서도로 A는 라멜라형(lamellar), B는 실린더형(cylinder)을 나타낸다.
도 3 및 도 4는 나노 스케일 박막 패턴을 형성하는 과정을 단면도의 형태로 개략적으로 도시한 순서도이다.
도 5는 포토레지스트 층이 증착된 기판을 도시한 것이다.
도 6은 포토레지스트 층에 패턴부가 형성된 기판을 도시한 것이다.
도 7은 포토레지스트 층 패턴부에 라멜라 형태의 블록공중합체 박막이 증착된 기판을 도시한 것이다.
도 8은 도 7의 블록공중합체 박막 중 일부 단위체 블록이 제거된 기판을 도시한 것이다.
도 9는 포토레지스트 층 패턴부에 실린더 형태의 블록공중합체 박막이 증착된 기판을 도시한 것이다.
도 10은 도 9의 블록공중합체 박막 중 일부 단위체 블록이 제거된 기판을 도시한 것이다.
도 11은 실시예 1 내지 6을 통해 증착된 박막 패턴을 도시한 SEM 사진이다.
도 12는 실시예 7, 8을 통해 제조된 블록공중합체 패턴 및 나노 패턴을 도시한 것으로, A는 실시예 7의 블록공중합체 패턴, B는 실시예 8의 블록공중합체 패턴, C는 실시예 7의 나노 패턴, D는 실시예 8의 나노 패턴을 도시한 SEM 사진이다.
도 13은 실시예 9를 통해 제조된 블록공중합체 패턴 및 박막 패턴을 도시한 것으로, A는 실시예 9의 무기 스페이서층 형성 후 패턴, B는 무기 스페이서층 에칭 후 패턴, C는 잔여 블록공중합체 박막 제거 후의 패턴을 도시한 SEM 사진이다.
도 14는 실시예 10, 11을 통해 제조된 Si 기판 에칭을 도시한 SEM 사진으로 A는 실시예 10, B는 실시예 11을 나타낸다.
이하 첨부된 도면 및 구체예들을 참조하여 본 발명에 따른 나노 스케일 패터닝 방법 및 상기 나노 스케일의 패턴을 에칭 마스크로 이용하여 부분 에칭된 기판을 포함하는 전자기기용 집적소자에 대해 상세히 설명한다. 다만 하기 구체예 또는 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 구체예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
또한 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
먼저 도 3을 통해 본 발명에서 사용하는 용어 ‘제 1 방향’ 및 ‘제 2 방향’을 설명하면, D1과 같이 기판의 여러 면 중 포토레지스트 및 나노 구조체가 형성되는 면과 평행한 방향으로, 도 2와 같이 기판의 장방향과 평행한 방향을 의미한다. 또한 제 2 방향은 제 1 방향과 수직인 방향을 의미한다.
본 발명에 따른 나노 스케일 패턴 형성 방법은 블록공중합체의 자기조립현상을 이용하는 것으로, 도 1을 참조하여 생성할 수 있는 다양한 나노구조를 먼저 설명한다. 구체적으로 도 1은 Self-consistent mean field theory에 따라 이중 블록 공중합체의 자기조립 나노구조를 예상하는 상태도로서 도 1에서 x축은 fA를 나타내고, y축은 χN를 나타낸다. N(degree of polymerization)은 고분자의 크기이고, χ(segment interaction)는 두 블록들 간의 상호반응도이다. A가 제1 폴리머 블록을 나타내고, B가 A-블록-A를 포함하는 상기 제1 폴리머 이외의 제2 폴리머 블록을 나타낼 때, fA는 A의 상대적인 조성비로 정의된다. fB는 B의 상대적인 조성비를 나타내는 것으로 정의할 수 있다.
도 1에서 χN < 10일 경우에는 블록 공중합체가 무질서하게 형성되고, 10 < χN < 100일 경우, fA = NA/(NA + NB) ≤ 0.18 내지 0.23일 때에는 B 블록 기질로 둘러싸인 체심입방격자(body centered cubic)의 구형(sphere)의 나노구조가 형성된다. 또한, fA ≤ 0.30 내지 0.35일 때에는 상기 구형을 형성하는 나노도메인(nanodomain)이 육방격자(hexagonal lattice)로 실린더(cylinder)의 나노구조를 형성하며, fA 가 더욱 증가하여 0.35 ≤ fA ≤ 0.40일 때에는 상기 실린더 형태가 둘씩 연속적으로 연결되는 자이로이드(gyroid)의 나노구조가 형성된다. 최종적으로 fA ≒ 0.5일 때에는 판상(lamellae)의 나노구조가 형성된다.
이와 관련하여, fB = NB/(NA + NB) ≤ 0.18 내지 0.23일 때에는 A 블록 기질로 둘러싸인 체심입방격자(body centered cubic)의 구형(sphere)의 나노구조가 형성된다. 또한, fB ≤ 0.30 내지 0.35일 때에는 상기 구형을 형성하는 나노도메인(nanodomain)이 육방격자(hexagonal lattice)로 실린더(cylinder)의 나노구조를 형성하며, fB가 더욱 증가하여 0.35 ≤ fB ≤ 0.40일 때에는 상기 실린더 형태가 둘씩 연속적으로 연결되는 자이로이드(gyroid)의 나노구조가 형성된다. 최종적으로 fB ≒ 0.5일 때에는 판상(lamellae)의 나노구조가 형성된다.
도 3 및 도 4를 참조하여 본 발명에 따른 자기조립을 이용한 나노 스케일 금속 패터닝 형성방법을 설명하면, 먼저 a) 단계와 같이 기판 상에 리소그래피를 이용하여 포토레지스트 패턴을 형성하는 단계를 수행한다. (도 3, 4에서 (a))
상기 기판(110)은 전자기기용 지지체로 당업계에서 보편적으로 사용하는 것이라면 종류에 상관없이 사용 가능하다. 예를 들어 실리콘과 같은 반도체 기판으로 이루어질 수 있다.
본 발명에 따른 포토레지스트 패턴(120)은 블록공중합체 박막이 형성될 자리를 결정하며, 블록공중합체 내에 형성되는 자기조립 나노구조체가 기판의 수직방향(제 2 방향)으로 안정적으로 성장하게 하는 역할을 수행한다.
본 발명에 따른 포토레지스트 패턴은 제한하는 것은 아니나, 주로 유기물 포토레지스트를 이용하여 제조할 수 있다. 상기 유기물 포토레지스트는 본 발명에서 종류를 제한하는 것은 아니나 예를 들어 노볼락(Novolac) 고분자, 폴리비닐페놀(polyvinylphenol: PVP), 아크릴레이트(acrylate), 노보닌(Norbornene) 고분자, 폴리테트라플루오르에틸렌(polytetrafluoroethylene:PTFE), 실세스퀴옥산(silsesquioxane) 고분자, 폴리메틸메타크릴레이트(polymethylmethacrylate: PMMA), 터폴리머(Terpolymer), 폴리-1-부텐 술폰 [poly(1-butene sulfone): PBS], 노볼락계 포지티브 전자 레지스트(Novolac based Positive electron Resist: NPR), 폴리(메틸-알파클로로아크릴레이트-알파메틸스티렌 공중합체 (poly(methyl-α-chloroacrylate-co-α-methyl styrene: ZEP), 폴리(글리시딜 메타크릴레이트-에틸아크릴레이트 공중합체(glycidyl methacrylate-co-ethyl acrylate: COP) 및 폴리클로로메틸스티렌(polychloromethylstyrene: PCMS)으로 구성된 군에서 선택되는 어느 하나 또는 둘 이상의 고분자 수지 등을 들 수 있다. 또한 포지티브(positive) 포토레지스트 또는 네거티브(negative) 포토레지스트 모두 가능하며, 본 발명이 이에 한정하는 것은 아니다.
본 발명에 있어서, 상기 리소그래피는 광리소그래피, 소프트리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피(Scanning Probe Lithography)로 구성된 군에서 선택되는 어느 하나 또는 둘 이상인 것을 특징으로 할 수 있다.
광리소그래피는 기판상에 포토레지스트를 형성 후 파장에 따라 광원으로 g-선[g-line(436 ㎚)], h-선[h-line(405 ㎚)], i-선[i-line(365 ㎚)], KrF(248 ㎚) 레이저, ArF(193 ㎚) 레이저 및 157 ㎚ 파장을 이용한 DUV(Deep Ultraviolet) 리소그래피, X선을 이용한 PXR (Proximity X-Ray), 전자빔을 이용한 전자빔 프로젝션 리소그래피(E-beam Projection Lithography), 13.5 ㎚의 극자외선을 이용한 극자외선 리소그래피(Extreme Ultraviolet Lithography)등을 사용하여 노광 후 현상액(developing solution)을 이용하여 현상해내는 방법이다.
소프트리소그래피는 미세접촉인쇄(Microcontact Printing), 전자 미세접촉인쇄(Electrical Microcontact Printing), 전사인쇄(Transfer Printing)가 있는데, 이들 방법은 적당한 알칸에티올(alkanethiol) 용액을 탄성중합 폴리(디메틸실록산) [elastomeric (poly(dimethylsiloxane): elastomeric PDMS) 스탬프에 잉크처럼 묻혀서 알칸티올(alkanethiol)이 찍히는 부분에 '잉크 분자(ink molecule)'가 전달되도록 하는 방법이다.
나노임프린트(Nanoimprint)는 열적으로 고분자 층을 유동성 있게 만든 다음 패턴이 있는 주형을 접촉시키고 물리적으로 눌러서 고분자 층에 원하는 패턴을 만들어 내는 방법이다.
스캐닝 프로브 리소그래피(Scanning Probe Lithography)는 미세 탐침(tip)을 이용하여 시료표면에 직접 힘을 가하여 형상을 기계적으로 변형하는 방법을 통해 패턴을 가공하는 것을 특징으로 한다.
본 발명에서는 기판에 패턴을 형성하기 위해 유기물 포토레지스트를 사용하며, 종래 무기물 포토레지스트를 사용하던 방법에 비해서 유기물 포토레지스트를 사용할 경우 블록공중합체의 나노구조체 제조 후에 상기 유기물 포토레지스트의 제거가 용이하다는 장점이 있다.
도 5 및 도 6을 통해 이를 더욱 상세히 설명하면, 기판(110) 표면에 먼저 포토레지스트 층(120)을 형성한다. 상기 포토레지스트 층은 패턴의 형태에 따라 제거부(121) 및 유지부(122)로 나눌 수 있으며, 상기 제거부 및 유지부가 차지하는 제 1 영역(A1) 및 제 2 영역(A2)의 크기를 조절하는 것으로 나노 패턴의 밀도 및 간격을 조절할 수 있다.
도 6은 상기 포토레지스트 층(120) 중 제거부(121)를 제거하고 유지부(122)만 남긴 상태로서 제거부가 남아있던 자리에 블록공중합체 박막이 형성되어 패턴을 더욱 조밀하게 형성할 수 있게 된다.
본 발명에서 기판에 형성되는 유기물 포토레지스트 패턴은 리소그라피에 의해 형성되며, 상기 유기물 포토레지스트 패턴은 열처리에 의해 유도되는 블록공중합체의 나노구조와의 커플링에 의해 블록공중합체의 배향을 조절할 수 있다. 예를 들어, 유기물 포토레지스트 패턴의 종횡비가 클수록 블록공중합체의 상관 길이(correlation length)가 길어져서 정렬이 더욱 쉽게 되고, 두꺼운 블록공중합체를 증착해도 넘치지 않게 공정을 진행할 수 있다. 본 발명에서, 블록공중합체의 나노구조 배향을 제어하기 위해서는 유기물 포토레지스트 패턴의 두께가 100 ㎚ 내지 1㎛이고, 유기물 포토레지스트 패턴 사이의 간격이 1 ㎚ 내지 900 ㎚인 것이 바람직하다. 단, 상기 범위는 블록공중합체의 정렬도가 우수하게 나타나는 경우의 패턴이며, 상기 범위를 벗어나더라도 블록공중합체의 배향을 조절하는 것은 가능하나, 정렬도가 떨어진다.
본 발명의 리소그라피 공정에 사용되는 유기물 포토레지스트는 리소그라피 공정에 사용되는 광원에 따라 결정된다. 즉, 광원이 g-선[g-line(436 ㎚)], h-선[h-line(405 ㎚)] 및 i-선[i-line(365 ㎚)]일 경우는 유기물 포토레지스트로서 노볼락(novolac) 고분자를 사용하고, KrF(248 ㎚) 레이저일 경우는 폴리비닐페놀(polyvinylphenol)을 사용하며, ArF(193 ㎚) 레이저일 경우는 아크릴레이트(acrylate) 또는 노보닌(Norbornene) 고분자를 사용하고, 심자외선(Deep Ultraviolet: DUV) 또는 F2 엑시머 레이저(157)일 경우는 폴리테트라플루오르에틸렌(polytetrafluoroethylene: PTFE) 또는 실세스퀴옥산(Silsesquioxane) 고분자를 사용하는 것이 바람직하다. 또한, 광원이 전자 빔(Electron Beam), X-선(X-ray), 극자외선 (Extreme UV, 13.4 ㎚) 또는 이온 빔(Ion Beam)일 경우 폴리메틸메타크릴레이트(poly MethylMethacrylate: PMMA), 터폴리머(Terpolymer), 폴리-1-부텐 술폰 [poly(1-butene sulfone): PBS], 노볼락계 포지티브 전자 레지스트(Novolac based Positive electron Resist: NPR), 폴리(메틸알파클로로아크릴레이트-알파메틸스티렌 공중합체(poly(methyl-α-chloroacrylate-co-α-methyl styrene: ZEP), 폴리(글리시딜 메타크릴레이트-에틸아크릴레이트 공중합체(glycidyl methacrylate-co-ethyl acrylate: COP) 또는 폴리클로로메틸스티렌(polychloromethylstyrene: PCMS) 등의 고분자를 사용하는 것이 바람직하다
포토레지스프 패턴이 형성되면, 다음으로 b) 단계와 같이 상기 포토레지스트 패턴이 포함된 기판 상에 두 종류 이상의 단위체 블록을 포함하는 블록공중합체 박막을 형성할 수 있다. 이를 더욱 상세하게 설명하면 상기 b) 단계는 b1) 포토레지스트 패턴을 통해 노출된 영역에 블록공중합체 박막을 형성하는 단계; 및 b2) 상기 블록공중합체 박막을 열처리하여 상기 포토레지스트 패턴을 통해 노출된 영역에 자기조립 나노구조체를 형성시키는 단계;를 포함하여 수행될 수 있다.
본 발명에 따른 블록공중합체는 두 가지 이상의 서로 다른 구조 또는 성질을 가지는 단위체 블록들이 공유 결합을 통해 하나의 고분자로 결합된 형태의 기능성 고분자를 통칭하는 것으로 블록공중합체를 구성하는 각 단위체 블록들은 각각의 화학구조의 차이로 인해 서로 다른 물성 및 선택적 용해도를 가진다. 이는 블록공중합체가 용액상 혹은 고체상에서 상분리 또는 선택적 용해에 의해 자기조립 구조 (self-assembled structure)를 형성하게 되는 원인이 된다. 블록공중합체가 자기조립을 통해 특정 형상의 미세 구조를 형성하는 것은 상기 단위체 블록들의 물리/화학적 특성에 영향을 받는다. 예를 들면, 2 개의 서로 다른 구조체로 이루어진 블록공중합체 (diblock copolymer)가 벌크(bulk) 기판 상에서 자기조립되는 경우, 블록 공중합체를 구성하는 각 단위체 블록 사이의 부피 비율 (volume fraction)은 각 단위체 블록의 분자량에 일차적으로 영향을 받는다. 블록 공중합체의 자기조립 구조는 두 단위체 블록 사이의 부피 비율에 따라 3차원 구조인 큐빅(cubic) 및 이중 나선형 (double gyroid), 그리고 2차원 구조인 조밀 육방 기둥 (hexagonal packed column) 구조 및 판상 (lamellar) 구조 등과 같은 다양한 구조들 중 어느 하나의 구조가 결정된다. 이 때, 각 구조 내에서의 각 단위체 블록의 크기는 해당 단위체블록의 분자량에 비례하게 된다.
본 발명에 따른 블록공중합체는 하나 이상의 친수성 단위체 블록과 하나 이상의 소수성 단위체 블록이 서로 중합되어 이루어진 것을 포함할 수 있다. 이때 각 단위체 블록의 분자량비는 전체 블록공중합체 분자량이 100이라 하면, 친수성 단위체 블록 20 내지 80 : 소수성 단위체 블록 80 내지 20인 것이 바람직하다.
일예로 각 단위체 블록의 분자량비가 50 : 50이면 패턴화된 구조를 가지는 판상형(라멜라형) 나노구조체가 형성될 수 있으며, 70 : 30이면 패턴화된 구조를 가지는 실린더형 나노구조체가 형성될 수 있다. 또한 조성비에 따라 자이로이드형 또는 구형 나노구조체가 형성될 수 있으며, 본 발명이 이에 한정하는 것은 아니다.
본 발명에 따른 상기 블록공중합체로 예를 들면, 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-blockpolymethylmethacrylate), 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-blockpolybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산 (polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트 (polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘 (polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘 (polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-block-polyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트(polyisoprene-block-polymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-block-polyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-block-polymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtyleneblock-polydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylmethacrylateblock-polybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트 (polyethylethylene-blockpolymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트 (polystyrene-block-polybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-blockpolyisoprene), 폴리스티렌-블록-폴리디메틸실록산 (polystyrene-block-polydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘(polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘 (polyethylene-blockpolyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridine-blockpolymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-block-polyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트(polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산(polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-block-polyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-blockpolymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔(polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔 (polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-blockpolybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트(polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-blockpolybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-blockpolyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌(polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-blockpolybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-blockpolyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-blockpolydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-blockpolymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌(polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌(polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌(polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-blockpolyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxideblock-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylateblock-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드(polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)로 구성된 군에서 선택되는 어느 하나 또는 둘 이상을 사용할 수 있으나, 본 발명이 이에 한정하는 것은 아니며, 이외에도 자기조립에 따른 구조를 형성할 수 있는 블록공중합체라면 어느 것을 사용하여도 무방하다.
상기와 같이 본 발명에 따른 블록공중합체는 포토레지스트 패턴을 통해 노출된 영역에 블록공중합체 박막을 형성할 수 있다. 이때 기판 표면이 블록공중합체에 중립적인 표면을 형성하기 위해 자기조립 단분자층(Self-assembled Monolayer: SAM), 폴리머 브러쉬(Polymer Brush) 및 가교된 랜덤 공중합체 매트(cross-linked random copolymer mat : MAT) 중에서 선택되는 어느 하나의 방법을 이용하여 블록공중합체 박막을 형성할 수 있으며 본 발명이 이에 한정하는 것은 아니나, 바람직하게는 브러쉬 처리를 하는 것이 좋다. 상기 브러쉬 처리는 소수성 단위체 블록과 친수성 단위체 블록의 계면장력의 균형을 맞추어 기판 표면에 라멜라상 또는 실린더상의 나노도매인을 표면에 수직한 형태로 생성하기 위한 표면개질이다. 또한 자연적으로 형성되는 블록공중합체의 분자조립 나노구조는 그 배열이 불규칙하고 많은 결함을 포함할 수 있는데, 이러한 결함을 최소화하여 원하는 형태의 나노도메인을 배향할 수 있다는 장점이 있다.
블록공중합체 박막이 형성된 기판은 열처리(annealing)하여 상기 포토레지스트 패턴을 통해 노출된 영역에 자기조립 나노구조체를 형성시킬 수 있다. 열처리방법은 열 어닐링, 용매 어닐링 및 그 조합을 포함할 수 있으며, 열처리 조건은 블록공중합체를 구성하는 단위체 블록의 종류에 따라 자유롭게 변경할 수 있으나, 100 내지 500℃에서 10 내지 100시간 동안 가열하여 수행하는 것이 바람직하다. 상기 열처리를 통해 각 단위체 블록의 조성비에 따라 여러 형태로 정렬되어 조립될 수 있다.
블록공중합체 박막이 형성된 기판은 상기 c) 단계와 같이 어느 하나의 단위체 블록을 선택적으로 제거하는 단계를 수행할 수 있다(도 3, 4의 (b)). 이는 수직 배향을 갖는 나노 크기의 트렌치를 형성하기 위한 것으로 본 발명에서는 제거 방법을 한정하고 있지 않으나 건식에칭 또는 습식에칭 중 어느 하나 이상의 방법을 사용할 수 있다. 습식에칭의 경우 초산(acetic acid)을 이용할 수 있으며, 건식에칭의 경우 reactive ion etch(RIE)를 이용하여 단위체 블록을 제거할 수 있다. 다만 판상형 구조의 경우 고분자에 따라 액체인 초산의 모세관력에 의해 제거 대상이 아닌 다른 단위체 블록 구조가 붕괴될 수 있으며, 이를 통해 패턴의 거침도가 크게 증가하여 이상적인 패턴의 전사가 불가능할 수 있다. 또한 RIE를 통한 단위체 블록의 제거는 고분자 내에 탄소 또는 산소의 유무에 따라 제거 속도에 차이가 있으므로, 이를 고려하여 에칭시간 및 세기를 결정하는 것이 중요하다.
도 7 내지 10을 통해 이를 더욱 상세히 설명하면, 유지부(122) 사이에 형성된 트렌치에 블록공중합체 박막(130)을 증착하고 이를 열처리하여 자기조립을 유도하면 상기 블록공중합체 박막(130)은 하나 이상의 친수성 단위체 블록(131)과 소수성 단위체 블록(132)이 형성될 수 있다. 그리고 도 8 또는 도 10과 같이 친수성 단위체 블록(131)을 제거하면, 소수성 단위체 블록(132)만이 남아 더욱 세밀한 패턴을 형성할 수 있다. 본 발명의 도면에서는 라멜라형(도 7, 8) 및 실린더(도 9, 10)형 만을 설명하고 있으나, 상기 설명과 같이 블록공중합체를 이루는 단위체 블록의 분자량비 등을 통해 여러 형태를 구현할 수 있으며, 본 발명이 이에 한정하는 것은 아니다.
상기와 같이 블록공중합체 박막 중 어느 하나의 단위체 블록을 선택적으로 제거한 후, 상기 c) 단계의 블록공중합체 박막 표면에 무기 스페이서층을 형성할 수 있다(도 3, 4의 (c)).
상기 무기 스페이서층은 에칭이 가능한 전도성 재료, 예를 들어 금속 함유 재료, 전도성 중합체, 금속 함유 중합체 복합체 등을 포함하는 물질로 이루어진 코팅층으로, 예를 들어 알루미늄, 티타늄, 아연, 텅스텐, 탄탈륨, 루테늄 등의 금속 또는 상기 금속의 산화물을 포함하거나, 루테늄 주석 질화물(RuTinN) 등과 같은 물질을 포함할 수 있다. 또한 본 발명에서 에칭에 대한 저항성을 높이기 위해 금속 성분을 포함하는 무기물을 기재하고 있으나, 경우에 따라 유기물을 더 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 발명에서 상기 무기 스페이서층은 증착방법에 한정하지 않으나, 물리적 증착 방법 (physical vapor deposition, PVD), 화학적 증착 방법(chemical vapor deposition, CVD) 모두 적용할 수 있으며, 예를 들어 저항 가열증착, 전자빔 가열증착, 고주파 가열증착, 레이저빔 가열증착 등의 진공증착; DC(direct current) 스퍼터, RF(radio frequency) 스퍼터, 바이어스 스퍼터 등의 스퍼터링; 이온 플레이팅, 에피택시얼, 상압 CVD법, 감압 CVD법, 플라즈마 CVD, 광 CVD 법 및 atomic layer deposition(ALD) 등에서 선택되는 어느 하나 또는 둘 이상의 방법을 사용할 수 있다. 이중 다양한 구조에서 무기 스페이서층의 구성성분에 상관없이 저온증착을 용이하게 할 수 있는 ALD법을 사용하는 것이 가장 바람직하다.
본 발명에서 상기 무기 스페이서층의 증착조건은 한정하고 있지 않으며, 본 발명의 목적을 달성할 수 있는 범위 내에서 자유롭게 조절이 가능하다. 일예로 100 내지 300 ℃, 비활성기체 분위기에서 1 내지 600초간 증착 가능하다.
상기 무기 스페이서층의 증착이 끝나면, 상기 e) 단계와 같이 나머지 블록공중합체 박막을 제거할 수 있다. 이때 상기 e) 단계는 e1) 상기 무기 스페이서층(140) 중 제 1방향과 평행한 면에 형성된 부분을 제거하는 단계(도 3, 4의 (d)); 및 e2) 나머지 블록공중합체 박막(132)을 제거하는 단계(도 3, 4의 (e));로 나눌 수 있다.
상기 e1) 단계는 도 3 및 4의 (d)와 같이 상기 무기 스페이서층(140) 중 제 1 방향(D1)과 평행한 면에 형성된 부분을 제거하는 단계로, 이를 통해 하나의 트렌치에서 두 개의 나노 패턴을 형성하는 것이 가능하며, 이를 통해 기존의 나노 패터닝 기술에 비해 고밀도의 나노 패턴을 효과적으로 형성할 수 있다는 장점이 있다.
상기 e1) 단계는 본 발명에서 제거방법을 한정하고 있지 않으나, 습식 식각 또는 건식 식각을 통해 제거할 수 있다. 예를 들어 플라즈마, reactive ion etching(RIE), inductively coupled plasma(ICP), magnetically enhanced RIE(MERIE), high density plasma 등의 건식식각 또는 일반적인 산을 이용한 습식식각 모두 가능하다. 상세하게는 유도 결합 플라즈마 반응성 이온 식각(ICP-RIE)을 이용하는 것이 좋은 높은 종횡비를 갖는 미세구조 에칭에 적합하지 않은 RIE의 단점을 보완하고, 라디칼의 방향성을 높여서 이방성에칭이 가능하므로 바람직하다.
e1) 단계가 끝난 기판은 남아있는 블록공중합체 박막(132)을 제거하여 고밀도의 금속 미세 패턴을 완성할 수 있다(도 3, 4의 (e)). 상기 블록공중합체의 박막은 상기 c) 단계의 단위체 블록 제거방법과 동일 또는 상이할 수 있으며, 예를 들어 O2-RIE를 통해 제거할 수 있다.
또한 본 발명에 따른 나노 패턴 제조방법은 상기 e) 단계 이후에 상기 방법으로 제조된 미세 나노 패턴을 마스크로 사용하고 하부 기판(110)을 에칭하여 패턴을 전사하는 f) 단계(도 3, 4의 (f))를 더 포함할 수 있다. 이는 본 발명에 따른 무기 스페이서층(도 3, 4의 140)의 높은 에칭 저항성을 이용한 것으로 추가적인 마스크 제조 없이 고밀도의 나노패턴을 간단하게 기판으로 전송할 수 있다는 장점이 있다.
상기 f) 단계에서 에칭 방법 및 에칭 조건은 본 발명에서 제한하지 않으며, 예를 들어 광리소그래피, EUV 리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피법을 이용하여 진행할 수 있다. 또한 무기 스페이서층을 형성하는 원료, 기판의 재질, 기판 두께, 나노 패턴의 형태 및 크기에 따라 에칭 조건을 자유롭게 변경할 수 있으며, 본 발명이 이에 한정하는 것은 아니다.
도 3 및 도 4를 참고하여 상기 f) 단계를 더욱 상세히 설명하면, e) 단계를 진행하여 형성된 나노 패턴(미 에칭 무기 스페이서층, 140)을 마스크로 하여 상기 기재된 나노 리소그래피법 중 어느 하나의 방법으로 기판을 에칭하면, 높은 에칭저항성을 가지는 나노 패턴은 에칭되지 않고 그대로 남게 되며, 상대적으로 나노 패턴에 비해 에칭저항성이 떨어지는 기판은 리소그래피에 의해 에칭되어 결과적으로 기판 표면 중 나노 패턴이 형성되지 않은 부분에 나노 패턴이 전송되게 된다.
상기 f) 단계를 통해 형성된 패턴을 실리콘 라인 패턴으로 하면, 상기 실리콘 라인 패턴은 패턴 중심을 기준으로 상부의 무기 스페이서층과 하부의 실리콘 라인이 결합된 형태를 가질 수 있다.
본 발명은 상기 제조방법을 통해 제조된 나노 스케일의 패턴을 에칭 마스크로 이용하여 부분 에칭된 기판을 포함하는 전자기기용 집적소자를 포함한다. 상기 전자기기용 집적소자는 의료용, 전자/정보, 광학, 센서 등 나노 크기의 디바이스를 포함한다. 예를 들어 광분할, 광학 필터, 광결정등 의광학 소재에 응용될 수 있으며, 필드 이펙트 트랜지스터 또는 NAND 플래시 메모리 디바이스 등의 채널 어레이 소자에 이용될 수 있다.
본 발명에 따른 전자기기용 집적소자는 상기와 같이 실리콘 라인 패턴을 가질 수 있다. 이때 도 3에서 실리콘 라인 패턴의 피치의 길이(d)는 1 내지 20 ㎚, 피치의 주기(L)는 1 내지 30 ㎚일 수 있다. 다만 상기 실리콘 라인 패턴 피치(d)는 무기 스페이서층의 증착 두께에 따라 바뀔 수 있으며, 피치의 주기(L)는 블록공중합체의 분자량에 의해 결정될 수 있다.
또한 도 4에서 실리콘 라인 패턴의 피치의 길이(d)은 상기와 동일할 수 있으며, 실린더 패턴에 형성된 중공의 직경(φ)은 1 내지 10 ㎚일 수 있다. 다만 상기 중공의 직경 또한 블록공중합체의 분자량에 의해 크기 및 개수가 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한 본 발명에 따른 전자기기용 집적소자에서 상기 실리콘 라인 패턴은 판상형 또는 실린더형일 수 있다. 또한 상기 실린더형을 가지는 실리콘 라인 패턴은 내부에 하나 이상의 중공을 가질 수 있다. 이때 중공의 크기는 제한하지는 않으나 직경 1 내지 10 ㎚일 수 있다.
또한 상기 실리콘 라인 패턴은 도 3, 4의 (f)와 같이 상부의 무기 스페이서층 패턴과 하부의 실리콘 라인이 결합된 형태일 수 있다. 이때 상기 실리콘 라인 패턴은 광리소그래피, EUV 리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피에서 선택되는 어느 하나 또는 둘 이상의 나노 리소그래피로 형성할 수 있다.
이하 하기 실시예를 바탕으로 본 발명에 따른 나노 스케일 금속 패터닝 방법을 더욱 상세히 설명한다.
(실시예 1 내지 6)
다음의 순서와 같이 에칭된 블록공중합체 박막이 형성된 기판에 무기 스페이서층을 형성하였으며, 무기 스페이서층 증착 조건의 변화에 따른 증착 형태 변화를 측정하여 도 11에 나타내었다.
1. 기판 전처리 및 포토레지스트 층 형성
먼저 황산(95 ~ 97%, MERCK)과 과산화수소(30%, JUNSEI)를 7:3의 비율로 혼합한 피라나 용액에 유리 기판(또는 Si/SiO2, 1 ㎝ × 1 ㎝)을 담가 110℃에서 1시간 동안 처리한 후, 탈염수에 세정하였다. 그리고 100 ㎚ 두께의 네거티브 톤 포토레지스트(SU-8, MicroChem Corp., US)를 기판 위에 스핀캐스트로 증착한 후, 95℃에서 60초간 가열하여 남아있는 용매를 제거하고, 포토레지스트 층의 밀도를 높였다.
2. 포토레지스트 패턴 형성
가열이 끝난 기판은 I-라인 포토리소그래피(Midas/MDA-6000 DUV, KR; 파장 365 ㎚, 강도 9.5 ㎠)를 이용하여 110℃에서 95초간 노광하여 패턴을 형성하였다. 그리고 프로필렌글리콜 메틸에테르아세테이트 용액에 60초간 담가 1㎛의 패턴을 현상하였다.
3. 블록공중합체 박막 및 패턴 형성
2를 통해 형성된 패턴 트랜치 내에 중량평균분자량 48 ㎏/mol의 폴리스티렌(PS) 및 중량평균분자량 46 ㎏/mol의 폴리메틸메타크릴레이트(PMMA)로 이루어진 폴리스티렌-블록-폴리메틸메타크릴레이트 박막을 스핀캐스팅을 통하여 100 ㎚ 두께로 증착하였으며 280℃에서 3시간 어닐링하였다. 어닐링이 끝난 블록공중합체 박막은 PS의 선택적 가교결합을 위해 UV 램프(λ : 255㎚)로 6J의 에너지를 조사하였다. 그리고 RIE(O2 reactive ion etching, 산소공급량 40 sccm, RF source power 100 W, 챔버 압력, 60 mTorr에서 에칭을 하여 PMMA 성분을 완전히 제거하였다.
4. 무기 스페이서층 형성
무기 스페이서층을 형성하기 위해 표 1에 기재된 것과 같이 금속 전구체, 처리온도 및 전구체 가열온도를 달리하여 증착하였다. 이때 각각의 전구체는 일정 평형증기압을 얻기 위해 상기 표에 기재된 가열온도로 가열하였다. 또한 반응가스 및 캐리어가스로 각각 물(H2O) 및 질소(N2)을 사용하였으며, 전환벨브를 사용하여 챔버에 주입하였다. 주입의 순서로는 금속전구체, 퍼지, 물, 퍼지 순이었으며, 캐리어가스의 주입유량은 50 sccm, 공정압력은 1 torr이었다.
[표 1]
Figure 112013118932710-pat00001
도 11과 같이 150℃에서 증착한 실시예 1을 제외하고 모든 온도에서 PS 나노템플릿의 분해가 발생하였으며, 증착온도가 높아질수록 분해정도가 심해지는 것을 알 수 있었다. 따라서 최적의 증착온도는 150℃ 이하인 것을 알 수 있었다.
(실시예 7, 8)
AL2O3 무기 스페이서층의 형성 및 에칭에 따른 나노 패턴의 형성을 알아보기 위해 금속 전구체로 트리메틸알루미늄(Al(CH3)3, 가열온도 : 10℃, 증착온도 150℃)을 사용하였으며, 블록공중합체를 구성하는 폴리스티렌과 폴리메틸메타크릴레이트의 중량평균분자량을 하기 표 2와 같이 달리한 것 이외에는 실시예 1 내지 6과 동일한 조건에서 무기 스페이서층을 형성하였으며, 추가적으로 무기 스페이서층 및 잔여 블록공중합체 박막을 다음과 같이 에칭하여 산화알루미늄(Al2O3) 나노 패턴을 제조하였다. 제조된 패턴의 형태를 SEM으로 측정하여 도 12에 나타내었다.
5. 무기 스페이서층 및 잔여 블록공중합체 박막의 에칭
무기 스페이서층의 상부 스페이서(제 1방향과 평행한 면)를 에칭하기 위해 inductivley coupled plasma raactive ion etching(ICP-RIE, Oxford Instruments, Plasmalab System 100)를 이용하였으며, 이때 에칭조건은 아르곤(Ar)가스 공급유량 20 sccm, RF source power 1,000W, RF shuck power 100W, 공정압력 100 mTorr 였다.
상부 스페이서의 에칭이 끝난 후, 남아있는 블록공중합체 박막(PS)을 제거하였다. 이때 RIE을 사용하였으며, 에칭조건은 산소공급량 40 sccm, RF source power 100 W, 챔버 압력 60 mTorr이었다.
(실시예 9)
블록공중합체를 구성하는 폴리스티렌과 폴리메틸메타크릴레이트의 중량평균분자량을 하기 표 2와 같이 하였으며, PMMA 제거 시 아세트산 세척을 통하여 제거하고, PS 제거 시 대기 분위기, 380℃에서 소성한 것 이외에는 실시예 7, 8과 동일한 조건에서 산화알루미늄(Al2O3) 나노 패턴을 제조하였다. 제조된 산화알루미늄(Al2O3) 나노 패턴의 형태를 SEM으로 측정하여 도 12에 나타내었다.
[표 2]
Figure 112013118932710-pat00002
도 11 내지 12와 같이, PS와 PMMA의 분자량이 각각 48 ㎏/mol, 46 ㎏/mol인 실시예 7의 경우, 블록공중합체의 주기(I0)는 약 46 ㎚이었으며(도 11A), 실시예 8의 경우, 약 30 ㎚의 주기를 형성하였다(도 12B). 또한 최종적으로 형성된 금속 나노 패턴의 주기(L)는 23 ㎚(실시예 7, 도 12C), 14 ㎚(실시예 8, 도 12D)로 블록공중합체의 분자량에 따라 금속 나노 패턴의 주기를 조절할 수 있으며 금속 나노 패턴의 주기가 블록공중합체의 주기에 정확히 절반임을 확인하여 동일 면적에서 산화알루미늄(Al2O3) 나노 패턴의 밀도가 두 배로 향상되었음을 알 수 있었다. 또한 형성된 금속 나노 패턴의 피치(d)의 길이는 5 ㎚로, 공정 중 증착된 무기 스페이서층의 증착두께와 동일함을 알 수 있었다.
또한 PS와 PMMA의 분자량이 각각 46 ㎏/mol, 21 ㎏/mol인 실시예 9의 경우 비대칭의 폴리스티렌-블록-폴리메틸메타크릴레이트를 사용하여 실린더 형상의 나노 패턴이 형성되며, 블록공중합체의 주기(I0)는 약 40 ㎚, 실린더의 크기는 약 20 ㎚임을 확인하였다(도 13B). 또한 최종적으로 형성된 실린더 형상의 금속 나노 패턴의 외경은 20 ㎚, 실린더 내부의 기공 크기는 7 ㎚(도 13C) 이며, 실린더의 높이는 약 30 ㎚로 일정한 형태의 패턴이 형성되었음을 확인할 수 있었다.
(실시예 10, 11)
실시예 8 및 10을 통해 제조된 산화알루미늄(Al2O3) 나노 패턴을 에칭마스크로 사용할 수 있는지를 알아보기 위해 ICP- RIE를 이용하여 Si 기판을 에칭하였으며, 이때 에칭조건은 O2 (13 SCCM) / C4F8 (40 SCCM), 3,000 의 RF 파워, 75 W RF 척파워, 10 mTorr 이었다.
에칭 결과 도 14와 같이 15 nm의 주기를 가지며 5 nm의 선폭을 가진 실리콘 라인 패턴(도 13A : 실시예 10, 도 13B : 실시예 11)을 성공적으로 형성할 수 있었다. 또한 Si 기판 에칭 전에 형성된 산화알루미늄(Al2O3) 나노 패턴은 도 14와 같이 나노와이어 형태(도 14의 A, Al2O3 nanowire)로 형성되고, 그 하부에 실리콘 와이어(도 14의 A, Si nanowire)가 형성되어, 산화알루미늄(Al2O3) 나노 패턴의 손상 없이 실리콘 기판(Si substate)이 효과적으로 에칭되어 실리콘 라인 패턴을 형성하였음을 확인할 수 있었다. 또한 실린더 형태의 산화알루미늄(Al2O3) 나노 패턴(B) 또한 산화알루미늄 나노튜브(Al2O3 nanotube) 및 실리콘 나노튜브(Si nanotube)가 성공적으로 형성되었음을 확인할 수 있었다.
이상으로 본 발명 내용의 특정한 부분을 상세히 기술하였는바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적 기술은 단지 바람직한 실시양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의하여 정의된다고 할 것이다.
100 : 나노 패터닝 형성 기판
110 : 기판
120 : 포토레지스트 패턴
121 : 제거부
122 : 유지부
130 : 블록공중합체 박막
131 : 친수성 단위체 블록
132 : 소수성 단위체 블록
140 : 무기 스페이서층

Claims (13)

  1. a) 기판 상에 리소그래피를 이용하여 유기물 포토레지스트 패턴을 형성하는 단계;
    b) 상기 유기물 포토레지스트 패턴이 포함된 기판 상에 두 종류 이상의 단위체 블록을 포함하는 블록공중합체 박막을 형성하는 단계;
    c) 상기 블록공중합체 중 어느 하나의 단위체 블록을 선택적으로 제거하는 단계;
    d) 상기 c) 단계의 블록공중합체 박막 표면에 무기 스페이서층을 형성하는 단계; 및
    e) 상기 d) 단계의 나머지 블록공중합체 박막 및 유기물 포토레지스트 패턴을 제거하는 단계;
    를 포함하며,
    상기 블록공중합체는 하나 이상의 친수성 단위체 블록과 하나 이상의 소수성 단위체 블록이 서로 중합되어 이루어진 것을 포함하며, 전체 블록공중합체 분자량 100을 기준으로, 친수성 단위체 블록 : 소수성 단위체 블록의 분자량비는 20 내지 80 : 80 내지 20인 자기조립을 이용한 나노 스케일 패터닝 방법.
  2. 제 1항에 있어서,
    상기 b) 단계는,
    b1) 유기물 포토레지스트 패턴을 통해 노출된 영역에 블록공중합체 박막을 형성하는 단계; 및
    b2) 상기 블록공중합체 박막을 열처리하여 상기 유기물 포토레지스트 패턴을 통해 노출된 영역에 자기조립 나노구조체를 형성시키는 단계;
    를 포함하는 나노 스케일 패터닝 방법.
  3. 제 1항에 있어서,
    상기 e) 단계는,
    e1) 상기 무기 스페이서층 중 제 1방향과 평행한 면에 형성된 부분을 제거하는 단계; 및
    e2) 나머지 블록공중합체 박막을 제거하는 단계;
    를 포함하는 나노 스케일 패터닝 방법.
  4. 제 1항에 있어서,
    상기 무기 스페이서층 형성은 저항 가열증착, 전자빔 가열증착, 고주파 가열증착, 레이저빔 가열증착, DC 스퍼터, RF 스퍼터, 바이어스 스퍼터, 이온 플레이팅, 에피택시얼, 상압 CVD법, 감압 CVD법, 플라즈마 CVD, 광 CVD 법 및 atomic layer deposition(ALD) 등에서 선택되는 어느 하나 또는 둘 이상의 방법으로 형성하는 것인 나노 스케일 패터닝 방법.
  5. 제 1항에 있어서,
    상기 유기물 포토레지스트는 노볼락 고분자, 폴리비닐페놀, 아크릴레이트, 노보닌 고분자, 폴리테트라플루오르에틸렌, 실세스퀴옥산 고분자, 폴리메틸메타크릴레이트, 터폴리머, 폴리-1-부텐 술폰, 노볼락계 포지티브 전자 레지스트, 폴리(메틸-알파클로로아크릴레이트-알파메틸스티렌 공중합체, 폴리(글리시딜 메타크릴레이트-에틸아크릴레이트 공중합체 및 폴리클로로메틸스티렌으로 구성된 군에서 선택되는 어느 하나 또는 둘 이상의 고분자 수지를 포함하는 나노 스케일 패터닝 방법.
  6. 제 1항에 있어서,
    상기 리소그래피는 광리소그래피, 소프트리소그래피, 나노임프린트 및 스캐닝 프로브 리소그래피로 구성된 군에서 선택되는 어느 하나 또는 둘 이상인 나노 스케일 패터닝 방법.
  7. 제 1항에 있어서,
    상기 블록공중합체는 폴리스티렌-블록-폴리메틸메타크릴레이트, 폴리부타디엔-폴리부틸메타크릴레이트, 폴리부타디엔-블록-폴리디메틸실록산, 폴리부타디엔-블록-폴리메틸메타크릴레이트, 폴리부타디엔-블록-폴리비닐피리딘, 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트, 폴리부틸아크릴레이트-블록-폴리비닐피리딘, 폴리이소프렌-블록-폴리비닐피리딘, 폴리이소프렌-블록-폴리메틸메타크릴레이트, 폴리헥실아클리레이트-블록-폴리비닐피리딘, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트, 폴리이소부틸렌-블록-폴리메틸메타크릴레이트, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트, 폴리이소부틸렌-블록-폴리디메틸실록산, 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트, 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트, 폴리스티렌-블록-폴리부틸메타크릴레이트, 폴리스티렌-블록-폴리부타디엔, 폴리스티렌-블록-폴리이소프렌, 폴리스티렌-블록-폴리디메틸실록산, 폴리스티렌-블록-폴리비닐피리딘, 폴리에틸에틸렌-블록-폴리비닐피리딘, 폴리에틸렌-블록-폴리비닐피리딘, 폴리비닐피리딘-블록-폴리메틸메타크릴레이트, 폴리에틸렌옥사이드-블록-폴리이소프렌, 폴리에틸렌옥사이드-블록-폴리부타디엔, 폴리에틸렌옥사이드-블록-폴리스티렌, 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트, 폴리에틸렌옥사이드-블록-폴리디메틸실록산, 폴리스티렌-블록-폴리에틸렌옥사이드, 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌, 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔, 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔, 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔, 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트, 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트, 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌, 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌, 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌, 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌, 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트, 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌, 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌, 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌, 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌, 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌, 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌, 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌, 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌, 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘, 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드, 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌로 구성된 군에서 선택되는 어느 하나 또는 둘 이상인 나노 스케일 패터닝 방법.
  8. 제 1항에 있어서,
    f) 상기 e) 단계 기판에서 무기 스페이서층을 에칭 마스크로 이용하여 기판 표면을 에칭하는 단계;
    를 더 포함하는 나노 스케일 패터닝 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020130163898A 2013-12-26 2013-12-26 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자 KR101674972B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130163898A KR101674972B1 (ko) 2013-12-26 2013-12-26 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
US14/583,492 US9812333B2 (en) 2013-12-26 2014-12-26 Nanoscale patterning method and integrated device for electronic apparatus manufactured therefrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130163898A KR101674972B1 (ko) 2013-12-26 2013-12-26 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자

Publications (2)

Publication Number Publication Date
KR20150075685A KR20150075685A (ko) 2015-07-06
KR101674972B1 true KR101674972B1 (ko) 2016-11-10

Family

ID=53482639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130163898A KR101674972B1 (ko) 2013-12-26 2013-12-26 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자

Country Status (2)

Country Link
US (1) US9812333B2 (ko)
KR (1) KR101674972B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558930B2 (en) * 2014-08-13 2017-01-31 International Business Machines Corporation Mixed lithography approach for e-beam and optical exposure using HSQ
JP6235974B2 (ja) * 2014-09-24 2017-11-22 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR102417998B1 (ko) 2015-07-07 2022-07-06 삼성전자주식회사 그래핀 나노패턴의 형성방법과 그래핀 함유 소자 및 그 제조방법
US10141155B2 (en) * 2016-12-20 2018-11-27 Kla-Tencor Corporation Electron beam emitters with ruthenium coating
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US10446394B2 (en) * 2018-01-26 2019-10-15 Lam Research Corporation Spacer profile control using atomic layer deposition in a multiple patterning process
KR102668454B1 (ko) 2018-12-28 2024-05-23 삼성전자주식회사 캐패시터를 갖는 반도체 소자 및 그 형성 방법
KR102458001B1 (ko) * 2020-09-24 2022-10-25 한국과학기술연구원 이온주입용 마스크 형성방법 및 이를 이용한 점결함 센터 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101291223B1 (ko) 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
KR20090083091A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
KR20110133828A (ko) * 2010-06-07 2011-12-14 삼성전자주식회사 포토레지스트 패턴 형성 방법
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
KR101545279B1 (ko) 2011-04-22 2015-08-20 주식회사 엘지화학 신규한 디블록공중합체, 이의 제조 방법 및 이를 사용한 나노 패턴 형성 방법
KR20130138877A (ko) * 2012-06-11 2013-12-20 한국과학기술원 전사층을 이용한 패턴 제조방법, 이에 의하여 제조된 패턴 및 그 응용

Also Published As

Publication number Publication date
US9812333B2 (en) 2017-11-07
KR20150075685A (ko) 2015-07-06
US20150187602A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR101674972B1 (ko) 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
US7560141B1 (en) Method of positioning patterns from block copolymer self-assembly
Gu et al. High aspect ratio sub‐15 nm silicon trenches from block copolymer templates
Son et al. Assembly of sub-10-nm block copolymer patterns with mixed morphology and period using electron irradiation and solvent annealing
US8486613B2 (en) Method of manufacturing nano-structure and method of manufacturing a pattern using the method
US9018649B2 (en) Method of producing nanopatterned articles, and articles produced thereby
US7632417B2 (en) Method for forming nanostructure having high aspect ratio and method for forming nanopattern using the same
KR101148208B1 (ko) 패턴화된 구조를 가지는 블록공중합체의 나노구조체 및 그 제조방법
KR101572109B1 (ko) 나노 구조체의 제조 방법 및 이를 이용한 패턴의 제조 방법
EP2300214B1 (en) Method for the fabrication of periodic structures on polymers using plasma processes
Hinsberg et al. Self-assembling materials for lithographic patterning: overview, status, and moving forward
JP4897947B2 (ja) ナノ構造体、多孔質ナノ構造体および機能性ナノ構造体の製造方法
US9645489B2 (en) Imprint lithography
WO2007058324A1 (ja) 高分子薄膜、パターン基板の製造方法、パターン転写体、及び磁気記録用パターン媒体
JP2016513594A (ja) ブロック共重合体の自己組織化によって基板上にリソグラフィフィーチャを提供する方法
KR20140087904A (ko) 블록 코폴리머 층의 패턴 형성 방법
KR101093204B1 (ko) 유기물 포토레지스트 교차패턴을 이용하여 배향이 제어된 블록공중합체의 나노구조체 및 그 제조방법
TW200912546A (en) A method of making a secondary imprint on an imprinted polymer
Moon et al. Colloidal lithography with crosslinkable particles: fabrication of hierarchical nanopore arrays
Nagase et al. Resist properties of thin poly (methyl methacrylate) and polystyrene films patterned by thermal nanoimprint lithography for Au electrodeposition
Suzuki et al. Filling behavior and mold release force in UV nanoimprinting using PDMS mold in different atmosphere
Suh et al. Fabrication of high aspect ratio nanostructures using capillary force lithography
Yoon et al. Direct patterning of self assembled nano-structures of block copolymers via electron beam lithography
US9892914B2 (en) Orientation layer for directed self-assembly patterning process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 4