KR20090083091A - 블록 공중합체를 이용한 미세 패턴 형성 방법 - Google Patents

블록 공중합체를 이용한 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20090083091A
KR20090083091A KR1020080009059A KR20080009059A KR20090083091A KR 20090083091 A KR20090083091 A KR 20090083091A KR 1020080009059 A KR1020080009059 A KR 1020080009059A KR 20080009059 A KR20080009059 A KR 20080009059A KR 20090083091 A KR20090083091 A KR 20090083091A
Authority
KR
South Korea
Prior art keywords
block copolymer
forming
fine pattern
self
semiconductor device
Prior art date
Application number
KR1020080009059A
Other languages
English (en)
Inventor
윤동기
김현우
이시용
나혜섭
김경택
장윤경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080009059A priority Critical patent/KR20090083091A/ko
Priority to US12/235,361 priority patent/US20090191713A1/en
Priority to JP2008252906A priority patent/JP2009182319A/ja
Publication of KR20090083091A publication Critical patent/KR20090083091A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer

Abstract

블록 공중합체를 이용한 미세 패턴 형성 방법에 관하여 개시한다. 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 기판상에 블록 공중합체를 포함하는 코팅층을 형성한다. 복수의 마루 및 골로 이루어지는 제1 패턴이 형성된 몰드를 이용하여 코팅층에 제1 패턴을 전사한다. 몰드의 골 내에 코팅층이 채워진 상태에서 코팅층 내의 블록 공중합체의 반복 단위들을 상분리를 통해 재배열시켜 복수의 폴리머 블록으로 이루어지는 자기조립 구조를 형성한다. 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하여 나머지 일부의 폴리머 블록으로 이루어지는 자기조립 미세 패턴을 형성한다.
블록 공중합체, 폴리머 블록, 미세 패턴, 자기조립, 계면활성제

Description

블록 공중합체를 이용한 미세 패턴 형성 방법 {Method of forming fine pattern using block copolymer}
본 발명은 반도체 소자 제조를 위한 미세 패턴 형성 방법에 관한 것으로, 특히 블록 공중합체를 이용한 미세 패턴 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 평면적으로 각 단위 셀이 차지하는 면적이 감소하게 되었다. 이와 같은 단위 셀 면적의 감소에 대응하여, 수 내지 수 십 nm 수준의 보다 작은 나노 스케일의 CD (Critical Dimension)의 디자인 룰(design rule)이 적용되고, 이에 따라 나노 스케일의 개구 사이즈(opening size)를 가지는 미세 콘택홀 패턴 또는 나노 스케일의 폭을 가지는 미세 라인 패턴과 같은 미세 패턴을 형성하기 위한 새로운 기술이 요구되고 있다.
반도체 소자 제조를 위한 미세 패턴 형성을 위하여 탑-다운 (top-down) 방식의 포토리소그래피 (photolithography) 기술에만 의존하는 경우 광원의 파장 및 광학 시스템의 해상 한계 등으로 인해 분해능을 향상시키는 데 제한이 있다.
포토리소그래피 기술에서의 분해능 한계를 극복하고 차세대 미세 가공 기술을 개발하기 위한 노력중 하나로서 분자들의 자기조립 현상을 이용한 바텀-업 (bottom-up) 방식의 미세 구조 형성 방법들이 시도되었다. 그러나, 지금까지 제안된 분자들의 자기조립을 이용한 미세 패턴 형성 방법은 실험적 수준에 불과하여 실제 반도체 소자 제조를 위한 미세 패턴을 구현하는 데 적용하기에는 어려움이 있다. 따라서, 고집적 반도체 소자에서 요구되는 나노 스케일의 미세 패턴을 형성하는 데 있어서 소자 제조 공정에 적용하기 쉽고 대량 생산 가능하도록 대면적의 반복 구조를 형성하는 것이 가능한 미세 패턴 형성 방법이 요구된다.
본 발명의 목적은 포토리소그래피 공정에서의 해상 한계를 초월하는 고집적 반도체 소자 제조에 필요한 미세 피치의 패턴을 비교적 용이하게 구현할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서는 기판상에 복수의 반복 단위를 가지는 블록 공중합체를 포함하는 코팅층을 형성한다. 복수의 마루 및 골로 이루어지는 제1 패턴이 형성된 몰드를 이용하여 상기 코팅층에 상기 제1 패턴을 전사한다. 상기 몰드의 골 내에 상기 코팅층이 채워진 상태에서 상기 코팅층 내의 블록 공중합체의 반복 단위들을 상분리를 통해 재배열시켜 상기 몰드의 마루 및 골에 의해 가이드되는 방향을 따라 배향된 복수의 폴리머 블록으로 이루어지는 자기조립 구조를 형성한다. 상기 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하여 나머지 일부의 폴리머 블록으로 이루어지는 자기조립 미세 패턴을 형성한다.
상기 코팅층을 형성하는 단계는 상기 블록 공중합체 및 유기 용매를 포함하는 혼합 용액을 상기 기판상에 스핀 코팅하는 단계를 포함할 수 있다. 상기 혼합 용액은 산 (acid) 및 계면활성제를 더 포함할 수 있다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 코팅층에 상기 제1 패턴을 전사하기 전에, 상기 몰드의 일부 영역인 제1 영역에서 상기 블록 공중합체의 일부 반복 단위에 대하여 친화력을 가지도록 상기 몰드의 제1 영역을 표면 처리하는 단계를 더 포함할 수 있다. 예를 들면, 상기 제1 영역은 상기 몰드의 마루의 양 측벽을 포함할 수 있다.
또한, 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 코팅층에 상기 제1 패턴을 전사하기 전에, 상기 몰드의 일부 영역인 제2 영역에서 상기 블록 공중합체의 반복 단위들에 대하여 선택적 친화력을 가지지 않도록 상기 몰드의 제2 영역을 표면 처리하는 단계를 더 포함할 수 있다. 예를 들면, 상기 제2 영역은 상기 몰드의 골의 저면 부분을 포함할 수 있다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 코팅층은 상기 블록 공중합체와, 상기 블록 공중합체가 수소 결합을 받아들일 수 있는 상태로 되도록 상기 블록 공중합체와 결합 가능한 산과, 상기 블록 공중합체에 수소 결합을 제공할 수 있는 계면활성제를 포함할 수 있다. 이 경우, 상기 자기조립 구조가 형성된 후 상기 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하기 전에, 상기 복수의 폴리머 블록 중 일부의 폴리머 블록의 폭을 증가시켜 튜닝(tuning)된 자기조립 구조를 형성하는 단계를 더 포함할 수 있다. 상기 튜닝된 자기조립 구조를 형성하기 위하여 상기 계면활성제의 온도에 따른 선택적 용해 특성을 이용한다.
본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 기판상에 코팅층을 형성하기 전에, 상기 기판상에 이미지층을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 코팅층은 상기 이미지층 위에 형성된다. 상기 이미지층은 무질서 블록 공중합체, 또는 상기 기판 표면에 화학 결합에 의해 자기조립된 단분자 층(mono-molecular layer)으로 이루어질 수 있다.
또한, 본 발명에 따른 반도체 소자의 미세 패턴 형성 방법에서, 상기 기판상에 상기 이미지층을 형성하기 전에, 상기 기판상에 피식각막을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 이미지층은 상기 피식각막 위에 형성된다. 상기 자기조립 미세 패턴을 식각 마스크로 하여 상기 이미지층의 노출된 부분을 식각하여 상기 피식각막을 노출시킨 후, 상기 자기조립 미세 패턴을 식각 마스크로 하여 상기 피식각막을 식각할 수 있다.
본 발명에서는 포토리소그래피 공정에서의 해상 한계를 초월하는 고집적 반도체 소자 제조에 필요한 미세 피치의 패턴을 형성하기 위하여, 기판상에 블록 공중합체 코팅층을 형성한 후, 몰드를 이용한 스탬핑 공정에 의해 블록 공중합체 코팅층에 패턴을 전사하고 블록 공중합체의 자기조립 구조를 형성함으로써 폴리머 블록들로 이루어지는 고밀도의 미세 패턴을 형성한다. 본 발명에 따른 방법에서는 몰드에서 마루 및 골 각각의 폭을 조절함으로써 폴리머 블록들의 배향 주기를 조절할 수 있다. 또한, 상기 블록 공중합체 코팅층 내에 포함되는 계면활성제를 이용하여 상기 각 폴리머 블록들의 폭을 선택적으로 튜닝하여 원하는 폭 및 간격으로 배치되는 미세 패턴을 구현할 수 있다. 특히, 몰드의 상면에 형성된 소정의 패턴을 가이드로 하여, A-B-C (A, B 및 C는 각각 폴리머 블록) 또는 A-B-A를 1 주기로 하여 반복 배향되는 3중 블록 공중합체, A-B를 1 주기로 하여 반복 배향되는 2중 블록 공중합체 등 다양한 구조의 블록 공중합체를 사용하여 자발적인 자기조립을 유도한 다. 따라서, 블록 공중합체의 자기조립 구조에서 특정한 폴리머 블록을 선택적으로 제거함으로써 몰드에 형성된 패턴에 비해 현저히 미세화된 패턴을 얻을 수 있다. 또한, 원하는 바에 따라 블록 공중합체의 종류와 몰드의 마루 및 골의 폭을 조절함으로써, 몰드에 형성된 패턴 피치의 1/2, 1/3, 또는 그 이하로 축소된 피치로 반복 형성되는 미세 패턴을 얻을 수 있다.
본 발명에 의하면, 블록 공중합체의 자기조립 현상을 통하여 얻어진 분자크기 수준의 미세 구조를 반도체 소자 제조 과정에 이용한다. 블록 공중합체의 자기조립 현상을 이용하여 패턴의 밀도를 증가시키므로 미세 패턴의 밀도 증가를 위한 별도의 가공 공정을 추가할 필요 없이 패턴의 밀도를 용이하게 증가시킬 수 있으며, 통상의 포토리소그래피 공정에서 구현하기 어려운 미세 피치의 반복 구조로 형성되는 미세 패턴을 용이하게 제조할 수 있다.
본 발명에 따른 미세 패턴 형성 방법은 통상의 포토리소그래피 공정에서와는 달리 블록 공중합체의 자발적인 자기조립 특성을 이용하여 분자 크기 수준까지의 미세 구조를 형성할 수 있으며, 따라서 별도의 설비를 이용하지 않고도 대면적의 미세 패턴 반복 구조를 저단가로 용이하게 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
다음에 설명하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a를 참조하면, 기판(100)상에 피식각막(110)을 형성한다.
상기 기판(100)은 예를 들면 실리콘과 같은 반도체 기판으로 이루어질 수 있다.
상기 피식각막(110)은 예를 들면 절연막 또는 도전막으로 이루어질 수 있다. 예를 들면, 상기 피식각막(110)은 산화막, 질화막, 산화질화막 등과 같은 절연막, 또는 도핑된 폴리실리콘, 금속 등과 같은 도전막으로 이루어질 수 있다. 상기 피식각막(110)은 상기 기판(100)을 식각하기 위한 하드마스크로 사용될 수 있다. 상기 기판(100)을 식각하여 미세 패턴을 형성하고자 하는 경우, 상기 피식각막(110)은 생략될 수 있다.
도 1b를 참조하면, 화학 물질(112)을 이용하여 상기 기판(100)의 상부에 노출된 피식각막(110)의 상면을 표면 처리하여 표면에 Si-OH 기가 노출되도록 한다.
상기 화학 물질(112)로서 예를 들면 염기성 용액 또는 HF 용액을 이용할 수 있다. 예를 들면, 상기 피식각막(110)의 상부에 노출된 막의 상면을 표면처리하기 위하여, 약 1 ∼ 5 mM의 TEAH (tetraethylammonium hydroxide) 수용액 내에 약 1 ∼ 60 분 동안 딥핑(dipping)할 수 있다. 그 후, 표면 처리된 피식각막(110)을 증류수로 세척하고 흐르는 질소 분위기하에서 상온 건조시킨다.
도 1a 및 도 1b에서 상기 피식각막(110)의 형성 공정이 생략된 경우에는, 상기 기판(100)의 상면을 표면 처리하여 상기 기판(100)의 상면에 Si-OH 기가 노출되도록 한다. 상기 기판(100) 위에 금속막으로 이루어지는 피식각막(110)을 형성한 경우에는 상기 화학 물질(122)을 이용한 표면 처리를 생략할 수도 있다.
도 1c를 참조하면, 상기 피식각막(110) 위에 이미지층(120)을 형성한다.
상기 이미지층(120)은 2중 블록 공중합체 (di-block copolymer) 또는 3중 블록 공중합체 (tri-block copolymer)로 구성되는 무질서 블록 공중합체 (random block copolymer)로 이루어질 수 있다. 상기 이미지층(120)은 그 위에 형성될 블록 공중합체 코팅막을 구성하는 각각의 단위 고분자 블록과 동일한 구조의 고분자 블록으로 이루어지는 무질서 블록 공중합체로 이루어질 수 있다. 예를 들면, 상기 이미지층(120) 위에 PS-co-P4VP (polystyrene-co-poly(4-vinylpyridine))을 포함하는 블록 공중합체 코팅막을 형성하는 경우에는 상기 이미지층(120)으로서 PS 고분자 블록과 P4VP 고분자 블록이 랜덤 공중합된 PS-r-P4VP 고분자 브러시를 스핀 코팅 방법에 의해 형성할 수 있다. 예를 들면, PS 블록의 분자량 ((Mn,PS)이 238,100 g/mol이고, P4VP 블록이 분자량 (Mn,P4VP)이 49,500 g/mol이고, 중량평균분자량 (Mw/Mn)이 1.23인 PS-b-P4VP을 사용하여 상기 이미지층(120)을 형성한 경우, 그 위에 PS-co-P4VP을 포함하는 블록 공중합체 코팅막을 형성하게 되면, 상기 PS-co- P4VP을 구성하는 각각의 단위 고분자 블록들이 상기 이미지층(120) 위에서 라멜라 (lamellar) 형상으로 수직 배열될 수 있다.
또는, 상기 이미지층(120)은 유기 치환기를 가지는 실란 (silane), 유기 치환기를 가지는 클로로실란 (chlorosilane), 유기 치환기를 가지는 실라잔 (silazane), 클로로실란기를 말단에 가지는 폴리머, COBr 작용기를 가지는 유기 화합물, 티올기(thiol group)를 가지는 유기 화합물, 또는 다이설파이드 (-S-S-) 결합을 가지는 유기 화합물로 이루어질 수 있다.
예를 들면, 상기 이미지층(120)은 (R1)-SiCl3, (R2)3-SiCl, (R3)3-SiH, (R4)Si(OCH2CH3)3, (R5)Si(OCH3)3, (R6)-SH 또는 (R7)-S-S-(R8) 로 이루어질 수 있다. 여기서, R1, R2, R3, R4, R5, R6, R7 및 R8은 각각 치환 또는 비치환된 C1 ∼ C20의 지방족 또는 방향족 탄화수소기이다.
또는, 상기 이미지층(120)은 트리클로로실란기를 말단에 가지는 호모폴리머 또는 랜덤 폴리머로 이루어질 수 있다. 예를 들면, 상기 이미지층(120)은 트리클로로실란기를 말단에 가지는 폴리스티렌, 트리클로로실란기를 말단에 가지는 폴리히드록시스티렌, 또는 트리클로로실란기를 말단에 가지는 폴리메틸메타크릴레이트 등의 호모폴리머; 또는 트리클로로실란기를 말단에 가지는 폴리히드록시스티렌-폴리메틸메타크릴레이트 등과 같은 랜덤 폴리머로 이루어질 수 있다.
상기 이미지층(120)은 상기 피식각막(110)의 표면에 자기조립 방식으로 형성된 단분자막으로 이루어질 수 있다. 예를 들면, 상기 이미지층(120)이 클로로실란 으로 이루어진 경우, 상기 피식각막(110)의 상면에 노출되어 있는 -OH 작용기가 클로로실란과 반응하여 Si-O-Si 결합을 형성함으로써 클로로실란 분자가 상기 기판(100)의 상부에 노출된 표면에 자기조립되어 단일 분자층 (mono-molecular layer)을 형성하게 된다. 다른 예로서, 상기 피식각막(110)이 Au로 이루어지는 금속막으로 이루어지는 경우, 티올기 또는 실란기를 가지는 유기 화합물 또는 다이설파이드 (-S-S-) 결합을 가지는 유기 화합물을 이용하여 상기 이미지층(120)을 형성하면, 티올기, 실란기 또는 다이설파이드 (-S-S-) 결합 부분을 정착기로 하여 상기 유기 화합물이 Au막의 표면에 자기조립되어 단일 분자층을 형성하게 된다.
상기 피식각막(110)이 실리콘 함유 물질로 이루어진 경우, 상기 이미지층(120)은 클로로실란, 실란기 함유 물질, 티올기 함유 물질, 다이설파이드 결합 함유기 등과 같이 반응성 작용기를 포함하는 반응성 분자들이 상기 반응성 작용기와의 공유 결합에 의해 하부 막질에 자기조립되어 형성될 수 있다. 상기 피식각막(110)이 Pt, Cu, Au 등과 같은 금속으로 이루어진 경우, 상기 이미지층(120)은 금속과 S 원자와의 화학 결합에 의해 상기 하부 막질에 자기조립되어 형성된다. 이와 같이 상기 이미지층(120)을 하부 막의 상면에 자기조립 방식으로 형성된 단분자막으로 형성하는 경우, 후속 공정에서 접촉될 수 있는 용매 또는 세정액 등에 의한 상기 이미지층(120)의 손상을 방지할 수 있다. 또한, 상기 이미지층(120)의 두께가 단분자 두께이므로, 통상의 반도체 소자 제조를 위한 통상의 건식 식각 공정에 의해 충분히 제거될 수 있다.
도 1d를 참조하면, 상기 이미지층(120) 위에 블록 공중합체 코팅막(130)을 형성한다.
상기 블록 공중합체 코팅막(130)을 형성하기 위하여 스핀 공정을 이용할 수 있다.
상기 블록 공중합체 코팅막(130)은 스핀코팅 공정을 이용하여 형성될 수 있다.
상기 블록 공중합체 코팅막(130)은 적어도 2 개의 서로 다른 화학 구조를 가지는 반복 단위로 이루어지는 블록 공중합체를 포함할 수 있다. 예를 들면, 상기 블록 공중합체 코팅막(130)은 2중 블록 공중합체 (di-block copolymer) 또는 3중 블록 공중합체 (tri-block copolymer)를 포함할 수 있다. 또한, 예를 들면 상기 블록 공중합체 코팅막(130)은 제1 반복 단위 및 제2 반복 단위가 (제1 반복 단위)-co-(제2 반복 단위)의 형태로 공유결합된 2중 블록 공중합체, 또는 제1 반복 단위 및 제2 반복 단위가 (제1 반복 단위)-co-(제2 반복 단위)-co-(제1 반복 단위)의 형태로 공유결합된 3중 블록 공중합체를 포함할 수 있다.
상기 블록 공중합체는 약 수 천 ∼ 수 백만, 예를 들면 약 3,000 ∼ 2,000,000 g/mol의 분자량을 가지는 선형 또는 분기형 고분자로 이루어질 수 있다.
상기 블록 공중합체가 제1 반복 단위 및 제2 반복 단위로 이루어지는 경우, 상기 블록 공중합체로서, 예를 들면 폴리스티렌-폴리메틸메타크릴레이트 (polystyrene-polymethylmethacrylate) 공중합체, 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 공중합체, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 공중합체, 폴리부타디엔-폴리메텔 메타크릴레이트 (polybutadiene-polymethylmethacrylate) 공중합체, 폴리부타디엔-폴리비닐피리딘 (polybutadiene-polyvinylpyridine) 공중합체, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate), 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine), 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine), 폴리이소프렌-폴리메틸메타크릴레이트 (polyisoprene-polymethylmethacrylate), 폴리헥실아크릴레이트-폴리비닐피리딘 ( polyhexylacrylate-polyvinylpyridine), 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate), 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate), 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate), 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylene-polydimethylsiloxane), 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylate-polybutylacrylate), 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate), 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate), 폴리스티렌-폴리부타디엔 (polystyrene-polybutadiene), 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene), 폴리스티렌-폴리디메틸실록산 (polystyrene-polydimethylsiloxane), 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine), 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine), 폴리에틸렌-폴리비닐피리딘 (polyethylene-polyvinylpyridine), 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridine- polymethylmethacrylate), 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene), 폴리에틸렌옥사이드-폴리부타디엔 (polyethyleneoxide-polybutadiene), 폴리에틸렌옥사이드-폴리스티렌 (polyethyleneoxide-polystyrene), 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxide-polymethylmethacrylate), 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane), 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 등을 사용할 수 있다. 여기서, 상기 예시된 각각의 블록 공중합체들은 (제1 반복 단위)-co-(제2 반복 단위)의 형태로 공유결합된 2중 블록 공중합체, 또는 제1 반복 단위 및 제2 반복 단위가 (제1 반복 단위)-co-(제2 반복 단위)-co-(제1 반복 단위)의 형태로 공유결합된 3중 블록 공중합체의 형태를 가질 수 있다. 또는, 제1 반복 단위, 제2 반복 단위 및 제3 반복 단위가 (제1 반복 단위)-co-(제2 반복 단위)-co-(제3 반복 단위)의 형태로 공유결합된 3중 블록 공중합체의 형태를 가질 수도 있다. 그러나, 본 발명에서 사용 가능한 블록 공중합체가 상기 예시된 것들에만 제한되는 것은 아니며, 본 발명의 사상의 범위 내에서 다양한 형태의 다중 블록 공중합체 (multi-component block copolymer)를 포함할 수 있다.
또한, 상기 블록 공중합체 코팅막(130)은 제1 반복 단위 및 제2 반복 단위로 이루어지는 2중 블록 공중합체 또는 3중 블록 공중합체와, 상기 제1 반복 단위와 동일한 반복 단위를 가지는 제1 호모폴리머와, 상기 제2 반복 단위와 동일한 반복 단위를 가지는 제2 호모폴리머를 포함할 수 있다. 예를 들면, 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 폴리스티렌-폴리메틸메타크릴레이트 블록 공중합체인 경우, 상기 블록 공중합체 코팅막(130)은 제1 호모폴리머로서 폴리스티렌과, 상기 제2 호모폴리머로서 폴리메틸메타크릴레이트를 각각 더 포함할 수 있다. 상기 블록 공중합체 코팅막(130) 내에서 상기 제1 호모폴리머와 제2 호모폴리머의 첨가량을 동일하게 할 수 있다. 상기 제1 호모폴리머 및 제2 호모폴리머는 각각 상기 블록 공중합체의 중량을 기준으로 0 ∼ 60 중량%의 양으로 첨가될 수 있다.
상기 블록 공중합체 코팅막(130)이 블록 코폴리머 외에 분자량이 약 500 ∼ 7,000 g/mol인 제1 호모폴리머 및 제2 호모폴리머를 더 포함하는 경우에는 이들 호모폴리머를 첨가하지 않는 경우에 비해 후속 공정에서 상기 블록 공중합체 코팅막(130) 내의 블록 공중합체가 상분리를 통해 재배열되어 상기 이미지층(120) 위에서 자기조립 구조를 형성할 때, 상기 자기조립 구조 형성에 필요한 시간이 단축될 수 있다. 또한, 분자량이 약 500 ∼ 1,000,000 g/mol인 제1 호모폴리머 및 제2 호모폴리머를 상기 블록 코폴리머에 첨가하는 경우에는 이들 호모폴리머를 첨가하지 않는 경우에 비해 후속 공정에서 블록 공중합체가 자기조립 구조를 형성할 때, 상기 자기조립 구조의 피치를 증가시킬 수 있다. 따라서, 상기 제1 호모폴리머 및 제2 호모폴리머의 분자량 및 첨가량을 조절함으로써 원하는 피치를 가지는 자기조립 구조를 형성할 수 있다.
또는, 상기 블록 공중합체 코팅막(130)은 블록 공중합체와, 산(acid)과, 계면활성제를 포함할 수 있다.
상기 산은 상기 블록 공중합체를 구성하는 반복 단위들중 일부의 반복 단위가 수소 결합을 받아들일 수 있는 상태로 될 수 있도록 상기 일부의 반복 단위에 결합 가능한 유기산으로 이루어질 수 있다. 또한, 상기 계면활성제는 온도에 따라 상기 블록 공중합체를 구성하는 각 반복 단위에 선택적으로 수소 결합을 제공하는 역할을 한다. 상기 계면활성제는 특정 온도하에서 상기 블록 공중합체를 구성하는 일부의 반복 단위에만 가용성이고, 그 외의 반복 단위에는 불용성이므로 상기 블록 공중합체 코팅막(130)으로부터 자기조립 구조를 원하는 방향으로 배향시킬 때 공정 온도를 조절함으로써, 소정의 반복 주기를 가지고 자기조립되는 각각의 폴리머 블록의 폭을 넓히거나 좁히는 튜닝(tuning) 공정이 가능하다.
예들 들면, 상기 유기산은 MSA (methanesulphonic acid)로 이루어질 수 있다. 상기 계면활성제는 PDP (3-n-pentadecylphenol)로 이루어질 수 있다.
상기 블록 공중합체 코팅막(130)을 형성하기 위하여, 먼저 블록 공중합체와 유기 용매를 포함하는 혼합 용액을 상기 이미지층(120) 위에 스핀 코팅한 후, 진공하에서 건조시키는 공정을 행할 수 있다. 상기 건조 공정은 예를 들면 약 30 ℃의 온도 조건하에서 약 48 시간 동안 행해질 수 있다. 상기 유기 용매로서 예를 들면 클로로포름 (chloroform)을 사용할 수 있다. 상기 블록 공중합체 코팅막(130) 형성을 위하여 사용되는 혼합 용액에서, 상기 블록 공중합체의 함량은 최종적으로 형성하고자 하는 상기 블록 공중합체 코팅막(130)의 두께에 따라 달라질 수 있다. 예들 들면, 상기 블록 공중합체는 상기 혼합 용액 내에서 상기 블록 공중합체와 유기 용매의 총량을 기준으로 약 1 ∼ 3 중량%의 양으로 포함될 수 있다. 상기 혼합 용액 내에서의 블록 공중합체의 함량이 블록 공중합체와 유기 용매의 총량을 기준으로 약 1 중량%, 약 2 중량%, 및 약 3 중량%의 양으로 포함된 경우, 각각 약 40 ∼ 50 nm, 약 70 ∼ 80 nm, 및 약 120 ∼ 150 nm의 블록 공중합체 코팅막(130)이 얻어질 수 있다.
상기 블록 공중합체 코팅막(130)이 블록 공중합체와, 산(acid)과, 계면활성제를 포함하도록 형성되는 경우, 상기 블록 공중합체 코팅막(130)을 형성하기 위하여 사용되는 혼합 용액은 상기 블록 공중합체 및 유기 용매 외에 유기산 및 계면활성제를 더 포함할 수 있다. 상기 혼합 용액 내에 유기산 및 계면활성제가 더 포함되는 경우, 이들 유기산 및 계면활성제는 각각 상기 블록 공중합체와 약 1 : 1 ∼ 1 : 1.5의 몰비를 가지는 양으로 상기 혼합 용액에 포함될 수 있다.
필요에 따라, 상기 블록 공중합체 코팅막(130)은 상기 블록 공중합체와 섞임성이 있는 가소제를 더 포함할 수도 있다.
도 1e를 참조하면, 상호 교대로 반복 배치되는 복수의 마루 (ridge)(142A) 및 복수의 골 (valley)(142B)에 의해 소정의 패턴이 형성되어 있는 상면(142)을 가지는 몰드(140)를 준비한다. 그리고, 상기 몰드(140)의 상면(142)이 상기 블록 공중합체 코팅막(130)과 대면하도록 배치한다.
상기 몰드(140)는 예를 들면 실리콘 또는 PDMS (polydimethylsiloxane)로 이루어질 수 있다.
상기 몰드(140)의 상면(142)에는 상기 복수의 마루(142A) 및 골(142B)에 의해 소정 형상의 패턴이 형성되어 있다. 상기 몰드(140)의 상면(142)에 형성되는 패 턴은 원하는 바에 따라 다양한 형상으로 이루어질 수 있다. 예를 들면, 상기 몰드(140)의 상면(142)에는 상기 복수의 마루(142A) 및 골(142B)에 의해 복수의 바 앤드 스페이스 패턴 (bar and space pattern), 직선 또는 곡선 형상의 복수의 라인 패턴, 복수의 원형 패턴, 복수의 타원형 패턴, 또는 복수의 다각형 패턴 등 다양한 패턴이 형성될 수 있다.
상기 몰드(140)의 상면(142)에는 유기 단분자막으로 이루어지는 SAM층 (self-assembled mono-molecular layer)(148)이 형성될 수 있다. 이 경우, 상기 몰드(140)를 이용한 스템핑 공정시 상기 몰드(140)와 상기 블록 공중합체 코팅막(130)의 자기조립 결과물과의 사이에는 상기 SAM층(148)에 의해 비교적 약한 물리적 결합이 형성된다. 따라서, 상기 몰드(140)를 이용한 스템핑 공정 후 상기 몰드(140)를 상기 블록 공중합체 코팅막(130)의 자기조립 결과물로부터 분리시킬 때, 상기 몰드(140)와 상기 블록 공중합체 코팅막(130)의 자기조립 결과물과의 사이에 존재할 수 있는 비교적 강한 물리적 결합으로 인한 패턴 리프팅(lifting) 또는 패턴 무너짐(collapse) 등의 현상이 발생되는 것을 방지할 수 있다. 상기 SAM층(148)은 예를 들면 HMDS (hexamethyldisilazane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 4-머캡토피리딘 (4-mercaptopyridine), 아미노에탄티올 (aminoethanethiol) 등으로 이루어질 수 있다.
또한, 상기 몰드(140)의 상면(142) 중에서 선택되는 소정 영역이 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체를 구성하는 반복 단위들 중 어느 하나의 반복 단위에 대하여 친화력을 가질 수 있도록 하기 위하여, 상기 소정 영역을 표면 처리할 수 있다.
상기 표면 처리는 화학적 방법, 물리적 방법, 또는 전기적 방법에 의해 행해질 수 있다. 예를 들면, 상기 몰드(140)의 상면(142)에 형성된 복수의 마루(142A)의 양 측벽을 피라나 (piranha) 용액 처리, 열처리, 또는 UV-오존 처리 공정에 의해 표면 처리하여, 상기 양 측벽에서 특정 폴리머 블록에 대하여 친화력을 가지도록 할 수 있다. 이와 같이 상기 마루(142A)의 양 측벽이 특정 폴리머 블록에 대하여 친화력을 가지도록 표면처리됨으로써 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체를 구성하는 폴리머 블록들의 자기조립에 의한 배열을 더 용이히게 할 수 있다. 또는, 상기 몰드(140)의 상면(142)에서 골(142B)의 저면 부분에 무질서 블록 공중합체막(도시 생략)를 형성함으로써 어떠한 반복 단위에 대하여도 선택적 친화력을 가지지 않도록 할 수 있다. 상기 무질서 블록 공중합체막은 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체의 반복 단위와 동일한 구조를 가지는 반복 단위로 이루어질 수 있다. 이와 같이, 상기 골(142B)의 저면 부분에서 어떤 반복 단위에 대하여도 선택성을 가지지 않도록 함으로써, 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 상분리를 통하여 재배열될 때 폴리머 블록들의 나노 분자체가 용이하게 수직 배향될 수 있다.
도 1f를 참조하면, 상기 몰드(140)를 이용한 스탬핑(stamping) 공정에 의해 상기 몰드(140)의 상면(142)에 형성된 소정 형상의 패턴을 상기 블록 공중합체 코팅막(130)에 전사한다.
그 후, 상기 몰드(140)의 골(142B) 부분에 상기 블록 공중합체 코팅막(130) 이 채워진 상태에서 상기 블록 공중합체 코팅막(130)에 열 또는 UV 조사와 같은 외부 자극(150)을 가하여 상기 블록 공중합체 코팅막(130) 내의 블록 공중합체의 반복 단위들이 상분리를 통해 재배열되도록 한다. 이를 위하여, 예를 들면, 상기 몰드(140)의 골(142B) 부분에 상기 블록 공중합체 코팅막(130)이 채워진 결과물을 상기 블록 공중합체의 유리전이온도(Tg) 보다 높은 온도에서 어닐링할 수 있다. 예를 들면, 약 130 ∼ 150 ℃의 온도를 유지하는 진공 오븐에서 약 24 시간 동안 어닐링하는 공정을 이용할 수 있다. 그 결과, 상기 블록 공중합체의 각 반복 단위들이 상분리를 통해 재배열되면서 상기 이미지층(120) 위에서 복수의 폴리머 블록들이 규칙적으로 배열되도록 자기조립된다. 이 때, 상기 블록 공중합체를 구성하는 각 반복 단위들은 상기 몰드(140)에 의해 가이드되는 방향으로 배향됨으로써 상기 블록 공중합체에서 폴리머 블록들은 상기 몰드(120)에 형성된 패턴 형상에 따라 자기조립이 유도된다. 상기 블록 공중합체 코팅막(130) 내의 폴리머 블록들은 각각의 표면 에너지 차이로 인해 블록 공중합체의 특정 부위와 상호작용함으로써 도 1f에 예시된 바와 같은 블록 공중합체의 자기조립 구조(130A)가 얻어진다. 도 1f에는 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 3중 블록 공중합체로 이루어진 경우의 자기조립 구조가 예시되어 있다. 도 1f에서, 상기 몰드(140)의 각각의 골(142B) 부분에는 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)이 차례로 수직으로 배열되어 있는 자기조립 구조(130A)가 형성되어 있다. 여기서, 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)은 동일한 구조를 가질 수 있다. 특히, 상기 몰드(140)에 형성된 마루(142A)의 양 측벽이 특정 폴리 머 블록 (예를 들면, 제1 폴리머 블록(132) 및 제3 폴리머 블록(136))에 대하여 친화력을 가지도록 표면처리된 경우, 상기 특정 폴리머 블록이 상기 마루(142A)의 양 측벽에 각각 대면하도록 배향될 수 있다. 또한, 상기 골(142B) 부분에 무질서 블록 공중합체막을 형성한 경우에는, 상기 골(142b) 부분에서 배향되는 폴리머 블록들의 수직 배향이 용이하게 이루어질 수 있다.
도 1f에는 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 2중 블록 공중합체로 이루어진 경우를 예시하였으나, 본 발명은 이에 한정되는 것은 아니다. 도시하지는 않았으나, 예를 들면 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 2중 블록 공중합체로 이루어진 경우, 상기 몰드(140)의 각각의 골(140B) 부분에 제1 폴리머 블록(132) 및 제2 폴리머 블록(134)이 교대로 수직으로 배열되는 자기조립 구조가 얻어질 수 있다.
상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)은 이들 각각의 종류, 구조, 분자량, 조성비, 부피비 등에 따라 구 (sphere), 기둥 (cylinder), 라멜라 (lamellar), 나선형 (gyroid), HPL (hexagonal perforated cylinder) 등 다양한 구조로 자기조립될 수 있다.
또한, 도 1f에는 상기 몰드(140)에서 마루(142A) 및 골(142B) 각각의 폭이 1:1의 비율로 형성된 경우를 예시하였다. 그리고, 상기 몰드(140)에 있는 각각의 골(142B) 부분에 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)으로 이루어지는 1 주기의 자기조립 구조(130A)가 형성된 경우가 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 상기 몰드(140) 의 마루(142A) 및 골(142B) 각각의 형상 및 폭 비율에 따라 다양한 피치(pitch) 및 다양한 주기의 자기조립 구조(130A)가 형성될 수 있다. 이에 대한 보다 상세한 설명은 후술한다.
도 1g를 참조하면, 상기 자기조립 구조(130A)로부터 상기 몰드(140)를 분리시킨다.
도 1h를 참조하면, 상기 자기조립 구조(130A)에 대하여 소정의 온도로 열처리(152)하여, 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)이 반복적으로 배열되는 피치를 변화시킨 후, 다시 급냉시켜 튜닝된 자기조립 구조(130B)를 형성한다.
예를 들면, 상기 블록 공중합체 코팅막(130)에 포함된 계면활성제가 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)을 구성하는 각각의 폴리머 블록 구조 중 어느 하나의 구조에만 선택적으로 수소 결합될 수 있는 온도 범위에서 선택되는 소정의 온도하에서, 상기 자기조립 구조(130A)를 열처리(152)한다. 그 결과, 상기 계면활성제는 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중 일부의 폴리머 블록에서만 선택적으로 녹게 된다. 이 때, 상기 자기조립 구조(130A) 내에서의 계면활성제의 선택적 용해 특성으로 인해 상기 자기조립 구조(130A)의 피치가 변화된다. 도 1h에서는 상기 튜닝된 자기조립 구조(130B)에서 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)이 동일한 구조로 이루어지고, 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)의 폭이 상기 열처리(152) 전의 제1 폭(W1)에 비해 더 큰 제2 폭(W2)으로 증가된 경우를 예시하였다. 이 때, 상기 계면활성제의 선택적 용해 특성으로 인해 상기 제2 폴리머 블록(134)의 폭은 미세하게 감소될 수 있다.
예를 들면, PS-b-P4VP 블록 공중합체와, 유기산으로서 MSA (methanesulphonic acid)와, 계면활성제로서 PDP (3-n-pentadecylphenol)를 포함하는 상기 블록 공중합체 코팅막(130)으로부터 상기 자기조립 구조(130A)를 형성한 경우, 상기 자기조립 구조(130A)는 MSA와 결합되어 있는 P4VP 폴리머 블록과, PS 폴리머 블록이 각각 분리된 상태로 수직 정렬된 자기조립 구조가 얻어진다. 여기서, PDP는 상온 ∼ 125 ℃의 온도 범위에서는 PS 폴리머 블록에는 녹지 않으나, MSA가 결합된 P4VP 폴리머 블록에는 선택적으로 녹는다. 따라서, 상기 자기조립 구조가 형성된 결과물의 분위기 온도를 조절함으로써 상기 튜닝된 자기조립 구조(130B)를 형성할 수 있다. 예를 들면, 상기 자기조립 구조를 상온 ∼ 125 ℃의 온도하에서 열처리하면, 상기 PS 폴리머 블록 및 P4VP 폴리머 블록의 피치는 PDP의 선택적 용해 특성으로 인해 변화되어, 예를 들면 약 160 nm로 될 수 있다. 그러나, 약 125 ℃ 또는 그 이상의 온도에서는 PDP가 PS 폴리머 블록 및 P4VP 폴리머 블록에 비선택적으로 녹게 된다. 따라서, 상기 자기조립 구조를 약 125 ℃ 또는 그 이상의 온도로 열처리하는 경우에는 상기 PS 폴리머 블록 및 P4VP 폴리머 블록의 피치는 약 117 nm로 비교적 작게 될 수 있다.
도 1h에는 상기 자기조립 구조(130A)의 미세 튜닝에 의해 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)의 폭을 증가시킨 경우를 예시하였다. 그러나, 본 발명은 도 1h에 도시된 바에 한정되는 것은 아니다. 예를 들면, 블록 공중합체 의 종류, 계면활성제의 종류, 및 열처리(152) 온도를 적절히 선택함으로써 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중에서 선택되는 일부의 폴리머 블록의 폭을 변화시킬 수 있다. 이와 같이, 상기 자기조립 구조(130A)의 폭 및 피치를 변화시켜 튜닝된 자기조립 구조(130B)를 얻을 수 있다.
도 1d의 공정에서 형성한 블록 공중합체 코팅막(130) 내에 계면활성제가 포함되어 있지 않은 경우에는 도 1h를 참조하여 설명한 튜닝된 자기조립 구조(130B) 형성 공정은 생략할 수 있다.
도 1i를 참조하면, 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중에서 선택되는 일부의 폴리머 블록을 제거하여, 나머지 일부의 폴리머 블록으로 이루어지는 식각 마스크용 자기조립 미세 패턴(130C)을 형성한다.
도 1i에는, 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중 상기 제2 폴리머 블록(134)을 제거하여, 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)으로 이루어지는 식각 마스크용 자기조립 미세 패턴(130C)을 형성한 경우를 예시하였다. 그러나, 본 발명은 도 1i에 도시된 바에 한정되는 것은 아니다. 예를 들면 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)을 제거하여 상기 제2 폴리머 블록(134) 만으로 이루어지는 식각 마스크용 자기조립 미세 패턴(130C)을 형성할 수도 있다.
상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블 록(136) 중에서 선택되는 일부의 폴리머 블록을 제거하기 위하여, 예를 들면 상기 튜닝된 자기조립 구조(130B)가 형성된 결과물을 오존 처리하거나, UV를 조사하거나 산소 플라즈마에 노출시켜 광분해시킨 후, 광분해된 부분을 세정액으로 스트립하는 공정을 이용할 수 있다.
예를 들면, 상기 자기조립 구조(130A) 또는 상기 튜닝된 자기조립 구조(130B)가 PS (polystyrene) 폴리머 블록 및 PB (polybutadiene) 폴리머 블록으로 이루어지는 PS-PB-PS 자기조립 구조인 경우, 상기 자기조립 구조에 오존 처리를 함으로써 PB 폴리머 블록 만을 선택적으로 제거할 수 있다.
다른 방법으로서, 상기 자기조립 구조(130A) 또는 상기 튜닝된 자기조립 구조(130B)가 PS 폴리머 블록 및 PB 폴리머 블록으로 이루어지는 PS-PB-PS 자기조립 구조인 경우, 상기 자기조립 구조를 OsO4 또는 RuO4와 같은 밀도 강화 물질에 노출시킴으로써 상기 PB 폴리머 블록을 경화(hardening)시킨 후, 나머지 PS 폴리머 블록을 제거함으로써, 상기 PB 폴리머 블록으로 이루어지는 식각 마스크용 자기조립 미세 패턴(130C)를 형성할 수도 있다.
도 1j를 참조하면, 상기 식각 마스크용 자기조립 미세 패턴(130C)를 식각 마스크로 하여 상기 이미지층(120)을 식각하고, 이어서 상기 식각 마스크용 자기조립 미세 패턴(130C)를 식각 마스크로 하여 상기 피식각막(110)을 식각하여 미세 패턴(110A)을 형성한다.
상기 이미지층(120)이 단일 분자층으로 이루어진 경우, 상기 이미지층(120) 의 두께는 약 1 ∼ 10 nm 정도로 매우 얇아 식각에 대한 내성이 없다. 따라서, 상기 이미지층(120)은 그 하부의 피식각막(110) 식각을 위한 식각 조건에 의해서도 용이하게 식각될 수 있다. 따라서, 상기 식각 마스크용 자기조립 미세 패턴(130C)을 식각 마스크로 하여 상기 이미지층(120)을 식각하는 데 있어서 상기 이미지층(120) 식각을 위한 별도의 식각 조건을 설정할 필요는 없다.
상기 피식각막(110)의 형성을 생략한 경우, 상기 식각 마스크용 자기조립 미세 패턴(130C)를 식각 마스크로 하여 상기 기판(100)을 식각하여 원하는 미세 패턴을 형성할 수도 있다.
도 1k를 참조하면, 상기 식각 마스크용 자기조립 미세 패턴(130C)을 제거하고, 상기 미세 패턴(110A) 상부에 남아 있는 불필요한 막들을 제거한다.
상기 미세 패턴(110A)은 상기 몰드(140)의 상면(142)에서 상기 마루(142A) 및 골(142B)에 의해 형성된 패턴의 피치에 비해 현저하게 축소된 피치를 가진다.
도 1a 내지 도 1k를 참조하여 설명한 제1 실시예에 따른 미세 패턴 형성 방법에서는 상기 몰드(140)의 마루(142A) 및 골(142B)의 각각의 폭이 1:1의 비율로 형성된 경우를 예시하여 설명하였다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들면, 마루(142A) 및 골(142B)의 각각의 폭의 비가 1:2 또는 2:1, 1:3 또는 3:1, 1:4 또는 4:1 등 다양한 비로 형성된 몰드를 이용하여 미세 패턴을 형성할 수 있다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 2a 및 도 2b를 참조하여 설명하는 본 발명의 제2 실시예는 도 1a 내지 도 1k를 참조하여 설명한 본 발명의 제1 실시예와 대체로 유사하다. 단, 도 1e 및 도 1f를 참조하여 설명하는 공정들에서는 마루(140A) 및 골(140B) 각각의 폭이 1:1의 비율로 형성된 몰드(140)를 사용하였으나, 제2 실시예에서는 상면(242)에 형성된 마루(242A)의 폭(X1) 및 골(242B)의 폭(Y1)이 1:3의 비율로 형성된 몰드(240)를 사용한다. 도 2a 및 도 2b에 있어서, 도 1a 내지 도 1k에서와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 본 예에서는 이들에 대한 상세한 설명은 생략한다.
본 발명의 제2 실시예에 대하여 보다 상세히 설명하면, 먼저 도 1a 내지 도 1d를 참조하여 설명한 바와 같은 방법으로 기판(100)상에 피식각막(110) 및 이미지층(120)을 형성한 후, 상기 이미지층(120) 위에 블록 공중합체 코팅막(130) (도 1d 참조)을 형성한다.
그 후, 상호 교대로 반복 배치되는 복수의 마루(242A) 및 복수의 골(242B)에 의해 소정의 패턴이 형성되어 있는 상면(242)을 가지는 몰드(240)를 이용한 스탬핑 공정에 의해 상기 몰드(240)의 상면(242)에 형성된 패턴을 상기 블록 공중합체 코팅막(130)에 전사한다. 이어서, 도 1f를 참조하여 설명한 바와 같은 방법으로 열 또는 UV 조사에 의해 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체를 구성하는 폴리머 블록들을 상기 몰드(242)에 의해 가이드되는 방향으로 배향시키면서 상기 블록 공중합체 코팅막(130)을 경화시킨다. 그 결과, 도 2a에 예시된 바와 같이, 상기 몰드(240)의 각각의 골(242B) 부분에는 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)이 차례로 수직으로 배열되어 있는 자기 조립 구조(230A)가 형성된다. 단, 제2 실시예에서는 마루(242A)의 폭(X1) 및 골(242B)의 폭(Y1)이 1:3의 비율을 가지는 몰드(240)를 사용하여 스탬핑 공정을 행하였으므로, 상기 몰드(240)의 마루(242A)의 폭(X1)이 도 1e에 예시된 몰드(140)의 마루(142A)의 폭과 동일한 경우, 도 1e에서는 상기 몰드(140)의 1 개의 골(142B) 부분에 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)이 차례로 수직 배열된 1 주기의 폴리머 블록들이 형성되는 반면, 제2 실시예에서는 도 2a에 예시된 바와 같이, 상기 몰드(240)의 1 개의 골(242B) 부분에 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136)이 차례로 수직 배열된 3 주기의 폴리머 블록들이 형성된다.
즉, 도 2a에 예시된 경우에는 도 1e에 예시된 경우와 비교할 때 상기 몰드(240)의 1 개의 골(242B) 부분에 복수의 폴리머 블록들이 3 배 주기로 배향된다. 이와 같이, 상기 몰드(240)의 골(242B) 부분의 폭을 조절함으로써 상기 골(242B) 부분에 배향되는 폴리머 블록들의 배향 주기를 제어할 수 있다.
도 2b에는 상기 자기조립 구조(230A)로부터 상기 몰드(240)를 분리시킨 후, 상기 제2 폴리머 블록(134)을 선택적으로 제거하여, 상기 이미지층(120) 위에 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136) 만으로 이루어지는 식각 마스크용 자기조립 미세 패턴(230B)을 형성한 경우가 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면 상기 제1 폴리머 블록(132), 제2 폴리머 블록(134), 및 제3 폴리머 블록(136) 중 상기 제1 폴리머 블록(132) 및 제3 폴리머 블록(136)을 제거하여 상기 제2 폴리머 블록(134) 만으로 이루어지는 식각 마스크 용 자기조립 미세 패턴을 형성할 수도 있다.
그 후, 상기 자기조립 미세 패턴(230B)을 식각 마스크로 하여, 도 1j를 참조하여 설명한 바와 같은 방법으로 상기 이미지층(120) 및 피식각막(110)을 식각할 수 있다.
또한, 도시하지는 않았으나, 상기 자기조립 미세 패턴(230B)을 형성하기 전에, 도 2a의 공정에서 얻어진 상기 자기조립 구조(230A)에 대하여 도 1h를 참조하여 설명한 바와 같이 계면활성제의 온도에 따른 선택적 용해 특성을 이용하여 튜닝 공정을 행할 수도 있다.
도 3a 및 도 3b는 본 발명의 제3 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b를 참조하여 설명하는 본 발명의 제3 실시예는 도 2a 및 도 2b를 참조하여 설명한 본 발명의 제2 실시예와 대체로 유사하다. 단, 제2 실시예에서는 블록 공중합체 코팅막(130)에 포함된 블록 공중합체가 2중 블록 공중합체로 이루어진 경우를 예시한다. 도 3a 및 도 3b에 있어서, 도 1a 내지 도 1k, 도 2a 및 도 2b에서와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 본 예에서는 이들에 대한 상세한 설명은 생략한다.
본 발명의 제3 실시예에 대하여 보다 상세히 설명하면, 먼저 도 1a 내지 도 1d를 참조하여 설명한 바와 같은 방법으로 기판(100)상에 피식각막(110) 및 이미지층(120)을 형성한다. 그 후, 상기 이미지층(120) 위에 2중 블록 공중합체를 포함하는 블록 공중합체 코팅막(130) (도 1d 참조)을 형성한다.
그 후, 상기 몰드(240)를 이용한 스탬핑 공정에 의해 상기 몰드(240)의 상면(242)에 형성된 소정 형상의 패턴을 상기 블록 공중합체 코팅막(130)에 전사한다. 이어서, 도 1f를 참조하여 설명한 바와 같은 방법으로 열 또는 UV 조사에 의해 상기 블록 공중합체 코팅막(130)에 포함된 블록 공중합체를 구성하는 폴리머 블록들을 상기 몰드(240)에 의해 가이드되는 방향으로 배향시키면서 상기 블록 공중합체 코팅막(130)을 경화시킨다. 그 결과, 도 3a에 예시된 바와 같이, 상기 몰드(240)의 각각의 골(242B) 부분에는 제1 폴리머 블록(332) 및 제2 폴리머 블록(334)이 교대로 수직으로 반복 배열되어 있는 자기조립 구조(330A)가 형성된다. 도 3a에는 상기 몰드(240)의 1 개의 골(242B) 부분에 제1 폴리머 블록(332) 및 제2 폴리머 블록(334)이 교대로 반복적으로 수직 배열된 자기조립 구조(330A)가 얻어진 예가 도시되어 있다.
도 3b에는 상기 자기조립 구조(330A)로부터 상기 몰드(240)를 분리시킨 후, 상기 제2 폴리머 블록(334)을 선택적으로 제거하여, 상기 이미지층(120) 위에 상기 제1 폴리머 블록(332) 만으로 이루어지는 식각 마스크용 자기조립 미세 패턴(330B)을 형성한 경우가 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면 상기 제1 폴리머 블록(332)을 제거하여 상기 제2 폴리머 블록(334) 만으로 이루어지는 식각 마스크용 자기조립 미세 패턴을 형성할 수도 있다.
그 후, 상기 자기조립 미세 패턴(330B)을 식각 마스크로 하여, 도 1j를 참조하여 설명한 바와 같은 방법으로 상기 이미지층(120) 및 피식각막(110)을 식각할 수 있다.
또한, 도시하지는 않았으나, 상기 자기조립 미세 패턴(330B)을 형성하기 전에, 도 3a의 공정에서 얻어진 상기 자기조립 구조(330A)에 대하여 도 1h를 참조하여 설명한 바와 같이 계면활성제의 온도에 따른 선택적 용해 특성을 이용하여 튜닝 공정을 행할 수도 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1a 내지 도 1k는 본 발명의 제1 실시예에 따른 미세 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 3b는 본 발명의 제3 실시예에 따른 미세 패턴 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판, 110: 피식각막, 110A: 미세 패턴, 112: 화학 물질, 120: 이미지층, 130: 블록 공중합체 코팅막, 130A: 자기조립 구조, 130B: 튜닝된 자기조립 구조, 130C: 자기조립 미세 패턴, 132: 제1 폴리머 블록, 134: 제2 폴리머 블록, 136: 제3 폴리머 블록, 140: 몰드, 142: 상면, 142A: 마루, 142B: 골, 148: SAM층, 150: 외부 자극, 152: 열처리, 230A: 자기조립 구조, 230B: 자기조립 미세 패턴, 240: 몰드, 242: 상면, 242A: 마루, 242B: 골, 330A: 자기조립 구조, 330B: 자기조립 미세 패턴, 332: 제1 폴리머 블록, 334: 제2 폴리머 블록.

Claims (41)

  1. 기판상에 복수의 반복 단위를 가지는 블록 공중합체를 포함하는 코팅층을 형성하는 단계와,
    복수의 마루 및 골로 이루어지는 제1 패턴이 형성된 몰드를 이용하여 상기 코팅층에 상기 제1 패턴을 전사하는 단계와,
    상기 몰드의 골 내에 상기 코팅층이 채워진 상태에서 상기 코팅층 내의 블록 공중합체의 반복 단위들을 상분리를 통해 재배열시켜 상기 몰드의 마루 및 골에 의해 가이드되는 방향을 따라 배향된 복수의 폴리머 블록으로 이루어지는 자기조립 구조를 형성하는 단계와,
    상기 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하여 나머지 일부의 폴리머 블록으로 이루어지는 자기조립 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 코팅층을 형성하는 단계는
    상기 블록 공중합체 및 유기 용매를 포함하는 혼합 용액을 상기 기판상에 스핀 코팅하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  3. 제2항에 있어서,
    상기 혼합 용액은 산 (acid) 및 계면활성제를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 혼합 용액 내에서 상기 블록 공중합체와 상기 산은 1:1 ∼ 1:1.5의 몰 비로 혼합되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  5. 제3항에 있어서,
    상기 혼합 용액 내에서 상기 블록 공중합체와 상기 계면활성제는 1:1 ∼ 1:1.5의 몰 비로 혼합되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  6. 제3항에 있어서,
    상기 블록 공중합체는 PS-co-P4VP (polystyrene-co-poly(4-vinylpyridine))를 포함하고,
    상기 산은 MSA (methanesulphonic acid)를 포함하고,
    상기 계면활성제는 PDP (3-n-pentadecylphenol)를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 블록 공중합체는 서로 다른 구조를 가지는 복수의 반복 단위를 포함하는 다중 블록 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  8. 제7항에 있어서,
    상기 블록 공중합체는 제1 반복 단위 및 제2 반복 단위가 (제1 반복단위)-co-(제2 반복 단위)-co-(제1 반복 단위)의 형태로 공유결합되어 있는 3중 블록 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  9. 제7항에 있어서,
    상기 블록 공중합체는 제1 반복 단위, 제2 반복 단위, 및 제3 반복 단위가 (제1 반복단위)-co-(제2 반복 단위)-co-(제3 반복 단위)의 형태로 공유결합되어 있는 3중 블록 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  10. 제7항에 있어서,
    상기 블록 공중합체는 제1 반복 단위 및 제2 반복 단위가 (제1 반복단위)-co-(제2 반복 단위)의 형태로 공유결합되어 있는 2중 블록 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  11. 제1항에 있어서,
    상기 몰드의 마루 및 골은 각각 동일한 폭을 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 몰드의 골은 상기 마루의 폭 보다 더 큰 폭을 가지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  13. 제1항에 있어서,
    상기 제1 패턴을 전사하는 단계에서,
    상기 몰드의 마루 및 골의 표면에는 유기 단분자막으로 이루어지는 SAM층 (self-assembled mono-molecular layer)이 형성되어 있는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  14. 제13항에 있어서,
    상기 SAM층은 HMDS (hexamethyldisilazane), 아미노프로필트리에톡시실란 (aminopropyltriethoxysilane), 4-머캡토피리딘 (4-mercaptopyridine), 및 아미노에탄티올 (aminoethanethiol)로 이루어지는 군에서 선택되는 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  15. 제1항에 있어서,
    상기 코팅층에 상기 제1 패턴을 전사하기 전에, 상기 몰드의 일부 영역인 제1 영역에서 상기 블록 공중합체의 일부 반복 단위에 대하여 친화력을 가지도록 상기 몰드의 제1 영역을 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  16. 제15항에 있어서,
    상기 제1 영역은 상기 몰드의 마루의 양 측벽을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  17. 제15항에 있어서,
    상기 제1 영역을 표면 처리하기 위하여 상기 제1 영역에 대하여 피라나 (piranha) 용액 처리, 열처리, 및 UV-오존 처리 중에서 선택되는 어느 하나의 처리를 행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  18. 제1항에 있어서,
    상기 코팅층에 상기 제1 패턴을 전사하기 전에, 상기 몰드의 일부 영역인 제2 영역에서 상기 블록 공중합체의 반복 단위들에 대하여 선택적 친화력을 가지지 않도록 상기 몰드의 제2 영역을 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  19. 제18항에 있어서,
    상기 제2 영역은 상기 몰드의 골의 저면 부분을 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  20. 제18항에 있어서,
    상기 제2 영역을 표면 처리하기 위하여 상기 제2 영역에 무질서 블록 공중합체막을 형성하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  21. 제20항에 있어서,
    상기 무질서 블록 공중합체막은 상기 코팅층에 포함된 상기 블록 공중합체의 반복 단위와 동일한 반복 단위를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  22. 제1항에 있어서,
    상기 몰드는 실리콘 또는 PDMS (polydimethylsiloxane)로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  23. 제1항에 있어서,
    상기 자기조립 구조를 형성하는 단계에서, 상기 코팅층에서 상기 블록 공중합체의 반복 단위들을 상분리를 통해 재배열시키기 위하여 상기 코팅층에 열을 가하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  24. 제1항에 있어서,
    상기 자기조립 구조를 형성하는 단계에서, 상기 코팅층에서 상기 블록 공중합체의 반복 단위들을 상분리를 통해 재배열시키기 위하여 상기 코팅층에 UV를 조사하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  25. 제1항에 있어서,
    상기 자기조립 구조에서 상기 복수의 폴리머 블록은 구 (sphere), 기둥 (cylinder), 라멜라 (lamellar), 나선형 (gyroid), 또는 HPL (hexagonal perforated cylinder) 구조로 자기조립되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  26. 제1항에 있어서,
    상기 코팅층은 상기 블록 공중합체와, 상기 블록 공중합체가 수소 결합을 받아들일 수 있는 상태로 되도록 상기 블록 공중합체와 결합 가능한 산과, 상기 블록 공중합체에 수소 결합을 제공할 수 있는 계면활성제를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  27. 제26항에 있어서,
    상기 산은 MSA (methanesulphonic acid)를 포함하고,
    상기 계면활성제는 PDP (3-n-pentadecylphenol)를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  28. 제26항에 있어서,
    상기 자기조립 구조가 형성된 후 상기 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하기 전에, 상기 복수의 폴리머 블록이 반복 배열되는 피치를 변화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  29. 제26항에 있어서,
    상기 자기조립 구조가 형성된 후 상기 복수의 폴리머 블록 중 일부의 폴리머 블록을 제거하기 전에, 상기 복수의 폴리머 블록 중 일부의 폴리머 블록의 폭을 증가시켜 튜닝(tuning)된 자기조립 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  30. 제29항에 있어서,
    상기 튜닝된 자기조립 구조를 형성하기 위하여 상기 계면활성제의 온도에 따른 선택적 용해 특성을 이용하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형 성 방법.
  31. 제29항에 있어서,
    상기 튜닝된 자기조립 구조를 형성하기 위하여 상기 자기조립 구조가 형성된 결과물의 분위기 온도를 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  32. 제1항에 있어서,
    상기 자기조립 미세 패턴을 형성하는 단계는 상기 복수의 폴리머 블록 중 상기 일부의 폴리머 블록을 제거하기 위하여 오존, UV 조사, 및 산소 플라즈마 중에서 선택되는 어느 하나를 이용하여 상기 복수의 폴리머 블록을 처리하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  33. 제1항에 있어서,
    상기 자기조립 미세 패턴을 형성하는 단계는
    상기 복수의 폴리머 블록 중 상기 일부의 폴리머 블록을 제외한 나머지 일부의 폴리머 블록만 선택적으로 경화시키는 단계와,
    상기 복수의 폴리머 블록 중 상기 일부의 폴리머 블록을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  34. 제33항에 있어서,
    상기 나머지 일부의 폴리머 블록만 선택적으로 경화시키기 위하여 상기 복수의 폴리머 블록을 OsO4 또는 RuO4에 노출시키는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  35. 제1항에 있어서,
    상기 기판상에 코팅층을 형성하기 전에, 상기 기판상에 이미지층을 형성하는 단계를 더 포함하고,
    상기 코팅층은 상기 이미지층 위에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  36. 제35항에 있어서,
    상기 이미지층은 무질서 블록 공중합체로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  37. 제35항에 있어서,
    상기 이미지층은 상기 기판 표면에 화학 결합에 의해 자기조립된 단분자층(mono-molecular layer)으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  38. 제35항에 있어서,
    상기 기판상에 상기 이미지층을 형성하기 전에, 상기 기판상에 피식각막을 형성하는 단계를 더 포함하고, 상기 이미지층은 상기 피식각막 위에 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  39. 제38항에 있어서,
    상기 피식각막은 산화막, 질화막, 산화질화막, 도핑된 폴리실리콘막, 또는 금속막으로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  40. 제38항에 있어서,
    상기 이미지층을 형성하기 전에 상기 피식각막의 상면에 Si-OH 기가 노출되도록 상기 피식각막의 상면을 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
  41. 제38항에 있어서,
    상기 자기조립 미세 패턴을 식각 마스크로 하여 상기 이미지층의 노출된 부분을 식각하여 상기 피식각막을 노출시키는 단계와,
    상기 자기조립 미세 패턴을 식각 마스크로 하여 상기 피식각막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성 방법.
KR1020080009059A 2008-01-29 2008-01-29 블록 공중합체를 이용한 미세 패턴 형성 방법 KR20090083091A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080009059A KR20090083091A (ko) 2008-01-29 2008-01-29 블록 공중합체를 이용한 미세 패턴 형성 방법
US12/235,361 US20090191713A1 (en) 2008-01-29 2008-09-22 Method of forming fine pattern using block copolymer
JP2008252906A JP2009182319A (ja) 2008-01-29 2008-09-30 ブロック共重合体を利用した半導体素子の微細パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009059A KR20090083091A (ko) 2008-01-29 2008-01-29 블록 공중합체를 이용한 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090083091A true KR20090083091A (ko) 2009-08-03

Family

ID=40899677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009059A KR20090083091A (ko) 2008-01-29 2008-01-29 블록 공중합체를 이용한 미세 패턴 형성 방법

Country Status (3)

Country Link
US (1) US20090191713A1 (ko)
JP (1) JP2009182319A (ko)
KR (1) KR20090083091A (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109104B1 (ko) * 2009-08-24 2012-02-16 한국기계연구원 나노선 패턴 형성 방법 및 선 편광자 제조 방법
WO2012086986A2 (ko) * 2010-12-20 2012-06-28 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
KR20130072885A (ko) * 2011-12-22 2013-07-02 엘지디스플레이 주식회사 그래핀 양자점의 제조방법, 이를 이용한 양자점 발광소자의 제조방법
KR20140013654A (ko) * 2012-07-26 2014-02-05 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
KR101372152B1 (ko) * 2010-07-28 2014-03-07 가부시끼가이샤 도시바 패턴 형성 방법 및 중합체 알로이 기재
KR101449850B1 (ko) * 2013-05-21 2014-10-13 한국과학기술원 용매 어닐링 방법, 이를 이용한 블록 공중합체 패턴 형성 방법 및 이에 의하여 제조된 블록 공중합체 패턴
KR101477350B1 (ko) * 2012-10-23 2014-12-30 포항공과대학교 산학협력단 비대칭 라인 나노 패턴 및 그 제조 방법
KR20150075685A (ko) * 2013-12-26 2015-07-06 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
US9096705B2 (en) 2010-03-22 2015-08-04 Unist Academy-Industry Research Corporation Block copolymer for manufacturing nanowire and method for manufacturing thereof
KR20150133921A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 액정 표시패널 제조방법
KR20170070149A (ko) * 2014-10-14 2017-06-21 도쿄엘렉트론가부시키가이샤 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화
KR20190074423A (ko) * 2017-12-20 2019-06-28 한국세라믹기술원 자기조립 패턴 및 그 제조 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355167B1 (ko) * 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
FR2930244B1 (fr) * 2008-04-18 2011-06-24 Commissariat Energie Atomique Procede de preparation d'un film polymerique presentant en surface des motifs nanometriques et microstructure dans son epaisseur sur tout ou partie de celui-ci selon un systeme particulier
JP2009298911A (ja) * 2008-06-12 2009-12-24 Canon Inc ブロック共重合体および基板の加工方法
KR101602942B1 (ko) * 2009-10-07 2016-03-15 삼성전자주식회사 패턴 형성 방법
WO2011047386A1 (en) * 2009-10-18 2011-04-21 The Regents Of The University Of California Direct hierarchical assembly of nanoparticles
US8574950B2 (en) * 2009-10-30 2013-11-05 International Business Machines Corporation Electrically contactable grids manufacture
US8674034B2 (en) * 2009-11-11 2014-03-18 The University Of Akron Polyisobutylene-based polyurethanes, polyureas and/or polyurethane-polyureas and method for making same
JP5033867B2 (ja) * 2009-12-28 2012-09-26 株式会社日立ハイテクノロジーズ 微細構造体、微細構造体の製造方法、及び微細構造体製造用の重合性樹脂組成物
JP5171909B2 (ja) * 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
CN103187284B (zh) * 2011-12-29 2015-10-14 中芯国际集成电路制造(上海)有限公司 场效应晶体管的制作方法
JP6112314B2 (ja) * 2012-07-10 2017-04-12 株式会社ニコン マーク形成方法及びデバイス製造方法
US8883646B2 (en) * 2012-08-06 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
US9449839B2 (en) 2012-08-06 2016-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Self-assembled monolayer for pattern formation
JP5752655B2 (ja) 2012-09-10 2015-07-22 株式会社東芝 パターン形成方法
US9107291B2 (en) 2012-11-21 2015-08-11 International Business Machines Corporation Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
JP5768074B2 (ja) * 2013-02-28 2015-08-26 株式会社東芝 パターン形成方法
JP6094311B2 (ja) * 2013-03-27 2017-03-15 Jsr株式会社 パターン形成方法
KR102127784B1 (ko) 2013-06-12 2020-06-29 삼성전자주식회사 패턴 형성 방법
JP6059608B2 (ja) 2013-06-12 2017-01-11 株式会社東芝 パターン形成方法
KR102190675B1 (ko) 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6390427B2 (ja) * 2014-01-07 2018-09-19 Jsr株式会社 パターン形成方法
KR102233575B1 (ko) * 2014-02-17 2021-03-30 삼성전자주식회사 미세 패턴 형성 방법
FR3031748B1 (fr) * 2015-01-21 2018-09-28 Arkema France Procede de reduction du temps d'assemblage des films ordones de copolymere a blocs
CN105990533A (zh) * 2015-02-17 2016-10-05 黄会文 一种多色可弯曲的有机电致发光二极管器件的制造方法
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US9536744B1 (en) * 2015-12-17 2017-01-03 International Business Machines Corporation Enabling large feature alignment marks with sidewall image transfer patterning
EP3297030B1 (en) * 2016-09-15 2021-05-05 IMEC vzw Selective fin cut
JP6896447B2 (ja) * 2017-02-14 2021-06-30 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
FR3071645B1 (fr) * 2017-09-26 2019-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un calculateur a reseaux de neurones recurrents
WO2021133840A1 (en) * 2019-12-24 2021-07-01 Wisconsin Alumni Research Foundation Block copolymer self-alignment on isolated chemical stripes
CN112191849B (zh) * 2020-10-10 2023-03-28 重庆邮电大学 基于温度分布的梯度多孔散热装置设计及增材制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
US6602620B1 (en) * 1998-12-28 2003-08-05 Kabushiki Kaisha Toshiba Magnetic recording apparatus, magnetic recording medium and manufacturing method thereof
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US6916584B2 (en) * 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7625694B2 (en) * 2004-05-06 2009-12-01 Micron Technology, Inc. Selective provision of a diblock copolymer material
EP1827717A4 (en) * 2004-11-22 2011-11-23 Wisconsin Alumni Res Found METHOD AND COMPOSITIONS FOR FORMING APERIODICALLY PATTERNED COPOLYMER FILMS
JP2007094368A (ja) * 2005-09-01 2007-04-12 Seiko Epson Corp マイクロレンズ基板、マイクロレンズ基板の製造方法、液晶パネルおよび投射型表示装置
US20070183025A1 (en) * 2005-10-31 2007-08-09 Koji Asakawa Short-wavelength polarizing elements and the manufacture and use thereof
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US7737376B2 (en) * 2007-05-09 2010-06-15 Alcatel-Lucent Usa Inc. Mechanical switch
US7521094B1 (en) * 2008-01-14 2009-04-21 International Business Machines Corporation Method of forming polymer features by directed self-assembly of block copolymers

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109104B1 (ko) * 2009-08-24 2012-02-16 한국기계연구원 나노선 패턴 형성 방법 및 선 편광자 제조 방법
US9096705B2 (en) 2010-03-22 2015-08-04 Unist Academy-Industry Research Corporation Block copolymer for manufacturing nanowire and method for manufacturing thereof
KR101372152B1 (ko) * 2010-07-28 2014-03-07 가부시끼가이샤 도시바 패턴 형성 방법 및 중합체 알로이 기재
WO2012086986A2 (ko) * 2010-12-20 2012-06-28 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
WO2012086986A3 (ko) * 2010-12-20 2012-08-23 한국기계연구원 미세 패턴을 가지는 세라믹 템플릿의 제조 방법 및 이 방법에 의해 제조된 세라믹 템플릿
KR20130072885A (ko) * 2011-12-22 2013-07-02 엘지디스플레이 주식회사 그래핀 양자점의 제조방법, 이를 이용한 양자점 발광소자의 제조방법
KR20140013654A (ko) * 2012-07-26 2014-02-05 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
US10162092B2 (en) 2012-07-26 2018-12-25 Samsung Display Co., Ltd. Polarizer, method of manufacturing the polarizer, display panel having the polarizer and display apparatus having the display panel
KR101477350B1 (ko) * 2012-10-23 2014-12-30 포항공과대학교 산학협력단 비대칭 라인 나노 패턴 및 그 제조 방법
KR101449850B1 (ko) * 2013-05-21 2014-10-13 한국과학기술원 용매 어닐링 방법, 이를 이용한 블록 공중합체 패턴 형성 방법 및 이에 의하여 제조된 블록 공중합체 패턴
KR20150075685A (ko) * 2013-12-26 2015-07-06 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
KR20150133921A (ko) * 2014-05-20 2015-12-01 삼성디스플레이 주식회사 액정 표시패널 제조방법
KR20170070149A (ko) * 2014-10-14 2017-06-21 도쿄엘렉트론가부시키가이샤 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화
KR20190074423A (ko) * 2017-12-20 2019-06-28 한국세라믹기술원 자기조립 패턴 및 그 제조 방법

Also Published As

Publication number Publication date
JP2009182319A (ja) 2009-08-13
US20090191713A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
KR20090083091A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
KR101291223B1 (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
JP5376921B2 (ja) 微細パターン形成方法
CN101978469B (zh) 具有受限于以均等优先湿润两嵌段的上界面的嵌段共聚物膜的热退火
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8455082B2 (en) Polymer materials for formation of registered arrays of cylindrical pores
US8993088B2 (en) Polymeric materials in self-assembled arrays and semiconductor structures comprising polymeric materials
JP4673266B2 (ja) パターン形成方法及びモールド
KR101350072B1 (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
KR100930966B1 (ko) 블록공중합체의 나노구조와 일치하지 않는 형태의 표면패턴상에 형성되는 블록공중합체의 나노구조체 및 그 제조방법
JP6452136B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのｕｖ支援剥離
KR20100079948A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
WO2011128120A1 (en) Method for providing an ordered layer of self-assemblable polymer for use in lithography
US9417520B2 (en) Methods of patterning block copolymer layers and patterned structures
US9235125B2 (en) Methods of providing patterned chemical epitaxy templates for self-assemblable block copolymers for use in device lithography
JP5584872B2 (ja) 高分子ナノ構造体を表面に備える基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid