KR102127784B1 - 패턴 형성 방법 - Google Patents
패턴 형성 방법 Download PDFInfo
- Publication number
- KR102127784B1 KR102127784B1 KR1020130067223A KR20130067223A KR102127784B1 KR 102127784 B1 KR102127784 B1 KR 102127784B1 KR 1020130067223 A KR1020130067223 A KR 1020130067223A KR 20130067223 A KR20130067223 A KR 20130067223A KR 102127784 B1 KR102127784 B1 KR 102127784B1
- Authority
- KR
- South Korea
- Prior art keywords
- block
- pattern
- polystyrene
- polymethylmethacrylate
- polybutadiene
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 230000007935 neutral effect Effects 0.000 claims abstract description 63
- 229920001400 block copolymer Polymers 0.000 claims abstract description 40
- 229920000642 polymer Polymers 0.000 claims description 47
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 34
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004793 Polystyrene Substances 0.000 claims description 28
- -1 polyethylene Polymers 0.000 claims description 25
- 239000004698 Polyethylene Substances 0.000 claims description 23
- 229920000573 polyethylene Polymers 0.000 claims description 23
- 229920002223 polystyrene Polymers 0.000 claims description 22
- 229920002717 polyvinylpyridine Polymers 0.000 claims description 18
- 239000005062 Polybutadiene Substances 0.000 claims description 16
- 229920002857 polybutadiene Polymers 0.000 claims description 16
- 229920001490 poly(butyl methacrylate) polymer Polymers 0.000 claims description 15
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 11
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 11
- 229920001195 polyisoprene Polymers 0.000 claims description 11
- 229920002367 Polyisobutene Polymers 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 8
- 229920001485 poly(butyl acrylate) polymer Polymers 0.000 claims description 8
- 229920005604 random copolymer Polymers 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 229920002720 polyhexylacrylate Polymers 0.000 claims description 3
- 229920000468 styrene butadiene styrene block copolymer Polymers 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000002209 hydrophobic effect Effects 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims 1
- 230000007261 regionalization Effects 0.000 claims 1
- 229920001477 hydrophilic polymer Polymers 0.000 abstract description 11
- 229920001600 hydrophobic polymer Polymers 0.000 abstract description 10
- 238000005191 phase separation Methods 0.000 abstract description 7
- 239000012528 membrane Substances 0.000 abstract description 4
- 238000011534 incubation Methods 0.000 abstract description 3
- 238000001338 self-assembly Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 72
- 239000004065 semiconductor Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000002094 self assembled monolayer Substances 0.000 description 3
- 239000013545 self-assembled monolayer Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GONOPSZTUGRENK-UHFFFAOYSA-N benzyl(trichloro)silane Chemical compound Cl[Si](Cl)(Cl)CC1=CC=CC=C1 GONOPSZTUGRENK-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000005054 phenyltrichlorosilane Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- FMYXZXAKZWIOHO-UHFFFAOYSA-N trichloro(2-phenylethyl)silane Chemical group Cl[Si](Cl)(Cl)CCC1=CC=CC=C1 FMYXZXAKZWIOHO-UHFFFAOYSA-N 0.000 description 2
- ORVMIVQULIKXCP-UHFFFAOYSA-N trichloro(phenyl)silane Chemical compound Cl[Si](Cl)(Cl)C1=CC=CC=C1 ORVMIVQULIKXCP-UHFFFAOYSA-N 0.000 description 2
- WOMUGKOOLXQCTQ-UHFFFAOYSA-N trichloro-(4-methylphenyl)silane Chemical compound CC1=CC=C([Si](Cl)(Cl)Cl)C=C1 WOMUGKOOLXQCTQ-UHFFFAOYSA-N 0.000 description 2
- NDLYYWAPSXPMOB-UHFFFAOYSA-N trimethoxy(naphthalen-1-ylmethyl)silane Chemical compound C1=CC=C2C(C[Si](OC)(OC)OC)=CC=CC2=C1 NDLYYWAPSXPMOB-UHFFFAOYSA-N 0.000 description 2
- PZJJKWKADRNWSW-UHFFFAOYSA-N trimethoxysilicon Chemical group CO[Si](OC)OC PZJJKWKADRNWSW-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229920000359 diblock copolymer Polymers 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000193 polymethacrylate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229920000428 triblock copolymer Polymers 0.000 description 1
- OISXOUOWYPCREA-UHFFFAOYSA-N trichloro(1,1,1-trichlorohexatriacontan-18-yl)silane Chemical compound C(CCCCCCCCCCCCCCCCC)C(CCCCCCCCCCCCCCCCC(Cl)(Cl)Cl)[Si](Cl)(Cl)Cl OISXOUOWYPCREA-UHFFFAOYSA-N 0.000 description 1
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 description 1
- GDRDDMTUPOZHSD-UHFFFAOYSA-N trimethoxy-(4-phenylphenyl)silane Chemical compound C1=CC([Si](OC)(OC)OC)=CC=C1C1=CC=CC=C1 GDRDDMTUPOZHSD-UHFFFAOYSA-N 0.000 description 1
- WBYFRLYSBSQTOB-UHFFFAOYSA-N trimethoxy-(9-methylanthracen-1-yl)silane Chemical compound C1=CC=C2C(C)=C3C([Si](OC)(OC)OC)=CC=CC3=CC2=C1 WBYFRLYSBSQTOB-UHFFFAOYSA-N 0.000 description 1
- YUYCVXFAYWRXLS-UHFFFAOYSA-N trimethoxysilane Chemical compound CO[SiH](OC)OC YUYCVXFAYWRXLS-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/027—Non-macromolecular photopolymerisable compounds having carbon-to-carbon double bonds, e.g. ethylenic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 패턴 형성 방법을 제공한다. 이 방법에서는 요철 구조를 가지는 중성막 상에 블록 공중합체층을 형성하고 상분리를 유도한다. 중성막은 친수성 고분자와 소수성 고분자 모두에 대해 친화력을 가져, 요철 구조에서 수직 배양이 잘 이루어져 유도 자기 조립 현상이 잘 이루어질 수 있다.
Description
본 발명은 반도체 제조 방법에 관한 것으로 더욱 상세하게는 패턴 형성 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 더욱 미세한 패터닝이 요구되고 있다. 노광 공정에서 구현이 가능한 포토레지스트 패턴의 폭은 하기의 레일레이 식(Rayleigh's equation)에 의해 결정된다.
R = k1·λ/NA
여기서 R은 분해능(Resolution)이며, k1은 공정 상수, λ는 광원의 파장, 그리고 NA(Numerical Aperture)는 렌즈의 유효구경이다. 따라서 분해능을 낮출려면, k1 값을 작게 하거나, 광원의 파장을 작게 하거나, 렌즈의 유효 구경을 크게 해야 한다. 광원의 파장을 현재 사용되는 KrF(248nm)나 ArF(193nm)보다 작게 하게 위하여, 13.4nm의 파장의 EUV(Extreme ultraviolet)을 광원으로 사용하는 노광 공정이 요구되고 있다. 그러나 EUV를 광원으로 사용하는 노광 공정은 진공 상태와 반사형 포토마스크 등 기존의 노광 공정과 전혀 다른 환경을 필요로 하고, EUV를 광원으로 사용하는 노광 장비가 매우 고가여서 현 시점에서 공정에 적용하기에는 많은 어려움이 있다.
이와 같이 광원의 파장을 줄이기에는 거의 한계에 다다랐다. 이를 해결하기 위한 대안으로서 렌즈의 유효구경 NA를 증가시키는 방안이 연구되었다. NA는 n·sinθ에 비례하고, n은 렌즈와 포토레지스트 사이의 매질의 굴절률이므로, 매질의 굴절률이 높으면 분해능을 높일 수 있다. 이러한 원리를 이용하여 기존의 노광원을 사용하면서 공기보다 큰 굴절률을 갖는 매질 속에서 노광 공정을 진행하여 분해능을 높이는 이머젼 리소그라피(Immersion lithography) 공정이 제안되었다. 상기 매질로는 예를 들면 공기의 굴절률인 1보다 높은 굴절률 1.44를 가지는 물(water)이 사용된다.
본 발명이 해결하고자 하는 과제는 노광공정의 한계를 극복하여 미세한 패턴을 형성할 수 있는 패턴 형성 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 패턴 형성 방법은, 기판 상에 요철 구조를 가지는 중성막을 형성하는 단계; 상기 중성막 상에 블록 공중합체층을 코팅하는 단계; 상기 블록 공중합체층(block copolymer layer)을 상분리시켜 복수개의 서로 이격된 제 1 패턴들과 이들 사이를 채우는 제 2 패턴을 만드는 단계; 상기 제 1 패턴들 또는 상기 제 2 패턴을 제거하는 단계; 및 상기 제 1 패턴들과 상기 제 2 패턴 중 제거되지 않은 패턴을 식각 마스크로 이용하여 식각 공정을 진행하는 단계를 포함한다.
상기 요철 구조를 가지는 중성막을 형성하는 단계는, 상기 기판 상에 요철 구조의 하부 구조물을 형성하는 단계; 및 상기 하부 구조물의 표면을 덮는 중성막을 콘포말하게 형성하는 단계를 포함한다.
상기 중성막을 콘포말하게 형성하는 단계는 코팅 공정으로 진행될 수 있다.
상기 제 1 패턴과 상기 제 2 패턴은 서로 다른 성질을 가질 수 있다.
상기 제 1 패턴은 친수성이고 상기 제 2 패턴은 소수성일 수 있다.
상기 제 1 패턴을 제거하는 단계는, DUV(Deep ultra violet)을 조사하는 단계; 및 식각제를 이용하여 상기 제 1 패턴을 제거하는 단계를 포함할 수 있다.
상기 요철 구조는 복수개의 홀들이나 라인 형태의 그루브들을 포함할 수 있다.
각각의 상기 홀 또는 상기 그루브 안에는 하나의 제 1 패턴만이 형성될 수 있다.
상기 제 1 패턴은 실린더 형태 또는 라인 형태로 형성될 수 있다.
상기 제 1 패턴의 폭과 이웃하는 두 개의 상기 제 1 패턴들 간의 간격을 합한 길이는 바람직하게는 20~50nm일 수 있다.
상기 중성막은 고분자 브러쉬 또는 랜덤 공중합체를 포함할 수 있다.
상기 요철 구조를 가지는 중성막을 형성하는 단계는, 상기 기판 상에 평탄한 상부면을 가지는 중성막을 형성하는 단계; 및 식각 공정을 진행하여 상기 중성막의 일부를 제거하여 상기 중성막 상부에 요철 구조를 형성하는 단계를 포함할 수 있다.
본 발명의 일 예에 따른 패턴 형성 방법에서는 요철 구조를 가지는 중성막 상에 블록 공중합체층을 형성하고 상분리를 유도한다. 중성막은 친수성 고분자와 소수성 고분자 모두에 대해 친화력을 가져, 요철 구조에서 수직 배양이 잘 이루어져 유도 자기 조립 현상이 잘 이루어질 수 있다. 이로써 원하는 위치에 패턴을 형성할 수 있다. 또한 블록 공중합체의 분자량을 조절하여 노광 공정의 한계 치수보다 작은 크기의 패턴 형성이 가능하다. 또한 고가의 EUV 장비를 사용하지 않아도 이보다 작은 크기의 패턴의 형성이 가능하므로 공정 비용을 줄일 수 있다.
도 1a 및 도 1b는 블록 공중합체를 개략적으로 나타내는 그림들이다.
도 2a 내지 2c는 부피분율과 온도에 따른 블록 공중합체의 상태를 나타내는 상태도들이다.
도 3은 부피분율에 따른 고분자 블록 도메인의 형태의 변화를 나타낸다.
도 4a 내지 도 9a는 본 발명의 일 예에 따른 패턴 형성 방법을 순차적으로 나타내는 평면도들이다.
도 4b 내지 도 9b는 도 4a 내지 도 9a를 각각 C-C 선으로 자른 단면도들이다.
도 7c는 도 7b의 'P1' 부분을 확대한 도면이다.
도 10 내지 도 12는 본 발명의 다른 예들에 따른 패턴 형성 방법을 나타내는 단면도들이다.
도 13a는 본 발명의 또 다른 예에 따른 패턴 형성 방법을 나타내는 평면도이다.
도 13b는 도 13a를 C-C선으로 자른 단면도이다.
도 14a 및 14b는 본 발명의 실험예들에 따라 형성된 패턴의 평면 SEM 사진들을 나타낸다.
도 15은 본 발명의 일 응용예에 따른 반도체 장치의 평면도이다.
도 16은 도 15를 D-D'선으로 자른 단면도이다.
도 17a는 본 발명의 응용예 2에 따른 DRAM 장치의 평면도이다.
도 17b는 도 17a에서 하부전극들의 배치를 나타내는 평면도이다.
도 18a 및 도 18b는 도 17a를 각각 E-E'선 및 F-F'선으로 자른 단면도들이다.
도 19는 본 발명의 응용예 3에 따른 핀펫 장치의 사시도이다.
도 2a 내지 2c는 부피분율과 온도에 따른 블록 공중합체의 상태를 나타내는 상태도들이다.
도 3은 부피분율에 따른 고분자 블록 도메인의 형태의 변화를 나타낸다.
도 4a 내지 도 9a는 본 발명의 일 예에 따른 패턴 형성 방법을 순차적으로 나타내는 평면도들이다.
도 4b 내지 도 9b는 도 4a 내지 도 9a를 각각 C-C 선으로 자른 단면도들이다.
도 7c는 도 7b의 'P1' 부분을 확대한 도면이다.
도 10 내지 도 12는 본 발명의 다른 예들에 따른 패턴 형성 방법을 나타내는 단면도들이다.
도 13a는 본 발명의 또 다른 예에 따른 패턴 형성 방법을 나타내는 평면도이다.
도 13b는 도 13a를 C-C선으로 자른 단면도이다.
도 14a 및 14b는 본 발명의 실험예들에 따라 형성된 패턴의 평면 SEM 사진들을 나타낸다.
도 15은 본 발명의 일 응용예에 따른 반도체 장치의 평면도이다.
도 16은 도 15를 D-D'선으로 자른 단면도이다.
도 17a는 본 발명의 응용예 2에 따른 DRAM 장치의 평면도이다.
도 17b는 도 17a에서 하부전극들의 배치를 나타내는 평면도이다.
도 18a 및 도 18b는 도 17a를 각각 E-E'선 및 F-F'선으로 자른 단면도들이다.
도 19는 본 발명의 응용예 3에 따른 핀펫 장치의 사시도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1b는 블록 공중합체를 개략적으로 나타내는 그림들이다.
도 1a 및 1b를 참조하면, 블록 공중합체는 2개 이상의 고분자 블록들(polymer blocks)의 일단들이 공유결합에 의해 연결된 중합체로서, 고분자블록들은 서로 다른 성질을 가진다. 블록 공중합체의 일 예인 이중 블록 공중합체(diblock copolymer)는 고분자 블록(A)과 고분자 블록(B)의 일단들이 공유결합에 의해 블록 정션(block junction)을 형성하고, 상기 블록 정션에 의해 연결되지 않은 타단들은 서로 반발한다. 예를 들면 상기 고분자 블록(A)과 상기 고분자 블록(B) 중의 하나는 친수성을 나타내고 다른 하나는 소수성을 나타낼 수 있다. 상기 친수성의 고분자 블록은 극성(polarity)을 가질 수 있다. 블록 공중합체의 다른 예인 삼중 블록 공중합체(triblock copolymer)는 3개의 고분자 블록들(A,B,C)이 공유결합에 의해 두개의 블록정션(블록정션1, 블록정션2)을 형성한다. 예를 들면, 고분자 블록(A)의 양단에 각각 고분자 블록(B)과 고분자 블록(C)가 블록정션 1, 2를 형성하며 공유결합되어 있다. 이때 고분자블록(A)는 양단에 결합되어 있는 고분자블록들(B,C)과 다른 성질을 가질 수 있다. 고분자 블록(B)과 고분자 블록(C)은 동일한 성질을 가질수 있으며, 예를 들면 같은 고분자일 수 있다.
도 2a 내지 2c는 부피분율과 온도에 따른 블록 공중합체의 상태를 나타내는 상태도들이다.
도 2a 내지 2c를 참조하면, 특정 분율(Volume fraction, φ)에서 온도(T)가 낮아지면 이중 블록 공중합체는 제 1 고분자 블록(A)과 제 2 고분자 블록(B)이 무질서하게 위치하는 균질 상태에서 제 1 고분자 블록(A)과 제 2 고분자 블록(B)이 자기조립하면서 서로 다른 도메인으로 분리되는 미세 상분리(microphase seperation) 상태로 변화한다. 상기 미세 상분리 상태에서 상기 제 1 고분자 블록 도메인들(A) 사이의 피치(P)는 일정하다. 즉, 상기 제 1 고분자 블록 도메인(A)의 폭과 상기 제 2 고분자 블록 도메인(B)의 폭은 각각 일정하다. 이때, 상기 각 고분자 블록 도메인(A,B)의 폭은 상기 고분자 블록의 분자량에 의해 결정될 수 있다.
도 3을 참조하면, 부피 분율(φ)에 따라 고분자 블록 도메인의 형태가 달라진다. 구체적으로 제 1 고분자 블록(A)과 제 2 고분자 블록(B)이 비슷한 부피 분율을 가질 경우, 상기 제 1 고분자 블록 도메인(A)과 상기 제 2 고분자 블록 도메인(B)은 차례로 적층되어 층상 구조인 라멜라 도메인(lamellar domain)을 형성한다. 상기 제 2 고분자 블록(B)의 부피분율이 증가하면 상기 제 1 고분자 블록(A)은 규칙적으로 배열된 실린더형 도메인 어레이(Cylinderical domain array)를 형성하고, 상기 제 2 고분자 블록(B)은 상기 실린더형 도메인들을 감싸는 고분자 메트릭스를 형성한다. 나아가, 상기 제 2 고분자 블록(B)이 부피 분율이 더 증가하면 상기 제 1 고분자 블록(A)은 규칙적으로 배열된 구형 도메인 어레이(Spherical domain array)를 형성하고, 상기 제 2 고분자 블록(B)은 상기 구형 도메인들을 감싸는 고분자 매트릭스를 형성한다. 상기 제 1 고분자 블록(A)의 부피 분율이 증가함에 따라서는 반대의 현상이 나타난다.
본 발명의 실시예들에서는 실린더형 도메인 어레이를 형성하는 공중합체의 성질을 이용하여 포토리소그라피 공정에서 구현할 수 있는 최소의 선폭보다 작은 선폭을 가지는 패턴을 형성하고자 한다.
도 4a 내지 도 9a는 본 발명의 일 예에 따른 패턴 형성 방법을 순차적으로 나타내는 평면도들이다. 도 4b 내지 도 9b는 도 4a 내지 도 9a를 각각 C-C 선으로 자른 단면도들이다. 도 7c는 도 7b의 'P1' 부분을 확대한 도면이다.
도 4a 및 도 4b를 참조하면, 기판(1) 상에 복수개의 제 1 홀들(5)을 포함하는 하부 구조물(3)을 형성한다. 상기 하부 구조물(3)은 단일층이나 다층의 절연막일 수 있으며 내부에 도전막을 포함할 수 있다. 상기 하부 구조물(3)은 증착과 식각 공정을 통해 형성될 수 있다. 상기 제 1 홀들(5)은 제 1 폭(W1)을 가지도록 형성될 수 있다.
도 5a 및 도 5b를 참조하면, 상기 하부 구조물(3)이 형성된 상기 기판(1)의 전면 상에 중성막(7)을 콘포말하게 형성한다. 즉, 상기 중성막(7)의 두께는 상기 제 1 홀들(5)의 바닥, 측벽 및 상기 하부 구조물(3) 상에서 모두 거의 동일할 수 있다. 상기 중성막(7)은 코팅 방식으로 형성될 수 있다. 상기 중성막(7)이 요철구조의 하부 구조물(3) 상에 콘포말하게 형성되므로 상기 중성막(7)의 상부면도 요철 구조를 가질 수 있다. 즉, 상기 중성막(7)의 상부에 상기 제 1 홀들(5)과 중첩되는 복수개의 제 2 홀들(9)이 형성될 수 있다. 상기 제 2 홀들(9)의 폭(W2)은 상기 중성막(7)의 두께에 의해 좁아지므로 상기 제 1 홀들(5)의 폭(W1) 보다 좁다. 상기 중성막(7)은 친수성 고분자와 소수성 고분자 모두에 대해 거의 동일한 친화력을 가진다. 상기 중성막(7)은 후속의 블록공중합체를 포함하는 용액(11)에 대하여 75~80°의 접착 각(contact angle)을 유발시킬 수 있는 물질로 형성될 수 있다. 예를 들면 상기 중성막(7)은 자기조립 단분자층(Self-assembled Monolayer: SAM), 고분자 브러쉬(Polymer Brush) 또는 가교된 랜덤 공중합체 매트(cross-linked random copolymer mat)일 수 있다.
상기 자기조립 단분자층은 페네틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 톨릴트리클로로실란(Tolyltrichlorosilane:TTCS), 2-[(트리메톡시실릴)에틸]-2-피리딘(2-[(trimethoxysilyl)ethl]-2-pyridine: PYRTMS)), 4-바이페닐릴 트리메톡시실란(4-biphenylyltrimethoxysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-Naphthyltrimehtoxysilane: NAPTMS), 1-[(트리메톡시실릴)메틸]나프탈렌(1-[(trimethoxysilyl)methyl]naphthalene: MNATMS) 및 (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS}을 포함하는 그룹에서 선택될 수 있다.
상기 고분자 브러쉬는 친수성 고분자와 소수성 고분자가 랜덤 형태로 결합된 형태를 가질 수 있다. 상기 고분자 브러쉬는 브러쉬 타입의 랜덤 공중합체로 명명될 수도 있다. 상기 고분자 브러쉬는 예를 들면 폴리스티렌-폴리메틸메타크릴레이트 랜덤 공중합체[polystyrenerandom-poly(methylmethacrylate): PS-r-PMMA]일 수 있다.
상기 가교된 랜덤 공중합체 매트(cross-linked random copolymer mat)는 벤조사이클로부텐을 포함하는 폴리스티렌-폴리메틸메타크릴레이트 랜덤 공중합체[beznocyclobutene-functionalized polystyrene-r-poly(methacrylate) copolymer]일 수 있다.
도 6a 및 도 6b를 참조하면, 상기 중성막(7) 상에 블록 공중합체 층(block copolymer layer, 11)을 코팅한다. 상기 블록 공중합체 층에 포함되는 블록 공중합체는 블럭 형태로 결합된 친수성 고분자와 소수성 고분자를 포함할 수 있다.
상기 블록 공중합체는 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate: PS-b-PMMA),폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-block-polybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산 (polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트 (polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘 (polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘 (polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-block-polyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트 (polyisoprene-block-polymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-block-polyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-block-polymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtylene-block-polydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylmethacrylate-block-polybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트 (polyethylethylene-block-polymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트 (polystyrene-block-polybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-block-polyisoprene), 폴리스티렌-블록-폴리디메틸실록산 (polystyrene-block-polydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘 (polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘 (polyethylene-block-polyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridine-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-block-polyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트 (polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산 (polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-block-polyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔 (polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-block-polybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-block-polybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-block-polyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌 (polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-block-polydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-block-polymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌 (polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌 (polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-block-polyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylate-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)을 포함하는 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 여기서 선택되는 블록 공중합체를 용매에 녹인후 스핀 코팅등의 방법으로 블록 공중합체 층(11)을 형성한다. 상기 용매는 예를 들면 톨루엔일 수 있다. 상기 용매는 코팅 후에 거의 증발될 수 있다.
바람직하게는 상기 블록 공중합체는 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate: PS-b-PMMA)일 수 있다. 본 예에서 바람직하게는 상기 폴리스티렌(PS)은 부피비로 약 70%가 첨가되고 상기 폴리메틸메타크릴레이트(PMMA)는 부피비로 약 30% 첨가되어 상기 블록 공중합체를 형성할 수 있다.
도 7a 내지 도 7c를 참조하면, 자외선(UV)을 조사하거나 열을 가하여 어닐링 공정을 진행한다. 상기 어닐링 공정은 상기 블록 공중합체의 Tg(유리전이온도) 이상에서 진행될 수 있다. 상기 어닐링 공정으로 상기 블록 공중합체 층(11) 내에는 미세 상분리 현상이 발생하고, 상기 중성막(7) 상에 제 1 패턴들(11a)과 제 2 패턴(11b)이 형성된다. 상기 제 1 패턴들(11b)은 실린더 형태로 형성될 수 있다. 상기 제 2 패턴(11b)은 상기 제 1 패턴들(11b) 사이를 채우는 형태로 형성될 수 있다. 상기 제 1 패턴(11a)과 상기 제 2 패턴(11b)은 서로 다른 성질을 가질 수 있다. 예를 들면, 상기 제 1 패턴(11a)은 친수성을 가질 수 있고 상기 제 2 패턴(11b)은 소수성을 가질 수 있다. 구체적인 일 예로 상기 제 1 패턴들(11a)은 폴리메틸메타크릴레이트(PMMA)로 이루어질 수 있고 상기 제 2 패턴(11b)은 폴리스티렌(PS)으로 이루어질 수 있다.
상기 제 2 홀(9)의 바닥에서 상기 중성막(7)의 표면이 친수성 고분자(A1)와 소수성 고분자(B1) 모두에 대해 친화력을 가지므로, 친수성 고분자와 소수성 고분자와 동시에 접할 수 있다. 이러한 성질에 의해 상기 제 2 홀(9) 안에 실린더 형태의 제 1 패턴(11a)과 이를 감싸는 제 2 패턴(11b)이 형성될 수 있다. 이때 상기 제 2 홀(9)의 크기를 조절하여 상기 제 2 홀(9) 안에 하나의 제 1 패턴(11a) 만이 형성되도록 한다. 상기 제 1 패턴(11a)은 상기 제 2 홀(9)의 중심에 배치될 수 있다. 본 예에서 두 개의 제 2 홀들(9) 사이의 상기 제 2 중성막(7) 상에는 하나의 제 1 패턴(11a) 만이 배치될 수 있다. 상기 제 1 패턴들(11a) 사이의 간격은 서로 동일할 수 있다. 또한 상기 제 1 패턴들(11a) 사이의 간격은 상기 제 1 패턴(11a)의 직경과 동일할 수 있다. 각각의 제 2 홀(9) 안에는 하나의 제 1 패턴(11a) 만이 배치되도록 하기 위하여 상기 제 2 홀(9)의 폭(W2)은 상기 제 1 패턴(11a)의 직경 보다는 크고 상기 제 1 패턴(11a)의 직경의 세배 보다는 작을 수 있다. 상기 제 2 홀(9)의 폭(W2)과 위치를 조절함으로써 원하는 위치에 제 1 패턴들(11a)이 형성되도록 유도할 수 있다. 상기 블록 공중합체를 구성하는 친수성 고분자와 소수성 고분자의 분자량이 커질수록, 상기 패턴들(11a, 11b)의 크기도 커질 수 있고, 상기 제 2 홀(9)의 폭과 깊이도 커질 수 있다. 상기 제 1 홀(5)은 노광 공정의 한계 치수로 형성할지라도 상기 제 1 패턴(11a)은 상기 제 1 홀(5)의 폭(W1) 보다 더욱 작은 직경을 가지도록 형성될 수 있다. 상기 제 1 패턴(11a)의 폭과 이웃하는 두 개의 상기 제 1 패턴들(11a) 간의 간격을 합한 길이는 바람직하게는 20~50nm일 수 있다.
도 8a 및 도 8b를 참조하면, 상기 제 1 패턴들(11a)을 선택적으로 제거한다. 이때 상기 제 1 패턴들(11a)에 대하여 심자외선(Deep ultraviolet, DUV)을 조사하고 IPA(Isopropyl alcohol)과 같은 식각액을 이용하여 습식 식각 공정을 진행할 수 있다. 또는 불소계열의 가스나, 아르곤, 산소등을 이용하여 건식 식각을 진행하여 상기 제 1 패턴들(11a)을 선택적으로 제거할 수도 있다. 이로써 상기 중성막(7)의 상부면을 노출시키는 복수개의 제 3 홀들(13)을 형성한다. 이때 상기 제 2 패턴(11b)은 남는다.
도 9a 및 도 9b를 참조하면, 상기 제 2 패턴들(11b)을 식각 마스크로 이용하여 상기 하부 구조물(3)을 식각하여 상기 제 3 홀들(13)이 전사된 제 4 홀들(15)을 포함하는 하부 패턴(3a)을 형성한다.
이와 같이, 본 발명의 일 예에 따른 패턴 형성 방법에서는 요철 구조를 가지는 중성막(7) 상에 블록 공중합체층(11)을 형성하고 상분리를 유도한다. 중성막은 친수성 고분자와 소수성 고분자 모두에 대해 친화력을 가져, 요철 구조에서 수직 배양이 잘 이루어져 유도 자기 조립 현상이 잘 이루어질 수 있다. 이로써 원하는 위치에 패턴을 형성할 수 있다. 또한 블록 공중합체의 분자량을 조절하여 노광 공정의 한계 치수보다 작은 크기의 패턴 형성이 가능하다.
도 10 내지 도 12는 본 발명의 다른 예들에 따른 패턴 형성 방법을 나타내는 단면도들이다.
도 10을 참조하면, 본 예에서 하부 구조물(3)의 상부면은 평탄하며 중성막(7)의 상부면에 복수개의 홀들(9)이 형성될 수 있다. 이때 상기 중성막(7)은 코팅/증착 공정과 식각 공정을 통해 형성될 수 있다. 그 외의 방법은 위에서 설명한 바와 동일/유사할 수 있다.
도 11을 참조하면, 본 예에서 이웃하는 두 개의 제 2 홀들(9) 사이의 중성막(7) 상에는 두 개의 제 1 패턴들(11a)이 형성될 수 있다. 이때는 상기 제 2 홀들(9) 간의 간격이 도 4b 내지 도 9b를 참조하여 설명한 경우보다 넓을 수 있다.
도 12를 참조하면, 본 예에서 이웃하는 두 개의 제 2 홀들(9) 사이의 중성막(7) 상에는 세 개의 제 1 패턴들(11a)이 형성될 수 있다. 이때는 상기 제 2 홀들(9) 간의 간격이 도 11을 참조하여 설명한 경우보다 넓을 수 있다.
상기 제 2 홀들(9) 사이의 간격이 보다 넓을 경우, 이웃하는 두 개의 제 2 홀들(9) 사이의 중성막(7) 상에 배치되는 제 1 패턴들(11a)의 갯수는 4개 이상일 수 있다.
도 13a는 본 발명의 또 다른 예에 따른 패턴 형성 방법을 나타내는 평면도이다. 도 13b는 도 13a를 C-C선으로 자른 단면도이다.
도 13a 및 도 13b를 참조하면, 본 예에 따른 방법에서는 패턴들(11c, 11d)이 라멜라형으로 형성될 수 있다. 즉, 하부 구조물(3) 상에 라인 형태의 제 1 그루브들(5a)이 형성되고, 중성막(7)은 상기 하부 구조물(3)을 콘포말하게 덮어 상기 중성막(7) 상부면에는 상기 제 1 그루브들(5a)과 중첩되는 제 2 그루브들(9a)이 형성된다. 블록 공중합체를 제조시 첨가되는 친수성 고분자와 소수성 고분자의 부피비는 약 50:50일 수 있다. 이때 형성되는 제 1 패턴들(11c)과 제 2 패턴들(11d)은 라인 형태를 가질 수 있다. 하나의 상기 제 2 그루브(9a) 안에는 하나의 제 1 패턴(11c) 만이 형성되도록 한다. 상기 제 1 패턴(11c)의 폭과 이웃하는 두 개의 상기 제 1 패턴들(11c) 간의 간격을 합한 길이는 바람직하게는 20~50nm일 수 있다.
그 외의 구성은 도 4a 내지 도 9a 및 도 4b 내지 도 9b를 참조하여 설명한 바와 동일/유사할 수 있다.
<실험예 1>
반도체 기판 상에 복수개의 제 1 홀들(5)을 포함하는 하부 구조물을 형성하고 이 위에 중성막을 콘포말하게 코팅하여 상기 중성막에 제 2 홀들(9)이 형성되도록 하였다. 상기 중성막으로 폴리스티렌(polystyrene; PS)과 폴리메틸메타크릴레이트(polymethylmacrylate; PMMA)가 랜덤하게 공중합된 고분자 브러쉬를 사용하였다. 그리고 이중 블록 공중합체로써 폴리스티렌-블록-폴리메틸메타크릴레이트(PS-block-PMMA)를 사용하여 블록 공중합체 층을 형성하였다. 본 실험예 1에서 상기 폴리스티렌(PS)은 부피비로 약 70%가 첨가되고 상기 폴리메틸메타크릴레이트(PMMA)는 부피비로 약 30% 첨가되어 상기 블록 공중합체를 형성하였다. 상분리를 진행하여 PMMA로 이루어지는 제 1 패턴들(11a)과 PS로 이루어지는 제 2 패턴(11b)을 형성하였다. 그리고 SEM(주사전자현미경)을 이용하여 찍은 사진을 각각 도 14a에 나타내었다. 도 14a를 살펴보면, 하나의 제 2 홀(9) 안에 하나의 제 1 패턴(11a)이 형성되었으며, 상기 제 1 패턴들(11a)의 간격이 일정하게 형성되었음을 알 수 있다.
<실험예 2>
반도체 기판 상에 복수개의 라인 형태의 제 1 그루브들(5a)을 포함하는 하부 구조물을 형성하고 이 위에 중성막을 콘포말하게 코팅하여 상기 중성막에 제 2 그루브들(9a)이 형성되도록 하였다. 상기 중성막으로 폴리스티렌(polystyrene; PS)과 폴리메틸메타크릴레이트(polymethylmacrylate; PMMA)가 랜덤하게 공중합된 고분자 브러쉬를 사용하였다. 그리고 이중 블록 공중합체로써 폴리스티렌-블록-폴리메틸메타크릴레이트(PS-block-PMMA)를 사용하여 블록 공중합체 층을 형성하였다. 본 실험예 2에서 상기 폴리스티렌(PS)은 부피비로 약 50%가 첨가되고 상기 폴리메틸메타크릴레이트(PMMA)는 부피비로 약 50% 첨가되어 상기 블록 공중합체를 형성하였다. 상분리를 진행하여 PMMA로 이루어지는 제 1 패턴들(11c)과 PS로 이루어지는 제 2 패턴(11d)을 형성하였다. 그리고 SEM(주사전자현미경)을 이용하여 찍은 사진을 각각 도 14b에 나타내었다. 도 14b를 살펴보면, 하나의 제 2 그루브(9a) 안에 하나의 제 1 패턴(11c)이 형성되었으며, 상기 제 1 패턴들(11c)의 간격이 일정하게 형성되었음을 알 수 있다.
<응용예 1>
본 발명의 패턴 형성 방법은 수직형 반도체 메모리 장치의 제조 과정에 적용될 수 있다.
도 15은 본 발명의 응용예 1에 따른 수직형 반도체 메모리 장치의 평면도이다. 도 16은 도 15를 D-D'선으로 자른 단면도이다.
도 15 및 16을 참조하면, 이 수직형 반도체 메모리 장치는, 기판(101) 내에 배치되는 공통 소오스 라인(CSL), 상기 기판(101) 상에 배치되는 하부 선택 라인(LSL), 워드라인들(WL0~WL3), 상부 선택 라인들(USL1, USL2) 및 비트라인들(BL)을 포함할 수 있다. 활성 패턴(AP)은 상기 기판(101)으로부터 수직하게 연장되어 비트 라인(BL0-BL2)에 접속할 수 있다. 활성 패턴(AP)은 상부 선택 라인(USL0-USL2), 하부 선택 라인(LSL) 및 워드라인들(WL0-WL3)을 관통하도록 형성될 수 있다.
한편, 상기 라인들(USL, LSL, WL)과 활성 패턴(AP) 사이에는 게이트 절연막(111)이 배치될 수 있다. 본 실시예에 따르면, 게이트 절연막(111)은 터널절연막, 전하 트랩막, 블로킹 절연막 중 적어도 하나를 포함할 수 있다. 하부 선택 라인(LSL)과 활성 패턴(AP) 사이 또는 상부 선택 라인들(USL0-USL2)과 활성 패턴(AP) 사이에는, 전하 트랩막이 없을 수도 있다. 상기 게이트 절연막(111)과 상기 라인들(USL, LSL, WL) 사이에는 고유전막(122)이 개재될 수 있다. 상기 활성 패턴(AP) 상단에는 공통 드레인 영역(D)이 배치된다. 또는 상기 고유전막(122)은 블로킹 막을 포함할 수도 있다.
상기 활성 패턴(AP)은 제 1 활성막(113)과 제 2 활성막(115)을 포함한다. 상기 활성막들(113, 115)은 불순물이 도핑되지 않은 폴리실리콘막 또는 반도체막으로 형성될 수 있다. 상기 제 1 활성막(113)은 스페이서 형태를 가질 수 있다. 상기 제 2 활성막(115)은 상기 제 1 활성막(113)과 상기 기판(101)과 동시에 접한다. 상기 활성 패턴(AP)은 컵 형태를 가질 수 있다. 상기 활성 패턴(AP)의 내부는 제 1 매립 절연 패턴(117)으로 채워진다.
상기 상부 선택 라인들(USL)과 상기 하부 선택 라인들(LSL)은 각각 두층에 걸쳐 배치될 수 있다.
상기 기판(101) 상에 버퍼 산화막(103)이 배치될 수 있다. 상기 상부 선택 라인(USL)의 상부면에, 상기 상부 선택 라인(USL)과 상기 워드라인(WL3) 사이, 상기 워드라인들(WL0~WL3) 사이, 그리고 상기 워드라인(WL0)과 상기 하부 선택 라인(LSL) 사이에는 게이트 층간 절연막(7)이 개재된다. 상기 상부 선택 라인들(USL0-USL2) 사이에는 제 2 매립 절연 패턴(120)이 개재되어 이들을 분리할 수 있다. 상기 제 2 매립 절연 패턴(120)은 연장되어 상기 워드라인들(WL0-WL3) 사이 그리고 상기 하부 선택 라인들(LSL) 사이에 개재될 수 있다.
상기 라인들(USL, LSL, WL) 중에 적어도 상기 상부 선택 라인들(USL) 사이에 상기 매립 절연 패턴(120)과 이격되는 희생막 패턴(105p)이 개재된다. 상기 희생막 패턴(105p)은 상기 게이트 층간 절연막(107)의 식각률과 다른 식각률을 가지는 막으로 이루어질 수 있다. 상기 상부 선택 라인들(USL) 사이에는 상기 희생막 패턴(105p)과 접하는 더미 활성 패턴(DAP)이 배치될 수 있다. 상기 더미 활성 패턴(DAP)은 상기 활성 패턴(AP)와 같은 형태를 가지나 실질적인 활성층으로써 기능을 하지는 않는다. 상기 더미 활성 패턴(DAP)는 인접 구조물들의 스트레스를 완하시키는 역할을 할 수 있다.
본 발명의 패턴 형성 방법에 있어서, 도 4a 내지 도 12를 참조하여 설명한 홀 패턴 형성 방법은 활성 패턴(AP)과 더미 활성 패턴(DAP)이 배치되는 홀을 형성하는 과정에 적용될 수 있다.
본 발명의 패턴 형성 방법에 있어서, 도 13a 및 13b를 참조하여 설명한 라인 패턴 형성 방법은 비트라인들(BL)을 형성하는 과정에 적용될 수 있다.
<응용예 2>
본 발명의 패턴 형성 방법은 DRAM 장치의 제조 과정에 적용될 수 있다.
도 17a는 본 발명의 응용예 2에 따른 DRAM 장치의 평면도이다. 도 17b는 도 17a에서 하부전극들의 배치를 나타내는 평면도이다. 도 18a 및 도 18b는 도 17a를 각각 E-E'선 및 F-F'선으로 자른 단면도들이다.
도 17a, 17b, 18a 및 18b을 참조하면, 이 DRAM 장치는, 기판(201)에는 활성 영역(AR)을 정의하는 소자분리막(203)이 배치된다. 상기 기판(201) 내에는 상기 활성 영역(AR)과 상기 소자분리막(203)을 가로질러 복수개의 워드라인들(WL)이 배치된다. 상기 워드라인들(WL)은 그루브(206) 내에 배치된다. 상기 워드라인들(WL)의 상부면은 상기 기판(201)의 상부면 보다 낮게 배치될 수 있다. 상기 워드라인들(WL)과 상기 기판(201) 사이에는 게이트 절연막(207)이 개재된다. 상기 워드라인(WL)의 일 측의 상기 기판(201)에는 제 1 불순물 주입 영역(211)이 배치되고, 상기 워드라인(WL)의 타 측의 상기 기판(201)에는 제 2 불순물 주입 영역(213)이 배치된다.
상기 워드라인들(WL)의 상에는 제 1 캐핑막 패턴(214)이 배치될 수 있다. 이웃하는 캐핑막 패턴들(214) 사이에서, 상기 제 1 불순물 주입 영역(211)과 접하는 스토리지 노드 패드들(225a)이 배치된다. 또한, 이웃하는 캐핑막 패턴들(214) 사이에서, 이웃하는 상기 스토리지 노드 패드들(225a) 사이에 상기 소자분리막(203)과 접하는 분리막 패턴(221a)이 배치된다.
상기 기판(201) 상에는 제 1 절연막(227)이 배치될 수 있다. 상기 제 1 절연막(227) 상에는 비트라인(BL)이 배치된다. 상기 비트라인(BL)은 상기 제 2 불순물 주입 영역(213)과 접하는 비트라인 노드 콘택(DC)에 의해 상기 제 2 불순물 주입 영역(213)과 전기적으로 연결된다. 상기 비트라인 노드 콘택(DC)은 상기 제 1 절연막(227), 상기 제 1 캐핑막 패턴(214)의 일부 및 상기 기판(201)의 일부가 식각되어 형성되는 비트라인 노드홀(237) 안에 배치된다.
상기 비트라인 노드홀(237)의 측벽은 절연 스페이서(239)로 덮인다. 상기 제 1 절연막(227) 상에는 제 2 절연막(250)이 배치될 수 있다. 스토리지 노드 콘택(BC)은 상기 제 2 절연막(250)과 상기 제 1 절연막(227)을 관통하여 상기 스토리지 노드 패드들(225a)과 접한다. 상기 제 2 절연막(250) 상에는 상기 스토리지 노드 콘택(BC)와 접한다. 상기 스토리지 노드 콘택(BC)은 하부전극(260)과 접한다. 상기 하부전극(260)의 상부면과 측면들은 유전막(258)으로 콘포말하게 덮인다. 상기 유전막(258)은 고유전율을 가지는 금속산화물을 포함할 수 있다. 상기 유전막(258)은 상부전극막(256)으로 콘포말하게 덮일 수 있다. 상기 하부전극(260), 상기 유전막(258) 및 상기 상부전극막(256)은 상기 캐패시터(CP)를 구성할 수 있다.
상기 하부전극들(260)은 가운데에 하나의 하부전극(260)을 둘러싸는 여섯개의 하부전극들(260)이 육각형을 이루도록 배치될 수 있다. 이때 상기 하부전극(260)의 직경(D2)과 이웃하는 두 개의 하부전극들(260) 간의 간격(D3)을 합한 길이(D1)는 바람직하게는 약 30~50nm일 수 있다.
본 발명의 패턴 형성 방법에 있어서, 도 4a 내지 도 12를 참조하여 설명한 홀 패턴 형성 방법은 스토리지 노드 콘택(BC) 형성을 위한 홀 형성, 비트라인 노드홀(237) 형성 그리고 하부전극(260) 형성을 위한 홀 형성 과정에 적용될 수 있다. 본 발명의 패턴 형성 방법을 적용하므로 이와 같이 좁은 직경과 간격을 가지는 패턴을 형성할 수 있다.
본 발명의 패턴 형성 방법에 있어서, 도 13a 및 13b를 참조하여 설명한 라인 패턴 형성 방법은 워드라인들(WL)을 형성하기 위한 그루브(206) 형성 그리고 비트라인들(BL)을 형성하는 과정에 적용될 수 있다. 본 발명의 패턴 형성 방법을 적용하므로 좁은 라인 앤 스페이스(Line and space)를 가지는 패턴을 형성할 수 있다.
<응용예 3>
본 발명의 패턴 형성 방법은 핀펫(Fin-FET) 장치의 제조 과정에 적용될 수 있다.
도 19는 본 발명의 응용예 3에 따른 핀펫 장치의 사시도이다.
도 19를 참조하면, 기판(301)로부터 복수개의 라인 형태들의 활성 핀들(303)이 돌출된다. 상기 활성 핀들(303)의 양 옆에는 상기 활성 핀들(303)의 상부면보다 낮은 소자분리막(305)이 배치된다. 게이트 전극(307)은 상기 활성 핀들(303)을 가로지른다. 상기 게이트 전극(307)과 상기 활성 핀들(303) 사이에 게이트 절연막(309)이 개재된다. 상기 게이트 전극(307)의 양측의 상기 활성 핀들(303) 상에는 소오스/드레인 영역들(311)이 배치된다.
본 발명의 패턴 형성 방법에 있어서, 도 13a 및 13b를 참조하여 설명한 라인 패턴 형성 방법은 상기 활성 핀들(303)을 형성하는 과정에 적용될 수 있다. 이때 상기 활성 핀(303)의 선폭(D5)과 이웃하는 두개의 상기 활성핀들(303)의 간격(D6)을 합한 길이(D4)는 바람직하게는 20~40nm일 수 있다. 본 발명의 패턴 형성 방법을 적용하므로 이와 같이 좁은 라인 앤 스페이스(Line and space)를 가지는 패턴을 형성할 수 있다.
1: 기판
3: 하부 구조물
5, 9, 13, 15: 홀
5a, 9a: 그루브
7: 중성막
11: 블록 공중합체 층
11a, 11b, 11c, 11d: 패턴
3: 하부 구조물
5, 9, 13, 15: 홀
5a, 9a: 그루브
7: 중성막
11: 블록 공중합체 층
11a, 11b, 11c, 11d: 패턴
Claims (20)
- 기판 상에 제 1 리세스 영역들을 가지는 중성막을 형성하는 단계, 상기 중성막은 상기 기판의 전면을 연속적으로 덮으며;
상기 기판을 연속적으로 덮는 상기 중성막 상에 블록 공중합체층을 코팅하는 단계;
상기 블록 공중합체층(block copolymer layer)을 상분리시켜 복수개의 서로 이격된 제 1 패턴들과 이들 사이를 채우는 제 2 패턴을 만드는 단계, 상기 제 1 패턴들은 상기 제 1 리세스 영역들 안에 각각 배치되며 상기 제 1 리세스 영역들 바닥의 상기 중성막과 접하는 제 1 내부 패턴들과 상기 제 1 리세스 영역들 밖에 각각 배치되며 상기 중성막의 상부면과 접하는 제 1 외부 패턴들을 포함하고, 상기 제 1 내부 패턴들과 상기 제 1 외부 패턴들은 서로 이격되며;
상기 제 1 패턴들 또는 상기 제 2 패턴을 제거하는 단계; 및
상기 제 1 패턴들과 상기 제 2 패턴 중 제거되지 않은 패턴을 식각 마스크로 이용하여 식각 공정을 진행하는 단계를 포함하는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 리세스 영역들을 가지는 중성막을 형성하는 단계는:
상기 기판 상에 제 2 리세스 영역들을 포함하는 하부 구조물을 형성하는 단계; 및
상기 하부 구조물의 표면을 덮는 중성막을 콘포말하게 형성하는 단계를 포함하는 패턴 형성 방법. - 제 2 항에 있어서,
상기 중성막을 콘포말하게 형성하는 단계는 코팅 공정으로 진행되는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 패턴과 상기 제 2 패턴은 서로 다른 성질을 가지는 패턴 형성 방법. - 제 4 항에 있어서,
상기 제 1 패턴은 친수성이고 상기 제 2 패턴은 소수성인 패턴 형성 방법. - 제 5 항에 있어서,
상기 제 1 패턴을 제거하는 단계는:
심자외선(Deep ultra violet)을 조사하는 단계; 및
습식 식각 공정을 진행하여 상기 제 1 패턴을 제거하는 단계를 포함하는 패턴 형성 방법. - 제 5 항에 있어서,
상기 제 1 패턴을 제거하는 단계는, 건식 식각 공정을 진행하여 이루어지는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 리세스 영역들은 각각 홀 형태를 가지는 패턴 형성 방법. - 제 8 항에 있어서,
각각의 상기 홀 안에는 하나의 제 1 내부 패턴만이 형성되는 패턴 형성 방법. - 제 8 항에 있어서,
상기 제 1 내부 패턴은 실린더 형태로 형성되는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 리세스 영역들은 각각 그루브 형태를 가지는 패턴 형성 방법. - 제 11 항에 있어서,
각각의 상기 그루브 안에는 하나의 제 1 내부 패턴만이 형성되는 패턴 형성 방법. - 제 11 항에 있어서,
상기 제 1 내부 패턴은 라인 형태로 형성되는 패턴 형성 방법. - 제 1 항에 있어서,
상기 중성막은 고분자 브러쉬 또는 랜덤 공중합체를 포함하는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 리세스 영역들을 가지는 중성막을 형성하는 단계는:
상기 기판 상에 평탄한 상부면을 가지는 중성막을 형성하는 단계; 및
식각 공정을 진행하여 상기 중성막의 일부를 제거하여 상기 중성막 상부에 제 1 리세스 영역들을 형성하는 단계를 포함하는 패턴 형성 방법. - 제 1 항에 있어서,
상기 제 1 패턴의 폭과 이웃하는 두 개의 상기 제 1 패턴들 간의 간격을 합한 길이는 20~50nm인 패턴 형성 방법. - 제 1 항에 있어서,
상기 블록공중합체층은 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate),폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-block-polybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산 (polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트 (polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘 (polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate),
폴리부틸아크릴레이트-블록-폴리비닐피리딘 (polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-block-polyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트 (polyisoprene-block-polymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-block-polyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-block-polymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtylene-block-polydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylmethacrylate-block-polybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트 (polyethylethylene-block-polymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트 (polystyrene-block-polybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-block-polyisoprene), 폴리스티렌-블록-폴리디메틸실록산 (polystyrene-block-polydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘 (polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘 (polyethylene-block-polyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridine-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-block-polyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트 (polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산 (polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-block-polyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔 (polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-block-polybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-block-polybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-block-polyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌 (polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-block-polydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-block-polymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌 (polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌 (polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-block-polyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylate-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)을 포함하는 그룹에서 선택되는 적어도 하나인 것을 특징으로 하는 패턴 형성 방법. - 기판 상에 제 1 리세스 영역들을 가지는 하부 구조물을 형성하는 단계;
상기 하부 구조물의 표면을 덮는 중성막을 콘포말하게 형성하는 단계, 상기 중성막은 상기 제1 리세스 영역들이 전사된 제 2 리세스 영역들을 가지고, 상기 하부 구조물의 전면을 연속적으로 덮으며;
상기 하부 구조물의 전면을 연속적으로 덮는 상기 중성막 상에 블록 공중합체층을 코팅하는 단계;
상기 블록 공중합체층(block copolymer layer)을 상분리시켜 복수개의 서로 이격된 제 1 패턴들과 이들 사이를 채우는 제 2 패턴을 만드는 단계, 상기 제 1 패턴들은 상기 제 1 리세스 영역들 안에 각각 배치되며 상기 제 1 리세스 영역들 바닥의 상기 중성막과 접하는 제 1 내부 패턴들과 상기 제 1 리세스 영역들 밖에 각각 배치되며 상기 중성막의 상부면과 접하는 제 1 외부 패턴들을 포함하고, 상기 제 1 내부 패턴들과 상기 제 1 외부 패턴들은 서로 이격되며;
상기 제 1 패턴들 또는 상기 제 2 패턴을 제거하는 단계; 및
상기 제 1 패턴들과 상기 제 2 패턴 중 제거되지 않은 패턴을 식각 마스크로 이용하여 상기 하부 구조물에 대하여 식각 공정을 진행하는 단계를 포함하는 패턴 형성 방법.
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130067223A KR102127784B1 (ko) | 2013-06-12 | 2013-06-12 | 패턴 형성 방법 |
| US14/220,440 US9564324B2 (en) | 2013-06-12 | 2014-03-20 | Methods of forming a pattern and devices formed by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130067223A KR102127784B1 (ko) | 2013-06-12 | 2013-06-12 | 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140144960A KR20140144960A (ko) | 2014-12-22 |
| KR102127784B1 true KR102127784B1 (ko) | 2020-06-29 |
Family
ID=52019579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130067223A KR102127784B1 (ko) | 2013-06-12 | 2013-06-12 | 패턴 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9564324B2 (ko) |
| KR (1) | KR102127784B1 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6070964B2 (ja) * | 2012-03-27 | 2017-02-01 | 日産化学工業株式会社 | 自己組織化膜の下層膜形成組成物 |
| TWI645254B (zh) * | 2013-01-14 | 2018-12-21 | 美國加利福尼亞大學董事會 | 具經控制之總成及提升排序之含矽嵌段共聚物之組合物 |
| KR102293134B1 (ko) * | 2015-04-17 | 2021-08-26 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR102350587B1 (ko) | 2015-04-23 | 2022-01-14 | 삼성전자 주식회사 | 미세 패턴 형성 방법 |
| KR102317785B1 (ko) | 2015-05-12 | 2021-10-26 | 삼성전자주식회사 | 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 |
| KR102346515B1 (ko) | 2015-05-19 | 2022-01-04 | 삼성전자주식회사 | 패턴 구조물의 형성 방법 |
| KR20170051886A (ko) | 2015-11-03 | 2017-05-12 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 |
| KR102402958B1 (ko) | 2015-11-11 | 2022-05-27 | 삼성전자주식회사 | 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법 |
| CN109715717B (zh) | 2016-09-27 | 2022-09-20 | 巴斯夫欧洲公司 | 具有经增强的可交联性的星形及三嵌段聚合物 |
| US10249757B2 (en) | 2016-12-21 | 2019-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR102642487B1 (ko) * | 2022-08-22 | 2024-02-29 | 세메스 주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531293B2 (en) | 2006-06-02 | 2009-05-12 | International Business Machines Corporation | Radiation sensitive self-assembled monolayers and uses thereof |
| JP4673266B2 (ja) | 2006-08-03 | 2011-04-20 | 日本電信電話株式会社 | パターン形成方法及びモールド |
| US7923373B2 (en) * | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7521094B1 (en) | 2008-01-14 | 2009-04-21 | International Business Machines Corporation | Method of forming polymer features by directed self-assembly of block copolymers |
| KR20090083091A (ko) | 2008-01-29 | 2009-08-03 | 삼성전자주식회사 | 블록 공중합체를 이용한 미세 패턴 형성 방법 |
| KR101572109B1 (ko) * | 2008-12-30 | 2015-11-27 | 삼성디스플레이 주식회사 | 나노 구조체의 제조 방법 및 이를 이용한 패턴의 제조 방법 |
| JP5222805B2 (ja) | 2009-07-09 | 2013-06-26 | パナソニック株式会社 | 自己組織化パターン形成方法 |
| NL2005865A (en) * | 2010-02-16 | 2011-08-17 | Asml Netherlands Bv | Imprint lithography. |
| US8336003B2 (en) | 2010-02-19 | 2012-12-18 | International Business Machines Corporation | Method for designing optical lithography masks for directed self-assembly |
| KR101720721B1 (ko) * | 2010-07-02 | 2017-03-28 | 삼성전자주식회사 | 셀 비트 라인과 주변 게이트가 동일한 레벨에서 형성되나, 상이한 스페이서 두께를 가지는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템 |
| US8309278B2 (en) | 2010-07-07 | 2012-11-13 | Massachusetts Institute Of Technology | Guided self-assembly of block copolymer line structures for integrated circuit interconnects |
| US20120196094A1 (en) * | 2011-01-31 | 2012-08-02 | Seagate Technology Llc | Hybrid-guided block copolymer assembly |
| KR20120126442A (ko) | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 소자의 패턴 형성 방법 |
| KR101299559B1 (ko) | 2011-07-15 | 2013-09-04 | 한국기계연구원 | 블록공중합체 정렬을 이용한 나노 구조물 제조방법 |
| US8853101B1 (en) * | 2013-03-15 | 2014-10-07 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits including formation of chemical guide patterns for directed self-assembly lithography |
| US9129909B2 (en) * | 2013-11-08 | 2015-09-08 | Kabushiki Kaisha Toshiba | Method of patterning |
-
2013
- 2013-06-12 KR KR1020130067223A patent/KR102127784B1/ko active IP Right Grant
-
2014
- 2014-03-20 US US14/220,440 patent/US9564324B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20140370712A1 (en) | 2014-12-18 |
| KR20140144960A (ko) | 2014-12-22 |
| US9564324B2 (en) | 2017-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102127784B1 (ko) | 패턴 형성 방법 | |
| US9087699B2 (en) | Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure | |
| US8215074B2 (en) | Pattern formation employing self-assembled material | |
| CN101578232B (zh) | 使用嵌段共聚物自组装进行亚光刻图案化的方法 | |
| US7497958B2 (en) | Methods of forming capacitors | |
| KR101602942B1 (ko) | 패턴 형성 방법 | |
| US6358813B1 (en) | Method for increasing the capacitance of a semiconductor capacitors | |
| US9099399B2 (en) | Methods of forming fine patterns for semiconductor devices | |
| US8435876B2 (en) | Method of manufacturing semiconductor device | |
| US9691614B2 (en) | Methods of forming different sized patterns | |
| US8999862B1 (en) | Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby | |
| US9449822B2 (en) | Method of forming semiconductor structures with contact holes | |
| US8962491B2 (en) | Methods of fabricating semiconductor devices and semiconductor devices fabricated thereby | |
| US20170287702A1 (en) | Nano-scale structures | |
| US10157744B2 (en) | Method for forming patterns of semiconductor device | |
| KR101903853B1 (ko) | 크기가 제한된 안내 패턴을 이용한 dsa 공정 | |
| KR20090009788A (ko) | 토포그래피 지향 패터닝 | |
| US9892918B2 (en) | Method of forming pattern of semiconductor device | |
| US20180275519A1 (en) | Pattern Formation Method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |