KR102346515B1 - 패턴 구조물의 형성 방법 - Google Patents

패턴 구조물의 형성 방법 Download PDF

Info

Publication number
KR102346515B1
KR102346515B1 KR1020150069584A KR20150069584A KR102346515B1 KR 102346515 B1 KR102346515 B1 KR 102346515B1 KR 1020150069584 A KR1020150069584 A KR 1020150069584A KR 20150069584 A KR20150069584 A KR 20150069584A KR 102346515 B1 KR102346515 B1 KR 102346515B1
Authority
KR
South Korea
Prior art keywords
block
patterns
mask
polymer
pattern
Prior art date
Application number
KR1020150069584A
Other languages
English (en)
Other versions
KR20160136507A (ko
Inventor
시게노부 마에다
박정주
김은성
김현우
이시용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150069584A priority Critical patent/KR102346515B1/ko
Priority to US15/099,945 priority patent/US10032638B2/en
Publication of KR20160136507A publication Critical patent/KR20160136507A/ko
Priority to US16/023,836 priority patent/US10854465B2/en
Application granted granted Critical
Publication of KR102346515B1 publication Critical patent/KR102346515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F293/00—Macromolecular compounds obtained by polymerisation on to a macromolecule having groups capable of inducing the formation of new polymer chains bound exclusively at one or both ends of the starting macromolecule
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

패턴 구조물의 형성 방법에 관한 것이다. 마스크 패턴들 사이 각각의 개구에 블록 공중합체 물질을 제1 고분자 블록-제2 고분자 블록-제2 고분자 블록-제1 고분자 블록으로 이루어진 하나의 유닛 단위로 매립한 후, 어닐링하여 제1 고분지 블록을 포함하는 제1 패턴- 제2 고분자 블록을 포함하는 제2 패턴-제1 고분자 블록을 포함하는 제1 패턴으로 형성하는 것을 포함한다.

Description

패턴 구조물의 형성 방법{METHOD OF FABRICATING PATTERN STRUCTURE}
본 발명은 패턴 구조물을 형성하는 방법에 관련된 것으로, 더욱 상세하게는 신뢰성 및 집적도가 보다 향상된 패턴 구조물을 형성하는 방법에 관련된 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 널리 사용되고 있다. 하지만, 전자 사업의 발전과 함께 반도체 소자는 점점 더 고집적화 되고 있어, 여러 문제점들을 야기시키고 있다. 예컨대, 반도체 소자의 고집적화에 의해 반도체 소자 내 패턴들의 선폭 및/또는 간격이 감소되는 반면에 상기 패턴들의 높이 및/또는 종횡비가 증가되고 있다. 이에 따라, 박막들의 증착 공정 및/또는 식각 공정의 산포가 점점 나빠져, 반도체 소자의 신뢰성이 저하되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 향상된 신뢰성을 가지며 보다 고집적화된 패턴 구조물을 형성하는 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 패턴 구조물의 형성 방법을 제공한다. 상기 패턴 구조물의 형성 방법은: 피식각막 상에, 개구에 의해 서로 이격되는 마스크 패턴들을 형성하는 단계; 상기 개구 내에, 서로 다른 성질의 제1 및 제2 고분자 블록들을 포함하는 블록 공중합체 물질을 매립하는 단계; 및 상기 블록 공중합체 물질을 어닐링하여, 인접한 마스크 패턴들의 마주하는 측벽들에 각각 접하며 상기 제1 고분자 블록들을 포함하는 제1 패턴들과, 상기 제1 패턴들 사이에 배치되고 상기 제2 고분자 블록들을 포함하는 제2 패턴으로 자기 정렬되는(self-assembled) 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 개구의 폭은, 상기 블록 공중합체에서 상기 제1 고분자 블록-상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록으로 이루어진 유닛의 길이보다 작거나 실질적으로 동일할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 인접한 마스크 패턴들의 마주하는 일 측벽에서 타 측벽으로, 상기 유닛 내 상기 제1 고분자 블록- 상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록 각각이 수직 배향되며 수평으로 순차적으로 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크 패턴들 각각은 소수성이며, 상기 제1 패턴들 각각은 소수성이며, 상기 제2 패턴은 친수성일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 블록 공중합체 물질이 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate: PS-b-PMMA)를 포함하고, 상기 제1 고분자 블록은 폴리스티렌(PS)을 포함하고, 상기 제2 고분자 블록은 폴리메틸메타크릴레이트(PMMA)를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 패턴 구조물의 형성 방법은: 상기 제2 패턴들을 선택적으로 제거하는 단계; 및 상기 제1 패턴들 및 상기 마스크 패턴들을 식각 마스크로 사용하여 상기 피식각막을 식각하여 상기 패턴 구조물을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 블록 공중합체 물질이 폴리스티렌-블록-폴리디메틸실록산 공중합체(polystyrene-block- polydimethylsiloxane, PS-b-PDMS)를 포함하고, 상기 제1 고분자 블록은 폴리스티렌(PS)을 포함하고, 상기 제2 고분자 블록은 폴리디메틸실록산(PDMS)를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 패턴 구조물의 형성 방법은: 상기 어닐링 공정 전에, 상기 블록 공중합체 물질 및 상기 마스크 패턴들 상에 중성막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 패턴 구조물의 형성 방법은: 상기 제1 패턴들 및 상기 마스크 패턴들을 제거하는 단계; 및 상기 제2 패턴들을 식각 마스크로 사용하여 상기 피식각막을 식각하여 상기 패턴 구조물을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크 패턴들 각각은 일 방향을 연장하는 라인 구조를 가지며, 서로 평행하고, 각각의 폭은 서로 실질적으로 동일하며, 상기 개구는, 제1 폭을 갖는 제1 개구 및 상기 제1 폭보다 작은 제2 폭을 갖는 제2 개구를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 폭은 상기 블록 공중합체에서 상기 제1 고분자 블록-상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록으로 이루어진 유닛의 길이와 실질적으로 동일할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제2 폭은 상기 블록 공중합체에서 제1 고분자 블록-제2 고분자 블록-제2 고분자 블록-제1 고분자 블록으로 이루어진 유닛의 길이보다 작을 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크 패턴들 각각의 표면이 친수성인 경우, 상기 패턴 구조물의 형성 방법은: 상기 마스크 패턴들 각각의 표면을 소수성화하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제1 패턴들 각각은 소수성이며, 상기 제2 패턴은 친수성일 수 있다.
본 발명의 개념에 따른 다른 실시예는 패턴 구조물의 형성 방법을 제공한다. 상기 패턴 구조물의 형성 방법은: 피식각막 상에 마스크막을 형성하는 단계; 상기 마스크막 상에 제1 폭을 가지며 일 방향으로 연장하는 라인 구조의 희생 패턴을 형성하는 단계; 상기 희생 패턴의 측벽에, 상기 마스크막의 상부면을 상기 제1 폭과 다른 제2 폭으로 노출시키는 제1 개구를 정의하는 스페이서들(spacers)을 형성하는 단계; 상기 희생 패턴을 제거하여, 상기 제1 폭의 제2 개구를 형성하는 단계; 상기 스페이서들을 식각 마스크로 사용하여 상기 마스크막을 식각하여, 상기 제1 폭의 제3 개구와 상기 제2 폭의 제4 개구를 정의하는 마스크 패턴들을 형성하는 단계; 상기 제3 및 제4 개구들 각각 내에, 서로 다른 성질의 제1 및 제2 고분자 블록들을 포함하는 블록 공중합체 물질을 각각 매립하는 단계; 및 상기 블록 공중합체 물질을 어닐링하여, 인접한 마스크 패턴들의 마주하는 측벽들에 각각 접하며 상기 제1 고분자 블록들을 포함하는 제1 패턴들과, 상기 제1 패턴들 사이에 배치되고 상기 제2 고분자 블록들을 포함하는 제2 패턴으로 자기 정렬되는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 상기 제3 개구는 상기 블록 공중합체에서 상기 제1 고분자 블록-상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록으로 이루어진 유닛의 길이보다 작으며, 상기 제4 개구는 상기 유닛의 길이와 실질적으로 동일할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 인접한 마스크 패턴들의 마주하는 일 측벽에서 타 측벽으로, 상기 유닛 내의 상기 제1 고분자 블록-상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록 각각이 수직 배향되며 수평으로 순차적으로 배열될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크막은 소수성 물질을 포함하며, 상기 제1 패턴들 각각은 소수성 물질을 포함하고, 상기 제2 패턴은 친수성 물질을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크막은 탄소 함유 SOH(spin on hardmask) 및 실리콘 함유 SOH 중 하나를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크막은 소수성 물질을 포함하되, 상기 마스크막의 식각 공정으로 상기 마스크 패턴들 각각의 표면이 친수성화되는 경우, 상기 패턴 구조물의 형성 방법은 상기 마스크 패턴들을 형성한 후, 상기 마스크 패턴들 표면들을 소수성화하는 단계를 더 포함할 수 있다.
본 발명의 개념에 따른 실시예들에 의하면, 마스크 패턴들 사이에 블록 공중합체 물질을 이용하여, EUV(extreme ultra violet) 또는 DPT(double patterning technology) 공정으로 구현하기 어려운 임계 선폭을 갖는 패턴들을 갖는 패턴 구조물을 형성할 수 있다. 더불어, 블록 공중합체 물질의 성질을 이용하여 형성된 패턴들의 선폭들이 실질적으로 동일할 수 있어, 공정의 신뢰성이 향상될 수 있다.
도 1, 도 2a, 도 2b 및 도 3은 블록 공중합체를 개략적으로 나타내는 도면들이다.
도 4 내지 도 8은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 14 내지 도 17은 본 발명의 다른 실시예에 다른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 18 내지 22는 본 발명의 또 다른 실시예에 따른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 23 및 도 24는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 단면도들이다.
도 25는 본 발명의 실시예들에 따라 형성된 반도체 소자를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다.
도 26은 본 발명의 실시예들에 따라 형성된 반도체 소자를 포함하는 메모리 카드를 간략히 도시한 블록도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1, 도 2a, 도 2b 및 도 3은 블록 공중합체를 개략적으로 나타내는 도면들이다.
도 1을 참조하면, 블록 공중합체(block copolymer)는 2개 이상의 고분자 블록들의 일단들이 공유 결합에 의해 연결된 중합체이다. 일 예로, 상기 블록 공중합체는 제1 고분자 블록 및 제2 고분자 블록을 포함할 수 있으며, 상기 제1 및 제2 고분자 블록들은 서로 다른 단량체로 이루어질 수 있으며, 서로 다른 화학적 성질을 가질 수 있다. 예를 들면, 상기 제1 고분자 블록은 친수성이고, 상기 제2 고분자 블록은 소수성일 수 있다.
이하에서, 제1 고분자 블록(A-1)-제2 고분자 블록(B-1)-제2 고분자 블록(B-2)-제1 고분자 블록(A-2)이 순차적으로 배열된 것을 하나의 유닛으로 정의한다. 또한, 하나의 유닛의 길이를 블록 공중합체의 유닛 길이(L0)라 한다. 이 경우, 블록 공중합체의 유닛 길이(L0) 내에는, 제1 고분자 블록 유닛(A-1) 하나와 상기 제2 고분자 블록(B-1) 하나가 공유 결합되고, 상기 제2 고분자 블록(B-1) 옆에 화학적 성질이 동일한 제2 고분자 블록(B-2)이 결합되며, 그 옆으로 제1 고분자 블록(A-2)이 공유 결합될 수 있다.
도 2a를 참조하면, 블록 공중합체는 상기 제1 및 제2 고분자 블록들이 무질서하게 혼합된 상태일 수 있다. 도 2b를 참조하면, 상기 블록 공중합체막을 열 처리하면, 상기 제1 고분자 블록이 포함된 제1 블록부들(A)과 상기 제2 고분자 블록(B)이 포함된 제2 블록부들로 자기 정렬될(self-assembled) 수 있다.
도 3을 참조하면, 상기 제1 및 제2 고분자 블록들 사이의 몰 부피 비율에 따라 구(sphere), 실린더(cylinder) 또는 라멜라(lamella) 구조로 자기 정렬될 수 있다. 예를 들면, 상기 제1 고분자 블록(A) 및 상기 제 2 고분자 블록(B)이 비슷한 몰 부피 비율을 가질 경우, 상기 제 1 고분자 블록 도메인(A)과 상기 제 2 고분자 블록 도메인(B)은 차례로 적층되어 층상 구조인 라멜라 구조를 형성할 수 있다.
상기 제 2 고분자 블록(B)의 몰 부피 비율이 증가하면, 상기 제 1 고분자 블록(A)은 규칙적으로 배열된 실린더 구조를 형성할 수 있으며, 상기 제 2 고분자 블록(B)은 상기 실린더를 감싸는 메트릭스(matrix) 구조를 형성할 수 있다.
상기 제 2 고분자 블록(B)이 몰 부피 비율이 더 증가하면, 상기 제 1 고분자 블록(A)은 규칙적으로 배열된 구의 구조를 형성할 수 있으며, 상기 제 2 고분자 블록(B)은 상기 구 구조를 감싸는 매트릭스를 형성할 수 있다. 상기 제 1 고분자 블록(A)의 몰 부피 비율이 증가함에 따라서는 반대의 현상이 나타날 수 있다.
본 발명의 실시예들에서는 라멜라 구조를 형성하는 공중합체의 성질을 이용하여 포토리소그라피 공정 또는 DPT(double pattern technology) 공정에서 구현할 수 있는 최소 선폭보다 작은 선폭을 갖는 패턴 구조물을 형성하고자 한다.
(패턴 구조물의 형성 방법_제1 실시예 )
도 4 내지 도 8은 본 발명의 일 실시예에 따른 패턴 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 피식각막(100) 상에 마스크 패턴들(110)을 형성할 수 있다.
상기 마스크 패턴들(110)은 상기 피식각막(100)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다.
일 측면에 따르면, 상기 피식각막(100)은 반도체 물질, 도전 물질 및 절연 물질 중에서 선택된 어느 하나 또는 이들의 조합을 포함할 수 있다. 일 예로, 상기 피식각막(100)이 상기 반도체 물질을 포함하는 경우, 상기 피식각막(100)은 반도체 기판 또는 에피택시얼층일 수 있다. 또는, 상기 피식각막(100)은 결정질 실리콘, 비정질 실리콘, 불순물이 도핑된 실리콘, 실리콘 게르마늄 또는 탄소계 물질을 포함할 수 있다. 다른 예로, 상기 피식각막(100)이 도전 물질을 포함하는 경우, 상기 피식각막(100)은 도핑된 폴리실리콘, 금속 실리사이드, 금속, 금속 질화물 또는 이들의 조합을 포함할 수 있다. 또 다른 예로, 상기 피식각막(100)이 절연 물질을 포함하는 경우, 상기 피식각막(100)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전율(low-k)을 갖는 물질을 포함할 수 있다.
상기 마스크 패턴들(110)은 상기 피식각막(100)의 상부면을 노출시키는 다수의 개구들(112, 114)을 포함할 수 있다. 일 실시예에 따르면, 상기 마스크 패턴들(110) 각각은 일 방향으로 연장하는 라인 구조를 가질 수 있으며, 상기 마스크 패턴들(110)은 서로 평행할 수 있다. 또한, 상기 마스크 패턴들(110) 각각은 서로 실질적으로 동일한 폭(MWT)을 가질 수 있다.
상기 마스크 패턴들(110) 사이의 이격 거리들은 서로 실질적으로 동일할 수 있다. 이와는 다르게, 상기 마스크 패턴들(110) 사이의 이격 거리들이 서로 상이할 수 있다. 즉, 상기 개구들(112, 114)의 폭은 실질적으로 동일하거나 상이할 수 있다. 도 1에서는 상기 개구들(112, 114)의 폭이 서로 상이할 경우를 예시적으로 설명하기로 한다. 또한, 상기 개구들(112, 114) 각각의 폭은 도 1의 블록 공중합체의 유닛 길이(L0)보다 작거나 실질적으로 동일할 수 있다. 구체적으로, 상기 개구들(112, 114)은 제1 폭(WT1)을 갖는 제1 개구(112) 및 상기 제1 폭(WT1)보다 작은 제2 폭(WT2)을 갖는 제2 개구(114)을 포함할 수 있다. 상기 제1 폭(WT1)은 도 1의 블록 공중합체의 유닛 길이(L0)와 실질적으로 동일할 수 있다.
상기 마스크 패턴들(110)은 탄소 함유 SOH(C-SOH, carbon-based spin on hardmask) 및 실리콘 함유 SOH(Si-SOH, silicon-based SOH) 중 하나를 포함할 수 있다. 이 경우, 상기 마스크 패턴들(110)의 표면은 소수성을 가질 수 있다.
도 5를 참조하면, 상기 피식각막(100) 상에 상기 개구들(112, 114)을 블록 공중합체 물질(120)로 매립할 수 있다.
상기 블록 공중합체 물질(120)은 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate: PS-b-PMMA), 폴리스티렌-블록-폴리디메틸실록산 공중합체(polystyrene-block- polydimethylsiloxane, PS-b-PDMS), 폴리부타디엔-블록-폴리부틸메타크릴레이트 (polybutadiene-block-polybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산 (polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트 (polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘 (polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘 (polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-block-polyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트 (polyisoprene-block-polymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-block-polyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-block-polymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-block-polybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtylene-block-polydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylmethacrylate-block-polybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트 (polyethylethylene-block-polymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트 (polystyrene-block-polybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-block-polyisoprene), 폴리스티렌-블록-폴리디메틸실록산 (polystyrene-block-polydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘 (polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘 (polyethylene-block-polyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridine-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-block-polyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트 (polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산 (polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-block-polyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔 (polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-block-polybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-block-polybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-block-polyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌 (polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-block-polydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-block-polymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌 (polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌 (polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌 (polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-block-polyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylate-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)을 포함하는 군에서 선택된 적어도 하나를 포함할 수 있다. 본 발명에서 상기 블록 공중합체 물질(120)을 상기의 것들로 한정하지 않는다.
상기 열거된 물질 중 선택된 블록 공중합체 물질(120)을 용매에 녹인 후 스핀 코팅(spin coating) 등의 방법으로 블록 공중합체층을 형성한다. 상기 용매는 예를 들면 톨루엔(toluene)일 수 있다. 상기 용매는 코팅 후에 거의 증발될 수 있다.
일 실시예에 따르면, 상기 블록 공중합체 물질(120)은 PS-b-PMMA일 수 있다. 이 경우, 폴리스티렌(PS) 및 폴리메틸메타크릴레이트(PMMA) 사이의 몰 부피 비율은 4:6 내지 6:4일 수 있다. 또한, 상기 PS-b-PMMA의 블록 공중합체의 유닛 길이(L0, 도 1 참조)는 약 30nm일 수 있다.
도 6을 참조하면, 상기 블록 공중합체 물질(120)을 어닐링하여, 상기 블록 공중합체 물질(120)을 제1 고분자 블록들을 포함하는 제1 패턴들(120a) 및 제2 고분자 블록들을 포함하는 제2 패턴들(120b)로 자기 정렬할 수 있다. 상기 어닐링은 용매 어닐링, 자외선 어닐링 또는 열 어닐링 중 하나를 포함할 수 있다.
상기 블록 공중합체 물질(120)이 PS-b-PMMA일 경우, 상기 제1 패턴들(120a) 각각은 PS(소수성)를 포함하며, 상기 제2 패턴들(120b) 각각은 PMMA(친수성)를 포함할 수 있다. 따라서, 상기 소수성의 마스크 패턴들(110)의 측면에 상기 제1 패턴들(120a)이 배치될 수 있다. 각 제1 패턴(120a)에 바로 인접하게 제2 패턴(120b)이 배치될 수 있다.
전술한 바와 같이 상기 개구들이 블록 공중합체의 유닛 길이(L0)와 실질적으로 동일한 폭을 갖는 제1 폭(WT1)의 제1 개구(112)와, 상기 제1 폭(WT1)보다 작은 제2 개구(114)를 포함할 수 있다. 도 6에 도시된 바와 같이, 상기 제1 개구(112) 내에서는 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a)이 서로 수평하게 배열될 수 있다. 상기 제1 개구(112) 내 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a)의 전체 수평 길이는 블록 공중합체 유닛 길이(L0, 도 1 참조)와 실질적으로 동일할 수 있다. 또한, 상기 제1 패턴들(120a) 각각에서는 제1 고분자 블록들이 서로 수직 배향되고, 상기 제2 패턴들(120b) 각각에서는 상기 제2 고분자 블록들이 서로 수직 배향될 수 있다.
상기 제2 개구(114) 내에서도 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제2 패턴(120b)이 서로 수평으로 배열될 수 있다. 또한, 상기 제2 개구(114) 내에 배치된 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제2 패턴(120b)은 블록 공중 합체의 하나의 유닛이나, 그 전체 수평 길이는 블록 공중합체의 유닛 길이(L0)보다 작을 수 있다. 이 경우, 제1 패턴(120a)의 PS는 폴리머로서 수축 가능하여, 블록 공중합체의 유닛 길이(L0)보다 작은 폭 내에서도 블록 공중합체의 유닛 길이(L0)에 대응되는 블록 공중합체가 배열될 수 있다.
도 6에 도시된 바와 같이, 서로 상이한 폭(WT1, WT2)을 갖는 상기 제1 및 제2 개구들(112, 114) 내에 배치된 제2 패턴들(120b) 각각이 실질적으로 동일한 폭(AWT)을 가질 수 있다. 또한, 상기 제2 패턴들(120b) 사이의 이격 거리들(SP)도 서로 실질적으로 동일할 수 있다.
한편, 상기 마스크 패턴들(110)이 공정 중에서 그 표면이 친수성으로 변화된 경우, 상기 제1 패턴들(120a)이 상기 마스크 패턴들(110)의 측벽들에 배열될 수 없다. 따라서, 이 경우, 상기 마스크 패턴들(110)의 표면을 소수성화할 수 있다.
일 예로, 상기 마스크 패턴들(110)의 표면들로 PS-OH 또는 HEMA(2-hydroxyethyl methacrylate)와 같은 -OH 그룹을 갖는 물질을 제공하여, CO2H 또는 Si-OH 결합을 통해, 친수성 표면에 PS 브러쉬층(PS-brush layer, 도시되지 않음)를 형성할 수 있다. 상기 PS 브러쉬층에 의해 상기 친수성의 마스크 패턴들(110)의 표면들에 PS를 포함하는 제1 패턴들(120a)이 배열될 수 있다.
상기 PS-OH은 화학식 1이며, HEMA은 화학식 2이다.
Figure 112015047790041-pat00001
Figure 112015047790041-pat00002
도 7을 참조하면, 상기 제2 패턴들(120b)은 선택적으로 제거하여, 상기 마스크 패턴들(110) 및 상기 제1 패턴들(120a)로 이루어진 식각용 패턴들(130)을 형성할 수 있다. 상기 제2 패턴들(120b)의 제거 공정으로 상기 식각용 패턴들(130)로 정의되는 제3 개구들(135)이 생성될 수 있다.
일 측면에 따르면, 하나의 식각용 패턴(130)과 하나의 제3 개구(135)의 폭의 합을 피치(pitch, PTC)라 하는데, 피치들(PTC)은 서로 실질적으로 동일할 수 있다.
일 예로, 상기 제1 패턴(120a)이 PS를 포함하고, 상기 제2 패턴들(120b)이 PMMA을 포함하는 경우, 상기 제2 패턴들(120b)은 산소(O2)를 이용하는 건식 식각으로 제거될 수 있다. 다른 예로, 상기 제2 패턴들(120b)은 원자외선(deep UV)를 조사한 후, IPA(isopropyl alcohol) 또는 아세톤 계열의 물질로 현상하여 제거될 수 있다.
도 8을 참조하면, 상기 식각용 패턴들(130)을 식각 마스크로 사용하여 상기 피식각막(100)을 식각하여 목적하는 패턴 구조물을 형성할 수 있다.
상기 패턴 구조물은 다수의 패턴들(PT)을 포함하고, 상기 각 패턴(PT)의 폭(PWT)은 서로 실질적으로 동일하며, 상기 패턴들(PT) 사이의 이격 거리들도 서로 실질적으로 동일할 수 있다.
(패턴 구조물의 형성 방법_제2 실시예)
도 9 내지 도 13은 본 발명의 다른 실시예에 따른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 피식각막(100) 상에 형성된 마스크 패턴들(110)로 한정된 개구들(112, 114)을 블록 공중합체 물질(120)로 매립할 수 있다. 상기 피식각막(100) 상에 마스크 패턴들(110)을 형성하는 공정은 도 4에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
본 실시예에서, 상기 블록 공중합체 물질(120)은 폴리스티렌-폴리디메틸실록산 블록 공중합체(polystyrene-block- polydimethylsiloxane, PS-b-PDMS)일 수 있다. 이 경우, 폴리스티렌(PS) 및 폴리디메틸실록산(PDMS) 사이의 몰 부피 비율은 4:6 내지 6:4일 수 있다. 또한, 상기 PS-b-PDMS의 블록 공중합체의 유닛 길이(L0, 도 1 참조)는 약 30nm일 수 있다.
도 10을 참조하면, 상기 블록 공중합체 물질(120)이 채워진 마스크 패턴들(110) 상에 중성막(125)을 형성할 수 있다.
PS-b-PDMS의 물질의 특성 상, 후속 어닐 공정 시, 제1 패턴들(120a, 도 11 참조)각각 내에서 제1 고분자 블록들이 서로 수직 배향되기 어렵고, 상기 제2 패턴들(120b, 도 11 참조) 각각 내에서 제2 고분자 블록들이 서로 수직 배향되기 어려울 수 있다. 따라서, 상기 중성막(125)을 추가적으로 형성함으로써, 제1 패턴들(120a) 내 상기 제1 고분자 블록들의 수직 배향을 용이하게 하고, 제2 패턴들(120b) 내 상기 제2 고분자 블록들의 수직 배향을 용이하게 할 수 있다.
상기 중성막(125)은 자기조립 단분자층(self-assembled monolayer: SAM), 고분자 브러쉬(polymer brush) 또는 가교된 랜덤 공중합체 매트(cross-linked random copolymer mat) 중 하나를 포함할 수 있다.
상기 자기조립 단분자층은 페네틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 톨릴트리클로로실란(Tolyltrichlorosilane:TTCS), 2-[(트리메톡시실릴)에틸]-2-피리딘(2-[(trimethoxysilyl)ethl]-2-pyridine: PYRTMS)), 4-바이페닐릴 트리메톡시실란(4-biphenylyltrimethoxysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-Naphthyltrimehtoxysilane: NAPTMS), 1-[(트리메톡시실릴)메틸]나프탈렌(1-[(trimethoxysilyl)methyl]naphthalene: MNATMS) 및 (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS}을 포함하는 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 고분자 브러쉬는 친수성 고분자와 소수성 고분자가 랜덤 형태로 결합된 형태를 가질 수 있다. 상기 고분자 브러쉬는 브러쉬 타입의 랜덤 공중합체로 명명될 수도 있다. 상기 고분자 브러쉬는 예를 들면 폴리스티렌-폴리메틸메타크릴레이트 랜덤 공중합체[polystyrenerandom-poly(methylmethacrylate): PS-r-PMMA]일 수 있다.
상기 가교된 랜덤 공중합체 매트(cross-linked random copolymer mat)는 벤조사이클로부텐을 포함하는 폴리스티렌-폴리메틸메타크릴레이트 랜덤 공중합체[beznocyclobutene-functionalized polystyrene-r-poly(methacrylate) copolymer]일 수 있다.
도 11을 참조하면, 상기 블록 공중합체 물질(120)을 어닐링하여, 상기 블록 공중합체 물질(120)을 제1 패턴들(120a) 및 제2 패턴들(120b)로 자기 정렬할 수 있다. 상기 어닐링은 용매 어닐링, 자외선 어닐링 또는 열 어닐링 중 하나를 포함할 수 있다.
상기 블록 공중합체 물질(120)이 PS-b-PDMS일 경우, 상기 제1 패턴들(120a) 각각은 PS(소수성)를 포함하며, 상기 제2 패턴들(120b) 각각은 PDMS(친수성)를 포함할 수 있다. 따라서, 상기 소수성의 마스크 패턴들(110)의 측면에 상기 제1 패턴들(120a)이 배치될 수 있다. 각 제1 패턴(120a)에 바로 인접하게 제2 패턴(120b)이 배치될 수 있다.
상기 개구들(112, 114)이 블록 공중합체의 유닛 길이(L0)와 실질적으로 동일한 폭을 갖는 제1 폭(WT1)의 제1 개구(112)와, 상기 제1 폭(WT1)보다 작은 제2 개구(114)를 포함할 수 있다. 도 11에 도시된 바와 같이, 상기 제1 개구(112) 내 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a)의 전체 수평 길이는 블록 공중합체 유닛 길이(L0, 도 1 참조)와 실질적으로 동일할 수 있다. 또한, 상기 제1 패턴들(120a) 각각에서는 제1 고분자 블록들이 서로 수직 배향되고, 상기 제2 패턴들(120b) 각각에서는 상기 제2 고분자 블록들이 서로 수직 배향될 수 있다.
상기 제2 개구(114) 내에서도 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제2 패턴(120b)이 서로 수평으로 배열될 수 있다. 또한, 상기 제2 개구(114) 내에 배치된 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제2 패턴(120b)은 블록 공중 합체의 하나의 유닛이나, 그 전체 수평 길이는 블록 공중합체의 유닛 길이(L0)보다 작을 수 있다. 이 경우, 제1 패턴(120a)의 PS는 폴리머로서 수축 가능하여, 블록 공중합체의 유닛 길이(L0)보다 작은 폭 내에서도 블록 공중합체의 유닛 길이(L0)에 대응되는 블록 공중합체가 배열될 수 있다. 이 경우, 제1 패턴(120a)의 PS는 폴리머로서 수축 가능하여, 블록 공중합체의 유닛 길이(L0)보다 작은 폭(WT2) 내에서도 블록 공중합체의 유닛 길이(L0)에 대응되는 블록 공중합체가 배열될 수 있다.
도 11에 도시된 바와 같이, 서로 상이한 폭(WT1, WT2)을 갖는 상기 제1 및 제2 개구들(112, 114) 내에 배치된 제2 패턴들(120b) 각각이 실질적으로 동일한 폭(AWT)을 가질 수 있다.
한편, 상기 마스크 패턴들(110)이 공정 중에서 그 표면이 친수성으로 변화된 경우, 상기 마스크 패턴들(110)의 표면에 PS 브러쉬층(도시되지 않음)을 형성할 수 있다. PS 브러쉬층을 형성 공정은 전술하였기에 생략하기로 한다.
도 12를 참조하면, 상기 제1 패턴들(120a) 및 상기 마스크 패턴들(110)을 선택적으로 제거하여 상기 제2 패턴들(120b)을 잔류시킬 수 있다.
상기 제2 패턴들(120b) 사이의 이격 거리들(SP)도 서로 실질적으로 동일할 수 있다. 본 실시예에서, 상기 제2 패턴들(120b)은 PDMS를 포함할 수 있다.
여기에서, PS-b-PMMA의 경우, PMMA(제2 패턴(120b))가 PS(제1 패턴(120a))에 비하여 식각 선택비가 높은 데다가 PS 및 PMMA모두 유기 폴리머로서, PMMA만을 선택적으로 제거하는 것이 용이하지 않을 수 있다.
그러나, 본 실시예에서 PDMS는 실리콘(Si)를 포함하고 있어, 산소를 이용하는 건식 식각으로 PS 및 마스크 패턴들(110)을 제거하는 동안, 상기 PDMS의 실리콘은 산소와 결합하여 상기 제2 패턴들(120b)의 PDMS가 SiO2로 변환될 수 있다.
도 13을 참조하면, 상기 제2 패턴들(120b)을 식각 마스크로 사용하여 상기 피식각막(100)을 식각하여 목적하는 패턴 구조물을 형성할 수 있다.
상기 패턴 구조물은 다수의 패턴들(PT)을 포함하고, 상기 각 패턴의 폭(PWT)은 서로 실질적으로 동일하며, 상기 패턴들(PT) 사이의 이격 거리들도 서로 실질적으로 동일할 수 있다. 또한, 상기 패턴 구조물의 패턴들(PT) 각각의 폭(PWT)은 마스크 패턴들(110) 각각의 폭(MWT, 도 9 참조)보다 작을 수 있다.
(패턴 구조물의 형성 방법_제3 실시예)
도 14 내지 도 17은 본 발명의 다른 실시예에 다른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 14를 참조하면, 피식각막(100) 상에 마스크 패턴들(110)을 형성할 수 있다. 상기 마스크 패턴들(110)은 상기 피식각막(100)의 상부면을 노출시키는 다수의 개구들(115,116, 117)을 포함할 수 있다.
본 실시예에서, 상기 마스크 패턴들(110) 각각의 폭(MWT)은 서로 동일하나, 상기 마스크 패턴들(110) 사이의 이격 거리들(WT1, WT2, WT3)이 상이할 수 있다. 즉, 상기 개구들(115, 116, 117)은 블록 공중합체의 유닛 길이(L0)보다 작은 폭(WT1)을 갖는 제1 개구(115), 블록 공중합체의 유닛 길이(L0)보다 큰 폭(WT2)을 갖는 제2 개구(116) 및 블록 공중합체의 유닛 길이(L0)와 실질적으로 동일한 폭(WT3)을 갖는 제3 개구(117)를 포함할 수 있다. 상기 제2 개구(116)는 블록 공중합체의 유닛 길이(L0)의 2배의 폭을 가질 수 있다.
도 15를 참조하면, 상기 개구들(115, 116, 117)을 블록 공중합체 물질(120)을 이용하여 매립한 후, 어닐링하여 상기 개구들(115, 116, 117) 각각에 제1 패턴들(120a) 및 제2 패턴들(120b)을 형성할 수 있다.
일 실시예에 따르면, 상기 블록 공중합체 물질(120)은 PS-b-PMMA일 수 있다. 이 경우, 상기 제1 패턴들(120a)은 PS를 포함하고, 상기 제2 패턴들(120b)은 PMMA를 포함할 수 있다.
다른 실시예에 따르면, 상기 블록 공중합체 물질(120)은 PS-b-PDMS일 수 있다. 이 경우, 상기 제1 패턴들(120a)은 PS를 포함하고, 상기 제2 패턴들(120b)은 PDMS를 포함할 수 있다. 이 경우, 어닐링 전 중성막(125, 도 10 참조)을 더 형성할 수 있다.
전술한 바와 같이 상기 제1 개구(115) 및 상기 제3 개구(117) 내에서는 블록 공중합체의 유닛 길이(L0)에 대응되는 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a) 각각이 수직 배향하여 수평으로 배열될 수 있다. 상기 제2 개구(114) 내에서는 블록 공중합체의 유닛 길이(L0)의 2배에 대응되는 제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a)-제1 패턴(120a)-제2 패턴(120b)-제2 패턴(120b)-제1 패턴(120a) 각각이 수직 배향하여 수평으로 배열될 수 있다. 도 15에서는 제2 개구(114)가 블록 공중합체의 유닛 길이(L0)의 2배의 폭을 갖는 것으로 설명하고 있으나, 본 발명이 이것으로 한정하지 않는다.
도 16을 참조하면, 상기 블록 공중합체 물질(120)은 PS-b-PMMA일 경우, 상기 제2 패턴들(120b)만을 선택적으로 제거한 후, 상기 제1 패턴들(120a) 및 상기 마스크 패턴들(110)을 포함하는 식각용 패턴들(130)을 식각 마스크로 사용하여 피식각막(100)을 식각하여 패턴 구조물(PT)을 형성할 수 있다.
한편, 도 17을 참조하면, 상기 블록 공중합체 물질(120)은 PS-b-PDMS일 경우, 상기 제1 패턴들(120a) 및 상기 마스크 패턴들(110)을 제거한 후, 상기 제2 패턴들(120b)을 식각 마스크로 사용하여 피식각막(100)을 식각하여 패턴 구조물(PT)을 형성할 수 있다.
본 실시예의 생략된 설명은 도 1 내지 도 13에서 설명된 것을 참조하기로 한다.
(패턴 구조물의 형성 방법-제4 실시예)
도 18 내지 22는 본 발명의 또 다른 실시예에 따른 패턴 구조물을 형성하는 방법을 설명하기 위한 단면도들이다.
도 18을 참조하면, 피식각막(150) 상에 마스크막(155) 및 희생 패턴들(160)을 순차적으로 형성할 수 있다.
상기 피식각막(150), 마스크막(155) 및 희생 패턴들(160) 각각은 서로 상이한 물질을 포함할 수 있다. 상기 피식각막(150)은 상기 마스크막(155)에 대하여 식각 선택비를 갖는 물질을 포함하며, 상기 마스크막(155)은 상기 피식각막(150) 및 상기 희생 패턴들(160)에 대하여 식각 선택비를 갖는 물질을 포함하고, 상기 희생 패턴들(160)은 상기 마스크막(155)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다.
상기 피식각막(150)은 반도체 물질, 도전 물질 및 절연 물질 중에서 선택된 어느 하나 또는 이들의 조합을 포함할 수 있다. 일 예로, 상기 피식각막(150)이 상기 반도체 물질을 포함하는 경우, 상기 피식각막(150)은 반도체 기판 또는 에피택시얼층일 수 있다. 또는, 상기 피식각막(150)은 결정질 실리콘, 비정질 실리콘, 불순물이 도핑된 실리콘, 실리콘 게르마늄 또는 탄소계 물질을 포함할 수 있다. 다른 예로, 상기 피식각막(150)이 도전 물질을 포함하는 경우, 상기 피식각막(150)은 도핑된 폴리실리콘, 금속 실리사이드, 금속, 금속 질화물 또는 이들의 조합을 포함할 수 있다. 또 다른 예로, 상기 피식각막(150)이 절연 물질을 포함하는 경우, 상기 제1 물질막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 낮은 유전율(low-k)을 갖는 물질을 포함할 수 있다.
상기 마스크막(155)은 탄소 함유 SOH(C-SOH) 또는 실리콘 함유 SOH(Si-SOH) 중 하나를 포함할 수 있다.
상기 희생 패턴들(160) 각각은 포토레지스트 물질 또는 SOH 물질 중 하나를 포함할 수 있다. 이와는 다르게, 상기 희생 패턴들(160)은 폴리실리콘, SiON, Si3N4, SiCN 등과 같은 실리콘 함유 물질 중에서 선택되는 적어도 하나를 포함할 수 있다. 상기 희생 패턴들(160) 각각은 일 방향으로 연장하는 라인 구조이며, 상기 희생 패턴들(160)은 서로 평행할 수 있다.
도 19를 참조하면, 상기 희생 패턴들(160) 각각의 양측벽에 동일한 폭(WT1)의 스페이서들(165)을 형성할 수 있다.
상세하게 설명하면, 상기 마스크막(155) 및 상기 희생 패턴들(160) 상에 컨포멀하게 스페이서막(도시되지 않음)을 형성할 수 있다. 상기 스페이서막은 상기 마스크막(155) 및 상기 희생 패턴들(160)과 식각 선택비를 갖는 물질을 포함할 수 있다. 예컨대, 상기 스페이서막은 실리콘 산화물, 실리콘 질화물 및 실리콘 산질화물 중 적어도 하나를 포함할 수 있다.
상기 스페이서(165)막을 이방성 식각하여, 상기 희생 패턴들(160) 각각의 양측벽에 제1 폭(WT1)을 갖는 스페이서들(165)을 형성할 수 있다. 상기 스페이서들(165)도 상기 희생 패턴(160)과 동일한 방향으로 연장할 수 있다.
본 실시예에서, 상기 희생 패턴들(160)과 상기 스페이서들(165)이 실질적으로 동일한 폭(WT1)을 갖도록 형성되어야 하나, 상기 희생 패턴들(160)의 임계 선폭(critical dimension)이 작아질수록 희생 패턴(160)의 폭이 상기 스페이서들(165)의 제1 폭(WT1)보다 작게 형성되어, 하나의 스페이서(165)와 인접한 하나의 희생 패턴(160) 사이의 거리가 감소하는 피치 워킹(pitch walking)이 발생할 수 있다.
이하에서, 상기 스페이서(165)의 임계 선폭을 제1 폭(WT1)이라 하고, 상기 희생 패턴(160)의 임계 선폭을 제2 폭(WT2)이라 한다. 상기 제2 폭(WT2)은 상기 제1 폭(WT1)보다 작을 수 있다. 또한, 상기 희생 패턴(160)이 형성되지 않은 부분 즉, 마주하는 스페이서들(165) 사이에 공간의 폭은 상기 제1 폭(WT1)과 실질적으로 동일할 수 있다. 이하에서, 상기 공간을 제1 개구(170)라 한다. 상기 피치 워킹이 발생되지 않은 경우, 상기 스페이서들(165)은, 상기 희생 패턴(160)에 의해 또는 상기 공간에 의해, 서로 제1 폭(WT1)으로 이격될 수 있다.
도 20을 참조하면, 상기 희생 패턴들(160)을 선택적으로 제거하여, 상기 제2 폭(WT2)으로 상기 마스크막(155)의 상부면을 노출시키는 제2 개구들(172)을 형성할 수 있다.
상기 제1 개구(170)는 제1 폭(WT1)을 가지며, 상기 제2 개구(172)는 상기 제1 폭(WT1)보다 작은 제2 폭(WT2)을 가질 수 있다. 따라서, 상기 스페이서들(165) 사이 이격된 거리가 상이할 수 있다.
도 21을 참조하면, 상기 스페이서(165) 패턴들을 식각 마스크로 사용하여 상기 마스크막(155)을 식각하여, 마스크 패턴들(175)을 형성할 수 있다.
상기 마스크 패턴들(175)은 상기 스페이서(165) 패턴들에 대응되는 구조를 가질 수 있다. 즉, 상기 마스크 패턴들(175) 각각은 상기 일 방향으로 연장하고 서로 평행할 수 있다. 또한, 상기 마스크 패턴들(175) 각각은 제1 폭(WT1)을 가질 수 있다. 더불어, 상기 제1 및 제2 개구들(170, 172) 각각은 상기 마스크 패턴들(175) 사이로 확장될 수 있다.
한편, 상기 마스크 패턴들(175)은 SOH 물질을 포함하여, 본질적으로 소소성의 성격을 가질 수 있다. 그러나, 상기 마스크막(155)의 식각 공정은 통상적으로 산소를 이용하는 건식 공정으로 수행되는데, 산소가 마스크 패턴(175)의 탄소와 결합하거나, 실리콘과 결합하여 친수성의 성격을 가질 수도 있다.
도 22를 참조하면, 상기 스페이서(165) 패턴들을 제거한 후, 상기 마스크 패턴들(175) 사이의 제1 및 제2 개구들(112, 114)을 블록 공중합체 물질(180)로 매립할 수 있다.
후속 공정은 도 4 내지 도 8에서 설명된 공정 또는 도 9 내지 도 13에서 설명된 공정을 이용하여 목적하는 패턴 구조물을 형성할 수 있다.
(반도체 소자)
도 23 및 도 24는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 단면도들이다.
도 23 및 도 24를 참조하면, 반도체 소자는, 기판(200, 301) 및 기판 상에 배치되는 패턴 구조물을 포함할 수 있다.
상기 기판(200, 301)은 메모리 셀들이 배치되는 셀 영역과, 상기 셀 영역에 인접하게 배치되는 주변 영역을 포함할 수 있다. 상기 주변 영역은 상기 메모리 셀들을 위한 로직 패턴들 또는 상기 메모리 셀들로 전기적 신호를 인/아웃(in/out) 하기 위한 I/O 패턴들을 포함할 수 있다. 본 실시예에서 상기 패턴 구조물은 주변 영역에 형성될 수 있다.
상기 패턴 구조물은 일 방향으로 연장하는 라인 구조의 패턴들(210, 311)을 포함할 수 있다. 상기 패턴들(210, 311)은 서로 평행하며, 상기 패턴들(210, 311) 각각은 서로 실질적으로 동일한 폭(WT)을 가질 수 있다. 일 예로, 상기 패턴들(210, 311) 사이의 이격 거리들(SP)도 실질적으로 동일할 수 있다. 다른 예로, 상기 패턴들(210, 311) 사이의 이격 거리들(SP)은 상이할 수도 있다. 상기 패턴 구조물의 상기 패턴들(210, 311) 각각은 도 4 내지 도 8에서 설명된 공정 또는 도 9 내지 13에서 설명된 공정을 이용하여 형성될 수 있다.
일 실시예에 따르면, 도 23에 도시된 바와 같이 상기 패턴 구조물은 일 방향으로 연장하며 서로 평행한 다수의 금속 배선들(210)을 포함할 수 있다.
다른 실시예에 따르면, 도 24에 도시된 바와 같이, 상기 패턴 구조물은, 핀 액티브 패턴들(fin active patterns, 311)을 정의하는 소자 분리막(305)과, 상기 핀 액티브 패턴들(311) 및 소자 분리막(305)을 가로지르는 게이트 구조물(307)을 포함할 수 있다. 상기 핀 액티브 패턴들(311) 각각의 상부면은 상기 소자 분리막(305)의 상부면보다 높을 수 있다. 본 실시예에서는, 상기 패턴들은 상기 핀 액티브 패턴들(311)에 대응될 수 있다.
(응용예)
도 25는 본 발명의 실시예들에 따라 형성된 반도체 소자를 포함하는 전자 시스템의 일 예를 간략히 도시한 블록도이다.
도 25를 참조하면, 본 발명의 일 실시 예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합 될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다. 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 및/또는 인터페이스(1140)은 본 발명의 실시예들에 따라 제조된 반도체 소자를 포함할 수 있다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 기억 소자로서, 고속의 디램 소자 및/또는 에스램 소자 등을 더 포함할 수도 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 26은 본 발명의 실시예들에 따라 형성된 반도체 소자를 포함하는 메모리 카드를 간략히 도시한 블록도이다.
도 26을 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 본 발명에 따른 반도체 소자를 포함하는 메모리 장치(1210)를 장착한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 피식각막
110: 마스크 패턴
112: 제1 개구
114: 제2 개구
120: 블록 공중합체 물질
120a: 제1 패턴
120b: 제2 패턴

Claims (10)

  1. 피식각막 상에, 적어도 하나의 개구에 의해 서로 이격되는 마스크 패턴들을 형성하는 단계;
    상기 적어도 하나의 개구 내에, 서로 다른 성질의 제1 및 제2 고분자 블록들을 포함하는 블록 공중합체 물질을 매립하는 단계; 및
    상기 블록 공중합체 물질을 어닐링하여, 제1 패턴들 및 제2 패턴들을 형성하되, 상기 제1 패턴들은 상기 마스크 패턴들의 인접한 하나의 마주하는 측벽들에 각각 접하고, 상기 제1 패턴들은 상기 제1 고분자 블록들을 포함하고, 상기 제2 패턴들의 적어도 하나는 상기 제1 패턴들 사이에 배치되고, 상기 제2 패턴들은 상기 제2 고분자 블록들을 포함하는 단계를 포함하되,
    상기 제1 및 제2 패턴들의 적어도 하나의 상면은 상기 마스크 패턴들의 적어도 하나의 상면과 수평을 이루고, 및
    상기 마스크 패턴들을 형성하는 단계는: 상기 마스크 패턴들의 표면이 친수성인 경우, 친수성인 상기 마스크 패턴들의 상기 표면을 소수성으로 개질시키는 단계를 더 포함하는 패턴 구조물의 형성 방법.
  2. 제1항에 있어서,
    상기 마스크 패턴을 형성하는 단계에서, 상기 적어도 하나의 개구의 폭은, 상기 블록 공중합체에서 상기 제1 고분자 블록-상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록으로 이루어진 유닛의 길이보다 작거나 실질적으로 동일한 패턴 구조물의 형성 방법.
  3. 제2항에 있어서,
    상기 인접한 마스크 패턴들의 마주하는 일 측벽에서 타 측벽으로, 상기 유닛 내 상기 제1 고분자 블록- 상기 제2 고분자 블록-상기 제2 고분자 블록-상기 제1 고분자 블록 각각이 수직 배향되며 수평으로 순차적으로 배열되는 패턴 구조물의 형성 방법.
  4. 제1항에 있어서,
    상기 마스크 패턴들 각각은 소수성이며,
    상기 제1 패턴들 각각은 소수성이며,
    상기 제2 패턴들 각각은 친수성인 패턴 구조물의 형성 방법.
  5. 제1항에 있어서,
    상기 블록 공중합체 물질이 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-block-polymethylmethacrylate: PS-b-PMMA)를 포함하고,
    상기 제1 고분자 블록은 폴리스티렌(PS)을 포함하고,
    상기 제2 고분자 블록은 폴리메틸메타크릴레이트(PMMA)를 포함하는 패턴 구조물의 형성 방법.
  6. 제5항에 있어서,
    상기 제2 패턴들을 선택적으로 제거하는 단계; 및
    상기 제1 패턴들 및 상기 마스크 패턴들을 식각 마스크로 사용하여 상기 피식각막을 식각하여 상기 패턴 구조물을 형성하는 단계를 더 포함하는 패턴 구조물의 형성 방법.
  7. 제1항에 있어서,
    상기 블록 공중합체 물질이 폴리스티렌-블록-폴리디메틸실록산 공중합체(polystyrene-block- polydimethylsiloxane, PS-b-PDMS)를 포함하고,
    상기 제1 고분자 블록은 폴리스티렌(PS)을 포함하고,
    상기 제2 고분자 블록은 폴리디메틸실록산(PDMS)를 포함하는 패턴 구조물의 형성 방법.
  8. 제7항에 있어서,
    상기 블록 공중합체 물질을 어닐링하기 전에, 상기 블록 공중합체 물질 및 상기 마스크 패턴들 상에 중성막을 형성하는 단계를 더 포함하는 패턴 구조물의 형성 방법.
  9. 제7항에 있어서,
    상기 제1 패턴들 및 상기 마스크 패턴들을 제거하는 단계; 및
    상기 제2 패턴들을 식각 마스크로 사용하여 상기 피식각막을 식각하여 상기 패턴 구조물을 형성하는 단계를 더 포함하는 패턴 구조물의 형성 방법.
  10. 제1항에 있어서,
    상기 마스크 패턴들 각각은 일 방향을 연장하는 라인 구조를 가지며, 서로 평행하고, 각각의 폭은 서로 실질적으로 동일하며,
    상기 적어도 하나의 개구는, 제1 폭을 갖는 제1 개구 및 상기 제1 폭보다 작은 제2 폭을 갖는 제2 개구를 포함하는 패턴 구조물의 형성 방법.
KR1020150069584A 2015-05-19 2015-05-19 패턴 구조물의 형성 방법 KR102346515B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150069584A KR102346515B1 (ko) 2015-05-19 2015-05-19 패턴 구조물의 형성 방법
US15/099,945 US10032638B2 (en) 2015-05-19 2016-04-15 Method of fabricating pattern structure
US16/023,836 US10854465B2 (en) 2015-05-19 2018-06-29 Method of fabricating pattern structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150069584A KR102346515B1 (ko) 2015-05-19 2015-05-19 패턴 구조물의 형성 방법

Publications (2)

Publication Number Publication Date
KR20160136507A KR20160136507A (ko) 2016-11-30
KR102346515B1 true KR102346515B1 (ko) 2022-01-04

Family

ID=57325669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150069584A KR102346515B1 (ko) 2015-05-19 2015-05-19 패턴 구조물의 형성 방법

Country Status (2)

Country Link
US (2) US10032638B2 (ko)
KR (1) KR102346515B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472653B2 (en) * 2014-11-26 2016-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
KR102346515B1 (ko) * 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
JP6371745B2 (ja) * 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
CN111261586B (zh) * 2020-01-22 2023-03-14 成都工业学院 一种中孔半导体纳米结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070224823A1 (en) 2006-03-23 2007-09-27 Sandhu Gurtej S Topography directed patterning
US20080299774A1 (en) 2007-06-04 2008-12-04 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20150050794A1 (en) 2013-08-16 2015-02-19 SK Hynix Inc. Method for fabricating electronic devices having semiconductor memory unit

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
KR101355167B1 (ko) 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
KR101535227B1 (ko) 2008-12-31 2015-07-08 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
US8821978B2 (en) 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
KR20130034778A (ko) 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
JP5764102B2 (ja) 2012-09-05 2015-08-12 株式会社東芝 パターン形成方法
US8518836B1 (en) 2012-11-19 2013-08-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor patterning
US9581899B2 (en) * 2012-11-27 2017-02-28 International Business Machines Corporation 2-dimensional patterning employing tone inverted graphoepitaxy
US8853101B1 (en) 2013-03-15 2014-10-07 GlobalFoundries, Inc. Methods for fabricating integrated circuits including formation of chemical guide patterns for directed self-assembly lithography
KR102127784B1 (ko) 2013-06-12 2020-06-29 삼성전자주식회사 패턴 형성 방법
JP5981392B2 (ja) 2013-06-19 2016-08-31 株式会社東芝 パターン形成方法
JP2015023063A (ja) 2013-07-16 2015-02-02 株式会社東芝 パターン形成方法及びマスクパターンデータ
KR102346515B1 (ko) * 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
US9576817B1 (en) * 2015-12-03 2017-02-21 International Business Machines Corporation Pattern decomposition for directed self assembly patterns templated by sidewall image transfer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070224823A1 (en) 2006-03-23 2007-09-27 Sandhu Gurtej S Topography directed patterning
US20080299774A1 (en) 2007-06-04 2008-12-04 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US20150050794A1 (en) 2013-08-16 2015-02-19 SK Hynix Inc. Method for fabricating electronic devices having semiconductor memory unit

Also Published As

Publication number Publication date
KR20160136507A (ko) 2016-11-30
US20180308705A1 (en) 2018-10-25
US20160343575A1 (en) 2016-11-24
US10032638B2 (en) 2018-07-24
US10854465B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
CN110060972B (zh) 用于后段(beol)互连的自对准过孔及插塞图案化
US10854465B2 (en) Method of fabricating pattern structure
KR102167317B1 (ko) Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング）
KR101664755B1 (ko) 상호접속들과 정렬된 비아를 형성하는 블록 공중합체의 방향성 자기 조립
KR102270752B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8785319B2 (en) Methods for forming fine patterns of a semiconductor device
US9553027B2 (en) Fine patterning methods and methods of fabricating semiconductor devices using the same
JP2011522707A (ja) ナノスケール構造及びその製造方法
KR102062676B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP2010527137A (ja) トポグラフィー指向パターニング
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
CN107004595B (zh) 用于化学辅助图案化的光可界定的对准层
US9666434B2 (en) Method for forming fine patterns of semiconductor device
CN110993566A (zh) 一种定向自组装和掩膜调控制备半导体纳米结构的方法
US20160155743A1 (en) Method for Forming Patterns of Semiconductor Device
US10352964B2 (en) Cantilever set for atomic force microscopes, substrate surface inspection apparatus including the same, method of analyzing surface of semiconductor substrate by using the same, and method of forming micropattern by using the same
KR101428820B1 (ko) 토포그래피 지향 패터닝
US10727078B2 (en) Methods of forming fine patterns
CN108400085A (zh) 形成半导体元件图案的方法
KR20170051886A (ko) 반도체 장치의 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant