JP5505904B2 - 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング） - Google Patents
二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング） Download PDFInfo
- Publication number
- JP5505904B2 JP5505904B2 JP2010543218A JP2010543218A JP5505904B2 JP 5505904 B2 JP5505904 B2 JP 5505904B2 JP 2010543218 A JP2010543218 A JP 2010543218A JP 2010543218 A JP2010543218 A JP 2010543218A JP 5505904 B2 JP5505904 B2 JP 5505904B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nanoscale
- self
- line
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0147—Film patterning
- B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Analytical Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
本発明は、一般にナノスケール構造に関し、更に具体的には、規則的な周期アレイにおける二次元自己組織化（self-assembled）サブリソグラフィ・ナノスケール構造およびこれを製造するための方法に関する。
半導体業界において、半導体製造のためのボトムアップ手法の使用に関心が高まっている。かかる１つの手法は、サブリソグラフィ基本原則ナノメートル・スケール・パターンを発生するための自己組織化ブロック・コポリマーを利用する。
ナノメートル・スケールのパターンに自己編成することができる自己組織化コポリマー材料を、テンプレート層のくぼんだ領域内に塗布して、ナノスケール構造を形成することができる。適切な条件のもとで、２つ以上の不混和性ポリマー・ブロック・コンポーネントは、ナノメートル・スケールの２つ以上の異なる相に分離し、これによって、分離されたナノサイズ構造ユニットの配列パターンを形成する。このような、自己組織化ブロック・コポリマーによって形成された分離ナノサイズ構造ユニットの配列パターンは、半導体、光学、および磁気デバイスにおいてナノスケール構造ユニットを製造するために用いることができる。このように形成された構造ユニットの寸法は、典型的に５から４０ｎｍの範囲であり、これはサブリソグラフィ・レベル（sublithographic）（すなわちリソグラフィ・ツールの解像度未満）である。
自己組織化ブロック・コポリマーは、まず、適切な溶剤系に溶解させてブロック・コポリマー溶液を形成し、次いでこれを基層の表面上に塗布してブロック・コポリマー層を形成する。自己組織化ブロック・コポリマーを、高温でアニーリングして、２つの異なるポリマー・ブロック・コンポーネントを含む２組のポリマー・ブロック構造を形成する。ポリマー・ブロック構造は、線形または円筒形とすることができる。１組のポリマー・ブロック構造を他の組のポリマー・ブロック構造内に埋め込むことができ、または、異なる組に属するポリマー・ブロック構造は交互にすることができる。自己組織化ブロック・コポリマーは非感光性レジストであり、そのパターニングは、光子すなわち光放射によってではなく、アニーリング等の適切な条件のもとでの自己組織化によって生じる。
Nealeyらの「Self-assembling resists for nanolithography」（IEDM Technical Digest、２００５年１２月、Digital Object Identifier 10.1109/IEDM. 2005.1609349）
当技術分野において、六角形アレイの自己組織化自己整合ナノスケール構造は既知であるが、かかる構成では、デバイス・コンポーネントの配置に形状上の制限が加わる。ほとんどの半導体デバイス・アレイおよびナノスケール・アレイは、典型的に六角形アレイでなく矩形アレイで設計されるので、特にこれが当てはまる。
上述のことに鑑み、矩形アレイにおける自己整合および自己組織化構造の二次元アレイであって、構造の周期性が６０度以外の角度を有する２つの方向に沿って伝搬するものに対する要望が存在する。
特に、２つの直交する方向におけるサブリソグラフィ空間および幅を有する構造の二次元矩形アレイに対する要望が存在する。
本発明は、２つの異なる方向にサブリソグラフィ幅および間隔を有するナノスケール構造の矩形アレイおよびこれを製造する方法を提供することによって、上述の要望に対応する。
サブリソグラフィ幅およびサブリソグラフィ間隔を有し、第１の方向に沿って延在する半導体基板上の第１のナノスケール自己整合自己組織化ネスト線構造は、第１の層内の第１の自己組織化ブロック・コポリマーから形成される。第１の層に充填材料を充填し、第１のナノスケール・ネスト線構造を含む第１の層の上に、第２の層を堆積する。サブリソグラフィ幅およびサブリソグラフィ間隔を有し、第２の方向に沿って延在する第２のナノスケール自己整合自己組織化ネスト線構造は、第２の層内の第２の自己組織化ブロック・コポリマーから形成される。第２の方向は第１の方向とは異なり、第１の方向に対して直交する場合もあるし直交しない場合もある。第１のナノスケール・ネスト線構造および第２のナノスケール・ネスト線構造の複合パターンを、第１の層の下の基層に転写して、２つの方向に周期性を有する構造のアレイを形成する。
本発明の第１の態様によれば、基板上にナノスケール・パターンを形成する方法が提供される。この方法は、
基板上の第１の層上に２つの平行な第１の長さ方向の縁部を有する第１のくぼんだ領域を形成するステップと、
第１のサブリソグラフィ幅を有し、第１のくぼんだ領域の２つの平行な第１の長さ方向の縁部に対して平行な第１の線の縁部を有する少なくとも１つの第１の線を含む第１のナノスケール自己組織化自己整合構造を形成するステップと、
第１のナノスケール自己組織化自己整合構造および第１の層の上に第２の層を形成するステップと、
第２の層上に２つの平行な第２の長さ方向の縁部を有する第２のくぼんだ領域を形成するステップであって、２つの平行な第１の長さ方向の縁部と２つの平行な第２の長さ方向の縁部との間の角度がゼロよりも大きい、ステップと、
第２のサブリソグラフィ幅を有し、前記第２のくぼんだ領域の２つの平行な第２の長さ方向の縁部に対して平行な第２の線の縁部を有する少なくとも１つの第２の線を含む第２のナノスケール自己組織化自己整合構造を形成するステップと、
を含む。
基板上の第１の層上に２つの平行な第１の長さ方向の縁部を有する第１のくぼんだ領域を形成するステップと、
第１のサブリソグラフィ幅を有し、第１のくぼんだ領域の２つの平行な第１の長さ方向の縁部に対して平行な第１の線の縁部を有する少なくとも１つの第１の線を含む第１のナノスケール自己組織化自己整合構造を形成するステップと、
第１のナノスケール自己組織化自己整合構造および第１の層の上に第２の層を形成するステップと、
第２の層上に２つの平行な第２の長さ方向の縁部を有する第２のくぼんだ領域を形成するステップであって、２つの平行な第１の長さ方向の縁部と２つの平行な第２の長さ方向の縁部との間の角度がゼロよりも大きい、ステップと、
第２のサブリソグラフィ幅を有し、前記第２のくぼんだ領域の２つの平行な第２の長さ方向の縁部に対して平行な第２の線の縁部を有する少なくとも１つの第２の線を含む第２のナノスケール自己組織化自己整合構造を形成するステップと、
を含む。
一実施形態において、第１のナノスケール自己組織化自己整合構造は、第１の層の上面に、または上面の下に配置されている。
別の実施形態において、第１のナノスケール自己組織化自己整合構造は、第２の層の上面に、または上面の下に配置されている。
更に別の実施形態において、この方法は、第１のポリマー・コンポーネントおよび第２のポリマー・コンポーネントを含む第１の非感光性ポリマー・レジストを第１のくぼんだ領域に塗布するステップを含み、少なくとも１つの第１の線が第１のポリマー・コンポーネントを含む。
更に別の実施形態において、この方法は、
第３のサブリソグラフィ幅を有し、第２のポリマー・コンポーネントを含み、第１のくぼんだ領域において少なくとも１つの第１の線に横方向に当接する少なくとも１つの第３の線を形成するステップと、
少なくとも１つの第１の線および第１の層に対して選択的に少なくとも１つの第３の線を除去するステップと、
を更に含む。
第３のサブリソグラフィ幅を有し、第２のポリマー・コンポーネントを含み、第１のくぼんだ領域において少なくとも１つの第１の線に横方向に当接する少なくとも１つの第３の線を形成するステップと、
少なくとも１つの第１の線および第１の層に対して選択的に少なくとも１つの第３の線を除去するステップと、
を更に含む。
更に別の実施形態において、この方法は、少なくとも１つの第３の線の除去によって形成された空間を、第１の非感光性ポリマー・レジストとは異なる充填材料によって充填するステップを更に含む。
更に別の実施形態において、この方法は、第３のポリマー・コンポーネントおよび第４のポリマー・コンポーネントを含む第２の非感光性ポリマー・レジストを第２のくぼんだ領域に塗布するステップを更に含み、少なくとも１つの第２の線が第３のポリマー・コンポーネントを含む。
更に別の実施形態において、この方法は、
第４のサブリソグラフィ幅を有し、第４のポリマー・コンポーネントを含み、第２のくぼんだ領域において少なくとも１つの第２の線に横方向に当接する少なくとも１つの第４の線を形成するステップと、
少なくとも１つの第２の線および第２の層に対して選択的に少なくとも１つの第４の線を除去するステップと、
を更に含む。
第４のサブリソグラフィ幅を有し、第４のポリマー・コンポーネントを含み、第２のくぼんだ領域において少なくとも１つの第２の線に横方向に当接する少なくとも１つの第４の線を形成するステップと、
少なくとも１つの第２の線および第２の層に対して選択的に少なくとも１つの第４の線を除去するステップと、
を更に含む。
更に別の実施形態において、少なくとも１つの第１の線は第１の非感光性ポリマー・レジストのポリマー・コンポーネントを含み、少なくとも１つの第２の線は第２の非感光性ポリマー・レジストのポリマー・コンポーネントを含み、この方法は、少なくとも１つの第２の線に対して選択的に第２の層を除去するステップを更に含む。
更に別の実施形態において、この方法は、少なくとも１つの第１の線および少なくとも１つの第２の線に対して選択的に第１の層を除去するステップを更に含む。
更に別の実施形態において、この方法は、第１の層の下および基板の上の基層にナノスケール・トレンチの二次元アレイを含む構造を形成するステップを更に含み、ナノスケール・トレンチが二次元アレイ内で第１の方向および第２の方向に沿って反復し、ナノスケール・トレンチの各々が、第１のサブリソグラフィ距離だけ離れた第１の対の側壁および第２のサブリソグラフィ距離だけ離れた第２の対の側壁を有する。
更に別の実施形態において、第１の方向は２つの平行な第１の長さ方向の縁部に対して垂直であり、第２の方向は２つの平行な第２の長さ方向の縁部に対して垂直である。
更に別の実施形態において、ナノスケール・トレンチの水平横断面領域は平行四辺形である。
更に別の実施形態において、ナノスケール・トレンチの水平横断面領域は矩形である。
本発明の別の態様によれば、パターン含有層に配置されたナノスケール・トレンチの二次元アレイを含む構造が提供される。ナノスケール・トレンチは、二次元アレイ内で第１の方向および第２の方向に沿って反復し、ナノスケール・トレンチの各々は、第１のサブリソグラフィ距離だけ離れた第１の対の平行側壁および第２のサブリソグラフィ距離だけ離れた第２の対の平行側壁を有する。
一実施形態において、第１の方向と第２の方向との間の角度は、第１の対の平行側壁の１つおよび第２の対の平行側壁の１つとの間の角度と同じである。
別の実施形態において、この角度は０度と６０度との間または６０度と９０度との間である。
更に別の実施形態において、ナノスケール・トレンチの水平横断面領域は平行四辺形である。
更に別の実施形態において、ナノスケール・トレンチの水平横断面領域は矩形である。
更に別の実施形態において、第１の方向における隣接するナノスケール・トレンチの対の間の第１の間隔はサブリソグラフィ・レベルであり、第２の方向における隣接するナノスケール・トレンチの対の間の第２の間隔はサブリソグラフィ・レベルである。
同一の参照番号を有する図は同一の製造段階に対応する。最後に「Ａ」が付いた図は上から下に見た図である。最後に「Ｂ」、「Ｃ」、または「Ｄ」が付いた図は、それぞれ、同一の参照番号を有し最後に「Ａ」が付いた対応する図の平面Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’に沿った垂直断面図である。
上述のように、本発明は、規則的な周期アレイにおける二次元自己組織化サブリソグラフィ・ナノスケール構造、およびこれを製造する方法に関する。これらについて、添付図面を参照して詳細に説明する。同様のおよび対応する要素は、同様の参照番号によって示すことに留意すべきである。
図１Ａおよび図１Ｂを参照すると、本発明の第１の実施形態による第１の例示的なナノスケール構造は、基板１０上に配置された基層１２および第１の層２０を含む。基板１０は、半導体基板、絶縁体基板、金属製基板、またはそれらの組み合わせとすることができる。半導体基板は、シリコン基板、他のＩＶ群元素半導体基板、または化合物半導体基板とすることができる。また、半導体基板は、バルク基板、絶縁体上半導体（ＳＯＩ）基板、またはバルク部分およびＳＯＩ部分を有するハイブリッド基板とすれば良い。
基層１２は、半導体材料、絶縁体材料、または金属を含むことができる。半導体材料の例示的な材料は、純粋な材料としてまたは合金としてのＩＶ群元素、ＩＩＩ−Ｖ化合物半導体材料、およびＩＩ−ＶＩ化合物半導体材料を含む。半導体材料は、ドーパントをドーピングすることができ、または実質的にドーピングなしとすることができる。例示的な絶縁体材料は、当技術分野において既知の、誘電体酸化物、誘電体窒化物、および多孔性または非多孔性の低誘電率誘電体材料（酸化シリコンの誘電率未満すなわち３．９未満の誘電率を有する）を含む。金属は、純粋な金属、元素金属の合金、金属半導体合金、または他のいずれかの導電性金属化合物とすることができる。
第１の層２０は、半導体材料または絶縁体材料を含むことができる。例示的な半導体材料は、ポリシリコン、アモルファス・シリコン、ゲルマニウムもしくは炭素を含む合金を含む多結晶シリコン、またはゲルマニウムもしくはシリコンを含む合金を含むアモルファス・シリコンを含む。例示的な絶縁体材料は、誘電体酸化物、誘電体酸窒化物、誘電体窒化物、および多孔性または非多孔性の低誘電率絶縁体材料（酸化シリコンの誘電率未満すなわち３．９未満の誘電率を有する）を含む。更に、自己組織化ブロック・コポリマーのためのテンプレートである第１の層２０は、無水素アモルファス炭素等のアモルファス炭素またはダイヤモンド様炭素、四面体無水素アモルファス炭素、金属含有無水素アモルファス炭素、金属含有水素添加アモルファス炭素、および変更された（modified）水素添加アモルファス炭素を含むことができる。第１の層２０の厚さは、変動する場合があるが、典型的には約３ｎｍから約３００ｎｍであり、典型的には約１０ｎｍから約１００ｎｍである。
第１の層２０は、まず、基層１２の上面全体を覆うブランケット層として形成し、続いて、フォトレジスト（図示せず）の塗布、フォトレジストのパターニング、およびフォトレジストのパターンを第１の層２０に転写する異方性エッチングを用いるリソグラフィ方法によってパターニングされる。パターンは、第１の層２０における第１の開口Ｏ１を含み、この下に基層１２の上面が露出される。第１の開口Ｏ１の第１の横方向の幅ＬＷ１はリソグラフィ・レベル（lithographic）である。更に、隣接する第１の開口Ｏ間の空間もリソグラフィ・レベルである。第１の開口Ｏ１の各々は矩形または平行四辺形であり、このため、２つの長さ方向の縁部が幅方向の縁部よりも大きい。好ましくは、第１の開口Ｏ１の長さ方向の縁部の長さである第１の開口Ｏ１の長さは、第１の開口Ｏ１の幅方向の縁部の長さおよび第１の開口Ｏ１のかどの１つの角度のサインの積である第１の開口Ｏ１の幅と同じかまたはこれより長い。
第１の開口Ｏ１はリソグラフィ方法によって形成されるので、第１の開口Ｏ１の各々の長さおよび幅はリソグラフィ寸法である。寸法がリソグラフィ寸法であるかサブリソグラフィ寸法であるかは、寸法がリソグラフィ・パターニング方法によって形成可能であるか否かに応じて決まる。リソグラフィ・パターニング方法によって形成可能な最小寸法を、本明細書においては、「リソグラフィ最小寸法」または「臨界寸法」と称する。リソグラフィ最小寸法は、所与のリソグラフィ・ツールとの関連によってのみ規定され、通常は半導体技術の世代ごとに異なるが、リソグラフィ最小寸法およびサブリソグラフィ寸法は、半導体製造の時期に利用可能なリソグラフィ・ツールの最良の性能との関連によって規定されることになる。２００７年現在、リソグラフィ最小寸法は約４５ｎｍであり、将来は更に小さくなることが予想される。リソグラフィ最小寸法未満の寸法はサブリソグラフィ寸法であり、リソグラフィ最小寸法以上の寸法はリソグラフィ寸法である。
図２Ａおよび図２Ｂを参照すると、スピン・コーティング等の当技術分野において周知の方法で、第１の開口Ｏ１の各々内に第１の非感光性ポリマー・レジストを塗布して、第１の非感光性ポリマー・レジスト部分３０が形成されている。第１の非感光性ポリマー・レジスト部分３０の上面は、第１の層２０の上面と同一平面とすることができ、または、第１の層２０の上面よりも下にくぼませることができる。第１の非感光性ポリマー・レジストは、ナノメートル・スケールのパターンに自己編成することができる自己組織化ブロック・コポリマーを含む。
第１の非感光性ポリマー・レジストは、第１のポリマー・ブロック・コンポーネントおよび第２のポリマー・ブロック・コンポーネントを含み、これらは相互に不混和性である。非感光性ポリマー・レジストは自己平坦化するものとすることができる。あるいは、非感光性ポリマー・レジストは、化学機械平坦化、くぼみエッチング、またはそれらの組み合わせによって平坦化することができる。
第１のポリマー・ブロック・コンポーネントおよび第２のポリマー・ブロック・コンポーネントの例示的な材料については、２００６年６月１９日に出願された、本願と同一の譲受人に譲渡された同時係属中の米国特許出願番号第１１／４２４，９６３号に記載されている。本発明の構造ユニットを形成するために使用可能な非感光性ポリマー・レジストのための自己組織化ブロック・コポリマーの具体的な例は、限定ではないが、ポリスチレン−ブロック−ポリメチルメタクリレート（ＰＳ−ｂ−ＰＭＭＡ）、ポリスチレン−ブロック−ポリイソプレン（ＰＳ−ｂ−ＰＩ）、ポリスチレン−ブロック−ポリブタジエン（ＰＳ−ｂ−ＰＢＤ）、ポリスチレン−ブロック−ポリビニルピリジン（ＰＳ−ｂ−ＰＶＰ）、ポリスチレン−ブロック−ポリエチレンオキシド（ＰＳ−ｂ−ＰＥＯ）、ポリスチレン−ブロック−ポリエチレン（ＰＳ−ｂ−ＰＥ）、ポリスチレン−ブロック−オルガノシリケート（ＰＳ−ｂ−ＰＯＳ）、ポリスチレン−ブロック−ポリフェロセニルジメチルシラン（ＰＳ−ｂ−ＰＦＳ）、ポリエチレンオキシド−ブロック−ポリイソプレン（ＰＥＯ−ｂ−ＰＩ）、ポリエチレンオキシド−ブロック−ポリブタジエン（ＰＥＯ−ｂ−ＰＢＤ）、ポリエチレンオキシド−ブロック−ポリメチルメタクリレート（ＰＥＯ−ｂ−ＰＭＭＡ）、ポリエチレンオキシド−ブロック−ポリエチルエチレン（ＰＥＯ−ｂ−ＰＥＥ）、ポリブタジエン−ブロック−ポリビニルピリジン（ＰＢＤ−ｂ−ＰＶＤ）、およびポリイソプレン−ブロック−ポリメチルメタクリレート（ＰＩ−ｂ−ＰＭＭＡ）を含むことができる。
自己組織化ブロック・コポリマーは、まず、適切な溶剤系に溶解させてブロック・コポリマー溶液を形成し、次いでこれを第１の例示的な構造の表面上に塗布して非感光性ポリマー・レジストを形成する。ブロック・コポリマーを溶解しブロック・コポリマー溶液を形成するために用いられる溶剤系は、限定ではないが、トルエン、プロピレングリコールモノメチルエーテルアセテテート（ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）、およびアセトンを含むいずれかの適切な溶剤を含むことができる。非感光性ポリマー・レジストは、紫外線光または光学光に露光されると現像することができる従来のフォトレジストではない。また、非感光性ポリマー・レジストは、従来の低ｋ誘電材料ではない。
図３Ａおよび図３Ｂを参照すると、アニーリングによって自己組織化ブロック・コポリマーの架橋を形成することによって、第１の開口Ｏ（図１Ｂを参照）の各々内に、第１のナノスケール自己組織化自己整合構造ＮＳ１が形成されている。具体的には、紫外線処理または高温での熱アニーリングによって第１の非感光性ポリマー・レジストをアニーリングして、第１のポリマー・ブロック・コンポーネントを含む第１の主要層状構造４０および第２のポリマー・ブロック・コンポーネントを含む第１の補足層状構造５０を形成する。第１の主要層状構造４０および第１の補足層状構造５０は、第１の開口Ｏ１の長さ方向に対して垂直な方向に周期性をもって交互になっている。
ブロック・コポリマー層における自己組織化ブロック・コポリマーにアニーリングを行って２組のポリマー・ブロックを形成する例示的なプロセスは、Nealeyらの「Self-assembling resists for nanolithography」（IEDM Technical Digest、２００５年１２月、Digital Object Identifier 10.1109/IEDM. 2005.1609349）に記載されている。米国特許出願番号第１１／４２４，９６３号に記載されたアニーリングの方法を用いることができる。アニーリングは、例えば、約２００℃から約３００℃までの温度で、約１時間未満から約１００時間までの時間、行うことができる。
第１の非感光性ポリマー・レジストの組成および濡れ特性を調整して、第１の主要層状構造４０の一部が第１の層２０の側壁に当接し、第１の補足層状構造５０が第１の層２０の側壁から離れているようにする。第１のポリマー・ブロック・コンポーネントの濡れ特性の調整は、第１の主要層状構造４０の幅が、第１の主要層状構造４０が第１の層２０の側壁に接触しているか否かに応じて決まるように行えば良い。例えば、第１の層２０に側壁に接触していない第１の主要層状構造４０の幅は、第１の層２０の側壁に接触している第１の主要層状構造４０の幅と同じか、またはこれとは異なるようにすることができる。第１の主要層状構造４０の幅は、サブリソグラフィ・レベルであり、約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍの範囲とすることができる。本明細書において第１の層状間隔と称する第１の補足層状構造５０の幅は、サブリソグラフィ・レベルとすることができる。また、第１の主要層状構造４０の１つの幅および第１の層状間隔の和も、サブリソグラフィ・レベルとすることができる。
第１のナノスケール自己組織化自己整合構造ＮＳ１は、「自己組織化」される。第１の非感光性ポリマー・レジストの化学的組成は、第１および第２のポリマー・ブロック・コンポーネントの不混和性によって、第１のポリマー・ブロック・コンポーネントが第１の主要層状構造４０へと自己組織化することができ、第２のポリマー・ブロック・コンポーネントが第１の補足層状構造５０へと組織化するようになっている。
第１のナノスケール自己組織化自己整合構造ＮＳ１は、第１の開口Ｏ１を画定する第１の層２０の壁に対して「自己整合」する。第１の主要層状構造４０および第１の補足層状構造５０は、第１の層２０における第１の開口Ｏ１の長さ方向に沿って延在する。
図４Ａおよび図４Ｂを参照すると、第１のポリマー・ブロック・コンポーネントに対して選択的に第２のポリマー・ブロック・コンポーネントを除去する異方性エッチングによって、第１の主要層状構造４０および第１の層２０に対して選択的に第１の補足層状構造５０が除去されている。１組の第１の主要層状構造４０は、第１の開口Ｏ１（図１Ｂを参照）の各々内に構成され、サブリソグラフィ幅およびサブリソグラフィ間隔を有する第１の平行線の一次元アレイを構成する。本明細書において、第２のポリマー・ブロック・コンポーネントに対して選択的に第１のポリマー・ブロック・コンポーネントを除去する異方性エッチングによって第１の補足層状構造５０および第１の層２０に対して選択的に第１の主要層状構造５０を除去する本発明の変形は、明示的に想定される。
図５Ａおよび図５Ｂを参照すると、第１の主要層状構造４０間に、充填部２２が形成されている。充填部２２は、第１のポリマー・ブロック・コンポーネントを含む第１の主要層状構造４０に対して選択的に除去可能な材料を含む。例えば、充填部は、誘電体酸化物、誘電体窒化物、または、多孔性または非多孔性の低誘電率材料（酸化シリコンの誘電率すなわち３．９未満の誘電率を有する）を含むことができる。充填部２２は、スピンオン・コーティング、堆積およびくぼみエッチング、堆積および化学機械平坦化（ＣＭＰ）、またはそれらの組み合わせによって形成することができる。
図６Ａから図６Ｃを参照すると、第１の層２０、第１の主要層状構造４０、および充填部２２の上に直接、ブランケット層として第２の層６０が形成されている。第２の層６０は、第１の層２０として使用可能な材料のいずれかを含むことができる。具体的には、第２の層６０は、半導体材料、絶縁体材料、アモルファス炭素、またはダイヤモンド様炭素を含むことができる。第２の層６０を形成するために、スピンオン・コーティングまたは化学気相堆積を用いることができる。第２の層６０の厚さは、約３ｎｍから約６００ｎｍまで、典型的には約１０ｎｍから約２００ｎｍまでとすることができる。
第１の実施形態の変形においては、充填部２２および第２の層６０は、同一の材料を含むことができ、第１の主要層状構造４０の間に第２の層６０を形成することによって同一の処理ステップで形成することができる。この場合、充填部２２および第２の層６０は、それらの間に明らかな物理的界面なしで一体的に形成される。
第２の層６０は、フォトレジスト（図示せず）の塗布、フォトレジストのパターニング、およびフォトレジストのパターンを第２の層６０に転写する異方性エッチングを用いるリソグラフィ方法によってパターニングされる。パターンは、第２の層６０における第２の開口Ｏ２を含む。第２の開口Ｏ２は、第２の層６０を貫通して、第１の層２０の上面、第１の主要層状構造４０、および充填部２２を露出させるように形成することができ、あるいは、第１の層２０の上面を露出させることなく、第２の層６０内に部分的にのみ形成することも可能である。
第２の開口Ｏ２の横方向の幅である第２の横方向の幅ＬＷ２は、リソグラフィ・レベルである。２つ以上の第２の開口Ｏ２を形成することも可能である。かかる場合、隣接する第２の開口Ｏ２間の間隔もリソグラフィ・レベルである。第２の開口Ｏ２は、矩形または平行四辺形であり、このため、２つの長さ方向の縁部が幅方向の縁部よりも大きい。好ましくは、第２の開口Ｏ２の長さ方向の縁部の長さである第２の開口Ｏ２の長さは、第２の開口Ｏ２の幅方向の縁部の長さおよび第２の開口Ｏ２のかどの１つの角度のサインの積である第２の開口Ｏ２の幅と同じかまたはこれより長い。第２の開口Ｏ２はリソグラフィ方法によって形成されるので、第２の開口の長さおよび幅はリソグラフィ寸法である。
図７Ａおよび図７Ｂを参照すると、スピン・コーティング等の当技術分野において周知の方法によって、第２の開口Ｏ２内に第２の非感光性ポリマー・レジストを塗布して、第２の非感光性ポリマー・レジスト部分８０が形成されている。好ましくは、第２の非感光性ポリマー・レジスト部分８０の上面は、第２の開口Ｏ２の外側の第２の層６０の上面よりも下にくぼませるか、またはこれと実質的に同じ高さとすることができる。第２の非感光性ポリマー・レジストは、第２の層６０と同一平面に、またはこれよりも上になるように塗布し、次いで、くぼみエッチングによって、または希薄溶液を用い、その後に溶剤を蒸発させて第２の開口Ｏ２内で体積を収縮させることによって、最終的な高さまでくぼませることができる。
第２の非感光性ポリマー・レジストは、ナノメートル・スケールのパターンに自己編成することができる自己組織化ブロック・コポリマーを含む。このため、第１の非感光性ポリマー・レジストについて先に列挙した材料のいずれかを、第２の非感光性ポリマー・レジストのために用いることができる。第２の非感光性ポリマー・レジストは、第１の非感光性ポリマー・レジストと同じ材料か、またはこれとは異なる材料を含むことができる。本発明を例示する目的のために、第２の非感光性ポリマー・レジストのポリマー・ブロック・コンポーネントを、第３のポリマー・ブロック・コンポーネントおよび第４のポリマー・ブロック・コンポーネントと称する。第３のポリマー・ブロック・コンポーネントは、第１のポリマー・ブロック・コンポーネントと同じか、またはこれとは異なるものとすることができる。同様に、第４のポリマー・ブロック・コンポーネントは、第２のポリマー・ブロック・コンポーネントと同じか、またはこれとは異なるものとすることができる。
図８Ａから図８Ｄを参照すると、アニーリングによって自己組織化ブロック・コポリマーの架橋を形成することによって、第２の開口Ｏ内に第２のナノスケール自己組織化自己整合構造ＮＳ２が形成されている。第２のナノスケール自己組織化自己整合構造ＮＳ２を形成するためには、第１のナノスケール自己組織化自己整合構造ＮＳ１を形成するために用いたものと同じ方法を使用することができる。
具体的には、紫外線処理または高温での熱アニーリングによって第２の非感光性ポリマー・レジストをアニーリングして、第２のポリマー・ブロック・コンポーネントを含む第２の主要層状構造９０および第４のポリマー・ブロック・コンポーネントを含む第２の補足層状構造１００を形成する。第２の主要層状構造９０および第２の補足層状構造１００は、第２の横方向の幅ＬＷ２の方向すなわち第２の開口Ｏ２の長さ方向に対して垂直な方向に周期性をもって交互になっている。
第２の非感光性ポリマー・レジストの組成および濡れ特性を調整して、第２の主要層状構造９０の一部が第２の層６０の第２の開口Ｏ２の側壁に当接し、第２の補足層状構造１００が第２の層６０の第２の開口Ｏ２の側壁から離れているようにする。第３のポリマー・ブロック・コンポーネントの濡れ特性の調整は、第２の層６０の第２の開口Ｏ２の側壁に当接している第２の主要層状構造９０の幅が、第２の層６０の第２の開口Ｏ２の側壁から離れている別の第２の主要層状構造９０の幅と同じとなるか、またはこれとは異なるように行えば良い。
第２の主要層状構造９０の幅は、サブリソグラフィ・レベルであり、約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍの範囲とすることができる。本明細書において第２の層状間隔と称する第２の補足層状構造１００の幅は、サブリソグラフィ・レベルとすることができる。また、第２の主要層状構造９０の１つの幅および第２の層状間隔の和も、サブリソグラフィ・レベルとすることができる。
第２のナノスケール自己組織化自己整合構造ＮＳ２は、第１のナノスケール自己組織化自己整合構造ＮＳ１が自己組織化され自己整合するのと同じいみで、自己組織化され、自己整合される。なぜなら、第２のナノスケール自己組織化自己整合構造ＮＳ２の様々なコンポーネントの自己組織化および自己整合のために同じ機構を用いているからである。
図９Ａから図９Ｃを参照すると、反応性イオン・エッチング等の異方性エッチングによって、第２の主要層状構造９０に対して選択的に第２の補足層状構造１００および第２の層６０の露出部分が除去されている。異方性エッチングの後、第１の層２０、充填部２２、および第１の主要層状構造４０の上面が露出する。このため、第１の主要層状構造９０は、サブリソグラフィ幅およびサブリソグラフィ間隔を有する線の一次元アレイを含むエッチ・マスクとして用いられる。本明細書において、反応性イオン・エッチング等の異方性エッチングによって第２の補足層状構造１００に対して選択的に第２の主要層状構造９０および第２の層６０の露出部分を除去する本発明の変形は、明示的に想定される。
図１０Ａから図１０Ｃを参照すると、反応性イオン・エッチング等の異方性エッチングによって、第２の主要層状構造９０および第１の主要層状構造４０に対して選択的に、充填部２２、第１の層２０、および基層１２がエッチングされている。第２の主要層状構造９０および第１の主要層状構造４０のパターンによってパターニングされた基層１２は、本明細書において、パターン含有層１２’と称する。
図１１Ａから図１１Ｃを参照すると、第２の主要層状構造９０および第１の主要層状構造４０、ならびに、第２の主要層状構造９０の直接下に配置された第２の層６０、充填部２２、第１の層２０の残りの部分が、パターン含有層１２’および基板１０に対して選択的に除去されている。
パターン含有層１２’は、典型的にサブリソグラフィ・レベルであるナノスケール寸法を有する複数のナノスケール・トレンチを含む。トレンチのパターンは、２つの異なる方向に周期性を有する２つのパターンの並置によって形成される。第１のパターンは、第１の組のサブリソグラフィ幅の線を含む第１の主要層状構造４０のパターンを含み、これらは、第１の層状間隔であるサブリソグラフィ間隔だけ離れて、本明細書において第１の方向と称する第１の開口Ｏ１（図１Ｂを参照）の長さ方向の縁部に対して垂直な方向に反復している。第２のパターンは、第２の組のサブリソグラフィ幅の線を含む第２の主要層状構造９０のパターンを含み、これらは、第２の層状間隔である別のサブリソグラフィ間隔だけ離れて、本明細書において第２の方向と称する第２の開口Ｏ２（図６Ｃを参照）の長さ方向の縁部に対して垂直な方向に反復している。
パターン含有層１２’におけるナノスケール・トレンチは、二次元矩形アレイまたは二次元平行四辺形格子アレイに配列されている。ナノスケール・トレンチは、二次元アレイ内で第１の方向および第２の方向に沿って反復している。ナノスケール・トレンチは各々、ナノスケール寸法すなわち約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍまでの寸法を有する２対の側壁を有する。
図１２Ａから図１２Ｃを参照すると、図９Ａから図９Ｃの第１の例示的なナノスケール構造から、反応性イオン・エッチング等の異方性エッチングによって、第１の層２０、第２の主要層状構造９０、および第１の主要層状構造４０に対して選択的に、充填部２２および基層１２を除去することによって、本発明の第２の実施形態による第２の例示的なナノスケール構造を得ている。第２の主要層状構造９０および第１の主要層状構造４０のパターンによってパターニングされた基層１２は、本明細書において、パターン含有層１２’と称する。
第２の実施形態によれば、第１の開口（図１Ｂを参照）の領域内の第２の主要層状構造９０のパターンの部分がパターン含有層１２’内に転写される。なぜなら、第１の層２０が第２の主要層状構造９０および第１の主要層状構造４０と組み合ってエッチ・マスクとして機能するからである。
図１３Ａから図１３Ｃを参照すると、第１の層２０、第１の主要層状構造４０、および第２の主要層状構造９０、ならびに、第２の主要層状構造９０の直接下に配置された第２の層６０、充填部２２、第１の層２０の残りの部分が、パターン含有層１２’および基板１０に対して選択的に除去されている。
パターン含有層１２’は、典型的にサブリソグラフィ・レベルであるナノスケール寸法を有する複数のナノスケール・トレンチを含む。トレンチのパターンは、２つの異なる方向に周期性を有する２つのパターンの並置によって形成される。第１のパターンは、第１の組のサブリソグラフィ幅の線を含む第１の主要層状構造４０のパターンを含み、これらは、第１の層状間隔であるサブリソグラフィ間隔だけ離れて、本明細書において第１の方向と称する第１の開口Ｏ１（図１Ｂを参照）の長さ方向の縁部に対して垂直な方向に反復している。第２のパターンは、第２の組のサブリソグラフィ幅の線を含む第２の主要層状構造９０のパターンを含み、これらは、第２の層状間隔である別のサブリソグラフィ間隔だけ離れて、本明細書において第２の方向と称する第２の開口Ｏ２（図６Ｃを参照）の長さ方向の縁部に対して垂直な方向に反復している。
パターン含有層１２’におけるナノスケール・トレンチは、二次元矩形アレイまたは二次元平行四辺形格子アレイに配列されている。ナノスケール・トレンチは、二次元アレイ内で第１の方向および第２の方向に沿って反復している。ナノスケール・トレンチは各々、ナノスケール寸法すなわち約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍまでの寸法を有する２対の側壁を有する。ナノスケール・トレンチは、矩形の水平横断面領域を有する場合がある。
図１４Ａから図１４Ｃを参照すると、第２の例示的なナノスケール構造の一般化された変形は、ナノスケール・トレンチの二次元平行四辺形格子アレイを含む。ナノスケール・トレンチは各々、第１の幅Ｗ１だけ離れた１組の第１のトレンチ壁ＴＷ１を有する。第１の方向すなわち第１のナノスケール幅Ｗ１の方向における隣接するナノスケール・トレンチ対に属する１対の第１のトレンチ壁ＴＷ１は、第１の間隔Ｓ１だけ離れている。第１の幅Ｗ１および第１の間隔Ｓ１は各々、例えば約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍまでのナノスケール寸法である。同様に、ナノスケール・トレンチは各々、第２の幅Ｗ２だけ離れた１組の第２のトレンチ壁ＴＷ２を有する。第２の方向すなわち第２のナノスケール幅Ｗ２の方向における隣接するナノスケール・トレンチ対に属する１対の第２のトレンチ壁ＴＷ１は、第２の間隔Ｓ２だけ離れている。第２の幅Ｗ２および第２の間隔Ｓ２は各々、例えば約１ｎｍから約４０ｎｍまで、典型的には約５ｎｍから約３０ｎｍまでのナノスケール寸法である。
第１の方向と第２の方向との間の角度αは、ゼロ以外のいずれかの任意の角度とすることができる。例えば、角度αは、０度と６０度との間、６０度、６０度と９０度との間、または９０度とすることができる。第１の方向と第２の方向との間の角度αは、平行四辺形であるナノスケール・トレンチの１つの水平横断面領域のかどの角度と同じである。従って、本発明は、基板１０上にサブリソグラフィ寸法を有するナノスケール・トレンチのアレイを可能とする。
本発明について、具体的な実施形態に関連付けて説明したが、前述の説明に鑑み、当業者には多数の代替、変更、および変形が明らかであることは明白である。従って、本発明は、本発明の範囲および精神ならびに特許請求の範囲内に該当するそのような代替、変更、および変形を全て包含することが意図される。
本発明は、多種多様な電子および電気装置において用いられる集積回路チップに特に適したボトムアップ製造プロセスを用いて、半導体基板上における二次元自己組織化サブリソグラフィ・ナノスケール構造の設計および製造に産業上の適用性がある。
Claims (14)
- 基板（１０）上にナノスケール・パターンを形成する方法であって、
前記基板（１０）上の第１の層（２０）に２つの平行な第１の長さ方向の縁部を有する第１のくぼんだ領域を形成するステップと、
第１のサブリソグラフィ幅を有し、前記第１のくぼんだ領域の前記２つの平行な第１の長さ方向の縁部に対して平行な第１の線の縁部を有する少なくとも１つの第１の線を含む第１のナノスケール自己組織化自己整合構造を形成するステップと、
前記第１のナノスケール自己組織化自己整合構造および前記第１の層（２０）の上に第２の層（６０）を形成するステップと、
前記第２の層に２つの平行な第２の長さ方向の縁部を有する第２のくぼんだ領域を形成するステップであって、前記２つの平行な第１の長さ方向の縁部と前記２つの平行な第２の長さ方向の縁部との間の角度がゼロよりも大きい、ステップと、
第２のサブリソグラフィ幅を有し、前記第２のくぼんだ領域の前記２つの平行な第２の長さ方向の縁部に対して平行な第２の線の縁部を有する少なくとも１つの第２の線を含む第２のナノスケール自己組織化自己整合構造を形成するステップと、
を含む、方法。 - 前記第１のナノスケール自己組織化自己整合構造が、前記第１の層（２０）の上面に、または前記上面の下に配置されている、請求項１に記載の方法。
- 前記第１のナノスケール自己組織化自己整合構造が、前記第２の層（６０）の上面に、または前記上面の下に配置されている、請求項１に記載の方法。
- 第１のポリマー・コンポーネントおよび第２のポリマー・コンポーネントを含む第１の非感光性ポリマー・レジストを前記第１のくぼんだ領域に塗布するステップを更に含み、
前記少なくとも１つの第１の線が前記第１のポリマー・コンポーネントを含む、請求項１に記載の方法。 - 第３のサブリソグラフィ幅を有し、前記第２のポリマー・コンポーネントを含み、前記第１のくぼんだ領域において前記少なくとも１つの第１の線に横方向に当接する少なくとも１つの第３の線を形成するステップと、
前記少なくとも１つの第１の線および前記第１の層に対して選択的に前記少なくとも１つの第３の線を除去するステップと、
を更に含む、請求項４に記載の方法。 - 前記少なくとも１つの第３の線の除去によって形成された空間を、前記第１の非感光性ポリマー・レジストとは異なる充填材料によって充填するステップを更に含む、請求項５に記載の方法。
- 第３のポリマー・コンポーネントおよび第４のポリマー・コンポーネントを含む第２の非感光性ポリマー・レジストを前記第２のくぼんだ領域に塗布するステップを更に含み、
前記少なくとも１つの第２の線が前記第３のポリマー・コンポーネントを含む、請求項１に記載の方法。 - 第４のサブリソグラフィ幅を有し、前記第４のポリマー・コンポーネントを含み、前記第２のくぼんだ領域において前記少なくとも１つの第２の線に横方向に当接する少なくとも１つの第４の線を形成するステップと、
前記少なくとも１つの第２の線および前記第２の層に対して選択的に前記少なくとも１つの第４の線を除去するステップと、
を更に含む、請求項６に記載の方法。 - 前記少なくとも１つの第１の線が第１の非感光性ポリマー・レジストのポリマー・コンポーネントを含み、
前記少なくとも１つの第２の線が第２の非感光性ポリマー・レジストのポリマー・コンポーネントを含み、
前記少なくとも１つの第２の線に対して選択的に前記第２の層を除去するステップを更に含む、請求項１に記載の方法。 - 前記少なくとも１つの第１の線および前記少なくとも１つの第２の線に対して選択的に前記第１の層を除去するステップを更に含む、請求項９に記載の方法。
- 前記第１の層の下および前記基板の上の基層にナノスケール・トレンチの二次元アレイを含む構造を形成するステップを更に含み、
前記ナノスケール・トレンチが前記二次元アレイ内で第１の方向および第２の方向に沿って反復し、
前記ナノスケール・トレンチの各々が、第１のサブリソグラフィ距離だけ離れた第１の対の側壁および第２のサブリソグラフィ距離だけ離れた第２の対の側壁を有する、請求項１０に記載の方法。 - 前記第１の方向が前記２つの平行な第１の長さ方向の縁部に対して垂直であり、前記第２の方向が前記２つの平行な第２の長さ方向の縁部に対して垂直である、請求項１１に記載の方法。
- 前記ナノスケール・トレンチの水平横断面領域が平行四辺形である、請求項１２に記載の方法。
- 前記ナノスケール・トレンチの前記水平横断面領域が矩形である、請求項１３に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/017,598 US8207028B2 (en) | 2008-01-22 | 2008-01-22 | Two-dimensional patterning employing self-assembled material |
| US12/017,598 | 2008-01-22 | ||
| PCT/US2009/031044 WO2009094282A1 (en) | 2008-01-22 | 2009-01-15 | Two-dimensional patterning employing self-assembled material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011523376A JP2011523376A (ja) | 2011-08-11 |
| JP5505904B2 true JP5505904B2 (ja) | 2014-05-28 |
Family
ID=40901402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010543218A Expired - Fee Related JP5505904B2 (ja) | 2008-01-22 | 2009-01-15 | 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング） |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8207028B2 (ja) |
| EP (1) | EP2235743B1 (ja) |
| JP (1) | JP5505904B2 (ja) |
| KR (1) | KR20100109937A (ja) |
| TW (1) | TW200935499A (ja) |
| WO (1) | WO2009094282A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8361704B2 (en) | 2009-01-12 | 2013-01-29 | International Business Machines Corporation | Method for reducing tip-to-tip spacing between lines |
| KR101096907B1 (ko) * | 2009-10-05 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| US8059350B2 (en) * | 2009-10-22 | 2011-11-15 | Hitachi Global Storage Technologies Netherlands B.V. | Patterned magnetic recording disk with patterned servo sectors having chevron servo patterns |
| FR2961344B1 (fr) * | 2010-06-09 | 2012-07-13 | Commissariat Energie Atomique | Procede de realisation d?une grille de lignes conductrices ou semi-conductrices d?acces croisees |
| US8673541B2 (en) * | 2010-10-29 | 2014-03-18 | Seagate Technology Llc | Block copolymer assembly methods and patterns formed thereby |
| FR2975823B1 (fr) * | 2011-05-27 | 2014-11-21 | Commissariat Energie Atomique | Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc |
| JP5458136B2 (ja) * | 2012-03-28 | 2014-04-02 | 株式会社東芝 | パターン形成方法およびインプリントモールド製造方法 |
| JP5758363B2 (ja) * | 2012-09-07 | 2015-08-05 | 株式会社東芝 | パターン形成方法 |
| JP5537628B2 (ja) * | 2012-10-09 | 2014-07-02 | 株式会社東芝 | 自己組織化パターンの形成方法 |
| US9489974B2 (en) | 2014-04-11 | 2016-11-08 | Seagate Technology Llc | Method of fabricating a BPM template using hierarchical BCP density patterns |
| US9659824B2 (en) | 2015-04-28 | 2017-05-23 | International Business Machines Corporation | Graphoepitaxy directed self-assembly process for semiconductor fin formation |
| US9563122B2 (en) | 2015-04-28 | 2017-02-07 | International Business Machines Corporation | Method to harden photoresist for directed self-assembly processes |
| JP6809315B2 (ja) * | 2017-03-15 | 2021-01-06 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び真空処理装置 |
| CN111081534B (zh) * | 2019-12-25 | 2023-10-27 | 上海集成电路研发中心有限公司 | 半导体纳米线的形成方法 |
| CN111128723B (zh) * | 2019-12-25 | 2023-09-15 | 上海集成电路研发中心有限公司 | 半导体纳米线的形成方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437226A (en) * | 1981-03-02 | 1984-03-20 | Rockwell International Corporation | Process for producing NPN type lateral transistor with minimal substrate operation interference |
| EP0059264A1 (en) * | 1981-03-02 | 1982-09-08 | Rockwell International Corporation | NPN Type lateral transistor with minimal substrate operation interference and method for producing same |
| JPH0471293A (ja) | 1990-07-11 | 1992-03-05 | Cmk Corp | プリント配線板におけるスルーホール等への導電性物質等の充填方法 |
| US5587589A (en) | 1995-03-22 | 1996-12-24 | Motorola | Two dimensional organic light emitting diode array for high density information image manifestation apparatus |
| DE19526011C1 (de) * | 1995-07-17 | 1996-11-28 | Siemens Ag | Verfahren zur Herstellung von sublithographischen Ätzmasken |
| US6211039B1 (en) * | 1996-11-12 | 2001-04-03 | Micron Technology, Inc. | Silicon-on-insulator islands and method for their formation |
| US6777260B1 (en) | 2003-08-14 | 2004-08-17 | Silicon Storage Technology, Inc. | Method of making sub-lithographic sized contact holes |
| US6790745B1 (en) * | 2003-12-15 | 2004-09-14 | Jbcr Innovations | Fabrication of dielectrically isolated regions of silicon in a substrate |
| US8088293B2 (en) * | 2004-07-29 | 2012-01-03 | Micron Technology, Inc. | Methods of forming reticles configured for imprint lithography |
| US7247570B2 (en) * | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| JP2006269763A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 集積回路装置の製造方法 |
| US7347953B2 (en) * | 2006-02-02 | 2008-03-25 | International Business Machines Corporation | Methods for forming improved self-assembled patterns of block copolymers |
| US7579278B2 (en) * | 2006-03-23 | 2009-08-25 | Micron Technology, Inc. | Topography directed patterning |
| US7407890B2 (en) | 2006-04-21 | 2008-08-05 | International Business Machines Corporation | Patterning sub-lithographic features with variable widths |
| JP4543004B2 (ja) * | 2006-05-11 | 2010-09-15 | 株式会社東芝 | パタン形成方法、インプリントモールド、および磁気記録媒体の製造方法 |
| US7723009B2 (en) * | 2006-06-02 | 2010-05-25 | Micron Technology, Inc. | Topography based patterning |
| US7605081B2 (en) | 2006-06-19 | 2009-10-20 | International Business Machines Corporation | Sub-lithographic feature patterning using self-aligned self-assembly polymers |
| JP4673266B2 (ja) * | 2006-08-03 | 2011-04-20 | 日本電信電話株式会社 | パターン形成方法及びモールド |
| JP4421582B2 (ja) * | 2006-08-15 | 2010-02-24 | 株式会社東芝 | パターン形成方法 |
| US8372295B2 (en) * | 2007-04-20 | 2013-02-12 | Micron Technology, Inc. | Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method |
| US8512849B2 (en) * | 2007-08-09 | 2013-08-20 | International Business Machines Corporation | Corrugated interfaces for multilayered interconnects |
-
2008
- 2008-01-22 US US12/017,598 patent/US8207028B2/en not_active Expired - Fee Related
-
2009
- 2009-01-05 TW TW098100104A patent/TW200935499A/zh unknown
- 2009-01-15 WO PCT/US2009/031044 patent/WO2009094282A1/en active Application Filing
- 2009-01-15 EP EP09704665.0A patent/EP2235743B1/en not_active Not-in-force
- 2009-01-15 KR KR1020107016678A patent/KR20100109937A/ko not_active Application Discontinuation
- 2009-01-15 JP JP2010543218A patent/JP5505904B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-28 US US13/432,036 patent/US8754400B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2235743A1 (en) | 2010-10-06 |
| US20120129357A1 (en) | 2012-05-24 |
| EP2235743B1 (en) | 2014-12-31 |
| KR20100109937A (ko) | 2010-10-11 |
| JP2011523376A (ja) | 2011-08-11 |
| TW200935499A (en) | 2009-08-16 |
| US20120183743A1 (en) | 2012-07-19 |
| US8754400B2 (en) | 2014-06-17 |
| WO2009094282A1 (en) | 2009-07-30 |
| US8207028B2 (en) | 2012-06-26 |
| EP2235743A4 (en) | 2013-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5505904B2 (ja) | 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法（自己組織化材料を用いた二次元パターニング） | |
| JP5528355B2 (ja) | ナノスケール構造及びその製造方法 | |
| US8921030B2 (en) | Tone inversion of self-assembled self-aligned structures | |
| US20110008969A1 (en) | Frequency doubling using spacer mask | |
| US7662299B2 (en) | Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same | |
| KR100996072B1 (ko) | 반도체 장치 제조 방법 | |
| US7846849B2 (en) | Frequency tripling using spacer mask having interposed regions | |
| JP5559329B2 (ja) | 構造体および構造体を形成する方法 | |
| JP2010527137A (ja) | トポグラフィー指向パターニング | |
| CN110993566A (zh) | 一种定向自组装和掩膜调控制备半导体纳米结构的方法 | |
| CN111261586B (zh) | 一种中孔半导体纳米结构的制作方法 | |
| US20140353762A1 (en) | Multi-orientation semiconductor devices employing directed self-assembly | |
| CN110993565A (zh) | 一种定向自组装制备半导体纳米器件结构的方法 | |
| CN112366137A (zh) | 一种定向自组装制备半导体纳米器件结构的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130924 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5505904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |