CN107004595B - 用于化学辅助图案化的光可界定的对准层 - Google Patents

用于化学辅助图案化的光可界定的对准层 Download PDF

Info

Publication number
CN107004595B
CN107004595B CN201480083740.4A CN201480083740A CN107004595B CN 107004595 B CN107004595 B CN 107004595B CN 201480083740 A CN201480083740 A CN 201480083740A CN 107004595 B CN107004595 B CN 107004595B
Authority
CN
China
Prior art keywords
hard mask
layer
polymer
hardmask
ild
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480083740.4A
Other languages
English (en)
Other versions
CN107004595A (zh
Inventor
T·R·扬金
M·J·利森
J·M·布莱克韦尔
E·S·普特纳
M·克雷萨克
R·胡拉尼
E·韩
R·L·布里斯托尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004595A publication Critical patent/CN107004595A/zh
Application granted granted Critical
Publication of CN107004595B publication Critical patent/CN107004595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/115—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having supports or layers with means for obtaining a screen effect or for obtaining better contact in vacuum printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

描述了用于化学辅助图案化的光可界定的对准层和用于形成化学辅助图案化的光可界定的对准层的方案。本发明的实施例可以包括在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料。然后可以曝光所述CAR材料以形成经曝光的抗蚀剂部分。曝光可以在CAR材料的经曝光的部分中产生与转换组分相互作用的酸，以在经曝光的抗蚀剂部分下方形成硬掩模材料的改性区域。

Description

用于化学辅助图案化的光可界定的对准层
技术领域
本发明的实施例属于半导体结构和加工领域，并且具体而言，属于用于化学辅助图案化的光可界定的对准层。
背景技术
过去几十年中，集成电路中对特征的缩放是日益增长的半导体行业背后的驱动力。缩放到越来越小的特征实现了功能单元在半导体芯片的有限基板面上增大的密度。
在第一方面，集成电路通常包括在本领域中被称为过孔的导电微电子结构，以用以将过孔上方的金属线或其它互连电连接到过孔下方的金属线或其它互连。过孔典型地由光刻工艺形成。代表性地，可以将光致抗蚀剂层旋涂在电介质层之上，光致抗蚀剂层可以通过图案化掩模曝光于图案化光化辐射，并且随后可以对经曝光的层进行显影以便在光致抗蚀剂层中形成开口。接下来，通过使用光致抗蚀剂层中的开口作为蚀刻掩模，可以在电介质层中蚀刻过孔的开口。该开口被称为过孔开口。最后，过孔开口可以用一种或多种金属或其它导电材料填充以形成过孔。
过去，过孔的尺寸和间隔逐渐减小，并且预计在未来，至少对于一些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)，过孔的尺寸和间隔将继续逐渐减小。过孔尺寸的一个度量是过孔开口的临界尺寸。过孔的间隔的一个度量是过孔间距。过孔间距表示最接近的相邻过孔之间的中心到中心的距离。当通过这种光刻工艺对具有极小间距的极小过孔进行图案化时，其本身存在几个挑战，特别是当间距约为70纳米(nm)或更小时和/或当过孔开口的临界尺寸约为35nm或更小时。
一个这样的挑战是，过孔和上层互连之间的交叠以及过孔和下层连接互连之间的交叠通常需要被控制为以四分之一过孔间距的数量级的高容差。当过孔间距随着时间的推移而缩放到越来越小时，交叠容差往往会随之以比光刻设备能够跟上的更大速率进行缩放。另一个这样的挑战是，过孔开口的临界尺寸通常倾向于比光刻扫描仪的分辨能力更快地缩放。存在用以缩小过孔开口的临界尺寸的缩小技术。然而，缩小量往往受限于最小过孔间距以及缩小工艺的足够光学邻近校正(OPC)中性，并且不会显著损害线宽粗糙度(LWR)和/或临界尺寸均匀度(CDU)的能力。又一个这样的挑战是，当过孔开口的临界尺寸减小时，光致抗蚀剂的LWR和/或CDU特性通常需要改进，以便保持临界尺寸预算的相同的总体分数。然而，目前大多数光致抗蚀剂的LWR和/或CDU特性的改善并不像过孔开口的临界尺寸的减小一样快。再一个这样的挑战是，极小的过孔间距通常倾向于低于甚至极紫外线(EUV)光刻扫描仪的分辨能力。因此，通常可以使用两个、三个或更多个不同的光刻掩模，这往往会增加成本。在某些时候，如果间距持续减小，则即使使用多个掩膜也可能无法使用EUV扫描仪对这些极小间距的过孔开口进行打印。
因此，在过孔及相关互连制造技术的领域中需要改进。
在第二方面，当器件尺寸继续缩小时，诸如三栅极晶体管之类的多栅极晶体管已经变得越来越普遍。在常规工艺中，三栅极或其它非平面晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在一些实例中，体硅衬底由于其较低的成本和与现有的高产量体硅衬底基础结构的兼容性而是优选的。然而，缩放多栅极晶体管并不是没有后果的。由于微电子电路的这些基本构造块的尺寸减小，并且由于在给定区域中制造的基本构造块的绝对数量增加，对用于制造这些构造块的半导体工艺的限制已经变为压倒性的。
因此，在非平面晶体管制造技术的领域中需要改进。
附图说明
图1A-1F示出了根据本发明的实施例的涉及EUVL和BCP光刻两者的方法中的各种操作的平面视图和对应的截面视图，在附图中：
图1A是示出在下层或衬底上涂覆或以其它方式设置的硬掩模层的平面视图和沿着该平面视图的a-a'轴截取的对应截面视图；
图1B是示出形成在图1A的结构上的EUVL曝光的化学增强光致抗蚀剂(CAR)材料层的平面视图和沿着该平面视图的b-b'轴截取的对应截面视图；
图1C是示出在退火过程之后的图1B的结构的平面视图和沿着该平面视图的c-c'轴截取的对应截面视图；
图1D是示出去除经退火的CAR层之后的图1C的结构的平面视图和沿着该平面视图的d-d'轴截取的对应截面视图；
图1E是示出嵌段共聚物(BCP)材料的涂覆和退火之后的图1D的结构的平面视图和沿着该平面视图的e-e'轴截取的对应截面视图；以及
图1F是示出在去除BCP材料的一部分并将硬掩模层图案化以提供图案化硬掩模层之后的图1E的结构的平面视图和沿着该平面视图的f-f'轴截取的对应截面视图。
图2A-2E示出了根据本发明的实施例的涉及EUVL和BCP光刻的方法中的各种操作的平面视图和对应的截面视图，其中：
图2A是示出在下层或衬底上涂覆或以其它方式设置的硬掩模层的平面视图和沿着该平面视图的a-a'轴截取的对应截面视图；
图2B是示出形成在图2A的结构上的EUVL化学增强光致抗蚀剂(CAR)材料层的平面视图和沿着该平面视图的b-b'轴截取的对应截面视图；
图2C是示出在去除CAR层的曝光部分以及对硬掩模层的曝光部分进行表面处理之后的图2C的结构的平面视图和沿着该平面视图的c-c'轴截取的对应截面视图；
图2D是示出了在嵌段共聚物(BCP)材料的涂覆和退火之后的图2C的结构的平面视图和沿着该平面视图的d-d'轴截取的对应截面视图；以及
图2E是示出在去除BCP材料的一部分并将硬掩模层图案化以提供图案化硬掩模层之后的图2D的结构的平面视图和沿着该平面视图的e-e'轴截取的对应截面视图。
图3、4和5示出了根据本发明的实施例的涉及利用光致酸发生剂(PAG)来使用包括聚苯乙烯或PMMA刷的光敏膜的方法中的各种操作。
图6A-6L示出了根据本发明的实施例的表示在自对准过孔和金属图案化的方法中的各种操作的集成电路层的部分，其中：
图6A示出了用于先前的层金属化结构的选项的平面视图和对应的截面视图；
图6B示出了在图6A的结构上方形成层间电介质(ILD)线之后的图6A的结构的平面视图和对应的截面视图；
图6C示出了在从所有插塞位置中选择性地区分所有潜在的过孔位置之后的图6B的结构的平面视图和对应的截面视图；
图6D1示出了将不同聚合物添加到图6C的下层金属和ILD线的暴露部分之后的图6C的结构的平面视图和对应的截面视图；
图6D2示出了根据本发明的另一个实施例的在下层金属和ILD线的暴露部分上进行选择性材料沉积之后的图6B的结构的截面视图；
图6E示出了在去除一种聚合物之后的图6D1的结构的平面视图和对应的截面视图；
图6F示出了在去除一种聚合物时在开口的位置中形成ILD材料之后的图6E的结构的平面视图和对应的截面视图；
图6G示出了在过孔图案化之后的图6F的结构的平面视图和对应的截面视图；
图6H示出了在过孔形成之后的图6G的结构的平面视图和对应的截面视图；
图6I示出了去除第二种聚合物并用ILD材料替换之后的图6H的结构的平面视图和对应的截面视图；
图6J示出了在所选择的插塞位置中图案化抗蚀剂或掩模之后的图6I的结构的平面视图和对应的截面视图；
图6K示出了在去除硬掩模和凹进ILD层之后的图6J的结构的平面视图和对应的截面视图；
图6L示出了在金属线形成之后的图6K的结构的平面视图和对应的截面视图。
图7A示出了根据本发明的实施例的具有一个或多个特征的非平面半导体器件的截面视图，所述一个或多个特征使用涉及通过光可界定的对准形成的图案化硬掩模层的处理方案来进行图案化。
图7B示出了根据本发明的实施例的沿着图7A的半导体器件的a-a'轴截取的平面视图。
图8示出了根据本发明的一个实施方式的计算设备。
图9示出了可以根据本发明的一个实施方式形成的内插件。
具体实施方式
描述了用于化学辅助图案化的光可界定的对准层和用于形成化学辅助图案化的光可界定的对准层的方案。在以下描述中，阐述了许多具体细节，例如特定集成和材料机制，以便提供对本发明的实施例的透彻理解。对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，没有详细描述诸如集成电路设计布局之类的公知特征，以免不必要地使本发明的实施例难以理解。此外，要理解的是，附图中所示的各种实施例是说明性性表示，并且不一定按比例绘制。
本文中所述的一个或多个实施例针对用于化学辅助图案化的光可界定的对准层的制造和应用。一些实施例特别适用于生成10-50纳米间距图案，例如用于临界尺寸层。本文中所述的光可界定的对准层可以在先进光致抗蚀剂领域中提供优点。与现有技术相比，本文中所述的实施例可以以降低的成本实现持续的尺寸缩小。
为了提供上下文，高分辨率极紫外线光刻(EUV或EUVL)工具已经展示了以亚16纳米尺寸进行图案化的能力。以这种尺寸图案化的主要途径是通过持续使用化学增强抗蚀剂(CAR)。然而，目前的商业级CAR受到图案崩溃(pattern collapse)和分辨率的限制(例如，由于高宽比、材料模量、溶解性质和大于约8纳米的扩散长度)。同时，定向自组装(DSA)已经显示出成功，但是仅是针对制造具有挑战性且昂贵的预制图案(例如，对于涉及电子束直写仪预制图案或通过多个处理操作产生的图案的应用)。
根据本文中所述的一个或多个实施例，利用EUVL的能力以形成定向的密集预制图案。进一步利用EUVL曝光以在去除这样的预制图案时提供选择性顶表面改性。当与嵌段共聚物(BCP)的向微相分离的自然趋势相结合时，图案化特征被有利地小型化到超过任一种技术单独可能有的程度。可以实施EUVL方案和涉及相分离BCP的方案的组合以克服单独应用的任一技术的相关联的缺点。即，EUVL本身可能会遭受图案崩溃/图案粗糙/膜厚度减小，这可能是由于减少的光子吸收和薄膜效应所产生的。另一方面，BCP对准在没有化学或形貌预制图案的情况下是随机的。
为了提供进一步的上下文，现有技术的密集逻辑图案化严重依赖于193nm浸没技术。由于衍射限制，这种技术被局限为约80纳米间距的单次通过最小分辨率。因此，预计未来逻辑技术的密集图形化可能需要多达六个193nm的单独掩蔽操作，以便实现最高要求的工艺层。由于与实施这种多次通过图案化方案相关联的挑战性(例如成本和技术)，目前正在开发几种替代方案。EUVL是一种这样的技术，但大批量制造(HVM)的准备度受到低源功率和光致抗蚀剂图案化限制的阻碍。例如，存在图案崩溃和高线宽粗糙度(LWR)的趋势。使用BCP需要预先图案化以便引导组装，并且从而不能被单独实施。
根据本发明的一个或多个实施例，描述了可以实施以克服通常与EUVL相关联的图案崩溃的处理方案。由于光致抗蚀剂没有被显影，而仅用于在化学上使下层衬底改性，所以可以避免图案崩溃。另外，由于本文中所实施的EUVL仅用于在去除之前使表面性质改性，而不是用于最终图案转移，LWR问题得到解决。在实施例中，通过改进晶圆生产量并提高预制图案的质量，可以使得极低剂量的高LWR EUVL抗蚀剂预先图案化成为可能，这进一步加强了本文中所述的方案。由于可以实施EUVL以形成化学上不同的预制图案，则便于BCP的简易定向组装。在一个实施例中，相对于如上所述的先前的6重的要求，利用少至两次光刻操作(其中仅一次是曝光操作)来实现密集图案。
在第一示例性类别的方案中，在不显影抗蚀剂的情况下，使用化学增强抗蚀剂对酸敏感硬掩模和下层配对进行图案化。例如，图1A-1F示出了根据本发明的实施例的涉及EUVL和BCP光刻的方法中的各种操作的平面视图和对应的截面视图。
参考图1A，平面视图和沿着该平面视图的a-a'轴截取的对应截面视图示出了在下层或衬底102上涂覆或以其它方式设置的硬掩模层100。根据图案化的具体应用，适合的硬掩模材料在以下被描述为适用的下层或衬底102的选项。在实施例中，硬掩模层100是通过旋涂到下层或衬底102上而形成的聚合物耐蚀刻硬掩模材料。在进行旋涂之后，将硬掩模材料退火以促进溶剂蒸发和膜致密化。此外，还可以进行硬掩模材料的热交联。在实施例中，硬掩模材料包括类似于在商用化学增强抗蚀剂中实现的某种形式的“转换”。这种化学转换被包括，以便在后续过程操作中差异化地在化学上变换硬掩模材料或硬掩模材料的一部分，例如从碱不溶性到碱溶性状态(例如RCO-OR到RCO-OH)。转换可以是聚合物接合的或混合的。转换可以均匀地分散在硬掩模材料的整个基体中，或者由于旋涂材料的表面处的自由能量变化而可以是表面自分离的。硬掩模材料的转换材料或组分可以另外经由后续涂覆操作锚定到硬掩模层，或者包括在形成在硬掩模材料上的随后形成的抗蚀剂聚合物中。化学转换不需要是化学增强的，并且可以是加性的(例如，质子化或氧化)或减性的(例如酯水解)。
参考图1B，平面视图和沿着该平面视图的b-b'轴截取的对应截面视图示出了在图1A的结构上形成的化学增强光致抗蚀剂(CAR)材料层104。在实施例中，将化学增强光致抗蚀剂材料层104旋涂到经退火的硬掩模层100上。然后执行EUVL曝光以在CAR层104中提供曝光线106。然而，CAR层104没有被显影。要意识到，CAR层104曝光于入射光化光子产生了大量的催化酸，其与CAR 104的聚合物反应以促进脱保护反应。在一个这样的实施例中，与未曝光区域相比，在曝光区域中产生明显更大量的酸。
参考图1C，平面视图和沿着该平面视图的c-c'轴截取的对应截面视图示出了在退火过程之后的图1B的结构。在实施例中，对图1B的经曝光的CAR层104进行退火导致曝光线106中所产生的酸与硬掩模层100的顶表面相互作用以局部地使硬掩模层100的表面性质改性，在其中形成了改性区域108。改性区域108对应于曝光图像106。在退火之后，作为退火以及在CAR层104(现在被指定为层104'以表示经退火的CAR层)中所产生的酸的对应迁移的结果，图像106实际上可以是稍微变宽的潜像106。
参考图1D，平面视图和沿着该平面视图的d-d'轴截取的对应截面视图示出了在去除包括经退火的曝光线106'的经退火的CAR层104'之后的图1C的结构。剥离未曝光的经退火的CAR层104'和经退火的曝光线106'留下了在其中具有对应于原始EUVL图案化改性区域108的硬掩模层100。
在实施例中，通过不明显改变硬掩模层100的改性区域108和非改性区域之间的酸性表面化学性质差异的溶剂过程来去除经成像和退火的CAR层104'。保持酸性表面化学性质的差异确保了随后形成的BCP层能够充分分离。在一个这样的实施例中，溶剂是极性非质子溶剂，例如但不限于丙酮、二甲基甲酰胺(DMF)或二甲基亚砜(DMSO)。根据另一个实施例，可以使用两种或更多种溶剂来去除经退火的CAR层104'。在这样的实施例中，第一溶剂可以是“剥离溶液”，其在性质上可以是酸性的或碱性的、以及基水性的或溶剂型的。例如，基水性剥离溶液可以是水中的TMAH，并且溶剂型剥离溶液可以是极性非质子介质(例如丙酮、DMF或DMSO)中的TMAH。
参考图1E，平面视图和沿着该平面视图的e-e'轴截取的对应截面视图示出了在嵌段共聚物(BCP)材料110的涂覆和退火之后的图1D的结构。在实施例中，将BCP材料旋涂到化学预先图案化的硬掩模层100(其包括改性区域108)上。预制图案108的极性根据化学相似性引导BCP，从而提供具有对应于改性区域108的图案的交替图案的第一聚合物区域112和第二聚合物区域114。在示例性实施例中，对于聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)，PMMA部分被驱动到极性区域，而对于PS部分则是相反的。在一个实施例中，基于对预制图案的明智使用，图案倍增也是可能的，以使得PMMA可以以小于1：1的关系直接与预先图案化的硬掩模对准，但由于其根据chi*N的乘积的微相分离的自然趋势而仍然保持周期性几何形状。通过示例的方式，可以通过调节BCP中的聚合物的长度来修改图案倍增的程度。
虽然PS-b-PMMA被描述为示例性实施例，但是要意识到，可以使用许多不同的材料，例如二嵌段共聚物、三嵌段共聚物(例如ABA或ABC)或均聚物的自分离组合。通过示例的方式而非通过限制的方式，根据实施例可以使用的其它适合的材料包括聚苯乙烯-b-聚环氧乙烷(PS-b-PEO)、聚苯乙烯-b-异戊二烯(PS-b-PI，Pt)、4-叔丁基苯乙烯-嵌段-甲基丙烯酸甲酯(PtBS-b-PMMA)、聚苯乙烯-b-聚(五氟苯乙烯)(PS-b-PFS)、聚苯乙烯-b-聚(丙烯酸)(PS-b-PAA)、聚苯乙烯-b-聚-2-乙烯基吡啶(PS-b-P2VP)、聚苯乙烯-聚二甲基硅氧烷(PE-PDMS)、聚苯乙烯-b-聚丙交酯(PS-b-PLA)(PDLA)、聚苯乙烯-b-聚二甲基硅氧烷(PS-b-PDMS)、聚(乙烯邻苯二甲酸酯)-聚丙交酯(PEP-PLA)，聚苯乙烯-b-聚-4-乙烯基吡啶(PS-b-P4VP)、聚苯乙烯-b-聚(羟基苯乙烯)(PS-b-PHOST)等。
参考图1F，平面视图和沿着该平面视图的f-f'轴截取的对应截面视图示出了在去除BCP材料的一部分并将硬掩模层100图案化以提供图案化硬掩模层116之后的图1E的结构。在实施例中，由于与PS相比，PMMA的耐腐蚀性要低得多，所以将图1E的图案化BCP层110暴露于适合于选择性去除PMMA的湿法或干法蚀刻化学物质。结果，当与下层引导图案的性质(作为硬掩模层100中的改性区域108)相结合时，实现了定向和选择性图案转移以暴露硬掩模层100的改性部分108。剩余沟槽118的图案可以通过蚀刻硬掩模层100而被转移到下层硬掩模层100中，以提供图案化硬掩模层116。然后可以将图案化硬掩模层116的图案转移到随后的下层或结构中，以下更详细地描述了其示例。保留在图案化硬掩模层116上的上覆层112可以被去除或保留以用于后续处理操作。在任一情况下，总体而言，使用用于化学辅助图案化的光可界定对准工艺方案来制造图案化硬掩模，其本身可以用于后续图案化操作。
在第二示例性类别的方案中，使用具有抗蚀剂显影的化学增强抗蚀剂来对碱敏感的硬掩模和下层配对进行图案化。例如，图2A-2F示出了根据本发明的实施例的涉及EUVL和BCP光刻两者的方法中的各种操作的平面视图和对应截面视图。
参考图2A，平面视图和沿着该平面视图的a-a'轴截取的对应截面视图示出了在下层或衬底202上涂覆或以其它方式设置的硬掩模层200。根据图案化的具体应用，适合的硬掩模材料在以下被描述为适用的下层或衬底202的选项。在实施例中，硬掩模层200是通过旋涂到下层或衬底202上而形成的聚合物耐蚀刻硬掩模材料。在进行旋涂之后，将硬掩模材料退火以促进溶剂蒸发和膜致密化。此外，还可以进行硬掩模材料的热交联。根据实施例，硬掩模层200不需要类似于上述第一示例性方案的“转换”。相反，依靠硬掩模层200内的“转换”来产生必要的预先图案化，在形成在硬掩模层200上方的CAR层204的显影期间或之后提供根据第二示例性类别的方案的预先图案化。
参考图2B，平面视图和沿着该平面视图的b-b'轴截取的对应截面视图示出了形成在图2A的结构上的化学增强光致抗蚀剂(CAR)材料层204。在实施例中，将化学增强光致抗蚀剂材料层204旋涂到经退火的硬掩模层200上。然后执行EUVL曝光，随后进行曝光后烘烤(PEB)，以在CAR层204中提供曝光线206。要意识到，CAR层204曝光于入射光化光子并且随后进行曝光后烘烤可以产生大量的催化酸，其与CAR 204的聚合物反应以促进脱保护反应。在一个这样的实施例中，与未曝光区域相比，在曝光区域中产生明显更大量的酸，这使得其在后续显影操作中可显影。
参考图2C，平面视图和沿着该平面视图的c-c'轴截取的对应截面视图示出了在利用图案化过程去除曝光线206以在CAR层204中形成开口217之后的图2B的结构。图案化过程可以使用四甲基氢氧化铵(TMAH)显影。在实施例中，TMAH可以在显影过程期间仅在曝光区域内呈现表面化学性质的变化，以在硬掩模层200中创建改性部分208。改性区域208对应于曝光线206。由于改性区域208是表面处理的结果，所以改性区域208可以不延伸到硬掩模层200中以达到在实施第一示例性过程时所观察到的程度。在实施例中，改性区域208可以完全不延伸到硬掩模层200中。例如，改性区域208可以由仅沿着硬掩模层200的顶表面存在的配体或刷形成。在一个这样的实施例中，受保护的硅烷醇的裂解使得从疏水性转变为亲水性(例如，[Si]-O-SiMe3→[SI]-OH)。在一个实施例中，在曝光之后执行用TMAH对经曝光的抗蚀剂的典型显影，但随后用水漂洗以去除所有TMAH。因此，在某些实施例中，对曝光的剥离留下了其中具有对应于原始EUVL图案化的改性区域208的硬掩模层200。
根据附加的实施例，PS或PMMA聚合物刷(未示出)可以在抗蚀剂涂覆、曝光和显影之前经由碱敏感链接接枝到硬掩模200的顶表面。在这样的实施例中，在曝光线206的显影期间暴露于TMAH仅在曝光区域中去除聚合物刷。因此，去除聚合物刷导致仅曝光区域中的表面化学性质的变化，并且因此在硬掩模层200中创建对应于原始EUVL图案化的改性部分208。
根据另外的实施例，代替依靠TMAH改变硬掩模层200的疏水性，通过在TMAH中包括表面接枝剂或通过紧接着TMAH显影之后(即干燥前)使用第二水性或酒精处理来实现对曝光区域的化学改变以形成改性区域208。通过示例的方式而非通过限制的方式，功能化可以包括经由硬掩模与无机酸(例如膦酸)或有机酸(例如羧酸)的反应的功能化。附加的实施例可以包括在TMAH显影之后使用气体处理。例如，暴露的表面可以用臭氧处理或氧灰化过程来氧化。为了避免CAR层204的未曝光部分的不期望的溶解，功能化应该是相对快速的过程。例如，功能化过程可以是五分钟或更短。在具体实施例中，功能化过程可以少于1分钟。
根据另一个附加的实施例，CAR层204是负型抗蚀剂。在这样的实施例中，负型显影过程可以紧接着在对暴露的硬掩模进行表面处理之后，以形成改性区域208，类似于先前的段落中所述的实施例。替代地，在有机溶剂显影剂中包括表面接枝剂的情况下使用负型光致抗蚀剂。在这样的实施例中，未曝光的硬掩模层200被显影剂功能化以形成改性区域208，并且可以省略后续表面处理。
在实施例中，通过不明显改变硬掩模层200的改性区域208与非改性区域之间的疏水性差异的溶剂过程来去除CAR层204的剩余部分。保持表面化学性质的差异确保随后形成的BCP层能够充分地分离。在一个这样的实施例中，溶剂是极性质子溶剂，例如但不限于丙酮、DMF或DMSO。根据另一个实施例，可以使用两种或更多种溶剂来去除CAR层204的剩余部分。
参考图2D，平面视图和沿着该平面视图的d-d'轴截取的对应截面视图示出了在去除CAR层204的剩余部分以及对嵌段共聚物(BCP)材料210进行涂覆和退火之后的图2C的结构。在实施例中，将BCP材料旋涂到化学预先图案化的硬掩模层200(其包括改性区域208)上。改性区域208的疏水性差异根据化学相似性引导BCP，从而提供具有对应于改性区域108的图案的交替图案的第一聚合物区域212和第二聚合物区域214。在示例性实施例中，对于PS-b-PMMA的情况，PMMA部分被驱动到改性区域，而PS部分被驱动到非改性区域。在一个实施例中，基于对预制图案的明智使用，图案倍增也是可能的，以使得PMMA可以直接与小于1：1的预先图案化的硬掩模对准，但由于其根据chi*N的乘积的向微相分离的自然趋势而仍然保持周期性几何形状。通过示例的方式，可以通过调节BCP中的聚合物的长度来修改图案倍增的程度。
虽然PS-b-PMMA被描述为示例性实施例，但是要意识到，可以使用许多不同的材料，例如二嵌段共聚物、三嵌段共聚物(例如ABA或ABC)或均聚物的自分离组合。通过示例的方式而非通过限制的方式，根据实施例可以使用的其它适合的材料包括聚苯乙烯-b-聚环氧乙烷(PS-b-PEO)、聚苯乙烯-b-异戊二烯(PS-b-PI，Pt)、4-叔丁基苯乙烯-嵌段-甲基丙烯酸甲酯(PtBS-b-PMMA)、聚苯乙烯-b-聚(五氟苯乙烯)(PS-b-PFS)、聚苯乙烯-b-聚(丙烯酸)(PS-b-PAA)、聚苯乙烯-b-聚-2-乙烯基吡啶(PS-b-P2VP)、聚苯乙烯-聚二甲基硅氧烷(PE-PDMS)、聚苯乙烯-b-聚丙交酯(PS-b-PLA)(PDLA)、聚苯乙烯-b-聚二甲基硅氧烷(PS-b-PDMS)、聚(乙烯邻苯二甲酸酯)-聚丙交酯(PEP-PLA)，聚苯乙烯-b-聚-4-乙烯基吡啶(PS-b-P4VP)、聚苯乙烯-b-聚(羟基苯乙烯)(PS-b-PHOST)等。
参考图2E，平面视图和沿着该平面视图的e-e'轴截取的对应截面视图示出了在去除BCP材料的一部分并将硬掩模层200图案化以提供图案化硬掩模层216之后的图2D的结构。在实施例中，由于与PS相比，PMMA的耐腐蚀性要低得多，所以将图2D的图案化BCP层210暴露于适合于选择性去除PMMA的湿法或干法蚀刻的化学物质。结果，当与下层引导图案的性质(作为硬掩模层200中的改性区域208)相结合时，实现了定向和选择性图案转移以暴露出硬掩模层200的改性部分208。剩余沟槽218的图案可以通过蚀刻硬掩模层200而被转移到下层硬掩模层200中，以提供图案化硬掩模层216。然后可以将图案化硬掩模层216的图案转移到随后的下层或结构中，以下更详细地描述其示例。保留在图案化硬掩模层116上的上覆层212可以被去除或保留以用于后续处理操作。在任一情况下，总体而言，使用用于化学辅助图案化的光可界定对准工艺方案来制造图案化硬掩模，其本身可以用于后续图案化操作。
在第三示例性类别的方案中，执行聚合物材料与硬掩模的酸催化附接。例如，制备用于嵌段共聚物组装的预先图案化表面的替代方法涉及利用光致酸发生剂(PAG)来使用包括聚苯乙烯或PMMA刷的光敏膜。在曝光时，PAG产生酸，其以与不存在酸的情况下所需的温度相比更低的温度来催化聚合物刷附接到硬掩模表面。因此，例如用EUVL选择性地曝光聚合物材料允许在硬掩模表面上形成预制图案。
在第三示例性类别的方案的示例性实施例中，图3、4和5示出了涉及利用光致酸发生剂(PAG)来使用包括聚苯乙烯或PMMA刷的光敏膜的方法中的各种操作。参考图3，具有氢氧化物(OH)配体的表面300具有设置在其上方的聚合物刷302以及相关联的PAG 304。例如，聚合物刷302和PAG 304可以并入到设置在表面300之上的树脂(未示出)中。将图3的结构曝光于EUV照射306以将PAG 304转化为酸404，如图4中所描绘的。然后将图4的结构加热并用溶剂漂洗408进行处理以提供图5的结构。
参考图5，在示例中，聚苯乙烯刷502从而附接到表面500。因此，共同参考图3-5，可以执行刷与表面的酸催化附接。附接被限制在曝光于EUV照射306的图3的结构的区域。在一个实施例中，为了增强附接的选择性，可以将刷聚合物或表面(或两者)设计为同样由酸来激活。因此，需要酸来产生反应物并催化附接反应。此外，刷502附接到表面500可以以与不存在酸404的情况下所需的温度相比更低的温度来完成。要意识到，这里所设想的策略不一定局限于刷状聚合物，并且可以适用于其它表面接枝剂，例如但不限于膦酸、羧酸等。
在第四示例性类别的方案中，执行无机膜和单层的直接图案化。例如，可以将引导BCP组装所必需的化学信息直接图案化到表面中而不需要CAR层。在这种情况下，需要高EUV吸收膜来将曝光剂量维持在可接受的限度。在一个实施例中，使用含有有机配体(例如疏水性硫醇)的高吸收性过渡金属纳米颗粒，其中，曝光从金属芯释放配体，从而导致曝光区域的极性从疏水性转变为亲水性。可以采用类似的方案以使用高吸收性薄金属膜上的自组装单层。
在光可界定的对准层的示例性应用中，本文中所述的一个或多个实施例针对自对准过孔和插塞图案化。本文中所述的过程的自对准方面可以基于如下更详细描述的定向自组装(DSA)机制。然而，要理解的是，可以采用选择性生长机制代替或结合基于DSA的方案。在实施例中，本文所述的过程使得能够实现自对准的金属化处理方案，该方案涉及通过用于线特征制造的后段工艺的光可界定对准而形成的图案化硬掩模层。
为了提供上下文，小于约80纳米的间距的特征的图案化和对准需要对于半导体制造工艺来说极其昂贵的许多刻线和关键对准策略。通常，本文中所述的实施例涉及基于下层的位置来制造金属和过孔图案。即，与常规的自上而下的图形化方案相比，金属互连工艺被有效地反转并从先前的层向上构建。与常规方案形成相比，在常规方案中，首先沉积层间电介质(ILD)，随后在其中图案化金属和过孔层的图案。在常规方案中，使用光刻扫描仪对准系统来执行与先前的层的对准。然后蚀刻ILD。
更具体地，一个或多个实施例针对采用下层金属作为模板来构建金属之间的导电过孔和非导电空间或中断(被称为“插塞”)的方案。通过限定，过孔被用于连接在先前的层金属图案上。在这方面，本文中所述的实施例能够实现更鲁棒的互连制造方案，因为不再依赖于光刻设备的对准。这种互连制造方案可以用于节省多个对准/曝光，可以用于改进电接触(例如，通过减小过孔电阻)，并且可以用于减少使用常规方案来图案化这样的特征所需的总工艺操作和处理时间。
如下所示，本文中所述的自对准过孔和金属图案化方案可以包括以下方面或属性中的一个或多个：(a)启用自底向上超自对准的过孔/金属图案化工艺；(b)使用先前的层金属来引导过孔在上方形成的层上的位置；(c)产生每个可能的过孔和金属线端部位置但仅保留所需或期望的过孔和金属线端部位置的过程；(d)过孔和金属线端部的位置和形状由先前的层图案预先形成；(e)下方和上方金属的相交自然形成了完全自对准的过孔位置；(f)过孔和插塞位置、尺寸和形状由来自下层金属层的预先存在的光栅光刻来限定；(g)过孔和插塞光刻仅需用于选择一个或另一个，并且不影响特征的位置、形状或尺寸(例如，LWR是不相关的)；(h)本文中所述的过程可以被表征为颠倒的双镶嵌或过孔/插塞首要方案；(i)可以简化对应的光刻光致抗蚀剂设计，因为在层内的过孔和插塞位置的选择中实现了更大的容差(这可以被称为“桶”方案，其中，光致抗蚀剂仅用于填充多个产生的孔，其中，随后仅选择某些孔来保留或删除)；(j)LWR不是临界的，并且可以使用更快的抗蚀剂；(k)特征的尺寸可以被制造为单一的形状和尺寸，并且可以适用于电子束直接写入(EBDW)工艺；以及(k)简化了过孔设计规则，并且在任何几何构造中允许所有可能的过孔，其中，过孔的尺寸完全由上方和下方金属的相交来限定。
图6A-6L示出了根据本发明的实施例的表示在自对准过孔和金属图案化的方法中的各种操作的集成电路层的部分。在每个所述操作的每个图示中，平面视图在左侧示出，并且对应的截面视图在右侧示出。这些视图在本文中将被称为对应的截面视图和平面视图。
图6A示出了根据本发明的实施例的用于先前的层金属化结构的选项的平面视图和对应的截面视图。参考平面视图和对应的截面视图，选项(a)，起始结构600包括金属线602和层间电介质(ILD)线604的图案。如图6A中所描绘的，起始结构600可以以类光栅图案进行图案化，其中金属线以恒定的间距隔开并且具有恒定的宽度(例如，对于DSA实施例，但是对于定向选择性生长实施例而言不一定需要)。例如，该图案可以通过间距减半或间距四等分的方案来制造。在其它实施例中，如上所述，使用涉及通过光可界定对准形成的图案化硬掩模层的制造的处理方案来形成图案。一些线可以与下层过孔相关联，例如在截面视图中作为示例示出的线602'。
再次参考图6A，替代选项(b)-(f)解决了在金属线602和层间电介质线604中的一者或二者的表面上形成(例如，沉积、生长或作为从先前的图案化过程剩余的制造物留下的)附加膜的情况。在示例(b)中，附加膜606设置在层间电介质线604上。在示例(c)中，附加膜608设置在金属线602上。在示例(d)中，附加膜606设置在层间电介质线604上，并且附加膜608设置在金属线602上。此外，尽管金属线602和层间电介质线604在(a)中被描绘为共面，但在其它实施例中，它们不是共面的。例如，在(e)中，金属线602在层间电介质线604上方突出。在示例(f)中，金属线602在层间电介质线604下方凹进。
再次参考示例(b)-(d)，附加层(例如，层606或608)可以用作硬掩模(HM)或保护层，或用于实现以下与后续处理操作相关联描述的选择性生长和/或自组装。这样的附加层还可以用于保护ILD线免于进一步处理。另外，由于类似的原因，在金属线之上选择性地沉积另一种材料可能是有益的。再次参考示例(e)和(f)，还可以在任一表面或两个表面上用保护/HM材料的任何组合来使ILD线或金属线凹进。总的来说，在这个阶段存在许多选项，以用于为选择性或定向的自组装过程制备最终的下层表面。
在实施例中，如贯穿本说明书所使用的，层间电介质(ILD)材料(例如层间介质线604的材料)由电介质或绝缘材料的层组成或包括电介质或绝缘材料的层。适合的电介质材料的示例包括但不限于硅的氧化物(例如，二氧化硅(SiO2))、掺杂的硅氧化物、硅的氟氧化物、硅的掺碳氧化物、本领域已知的各种低k电介质材料以及其组合。层间电介质材料可以通过常规技术形成，例如化学气相沉积(CVD)、物理气相沉积(PVD)或通过其它沉积方法。
在实施例中，如贯穿本说明书所使用的，互连材料(例如金属线602的材料)由一种或多中金属或其它导电结构组成。一个常见的示例是使用铜线和在铜与周围的ILD材料之间包括或不包括阻挡层的结构。如本文中所使用的，术语金属包括多种金属的合金、叠置体和其它组合。例如，金属互连线可以包括阻挡层、不同金属的叠置体或合金等。互连线在本领域中也有时被称为迹线、导线、线、金属或被简称为互连。如以下进一步描述的，下部互连线的顶表面可以用于形成自对准的过孔和插塞。
在实施例中，如贯穿本说明书所使用的，硬掩模材料(例如层606或608(如果作为硬掩模被包括的话))由不同于层间电介质材料的电介质材料组成。在一个实施例中，可以在不同区域中使用不同的硬掩模材料，以便提供对彼此和对下层电介质层及金属层的不同生长或蚀刻选择性。在一些实施例中，硬掩模层包括硅的氮化物(例如，氮化硅)层或硅的氧化物层或这二者或其组合。其它适合的材料可以包括基于碳材料。在另一个实施例中，硬掩模材料包括金属物质。例如，硬掩模或其它上覆材料可以包括钛或其它金属的氮化物(例如氮化钛)层。在这些层中的一个或多个中可能包括潜在较少量的其它材料，例如氧。替代地，根据具体实施方式，可以使用本领域中已知的其它硬掩模层。硬掩模层可以通过CVD、PVD或其它沉积方法形成。
要理解的是，结合图6A所述的层和材料典型地形成在下层半导体衬底或结构(例如集成电路的(多个)下层器件层)上或上方。在实施例中，下层半导体衬底表示用于制造集成电路的一般工件对象。半导体衬底通常包括晶圆或硅或其它半导体材料的其它工件。适合的半导体衬底包括但不限于单晶硅、多晶硅和绝缘体上硅(SOI)以及由其它半导体材料形成的类似衬底。根据制造阶段，半导体衬底通常包括晶体管、集成电路等。衬底还可以包括通常存在于半导体衬底中的半导体材料、金属、电介质、掺杂剂和其它材料。此外，图6A中所描绘的结构可以制造在下层的低层级互连层上。
图6B示出了根据本发明的实施例的在图6A的结构上方形成层间电介质(ILD)线610之后的图6A的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'和c-c'截取的对应截面视图(a)和(c)，ILD线610形成在垂直于下层线604的方向的光栅结构中。在实施例中，通过化学气相沉积或类似的技术来沉积线610的材料的覆盖膜。在实施例中，随后使用光刻和蚀刻处理对覆盖膜进行图案化，其可以涉及例如基于间隔体的四倍图案化(SBQP)或间距四等分。要理解的是，线610的光栅图案可以通过包括EUV和/或EBDW光刻、定向自组装等的许多方法来制造。在其它实施例中，线106的光栅图案使用涉及制造如上所述的通过光可界定对准而形成的图案化硬掩模层的处理方案来形成。
如以下将更详细描述的，随后的金属层将从而在相对于先前的金属层的正交方向上被图案化，因为线610的光栅与下层结构的方向正交。在一个实施例中，使用单个193nm光刻掩模，与先前的金属层602对准/配准(例如，线610的光栅在X方向上对准先前的层“插塞”图案，并且在Y方向上对准先前的金属光栅)。参考截面结构(b)和(d)，可以在电介质线610上形成硬掩模612或在将电介质线610图案化后保留硬掩模612。硬掩模612可以用于在后续图案化操作期间保护线610。如以下更详细描述的，光栅图案中的线610的形成暴露了先前的金属线602和先前的ILD线604(或602/604上对应的硬掩模层)的区域。暴露的区域对应于暴露出金属的所有可能的将来的过孔位置。在一个实施例中，先前的层金属层(例如，线602)在工艺流程中的这一点被保护、标记、刷涂等。
图6C示出了根据本发明的实施例的在从所有插塞位置中选择性地区分所有潜在的过孔位置之后的图6B的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，在形成ILD线610之后，表面改性层614形成在下层ILD线604的暴露区域上。在实施例中，表面改性层614是电介质层。在实施例中，通过选择性自底向上的生长方案来形成表面改性层614。在一个这样的实施例中，自底向上生长的方案涉及定向自组装(DSA)刷涂层，其具有一个聚合物组分，该聚合物组分优先组装在下层ILD线604上，或者替代地组装在金属线602上(或在沉积或生长在下层金属或ILD材料上的牺牲层上)。
图6D1示出了根据本发明的实施例的将不同聚合物添加到图6C的下层金属和ILD线的暴露部分之后的图6C的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，在下层金属/ILD 602/604光栅的暴露部分上的定向自组装(DSA)或选择性生长用于在ILD线610之间形成居间线616，居间线616具有交替的聚合物或交替的聚合物组分。例如，如所示的，聚合物616A(或聚合物组分616A)形成在图6C的层间电介质(ILD)线604的暴露部分上或上方，而聚合物616B(或聚合物组分616B)形成在图6C的金属线602的暴露部分上或上方。尽管聚合物616A形成在结合图6C所述的表面改性层614上或上方(参见图6D1的截面视图(b)和(d))，但是要理解的是，在其它实施例中，表面改性层614可以被省略，交替的聚合物或交替的聚合物组分可以代替地直接形成在结合图6B所述的结构中。
再次参考图6D1，在实施例中，一旦下层结构(例如，图6A的结构600)的表面(例如，诸如图6B的结构或图6C的结构)已经被制备或直接使用，就将50-50二嵌段共聚物(如聚苯乙烯-聚甲基丙烯酸甲酯(PS-PMMA))涂覆在衬底上并退火以驱动自组装，从而产生图6D1的聚合物616A/聚合物616B层616。在一个这样的实施例中，在适当的表面能量条件下，嵌段共聚物基于在ILD线610之间暴露的下层材料分离。例如，在具体实施例中，聚苯乙烯选择性地对准下层金属线602(或对应的金属线覆盖或硬掩模材料)的暴露部分。同时，聚甲基丙烯酸甲酯选择性地对准ILD线604(或对应的金属线覆盖或硬掩模材料)的暴露部分。
因此，在实施例中，在嵌段共聚物(BCP，即聚合物616A/聚合物616B)中重新创建如ILD线610之间所暴露的下层金属和ILD网格。如果BCP间距与下层光栅间距相当，则尤其如此。在一个实施例中，聚合物网格(聚合物616A/聚合物616B)针对与理想网格的某些小偏差是鲁棒的。例如，如果小插塞在理想网格将具有金属的位置处有效地放置了氧化物或类似材料，那么仍然可以实现理想的聚合物616A/聚合物616B网格。然而，在一个实施例中，由于ILD线光栅是理想化的光栅结构，所以其中ILD主干没有金属中断，由于在这种实例中，两种类型的聚合物(616A和616B)都将暴露于类ILD的材料而只有一种类型暴露于金属，所以必须使ILD表面为中性。
在实施例中，所涂覆的聚合物(聚合物616A/聚合物616B)的厚度与在其位置处最终形成的ILD的最终厚度相比大致相同或略厚。在实施例中，如以下更详细描述的，聚合物网格不被形成为抗蚀剂，而是被形成为用于在其周围最终生长永久性ILD层的支架(scaffolding)。因此，聚合物616(聚合物616A/聚合物616B)的厚度可能是重要的，因为其可以用于限定随后形成的永久性ILD层的最终厚度。也就是说，在一个实施例中，图6D1中所示的聚合物光栅最终被大致相同厚度的ILD光栅代替。
在实施例中，如上所述，图6D1的聚合物616A/聚合物616B的网格是嵌段共聚物。在一个这样的实施例中，嵌段共聚物分子是由共价键合的单体的链形成的聚合物分子。在嵌段共聚物中，存在至少两种不同类型的单体，并且这些不同类型的单体主要包括在单体的不同嵌段或相连序列内。所示的嵌段共聚物分子包括聚合物616A的嵌段和聚合物616B的嵌段。在实施例中，聚合物616A的嵌段主要包括共价连接的单体A的链(例如A-A-A-A-A...)，而聚合物616B的嵌段主要包括共价连接的单体B的链(例如，B-B-B-B-B...)。单体A和B可以表示在本领域已知的嵌段共聚物中所使用的任何不同类型的单体。通过示例的方式，单体A可以表示形成聚苯乙烯的单体，并且单体B可以表示形成聚(甲基丙烯酸甲酯)(PMMA)的单体，虽然本发明的范围不限于此。在其它实施例中，可以有两个以上的嵌段。此外，在其它实施例中，每个嵌段可以包括不同类型的单体(例如，每个嵌段本身可以是共聚物)。在一个实施例中，聚合物616A的嵌段和聚合物616B的嵌段共价键合在一起。聚合物616A的嵌段和聚合物616B的嵌段可以具有大致相等的长度，或者一个嵌段可以比另一个嵌段明显更长。
典型地，嵌段共聚物的嵌段(例如，聚合物616A的嵌段和聚合物616B的嵌段)均可以具有不同的化学性质。作为一个示例，嵌段中的一个可以是相对更疏水的(例如排斥水的)，并且另一个可以是相对更亲水的(吸水的)。至少在概念上，一个嵌段可以相对更类似于油，并且另一个嵌段可以相对更类似于水。聚合物的不同嵌段之间的化学性质的这种差异，无论亲水性-疏水性差异还是其它的，都可能导致嵌段共聚物分子自组装。例如，自组装可以基于聚合物嵌段的微相分离。在概念上，这可以类似于总体上不可混合的油和水的相分离。类似地，聚合物嵌段之间亲水性的差异(例如，一个嵌段是相对疏水的而另一个嵌段是相对亲水的)可以引起大致相似的微相分离，其中，不同的聚合物嵌段由于对另一个聚合物嵌段的化学排斥(chemical dislike)而设法相互“分离”。
然而，在实施例中，由于聚合物嵌段彼此共价键合，所以它们在宏观尺度上不能完全分离。相反，给定类型的聚合物嵌段倾向于与极小(例如，纳米尺寸)区域或相中的相同类型的其它分子的聚合物嵌段分离或聚结。区域或微相的特定尺寸和形状通常至少部分地取决于聚合物嵌段的相对长度。在实施例中，通过示例的方式(如图6D1中所示)，在两个嵌段共聚物中，如果嵌段的长度大致相同，则产生交替的聚合物616A线和聚合物616B线的网格状图案。在另一个实施例(未示出)中，在两个嵌段共聚物中，如果嵌段中的一个长于另一个，而不是比另一个长很多，则可以形成柱状结构。在柱状结构中，嵌段共聚物分子可以对准其微相分离到柱状物内部的较短聚合物嵌段，以及其从柱状物延伸离开并围绕柱状物的较长聚合物嵌段。例如，如果聚合物616A的嵌段长于聚合物616B的嵌段而不是长很多，则可以形成柱状结构，其中，许多嵌段共聚物分子与其聚合物616B的较短嵌段对准，从而形成由具有聚合物616A的较长嵌段的相围绕的柱状结构。当这发生在足够尺寸的区域中时，可以形成总体上为六角形填充的柱状结构的二维阵列。
在实施例中，首先将聚合物616A/聚合物616B光栅作为未组装的嵌段共聚物层部分进行涂覆，该部分包括例如通过刷涂或其它涂层工艺涂覆的嵌段共聚物材料。未组装的方面指的是在沉积时嵌段共聚物尚未大体上相分离和/或自组装以形成纳米结构的情况。在这种未组装的形式中，嵌段聚合物分子相对高度随机化，不同的聚合物嵌段相对高度随机地取向和定位，这与结合图6D1的所得结构所述的组装的嵌段共聚物层部分形成对比。未组装的嵌段共聚物层部分可以以各种不同的方式进行涂覆。通过示例的方式，嵌段共聚物可以溶解在溶剂中，并且然后旋涂在表面之上。替代地，未组装的嵌段共聚物可以喷涂、浸涂、浸没涂，或以其它方式涂层或涂覆在表面上。可以使用涂覆嵌段共聚物的其它方式以及本领域已知用于涂覆类似有机涂层的其它方式。然后，未组装的层可以形成组装的嵌段共聚物层部分，例如通过未组装的嵌段共聚物层部分的微相分离和/或自组装。微相分离和/或自组装通过嵌段共聚物分子的重新布置和/或重新定位而发生，特别是嵌段共聚物分子的不同聚合物嵌段的重新布置和/或重新定位。
在一个这样的实施例中，可以对未组装的嵌段共聚物应用退火处理，以便对微相分离和/或自组装进行启动、加速、提高质量或以其它方式促进。在一些实施例中，退火处理可以包括可操作用于提高嵌段共聚物的温度的处理。这种处理的一个示例是对层进行烘烤，在烤箱中或在热灯下对层进行加热，向层施加红外线辐射，或以其它方式施加热量或提高该层的温度。期望的温度升高通常足以显著地加快嵌段聚合物的微相分离和/或自组装的速率，而不会损坏嵌段共聚物或集成电路衬底的任何其它重要的材料或结构。通常，加热的范围可以在约50℃至约400℃之间或约125℃至约300℃之间，但不超过嵌段共聚物或集成电路衬底的热降解限度。加热或退火可以有助于向嵌段共聚物分子提供能量以使其更具移动性/灵活性，以便提高微相分离的速率和/或提高微相分离的质量。嵌段共聚物分子的这种微相分离或重新布置/重新定位可以引起自组装以形成极小的(例如纳米级)结构。自组装可以在表面能量、分子亲和力及其它表面相关和化学相关力的影响下发生。
在任何情况下，在一些实施例中，嵌段共聚物的自组装(无论基于疏水性-亲水性差异或其它的)都可以用于形成极小的周期性结构(例如，精确间隔开的纳米级结构或线)。在一些实施例中，它们可以用于形成最终用于形成过孔和开口的纳米级线或其它纳米级结构。在一些实施例中，嵌段共聚物的定向自组装可以用于形成与互连自对准的过孔，如以下更详细描述的。
再次参考图6D1，在实施例中，对于DSA过程，除了来自下层ILD/金属604/602表面的引导之外，生长过程还可以受到ILD线610的材料的侧壁的影响。因此，在一个实施例中，通过制图外延(从线610的侧壁)和化学外延(从下层暴露的表面特征)控制DSA。在物理和化学上同时限制DSA过程从缺陷的角度来说可以明显有助于该过程。所得到的聚合物616A/616B具有较少的自由度，并且通过化学方式(例如，下层ILD或金属线，或通过例如刷涂方案对其进行的表面改性)和物理方式(例如，从ILD线610之间形成的沟槽)在所有方向上受到充分约束。
在替代的实施例中，使用选择性生长过程代替DSA方案。图6D2示出了根据本发明的另一个实施例的在下层金属和ILD线的暴露部分上进行选择性材料沉积之后的图6B的结构的截面视图。参考图6D2，第一材料类型800在下层ILD线604的暴露部分上方生长。不同的第二材料类型802在下层金属线602的暴露部分上方生长。在实施例中，选择性生长通过用于第一和第二材料中的每一个的沉积-蚀刻-沉积-蚀刻方案来实现，从而得到如图6D2中所示的每个材料的多个层。与可以形成“蘑菇顶”形的膜的常规选择生长技术相比，这种方案可能是有利的。通过交替的沉积/蚀刻/沉积(沉积-蚀刻-沉积-蚀刻)方案，可以减少蘑菇顶的膜的生长趋势。在另一个实施例中，膜选择性地沉积在金属之上，随后不同的膜选择性地沉积在ILD上(反之亦然)并重复多次，以创建夹层状叠置体。在另一个实施例中，两种材料在反应室中同时生长(例如，通过CVD式工艺)，这两种材料在下层衬底的每个暴露区域上选择性地生长。
图6E示出了根据本发明的实施例的在去除一种聚合物之后的图6D1的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，去除聚合物或聚合物部分616A以重新暴露ILD线604(或形成在ILD线604上的硬掩模或覆盖层)，而将聚合物或聚合物部分616B保留在金属线602上方。在实施例中，在深紫外线(DUV)整片曝光后进行湿法蚀刻或选择性干法蚀刻被用于选择性地去除聚合物616A。要理解的是，代替首先从ILD线604(如所描绘的)去除聚合物，可以替代地首先从金属线602执行去除。替代地，电介质膜选择性地生长在该区域之上，并且不使用混合支架。
图6F示出了根据本发明的实施例的在去除一种聚合物时在开口位置中形成ILD材料之后的图6E的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，下层ILD线604的暴露区域填充有永久性层间电介质(ILD)层618。因此，所有可能的过孔位置之间的开口空间用ILD层618填充，ILD层618包括设置在其上的硬掩模层620，如图6F的平面视图和截面视图(b)和(d)中所描绘的。要理解的是，ILD层618的材料不需要与ILD线610的材料相同。在实施例中，ILD层618通过沉积和抛光工艺形成。在用附随的硬掩模层620形成ILD层618的情况下，可以使用特殊的ILD填充材料(例如，填充孔/沟槽的ILD的聚合物封装的纳米颗粒)。在这种情况下，可以不需要抛光操作。
再次参考图6F，在实施例中，所得到的结构包括均匀的ILD结构(ILD线610+ILD层618)，并且所有可能的插塞的位置被覆盖在硬掩模620中，并且所有可能的过孔都在聚合物616B的区域。在一个这样的实施例中，ILD线610和ILD层618由相同的材料组成。在另一个这样的实施例中，ILD线610和ILD层618由不同的ILD材料组成。在任一种情况下，在具体实施例中，可以在最终结构中观察到诸如ILD线610和ILD层618的材料之间的接缝的区别。为了说明性目的，在图6F中示出了示例性接缝699。
图6G示出了根据本发明的实施例的在过孔图案化之后的图6F的结构的平面视图和对应的截面视图。参考平面视图和分别沿轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，过孔位置622A、622B和622C通过在选择的位置去除聚合物616B而形成开口。在实施例中，通过使用光刻技术来完成选择性过孔位置的形成。在一个这样的实施例中，聚合物616B利用灰化被整体去除并用光致抗蚀剂进行再填充。由于通过ILD(例如，ILD线610和ILD层618)在两个方向上限制潜像，所以光致抗蚀剂可以是高度敏感的并且具有大的光酸扩散和侵蚀性脱保护或交联(取决于抗蚀剂型)。抗蚀剂用作数字开关以根据在特定位置中是否需要过孔来“打开”或“关闭”。理想地，光致抗蚀剂可以用于仅填充孔而不会溢出。在实施例中，过孔位置622A、622B和622C完全受该过程的约束，以使得即使不消除也可以减轻线边缘或宽度粗糙度(LWR)和线崩溃(line collapse)和/或反射。在实施例中，在EUV/EBDW中使用低剂量并显著增大运行速率。在一个实施例中，使用EBDW的附加优点是通过显著减少所需孔的数量以及降低需要传送的剂量来增大运行速率的仅单次类型/尺寸。在一个实施例中，在使用193nm浸没光刻的情况下，工艺流程在两个方向上限约束过孔位置，以使得实际上被图案化的过孔的尺寸是晶圆上的实际过孔尺寸的两倍(例如，假设1:1线/空间图案)。替代地，可以在相反的情况下选择过孔位置，其中，用光致抗蚀剂保护需要保留的过孔，并且去除其余部位被并且稍后用ILD填充。这种方案可以允许在图案化流程结束时的单一金属填充/抛光工艺，而不是两个单独的金属沉积操作。
图6H示出了根据本发明的实施例的使用光辅助的选择性金属沉积工艺形成过孔之后的图6G的结构的平面视图和对应的截面视图。参考平面视图和分别沿轴a-a'、b-b'、c-c'和d-d'截取的对应截面视图(a)-(d)，用金属填充过孔位置622A、622B和622C以分别形成过孔624A、624B和624C。
图6I示出了根据本发明的实施例的去除第二种聚合物并用ILD材料替换之后的图6H的结构的平面视图和对应的截面视图。参考平面视图和分别沿轴a-a'、b-b'、c-c'和d-d'截取的截面视图(a)-(d)，去除剩余聚合物或聚合物部分616B(例如，在没有选择过孔的位置处)以再次暴露金属线602。随后，在去除剩余聚合物或聚合物部分616B的位置处形成ILD层626，如图6I中所描绘的。
再次参考图6I，在实施例中，所得到的结构包括均匀的ILD结构(ILD线610+ILD层618+ILD层626)，并且所有可能的插塞的位置被覆盖在硬掩模620中。在一个这样的实施例中，ILD线610、ILD层618和ILD层626由相同的材料组成。在另一个这样的实施例中，ILD线610、ILD层618和ILD层626中的两个由相同的材料组成，并且第三个由不同的ILD材料组成。在又一个这样的实施例中，所有ILD线610、ILD层618和ILD层626都由相对于彼此不同的ILD材料组成。在任何情况下，在具体实施例中，可以在最终结构中观察到诸如ILD线610和ILD层626的材料之间的接缝的区别。为了说明性目的，在图6I中示出了示例性接缝697。类似地，在最终结构中可以观察到诸如ILD层618和ILD层626的材料之间的接缝的区别。为了说明性目的，在图6I中示出了示例性接缝698。
图6J示出了根据本发明的实施例的在所选择的插塞位置中图案化抗蚀剂或掩模之后的图6I的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'和b-b'截取的对应截面视图(a)和(b)，通过在这些位置之上形成掩模或抗蚀剂层来保持插塞位置628A、628B和628C。这种保持图案化可以被称为金属端对端的光刻图案化，其中，在需要随后形成的金属线中的断裂处确定了插塞位置。要理解的是，由于插塞位置仅能够在ILD层618/硬掩模620所在的那些位置处，插塞可以出现在先前的层ILD线604之上。在实施例中，通过使用光刻操作(例如，EUV、EBDW或浸没193nm)来实现图案化。在实施例中，图6J中所示的过程展示了使用正型图案化过程，其中，保持了需要出现金属之间的空间的区域。要理解的是，在另一个实施例中，也可以替代地使孔形成开口，并且反转该过程的情况。
图6K示出了根据本发明的实施例的在去除硬掩模和凹进ILD层之后的图6J的结构的平面视图和对应的截面视图。参考平面视图和分别沿着轴a-a'和b-b'截取的对应截面视图(a)和(b)，去除硬掩模620，并且通过在其原始最上表面向下蚀刻ILD层618和ILD层626来使ILD层618和ILD层626凹进以分别形成凹进的ILD层618'和凹陷的ILD层626'。要理解的是，在没有蚀刻或凹进ILD线610的情况下执行对ILD层618和ILD层626的凹进。可以通过使用ILD线上的硬掩模层612(如截面视图(a)和(b)中所描绘的)来实现选择性。替代地地，在ILD线610由与ILD层618和ILD层626的材料不同的ILD材料组成的情况下，即使在不存在硬掩模612的情况下也可以使用选择性蚀刻。如下所述，ILD层618和ILD层626的凹进将提供用于第二层级的金属线的位置，如由ILD线610隔离的。在一个实施例中，基于形成在其上的金属线的期望的最终厚度来选择凹进的程度或深度。要理解的是，插塞位置628A、628B和628C中的ILD层618是不凹进的。
图6L示出了根据本发明的实施例的在形成金属线之后的图6K的结构的平面视图和对应的截面视图。参考平面视图和分别沿轴a-a'、b-b'和c-c'截取的对应截面视图(a)、(b)和(c)，用于形成金属互连线的金属被共形地形成在图6K的结构上方。然后例如通过CMP对金属进行平坦化，以提供金属线630，其被限制在凹进的ILD层618'和凹进的ILD层626'上方的位置。金属线630通过预定的过孔位置624A、624B和624C(624B以截面视图(c)示出；注意，为了说明性目的，在截面视图(b)中将另一个过孔632描绘为与插塞628B直接相邻，即使这与先前的附图不一致)与下层金属线602耦合。金属线630通过ILD线610彼此隔离，并被保留的插塞628A、628B和628C中断或打断。如图6L中所示，可以在工艺流程的该部分处去除保留在插塞位置和/或ILD线610上的任何硬掩模。形成金属线630的金属(例如铜和相关联的阻挡层和晶种层)沉积和平坦化工艺可以是典型地用于标准的后段工艺(BEOL)单镶嵌或双镶嵌处理的。在实施例中，在后续制造操作中，可以去除ILD线610以在所得到的金属线630之间提供气隙。
随后可以将图6L的结构用作形成后续金属线/过孔和ILD层的基础。替代地，图6L的结构可以表示集成电路中的最终金属互连层。要理解的是，上述过程操作可以以替换的顺序实践，而不需要执行每个操作和/或可以执行附加的过程操作。此外，尽管上述工艺流程关注于定向自组装(DSA)的应用，但是可以在工艺流程的一个或多个位置替代地使用选择性生长过程。在任何情况下，所得到的结构能够通过对直接以下层金属线为中心的过孔进行选择性金属沉积(例如，光辅助ALD/CVD选择性沉积)来制造。也就是说，例如由于非理想的选择性蚀刻处理，过孔与下层金属线相比可以更宽、更窄或厚度相同。然而，在实施例中，过孔的中心与金属线的中心直接对准(匹配)。因此，在实施例中，在其它情况下必须容许的由于常规光刻/双镶嵌图案化的偏移不是本文中所述的所得到的结构的一个因素。
在另一方面，本文中所述的一个或多个实施例涉及制造半导体器件，例如用于PMOS和NMOS器件制造。例如，如上所述，使用涉及通过光可定位对准而形成的图案化硬掩模层的制造的处理方案来形成半导体器件的一个或多个特征。作为已完成的器件的示例，图7A和7B分别示出了根据本发明的实施例的非平面半导体器件的截面视图和平面视图(沿着截面视图的a-a'轴截取的)。
参考图7A，半导体结构或器件700包括由衬底702形成的并且在隔离区706内的非平面有源区(例如，包括突出鳍状物部分704和子鳍状物区705的鳍状物结构)。栅极线708设置在非平面有源区的突出部分704以及隔离区706的一部分之上。如所示的，栅极线708包括栅极电极750和栅极电介质层752。在一个实施例中，栅极线708还可以包括电介质覆盖层754。从这个角度还可以看到栅极接触部714和上覆栅极接触部过孔716以及上覆金属互连760，所有这些都设置在层间电介质叠置体或层770中。从图7A的角度还可以看到，在一个实施例中，栅极接触部714设置在隔离区706之上，但不在非平面有源区域之上。在一个实施例中，如上所述，鳍状物的图案是通过使用涉及通过光可定位对准而形成的图案化硬掩模层的制造的处理方案来形成的光栅图案。
参考图7B，栅极线708被示出为设置在突出鳍状物部704之上。从该角度可以看到突出鳍状物部分704的源极区704A和漏极区704B。在一个实施例中，源极区704A和漏极区704B是突出鳍状物部分704的原始材料的掺杂部分。在另一个实施例中，去除突出鳍状物部分704的材料并用另一种半导体材料替换，例如通过外延沉积。在任一情况下，源极区704A和漏极区704B可以在电介质层706的高度以下延伸，即进入子鳍状物区705中。
在实施例中，半导体结构或器件700是诸如但不限于鳍式FET或三栅极器件之类的非平面器件。在这种实施例中，对应的半导体沟道区由三维体组成或形成在三维体中。在一个这样的实施例中，栅极线708的栅极电极叠置体围绕三维体的至少顶表面和一对侧壁。
衬底702可以由可以经受制造工艺并且电荷可以在其中迁移的半导体材料组成。在实施例中，衬底702是由掺杂有电荷载流子(例如但不限于磷、砷、硼或其组合)以形成有源区704的晶体硅、硅/锗或锗层组成的体衬底。在一个实施例中，体衬底702中硅原子的浓度大于97％。在另一个实施例中，体衬底702由在不同晶体衬底顶上生长的外延层组成，例如在硼掺杂的体硅单晶衬底顶上生长的硅外延层。体衬底702可以替代地由Ⅲ-Ⅴ族材料组成。在实施例中，体衬底702由诸如但不限于氮化镓、磷化镓、砷化镓、磷化铟、锑化铟、砷化铟镓、砷化铝镓、磷化铟镓或其组合之类的Ⅲ-Ⅴ族材料组成。在一个实施例中，体衬底702由Ⅲ-Ⅴ族材料组成，并且电荷-载流子掺杂剂杂质原子是例如但不限于碳、硅、锗、氧、硫、硒或碲之类的原子。
隔离区706可以由适合于将永久性栅极结构的部分与下层体衬底最终电隔离或有助于隔离、或将形成在下层体衬底内的有源区(例如隔离鳍状物有源区)隔离的材料组成。例如，在一个实施例中，隔离区706由电介质材料组成，例如但不限于二氧化硅、氮氧化硅、氮化硅或碳掺杂的氮化硅。
栅极线708可以由包括栅极电介质层752和栅极电极层750的栅极电极叠置体组成。在实施例中，栅极电极叠置体的栅极电极由金属栅极组成，并且栅极电介质层由高K材料组成。例如，在一个实施例中，栅极电介质层由诸如但不限于氧化铪、氮氧化铪、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钽钪以及铌酸锌铅或其组合组成。而且，一部分栅极电介质层可以包括原生氧化物层，其由衬底702的顶部几层形成。在实施例中，栅极电介质层由高k顶部和由半导体材料的氧化物组成的下部组成。在一个实施例中，栅极电介质层由氧化铪的顶部和氧化硅或氮氧化硅的底部组成。在实施例中，金属层是纯金属层或金属合金，并且可以包括一个或多个功函数和/或填充导电层。
与栅极电极叠置体相关联的间隔体可以由适合于将永久栅极结构与相邻导电接触部(例如自对准接触部)最终电隔离或有助于隔离的材料组成。例如，在一个实施例中，间隔体由电介质材料组成，例如但不限于二氧化硅、氮氧化硅、氮化硅或碳掺杂的氮化硅。
栅极接触部714和上覆栅极接触部过孔716可以由导电材料组成。在实施例中，接触部或过孔中的一个或多个由金属物质组成。金属物质可以是纯金属，例如钨、镍或钴，或者可以是诸如金属-金属合金或金属-半导体合金(例如硅化物材料)之类的合金。根据本发明的另一个实施例，通过光辅助ALD/CVD来形成栅极接触部或栅极接触部过孔的至少一部分。
在实施例中(尽管未示出)，提供结构700涉及形成接触部图案，其基本上完全对准现有栅极图案，而同时无需使用具有非常严格的配准预算的光刻操作。在一个这样的实施例中，该方案使得能够使用固有高选择性的湿法蚀刻(例如，与常规实施的干法或等离子体蚀刻相比)来产生接触部开口。在实施例中，通过利用现有的栅极图案结合接触部插塞光刻操作来形成接触部图案。在一个这样的实施例中，该方案能够消除对于用以生成接触部图案的其它关键光刻操作(如常规方案中使用的)的需要。在实施例中，沟槽接触部网格不是单独图案化的，而是形成在多(栅极)线之间。例如，在一个这样的实施例中，在栅极光栅图案化之后但在栅极光栅切割之前形成沟槽接触部网格。
此外，栅极叠置体结构708可以通过替换栅极过程来制造。在这种方案中，可以去除诸如多晶硅或氮化硅柱材料的虚设栅极材料，并用永久性栅极电极材料替换。在一个这样的实施例中，在该过程中还形成永久性栅极电介质层，与通过从较早的处理中所执行的相反。在实施例中，通过干法蚀刻或湿法蚀刻工艺去除虚设栅极。在一个实施例中，虚设栅极由多晶硅或非晶硅组成，并通过包括使用SF6的干法蚀刻工艺来去除。在另一个实施例中，虚设栅极由多晶硅或非晶硅组成，并且通过包括使用NH4OH水溶液或四甲基氢氧化铵的湿法蚀刻工艺来去除。在一个实施例中，虚设栅极由氮化硅组成，并通过包括磷酸水溶液的湿法蚀刻来去除。
在实施例中，本文中所述的一种或多种方案基本上设想了虚设和替换栅极过程结合虚设和替换接触部过程以得到结构700。在一个这样的实施例中，替换接触部过程在替换栅极过程之后执行以允许永久性栅极叠置体的至少一部分的高温退火。例如，在具体的这种实施例中，例如在形成栅极电介质层之后，永久性栅极结构的至少一部分的退火在大于约600摄氏度的温度下执行。在形成永久性接触部之前执行退火。
再次参考图7A，半导体结构或器件700的布置将栅极接触部放置在隔离区之上。这种布置可以被视为布局空间的低效使用。然而，在另一个实施例中，半导体器件具有接触栅极电极的形成在有源区之上的部分的接触部结构。一般而言，在(例如，除了)在栅极的有源部分之上以及在与沟槽接触部过孔相同的层中形成栅极接触部结构(例如过孔)之前，本发明的一个或多个实施例包括首先使用栅极对准沟槽接触部工艺。可以实施这种工艺以形成沟槽接触部结构，以用于半导体结构制造，例如用于集成电路制造。在实施例中，形成与现有栅极图案对准的沟槽接触部图案。相比之下，常规方案典型地涉及附加的光刻工艺，其中，结合选择性接触部蚀刻，光刻接触部图案与现有栅极图案严格配准。例如，常规过程可以包括利用接触部特征的单独图案化来进行多(栅极)网格的图案化。
要意识到，并非需要实践上述过程的所有方面以落在本发明的实施例的精神和范围内。例如，在一个实施例中，在栅极叠置体的有源部分之上制造栅极接触部之前，不需要形成虚设栅极。上述栅极叠置体实际上可以是初始形成的永久性栅极叠置体。此外，本文中所述的过程可以用于制造一个或多个半导体器件。半导体器件可以是晶体管或类似器件。例如，在实施例中，半导体器件是用于逻辑单元或存储器的金属氧化物半导体(MOS)晶体管，或者是双极晶体管。此外，在实施例中，半导体器件具有三维架构，例如三栅极器件、独立存取的双栅极器件或FIN-FET。一个或多个实施例可以特别适用于以10纳米(10nm)或更小的技术节点制造半导体器件。
本文中所公开的实施例可以用于制造各种不同类型的集成电路和/或微电子器件。这种集成电路的示例包括但不限于处理器、芯片组部件、图形处理器、数字信号处理器、微控制器等。在其它实施例中，可以制造半导体存储器。此外，集成电路或其它微电子器件可以用于本领域已知的各种各样的电子设备中。例如，在计算机系统(例如，台式计算机、膝上型计算机、服务器)、蜂窝电话、个人电子设备等中。集成电路可以与系统中的总线和其它部件耦合。例如，处理器可以通过一个或多个总线耦合到存储器、芯片组等。处理器、存储器和芯片组中的每一个都有可能使用本文中所公开的方案来制造。
图8示出了根据本发明的一个实施方式的计算设备800。计算设备800容纳板802。板802可以包括多个部件，包括但不限于处理器804和至少一个通信芯片806。处理器804物理和电耦合到板802。在一些实施方式中，至少一个通信芯片806也物理和电耦合到板802。在另外的实施方式中，通信芯片806是处理器804的一部分。
根据其应用，计算设备800可以包括可以或可以不物理和电耦合到板802的其它部件。这些其它部件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等等)。
通信芯片806实现了无线通信，以用于将数据传送到计算设备800以及从计算设备800传送数据。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固态介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何导线，虽然在一些实施例中它们可以不包含导线。通信芯片806可以实施多个无线标准或协议中的任一个，无线标准或协议包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及更高代的任何其它无线协议。计算设备800可以包括多个通信芯片806。例如，第一通信芯片806可以专用于近距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片806可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备800的处理器804包括封装在处理器804内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式构建的一个或多个结构，所述一个或多个结构具有使用涉及用于化学辅助图案化的光可界定对准的处理方案而形成的图案。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片806也包括封装在通信芯片806内的集成电路管芯。根据本发明的实施例，通信芯片的集成电路管芯包括根据本发明的实施方式构建的一个或多个结构，所述一个或多个结构具有使用涉及用于化学辅助图案化的光可界定对准的处理方案而形成的图案。
在另外的实施方式中，容纳在计算设备800内的另一个部件可以包含集成电路管芯，该集成电路管芯包括根据本发明的实施方式构建的一个或多个结构，所述一个或多个结构具有使用涉及用于化学辅助图案化的光可界定对准的处理方案而形成的图案。
在各种实施方式中，计算设备800可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频记录器。在另外的实施方式中，计算设备800可以是处理数据的任何其它电子设备。
图9示出了包括本发明的一个或多个实施例的内插件900。内插件900是用于将第一衬底902桥接到第二衬底904的居间衬底。第一衬底902可以是例如集成电路管芯。第二衬底904可以是例如存储器模块、计算机母板或另一集成电路管芯。通常，内插件900的目的是将连接扩展到更宽的间距或者将连接重新布线为不同的连接。例如，内插件900可以将集成电路管芯耦合到球栅阵列(BGA)906，球栅阵列906可以随后耦合到第二衬底904。在一些实施例中，第一衬底902和第二衬底904附接到内插件900的相对侧。在其它实施例中，第一衬底902和第二衬底904附接到内插件900的同一侧。并且在另外的实施例中，三个或更多个衬底通过内插件900的方式互连。
内插件900可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺之类的聚合物材料形成。在另外的实施方式中，内插件可以由替代的刚性或柔性材料形成，其可以包括上述半导体衬底中所使用的相同材料，例如硅、锗以及其它Ⅲ-Ⅴ族和Ⅳ族材料。
内插件可以包括金属互连908和过孔910，包括但不限于穿硅过孔(TSV)912。内插件900还可以包括嵌入式器件914，其包括无源器件和有源器件两者。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电(ESD)器件。诸如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和MEMS器件之类的更复杂的器件也可以形成在内插件900上。
根据本发明的实施例，本文中所公开的关于用于化学辅助图案化的光可界定的对准层和用于形成化学辅助图案化的光可界定的对准层的方案的装置或过程可以在制造内插件900和器件914中使用。
因此，本发明的实施例包括用于化学辅助图案化的光可界定的对准层和用于形成化学辅助图案化的光可界定的对准层的方案。
本发明的实施例包括一种用于形成光可界定的对准层的方法，该方法包括：在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料；以及曝光所述CAR材料的部分以形成经曝光的抗蚀剂部分，其中，所述曝光在所述经曝光的抗蚀剂部分中产生与所述转换组分相互作用的酸，以在所述经曝光的抗蚀剂部分下方形成所述硬掩模的改性区域。附加的实施例包括用于形成光可界定的对准层的方法，该方法还包括：在曝光之后从所述硬掩模的顶表面去除所述CAR材料；在所述硬掩模的顶表面之上设置嵌段共聚物，其中，所述嵌段共聚物分离成所述硬掩模的非改性区域之上的第一聚合物区域和所述硬掩模的改性区域之上的第二聚合物区域；去除所述第二聚合物区域以暴露所述硬掩模的改性区域；以及蚀刻穿过所述硬掩模的改性区域，其中，所述第一聚合物区域起掩模的作用以防止去除所述硬掩模的非改性区域。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述嵌段共聚物是聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述第一聚合物区域是PS，并且所述第二聚合物区域是PMMA。附加的实施例包括用于形成光可界定的对准层的方法，其中，用极性非质子溶剂来去除所述CAR材料。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述溶剂是丙酮、二甲基甲酰胺(DMF)或二甲基亚砜(DMSO)。附加的实施例包括用于形成光可界定的对准层的方法，其中，使用两种或更多种不同的溶剂来去除所述CAR材料。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述硬掩模的改性区域是碱溶性的，所述硬掩模的其余部分是碱不溶性的。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述硬掩模的改性区域包括RCO-OH组分，并且所述硬掩模的其余部分包括RCO-OR组分。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述转换组分是限制在所述硬掩模内的聚合物。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述转换组分混合在所述材料内。附加的实施例包括用于形成光可界定的对准层的方法，其中，将所述转换组分分离到所述硬掩模的顶表面。
本发明的实施例包括一种用于形成光可界定的对准层的方法，该方法包括：在硬掩模之上设置化学增强抗蚀剂(CAR)材料；曝光所述CAR材料的部分以形成经曝光的抗蚀剂部分；对所述CAR材料进行显影以暴露所述硬掩模的位于所述经曝光的抗蚀剂部分下方的部分；对所述硬掩模的所暴露的部分应用表面处理以形成所述硬掩模的改性区域。附加的实施例包括用于形成光可界定的对准层的方法，其中，用于对所述经曝光的抗蚀剂部分进行显影的显影剂还用于将表面处理应用于所述硬掩模的所暴露部分。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述显影剂是四甲基氢氧化铵(TMAH)。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述显影剂还包括形成所述硬掩模的改性区域的反应表面接枝剂。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述表面处理为无机酸或有机酸。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述抗蚀剂为负型光致抗蚀剂，其中，所述显影剂是有机溶剂，并且其中，所述有机溶剂包括形成所述硬掩模的改性区域的反应表面接枝剂。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述CAR材料还包括聚合物刷和光致酸发生剂(PAG)。附加的实施例包括用于形成光可界定的对准层的方法，其中，曝光CAR材料在所述经曝光的抗蚀剂部分中产生酸，所述酸对所述聚合物刷附接到所述硬掩模的位于所述抗蚀剂的经曝光部分下方的表面进行催化。
本发明的实施例包括一种材料叠置体，该材料叠置体包括：衬底层；形成在所述衬底层之上的硬掩模层，其中，所述硬掩模层包括多个图案化穿孔，并且其中，所述硬掩模层还包括转换组分。本发明的实施例包括材料叠置体，其中，当所述转换组分与酸相互作用时，所述转换组分将所述硬掩模从碱不溶性材料转化为碱溶性的。本发明的实施例包括材料叠置体，其中，所述转换组分被分离到所述硬掩模材料的顶表面。
实施例包括一种形成光可界定的对准层的方法，该方法包括：在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料；曝光所述CAR材料的部分以形成经曝光的抗蚀剂部分；对所述CAR材料进行退火，其中，所述曝光和退火在所述经曝光的抗蚀剂部分中产生与所述转换组分相互作用的酸，以在所述经曝光的抗蚀剂部分下方形成所述硬掩模的改性区域；在曝光之后从所述硬掩模的顶表面去除所述CAR材料；在所述硬掩模的顶表面之上设置嵌段共聚物，其中，所述嵌段共聚物分离成所述硬掩模的非改性区域之上的第一聚合物区域和所述硬掩模的改性区域之上的第二聚合物区域；去除所述第二聚合物区域以暴露所述硬掩模的改性区域；以及蚀刻穿过所述硬掩模的改性区域，其中，所述第一聚合物区域起掩模的作用以防止去除所述硬掩模的非改性区域。附加的实施例包括用于形成光可界定的对准层的方法，其中，所述嵌段共聚物是聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。

Claims (16)

1.一种用于形成光可界定的对准层的方法，包括：
在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料；
利用极紫外线光刻工艺曝光所述CAR材料的部分以形成经曝光的抗蚀剂部分，其中，所述曝光在所述经曝光的抗蚀剂部分中产生与所述转换组分相互作用的酸，以在所述经曝光的抗蚀剂部分下方形成所述硬掩模的改性区域；
在曝光之后并且没有对所述化学增强抗蚀剂材料进行显影的情况下从所述硬掩模的顶表面去除所述CAR材料；
在所述硬掩模的所述顶表面之上设置嵌段共聚物，其中，所述嵌段共聚物分离成所述硬掩模的非改性区域之上的第一聚合物区域和所述硬掩模的所述改性区域之上的第二聚合物区域；
去除所述第二聚合物区域以暴露所述硬掩模的所述改性区域；以及
蚀刻穿过所述硬掩模的所述改性区域，其中，所述第一聚合物区域起掩模的作用以防止去除所述硬掩模的所述非改性区域。
2.根据权利要求1所述的方法，其中，所述嵌段共聚物是聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。
3.根据权利要求2所述的方法，其中，所述第一聚合物区域是PS，并且所述第二聚合物区域是PMMA。
4.根据权利要求1所述的方法，其中，用极性非质子溶剂去除所述CAR材料。
5.根据权利要求4所述的方法，其中，所述溶剂是丙酮、二甲基甲酰胺(DMF)或二甲基亚砜(DMSO)。
6.根据权利要求4所述的方法，其中，使用两种或更多种不同的溶剂来去除所述CAR材料。
7.根据权利要求1所述的方法，其中，所述硬掩模的所述改性区域是碱溶性的，并且所述硬掩模的其余部分是碱不溶性的。
8.根据权利要求7所述的方法，其中，所述硬掩模的所述改性区域包括RCO-OH组分，并且所述硬掩模的其余部分包括RCO-OR组分。
9.根据权利要求1所述的方法，其中，所述转换组分是限制在所述硬掩模内的聚合物。
10.根据权利要求1所述的方法，其中，所述转换组分混合在所述材料内。
11.根据权利要求1所述的方法，其中，将所述转换组分分离到所述硬掩模的顶表面。
12.一种使用权利要求1所述的方法形成的材料叠置体，包括：
衬底层；
所述硬掩模，所述硬掩模形成在所述衬底层之上，其中，所述硬掩模包括多个图案化穿孔，并且其中，所述硬掩模还包括所述转换组分。
13.根据权利要求12所述的材料叠置体，其中，当所述转换组分与酸相互作用时，所述转换组分将所述硬掩模从碱不溶性材料转化为碱溶性的。
14.根据权利要求12所述的方法，其中，所述转换组分被分离到所述硬掩模的顶表面。
15.一种用于形成光可界定的对准层的方法，包括：
在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料；
利用极紫外线光刻工艺曝光所述CAR材料的部分以形成经曝光的抗蚀剂部分；
对所述CAR材料进行退火，其中，所述曝光和退火在所述经曝光的抗蚀剂部分中产生与所述转换组分相互作用以在所述经曝光的抗蚀剂部分下方形成所述硬掩模的改性区域的酸；
在曝光之后并且没有对所述化学增强抗蚀剂材料进行显影的情况下从所述硬掩模的顶表面去除所述CAR材料；
在所述硬掩模的所述顶表面之上设置嵌段共聚物，其中，所述嵌段共聚物分离成所述硬掩模的非改性区域之上的第一聚合物区域和所述硬掩模的所述改性区域之上的第二聚合物区域；
去除所述第二聚合物区域以暴露所述硬掩模的所述改性区域；以及
蚀刻穿过所述硬掩模的所述改性区域，其中，所述第一聚合物区域起掩模的作用以防止去除所述硬掩模的所述非改性区域。
16.根据权利要求15所述的方法，其中，所述嵌段共聚物是聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。
CN201480083740.4A 2014-12-24 2014-12-24 用于化学辅助图案化的光可界定的对准层 Active CN107004595B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072384 WO2016105420A1 (en) 2014-12-24 2014-12-24 Photodefinable alignment layer for chemical assisted patterning

Publications (2)

Publication Number Publication Date
CN107004595A CN107004595A (zh) 2017-08-01
CN107004595B true CN107004595B (zh) 2021-04-16

Family

ID=56151216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083740.4A Active CN107004595B (zh) 2014-12-24 2014-12-24 用于化学辅助图案化的光可界定的对准层

Country Status (6)

Country Link
US (1) US20170345643A1 (zh)
EP (1) EP3238234A4 (zh)
KR (1) KR102350503B1 (zh)
CN (1) CN107004595B (zh)
TW (1) TW201701057A (zh)
WO (1) WO2016105420A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
US10345702B2 (en) * 2017-08-24 2019-07-09 International Business Machines Corporation Polymer brushes for extreme ultraviolet photolithography
CN108649043A (zh) * 2018-04-25 2018-10-12 武汉新芯集成电路制造有限公司 一种提高硅原子的悬挂键键合的方法
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US10734278B2 (en) * 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
CN110941119B (zh) * 2019-11-14 2022-04-05 Tcl华星光电技术有限公司 两亲性微球材料、其制备方法、以及显示器
KR20220100594A (ko) * 2019-11-15 2022-07-15 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 방법
KR102328949B1 (ko) * 2019-12-26 2021-11-19 광주과학기술원 열전 성능이 향상된 복합체 박막 구조체 및 그 제조 방법
CN111261586B (zh) * 2020-01-22 2023-03-14 成都工业学院 一种中孔半导体纳米结构的制作方法
US20230228910A1 (en) * 2020-06-18 2023-07-20 Nil Technology Aps Optical devices including metastructures and methods for fabricating the optical devices
WO2024211250A1 (en) * 2023-04-05 2024-10-10 Entegris, Inc. Solvent systems for selective removal of polymeric materials

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040146809A1 (en) * 2003-01-24 2004-07-29 Samsung Electronics Co., Inc. Composition for a bottom-layer resist
TW200417815A (en) * 2002-09-19 2004-09-16 Arch Spec Chem Inc A method for the removal of an imaging layer from a semiconductor substrate stack
CN101578232A (zh) * 2007-02-08 2009-11-11 美光科技公司 使用嵌段共聚物自组装进行亚光刻图案化的方法
CN100594426C (zh) * 2006-09-08 2010-03-17 台湾积体电路制造股份有限公司 用于微影图案化的光阻材料及集成电路图案的形成方法
US20110020755A1 (en) * 2007-06-12 2011-01-27 Fujifilm Corporation Method of forming patterns
CN103003918A (zh) * 2010-07-28 2013-03-27 株式会社东芝 图案形成方法和聚合物合金基材
CN103048876A (zh) * 2011-10-11 2013-04-17 三星电子株式会社 形成半导体器件的图案的方法
CN103941538A (zh) * 2013-01-19 2014-07-23 罗门哈斯电子材料有限公司 硬掩模表面处理

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080102648A1 (en) * 2006-11-01 2008-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System For Making Photo-Resist Patterns
US8133659B2 (en) * 2008-01-29 2012-03-13 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
JP2009204674A (ja) * 2008-02-26 2009-09-10 Toshiba Corp パターン形成方法
US8318408B2 (en) * 2008-07-28 2012-11-27 Hynix Semiconductor Inc. Method of forming patterns of semiconductor device
JP2011017902A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 化学増幅型レジスト材料及びそれを用いたパターン形成方法
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200417815A (en) * 2002-09-19 2004-09-16 Arch Spec Chem Inc A method for the removal of an imaging layer from a semiconductor substrate stack
US20040146809A1 (en) * 2003-01-24 2004-07-29 Samsung Electronics Co., Inc. Composition for a bottom-layer resist
CN100594426C (zh) * 2006-09-08 2010-03-17 台湾积体电路制造股份有限公司 用于微影图案化的光阻材料及集成电路图案的形成方法
CN101578232A (zh) * 2007-02-08 2009-11-11 美光科技公司 使用嵌段共聚物自组装进行亚光刻图案化的方法
US20110020755A1 (en) * 2007-06-12 2011-01-27 Fujifilm Corporation Method of forming patterns
CN103003918A (zh) * 2010-07-28 2013-03-27 株式会社东芝 图案形成方法和聚合物合金基材
CN103048876A (zh) * 2011-10-11 2013-04-17 三星电子株式会社 形成半导体器件的图案的方法
CN103941538A (zh) * 2013-01-19 2014-07-23 罗门哈斯电子材料有限公司 硬掩模表面处理

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Directed Self-Assembly of Block Copolymers for Nanolithography: Fabrication of Isolated Features and Essential Integrated Circuit Geometries;Mark P. Stoykovich等;《ACS Nano》;20071001;第1卷(第3期);第168-175页 *

Also Published As

Publication number Publication date
KR102350503B1 (ko) 2022-01-14
WO2016105420A1 (en) 2016-06-30
TW201701057A (zh) 2017-01-01
EP3238234A4 (en) 2018-08-22
CN107004595A (zh) 2017-08-01
US20170345643A1 (en) 2017-11-30
KR20170099868A (ko) 2017-09-01
EP3238234A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
CN107004595B (zh) 用于化学辅助图案化的光可界定的对准层
US10991599B2 (en) Self-aligned via and plug patterning for back end of line (BEOL) interconnects
KR102167317B1 (ko) Beol 상호접속들에 대한 이전 층 자체-정렬형 비아 및 플러그 패터닝
KR102475024B1 (ko) 제2 또는 제3 행 전이 금속 박막들의 퇴적을 위한 선천적으로 선택적인 전구체들
KR102364318B1 (ko) Beol 패턴 커팅 및 플러깅을 위한 노출 활성화된 화학적으로 증폭된 dsa
KR102287787B1 (ko) 광 지원형 금속 원자층 퇴적(ald) 및 화학 기상 퇴적(cvd)을 위한 전구체 및 프로세스 설계
US10600678B2 (en) Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (BEOL) interconnects
US20230307298A1 (en) Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
CN109964311B (zh) 用于导电通孔制造的基于导电帽的方法及由此得到的结构
US10892184B2 (en) Photobucket floor colors with selective grafting
JP7222584B2 (ja) 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造
US11955377B2 (en) Differential hardmasks for modulation of electrobucket sensitivity
CN109952637B (zh) 用于后段工艺(beol)互连制造的表面对准光刻图案化方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant