TW201701057A - 用於化學輔助圖案之光可界定性配向層 - Google Patents

用於化學輔助圖案之光可界定性配向層 Download PDF

Info

Publication number
TW201701057A
TW201701057A TW104138803A TW104138803A TW201701057A TW 201701057 A TW201701057 A TW 201701057A TW 104138803 A TW104138803 A TW 104138803A TW 104138803 A TW104138803 A TW 104138803A TW 201701057 A TW201701057 A TW 201701057A
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
polymer
car
ild
Prior art date
Application number
TW104138803A
Other languages
English (en)
Inventor
陶德 洋金
麥可 雷森
詹姆士 布雷克威爾
爾尼斯 普特納
瑪麗 克里薩克
拉米 胡拉尼
韓應諾
羅伯特 布里斯托
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201701057A publication Critical patent/TW201701057A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/115—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having supports or layers with means for obtaining a screen effect or for obtaining better contact in vacuum printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明敘述用於化學輔助圖案之光可界定性配向層，及用以形成用於化學輔助圖案之光可界定性配向層的方法。本發明之實施例可包含設置化學放大型阻體(CAR)材料於包含開關成分的硬遮罩上。CAR材料可接著被曝光以形成曝光阻體部分。曝光可在CAR材料的該等曝光阻體部分中產生酸，其與開關成分相互作用而在該等曝光阻體部分的下面形成硬遮罩材料之改質區。

Description

用於化學輔助圖案之光可界定性配向層
本發明之實施例係在半導體結構及處理的領域中，且特別地，在用於化學輔助圖案之光可界定性配向層的領域中。
對於過去數十年，在積體電路中之特徵的縮放已成為不斷成長之半導體產業背後的驅動力。縮放至越來越小的特徵使半導體晶片之有限地產上的功能性單元之密度增加。
在第一觀點中，積體電路通常包含導電性微電子結構，其係在本項技藝中熟知為通孔，用以電性連接在該通孔上面之金屬線或其他的互連至通孔下面之金屬線或其他的互連。通孔係典型地由微影處理所形成。代表性地，光阻層可被旋塗在電介質層之上，該光阻層可透過圖案化遮罩而予以曝光至圖案化光化性輻射，且然後，所曝光之層可加以顯影，以便在該光阻層中形成開口。接著，用於通孔的開口可藉由使用光阻層中之開口做為蝕刻遮罩，而在 電介質層中予以蝕刻出。此通孔係稱做通孔開口。最後，該通孔開口可被填充以一或多個金屬或其它導電材料，而形成通孔。
在過去，對於至少某些類型的積體電路(例如，先進的微處理器、晶片組組件、圖形晶片、等等)而言，通孔的大小和間隔已逐步減少，且所期望的是，在未來之通孔的大小和間隔將繼續逐步減少。通孔大小的一測量係在於通孔開口的臨界尺寸。通孔間隔的一測量係在於通孔節距。通孔節距表示在最靠近的鄰近通孔間之中心至中心的距離。當藉由該等微影處理而以極小的節距圖案化極小的通孔時，出現若干挑戰，特別地，當節距係70奈米(nm)左右或更少時及/或當通孔開口的臨界尺寸係35奈米(nm)左右或更少時。
一該挑戰在於，通孔與上覆互連間的覆蓋，及通孔與下伏著陸互連間的覆蓋通常需被控制至通孔節距之四分之一大小的高容忍度。當通孔節距尺度隨著時間越來越小時，覆蓋容忍度趨向於以比微影裝備能跟上之甚至更大的速率來與彼等通孔節距一同縮放。另一該挑戰在於，通孔開口的臨界尺寸通常趨向於以比微影掃描器之解析能力更快來縮放。縮小技術存在用以縮小通孔開口的臨界尺寸。然而，縮小量易於受到最小通孔節距以及縮小處理的能力所限制，而成為充分光學鄰近校正(OPC)中性，且不會太大地調和線寬粗糙度(LWR)及/或臨界尺寸均勻度(CDU)。又一該挑戰在於，隨著通孔開口的臨界尺寸減 少，為了要維持該臨界尺寸預算之相同的總部分(fraction)，光阻的LWR及/或CDU特徵通常需改善。然而，目前之大多數光阻的LWR及/或CDU特徵並未如通孔開口的臨界尺寸減少一樣迅速地進步。再一該挑戰在於，極小通孔節距通常趨向於在極紫外線(EUV)微影掃描器的解析能力之下。因而，一般可能使用到兩個、三個、或更多個不同的微影遮罩，其將易於增加成本。在某一方面來說，如果節距持續縮小，則即使具有多重遮罩，仍無法使用EUV掃描器來印刷用於該等極小節距的通孔開口。
因此，在通孔及相關聯互連之製造技術的領域中，需有所改善。
在第二觀點中，因為裝置尺寸持續縮小，所以諸如三重閘極電晶體之多重閘極電晶體已變成更流行。在習知的處理中，三重閘極或其他非平面電晶體通常係製造在巨矽基板或矽在絕緣體上基板之上。在某些情況中，由於它們的較低成本和與現有高產能之巨矽基板基礎設施的相容性，巨矽基板係較佳的。惟，縮放多重閘極電晶體並非沒有代價。當微電子電路之該等基本建築塊的尺寸減少時，以及當在給定區域中所製造之數量之大的該等基本建築塊增加時，則在被使用以製造該等基本建築塊之半導體處理上的約束已變得無法負荷。
因此，在非平面電晶體之製造技術的領域中，需有所改善。
100、200、620‧‧‧硬遮罩層
102、202‧‧‧基板
104、104’、204‧‧‧化學放大型光阻(CAR)材料層
106、106’、206‧‧‧曝光線條
108、208‧‧‧改質區
110‧‧‧嵌段共聚物(BCP)材料
112、212‧‧‧第一聚合物區
114、214‧‧‧第二聚合物區
116、216‧‧‧圖案化之硬遮罩層
118、218‧‧‧溝渠
217‧‧‧開口
300、500‧‧‧表面
302‧‧‧聚合物刷
304‧‧‧光酸產生劑(PAG)
306‧‧‧EUV輻射
404‧‧‧酸
408‧‧‧溶劑沖洗
502‧‧‧聚苯乙稀刷
504‧‧‧附著
600‧‧‧開始的結構
602、630‧‧‧金屬線
604、610、618、626‧‧‧層間電介質(ILD)線
606、608‧‧‧額外的膜
612‧‧‧硬遮罩
614‧‧‧表面改質層
616‧‧‧聚合物層
622A-C、624A-C‧‧‧通孔位置
628A-C‧‧‧柱塞位置
697-699‧‧‧接縫
700‧‧‧半導體結構
702‧‧‧巨塊基板
704‧‧‧主動區
706‧‧‧隔離區
708‧‧‧閘極線
714‧‧‧閘極接點
716‧‧‧閘極接觸通孔
750‧‧‧閘極電極
752‧‧‧閘極電介質層
754‧‧‧電介質帽蓋層
760、908‧‧‧金屬互連
770‧‧‧層間電介質堆疊
800‧‧‧計算裝置
802‧‧‧板
804‧‧‧處理器
806‧‧‧通訊晶片
900‧‧‧插入件
902‧‧‧第一基板
904‧‧‧第二基板
906‧‧‧球格柵陣列
910、912‧‧‧通孔
914‧‧‧嵌入式裝置
第1A至1F圖描繪依據本發明實施例之在包含EUVL及BCP微影術二者的方法中之種種操作的平面視圖及對應橫剖面視圖，其中：第1A圖係沿著該平面視圖之a-a’軸所取得的平面視圖及對應橫剖面視圖，其描繪被塗層或設置在下伏層或基板之上的硬遮罩層；第1B圖係沿著該平面視圖之b-b’軸所取得的平面視圖及對應橫剖面視圖，其描繪被形成於第1A圖的結構上之EUVL曝光的化學放大型光阻(CAR)材料層；第1C圖係沿著該平面視圖之c-c’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在退火處理之後的第1B圖結構；第1D圖係沿著該平面視圖之d-d’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在退火CAR層之去除後的第1C圖結構；第1E圖係沿著該平面視圖之e-e’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在嵌段共聚物(BCP)材料之塗層及退火後的第1D圖結構；以及第1F圖係沿著該平面視圖之f-f’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在BCP材料之一部分的去除及硬遮罩層的圖案化之後，而提供圖案化之硬遮罩層的第1E圖結構。
第2A至2E圖描繪依據本發明實施例之在包含EUVL及BCP微影術二者的方法中之種種操作的平面視圖及對應橫剖面視圖，其中：第2A圖係沿著該平面視圖之a-a’軸所取得的平面視圖及對應橫剖面視圖，其描繪被塗層或設置在下伏層或基板上的硬遮罩層；第2B圖係沿著該平面視圖之b-b’軸所取得的平面視圖及對應橫剖面視圖，其描繪被形成於第2A圖的結構上之EUVL化學放大型光阻(CAR)材料層；第2C圖係沿著該平面視圖之c-c’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在CAR層的曝光部分之去除及硬遮罩層的曝光部分之表面處理後的第2C圖結構；第2D圖係沿著該平面視圖之d-d’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在嵌段共聚物(BCP)材料之塗層及退火後的第2C圖結構；以及第2E圖係沿著該平面視圖之e-e’軸所取得的平面視圖及對應橫剖面視圖，其描繪跟隨在BCP材料之一部分的去除及硬遮罩層的圖案化之後，而提供圖案化之硬遮罩層的第2D圖結構。
第3、4、及5圖描繪依據本發明實施例之在包含光活化膜的使用之方法中的種種操作，該光活化膜包含具有光酸產生劑(PAG)的聚苯乙烯或PMMA刷。
第6A至6L圖描繪依據本發明實施例之在自對齊通 孔及金屬圖案化的方法中代表種種操作之積體電路層的部分，其中：第6A圖描繪用於前一層金屬化結構之選項的平面視圖及對應橫剖面視圖；第6B圖描繪跟隨在形成層間電介質(ILD)線於第6A圖結構上面後之第6A圖結構的平面視圖及對應橫剖面視圖；第6C圖描繪跟隨在選擇性區分所有潛在通孔位置與所有柱塞位置後之第6B圖結構的平面視圖及對應橫剖面視圖；第6D1圖描繪跟隨在對第6C圖的下伏金屬及ILD線之暴露部分的不同聚合物添加後之第6C圖結構的平面視圖及對應橫剖面視圖；第6D2圖描繪依據本發明另一實施例之跟隨在下伏金屬及ILD線之暴露部分上的選擇性材料沉積後之第6B圖結構的橫剖面視圖；第6E圖描繪跟隨在一聚合物物質的去除後之第6D1圖結構的平面視圖及對應橫剖面視圖；第6F圖描繪跟隨在一聚合物物質去除時所打開之位置中的ILD材料形成後之第6E圖結構的平面視圖及對應橫剖面視圖；第6G圖描繪跟隨在通孔圖案化之後的第6F圖結構的平面視圖及對應橫剖面視圖；第6H圖描繪跟隨在通孔形成之後的第6G圖結構的 平面視圖及對應橫剖面視圖；第6I圖描繪跟隨在去除第二聚合物物質且以ILD材料置換之後之第6H圖結構的平面視圖及對應橫剖面視圖；第6J圖描繪跟隨在圖案化所選擇柱塞位置中的阻體或遮罩後之第6I圖結構的平面視圖及對應橫剖面視圖；第6K圖描繪跟隨在硬遮罩去除及ILD層凹陷後之第6J圖結構的平面視圖及對應橫剖面視圖；第6L圖描繪跟隨在金屬線形成後之第6K圖結構的平面視圖及對應橫剖面視圖。
第7A圖描繪依據本發明實施例之具有使用包含透過光可界定性配向所形成的圖案化硬遮罩層之處理方案所圖案化的一或多個特徵之非平面半導體裝置的橫剖面視圖。
第7B圖描繪依據本發明實施例之沿著第7A圖的半導體裝置之a-a’軸所取得的平面視圖。
第8圖描繪依據本發明一實施例的計算裝置。
第9圖描繪依據本發明一實施例而可形成的插入件。
【發明內容及實施方式】
將敘述用於化學輔助圖案之光可界定性配向層，以及用以形成用於化學輔助圖案之光可界定性配向層的方法。在以下說明中，將陳述諸如，特定的整合及材料狀態之許多特定的細節，以便提供本發明實施例之徹底的瞭解。對熟習本項技藝之人士而言，將呈明顯的是，本發明之實施 例可無需該等特定的細節而被實行。在其它的情況中，為避免不必要地混淆本發明之實施例，將不詳細地敘述諸如，積體電路設計佈局之熟知的特性。再者，應瞭解的是，在圖式中所顯示的種種實施例係示意性表示，且無需一定要予以按比例繪製。
在此所敘述之一或多個實施例係針對用於化學輔助圖案之光可界定性配向層的製造及應用。一些實施例係特別適合以產生10至50奈米節距圖案，例如，用於臨界尺寸層。在此所敘述之光可界定性配向層可在先進光阻的領域中提供優勢。在此所敘述之實施例可以以與現有技術相較之降低的成本致能持續的尺寸縮放。
為提供背景，高解析極紫外線微影術(EUV或EUVL)工具已展現圖案化至次16奈米尺寸的能力。用於在該等尺寸處之圖案化的主要路徑係透過化學放大型阻體(CAR)的持續使用。惟，目前的商用級CAR受限於圖案崩塌及解析度二者(例如，由於縱橫比、材料模數、分解性質、及大於約8奈米的擴散長度)。與此同時，定向自組裝(DSA)已顯示成功，但僅在具有挑戰性並且製造昂貴的預圖案上(例如，用於包含電子束寫入預圖案或由多重處理操作所產生之圖案的應用)。
依據在此所敘述之一或多個實施例，EUVL的能力係利用以形成定向的、密集的預圖案。EUVL曝光被進一步使用以在該等預圖案的去除時，提供選擇性頂部表面改質。當與嵌段共聚物(BCP)的自然傾向耦合至微相分離 時，圖案化特性係有利地獨立小型化至超過可能使用任一技術的程度。EUVL方法及包含相分離BCP之方法的組合可被實施，用以克服所個別施加之任一技術的相關聯缺點。亦即，EUVL本身會遭受圖案崩塌/圖案粗糙/降低之膜厚度，其可由於減少的光子吸收率以及薄膜效應所導致。另一方面，在缺少化學或地形預圖案中，BCP配向係隨機的。
為提供進一步背景，目前科技現狀之密集的邏輯圖案化倚重於193奈米(nm)液浸技術。由於繞射限制，該技術係受限於大約80奈米節距之單程最小的解析度。因而，所期望的是，用於未來之邏輯技術的密集圖案化可需要直至六個193奈米個別的遮罩操作，以便實現最苛求的處理層。由於與此多程圖案化方案之實施相關聯的挑戰(例如，成本及技術的)，目前正發展若干替代方案。EUVL就係一該技術，但大量製造(HVM)的準備已受到低功率源及光阻圖案化限制所阻礙。例如，存在有圖案崩塌及高的線寬粗糙度(LWR)之傾向。為了要定向組裝，BCP的使用需要預圖案化，且因此，無法被單獨地實施。
依據本發明之一或多個實施例，將敘述可被實施以克服通常與EUVL相關聯之圖案崩塌的方法。因為光阻並未被顯影，且僅係使用以化學地改質在下面的基板，所以可避免圖案崩塌。此外，因為在此所實施之EUVL僅在去除之前用以改質表面性質而非用於最後的圖案轉移，所以可解決LWR問題。在實施例中，係使極低劑量、高LWR之 EUVL阻體預圖案化變成可能，而藉由改善晶圓的輸貫量及增進預圖案的品質以進一步增強在此所敘述之方法。因為可實施EUVL以形成化學不同的圖案，所以可促進BCP之輕便的定向組裝。在一實施例中，密集圖案係以少至兩個微影操作(僅其中一者係曝光操作)對如上述之前的六倍需求而達成。
在方法的第一代表性類別中，酸敏硬遮罩與底層配對係使用化學放大型阻體以圖案化，而無需該阻體的顯影。例如，第1A至1F圖描繪依據本發明實施例之在包含EUVL及BCP微影術二者的方法中之種種操作的平面視圖及對應橫剖面視圖。
請參閱第1A圖，沿著該平面視圖之a-a’軸所取得的平面視圖及對應橫剖面視圖描繪被塗層或設置在下伏層或基板102之上的硬遮罩層100。合適的硬遮罩材料係根據圖案化之特定應用而被敘述於下文，做為用於適用之下伏層或基板102的選擇。在實施例中，硬遮罩層100係聚合耐蝕刻硬遮罩材料，其係藉由旋轉澆注至下伏層或基板102之上而形成。跟隨在旋轉澆注之後，該硬遮罩材料被退火以方便溶劑揮發及膜緻密。而且，該硬遮罩材料的熱交聯亦可發生。在實施例中，硬遮罩材料包含類似於在商用化學放大型阻體中所實現之某種形式的“開關”。此化學開關被包含以便在隨後的處理操作中不同地化學轉換硬遮罩材料或硬遮罩材料的一部分，例如，在接下來程序中自鹼不可溶性至鹼可溶性狀態(諸如，RCO-OR至RCO- OH)。該開關可係聚合物結合的或摻合的。該開關可被均勻地分散在整個硬遮罩材料的基體(matrix)，或可由於在旋轉澆注材料的表面處之自由能量中的改變而變成表面自分凝。硬遮罩材料的開關材料或成分可經由隨後的塗層操作而被附加地固定至硬遮罩層，或可被包含在形成於硬遮罩材料上之隨後所形成的阻體聚合物中。該化學開關無需一定要被化學放大，且可係添加的(例如，質子化或氧化)或減去的(例如，酯水解)。
請參閱第1B圖，沿著該平面視圖之b-b’軸所取得的平面視圖及對應橫剖面視圖，其描繪被形成於第1A圖的結構上之化學放大型光阻(CAR)材料層104。在實施例中，化學放大型光阻材料層104係旋轉澆注至退火的硬遮罩層100上。EUVL曝光係接著執行，用以在CAR層104中提供曝光線條106。惟，該CAR層104並未被顯影。應理解的是，對入射光化性光子之CAR層104的曝光產生豐富量的催化酸，其可與CAR層104的聚合物反應，以促進脫保護反應。在一該實施例中，相較於未曝光區，顯著更大量的酸係在曝光區中產生。
請參閱第1C圖，沿著該平面視圖之c-c’軸所取得的平面視圖及對應橫剖面視圖描繪跟隨在退火處理之後的第1B圖結構。在實施例中，退火第1B圖之曝光的CAR層104將致使在曝光線條106中所產生的酸與硬遮罩層100之頂部表面相互作用，用以局部地改質硬遮罩層100之表面性質，而在其中形成改質區108。該改質區108對應曝 光影像106。跟隨在退火之後，由於退火及在CAR層104(現指定為層104’以表示退火的CAR層)中所產生的酸之對應遷移的緣故，影像106實際上可變成稍為變寬的潛像106’。
請參閱第1D圖，沿著該平面視圖之d-d’軸所取得的平面視圖及對應橫剖面視圖，描繪跟隨在包含退火曝光線條106’的退火CAR層104’之去除後的第1C圖結構。未曝光的退火CAR層104’以及退火之曝光線條106’的剝離，造成硬遮罩層100具有對應原始EUVL圖案化之改質區108於其中。
在實施例中，成像的及退火的CAR層104’係藉由溶劑處理而予以去除，其並未可感知地改變硬遮罩層100之改質區108與未改質區間的酸性表面化學中之差異。維持酸性表面化學中之差異將確保隨後所形成的BCP層能充分地分凝。在一該實施例中，該溶劑係諸如，但未受限於丙酮、二甲基甲醯胺(DMF)、或二甲基亞碸(DMSO)之極性非質子溶劑。依據另一實施例，可使用兩種或更多種溶劑以去除退火的CAR層104’。在該等實施例中，第一溶劑可係“剝離溶液”，其可係酸性或鹼性性質及水溶性基或溶劑基。例如，水溶性基剝離溶液可係TMAH在水中，以及溶劑基剝離溶液可係TMAH在諸如，丙酮、DMF、或DMSO的極性非質子媒質中。
請參閱第1E圖，沿著該平面視圖之e-e’軸所取得的平面視圖及對應橫剖面視圖描繪跟隨在嵌段共聚物 (BCP)材料110之塗層及退火後的第1D圖結構。在實施例中，BCP材料係旋轉澆注至化學預圖案化的硬遮罩層100(其包含改質區108)上。預圖案108的極性依據化學類似性而定向BCP，用以提供第一聚合物區112及第二聚合物區114，該第一聚合物區112及第二聚合物區114具有對應改質區108之圖案的交替圖案。在代表性的實施例中，對於聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)之情況，PMMA部分被驅動朝向極區，而對於PS部分，相反係真。在一實施例中，圖案倍增亦可根據預圖案的合理使用，以致使PMMA可由於其依據卡方(chi*N)乘積之對微相分離的自然傾向，而與預圖案化的硬遮罩以小於1：1的關係直接配向，且仍維持週期性幾何形狀。例如，圖案倍增的程度可藉由調變BCP中之聚合物的長度而予以修正。
雖然將PS-b-PMMA敘述做為代表性實施例，但應理解的是，可使用許多不同的材料，諸如二嵌段共聚物、三嵌段共聚物(例如，ABA或ABC)、或均聚物之自分凝組合。在舉例而非為限制之方式下，可依據實施例而被使用之其他合適的材料包含聚苯乙烯-b-聚氧化乙烯(PS-b-PEO)、聚苯乙烯-b-異戊二烯(PS-b-PI，Pt)、4-叔丁基苯乙烯-嵌段-甲基丙烯酸甲酯(PtBS-b-PMMA)、聚苯乙烯-b-聚(五氟苯乙烯)(PS-b-PFS)、聚苯乙烯-b-聚(丙烯酸)(PS-b-PAA)、聚苯乙烯-b-聚-2-乙烯基吡啶(PS-b-P2VP)、聚乙烯-聚二甲基矽氧烷(PE-PDMS)、 聚苯乙烯-b-聚乳酸(PS-b-PLA)(PDLA)、聚苯乙烯-b-聚二甲基矽氧烷(PS-b-PDMS)、聚(鄰苯二甲酸乙二醇酯)-聚乳酸(PEP-PLA)、聚苯乙烯-b-聚-4-乙烯基吡啶(PS-b-P4VP)、聚(苯乙烯)-b-聚(羥基)(PS-b-PHOST)、或其類似物。
請參閱第1F圖，沿著該平面視圖之f-f’軸所取得的平面視圖及對應橫剖面視圖描繪跟隨在BCP材料之一部分的去除及硬遮罩層100的圖案化之後，而提供圖案化之硬遮罩層116的第1E圖結構。在實施例中，因為相較於PS之PMMA的耐蝕刻性小很多，所以第1E圖之圖案化的BCP層110係暴露至適用於PMMA之選擇性去除的濕或乾蝕刻化學。因而，當與下伏引導圖案(如硬遮罩層100中之改質區108)的性質耦合時，將達成定向的及選擇性的圖案轉移，而暴露出硬遮罩層100的改質區108。剩餘的溝渠118之圖案可藉由硬遮罩層100的蝕刻而被轉移至下伏之硬遮罩層100內，用以提供圖案化的硬遮罩層116。圖案化的硬遮罩層116之圖案可被接著轉移至隨後的下伏層或結構，其實例將在下文更詳細地加以敘述。在圖案化的硬遮罩層116上所剩餘之上覆層112可予以去除或保留，以供隨後的處理操作之用。在任一情況中，就整體而言，用於化學輔助圖案之光可界定性配向處理方案係使用以製造圖案化的硬遮罩，其本身可被使用於隨後的圖案化操作。
在方法的第二代表性類別中，鹼敏硬遮罩與底層配對 係使用化學放大型阻體而伴隨該阻體的顯影以圖案化。例如，第2A至2E圖描繪依據本發明實施例之在包含EUVL及BCP微影術二者的方法中之種種操作的平面視圖及對應橫剖面視圖。
請參閱第2A圖，沿著該平面視圖之a-a’軸所取得的平面視圖及對應橫剖面視圖描繪被塗層或設置在下伏層或基板202上的硬遮罩層200。合適的硬遮罩材料係根據圖案化之特定應用而被敘述於下文，做為用於適用之下伏層或基板202的選擇。在實施例中，硬遮罩層200係聚合耐蝕刻硬遮罩材料，其係藉由旋轉澆注至下伏層或基板202之上而形成。跟隨在旋轉澆注之後，該硬遮罩材料被退火以促進溶劑揮發及膜緻密。而且，該硬遮罩材料的熱交聯亦可發生。依據實施例，硬遮罩層200並不需要與上述第一代表性方法相似的“開關”。取代在硬遮罩層200內依賴“開關”以產生必要的預圖案化，依據第二代表性類別之方法的預圖案化係在CAR層204的顯影期間或之後提供，該CAR層204係在硬遮罩層200的上面形成。
請參閱第2B圖，沿著該平面視圖之b-b’軸所取得的平面視圖及對應橫剖面視圖描繪被形成於第2A圖的結構上之化學放大型光阻(CAR)材料層204。在實施例中，化學放大型光阻材料層204係旋轉澆注至退火的硬遮罩層200上。EUVL曝光係接著執行，曝光後烘烤(PEB)跟隨在後，用以在CAR層204中提供曝光線條206。應理解的是，由曝光後烘烤(PEB)所跟隨之對入射光化性光子 的CAR層204之曝光產生豐富量的催化酸，其可與CAR 204的聚合物反應，以促進脫保護反應。在一該實施例中，相較於未曝光區，顯著更大量的酸係在曝光區中產生，而使其在隨後的顯影操作中呈現可顯影。
請參閱第2C圖，沿著該平面視圖之c-c’軸所取得的平面視圖及對應橫剖面視圖，描繪跟隨在以圖案化處理去除曝光線條206而在CAR層204中形成開口217後的第2B圖結構。圖案化處理可使用四甲基氫氧化銨(TMAH)顯影。在實施例中，於顯影處理期間，TMAH可在曝光區中呈現表面化學中的改變，而僅為了在硬遮罩層200中產生改質區208。該等改質區208對應曝光線條206。因為改質區208係表面處理的結果，所以改質區208並不會以在實施第一代表性方法時所觀察到之程度延伸到硬遮罩層200內。在實施例中，改質區208可能完全不會延伸到硬遮罩層200內。例如，改質區208可由僅沿著硬遮罩層200之頂部表面而存在的配位體或刷所形成。在一該實施例中，保護的矽烷醇之裂解導致自疏水性至親水性的開關(例如，[Si]-O-SiMe3→[Si]-OH)。在一實施例中，以TMAH之曝光阻體的典型顯影係在曝光之後執行，但隨後以水沖洗，而去除全部的TMAH。因而，在某些實施例中，該曝光的剝離導致硬遮罩層200具有對應原始EUVL圖案化之改質區208於其中。
依據附加之實施例，PS或PMMA聚合物刷(未顯示)可在阻體塗層、曝光、及顯影之前，經由鹼敏感聯動 而被嫁接至硬遮罩200的頂部表面。在該等實施例中，於曝光線條206之顯影期間對TMAH的暴露僅去除曝光區中之聚合物刷。因而，聚合物刷的去除僅導致曝光區中之表面化學中的改變，且因此，在硬遮罩層200中產生對應原始EUVL圖案化的改質區208。
依據附加之實施例，取代依賴TMAH以改變硬遮罩層200的疏水性，要形成改質區208而對曝光區之化學改變係藉由在TMAH中包含表面嫁接劑，或藉由在緊隨著TMAH顯影之後(亦即，在乾燥之前)使用第二水性的或含醇的處理而實現。在舉例而非為限制之方式下，功能化可包含經由硬遮罩與無機酸(例如，磷酸)或有機酸(例如，羧酸)之反應的功能化。額外的實施例可包含跟隨在TMAH顯影後之氣體處理的使用。例如，該等曝光表面可以以臭氧處理或氧灰化處理氧化。為了要避免CAR層204的未曝光區之不需要的增溶，功能化應係相對迅速的處理。例如，該功能化處理可係五分鐘或更少。在特定的實施例中，該功能化處理可係少於一分鐘。
依據另一附加之實施例，CAR層204係負色調阻體。在該實施例中，與先前之段落中所敘述的實施例相似地，負色調顯影處理可緊跟在曝光之硬遮罩的表面處理之後，用以形成改質區208。替代地，負色調光阻係在其中表面嫁接劑被包含於有機溶劑顯影劑之中使用。在該實施例中，未曝光之硬遮罩層200係藉由顯影劑而功能化，用以形成改質區208，且其後的表面處理可予以省略。
在實施例中，CAR層204的剩餘部分係藉由溶劑處理而予以去除，其並未可感知地改變硬遮罩層200之改質區208與未改質區間的疏水性中之差異。維持表面化學中之差異將確保隨後所形成的BCP層能充分地分凝。在一該實施例中，該溶劑係諸如，但未受限於丙酮、DMF、或DMSO之極性質子溶劑。依據另一實施例，可使用兩種或更多種溶劑以去除CAR層204的剩餘部分。
請參閱第2D圖，沿著該平面視圖之d-d’軸所取得的平面視圖及對應橫剖面視圖描繪跟隨在CAR層204的剩餘部分之去除及嵌段共聚物(BCP)材料210之塗層及退火後的第2C圖結構。在實施例中，BCP材料係旋轉澆注至化學預圖案化的硬遮罩層200(其包含改質區208)上。改質區208之疏水性的差異依據化學類似性而定向BCP，用以提供第一聚合物區212及第二聚合物區214，該第一聚合物區212及第二聚合物區214具有對應改質區208之圖案的交替圖案。在代表性的實施例中，對於PS-b-PMMA之情況，PMMA部分被驅動朝向改質區，而PS部分被驅動至未改質區。在一實施例中，圖案倍增亦可根據預圖案的合理使用，以致使PMMA可由於其依據卡方(chi*N)乘積之對微相分離的自然傾向，而與預圖案化的硬遮罩以小於1：1的關係直接配向，且仍維持週期性幾何形狀。例如，圖案倍增的程度可藉由調變BCP中之聚合物的長度而予以修正。
雖然將PS-b-PMMA敘述做為示例性實施例，但應理 解的是，可使用許多不同的材料，諸如二嵌段共聚物、三嵌段共聚物(例如，ABA或ABC)、或均聚物之自分凝組合。在舉例而非為限制之方式下，可依據實施例而被使用之其他合適的材料包含聚苯乙烯-b-聚氧化乙烯(PS-b-PEO)、聚苯乙烯-b-異戊二烯(PS-b-PI，Pt)、4-叔丁基苯乙烯-嵌段-甲基丙烯酸甲酯(PtBS-b-PMMA)、聚苯乙烯-b-聚(五氟苯乙烯)(PS-b-PFS)、聚苯乙烯-b-聚(丙烯酸)(PS-b-PAA)、聚苯乙烯-b-聚-2-乙烯基吡啶(PS-b-P2VP)、聚乙烯-聚二甲基矽氧烷(PE-PDMS)、聚苯乙烯-b-聚乳酸(PS-b-PLA)(PDLA)、聚苯乙烯-b-聚二甲基矽氧烷(PS-b-PDMS)、聚(鄰苯二甲酸乙二醇酯)-聚乳酸(PEP-PLA)、聚苯乙烯-b-聚-4-乙烯基吡啶(PS-b-P4VP)、聚(苯乙烯)-b-聚(羥基)(PS-b-PHOST)、或其類似物。
請參閱第2E圖，沿著該平面視圖之e-e’軸所取得的平面視圖及對應橫剖面視圖描繪跟隨在BCP材料之一部分的去除及硬遮罩層200的圖案化之後，而提供圖案化之硬遮罩層216的第2D圖結構。在實施例中，因為相較於PS之PMMA的耐蝕刻性小很多，所以第2D圖之圖案化的BCP層210係暴露至適用於PMMA之選擇性去除的濕或乾蝕刻化學。因而，當與下伏引導圖案(如硬遮罩層200中之改質區208)的性質耦合時，將達成定向的及選擇性的圖案轉移，而暴露出硬遮罩層200的改質區208。剩餘的溝渠218之圖案可藉由硬遮罩層200的蝕刻而被轉 移至下伏之硬遮罩層200內，用以提供圖案化的硬遮罩層216。圖案化的硬遮罩層216之圖案可被接著轉移至隨後的下伏層或結構，其實例將在下文更詳細地加以敘述。在圖案化的硬遮罩層116上所剩餘之上覆層212可予以去除或保留，以供隨後的處理操作之用。在任一情況中，就整體而言，用於化學輔助圖案之光可界定性配向處理方案係使用以製造圖案化的硬遮罩，其本身可被使用於隨後的圖案化操作。
在方法的第三代表性類別中，係對硬遮罩執行聚合材料的酸催化附著。例如，要製備用於嵌段共聚物組合之預圖案化表面的選擇性方法包含光活化膜的使用，該光活化膜包含具有光酸產生劑(PAG)的聚苯乙烯或PMMA刷。在曝光時，PAG產生酸，其以比在缺少酸的情況下所要求之溫度更低的溫度對硬遮罩表面催化聚合物刷的附著。因而，例如，以EUVL之聚合材料的選擇性曝光允許預圖案被形成在硬遮罩表面上。
在第三代表性類別之方法的代表性實施例中，第3、4、及5圖描繪包含光活化膜的使用之方法中的種種操作，該光活化膜包含具有光酸產生劑(PAG)的聚苯乙烯或PMMA刷。請參閱第3圖，具備氫氧化物(OH)配位體之表面300具有設置在該處上面的聚合物刷302及相關聯的PAG 304。例如，聚合物刷302及PAG 304可被結合至樹脂(未顯示)內，該樹脂係設置在該表面300上。第3圖的結構係曝光至EUV輻射306，用以轉換PAG 304至 酸404，如第4圖中所描繪地。第4圖之結構被接著加熱且以溶劑沖洗408處理，而提供第5圖的結構。
請參閱第5圖，在實例中，聚苯乙烯刷502係因而附著504至表面500。因此，請共同參閱第3至5圖，可對表面執行刷的酸催化附著。附著係限制於被曝光至EUV輻射306之第3圖結構的區域。在一實施例中，為增強附著的選擇性，刷聚合物或表面(或二者)可設計為亦由該酸所激活。因此，酸需要產生反應物和催化該等附著反應。而且，對表面500之刷502的附著可以以比在缺少酸404的情況下所要求之溫度更低的溫度實現。應理解的是，在此所構想之策略無需一定要受限於刷聚合物，且可適用於諸如，但未受限於磷酸、羧酸、等等之其他表面嫁接劑的使用。
在第四代表性類別之方法中，係執行無機膜及單分子層的定向圖案化。例如，用以定向BCP組合所需之化學資訊可被直接圖案化至表面內，而無需CAR層。在該設想情況中，需要高的EUV吸收膜，用以在可接受的限度保持曝光劑量。在一實施例中，係使用包含諸如，疏水性硫醇類之有機配位體的高吸收過渡金屬奈米粒子，其中曝光從金屬核心釋放出配位體，而在曝光區域中導致自疏水性至親水性之在極性中的開關。類似之方法可在高吸收薄金屬膜上使用自組裝單分子層而獲得。
在光可界定性配向層的代表性應用中，此處所敘述之一或多個實施例係針對自對齊通孔及柱塞圖案化。在此所 敘述之處理的自對齊觀點可根據定向自組裝(DSA)機制，如下文所更詳細敘述的。然而，應瞭解的是，可使用選擇性成長機制以取代以DSA為主的方法，或與以DSA為主的方法結合。在實施例中，此處所敘述之處理使包含圖案化硬遮罩層之自對齊金屬化處理方案的實現能用於線特徵製造的末端，該圖案化硬遮罩層係透過光可界定性配向而形成。
在提供的背景下，小於約80奈米節距之特徵的圖案化及配向需要許多光罩和關鍵配向策略，就半導體製造處理而言，其係極昂貴的。大致地，在此所敘述之實施例包含根據下伏層的位置之金屬及通孔圖案的製造。也就是說，與習知之由上而下的圖案化方法對照地，金屬互連處理被有效地反轉，而自前一層往上建立。此係與其中層間電介質(ILD)先被沉積，而用於金屬及通孔層之圖案隨後在其中圖案化的習知方法形成對照。在習知之方法中，對前一層之配向係使用微影掃描器配向系統而執行。然後，再將ILD蝕刻掉。
更特別地，一或多個實施例係針對使用下伏金屬做為模板，用以在金屬之間建立導電性通孔及非導電性空間或障礙物(稱做“柱塞”)的方法。根據定義，通孔係使用以在前一層金屬圖案上著陸。在此方面，此處所敘述之實施例致能更強大的互連製造方案，因為不再依賴藉由微影術裝備的配向。該互連製造方案可使用以節省許多配向/曝光，可使用以增進電性接觸(例如，藉由降低通孔電 阻)，以及可使用以降低利用習知方法以圖案化該等特徵所需之總處理操作和處理時間。
如下文所描繪地，在此所敘述的自對齊通孔及金屬圖案化方法可包含一或多個以下之觀點或屬性：(a)致能由下而上的超自對齊通孔/金屬圖案化處理；(b)使用前一層金屬以定向在上面所形成的層上之通孔的位置；(c)產生每一個可能的通孔及金屬線末端位置，但僅保持所需或所欲之通孔及金屬線末端位置的處理；(d)通孔及金屬線末端的位置和形狀係由前一層圖案所預先形成；(e)在下面及在上面之金屬的交叉點自然地形成充分自對齊的通孔位置；(f)通孔及柱塞位置、尺寸、及形狀係藉由來自下伏金屬層之預先存在的光柵微影術而界定；(g)通孔及柱塞微影術係僅需用以選擇一或另一者，且並不影響特徵的位置、形狀或尺寸(例如，LWR係無關緊要的)；(h)在此所敘述之處理可特徵化為上下翻轉的雙鑲嵌或通孔/柱塞第一方法；(i)對應的微影術光阻設計可被簡化，因為較大的容許度係在層內之通孔及柱塞位置的選擇中獲得(此可稱做“桶”方法，其中光阻只被使用以填充複數個所產生的孔，而僅某些孔係隨後選擇將予以保持或刪除)；(j)LWR並非關鍵且更快的組體可被使用；(k)特徵的尺寸可被製成單一形狀及尺寸，且可適用於電子束直接寫入(EBDW)處理；以及(l)通孔設計規則被簡化且所有可能的通孔係允許在任何幾何組態中，其中通孔的尺寸係由在上面及在下面之金 屬的交叉點所完全界定。
第6A至6L圖描繪依據本發明實施例之在自對齊通孔及金屬圖案化的方法中代表種種操作之積體電路層的部分。在各自所敘述之操作處的各個圖解中，平面視圖係顯示在左手側，以及對應橫剖面視圖係顯示在右手側。該等視圖將在此被稱作對應橫剖面視圖及平面視圖。
第6A圖描繪依據本發明實施例之用於前一層金屬化結構之選項的平面視圖及對應橫剖面視圖。請參閱平面視圖及對應橫剖面視圖選項(a)，開始的結構600包含金屬線602及層間電介質(ILD)線604的圖案。該開始的結構600可在光柵狀圖案中以被間隔於恆定節距且具有恆定寬度的金屬線予以圖案化(例如，用於DSA實施例，且無需一定要用於定向選擇性成長實施例)，如在第6A圖中所描繪的。例如，該圖案可藉由節距減半或節距四分法而被製造出。在其他實施例中，該圖案係使用處理方案以形成，該處理方案包含透過光可界定性配向所形成之圖案化硬遮罩層的製造，如上文所敘述的。諸如，在橫剖面視圖中被顯示做為實例之線602’的一些線可以與下伏之通孔相關聯。
請再參閱第6A圖，替代性選項(b)-(f)解決其中額外的膜被形成(例如，被沉積、成長、或留下成為由上一圖案化處理所剩餘之人工產物)於金屬線602及層間電介質線604之一或二者的表面上之情勢。在實例(b)中，額外的膜606係設置於層間電介質線604上。在實例 (c)中，額外的膜608係設置於金屬線602上。在實例(d)中，額外的膜606係設置於層間電介質線604上，以及額外的膜608係設置於金屬線602上。再者，雖然金屬線602及層間電介質線604係在(a)中描繪成為共平面，但在其他實施例中，它們係非共平面的。例如，在(e)中，金屬線602在層間電介質線604的上面凸出。在實例(f)中，金屬線602係凹陷在層間電介質線604的下面。
請再參閱實例(b)-(d)，額外的層(例如，層606或608)可被使用做為硬遮罩(HM)或保護層，或可被使用以致能下文所敘述之與隨後處理操作相關聯的選擇性成長及/或自組裝。該等額外的層亦可被使用以保護ILD線於進一步的處理。此外，針對相似的理由，在該等金屬線上選擇性地沉積另一材料可係有利的。請再參閱實例(e)及(f)，亦可以以保護/HM材料的任何組合使ILD線或金屬線在任一或二者表面上凹陷。就整體而言，在此階段存在有許多的選項，用以最終地製備下伏表面以供選擇性或定向的自組裝處理之用。
在實施例中，如在整個本說明書中使用的，諸如層間電介質線604之材料的層間電介質(ILD)材料係由電介質或絕緣材料的層所組成，或包含電介質或絕緣材料的層。合適的電介質材料之實例包含，但未受限於矽的氧化物(例如，二氧化矽(SiO2))、矽的摻雜氧化物、矽的氟化氧化物、矽的碳摻雜氧化物、本項技藝中所已知的種 種低k電介質材料、及其組合。例如，該層間電介質材料可藉由諸如，化學氣相沉積(CVD)、物理氣相沉積(PVD)之習知技術，或藉由其他沉積方法而予以形成。
在實施例中，亦如在整本說明書中使用的，諸如金屬線602之材料的互連材料係由一或多個金屬，或其他的導電性結構所組成。常見的實例係銅線及結構的使用，其可在銅與周遭ILD材料之間包含或不包含勢壘層。如在此所使用的，術語金屬包含多重金屬的合金、堆疊、及其他組合。例如，金屬互連線可包含勢壘層、不同金屬或合金的堆疊、等等。互連線亦可在本項技藝中被偶而稱作軌跡、佈線、線、金屬、或簡稱地稱作互連。如下文將進一步敘述地，下方互連線的頂部表面可被使用於自對齊的通孔及柱塞形成。
在實施例中，如亦在整個本說明書中使用的，諸如層606或608之若被包含做為硬遮罩時的硬遮罩材料係由電介質材料所組成，該電介質材料係與層間電介質材料不同。在一實施例中，可將不同的硬遮罩材料使用在不同的區域中，以便提供彼此互相不同的成長或蝕刻選擇性，以及提供不同的成長或蝕刻選擇性至下伏的電介質和金屬層。在一些實施例中，硬遮罩層包含矽之氮化物的層(例如，氮化矽)或矽之氧化物的層、或二者、或其組合。其他合適的材料可包含碳基之材料。在另一實施例中，硬遮罩材料包含金屬物質。例如，硬遮罩或其他的上覆材料可包含一層鈦或另一金屬之氮化物(例如，氮化鈦)。諸如 氧之潛在較少量的其他材料可包含於該等層的一或多者之中。替代地，在本項技藝中所已知之其他的硬遮罩層可根據特殊之實施而被使用。該等硬遮罩層可藉由CVD、PVD，或藉由其他沉積方法而予以形成。
應瞭解的是，與第6A圖相關聯所敘述之該等層和材料係大致形成於諸如，積體電路之下伏裝置層的下伏半導體基板或結構上，或下伏半導體基板或結構的上方。在實施例中，下伏半導體基板代表被使用以製造積體電路的一般工件物。該半導體基板常包含矽或另一半導體材料的晶圓或其他部件。合適的半導體基板包含，但未受限於單晶矽、多晶矽、及矽在絕緣體上(SOI)、以及由其他半導體材料所形成的類似基板。根據製造之階段，半導體基板常包含電晶體、積體電路、及其類似者。該基板亦可包含半導體材料、金屬、電介質、摻雜物、以及在半導體基板中常見的其他材料。而且，在第6A圖中所描繪的結構可被製造在下伏較低層次的互連層上。
第6B圖描繪依據本發明實施例之跟隨在形成層間電介質(ILD)線610於第6A圖結構上面後之第6A圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’及c-c’而分別取得的平面視圖及對應橫剖面視圖(a)及(c)，ILD線610係形成於與下伏線604之方向垂直的光柵結構中。在實施例中，線610之材料的掩蓋膜係藉由化學氣相沉積或類似技術而予以沉積。在實施例中，掩蓋膜係接著使用微影術及蝕刻處理以圖案化，其可包含例如，以間隔 物為主之四倍圖案化(SBQP)或節距四分法。應瞭解的是，線610的光柵圖案可藉由許多的方法而予以製造，包含EUV及/或EBDW微影術、定向自組裝、等等。在其他實施例中，線610的光柵圖案係使用處理方案以形成，該處理方案包含透過光可界定性配向所形成之圖案化硬遮罩層的製造，如上文所敘述的。
如將在下文更詳細敘述地，隨後的金屬層將因此以相對於前一金屬層之正交方向圖案化，因為線610的光柵係與下伏結構的方向正交。在實施例中，單一193奈米微影術遮罩係以精密對齊使用至前一金屬層602(例如，線610的光柵在X中與前一層’柱塞’圖案對齊，以及在Y中與前一金屬光柵對齊)。請參閱橫剖面結構(b)及(d)，硬遮罩612可在電介質線610上形成，或在電介質線610的圖案化以後被保持。硬遮罩612可被使用以在隨後的圖案化操作期間保護線610。如將在下文更詳細敘述地，在光柵圖案中之線610的形成暴露出前一金屬線602及前一ILD線604(或在602/604上之對應硬遮罩層)的區域。該等暴露區對應其中金屬被暴露之所有可能的未來通孔位置。在一實施例中，前一層金屬層(例如，線602)在處理流程中之此點被保護、標記、拂刷、等等。
第6C圖描繪依據本發明實施例之跟隨在選擇性區分所有潛在通孔位置與所有柱塞位置後之第6B圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c- c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，在ILD線610的形成後，表面改質層614係形成於下伏之ILD線604的暴露區上。在實施例中，表面改質層614係電介質層。在實施例中，表面改質層614係由選擇性之由下而上的成長方法所形成。在一該實施例中，該由下而上的成長方法包含定向自組裝(DSA)刷塗，其具有在ILD線604上，或替代地，在金屬線602上(或被沉積或成長於下伏之金屬或ILD材料上的犧牲層上)優先組合的一聚合物成分。
第6D1圖描繪依據本發明實施例之跟隨在對第6C圖的下伏金屬及ILD線之暴露部分的不同聚合物添加後之第6C圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，在下伏金屬/ILD 602/604光柵之暴露部分上的定向自組裝(DSA)或選擇性成長係使用以形成中界線616，而交變的聚合物或交變的聚合物成分在ILD線610之間。例如，如所顯示的，聚合物616A(或聚合物成分616A)係形成於第6C圖之層間電介質(ILD)線604的暴露部分上或上方，而聚合物616B(或聚合物成分616B)係形成於第6C圖之金屬線602的暴露部分上或上方。雖然聚合物616A係形成於與第6C圖相關聯所敘述的表面改質層614之上或上方(請參閱第6D1圖的橫剖面視圖(b)及(d))，但應瞭解的是，在其他實施例中，表面改質層614可被省略，且交變的聚合物或 交變的聚合物成分可代替地被直接形成於與第6B圖相關聯所敘述的結構中。
請再參閱第6D1圖，在實施例中，一旦下伏結構(例如，第6A圖的結構600)的表面已被製備(例如，諸如第6B圖的結構或第6C圖的結構)或係直接使用，則諸如聚苯乙烯-聚甲基丙烯酸甲酯(PS-PMMA)之50-50二嵌段共聚物就塗層在基板上且退火以驅動自組裝，而導致第6D1圖之聚合物616A/聚合物616B。在具備適當表面能量情形的一該實施例中，該等嵌段共聚物根據ILD線610之間所暴露的下伏材料而分凝。例如，在特定的實施例中，聚苯乙烯與下伏金屬線602(或對應的金屬線帽蓋或硬遮罩材料)的暴露部分選擇性地對齊。另一方面，聚甲基丙烯酸甲酯與ILD線604(或對應的金屬線帽蓋或硬遮罩材料)的暴露部分選擇性地對齊。
因此，在實施例中，如在ILD線610之間所暴露的下伏金屬及ILD格柵係重新創造於嵌段共聚物(BCP，亦即，聚合物616A/聚合物616B)中。若BCP節距係與下伏光柵節距相當的話，此可特別地係如此。在一實施例中，聚合物格柵(聚合物616A/聚合物616B)係堅固以對抗來自完美格柵之某些小的偏差。例如，若其中完美格柵將具有金屬，而小的柱塞有效地放置氧化物或其類似材料時，則仍可獲得完美的聚合物616A/聚合物616B格柵。惟，在一實施例中，由於ILD線光柵係理想化光柵結構而無ILD支架之金屬斷裂，所以可能必須要使ILD表面成 為中性，因為在該情況中，二者類型之聚合物(616A及616B)將暴露至似ILD材料，而僅一類型係曝露至金屬。
在實施例中，塗層之聚合物(聚合物616A/聚合物616B)的厚度係與在其位置中所最終形成之ILD的最終厚度約略相同，或稍為更厚。在實施例中，如將在下文更詳細敘述地，聚合物格柵並不像蝕刻阻體一樣地，而是像用以在其周圍最終地成長永久ILD層之搭架一樣地被形成。因此，聚合物616(聚合物616A/聚合物616B)的厚度可係重要的，因為其可被使用以界定隨後所形成之永久ILD層的最終厚度。也就是說，在一實施例中，第6D1圖中所示的聚合物光柵可以以概略相同厚度之ILD光柵加以最終地置換。
在實施例中，如上述，第6D1圖之聚合物616A/聚合物616B的光柵係嵌段共聚物。在一該實施例中，嵌段共聚物分子係由共價鍵合的單體之鏈所形成的聚合物分子。在嵌段共聚物中，具有至少兩種不同類型的單體，且該等不同類型的單體係主要包含在不同嵌段，或連續序列的單體內。所描繪之嵌段共聚物分子包含聚合物616A之嵌段及聚合物616B之嵌段。在實施例中，聚合物616A之嵌段主要包含共價鏈接的單體A之鏈(例如，A-A-A-A-A...)，而聚合物616B之嵌段主要包含共價鏈接的單體B之鏈(例如，B-B-B-B-B...)。單體A及B可表示本項技藝中所已知之嵌段共聚物中所使用的任何不同類型的單 體。以舉例之方式，單體A可表示用以形成聚苯乙烯的單體，以及單體B可表示用以形成聚甲基丙烯酸甲酯(PMMA)的單體，但本發明並未因而受限。在其他實施例中，可具有超過兩個的嵌段。此外，在其他實施例中，該等嵌段各可包含不同類型的單體(例如，各嵌段本身可係嵌段共聚物)。在一實施例中，聚合物616A的嵌段及聚合物616B的嵌段係共價鍵合在一起。聚合物616A的嵌段及聚合物616B的嵌段可係大約相等的長度，或一嵌段可以比另一者顯著地更長。
大致地，嵌段共聚物的嵌段(例如，聚合物616A的嵌段及聚合物616B的嵌段)各可具有不同的化學性質。做為一實例，該等嵌段的其中一者可係相對地更疏水的(例如，防水的)，以及另一者可係相對地更親水的(吸水的)。至少在概念上，該等嵌段的其中一者可係相對地更類似於油，以及另一者可係相對地更類似於水。不論是親水性-疏水性差異或其他差異，在不同嵌段的聚合物間之化學性質中的該等差異可致使該等嵌段共聚物分子自組裝。例如，自組裝可根據該等聚合物嵌段的微相分離。在概念上，此可以與其係通常不混溶之油及水的相分離相似。相似地，在聚合物嵌段間之親水性中的差異(例如，一嵌段係相對地疏水的以及另一嵌段係相對地親水的)，可引起大致類似的微相分離，其中不同的聚合物嵌段由於對另一者的化學厭惡而試圖彼此互相“分離”。
然而，在實施例中，因為聚合物嵌段係彼此共價鍵 合，所以它們在巨觀尺度上無法全然地分離。更確切地說，給定類型之聚合物嵌段可易於在極小的(例如，奈米尺寸的)區域或相中，與相同類型之其他分子的聚合物嵌段分凝或聚結成塊。該等區域或微相的特殊尺寸和形狀通常至少部分地根據該等聚合物嵌段的相對長度。在實施例中，以舉例之方式(如第6D1圖中所示)，在兩個嵌段共聚物中，若該等嵌段係大約相同長度時，則可產生交變之聚合物616A線及聚合物616B線的似格柵圖案。在另一實施例中(未顯示)，在兩個嵌段共聚物中，若該等嵌段的其中一者係比另一者更長，但比該另一者更長不太多時，則可形成柱狀結構。在柱狀結構中，該等嵌段共聚物分子可以與被微相分離至該等柱內部之內之它們的短聚合物嵌段，及自該等柱和柱周圍延伸離開之它們的長聚合物嵌段對齊。例如，若聚合物616A的嵌段係比聚合物616B的嵌段更長，但更長不太多時，則可形成柱狀結構，其中許多嵌段共聚物分子與形成柱狀結構之它們的聚合物616B之較短嵌段對齊，而該等柱狀結構係由具有聚合物616A之較長嵌段的相所包圍。當此發生在足夠尺寸的區域之中時，可形成二維陣列之大致六方堆積的柱狀結構。
在實施例中，聚合物616A/聚合物616B光柵係首先施加做為未組裝的嵌段共聚物層部分，其包含例如，由刷或其他塗層處理所施加之嵌段共聚物材料。該未組裝之觀點意指其中，在沉積的時候，嵌段共聚物尚未被實質地相分離及/或自組裝以形成奈米結構之設想情況。在此未組 裝的形式中，嵌段共聚物分子係相對高地隨機選擇，伴隨著相對高地隨機所取向及設置的不同聚合物嵌段，其係相比較於與第6D1圖之生成結構相關聯所討論之組裝的嵌段共聚物層部分。該未組裝的嵌段共聚物層部分可以以種種不同的方式施加。以舉例之方式，可將該嵌段共聚物溶解於溶劑中，且然後，旋塗在表面上。替代地，未組裝的嵌段共聚物可被噴塗、浸漬塗層、液浸塗層、或以其他方式塗層或施加在表面上。施加嵌段共聚物的其他方式，以及用以施加類似的有機塗層物之在本項技藝中所已知的其他方式，可被潛在地使用。然後，未組裝的層可藉由該未組裝的嵌段共聚物層部分之微相分離及/或自組裝，而形成組裝的嵌段共聚物層部分。該微相分離及/或自組裝透過該等嵌段共聚物分子的重配置及/或重定位而發生，且特別地，發生於該等嵌段共聚物分子之不同聚合物嵌段的重配置及/或重定位。
在一該實施例中，為了要開始、加速微相分離及/或自組裝，增加微相分離及/或自組裝的品質，或另外地促進微相分離及/或自組裝，可施加退火處理至未組裝的嵌段共聚物。在某些實施例中，該退火處理可包含可操作以增加嵌段共聚物之溫度的處理。該處理之一實例係在烤爐中或在熱燈下烘烤層、加熱層，施加紅外線輻射至層，或以其他方式施加熱至層或增加層的溫度。所需要的溫度增加將大致足以顯著加速嵌段共聚物之微相分離及/或自組裝的速率，而不會損壞嵌段共聚物或積體電路基板之任何 其他重要的材料或結構。通常，加熱可在大約50℃到大約400℃之間，或大約125℃到大約300℃之間的範圍，但不要超過嵌段共聚物或積體電路基板的熱降解限制。該加熱或退火可幫助提供能量至嵌段共聚物分子而使它們更加的移動/靈活，以便增加微相分離的速率及/或增進微相分離的品質。該等嵌段共聚物分子的此微相分離或重配置/重定位可引起自組裝，用以形成極小的(例如，奈米尺寸的)結構。該自組裝可在表面能量、分子親和力、以及其他表面相關聯及化學相關聯之力的影響下發生。
無論如何，在某些實施例中，不管根據疏水性-親水性差異或其他方面，嵌段共聚物的自組裝可被使用以形成極小的周期性結構(例如，精準間隔的奈米尺寸結構或線)。在某些實施例中，它們可使用以形成奈米尺寸的線，或奈米尺寸的結構，其可被最終地使用以形成通孔及開口。在某些實施例中，嵌段共聚物的定向自組裝可被使用以形成通孔，其係與互連自對齊，如下文所更詳細敘述的。
請再參閱第6D1圖，在實施例中，對於DSA處理，除了來自下伏之ILD/金屬604/602表面的方向外，成長處理可受到ILD線610之材料的側壁所影響。因此，在一實施例中，DSA係透過製圖外延(從線610的側壁)及化學外延控制(從下伏所暴露的表面特徵)。從缺陷的立場來看，實體地及化學地約束DSA處理可顯著地有助於該處理。生成的聚合物616A/616B具有較小的自由度，且係透 過化學(例如，藉由刷方法而對該處所作成之下伏ILD或金屬線、或表面改質)及實體(例如，來自ILD線610之間所形成的溝渠)，而在所有方向中被完全約束。
在替代的實施例中，選擇性成長處理係使用以取代DSA方法。第6D2圖描繪依據本發明另一實施例之跟隨在下伏金屬及ILD線之暴露部分上的選擇性材料沉積後之第6B圖結構的橫剖面視圖。請參閱第6D2圖，第一材料類型800係在下伏ILD線604的暴露部分上面成長。第二不同之材料類型802係在下伏金屬線602的暴露部分上面成長。在實施例中，選擇性成長係藉由用於第一及第二材料之各者的沉積-蝕刻-沉積-蝕刻方法以達成，而導致該等材料之各者的複數個層，如第6D2圖中所描繪地。與可形成“蘑菇頂部”形狀之膜的習知選擇性成長技術相對，此方法可係有利的。蘑菇頂部膜成長趨勢可透過交變沉積/蝕刻/沉積(沉積-蝕刻-沉積-蝕刻)方法而被降低。在另一實施例中，膜係選擇性地沉積在金屬上，其次，不同的膜係選擇性地沉積在ILD上(或反之亦然，且重覆許多次)，而產生夾層堆疊。在另一實施例中，二者材料係在反應室中同時地成長(例如，藉由CVD樣式處理)，其選擇性地成長於下伏基板的各暴露區上。
第6E圖描繪依據本發明實施例之跟隨在一聚合物物質的去除後之第6D1圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，聚合物或聚 合物部分616A係去除以重新暴露出ILD線604(或在ILD線604上所形成的硬遮罩或帽蓋層)，而聚合物或聚合物部分616B係保持在金屬線602的上面。在實施例中，深紫外線(DUV)泛光曝光，其次，溼蝕刻或選擇性乾蝕刻係使用以選擇性地去除聚合物616A。應瞭解的是，取代自ILD線604之聚合物的先去除(如所描繪的)，自金屬線602的去除可代替地被先執行。替代地，電介質膜係在該區域上選擇性地成長，且混合搭架不被使用。
第6F圖描繪依據本發明實施例之跟隨在一聚合物物質去除時所打開之位置中的ILD材料形成後之第6E圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，下伏ILD線604的暴露區域係填充以永久層間電介質(ILD)層618。因此，在所有可能的通孔位置間之打開空間係填充以ILD層618，包含被設置於其上之硬遮罩層620，如第6F圖之平面視圖中以及對應橫剖面視圖(b)及(d)中所描繪的。應瞭解的是，ILD層618的材料無需一定要與ILD線610的材料相同。在實施例中，ILD層618係由沉積及研磨處理所形成。在其中ILD層618係形成有伴隨之硬遮罩層620的情況中，可使用特別的ILD填充材料(例如，填充孔/溝渠之ILD的聚合物封囊式奈米粒子)。在該情況中，研磨操作並非必要的。
請再參閱第6F圖，在實施例中，生成的結構包含均勻的ILD結構(ILD線610+ILD層618)，以及所有可能之柱塞的位置係覆蓋在硬遮罩620中，且所有可能之通孔係在聚合物616B的區域中。在一該實施例中，ILD線610及ILD層618係由相同的材料所組成。在另一該實施例中，ILD線610及ILD層618係由不同的ILD材料所組成。在任一情況中，於特定的實施例中，諸如，在ILD線610與ILD層618的材料間之接縫的差別可在最終結構中被觀察到。用於示意性之目的，例示的接縫699係顯示於第6F圖中。
第6G圖描繪依據本發明實施例之跟隨在通孔圖案化之後的第6F圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，通孔位置622A、622B、及622C係藉由在選擇的位置中之聚合物616B的去除，而被打開。在實施例中，選擇性之通孔位置形成係藉由使用微影技術而達成。在一該實施例中，聚合物616B係以灰化全面地去除且以光阻重填。該光阻可係高度靈敏的，且具有大的酸擴散和侵略性的去保護或交聯(根據阻體色調)，因為潛像係由於ILD(例如，ILD線610及ILD層618)而被限制在兩個方向中。該阻體用作數位開關，用以根據特殊位置中是否需要通孔而“開啟”或“關閉”。理想地，光阻可使用以僅填充孔而不蔓延。在實施例中，通孔位置622A、622B、及622C係完全以該處理 限制，以致使線邊緣或寬度粗糙度(LWR)以及線崩塌及/或反折，若未被消除的話，可被減輕。在實施例中，低劑量係使用有EUV/EBDW且顯著地增加運行速率。在一實施例中，關於EBDW之使用的額外優點在於僅單一次性類型/尺寸，其可藉由顯著地降低所需的孔徑數目以及減低所需要傳遞的劑量，而增加運行速率。在實施例中，於使用193奈米(nm)液浸微影術的情況中，處理流程在兩個方向中限制通孔位置，以致使實際圖案化之通孔的尺寸為晶圓上之實際通孔尺寸的兩倍(例如，假設1：1線/空間圖案)。替代地，通孔位置可在相反色調中選擇，其中必須被保持之通孔係以光阻保護以及剩餘處被去除且稍後以ILD填充。該方法可允許在圖案化流程的末端處之單一的金屬填充/研磨處理，而非兩個個別的金屬沉積操作。
第6H圖描繪依據本發明實施例之跟隨在使用光輔助式選擇性金屬沉積處理之通孔形成後的第6G圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至(d)，通孔位置622A、622B、及622C係以金屬分別地填充，而形成通孔624A、624B、及624C。
第6I圖描繪依據本發明實施例之跟隨在去除第二聚合物物質且以ILD材料置換之後之第6H圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、c-c’、及d-d’而分別取得的平面視圖及對應橫剖面視圖(a)至 (d)，剩餘的聚合物或聚合物部分616B(例如，其中通孔位置並未被選擇)係去除以重新暴露出金屬線602。隨後，ILD層626係形成於其中剩餘的聚合物或聚合物部分616B被去除的位置中，如第6I圖中所描繪地。
請再參閱第6I圖，在實施例中，生成的結構包含均勻的ILD結構(ILD線610+ILD層618+ILD層626)，以及所有可能之柱塞的位置係覆蓋在硬遮罩620中。在一該實施例中，ILD線610、ILD層618、及ILD層626係由相同的材料所組成。在另一該實施例中，ILD線610、ILD層618、及ILD層626的二者係由相同的材料所組成，以及第三者係由不同的ILD材料所組成。在又一該實施例中，ILD線610、ILD層618、及ILD層626係由相對於彼此互相不同的ILD材料所組成。在任一情況中，於特定的實施例中，諸如，在ILD線610與ILD層626的材料間之接縫的差別可在最終結構中被觀察到。用於示意性之目的，例示的接縫697係顯示於第6I圖中。同樣地，諸如，在ILD層618與ILD層626的材料間之接縫的差別可在最終結構中被觀察到。用於示意性之目的，例示的接縫698係顯示於第6I圖中。
第6J圖描繪依據本發明實施例之跟隨在圖案化所選擇柱塞位置中的阻體或遮罩後之第6I圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’及b-b’而分別取得的平面視圖及對應橫剖面視圖(a)及(b)，柱塞位置628A、628B、及628C係藉由形成遮罩或阻體層於該等位 置之上而予以保留。該保留圖案化可被稱作金屬端到端微影圖案化，其中柱塞位置決定隨後所形成的金屬線需斷裂於該等處。應瞭解的是，因為柱塞位置僅可在其中ILD層618/硬遮罩620被定位的該等位置中，所以柱塞可發生在前一層ILD線604之上。在實施例中，該圖案化係藉由使用微影術操作(例如，EUV、EBDW、或液浸193奈米(nm))而達成。在實施例中，第6J圖中所描繪的處理說明正色調圖案化處理的使用，其中在金屬間之空間需發生在該處的區域被保留。應瞭解的是，在另一實施例中，亦可取代地打開孔，以及使處理的色調顛倒。
第6K圖描繪依據本發明實施例之跟隨在硬遮罩去除及ILD層凹陷後之第6J圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’及b-b’而分別取得的平面視圖及對應橫剖面視圖(a)及(b)，硬遮罩620被去除，且ILD層618及ILD層626係藉由低於它們的原始最上方表面之該等層的蝕刻而分別使凹陷，用以形成凹陷的ILD層618’及凹陷的ILD層626’。應瞭解的是，ILD層618及ILD層626的凹陷係無需蝕刻ILD線610或使ILD線610凹陷而被執行。選擇性可藉由在ILD線上之硬遮罩層612的使用而達成(如橫剖面視圖(a)及(b)中所描繪的)。選擇性地，在ILD線610係由ILD材料所組成，而該ILD材料係與ILD層618及ILD層626之材料不同的情況中，即使在缺少硬遮罩612的情況下，仍可使用選擇性蝕刻。ILD層618及ILD層626的凹陷係用以提供用 於第二層次之金屬線的位置，如藉由ILD線610而予以隔離的，如下文所述。在一實施例中，該凹陷的程度或深度係根據形成於其上之金屬線的所需最終厚度而被選擇。應瞭解的是，在柱塞位置628A、628B、及628C中的ILD層618並未被凹陷。
第6L圖描繪依據本發明實施例之跟隨在金屬線形成後之第6K圖結構的平面視圖及對應橫剖面視圖。請參閱沿著軸a-a’、b-b’、及c-c’而分別取得的平面視圖及對應橫剖面視圖(a)、(b)、及(c)，用以形成金屬互連線的金屬係在第6K圖結構的上面共形地形成。該金屬係接著藉由例如，CMP而被平坦化，用以提供金屬線630，其係限制至凹陷ILD層618’及凹陷ILD層626’之上面的位置。金屬線630係透過預定的通孔位置624A、624B、及624C而與下伏的金屬線602耦接(624B係顯示於橫剖面視圖(c)中；請注意的是，為描繪之目的，另一通孔632係在橫剖面視圖(b)中鄰近柱塞628B而被直接地描繪，即使此係與在前之圖式不一致)。金屬線630係藉由ILD線610而彼此互相隔離，且係由柱塞628A、628B、及628C所破壞或弄碎。在柱塞位置上及/或在ILD線610上所剩餘之任何硬遮罩可在處理流程之此部分被去除，如第6L圖中所描繪的。用以形成金屬線630的金屬(例如，銅及相關聯的勢壘和晶種層)沉積及平面化處理可係用於線(BEOL)單一或雙重鑲嵌處理所一般使用者。在實施例中，於隨後的製造操作中，ILD線610可被去除， 用以在生成的金屬線630之間提供氣隙。
第6L圖的結構可在隨後被使用做為用以形成其後之金屬/通孔及ILD層的基礎。替代地，第6L圖的結構可表示積體電路中之最終的金屬互連層。應瞭解的是，上述處理操作可以以替代的序列實施，並非每個操作都必須被執行，且/或額外的處理操作可被執行。再者，雖然上述處理流程集中在定向自組裝(DSA)的應用上，但取代地，選擇性成長處理可在該處理流程的一或多處之中被使用。無論如何，生成的結構可藉由被直接定中心在下伏金屬線上之通孔的選擇性金屬沉積(例如，光輔助式ALD/CVD選擇性沉積)，而致能製造。也就是說，例如，由於不完美的選擇性蝕刻處理，通孔可能比下伏金屬線更寬、更窄，或與下伏金屬線相同厚度。雖然如此，在實施例中，通孔的中心係與金屬線的中心直接對齊(匹配)。因此，在實施例中，由於習知微影/雙重鑲嵌圖案化之必須被容忍的偏置不再成為在此所敘述之生成結構的因子。
在另一觀點中，此處所敘述之一或多個實施例係針對製造半導體裝置，諸如針對PMOS及NMOS裝置製造。例如，半導體裝置之一或多個特徵係使用處理方案而予以形成，該處理方案包含如上述之透過光可界定性配向所形成之圖案化硬遮罩層的製造。做為完成之裝置的實例，做為完成之裝置的實例，第7A及7B圖分別描繪依據本發明實施例之非平面半導體裝置的橫剖面視圖及平面視圖(沿著該橫剖面視圖之a-a’軸所取得的)。
請參與第7A圖，半導體結構或裝置700包含由基板702所形成且在隔離區706之內的非平面主動區(例如，包含凸出鰭部分704及子鰭區705)。閘極線708係設置在非平面主動區的凸出部分704上以及在隔離區706的部分之上。如所顯示地，閘極線708包含閘極電極750及閘極電介質層752。在一實施例中，閘極線708亦可包含電介質帽蓋層754。伴隨有上覆金屬互連760之閘極接點714及上覆閘極接觸通孔716亦可自此透視圖被觀察到，其均係設置在層間電介質堆疊或層770之中。而且，可由第7A圖之透視圖所觀察到的，在一實施例中，閘極接點714係設置在隔離區706之上，且不在非平面主動區之上。在實施例中，鰭之圖案係藉由使用處理方案而形成的光柵圖案，該處理方案包含如上述之透過光可界定性配向所形成之圖案化硬遮罩層的製造。
請參與第7B圖，閘極線708係顯示為被設置在凸出鰭部分704之上。凸出鰭部分704之源極及汲極區704A及704B可自此透視圖被觀察到。在一實施例中，源極及汲極區704A及704B係凸出鰭部分704之原始材料的摻雜部分。在另一實施例中，凸出鰭部分704的材料被去除且以另一半導體材料置換，例如，藉由磊晶沉積。在任一情況中，源極及汲極區704A及704B可電介質層706的高度下面延伸，亦即，進入至子鰭區705之內。
在實施例中，半導體結構或裝置700係非平面裝置，諸如，但未受限於鰭式場效電晶體(fin-FET)或三閘極 裝置。在該實施例中，對應的半導體通道區係由三維本體所組成，或係形成於三維本體中。在一該實施例中，閘極線708的閘極電極堆疊包圍該三維本體之至少頂部表面及一對側壁。
基板702可由可忍受製造處理且其中電荷可遷移之半導體材料所組成。在實施例中，基板702係巨塊基板，其係由多晶矽、矽/鍺、或鍺層所組成，而摻雜有諸如，磷、砷、硼、或其組合之電荷載體以形成主動區704。在一實施例中，於巨塊基板702中之矽濃度係大於97%。在另一實施例中，巨塊基板702係由成長在不同的多晶基板頂上之磊晶層所組成，例如，成長在硼摻雜之巨矽單晶基板頂上的矽磊晶層所組成。巨塊基板702可選擇性地由III-V族材料所組成。在實施例中，巨塊基板702係由諸如，但未受限於氮化鎵、磷化鎵、砷化鎵、磷化銦、銻化銦、砷化銦鎵、砷化鋁鎵、磷化銦鎵、或其組合之III-V族材料所組成。在一實施例中，巨塊基板702係由III-V族材料所組成，以及電荷載體之摻雜物雜質係諸如，但未受限於碳、矽、鍺、氧、硫、硒、或碲之其中一者。
隔離區706可由合適以最終地電性隔離，或有助於隔離永久閘極結構之部分與下伏巨塊基板或隔離形成於下伏巨塊基板內之主動區，諸如隔離鰭主動區的材料所組成。例如，在一實施例中，隔離區706係由諸如，但未受限於二氧化矽、氮氧化矽、氮化矽、或碳摻雜之氮化矽的電介質材料所組成。
閘極線708可由閘極電極堆疊所組成，其包含閘極電介質層752及閘極電極層750。在實施例中，閘極電極堆疊的閘極電極係由金屬閘極所組成，以及閘極電介質層係由高k材料所組成。例如，在一實施例中，閘極電介質層係由諸如，但未受限於氧化鉿、氮氧化鉿、矽酸鉿、氧化鑭、氧化鋯、矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅、或其組合的材料所組成。再者，閘極電介質層的部分可包含由基板702之頂部數層所形成的天然氧化物之層。在實施例中，閘極電介質層係由頂部高k部分及由半導體材料之氧化物所構成的下方部分所組成。在一實施例中，閘極電介質層係由氧化鉿的頂部部分及二氧化矽或氮氧化矽的底部部分所組成。在實施例中，金屬層係純金屬層或合金，且可包含一或多個功函數及/或填充導電層。
與閘極電極堆疊相關聯的間隔物可由合適以最終地電性隔離，或有助於隔離永久閘極結構與諸如自對齊接點之鄰近導電接點的材料所組成。例如，在一實施例中，該等間隔物係由諸如，但未受限於二氧化矽、氮氧化矽、氮化矽、或碳摻雜之氮化矽的電介質材料所組成。
閘極接點714及上覆閘極接觸通孔716可由導電性材料所組成。在一實施例中，該等接點或通孔之一或多者係由金屬物質所組成。該金屬物質可係諸如鎢、鎳、或鈷之純金屬，或可係諸如金屬-金屬合金或金屬-半導體合金(例如，諸如矽化物材料)之合金。依據本發明之另一實 施例，閘極接點或閘極接觸通孔的至少一部分係藉由光輔助式ALD/CVD而被形成。
在實施例中(雖然未被顯示)，假若結構700包含接點圖案的形成，其係本質地與現有閘極圖案較佳地對齊，且同時消除具有極度嚴格對齊預算之微影操作的使用。在一該實施例中，此方法將致能本質高選擇性濕蝕刻的使用(例如，與習知所實施之乾或電漿蝕刻相對)，以產生接點開口。在實施例中，接點圖案係藉由使用與接點柱塞微影操作結合之現有閘極圖案而被形成。在一該實施例中，此方法將致能消除如在習知方法中所使用之為產生接點圖案而對於其他方式關鍵性微影操作之需求。在實施例中，溝渠接點格柵並未被個別地圖案化，而是在聚(閘極)線間被形成。例如，在一該實施例中，溝渠接點格柵係在閘極光柵圖案化之後形成，但在閘極光柵切割之前。
再者，閘極堆疊結構708可藉由替代閘極處理而予以製造。在該方案中，諸如多晶矽或氮化矽支柱材料的虛擬閘極材料可予以去除，且以永久閘極電極材料置換。在一該實施例中，永久閘極電介質層亦係在此處理之中形成，如相反於透過較早處理而被執行的。在實施例中，虛擬閘極係藉由乾蝕刻或濕蝕刻處理而被去除。在一實施例中，虛擬閘極係由多晶矽或非晶矽所組成，且係以包含SF6之使用的乾蝕刻處理去除。在另一實施例中，虛擬閘極係由多晶矽或非晶矽所組成，且係以包含含水NH4OH或四甲基氫氧化銨之使用的濕蝕刻處理去除。在一實施例中，虛 擬閘極係由氮化矽所組成，且係以包含含水磷酸的濕蝕刻去除。
在實施例中，此處所敘述之一或多個方法本質地構想虛擬及替代閘極處理與虛擬及替代接點處理的結合，用以達成結構700。在一該實施例中，替代接點處理係在替代閘極處理之後執行，而允許永久閘極堆疊之至少一部分的高溫退火。例如，在特定的該實施例中，例如，在形成閘極電介質層之後的永久閘極結構之至少一部分的退火係在大於大約攝氏600度的溫度處執行。該退火係在永久接點的形成之前執行。
請再參閱第7A圖，半導體結構或裝置700的配置將閘極接點設置在隔離區之上。該配置可被視為布局空間的低效率使用。然而，在另一實施例中，半導體裝置具有接觸被形成在主動區上之閘極電極部分的接點結構。大體上，在形成閘極接點結構(諸如，通孔)於閘極的主動區之上且在與溝渠接觸通孔相同的層中之前(例如，除此之外)，本發明之一或多個實施例包含先使用閘極對齊之溝渠接點處理。該處理可實施以形成例如，用於積體電路製造之用於半導體結構製造的溝渠接點結構。在實施例中，溝渠接點圖案係形成為與現有的閘極圖案對齊。相比之下，習知方法典型地包含附加的微影處理，該微影處理具有與選擇性接點蝕刻結合之微影接點圖案對現有閘極圖案的嚴格對齊。例如，習知處理可包含具有接點特徵之個別圖案化的多(閘極)格柵之圖案化。
應理解的是，並非在此所敘述之處理的所有觀點均需被實行，以便落在本發明的精神及範疇之內。例如，在一實施例中，虛擬閘極甚至無需在製造閘極接點於閘極堆疊的主動部分上之前被形成。實際上，上述閘極堆疊可如最初所形成地變成永久閘極堆疊。而且，在此所敘述之處理可被使用以製造一或複數個半導體裝置。該等半導體裝置可係電晶體或類似裝置。例如，在實施例中，該等半導體裝置係用於邏輯或記憶體之金氧半(MOS)電晶體，或係雙極性電晶體。而且，在實施例中，該等半導體裝置具有諸如，三閘極裝置、獨立存取之雙重閘極裝置、或鰭式場效電晶體(FIN-FET)。一或多個實施例可係特別有用於以10奈米(10nm)或更小的技術節點製造半導體裝置。
在此所揭示之實施例可被使用以製造寬廣種類之不同類型的積體電路及/或微電子裝置。該等積體電路的實例包含，但未受限於處理器、晶片組組件、圖形處理器、數位信號處理器、微控制器、及其類似者。在其他實施例中，可製造出半導體記憶體。此外，積體電路或其他微電子裝置可被使用於本項技藝中所已知之寬廣種類的電子裝置中，例如，在計算系統(例如，桌上型、膝上型、伺服器)、蜂巢式電話、個人電子裝置、等等中。積體電路可與該等系統中之匯流排及其他組件耦接。例如，處理器可藉由一或多個匯流排而被耦接至記憶體、晶片組、等等。該處理器、記憶體、及晶片組之各者可使用在此所揭示的該等方法而予以潛在地製造。
第8圖描繪依據本發明之一實施例的計算裝置800。計算裝置800擁有板802。該板802可包含許多組件，包含但未受限於處理器804及至少一通訊晶片806。處理器804係實體且電性地耦接至板802。在某些實施例中，該至少一通訊晶片806亦係實體且電性地耦接至板802。在進一步的實施例中，該通訊晶片806係處理器804的一部分。
根據它的應用，計算裝置800可包含其他組件，其可或可能不被實體且電性地耦接至板802。該等其他組件包含，但未受限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、迴轉儀、揚聲器、相機、以及大容量儲存裝置(諸如，硬碟驅動器、小型碟片(CD)、數位多功能碟片(DVD)、等等)。
通訊晶片806致能無線電通訊，用於對計算裝置800及來自計算裝置800之資料的轉移。“無線”之用語及其衍生詞可被使用以敘述電路、裝置、系統、方法、技術、通訊頻道、等等，其可透過非固體媒質之調變電磁輻射的使用而傳達資料。該用語並未暗指相關聯的裝置不包含任何佈線，雖然在某些實施例中，它們可能不包含。通訊晶片806可實施若干無線電標準或協議的任一者，包含但未受 限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，以及被設計為3G、4G、5G、及之後之任何其他的無線電協議。計算裝置800可包含複數個通訊晶片806。例如，第一通訊晶片806可專用於較短距離無線電通訊，諸如Wi-Fi及藍牙，以及第二通訊晶片806可專用於較長距離無線電通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其類似者。
計算裝置800的處理器804包含被封裝在處理器804內的積體電路晶粒。在本發明之某些實施例中，處理器的積體電路晶粒包含依據本發明實施例所建立之一或多個結構，其具有使用處理方案所形成的圖案，該處理方案包含用於化學輔助圖案之光可界定性配向。“處理器”之用語可意指任何裝置或裝置的一部分，其處理來自暫存器及/或記憶體的電子資料，用以轉換該電子資料成為可被儲存於暫存器及/或記憶體中之其他的電子資料。
通訊晶片806亦包含被封裝在通訊晶片806內的積體電路晶粒。依據本發明之實施例，通訊晶片的積體電路晶粒包含依據本發明實施例所建立之一或多個結構，其具有使用處理方案所形成的圖案，該處理方案包含用於化學輔助圖案之光可界定性配向。
在進一步的實施例中，在計算裝置800內所擁有的另 一組件可包含積體電路晶粒，其包含依據本發明實施例所建立之一或多個結構，其具有使用處理方案所形成的圖案，該處理方案包含用於化學輔助圖案之光可界定性配向。
在種種實施例中，計算裝置800可係膝上型電腦、小筆電、筆記型電腦、超筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、遊戲控制單元、數位相機、可攜帶式音樂播放器、或數位錄影機。在進一步的實施例中，計算裝置800可係處理資料之任何其他的電子裝置。
第9圖描繪包含本發明之一或多個實施例的插入件900。該插入件900係插入基板，其係使用以橋接第一基板902至第二基板904。第一基板902可係，例如，積體電路晶粒。第二基板904可係，例如，記憶體模組、電腦主機板、或另一積體電路晶粒。大致地，插入件900之目的在於展開連接至更寬的節距，或重路由連接到不同的連接。例如，插入件900可耦接積體電路晶粒至球格柵陣列(BGA)906，其可隨後被耦接至第二基板904。在某些實施例中，第一及第二基板902/904係附著至插入件900的相反側。在其他實施例中，第一及第二基板902/904係附著至插入件900的相同側。在進一步的實施例中，三或更多個基板係經由插入件900而被互連。
插入件900可由環氧樹脂、纖維玻璃強化環氧樹脂、 陶質材料、或諸如聚醯亞胺之聚合物材料所形成。在進一步的實施例中，插入件可由可包含上述相同材料之交替的剛性或柔性材料所形成，以供諸如，矽、鍺、以及其他III-V族及IV族材料之半導體基板中的用途之用。
該插入件可包含金屬互連908及通孔910，包含，但未受限於貫穿矽通孔(TSV)912。插入件900可進一步包含嵌入式裝置914，其包含被動及主動裝置二者。該等裝置包含，但未受限於電容器、去耦合電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器、及靜電放電(ESD)裝置。諸如，射頻(RF)裝置、功率放大器、電力管理裝置、天線、陣列、感測器、及MEMS裝置之更多的合成裝置亦可被形成於插入件900上。
依據本發明之實施例，在此所揭示之有關用於化學輔助圖案之光可界定性配向層，及用以形成用於化學輔助圖案之光可界定性配向層的方法之設備或處理可使用於插入件900的製造中或於裝置914之中。
因此，本發明之實施例包含用於化學輔助圖案之光可界定性配向層，及用以形成用於化學輔助圖案之光可界定性配向層的方法。
本發明的實施例包含用以形成光可界定性配向層之方法，其包含：設置化學放大型阻體(CAR)材料於包含開關成分的硬遮罩上；以及曝光該CAR材料的部分以形成曝光阻體部分，其中該曝光在該等曝光阻體部分之中產生酸，其與該開關成分相互作用而在該等曝光阻體部分的下 面形成該硬遮罩之改質區。附加的實施例包含用以形成光可界定性配向層之方法，進一步包含：在曝光後，自該硬遮罩的頂部表面去除該CAR材料；在該硬遮罩的該頂部表面上設置嵌段共聚物，其中該嵌段共聚物分凝成為在該硬遮罩之未改質區上的第一聚合物區，及在該硬遮罩之該等改質區上的第二聚合物區；去除該等第二聚合物區以暴露出該硬遮罩之該等改質區；以及蝕刻貫穿該硬遮罩之該等改質區，其中該等第一聚合物區作用為遮罩，用以防止該硬遮罩之該等未改質區的去除。附加的實施例包含用以形成光可界定性配向層之方法，其中該嵌段共聚物係聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。附加的實施例包含用以形成光可界定性配向層之方法，其中該第一聚合物區係PS，以及該第二聚合物區係PMMA。附加的實施例包含用以形成光可界定性配向層之方法，其中該CAR材料係以極性非質子溶劑去除。附加的實施例包含用以形成光可界定性配向層之方法，其中該溶劑係丙酮、二甲基甲醯胺(DMF)、或二甲基亞碸(DMSO)。附加的實施例包含用以形成光可界定性配向層之方法，其中二或更多個不同的溶劑被使用以去除該CAR材料。附加的實施例包含用以形成光可界定性配向層之方法，其中該硬遮罩之該等改質區係鹼可溶性，以及該硬遮罩之剩餘者係鹼不可溶性。附加的實施例包含用以形成光可界定性配向層之方法，其中該硬遮罩之該等改質區包含RCO-OH成分，以及該硬遮罩之剩餘者包含RCO-OR成分。附加的實施例包含 用以形成光可界定性配向層之方法，其中該開關成分係結合於該硬遮罩內的聚合物。附加的實施例包含用以形成光可界定性配向層之方法，其中該開關成分係摻合於該材料內。附加的實施例包含用以形成光可界定性配向層之方法，其中該開關成分係分凝至該硬遮罩的頂部表面。
本發明的實施例包含用以形成光可界定性配向層之方法，其包含：設置化學放大型阻體(CAR)材料於硬遮罩上；曝光該CAR材料的部分以形成曝光阻體部分；顯影該CAR材料以暴露出在該等曝光阻體部分下面之該硬遮罩的部分；以及施加表面處理至該硬遮罩的該等暴露部分，而形成該硬遮罩的改質區。附加的實施例包含用以形成光可界定性配向層之方法，其中被使用以顯影該等曝光阻體部分的顯影劑亦係使用以施加該表面處理至該硬遮罩的該等暴露部分。附加的實施例包含用以形成光可界定性配向層之方法，其中該顯影劑係四甲基氫氧化銨(TMAH)。附加的實施例包含用以形成光可界定性配向層之方法，其中該顯影劑進一步包含反應性表面嫁接劑，其形成該硬遮罩的該等改質區。附加的實施例包含用以形成光可界定性配向層之方法，其中該表面處理係無機酸或有機酸。附加的實施例包含用以形成光可界定性配向層之方法，其中該阻體係負色調光阻，其中該顯影劑係有機溶劑，以及其中該有機溶劑包含反應性表面嫁接劑，其形成該硬遮罩的該等改質區。附加的實施例包含用以形成光可界定性配向層之方法，其中該CAR材料進一步包含聚合 物刷及光酸產生劑(PAG)。附加的實施例包含用以形成光可界定性配向層之方法，其中曝光該CAR材料在該等曝光阻體部分之中產生酸，其催化該聚合物刷對該阻體的該等曝光部分下面之該硬遮罩表面的附著。
本發明的實施例包含材料堆疊，其包含：基板層；硬遮罩層，其係形成於該基板層上，其中該硬遮罩層包含複數個圖案化之貫穿孔，以及其中該硬遮罩層進一步包含開關成分。本發明的實施例包含材料堆疊，其中當該開關成分與酸相互作用時，該開關成分自鹼不可溶性材料轉換該硬遮罩至鹼可溶性。本發明的實施例包含材料堆疊，其中該開關成分係分凝至該硬遮罩材料的頂部表面。
實施例包含用以形成光可界定性配向層之方法，其包含：設置化學放大型阻體(CAR)材料於包含開關成分的硬遮罩上；曝光該CAR材料的部分以形成曝光阻體部分；退火該CAR材料，其中該曝光及退火在該曝光阻體部分之中產生酸，其與該開關成分相互作用而在該等曝光阻體部分的下面形成該硬遮罩之改質區；在曝光後，自該硬遮罩的頂部表面去除該CAR材料；在該硬遮罩的該頂部表面上設置嵌段共聚物，其中該嵌段共聚物分凝成為在該硬遮罩之未改質區上的第一聚合物區，及在該硬遮罩之該等改質區上的第二聚合物區；去除該等第二聚合物區以暴露出該硬遮罩之該等改質區；以及蝕刻貫穿該硬遮罩之該等改質區，其中該等第一聚合物區作用為遮罩，用以防止該硬遮罩之該等未改質區的去除。附加的實施例包含用 以形成光可界定性配向層之方法，其中該嵌段共聚物係聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。
100‧‧‧硬遮罩層
102‧‧‧基板
104‧‧‧化學放大型光阻(CAR)材料層
106‧‧‧曝光線條

Claims (25)

  1. 一種用以形成光可界定性配向層之方法，包含：設置化學放大型阻體(CAR)材料於包含開關成分的硬遮罩上；以及曝光該CAR材料的部分以形成曝光阻體部分，其中該曝光在該等曝光阻體部分之中產生酸，其與該開關成分相互作用而在該等曝光阻體部分的下面形成該硬遮罩之改質區。
  2. 如申請專利範圍第1項之方法，進一步包含：在曝光後，自該硬遮罩的頂部表面去除該CAR材料；在該硬遮罩的該頂部表面上設置嵌段共聚物，其中該嵌段共聚物分凝成為在該硬遮罩之未改質區上的第一聚合物區，及在該硬遮罩之該等改質區上的第二聚合物區；去除該等第二聚合物區以暴露出該硬遮罩之該等改質區；以及蝕刻貫穿該硬遮罩之該等改質區，其中該等第一聚合物區作用為遮罩，用以防止該硬遮罩之該等未改質區的去除。
  3. 如申請專利範圍第2項之方法，其中該嵌段共聚物係聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。
  4. 如申請專利範圍第3項之方法，其中該第一聚合物區係PS，以及該第二聚合物區係PMMA。
  5. 如申請專利範圍第2項之方法，其中該CAR材料 係以極性非質子溶劑去除。
  6. 如申請專利範圍第5項之方法，其中該溶劑係丙酮、二甲基甲醯胺(DMF)、或二甲基亞碸(DMSO)。
  7. 如申請專利範圍第5項之方法，其中二或更多個不同的溶劑被使用以去除該CAR材料。
  8. 如申請專利範圍第1項之方法，其中該硬遮罩之該等改質區係鹼可溶性，以及該硬遮罩之剩餘者係鹼不可溶性。
  9. 如申請專利範圍第8項之方法，其中該硬遮罩之該等改質區包含RCO-OH成分，以及該硬遮罩之剩餘者包含RCO-OR成分。
  10. 如申請專利範圍第1項之方法，其中該開關成分係結合於該硬遮罩內的聚合物。
  11. 如申請專利範圍第1項之方法，其中該開關成分係摻合於該材料內。
  12. 如申請專利範圍第1項之方法，其中該開關成分係分凝至該硬遮罩的頂部表面。
  13. 一種用以形成光可界定性配向層之方法，包含：設置化學放大型阻體(CAR)材料於硬遮罩上；曝光該CAR材料的部分以形成曝光阻體部分；顯影該CAR材料以暴露出在該等曝光阻體部分下面之該硬遮罩的部分；以及施加表面處理至該硬遮罩的該等暴露部分，而形成該硬遮罩的改質區。
  14. 如申請專利範圍第13項之方法，其中被使用以顯影該等曝光阻體部分的顯影劑亦係使用以施加該表面處理至該硬遮罩的該等暴露部分。
  15. 如申請專利範圍第14項之方法，其中該顯影劑係四甲基氫氧化銨(TMAH)。
  16. 如申請專利範圍第14項之方法，其中該顯影劑進一步包含反應性表面嫁接劑，其形成該硬遮罩的該等改質區。
  17. 如申請專利範圍第14項之方法，其中該表面處理係無機酸或有機酸。
  18. 如申請專利範圍第14項之方法，其中該阻體係負色調光阻，其中該顯影劑係有機溶劑，以及其中該有機溶劑包含反應性表面嫁接劑，其形成該硬遮罩的該等改質區。
  19. 如申請專利範圍第13項之方法，其中該CAR材料進一步包含聚合物刷及光酸產生劑(PAG)。
  20. 如申請專利範圍第19項之方法，其中曝光該CAR材料在該等曝光阻體部分之中產生酸，其催化該聚合物刷的附著物至該阻體的該等曝光部分下面之該硬遮罩表面。
  21. 一種材料堆疊，包含：基板層；形成於該基板層上的硬遮罩層，其中該硬遮罩層包含複數個圖案化之貫穿孔，以及其中該硬遮罩層進一步包含開關成分。
  22. 如申請專利範圍第21項之材料堆疊，其中當該開關成分與酸相互作用時，該開關成分轉換該硬遮罩自鹼不可溶性材料至鹼可溶性。
  23. 如申請專利範圍第21項之材料堆疊，其中該開關成分係分凝至該硬遮罩材料的頂部表面。
  24. 一種用以形成光可界定性配向層之方法，包含：設置化學放大型阻體(CAR)材料於包含開關成分的硬遮罩上；曝光該CAR材料的部分以形成曝光阻體部分；退火該CAR材料，其中該曝光及退火在該曝光阻體部分之中產生酸，其與該開關成分相互作用而在該等曝光阻體部分的下面形成該硬遮罩之改質區；在曝光後，自該硬遮罩的頂部表面去除該CAR材料；在該硬遮罩的該頂部表面上設置嵌段共聚物，其中該嵌段共聚物分凝成為在該硬遮罩之未改質區上的第一聚合物區，及在該硬遮罩之該等改質區上的第二聚合物區；去除該等第二聚合物區以暴露出該硬遮罩之該等改質區；以及蝕刻貫穿該硬遮罩之該等改質區，其中該等第一聚合物區作用為遮罩，用以防止該硬遮罩之該等未改質區的去除。
  25. 如申請專利範圍第24項之方法，其中該嵌段共聚物係聚苯乙烯-b-聚甲基丙烯酸甲酯(PS-b-PMMA)。
TW104138803A 2014-12-24 2015-11-23 用於化學輔助圖案之光可界定性配向層 TW201701057A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072384 WO2016105420A1 (en) 2014-12-24 2014-12-24 Photodefinable alignment layer for chemical assisted patterning

Publications (1)

Publication Number Publication Date
TW201701057A true TW201701057A (zh) 2017-01-01

Family

ID=56151216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138803A TW201701057A (zh) 2014-12-24 2015-11-23 用於化學輔助圖案之光可界定性配向層

Country Status (6)

Country Link
US (1) US20170345643A1 (zh)
EP (1) EP3238234A4 (zh)
KR (1) KR102350503B1 (zh)
CN (1) CN107004595B (zh)
TW (1) TW201701057A (zh)
WO (1) WO2016105420A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062674B1 (en) * 2017-04-28 2018-08-28 Corning Incorporated Systems and methods for display formation using photo-machinable material substrate layers
US10345702B2 (en) * 2017-08-24 2019-07-09 International Business Machines Corporation Polymer brushes for extreme ultraviolet photolithography
CN108649043A (zh) * 2018-04-25 2018-10-12 武汉新芯集成电路制造有限公司 一种提高硅原子的悬挂键键合的方法
US10304744B1 (en) 2018-05-15 2019-05-28 International Business Machines Corporation Inverse tone direct print EUV lithography enabled by selective material deposition
US10734278B2 (en) * 2018-06-15 2020-08-04 Tokyo Electron Limited Method of protecting low-K layers
CN110941119B (zh) * 2019-11-14 2022-04-05 Tcl华星光电技术有限公司 两亲性微球材料、其制备方法、以及显示器
KR20220100594A (ko) * 2019-11-15 2022-07-15 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 방법
KR102328949B1 (ko) * 2019-12-26 2021-11-19 광주과학기술원 열전 성능이 향상된 복합체 박막 구조체 및 그 제조 방법
CN111261586B (zh) * 2020-01-22 2023-03-14 成都工业学院 一种中孔半导体纳米结构的制作方法
US20230228910A1 (en) * 2020-06-18 2023-07-20 Nil Technology Aps Optical devices including metastructures and methods for fabricating the optical devices
WO2024211250A1 (en) * 2023-04-05 2024-10-10 Entegris, Inc. Solvent systems for selective removal of polymeric materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1552344A4 (en) * 2002-09-19 2009-04-01 Fujifilm Electronic Materials METHOD FOR REMOVING AN IMAGING LAYER FROM A SEMICONDUCTOR SUBSTRATE STACK
KR100512171B1 (ko) * 2003-01-24 2005-09-02 삼성전자주식회사 하층 레지스트용 조성물
US8178287B2 (en) * 2006-09-08 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist composition and method of forming a resist pattern
US20080102648A1 (en) * 2006-11-01 2008-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System For Making Photo-Resist Patterns
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
JP4590431B2 (ja) * 2007-06-12 2010-12-01 富士フイルム株式会社 パターン形成方法
US8133659B2 (en) * 2008-01-29 2012-03-13 Brewer Science Inc. On-track process for patterning hardmask by multiple dark field exposures
JP2009204674A (ja) * 2008-02-26 2009-09-10 Toshiba Corp パターン形成方法
US8318408B2 (en) * 2008-07-28 2012-11-27 Hynix Semiconductor Inc. Method of forming patterns of semiconductor device
JP2011017902A (ja) * 2009-07-09 2011-01-27 Panasonic Corp 化学増幅型レジスト材料及びそれを用いたパターン形成方法
US8828493B2 (en) * 2009-12-18 2014-09-09 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
KR20130039124A (ko) * 2011-10-11 2013-04-19 삼성전자주식회사 반도체 소자의 패턴 형성방법
US9171720B2 (en) * 2013-01-19 2015-10-27 Rohm And Haas Electronic Materials Llc Hardmask surface treatment

Also Published As

Publication number Publication date
KR102350503B1 (ko) 2022-01-14
WO2016105420A1 (en) 2016-06-30
EP3238234A4 (en) 2018-08-22
CN107004595A (zh) 2017-08-01
US20170345643A1 (en) 2017-11-30
KR20170099868A (ko) 2017-09-01
CN107004595B (zh) 2021-04-16
EP3238234A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
US10991599B2 (en) Self-aligned via and plug patterning for back end of line (BEOL) interconnects
TW201701057A (zh) 用於化學輔助圖案之光可界定性配向層
US10204830B2 (en) Previous layer self-aligned via and plug patterning for back end of line (BEOL) interconnects
US10600678B2 (en) Self-aligned isotropic etch of pre-formed vias and plugs for back end of line (BEOL) interconnects
KR102475024B1 (ko) 제2 또는 제3 행 전이 금속 박막들의 퇴적을 위한 선천적으로 선택적인 전구체들
KR102287787B1 (ko) 광 지원형 금속 원자층 퇴적(ald) 및 화학 기상 퇴적(cvd)을 위한 전구체 및 프로세스 설계
US10950501B2 (en) Triblock copolymers for self-aligning vias or contacts
US10892184B2 (en) Photobucket floor colors with selective grafting
US11953826B2 (en) Lined photobucket structure for back end of line (BEOL) interconnect formation
US11398428B2 (en) Multifunctional molecules for selective polymer formation on conductive surfaces and structures resulting therefrom