JP2011522707A - ナノスケール構造及びその製造方法 - Google Patents

ナノスケール構造及びその製造方法 Download PDF

Info

Publication number
JP2011522707A
JP2011522707A JP2010545264A JP2010545264A JP2011522707A JP 2011522707 A JP2011522707 A JP 2011522707A JP 2010545264 A JP2010545264 A JP 2010545264A JP 2010545264 A JP2010545264 A JP 2010545264A JP 2011522707 A JP2011522707 A JP 2011522707A
Authority
JP
Japan
Prior art keywords
self
polymer
nanoscale
opening
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010545264A
Other languages
English (en)
Other versions
JP5528355B2 (ja
Inventor
ブラック、チャールズ、ティー
ダルトン、ティモシー、ジェイ
ドリス、ブルース、ビー
ラデンズ、カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011522707A publication Critical patent/JP2011522707A/ja
Application granted granted Critical
Publication of JP5528355B2 publication Critical patent/JP5528355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0369Static structures characterized by their profile
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0149Forming nanoscale microstructures using auto-arranging or self-assembling material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/882Assembling of separate components, e.g. by attaching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/887Nanoimprint lithography, i.e. nanostamp
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/888Shaping or removal of materials, e.g. etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457Parallel ribs and/or grooves
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612Composite web or sheet
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24628Nonplanar uniform thickness material
    • Y10T428/24736Ornamental design or indicia
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Micromachines (AREA)
  • Finishing Walls (AREA)

Abstract

【課題】 外部構造によって生成される自己集合ブロック共重合体のオーダー範囲を超える面積にわたって延在する隣接ナノスケール自己集合自己整合構造及びその製造方法を提供する。
【解決手段】 一実施形態では、大きい面積を包含する六角形タイルが3つのグループに分けられ、各グループは、互いに分離されるすべての六角形タイルの1/3ずつを収容する。各グループ内の六角形タイルの開口(O1、O2、O3)がテンプレート層(20A、20B、20C)に形成され、1組の自己集合ブロック共重合体が各開口内に塗布されパターン化される。このプロセスを3回繰り返して3つのすべてのグループを包含することにより、広い面積にわたって延在する自己整合パターンが得られる。別の実施形態では、上記の大きい面積は、互いに重複しない2つの相補グループの矩形タイルに分割される。各矩形エリアの幅は、自己集合ブロック共重合体のオーダー範囲未満となる。自己集合自己整合ライン・アンド・スペース構造(40A、50A;40B、50B;40C、50C)が各グループ内に順次形成され、その結果、オーダー範囲を超えて延在する大きい面積にわたるライン・アンド・スペース・パターンが形成される。
【選択図】 図1A

Description

本発明は一般にナノスケール構造に関するものであり、より詳細には、規則的な周期的配列における自己集合(self-assembled)サブリソグラフィック・ナノスケール構造及びその製造方法に関するものである。
半導体産業では、ボトム・アップ型アプローチを半導体製作に利用することに関心が高まっている。そのような1つの手法は、サブリソグラフィ基本寸法のナノメートル・スケール・パターン生成に自己集合ブロック共重合体を利用する。
ナノスケール構造は、ナノメートル・スケール・パターンに自己組織化(self-organizing)可能な自己集合共重合体材料をテンプレート層の陥凹領域内に塗布することによって形成することができる。適切な条件下では、2つ以上の不混和性高分子ブロック成分がナノメートル・スケール上の2つ以上の異なる相に分かれ、それにより、分離されたナノ・サイズ構造ユニットの秩序パターンが形成される。このような自己集合ブロック共重合体によって形成される分離されたナノ・サイズ構造ユニットの秩序パターンは、半導体素子、光学素子、及び磁気素子におけるナノスケール構造ユニットの製作に使用することができる。このように形成される構造ユニットの寸法は、典型的には5〜40nmの範囲内であり、サブリソグラフィック(即ちリソグラフィ・ツールの解像度未満)である。
まず、自己集合ブロック共重合体を適切な溶媒系に溶解してブロック共重合体溶液を形成し、次に、この溶液を下層の表面上に塗布してブロック共重合体層を形成する。自己集合ブロック共重合体を高温でアニールして、2つの異なる高分子ブロック成分を含有する2組の重合体ブロック構造を形成する。重合体ブロック構造は、ライン状であることもシリンダであることもある。一方の組の重合体ブロック構造が他方の組の重合体ブロック構造に埋め込まれることも、異なる組に属する重合体ブロック構造が交互に配置されることもある。自己集合ブロック共重合体は、アニールのような適切な条件下で、光子即ち光放射ではなく自己集合によってパターン化が達成される非感光性レジストである。
アニールによる2組の重合体ブロック構造の自己集合は自己集合ブロック共重合体に固有の化学的特性であるが、2組の重合体ブロック構造の自己整合は、自己集合ブロック共重合体と物理的に制約された環境との相互作用を必要とする。換言すると、2組の重合体ブロック構造の自己整合は、自己整合構造と位置合わせ(register)すべき外部構造を必要する。このような外部構造は、第1の高分子ブロック成分と第2の高分子ブロック成分とを分離するアニール中に自己整合構造を位置合わせするテンプレートとして機能する。
外部構造によって生成され、アニール中の自己集合ブロック共重合体の自己整合を達成する有効オーダー範囲は有限である。換言すると、テンプレートとして存在する外部構造の影響は、限られた空間的範囲に及ぶものであり、無制限に伝搬するものではない。自己集合ブロック共重合体と外部構造との間の距離が有効範囲を超えた場合は、オーダーの一貫性が失われる。この場合、2組の重合体ブロック構造は、外部構造と位置合わせされなくなる。自己集合自己整合(self-assembled self-aligned)ナノスケール構造のサイズは、自己集合ブロック共重合体の組成に応じて異なる可能性があるが、限られた範囲、典型的には第1の高分子ブロック成分と第2の高分子ブロック成分の100未満の交互配置を含む。それ故、約1ミクロン超の寸法の自己集合自己整合ナノスケール構造を形成することは困難である。
しかしながら、大型の繰り返しパターン化構造は、高機能半導体素子及びナノスケール素子にとって非常に望ましい。したがって、大きい面積にわたって延在し、それ自体のサイズが自己集合ブロック共重合体固有の有効範囲によって制限されないナノスケール自己集合自己整合構造、及びそのようなナノスケール自己集合自己整合構造を形成する方法が必要とされている。
米国特許出願第11/424,963号
Nealey et al., "Self-assembling resists for nanolithography," IEDMTechnical Digest, Dec., 2005, Digital Object Identifier10.1109/IEDM.2005.1609349
本発明は、外部構造によって生成される自己集合ブロック共重合体のオーダー範囲を超える面積にわたって延在する隣接ナノスケール自己集合自己整合構造及びその製造方法を提供することにより、上述の必要性に対処する。
一実施形態において、自己整合オーダーの一貫性範囲を超えて延在する大きい面積は、リソグラフィ寸法を有する六角形タイルに分割される。これらの六角形タイルは3つのグループに分けられ、各グループは、互いに分離されるすべての六角形タイルの1/3ずつを収容する。各グループ内の六角形タイルは、六角形配列となる。各グループ内の六角形タイルの開口がテンプレート層に形成され、1組の自己集合ブロック共重合体が各開口内に塗布されパターン化される。このプロセスを3回繰り返して3つのすべてのグループを包含することにより、広い面積にわたって延在する自己整合パターンが得られる。第2の実施形態において、上記の大きい面積は、互いに重複しない2つの相補グループの矩形タイルに分割される。各矩形エリアの幅は、自己集合ブロック共重合体のオーダー範囲未満となる。自己集合自己整合ライン・アンド・スペース構造が各グループ内に順次形成され、その結果、ライン・アンド・スペース・パターンがオーダー範囲を超えて延在する大きい面積にわたって形成される。本明細書では六角形タイルの変形例、例えば矩形タイル、正方形タイル、三角形タイル等も企図される。
本発明の一態様によれば、ナノスケール・パターンを基板上に形成する方法が提供される。前記方法は、
基板上の所定の面積(predefined area)を包含する第1のテンプレート層を形成するステップと、
それぞれ正六角形の形状を有し、第1の六角形配列の形に配置される第1の開口を前記第1のテンプレート層内にパターン化するステップと、
第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
前記面積を包含する第2のテンプレート層を前記第1のナノスケール自己集合自己整合構造上に形成するステップと、
それぞれ前記正六角形の形状を有し、第2の六角形配列の形に配置される第2の開口を前記第2のテンプレート層内にパターン化するステップと、
第2のナノスケール自己集合自己整合構造を前記第2の開口内に形成するステップと、
前記面積を包含する第3のテンプレート層を前記第1及び第2のナノスケール自己集合自己整合構造上に形成するステップと、
それぞれ前記正六角形の形状を有し、第3の六角形配列の形に配置される第3の開口を前記第3のテンプレート層内にパターン化するステップと、
第3のナノスケール自己集合自己整合構造を前記第3の開口内に形成するステップと、
を含む。
一実施形態において、前記第1の開口、前記第2の開口、及び前記第3の開口はそれぞれ、他の前記第1の開口、他の前記第2の開口、及び他の前記第3の開口のどの開口とも重複しない。
別の実施形態において、前記所定の面積は、前記第1の開口の総面積(combined areas)、前記第2の開口の総面積、及び前記第3の開口の総面積の和集合(union)と同じである。
また別の実施形態において、前記第2の六角形配列は、前記第1の六角形配列と前記正六角形の1インスタンス分ずらされ、前記第3の六角形配列は、前記第1の六角形配列と前記正六角形の別の1インスタンス分ずらされ、前記第3の六角形配列は、前記第2の六角形配列と前記正六角形のまた別の1インスタンス分ずらされる。
更に別の実施形態において、前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、別の前記第1、第2、及び第3のナノスケール自己集合自己整合構造と合同(congruent)である。
更に別の実施形態において、前記方法は、
前記第1のナノスケール自己集合自己整合構造を形成するステップに先立って、第1の高分子ブロック成分及び第2の高分子ブロック成分を含む非感光性高分子レジストを前記各第1の開口内に塗布するステップと、
前記第2のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第2の開口内に塗布するステップと、
前記第3のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第3の開口内に塗布するステップと、
を更に含む。
更に別の実施形態において、前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分を含む少なくとも1つの円形シリンダと、前記第2の高分子ブロック成分を含み且つ前記少なくとも1つの円形シリンダと側方当接する高分子マトリックスと、を含む。
また別の実施形態において、前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、円形シリンダの1/3にそれぞれ相当する6つのインスタンスを更に含み、前記インスタンスはそれぞれ、体積が前記少なくとも1つの円形シリンダの総体積の1/3であり、リッジ部の角度が120度である。
更に別の実施形態において、前記6つのインスタンス及び前記高分子マトリックスは、前記第1、第2、及び第3の開口のうちの1つの境界に側方当接する。
更に別の実施形態において、前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分を含む複数の円形シリンダと、前記第2の高分子ブロック成分を含み且つ前記少なくとも1つの円形シリンダと側方当接する高分子マトリックスと、を含み、前記複数の円形シリンダはそれぞれ、前記第1、第2、及び第3の開口の各境界から分離される。
更に別の実施形態において、前記方法は、1組の前記円形シリンダ及び1組の前記高分子マトリックスの一方を、前記1組の前記円形シリンダ及び前記1組の前記高分子マトリックスの他方に対して選択的にエッチングするステップを更に含む。
更に別の実施形態において、前記方法は、前記円形シリンダ及び前記高分子マトリックスの残りの部分をエッチング・マスクとして利用して、サブリソグラフィ寸法を有するパターンを前記基板内に形成するステップを更に含む。
本発明の別の態様によれば、ナノスケール・パターンを基板上に形成する方法が提供される。前記方法は、
基板上の所定の面積を包含する第1のテンプレート層を形成するステップと、
それぞれ矩形の形状とリソグラフィ幅とを有する第1の開口を前記第1のテンプレート層内にパターン化するステップと、
第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
第2のテンプレート層を前記第1のナノスケール自己集合自己整合構造上に形成するステップと、
それぞれ矩形の形状とリソグラフィ幅とを有し、前記所定の面積内の前記第1の開口の補集合(complement)となる第2の開口を前記第1のテンプレート層内にパターン化するステップと、
第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
を含む。
一実施形態において、前記方法は、
前記第1のナノスケール自己集合自己整合構造を形成するステップに先立って、第1の高分子ブロック成分及び第2の高分子ブロック成分を含む非感光性高分子レジストを前記各第1の開口内に塗布するステップと、
前記第2のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第2の開口内に塗布するステップと、
を更に含む。
別の実施形態において、前記第1及び第2のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分をそれぞれ含む少なくとも1本の公称幅線及び2本のエッジ線を含み、前記2本のエッジ線はそれぞれ、前記第1の開口のうちの1つの境界に当接し、前記少なくとも1本の公称幅線は、前記2本のエッジ線から分離され、前記少なくとも1本の公称幅線は、公称線幅を有し、前記2本のエッジ線は、エッジ線幅を有し、前記公称線幅は、サブリソグラフィックであり且つ前記エッジ線幅よりも大きい。
また別の実施形態において、前記第1及び第2のナノスケール自己集合自己整合構造はそれぞれ、前記第2の高分子ブロック成分を含む補完線(complementary line)を更に含み、前記補完線はそれぞれ、前記少なくとも1本の公称幅線及び前記2本のエッジ線のうちの2本と側方当接し、サブリソグラフィックである別の幅を有する。
更に別の実施形態において、前記方法は、
前記第1の高分子ブロック成分及び前記第2の高分子ブロック成分の一方を他方に対して選択的にエッチングするステップと、
第1のサブリソグラフィ寸法を有する少なくとも1本の第1の線と、第2のサブリソグラフィ寸法を有する第2の線との周期的な繰り返しを含む、サブリソグラフィ寸法を有するパターンを前記基板内に形成するステップと、
を更に含み、
隣接する前記少なくとも1本の第1の線と前記第2の線の各対は、同じサブリソグラフィ間隔だけ離される。
更に別の実施形態では、実質的に平坦な表面からの突起パターン又は陥凹パターンを有する基板を備える構造であって、前記パターンは、単位パターンの六角形配列を含み、前記六角形配列は、最小周期のリソグラフィ寸法を有し、前記単位パターンは、正六角形の形状を有し、前記単位パターンは、同じ直径の円を含み、前記単位パターンの2つの隣接インスタンスに由来する前記円の集まりは、六角形の周期性を有さない、構造が提供される。
一実施形態において、前記同じ直径は、サブリソグラフィックである。
別の実施形態において、前記パターンは、突起パターンであり、前記構造は、それぞれ前記同じ直径を有し且つ非感光性高分子レジストの高分子成分を含み且つ前記各突起パターンの真上に位置する複数のシリンダを更に含み、前記円のエッジは、前記複数の前記シリンダのシリンダ状表面と一致する。
また別の実施形態において、前記パターンは、陥凹パターンであり、前記構造は、非感光性高分子レジストの高分子成分のマトリックスを更に含み、前記マトリックスは、シリンダ状開口を収容し、前記円のエッジは、前記シリンダ状開口のシリンダ状表面と一致する。
本発明の更に別の態様では、単位パターンの1次元の周期的な繰り返しを有する基板を備える構造であって、前記単位パターンは、実質的に平坦な表面上に少なくとも1本の第1の線及び第2の線の突起又は陥凹を含み、前記少なくとも1本の第1の線はそれぞれ、第1のサブリソグラフィ幅を有し、前記第2の線は、第2のサブリソグラフィ幅を有し、隣接する前記少なくとも1本の第1の線と前記第2の線の各対は、同じサブリソグラフィ間隔だけ離される、構造が提供される。
一実施形態において、前記第1のサブリソグラフィ幅と前記第2のサブリソグラフィ幅は異なる。
別の実施形態において、前記パターンは、突起パターンであり、前記構造は、非感光性高分子レジストの高分子成分を含み且つ前記少なくとも1本の第1の線及び第2の線のそれぞれの真上に位置する複数の高分子線を更に含み、前記高分子線の各エッジは、前記少なくとも1本の第1の線又は前記第2の線のエッジと垂直方向に一致する。
また別の実施形態において、前記パターンは、陥凹パターンであり、前記構造は、非感光性高分子レジストの高分子成分を含み且つ前記実質的に平坦な表面の真上に位置する複数の高分子線を更に含み、前記高分子線の各エッジは、前記少なくとも1本の第1の線又は前記第2の線のエッジと垂直方向に一致する。
図面番号の数字が同じ図面は、同じ製造段階に対応する。「A」の枝番が付された図面は、上面図である。「B」又は「C」の枝番が付された図面は、それぞれ図面番号の数字が同じ枝番「A」の対応図面における平面B‐B’又は平面C‐C’に沿った垂直断面図である。
本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第1の実施形態に係る第1の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第2の実施形態に係る第2の例示的なナノスケール構造の一変形例のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。 本発明の第3の実施形態に係る第3の例示的なナノスケール構造のシーケンス図である。
上述のとおり、本発明は、規則的な周期的配列における自己集合サブリソグラフィック・ナノスケール構造及びその製造方法に関するものである。以下、添付図面を参照しながらこれらについて詳細に説明する。同様の要素及び対応する要素には同様の参照番号が付されることに留意していただきたい。
図1を参照すると、本発明の第1の実施形態に係る第1の例示的なナノスケール構造は、基板10上に形成された第1のテンプレート層20Aを含む。第1のテンプレート層20A及び基板10の横方向の範囲は、後で利用できるように非感光性高分子レジストの横方向のオーダー範囲を超えるようにしてもよい。基板10は、半導体基板、絶縁体基板、又は金属基板、あるいはそれらの組み合わせとすることができる。半導体基板は、シリコン基板、他の第IV群元素半導体基板、あるいは化合物半導体基板である可能性がある。また、半導体基板は、バルク基板、シリコン・オン・インシュレータ(SOI)、あるいはバルク部分とSOI部分を有するハイブリッド基板であってもよい。第1のテンプレート層20Aは、半導体材料を含むことも絶縁体材料を含むこともできる。例示的な半導体材料としては、ポリシリコン、アモルファスシリコン、ゲルマニウム又は炭素を含む合金を含有する多結晶シリコン、あるいはゲルマニウム又は炭素を含む合金を含有するアモルファスシリコンが挙げられる。例示的な絶縁体材料としては、誘電酸化膜、誘電酸窒化膜、誘電窒化膜、及び多孔性又は非多孔性低誘電率絶縁体材料(誘電率がシリコン酸化膜の誘電率、即ち3.9を下回る)が挙げられる。更に、第1のテンプレート層20Aは、水素フリー・アモルファス炭素、四面体水素フリー・アモルファス炭素、金属含有水素フリー・アモルファス炭素、水素添加アモルファス炭素、四面体水素添加アモルファス炭素、金属含有水素添加アモルファス炭素、変性水素添加アモルファス炭素のようなアモルファス炭素又はダイヤモンド様炭素を含んでもよい。
第1のテンプレート層20Aは、まず基板10の上面全体を覆うブランケット層として形成され、その後、フォトレジスト(図示せず)の塗布、フォトレジストのパターン化、及びフォトレジスト内のパターンを第1のテンプレート層20Aに転写する異方性エッチングを利用したリソグラフィ法によってパターン化される。このパターンは、それらの下に基板10の上面が露出する第1の開口O1を第1のテンプレート層20A内に含む。各第1の開口O1の形状は、同一のサイズの正六角形である。第1の開口O1はリソグラフィ法によって形成されるので、特徴的寸法、例えば正六角形の一辺の長さはリソグラフィ寸法となる。
寸法がリソグラフィ寸法となるのかそれともサブリソグラフィ寸法となるのかは、その寸法がリソグラフィ・パターン化方法によって形成可能かどうかに依存する。リソグラフィ・パターン化方法によって形成可能な最小寸法を本明細書では「リソグラフィ最小寸法」又は「限界寸法」と呼ぶ。リソグラフィ最小寸法は、所与のリソグラフィ・ツールのみに関連して定義され、通常は半導体技術の世代に応じて異なるが、リソグラフィ最小寸法及びサブリソグラフィ寸法は、半導体製造時点で利用可能なリソグラフィ・ツールの最良の性能に関連して定義されることを理解していただきたい。2007年の時点では、リソグラフィ最小寸法は約45nmであり、将来縮小されることが予想される。リソグラフィ最小寸法未満の寸法はサブリソグラフィ寸法であり、リソグラフィ最小寸法以上の寸法はリソグラフィ寸法である。
第1の開口O1の位置は、第1のテンプレート層20Aを含むがパターンを含まない材料のブランケット堆積又はブランケット塗布によって形成される第1のテンプレート層20Aの上面を正六角形の仮想六角形配列(hypothetical hexagonal array)で埋めることによって決定される。第1のテンプレート層20Aの上面は、六角形タイルを利用して所定の面積を埋める場合と同様の様式で正六角形で埋められる。図1Aでは、正六角形の境界は破線で表される。正六角形の1/3のセットは、そのセット内の各正六角形が同じセット内の他の正六角形から分離され、別の六角形配列を形成するような第1の開口O1を含む。この六角形配列の単位六角形は、図1Aの2点鎖線で示される。このような第1の開口で構成される六角形配列を本明細書では「第1の六角形配列」と呼ぶ。それ故、第1の開口O1の面積は、パターン化前の第1のテンプレート層20Aの上面全体の面積の約1/3となる。
正六角形の一辺の長さはリソグラフィ寸法であり、例えば45nmよりも大きくすることができる。2007年時点で実行可能な正六角形の一辺の長さの典型的な範囲は、約45nm〜約1,000nmであり、より典型的には約45nm〜約100nmである。
図2A及び図2Bを参照すると、当業界で周知のスピン・コーティングのような方法によって第1の非感光性高分子レジストが各第1の開口O1内に塗布され、それによって第1の非感光性高分子レジスト部分30Aが形成される。第1の非感光性高分子レジスト部分30Aの上面は、第1のテンプレート層20Aの上面と共面になる、又は第1のテンプレート層20Aの上面より窪むことが好ましい。第1の非感光性高分子レジストは、ナノメートル・スケール・パターンに自己組織化可能な自己集合ブロック共重合体を含む。
第1の非感光性高分子レジストは、互いに混和しない第1の高分子ブロック成分及び第2の高分子ブロック成分を含む。非感光性高分子レジストは、自己平坦化可能である。別法として、非感光性高分子レジストは、化学的機械的平坦化、陥凹エッチング、あるいはその組み合わせによって平坦化され得る。
第1の高分子ブロック成分及び第2の高分子ブロック成分の例示的な材料は、2006年6月19日に出願され、本発明の譲受人に譲渡された同時係属出願である米国特許出願第11/424,963号に記載されている。本発明の構造ユニットを形成するのに使用可能な非感光性高分子レジスト用の自己集合ブロック共重合体の具体例としては、必ずしもそれだけに限定されるわけではないが、ポリスチレン‐ブロック‐ポリメチルメタクリレート(PS‐b‐PMMA)、ポリスチレン‐ブロック‐ポリイソプレン(PS‐b‐PI)、ポリスチレン‐ブロック‐ポリブタジエン(PS‐b‐PBD)、ポリスチレン‐ブロック‐ポリビニルピリジン(PS‐b‐PVP)、ポリスチレン‐ブロック‐ポリエチレンオキサイド(PS‐b‐PEO)、ポリスチレン‐ブロック‐ポリエチレン(PS‐b‐PE)、ポリスチレン‐ブロック‐ポリオルガノシリケート(PS‐b‐POS)、ポリスチレン‐ブロック‐ポリフェロセニルジメチルシラン(PS‐b‐PFS)、ポリエチレンオキサイド‐ブロック‐ポリイソプレン(PEO‐b‐PI)、ポリエチレンオキサイド‐ブロック‐ポリブタジエン(PEO‐b‐PBD)、ポリエチレンオキサイド‐ブロック‐ポリメチルメタクリレート(PEO‐b‐PMMA)、ポリエチレンオキサイド‐ブロック‐ポリエチルエチレン(PEO‐b‐PEE)、ポリブタジエン‐ブロック‐ポリビニルピリジン(PBD‐b‐PVP)、及びポリイソプレン‐ブロック‐ポリメチルメタクリレート(PI‐b‐PMMA)を挙げることができる。まず、自己集合ブロック共重合体を適切な溶媒系に溶解してブロック共重合体溶液を形成し、次に、この溶液を第1の例示的な構造の表面上に塗布して非感光性高分子レジストを形成する。ブロック共重合体の溶解及びブロック共重合体溶液の形成に使用される溶媒系は、必ずしもそれだけに限定されるわけではないが、トルエン、プロピレングリコールモノメチルエーテルアセテート(PGMEA)、プロピレングリコールモノメチルエーテル(PGME)、及びアセトンを含めた任意の適切な溶媒を含むことができる。非感光性高分子レジストは、紫外光又は可視光に露光したときに現像され得る従来のフォトレジストではない。また、非感光性高分子レジストは、従来のlow‐k誘電材料でもない。
図3A及び図3Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第1のナノスケール自己集合自己整合構造が各第1の開口O1内に形成される。具体的には、第1の非感光性高分子レジストは、紫外線処理又は高温の熱アニーリングによってアニールされ、それによって第1の高分子ブロック成分を含む第1の柱状高分子構造40Aと、第2の高分子ブロック成分を含み、第1の柱状高分子構造40Aの側壁に側方当接する第1の高分子マトリックス50Aと、が形成される。
ブロック共重合体層内の自己集合ブロック共重合体をアニールして2組の重合体ブロックを形成する例示的なプロセスは、Nealey et al., “Self-assemblingresists for nanolithography,” IEDM Technical Digest, Dec., 2005, Digital ObjectIdentifier 10.1109/IEDM.2005.1609349に記載されている。米国特許出願第11/424,963号に記載されるアニーリング方法を利用することも可能である。アニールは、例えば約200℃〜約300℃の温度で約1時間未満〜約100時間の継続時間にわたって実行することができる。
第1の柱状高分子構造40Aは、少なくとも1つの円形シリンダと、それぞれ少なくとも1つの円形シリンダのうちの1つの1/3に相当し、ほぼ120度と等しい角度又は2π/3にわたる弧を含む6つの部分的円形シリンダ(fractional circular cylinder)と、を含む。換言すると、6つの部分的円形シリンダはそれぞれ、少なくとも1つの円形シリンダのうちの1つを、当該円形シリンダの中心軸を始点とし互いに120度離れた3本の半径線で3等分することによって得ることができる。それ故、6つの部分的円形シリンダはそれぞれ、120度の角度のリッジ部(ridge)で出会う2つの矩形表面を有する。部分的円形シリンダのリッジ部は、第1のナノスケール自己集合自己整合構造(40A、50A)のうちの1つを形成する正六角形の角に位置する。6つの部分的円形シリンダの形成は、第1のテンプレート層20Aならびに第1及び第2の高分子ブロック成分の材料に関して、第1の高分子ブロック成分が第1のテンプレート層20Aの壁部を表面張力によって「湿潤する(wet)」ような材料を選択することによって達成される。例えば、第1の高分子ブロック成分の組成及び平均分子量を操作して、第1のテンプレート層20Aに関して選択された材料の表面に対する第1の高分子ブロック成分の湿潤性を向上させることも低下させることもできる。
第1のナノスケール自己集合自己整合構造(40A、50A)は、「自己集合」する。第1の非感光性高分子レジストは、第1及び第2の高分子ブロック成分の不混和性によって第1の高分子ブロック成分が第1の柱状高分子構造40A、即ち少なくとも1つの円形シリンダ及び6つの部分的円形シリンダに自己集合することが可能となるような化学組成を有する。第2の高分子ブロック成分は、第1の高分子マトリックス50Aに集合する。
第1のナノスケール自己集合自己整合構造(40A、50A)は、第1の開口O1を画定する第1のテンプレート層20Aの壁部に対して「自己整合」する。具体的には、第1のナノスケール自己集合自己整合構造(40A、50A)はそれぞれ、第1の開口O1のうちの1つに対応する正六角形の面積内に閉じ込められる(図1A参照)。更に、自己集合及び湿潤特性により、少なくとも1つの円形シリンダ及び6つの部分的円形シリンダはそれぞれ、正六角形に対して自己整合する。少なくとも1つの円形シリンダは、単一のシリンダを含むことも7つのシリンダを含むことも可能であり、また、各第1の開口O1内におけるシリンダの六角形配列の形成に対応可能である任意の複数の数のシリンダを含むことが可能である。各第1の開口O1内の少なくとも1つの円形シリンダの総数が7を超える場合は、少なくとも1つの円形シリンダのうちの1つの円形シリンダの半分にそれぞれ相当し、第1の高分子ブロック成分を含む半シリンダ(図示せず)を、少なくとも1つの円形シリンダ、6つの部分的円形シリンダ、及び半シリンダによって六角形の周期性が満足されるような形で、各第1の開口O1内に形成することができる。
1つの例示的な場合では、ポリ(メチルメタクリレート‐ブロック‐スチレン)(PMMA‐b‐S)ブロック共重合体による「ハニカム」構造が形成される。シリンダ相ジブロックの場合では、PMMA‐b‐Sブロックは、熱アニーリングされたときに分離してポリスチレン・ブロックのマトリックス内に垂直配向シリンダを形成することができる。
図4A及び図4Bを参照すると、第1のテンプレート層20Aは、第1のナノスケール自己集合自己整合構造(40A、50A)及び基板10に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。第1のナノスケール自己集合自己整合構造(40A、50A)の集まりは、単位セルが第1のナノスケール自己集合自己整合構造(40A、50A)の1つのインスタンスと、どの第1のナノスケール自己集合自己整合構造(40A、50A)も収容せず、第1のナノスケール自己集合自己整合構造(40A、50A)のインスタンス2つ分と体積が等しいスペースと、を含む、六角形配列を構成する。
図5A及び図5Bを参照すると、第1のナノスケール自己集合自己整合構造(40A、50A)及び基板10上に第2のテンプレート層20Bが形成される。第2のテンプレート層20Bは、第1のテンプレート層20Aとして利用可能な材料から選択することができる。第2のテンプレート層20Bは、第1のテンプレート層20Aと同じ材料を含むことも異なる材料を含むことも可能である。第2のテンプレート層20Bは、ブランケット層として形成され、第1のナノスケール自己集合自己整合構造(40A、50A)の上面を覆う。
図6A及び図6Bを参照すると、第2のテンプレート層20Bはその後、フォトレジスト(図示せず)の塗布、フォトレジストのパターン化、及びフォトレジスト内のパターンを第2のテンプレート層20Bに転写する異方性エッチングを利用したリソグラフィ法によってパターン化される。このパターンは、それらの下に基板10の上面が露出する第2の開口O2を第2のテンプレート層20B内に含む。各第2の開口O2の形状は、第1の開口O1の形状(図1A参照)である正六角形となる。第2の開口O2はリソグラフィ法によって形成されるので、特徴的寸法、例えば正六角形の一辺の長さはリソグラフィ寸法となる。
各第2の開口O2のサイズ及び配向は、各第1の開口O1のサイズと同一である。第2の開口O2の位置は、第1の開口O1のパターンを、第1の開口O1の1つ分のサイズに相当する1つの正六角形だけ正六角形の一辺に対して垂直方向にシフトさせることによって得られる。それ故、第2の開口O2の各インスタンスは、どの第1の開口O1とも重複せず、第2の開口O2の他のインスタンスとも重複しない。図1Aの正六角形の1/3のセットは、そのセット内の各正六角形が同じセット内の他の正六角形から分離されるような形で第2の開口O2を含む。第2の開口O2は、図6Aの2点鎖線で単位六角形が示される別の六角形配列を形成する。このような六角形配列を本明細書では「第2の六角形配列」と呼ぶ。第2の六角形配列は、第1の六角形配列と正六角形の1インスタンス分ずらされる。第2の開口O2の面積は、パターン化前の第2のテンプレート層20Bの上面全体の面積の約1/3となる。
図7A及び図7Bを参照すると、当業界で周知のスピン・コーティングのような方法によって第2の非感光性高分子レジストが各第2の開口O2内に塗布され、それによって第2の非感光性高分子レジスト部分30Bが形成される。第2の非感光性高分子レジスト部分30Bの上面は、第2のテンプレート層20Bの上面より窪むことが好ましい。また、第2の非感光性高分子レジスト部分30Bの上面は、第1のナノスケール自己集合自己整合構造(40A、50A)の上面と共面になることも好ましい。第2の非感光性高分子レジストは、第2のテンプレート層20Bの上面と共面になるように、あるいは第2のテンプレート層20Bの上面よりも高くなるように塗布し、その後陥凹エッチングによって、あるいは希薄溶液を利用することによって第1のナノスケール自己集合自己整合構造(40A、50A)の上面の高さまで窪めることができ、その後溶媒を蒸発させることによって各第2の開口O2内の体積収縮を生じさせることができる。
第2の非感光性高分子レジストは、ナノメートル・スケール・パターンに自己組織化可能な自己集合ブロック共重合体を含む。それ故、上記で列挙した第1の非感光性高分子レジストの任意の材料を第2の非感光性高分子レジストに利用することができる。第2の非感光性高分子レジストは、第1の非感光性高分子レジストと同じ材料を含むことも異なる材料を含むことも可能である。本発明の例示のために、第1の非感光性高分子レジストと第2の非感光性高分子レジストについて同じ材料が利用されるものと仮定する。
図8A及び図8Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第2のナノスケール自己集合自己整合構造が各第2の開口O2内に形成される。第2のナノスケール自己集合自己整合構造は、第1のナノスケール自己集合自己整合構造(40A、50A)の形成に利用されたのと同じ方法を利用して形成することができる。
各第2のナノスケール自己集合自己整合構造は、第2の柱状高分子構造40Bと、第2の高分子マトリックス50Bと、を含む。第2の柱状高分子構造40Bは、少なくとも1つの円形シリンダと、それぞれ少なくとも1つの円形シリンダのうちの1つの1/3に相当し、ほぼ120度と等しい角度又は2π/3にわたる弧を含む6つの部分的円形シリンダと、を含む。それ故、第2の柱状高分子構造40Bはそれぞれ、上述の第1の柱状高分子構造40Aのうちの1つと同じ構造を有し、同じ方法によって形成される。第2の高分子マトリックス50Bは、第2の高分子ブロック成分を含み、第2の柱状高分子構造40Bのそれぞれに側方当接する。
第2のナノスケール自己集合自己整合構造(40B、50B)の様々な成分の自己集合及び自己整合には第1のナノスケール自己集合自己整合構造(40A、50A)と同じメカニズムが利用されるので、第2のナノスケール自己集合自己整合構造(40B、50B)は、第1のナノスケール自己集合自己整合構造(40A、50A)が自己集合及び自己整合するのと同じ意味で自己集合及び自己整合する。それ故、第2の柱状高分子構造40Bの各インスタンスは、第1の柱状高分子構造40Aのインスタンスと同じ成分を含み、該インスタンスと合同となり、第2の高分子マトリックス50Bの各インスタンスは、第1の高分子マトリックス50Aのインスタンスと同じ材料を含み、該インスタンスと合同となる。
図9A及び図9Bを参照すると、第2のテンプレート層20Bは、第1のナノスケール自己集合自己整合構造(40A、50A)、第2のナノスケール自己集合自己整合構造(40B、50B)、及び基板10に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。
図10A乃至図10Cを参照すると、第1のナノスケール自己集合自己整合構造(40A、50A)、第2のナノスケール自己集合自己整合構造(40B、50B)、及び基板10上に第3のテンプレート層20Cが形成される。第3のテンプレート層20Cは、第1のテンプレート層20Aとして利用可能な材料から選択することができる。第3のテンプレート層20Cは、第1のテンプレート層20Aと同じ材料を含むことも異なる材料を含むことも可能である。第3のテンプレート層20Cは、第1のナノスケール自己集合自己整合構造(40A、50A)及び第2のナノスケール自己集合自己整合構造(40B、50B)の各上面を覆う。
図11A乃至図11Cを参照すると、第3のテンプレート層20Cはその後、フォトレジスト(図示せず)の塗布、フォトレジストのパターン化、及びフォトレジスト内のパターンを第3のテンプレート層20Cに転写する異方性エッチングを利用したリソグラフィ法によってパターン化される。このパターンは、それらの下に基板10の上面が露出する第3の開口O3を第3のテンプレート層20C内に含む。各第3の開口O3の形状は、第1の開口O1の形状(図1A参照)である正六角形となる。第3の開口O3はリソグラフィ法によって形成されるので、特徴的寸法、例えば正六角形の一辺の長さはリソグラフィ寸法となる。
各第3の開口O3のサイズ及び配向は、各第1の開口O1のサイズと同一である。第3の開口O3の位置は、第2の開口O2の生成時に利用された第1の開口O1からのシフト方向と60度離れたシフト方向となるように、第1の開口O1のパターンを、第1の開口O1の1つ分のサイズに相当する1つの正六角形だけ正六角形の一辺に対して垂直方向にシフトさせることによって得られる。それ故、第3の開口O3の各インスタンスは、第1の開口O1とも第2の開口O2とも重複せず、第3の開口O3の他のインスタンスとも重複しない。図1Aの正六角形の1/3のセットは、そのセット内の各正六角形が同じセット内の他の正六角形から分離されるような形で第3の開口O3を含む。第3の開口O3は、図11Aの2点鎖線で単位六角形が示される別の六角形配列を形成する。このような六角形配列を本明細書では「第3の六角形配列」と呼ぶ。第3の六角形配列は、第1の六角形配列と正六角形の1インスタンス分ずらされる。第3の六角形配列は、第2の六角形配列とも正六角形の別の1インスタンス分ずらされる。第3の開口O3の面積は、パターン化前の第3のテンプレート層20Cの上面全体の面積の約1/3となる。
図12A及び図12Bを参照すると、当業界で周知のスピン・コーティングのような方法によって第3の非感光性高分子レジストが各第3の開口O3内に塗布され、それによって第3の非感光性高分子レジスト部分30Cが形成される。第3の非感光性高分子レジスト部分30Cの上面は、第3のテンプレート層20Cの上面より窪むことが好ましい。また、第3の非感光性高分子レジスト部分30Cの上面は、第1のナノスケール自己集合自己整合構造(40A、50A)及び第2のナノスケール自己集合自己整合構造(40B、50B)の各上面と共面になることも好ましい。第3の非感光性高分子レジストは、第3のテンプレート層20Cの上面と共面になるように、あるいは第3のテンプレート層20Cの上面よりも高くなるように塗布し、その後陥凹エッチングによって、あるいは希薄溶液を利用することによって第1のナノスケール自己集合自己整合構造(40A、50A)の上面の高さまで窪めることができ、その後溶媒を蒸発させることによって各第3の開口O3内の体積収縮を生じさせることができる。
第3の非感光性高分子レジストは、ナノメートル・スケール・パターンに自己組織化可能な自己集合ブロック共重合体を含む。それ故、上記で列挙した第1の非感光性高分子レジストの任意の材料を第3の非感光性高分子レジストに利用することができる。第3の非感光性高分子レジストは、第1の非感光性高分子レジストと同じ材料を含むことも異なる材料を含むことも可能である。本発明の例示のために、第1の非感光性高分子レジストと第3の非感光性高分子レジストについて同じ材料が利用されるものと仮定する。
図13A及び図13Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第3のナノスケール自己集合自己整合構造が各第3の開口O3内に形成される。第3のナノスケール自己集合自己整合構造は、第1のナノスケール自己集合自己整合構造(40A、50A)の形成に利用されたのと同じ方法を利用して形成することができる。
各第3のナノスケール自己集合自己整合構造は、第3の柱状高分子構造40Cと、第3の高分子マトリックス50Cと、を含む。第3の柱状高分子構造40Cは、少なくとも1つの円形シリンダと、それぞれ少なくとも1つの円形シリンダのうちの1つの1/3に相当し、ほぼ120度と等しい角度又は2π/3にわたる弧を含む6つの部分的円形シリンダと、を含む。それ故、第3の柱状高分子構造40Cはそれぞれ、上述の第1の柱状高分子構造40Aのうちの1つと同じ構造を有し、同じ方法によって形成される。第3の高分子マトリックス50Cは、第2の高分子ブロック成分を含み、第3の柱状高分子構造40Cのそれぞれに側方当接する。
第3のナノスケール自己集合自己整合構造(40C、50C)の様々な成分の自己集合及び自己整合には第1のナノスケール自己集合自己整合構造(40A、50A)と同じメカニズムが利用されるので、第3のナノスケール自己集合自己整合構造(40C、50C)は、第1のナノスケール自己集合自己整合構造(40A、50A)が自己集合及び自己整合するのと同じ意味で自己集合及び自己整合する。それ故、第3の柱状高分子構造40Cの各インスタンスは、第1の柱状高分子構造40Aのインスタンスと同じ成分を含み、該インスタンスと合同となり、第3の高分子マトリックス50Cの各インスタンスは、第1の高分子マトリックス50Aのインスタンスと同じ材料を含み、該インスタンスと合同となる。
図14A乃至図14Cを参照すると、第3のテンプレート層20Cは、第1のナノスケール自己集合自己整合構造(40A、50A)、第2のナノスケール自己集合自己整合構造(40B、50B)、及び第3のナノスケール自己集合自己整合構造(40C、50C)に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。
部分的円形シリンダ及び半シリンダ(存在する場合)の様々な組み合わせにより、様々な円形シリンダの断面積と同じ直径の円形水平断面積を有する完全なシリンダが形成される。第1の高分子ブロック成分を含むシリンダが第1の非感光性高分子レジスト、第2の非感光性高分子レジスト、及び第3の非感光性高分子レジストのうちの1つのみから形成されるのか、それともそれらのうちの少なくとも2つから形成されるのかに関わらず、本明細書ではそのようなすべての円形シリンダを「円形高分子シリンダ(circular polymeric cylinder)」と総称する。換言すると、第1、第2、及び第3の柱状高分子構造(40A、40B、40C)は、集合的に円形高分子シリンダを構成する。
図15A及び図15Bを参照すると、第1、第2、及び第3の高分子マトリックス(50A、50B、50C)は、第2の高分子ブロック成分を第1の高分子ブロック成分に対して選択的に除去するエッチングにより、第1、第2、及び第3の柱状高分子構造(40A、40B、40C)に対して選択的に除去される。このエッチングは、等方性であっても異方性であってもよい。第1、第2、及び第3の高分子マトリックス(50A、50B、50C)が除去された後は、基板10上に円形高分子シリンダ40の六角形配列が形成される。即ち、円形高分子シリンダ40は、六角形配列の周期性が隣接する1対の円形高分子シリンダ40の軸間距離と同じになる六角形配列を形成するように配置される。
図16A及び図16Bを参照すると、円形高分子シリンダ40の六角形配列のパターンは、基板10の露出部分を円形高分子シリンダ40に対して選択的に除去する異方性エッチングによって基板10に転写される。基板10の陥凹表面11は、基板10と円形高分子シリンダ40の六角形配列との間の界面下に露出する。陥凹表面11は、円形高分子シリンダ40の六角形配列の位置と一致する複数の孔を含む。円形高分子シリンダ40の直径はサブリソグラフィックであり得るので、陥凹表面11のパターンは、サブリソグラフィ単位パターンを含む可能性がある。
円形高分子シリンダ40の六角形配列が基板10に対して選択的に除去されると、陥凹表面11である実質的に平坦な表面からの突起パターンを有する基板10を含む構造が提供される。このパターンは、円形シリンダが円形高分子シリンダ40のうちの1つと実質的に同じ直径を有する単位パターンの六角形配列を含む。この六角形配列は、最小周期のサブリソグラフィ寸法を有する可能性がある。
図17A及び図17Bを参照すると、第1、第2、及び第3の柱状高分子構造(40A、40B、40C)を、本明細書では組み合わせ高分子マトリックス50と呼ばれる第1、第2、及び第3の高分子マトリックス(50A、50B、50C)の組み合わせに対して選択的に除去することにより、図14A乃至図14Cの第1の例示的なナノスケール構造に由来する第1の例示的なナノスケール構造の一変形例が形成される。第1の高分子ブロック成分を第2の高分子ブロック成分に対して選択的に除去するエッチングが利用される。このエッチングは、等方性であっても異方性であってもよい。
第1、第2、及び第3の柱状高分子構造(40A、40B、40C)が除去された後は、シリンダ状空洞の六角形配列が組み合わせ高分子マトリックス50内に形成される。換言すると、組み合わせ高分子マトリックス50内のシリンダ状空洞は、六角形配列の周期性が隣接する1対のシリンダ状空洞の軸間距離と同じになる六角形配列を形成するように配置される。
図18A及び図18Bを参照すると、シリンダ状空洞の六角形配列のパターンは、基板10の露出部分を組み合わせ高分子マトリックス50に対して選択的に除去する異方性エッチングによって基板10に転写される。基板10の陥凹トレンチ底面12は、組み合わせ高分子マトリックス50内のシリンダ状空洞から基板10の材料を除去することによって形成される。基板10内のシリンダ状トレンチは、六角形配列の形に配置される。シリンダ状トレンチの直径はサブリソグラフィックであり得るので、シリンダ状トレンチのパターンは、サブリソグラフィ単位パターンを含む可能性がある。
組み合わせ高分子マトリックス50の六角形配列が基板10に対して選択的に除去されると、陥凹トレンチ底面12である実質的に平坦な表面からの陥凹パターンを有する基板10を含む構造が提供される。このパターンは、円形トレンチが円形高分子シリンダ40のうちの1つと実質的に同じ直径を有する単位パターンの六角形配列を含む。この六角形配列は、最小周期のサブリソグラフィ寸法を有する可能性がある。
本発明の第2の実施形態によれば、第2の例示的なナノスケール構造は、図1A乃至図2Bの第1の例示的なナノスケール構造に由来する。しかしながら、第2の例示的なナノスケール構造を形成するにあたり、第1及び第2の高分子ブロック成分の湿潤特性は、第1の高分子ブロック成分が第1のテンプレート層20Aの表面を湿潤せず、第2の高分子ブロック成分が第1のテンプレート層20Aの表面を湿潤するように変更される。
図19A及び図19Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第1のナノスケール自己集合自己整合構造が各第1の開口O1内に形成される(図1A及び図1B参照)。第1の実施形態と同じアニーリング・プロセスを利用することができる。第1のナノスケール自己集合自己整合構造は、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることによって各第1の開口O1内に形成される。具体的には、第1の非感光性高分子レジストは、紫外線処理又は高温の熱アニーリングによってアニールされ、それによって第1の高分子ブロック成分を含む第1の柱状高分子構造40Aと、第2の高分子ブロック成分を含み、第1の柱状高分子構造40Aの側壁に側方当接する第1の高分子マトリックス50Aと、が形成される。第1の柱状高分子構造40Aは、第1の開口O1の側壁と接触しないが、第1の高分子マトリックス50Aは、各第1の開口O1内の第1のテンプレート層20Aの側壁と当接する。第1のナノスケール自己集合自己整合構造(40A、50A)は、第1の実施形態と同じメカニズムによって「自己集合」及び「自己整合」する。
図20A及び図20Bを参照すると、第1のテンプレート層20Aは、第1のナノスケール自己集合自己整合構造(40A、50A)及び基板10に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。第1のナノスケール自己集合自己整合構造(40A、50A)の集まりは、単位セルが第1のナノスケール自己集合自己整合構造(40A、50A)の1つのインスタンスと、どの第1のナノスケール自己集合自己整合構造(40A、50A)も収容せず、第1のナノスケール自己集合自己整合構造(40A、50A)のインスタンス2つ分と体積が等しいスペースと、を含む、六角形配列を構成する。
図21A及び図21Bを参照すると、第1のナノスケール自己集合自己整合構造(40A、50A)及び基板10上に第2のテンプレート層20Bが形成される。第2のテンプレート層20Bは、第1のテンプレート層20Aとして利用可能な材料から選択することができる。第2のテンプレート層20Bは、第1のテンプレート層20Aと同じ材料を含むことも異なる材料を含むことも可能である。第2のテンプレート層20Bは、ブランケット層として形成され、第1のナノスケール自己集合自己整合構造(40A、50A)の上面を覆う。
第1の実施形態の図6A乃至図13Bに対応する各プロセス・ステップを実行することにより、第2のナノスケール自己集合自己整合構造(40B、50B)及び第3のナノスケール自己集合自己整合構造(40C、50C)が形成される。第1及び第2の高分子ブロック成分の湿潤特性を変更することにより、第2の柱状高分子構造40Bは、第2の開口O2の側壁に接触しなくなり、各第2の高分子マトリックス50Bは、各第2の開口O2内の第2のテンプレート層20Bの側壁に当接するようになる。同様に、第3の柱状高分子構造40Cは、第3の開口O3の側壁に接触しなくなり、各第3の高分子マトリックス50Cは、各第3の開口O3内の第3のテンプレート層20Cの側壁に当接するようになる。
図22A及び図22Bを参照すると、第3のテンプレート層20Cは、第1のナノスケール自己集合自己整合構造(40A、50A)、第2のナノスケール自己集合自己整合構造(40B、50B)、及び第3のナノスケール自己集合自己整合構造(40C、50C)に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。
図23A及び図23Bを参照すると、第1、第2、及び第3の高分子マトリックス(50A、50B、50C)は、第2の高分子ブロック成分を第1の高分子ブロック成分に対して選択的に除去するエッチングにより、第1、第2、及び第3の柱状高分子構造(40A、40B、40C)に対して選択的に除去される。このエッチングは、等方性であっても異方性であってもよい。第1、第2、及び第3の柱状高分子構造(40A、40B、40C)は、集合的に円形高分子シリンダ40を構成する。円形高分子シリンダ40は、六角形配列を形成するように配置される。しかしながら、この六角形配列の周期性は、隣接する1対の円形高分子シリンダ40の軸間距離と同じではない。その代わりに、この六角形配列は、第1の開口O1、第2の開口O2、及び第3の開口O3(それぞれ図1A、図6A、及び図11A参照)のそれぞれと同じサイズの単位セルを有し、複数の円形高分子シリンダ40を収容する。この六角形配列の2つの例示的な単位セルは、「G1」及び「G2」で標示される。
円形高分子シリンダ40の六角形配列のパターンは、基板10の露出部分を円形高分子シリンダ40に対して選択的に除去する異方性エッチングによって基板10に転写される。基板10の陥凹表面11は、基板10と円形高分子シリンダ40の六角形配列との間の界面下に露出する。陥凹表面11は、円形高分子シリンダ40の六角形配列の位置と一致する複数の孔を含む。円形高分子シリンダ40の直径はサブリソグラフィックであり得るので、陥凹表面11のパターンは、サブリソグラフィ単位パターンを含む可能性がある。
円形高分子シリンダ40の六角形配列が基板10に対して選択的に除去されると、陥凹表面11である実質的に平坦な表面からの突起パターンを有する基板10を含む構造が提供される。このパターンは、円形高分子シリンダ40のうちの1つと実質的に同じ直径を有するとともに基板10と一体に構築される、即ち基板10の一部となる複数の円形シリンダを含む単位パターン、例えばG1又はG2の六角形配列を含む。この六角形配列は、最小周期のサブリソグラフィ寸法を有する。単位パターン、例えばG1又はG2は、正六角形の形状を有し、各円形高分子シリンダ40の直径と同じ直径の円を含む。しかしながら、この単位パターンの2つの隣接インスタンスに由来する円の集まりは、六角形の周期性を有さない。例えば、円形高分子シリンダ40の六角形の周期性の一貫性は第1の開口、第2の開口、及び第3の開口(O1、O2、O3)のいずれかの面積を超えて及ぶものではないため、G1とG2の和集合(union set)内の円の集まりは、六角形の周期性を有さない。
図24A及び図24Bを参照すると、第1、第2、及び第3の柱状高分子構造(40A、40B、40C)を、本明細書では組み合わせ高分子マトリックス50と呼ばれる第1、第2、及び第3の高分子マトリックス(50A、50B、50C)の組み合わせに対して選択的に除去することにより、図22A及び図22Bの第2の例示的なナノスケール構造に由来する第2の例示的なナノスケール構造の一変形例が形成される。第1の高分子ブロック成分を第2の高分子ブロック成分に対して選択的に除去するエッチングが利用される。このエッチングは、等方性であっても異方性であってもよい。
第1、第2、及び第3の柱状高分子構造(40A、40B、40C)が除去された後は、シリンダ状空洞の配列が組み合わせ高分子マトリックス50内に形成される。シリンダ状空洞の配列のパターンは、基板10の露出部分を組み合わせ高分子マトリックス50に対して選択的に除去する異方性エッチングによって基板10に転写される。基板10の陥凹トレンチ底面12は、組み合わせ高分子マトリックス50内のシリンダ状空洞から基板10の材料を除去することによって形成される。基板10内のシリンダ状トレンチは、六角形配列を形成するように配置される。しかしながら、この六角形配列の周期性は、隣接する1対のシリンダ状トレンチの軸間距離と同じではない。その代わりに、この六角形配列は、第1の開口O1、第2の開口O2、及び第3の開口O3(それぞれ図1A、図6A、及び図11A参照)のそれぞれと同じサイズの単位セルを有し、複数のシリンダ状トレンチを収容する。この六角形配列の2つの例示的な単位セルは、「G3」及び「G4」で標示される。
組み合わせ高分子マトリックス50が基板10に対して選択的に除去されると、基板10の上面である実質的に平坦な表面、即ち、以前は基板10と組み合わせ高分子マトリックス50との間の界面であった表面からの陥凹パターンを有する基板10を含む構造が提供される。このパターンは、円形高分子シリンダ40のうちの1つと実質的に同じ直径を有するとともに基板10を伴う複数のシリンダ状トレンチを含む単位パターン、例えばG3又はG4の六角形配列を含む。この六角形配列は、最小周期のサブリソグラフィ寸法を有する。単位パターン、例えばG3又はG4は、正六角形の形状を有し、各円形シリンダ状トレンチの直径と同じ直径の円を含む。しかしながら、この単位パターンの2つの隣接インスタンスに由来する円の集まりは、六角形の周期性を有さない。例えば、シリンダ状トレンチの六角形の周期性の一貫性は第1の開口、第2の開口、及び第3の開口(O1、O2、O3)のいずれかの面積を超えて及ぶものではないため、G3とG4の和集合内の円の集まりは、六角形の周期性を有さない。
図25A及び図25Bを参照すると、基板10と、第1のテンプレート層20Aと、を含む本発明の第3の実施形態に係る第3の例示的なナノスケール構造が示されている。第1のテンプレート層20A及び基板10の横方向の範囲は、後で利用するために非感光性高分子レジストの横方向のオーダー範囲を超えるようにすることができる。基板10及び第1のテンプレート層20Aは、第1の実施形態と同じ材料を含むことができ、第1の実施形態と同じ方法で形成することができる。
第1のテンプレート層20Aには、基板10を露出させる第1の矩形開口がパターン化される。各第1の矩形開口の横幅は、リソグラフィックである。更に、隣接する第1の矩形開口間の間隔もリソグラフィックである。第1の矩形開口の幅は開口毎に異なる可能性もあるが、本発明の説明上、第1の矩形開口の横幅は同じものと仮定し、この横幅を本明細書では第1の横幅LW1と呼ぶ。同様に、隣接する第1の矩形開口間の間隔も本発明の説明上同じものと仮定し、この横幅を本明細書では第2の横幅LW2と呼ぶ。第1の矩形開口の横幅が異なる実施形態、又は隣接する第1の矩形開口間の間隔が異なる実施形態、あるいはその両方の実施形態が本明細書で企図されることは言うまでもない。
各第1の矩形開口の長さ方向は第1の横幅LW1よりも実質的に大きいため、その後自己整合パターンは、第1の矩形開口の長さ方向に沿って、即ち、第1の矩形開口の横幅方向に対して垂直方向に形成される。
図26A及び図26Bを参照すると、当業界で周知のスピン・コーティングのような方法によって第1の非感光性高分子レジストが各第1の矩形開口内に塗布され、それによって第1の非感光性高分子レジスト部分30Aが形成される。第1の非感光性高分子レジスト部分30Aの上面は、第1のテンプレート層20Aの上面と共面になる、又は第1のテンプレート層20Aの上面より窪むことが好ましい。第1の非感光性高分子レジストは、ナノメートル・スケール・パターンに自己組織化可能な自己集合ブロック共重合体を含む。
第1の非感光性高分子レジストは、互いに混和しない第1の高分子ブロック成分及び第2の高分子ブロック成分を含む。非感光性高分子レジストは、自己平坦化可能である。別法として、非感光性高分子レジストは、化学的機械的平坦化、陥凹エッチング、あるいはその組み合わせによって平坦化され得る。第1の実施形態の場合と同様に、第1の高分子ブロック成分と第2の高分子ブロック成分について同じ材料を利用することができる。また、第1の実施形態と同じ塗布方法を利用することもできる。
図27A及び図27Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第1のナノスケール自己集合自己整合構造NS1が各第1の矩形開口内に形成される。具体的には、第1の非感光性高分子レジストは、紫外線処理又は高温の熱アニーリングによってアニールされ、それによって第1の高分子ブロック成分を含む第1の主ラメラ構造(primary lamellar structure)43Aと、第2の高分子ブロック成分を含む第1の補完ラメラ構造(complementary lamellar structure)53Aと、が形成される。第1の主ラメラ構造43A及び第1の補完ラメラ構造53Aは、第1の横幅LW1の方向に周期性をもって交互に配置される。
第1の非感光性高分子レジストの組成及び湿潤特性は、第1の主ラメラ構造43Aのいくつかが第1のテンプレート層20Aの側壁に当接し、第1の補完ラメラ構造53Aが第1のテンプレート層20Aの側壁から分離されるように調整される。第1の高分子ブロック成分の湿潤特性は、それ自体が第1のテンプレート層20Aの側壁に接触するか否かに応じて第1の主ラメラ構造43Aの幅が決まるように調整される。第1のテンプレート層20Aの側壁に接触しない第1の主ラメラ構造43Aの幅を本明細書では第1の幅W1と呼ぶ。第1のテンプレート層20Aの側壁に接触する第1の主ラメラ構造43Aの幅を本明細書では第2の幅W2と呼ぶ。第1の幅W1及び第2の幅W2はいずれもサブリソグラフィックとすることができ、例えば約1nm〜約40nm、典型的には約5nm〜約30nmの範囲内であってよい。第1の幅W1は、第2の幅W2よりも大きい。第1の幅W1は、第2の幅W2より大きくすることも、第2の幅W2と等しくすることも、第2の幅W2より小さくすることも可能である。第1の補完ラメラ構造53Aの幅はそれぞれ同じであり、この幅を本明細書ではラメラ間隔Sと呼ぶ。ラメラ間隔Sは、サブリソグラフィックとすることができる。第1の幅W1とラメラ間隔Sの合計もサブリソグラフィックとなり得る。
第1のナノスケール自己集合自己整合構造NS1は、「自己集合」する。第1の非感光性高分子レジストは、第1及び第2の高分子ブロック成分の不混和性によって第1の高分子ブロック成分が第1の主ラメラ構造43Aに自己集合し、第2の高分子ブロック成分が第1の補完ラメラ構造53Aに集合することが可能となるような化学組成を有する。
第1のナノスケール自己集合自己整合構造NS1は、矩形開口を画定する第1のテンプレート層20Aの壁部に対して「自己整合」する。第1の主ラメラ構造43A及び第1の補完ラメラ構造53Aは、第1のテンプレート層20A内の矩形開口の長さ方向に沿って延びる。
その後、第1のテンプレート層20Aは、第1のナノスケール自己集合自己整合構造NS1及び基板10に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。
図28A及び図28Bを参照すると、第1のナノスケール自己集合自己整合構造NS1及び基板10上に第2のテンプレート層20Bが形成される。第2のテンプレート層20Bは、第1のテンプレート層20Aとして利用可能な材料から選択することができる。第2のテンプレート層20Bは、第1のテンプレート層20Aと同じ材料を含むことも異なる材料を含むことも可能である。第2のテンプレート層20Bは、ブランケット層として形成され、第1のナノスケール自己集合自己整合構造NS1の上面を覆う。
第2のテンプレート層20Bは、フォトレジスト(図示せず)を塗布し、フォトレジストのリソグラフィ・パターン化を行い、フォトレジスト内のパターンを異方性エッチングによって第2のテンプレート層に転写することによってリソグラフィ・パターン化される。第2のテンプレート層20B内には、第1の矩形開口の補完領域を覆う1組の第2の矩形開口が形成される。それ故、第2の矩形開口は、第1のナノスケール自己集合自己整合構造NS1間に形成され、第2の矩形開口の境界は、第1のナノスケール自己集合自己整合構造NS1の境界と実質的に一致する。各第2の矩形開口の幅は、リソグラフィ寸法である第2の横幅LW2であり、第1の横幅LW1と同じであることも異なることもある。
図29A及び図29Bを参照すると、当業界で周知のスピン・コーティングのような方法によって第2の非感光性高分子レジストが各第2の矩形開口内に塗布され、それによって第2の非感光性高分子レジスト部分30Bが形成される。第2の非感光性高分子レジスト部分30Bの上面は、第2のテンプレート層20Bの上面より窪むことが好ましい。また、第2の非感光性高分子レジスト部分30Bの上面は、第1のナノスケール自己集合自己整合構造NS1の上面と共面になることも好ましい。第2の非感光性高分子レジストは、第2のテンプレート層20Bの上面と共面になるように、あるいは第2のテンプレート層20Bの上面よりも高くなるように塗布し、その後陥凹エッチングによって、あるいは希薄溶液を利用することによって第1のナノスケール自己集合自己整合構造NS1の上面の高さまで窪めることができ、その後溶媒を蒸発させることによって各第2の矩形開口内の体積収縮を生じさせることができる。
第2の非感光性高分子レジストは、ナノメートル・スケール・パターンに自己組織化可能な自己集合ブロック共重合体を含む。それ故、上記で列挙した第1の非感光性高分子レジストの任意の材料を第2の非感光性高分子レジストに利用することができる。第2の非感光性高分子レジストは、第1の非感光性高分子レジストと同じ材料を含むことも異なる材料を含むことも可能である。本発明の例示のために、第1の非感光性高分子レジストと第2の非感光性高分子レジストについて同じ材料が利用されるものと仮定する。
図30A及び図30Bを参照すると、アニーリングを利用して自己集合ブロック共重合体の架橋を生じさせることにより、第2のナノスケール自己集合自己整合構造NS2が各第2の矩形開口内に形成される。第2のナノスケール自己集合自己整合構造NS2は、第1のナノスケール自己集合自己整合構造NS1の形成に利用されたのと同じ方法を利用して形成することができる。
具体的には、第2の非感光性高分子レジストは、紫外線処理又は高温の熱アニーリングによってアニールされ、それによって第1の高分子ブロック成分を含む第2の主ラメラ構造43Bと、第2の高分子ブロック成分を含む第2の補完ラメラ構造53Bと、が形成される。第2の主ラメラ構造43B及び第2の補完ラメラ構造53Bは、第2の横幅LW2の方向に周期性をもって交互に配置される。
第2の非感光性高分子レジストの組成及び湿潤特性は、第2の主ラメラ構造43Bのいくつかが第1の主ラメラ構造43Aの露出した側壁に当接し、第2の補完ラメラ構造53Bが第1の主ラメラ構造43Aの側壁から分離されるように調整される。第1の高分子ブロック成分の湿潤特性は、それ自体が第1の主ラメラ構造43Aの側壁に接触するか否かに応じて第2の主ラメラ構造43Bが決まるように調整される。第1の主ラメラ構造43Aの側壁に接触しない第2の主ラメラ構造43Bの幅は、第1の幅W1と同じになることが好ましい。第1の主ラメラ構造43Aの側壁に接触する第2の主ラメラ構造43Bの幅は、第2の幅W2と同じであっても同じでなくてもよい。第2の補完ラメラ構造53Bの幅はそれぞれ同じであるが、第1の補完ラメラ構造53Aの幅であるラメラ間隔Sと同じであることも異なることもある。
第2のナノスケール自己集合自己整合構造NS2の様々な成分の自己集合及び自己整合には第1のナノスケール自己集合自己整合構造NS1と同じメカニズムが利用されるので、第2のナノスケール自己集合自己整合構造NS2は、第1のナノスケール自己集合自己整合構造NS1が自己集合及び自己整合するのと同じ意味で自己集合及び自己整合する。
図31A及び図31Bを参照すると、第2のテンプレート層20Bは、第1のナノスケール自己集合自己整合構造NS1、第2のナノスケール自己集合自己整合構造NS2、及び基板10に対して選択的に除去される。ウェット・エッチングを利用してもドライ・エッチングを利用してもよい。
図32A及び図32Bを参照すると、第1及び第2の補完ラメラ構造(53A、53B)は、第2の高分子ブロック成分を第1の高分子ブロック成分に対して選択的に除去する異方性エッチングによって第1及び第2の主ラメラ構造(43A、43B)に対して選択的に除去される。同じ第1の矩形開口に由来する1組の第1の主ラメラ構造43Aは、ラメラ間隔Sの間隔を有する第1の1次元配列A1を構成する。同様に、同じ第2の矩形開口に由来する1組の第2の主ラメラ構造43Bは、ラメラ間隔Sの間隔を有する第2の1次元配列A2を構成する。しかしながら、隣接する第1の1次元配列A1と第2の1次元配列A2の対は、一貫性を有することも有さないこともある、即ち周期的な別の1次元配列を構成することもある。第2の幅W2が第1の幅の1/2である場合には、第1の1次元配列A1と第2の1次元配列A2の集まりは、第1の幅W1とラメラ間隔Sの合計の周期性を有する拡張1次元配列を構成する。一方、第2の幅W2が第1の幅W1の1/2と等しくない場合には、複数の第1の1次元配列A1及び第2の1次元配列A2を含む拡張1次元配列は、第1の横幅LW1と第2の横幅LW2の合計の周期性を有する。それ故、最小周期はリソグラフィ寸法となる。
図33A及び図33Bを参照すると、第1の1次元配列A1及び第2の1次元配列A2を含む拡張配列のパターンは、基板10の露出部分を第1及び第2の主ラメラ構造(43A、43B)に対して選択的に除去する異方性エッチングによって基板10に転写される。基板内に線形トレンチが形成されることにより、それらの線形トレンチの底部にトレンチ底面13が露出する。その後、第1及び第2の主ラメラ構造(43A、43B)を除去することができる。
第3の例示的なナノスケール構造は、単位パターンの1次元の周期的な繰り返しを有する基板10を含む。この単位パターンは、トレンチ底面13の集まりである実質的に平坦な表面上に少なくとも1本の第1の線及び第2の線の突起を含む。少なくとも1本の第1の線はそれぞれ、第2の主ラメラ構造43Bと当接しない第1の主ラメラ構造43Aの直下、又は第1の主ラメラ構造43Aと当接しない第2の主ラメラ構造43Bの直下に形成される。第2の線は、第2の主ラメラ構造43Bに当接する第1の主ラメラ構造43Aの直下に形成される。少なくとも1本の第1の線はそれぞれ、第1の幅W1である第1のサブリソグラフィ幅を有することができ、第2の線は、第2の幅W2の2倍である第2のサブリソグラフィ幅を有する。隣接する少なくとも1本の第1の線と第2の線の各対は、ラメラ間隔Sである同じサブリソグラフィ間隔だけ離すことができる。
第1の幅W1が第2の幅W2の2倍である場合には、第1のサブリソグラフィ幅と第2のサブリソグラフィ幅は同じになる。この1次元単位パターンは、第1の幅W1とラメラ間隔Sの合計と等しい最小周期を有する。一方、第1の幅W1が第2の幅W2の2倍でない場合には、第1のサブリソグラフィ幅と第2のサブリソグラフィ幅は異なる。第1の横幅LW1と第2の横幅LW2が同じである場合には、この1次元単位パターンは、リソグラフィ寸法である第1の横幅LW1と等しい最小周期を有する。第1の横幅LW1と第2の横幅LW2が異なる場合には、この1次元単位パターンは、第1の横幅LW1とリソグラフィ寸法である第2の横幅LW2の合計と等しい最小周期を有する。
第1及び第2の主ラメラ構造(43A、43B)の除去に先立って、第3の例示的なナノスケール構造は更に、第1及び第2の主ラメラ構造(43A、43B)となり、非感光性高分子レジストの高分子成分を含み、少なくとも1本の第1の線及び第2の線のそれぞれの真上に位置する複数の高分子線を含む。これらの高分子線の各エッジは、少なくとも1本の第1の線又は第2の線のエッジと垂直方向に一致する。
第1及び第2の補完ラメラ構造(53A、53B)を図31A及び図31Bの第3の例示的なナノスケール構造から第1及び第2の主ラメラ構造(43A、43B)に対して選択的に除去する代わりに、第1及び第2の主ラメラ構造(43A、43B)を第1及び第2の補完ラメラ構造(53A、53B)と相対的に選択することができる。その後、第1及び第2の主ラメラ構造(43A、43B)のパターンを基板10に転写して、図33A及び図33Bの構造と逆の極性を有する別のナノスケール構造を形成することができる。その結果得られるパターンは、突起パターンではなく陥凹パターンとなり、この陥凹パターンの構造は、非感光性高分子レジストの高分子成分を含み、実質的に平坦な表面の真上に位置し、各エッジが少なくとも1本の第1の線又は第2の線のエッジと垂直方向に一致する、複数の高分子線を更に含む。
タイル又は開口の形状の変形例も企図される。タイル又は開口は、例えば六角形、矩形、ひし形、平行四辺形、三角形、正多角形のような1つの形状を含むことも、少なくとも2つの異なる形状の集まりを含むこともできる。
以上、本発明を特定の実施形態に関して説明してきたが、上記の説明を読めば様々な代替形態、修正形態、及び変更例が当業者には理解されるだろう。したがって、本発明は、本発明の範囲及び趣旨ならびに添付の特許請求範囲に記載される各請求項の範囲及び趣旨に含まれるすべての代替形態、修正形態、及び変更例を包含することが本出願人の意図するところである。
本発明は、多種多様な電子及び電気装置で使用される集積回路チップに特に適し、コンピュータ分野及び通信分野で特に有用な半導体基板上のナノスケール・パターンの設計及び製作において、産業上の利用可能性を有する。

Claims (25)

  1. ナノスケール・パターンを基板上に形成する方法であって、
    基板上の所定の面積を包含する第1のテンプレート層を形成するステップと、
    それぞれ正六角形の形状を有し、第1の六角形配列の形に配置される第1の開口を前記第1のテンプレート層内にパターン化するステップと、
    第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
    前記面積を包含する第2のテンプレート層を前記第1のナノスケール自己集合自己整合構造上に形成するステップと、
    それぞれ前記正六角形の形状を有し、第2の六角形配列の形に配置される第2の開口を前記第2のテンプレート層内にパターン化するステップと、
    第2のナノスケール自己集合自己整合構造を前記第2の開口内に形成するステップと、
    前記面積を包含する第3のテンプレート層を前記第1及び第2のナノスケール自己集合自己整合構造上に形成するステップと、
    それぞれ前記正六角形の形状を有し、第3の六角形配列の形に配置される第3の開口を前記第3のテンプレート層内にパターン化するステップと、
    第3のナノスケール自己集合自己整合構造を前記第3の開口内に形成するステップと、
    を含む方法。
  2. 前記第1の開口、前記第2の開口、及び前記第3の開口はそれぞれ、他の前記第1の開口、他の前記第2の開口、及び他の前記第3の開口のどの開口とも重複しない、請求項1に記載の方法。
  3. 前記所定の面積は、前記第1の開口の総面積、前記第2の開口の総面積、及び前記第3の開口の総面積の和集合と同じである、請求項2に記載の方法。
  4. 前記第2の六角形配列は、前記第1の六角形配列と前記正六角形の1インスタンス分ずらされ、前記第3の六角形配列は、前記第1の六角形配列と前記正六角形の別の1インスタンス分ずらされ、前記第3の六角形配列は、前記第2の六角形配列と前記正六角形のまた別の1インスタンス分ずらされる、請求項1に記載の方法。
  5. 前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、別の前記第1、第2、及び第3のナノスケール自己集合自己整合構造と合同である、請求項1に記載の方法。
  6. 前記第1のナノスケール自己集合自己整合構造を形成するステップに先立って、第1の高分子ブロック成分及び第2の高分子ブロック成分を含む非感光性高分子レジストを前記各第1の開口内に塗布するステップと、
    前記第2のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第2の開口内に塗布するステップと、
    前記第3のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第3の開口内に塗布するステップと、
    を更に含む、請求項1に記載の方法。
  7. 前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分を含む少なくとも1つの円形シリンダと、前記第2の高分子ブロック成分を含み且つ前記少なくとも1つの円形シリンダと側方当接する高分子マトリックスと、を備える、請求項1に記載の方法。
  8. 前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、円形シリンダの1/3にそれぞれ相当する6つのインスタンスを更に備え、前記インスタンスはそれぞれ、体積が前記少なくとも1つの円形シリンダの総体積の1/3であり、リッジ部の角度が120度である、請求項7に記載の方法。
  9. 前記6つのインスタンス及び前記高分子マトリックスは、前記第1、第2、及び第3の開口のうちの1つの境界に側方当接する、請求項8に記載の方法。
  10. 前記第1、第2、及び第3のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分を含む複数の円形シリンダと、前記第2の高分子ブロック成分を含み且つ前記少なくとも1つの円形シリンダと側方当接する高分子マトリックスと、を備え、前記複数の円形シリンダはそれぞれ、前記第1、第2、及び第3の開口の各境界から分離される、請求項7に記載の方法。
  11. 1組の前記円形シリンダ及び1組の前記高分子マトリックスの一方を、前記1組の前記円形シリンダ及び前記1組の前記高分子マトリックスの他方に対して選択的にエッチングするステップを更に含む、請求項7に記載の方法。
  12. 前記円形シリンダ及び前記高分子マトリックスの残りの部分をエッチング・マスクとして利用して、サブリソグラフィ寸法を有するパターンを前記基板内に形成するステップを更に含む、請求項11に記載の方法。
  13. ナノスケール・パターンを基板上に形成する方法であって、
    基板上の所定の面積を包含する第1のテンプレート層を形成するステップと、
    それぞれ矩形の形状とリソグラフィ幅とを有する第1の開口を前記第1のテンプレート層内にパターン化するステップと、
    第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
    第2のテンプレート層を前記第1のナノスケール自己集合自己整合構造上に形成するステップと、
    それぞれ矩形の形状とリソグラフィ幅とを有し、前記所定の面積内の前記第1の開口の補集合となる第2の開口を前記第1のテンプレート層内にパターン化するステップと、
    第1のナノスケール自己集合自己整合構造を前記第1の開口内に形成するステップと、
    を含む方法。
  14. 前記第1のナノスケール自己集合自己整合構造を形成するステップに先立って、第1の高分子ブロック成分及び第2の高分子ブロック成分を含む非感光性高分子レジストを前記各第1の開口内に塗布するステップと、
    前記第2のナノスケール自己集合自己整合構造を形成するステップに先立って、前記非感光性高分子レジストを前記各第2の開口内に塗布するステップと、
    を更に含む、請求項13に記載の方法。
  15. 前記第1及び第2のナノスケール自己集合自己整合構造はそれぞれ、前記第1の高分子ブロック成分をそれぞれ含む少なくとも1本の公称幅線及び2本のエッジ線を備え、前記2本のエッジ線はそれぞれ、前記第1の開口のうちの1つの境界に当接し、前記少なくとも1本の公称幅線は、前記2本のエッジ線から分離され、前記少なくとも1本の公称幅線は、公称線幅を有し、前記2本のエッジ線は、エッジ線幅を有し、前記公称線幅は、サブリソグラフィックであり且つ前記エッジ線幅よりも大きい、請求項14に記載の方法。
  16. 前記第1及び第2のナノスケール自己集合自己整合構造はそれぞれ、前記第2の高分子ブロック成分を含む補完線を更に備え、前記補完線はそれぞれ、前記少なくとも1本の公称幅線及び前記2本のエッジ線のうちの2本と側方当接し、サブリソグラフィックである別の幅を有する、請求項15に記載の方法。
  17. 前記第1の高分子ブロック成分及び前記第2の高分子ブロック成分の一方を他方に対して選択的にエッチングするステップと、
    第1のサブリソグラフィ寸法を有する少なくとも1本の第1の線と、第2のサブリソグラフィ寸法を有する第2の線との周期的な繰り返しを含む、サブリソグラフィ寸法を有するパターンを前記基板内に形成するステップと、
    を更に含み、
    隣接する前記少なくとも1本の第1の線と前記第2の線の各対は、同じサブリソグラフィ間隔だけ離される、
    請求項16に記載の方法。
  18. 実質的に平坦な表面からの突起パターン又は陥凹パターンを有する基板を備える構造であって、前記パターンは、単位パターンの六角形配列を含み、前記六角形配列は、最小周期のリソグラフィ寸法を有し、前記単位パターンは、正六角形の形状を有し、前記単位パターンは、同じ直径の円を含み、前記単位パターンの2つの隣接インスタンスに由来する前記円の集まりは、六角形の周期性を有さない、構造。
  19. 前記同じ直径は、サブリソグラフィックである、請求項18に記載の構造。
  20. 前記パターンは、突起パターンであり、前記構造は、それぞれ前記同じ直径を有し且つ非感光性高分子レジストの高分子成分を含み且つ前記各突起パターンの真上に位置する複数のシリンダを更に備え、前記円のエッジは、前記複数の前記シリンダのシリンダ状表面と一致する、請求項18に記載の構造。
  21. 前記パターンは、陥凹パターンであり、前記構造は、非感光性高分子レジストの高分子成分のマトリックスを更に備え、前記マトリックスは、シリンダ状開口を収容し、前記円のエッジは、前記シリンダ状開口のシリンダ状表面と一致する、請求項18に記載の構造。
  22. 単位パターンの1次元の周期的な繰り返しを有する基板を備える構造であって、前記単位パターンは、実質的に平坦な表面上に少なくとも1本の第1の線及び第2の線の突起又は陥凹を含み、前記少なくとも1本の第1の線はそれぞれ、第1のサブリソグラフィ幅を有し、前記第2の線は、第2のサブリソグラフィ幅を有し、隣接する前記少なくとも1本の第1の線と前記第2の線の各対は、同じサブリソグラフィ間隔だけ離される、構造。
  23. 前記第1のサブリソグラフィ幅と前記第2のサブリソグラフィ幅は異なる、請求項22に記載の構造。
  24. 前記パターンは、突起パターンであり、前記構造は、非感光性高分子レジストの高分子成分を含み且つ前記少なくとも1本の第1の線及び第2の線のそれぞれの真上に位置する複数の高分子線を更に備え、前記高分子線の各エッジは、前記少なくとも1本の第1の線又は前記第2の線のエッジと垂直方向に一致する、請求項22に記載の構造。
  25. 前記パターンは、陥凹パターンであり、前記構造は、非感光性高分子レジストの高分子成分を含み且つ前記実質的に平坦な表面の真上に位置する複数の高分子線を更に備え、前記高分子線の各エッジは、前記少なくとも1本の第1の線又は前記第2の線のエッジと垂直方向に一致する、請求項22に記載の構造。
JP2010545264A 2008-02-05 2009-02-03 ナノスケール構造及びその製造方法 Expired - Fee Related JP5528355B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/026,123 2008-02-05
US12/026,123 US8215074B2 (en) 2008-02-05 2008-02-05 Pattern formation employing self-assembled material
PCT/US2009/032936 WO2009100053A2 (en) 2008-02-05 2009-02-03 Pattern formation employing self-assembled material

Publications (2)

Publication Number Publication Date
JP2011522707A true JP2011522707A (ja) 2011-08-04
JP5528355B2 JP5528355B2 (ja) 2014-06-25

Family

ID=40952661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010545264A Expired - Fee Related JP5528355B2 (ja) 2008-02-05 2009-02-03 ナノスケール構造及びその製造方法

Country Status (8)

Country Link
US (3) US8215074B2 (ja)
EP (1) EP2250123B1 (ja)
JP (1) JP5528355B2 (ja)
KR (1) KR20100110839A (ja)
CN (1) CN101939253B (ja)
RU (1) RU2462412C2 (ja)
TW (1) TWI480950B (ja)
WO (1) WO2009100053A2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013164436A (ja) * 2012-02-09 2013-08-22 Tokyo Ohka Kogyo Co Ltd コンタクトホールパターンの形成方法
JP2014078540A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 自己組織化パターンの形成方法
JP2014192336A (ja) * 2013-03-27 2014-10-06 Toshiba Corp パターン形成方法
WO2015163225A1 (ja) * 2014-04-25 2015-10-29 東京エレクトロン株式会社 基板処理方法、読み取り可能なコンピュータ記憶媒体及び基板処理システム
KR20160032702A (ko) * 2014-09-16 2016-03-24 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
JP2017500754A (ja) * 2013-10-20 2017-01-05 東京エレクトロン株式会社 グラホエピタキシャル用途におけるブロックコポリマーの組織化を誘導するトポグラフィの使用
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
JP2018509759A (ja) * 2015-02-19 2018-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ブロック・コポリマの誘導自己組織化のためのハイブリッド形態学的化学的プレパターン
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8404600B2 (en) * 2008-06-17 2013-03-26 Micron Technology, Inc. Method for forming fine pitch structures
US8168449B2 (en) * 2009-11-04 2012-05-01 International Business Machines Corporation Template-registered diblock copolymer mask for MRAM device formation
KR20130063072A (ko) * 2011-12-06 2013-06-14 삼성전자주식회사 패턴 구조물 형성 방법 및 이를 이용한 커패시터 형성 방법
US9478429B2 (en) * 2012-03-13 2016-10-25 Massachusetts Institute Of Technology Removable templates for directed self assembly
WO2014010592A1 (ja) * 2012-07-10 2014-01-16 株式会社ニコン マーク形成方法及びデバイス製造方法
JP6239813B2 (ja) 2012-07-18 2017-11-29 株式会社Screenセミコンダクターソリューションズ 基板処理装置および基板処理方法
USD688882S1 (en) 2012-10-15 2013-09-03 Polymer Group, Inc. Nonwoven fabric
US9581899B2 (en) * 2012-11-27 2017-02-28 International Business Machines Corporation 2-dimensional patterning employing tone inverted graphoepitaxy
KR102062676B1 (ko) 2012-12-06 2020-01-06 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102105196B1 (ko) * 2013-07-25 2020-04-29 에스케이하이닉스 주식회사 반도체 소자 제조 방법
KR20150101875A (ko) 2014-02-27 2015-09-04 삼성전자주식회사 블록 공중합체를 이용한 미세 패턴 형성 방법
JP6122906B2 (ja) 2014-06-27 2017-04-26 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
JP6356096B2 (ja) 2014-06-27 2018-07-11 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
KR102270752B1 (ko) 2014-08-11 2021-07-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US10269622B2 (en) * 2014-12-24 2019-04-23 Intel Corporation Materials and deposition schemes using photoactive materials for interface chemical control and patterning of predefined structures
KR102293134B1 (ko) 2015-04-17 2021-08-26 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
JP6835969B2 (ja) 2016-12-21 2021-02-24 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung ブロックコポリマーの自己組織化のための新規組成物及び方法
USD912996S1 (en) * 2017-01-09 2021-03-16 Under Armour, Inc. Textile including a surface pattern
TWI680563B (zh) 2018-10-22 2019-12-21 國立中山大學 固態光子晶體之製備方法
USD927860S1 (en) * 2019-08-06 2021-08-17 Msa Technology, Llc Strap with stitching pattern

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531738A (ja) * 2000-05-04 2003-10-28 ビーティージー・インターナショナル・リミテッド ナノ構造
JP2006055982A (ja) * 2004-08-23 2006-03-02 Ind Technol Res Inst 組織化分解ジブロックコポリマー薄膜からのナノパターン化テンプレート
JP2007125699A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd パターン基板,パターン基板の製造方法、微細金型および磁気記録用パターン媒体
JP2008035491A (ja) * 2006-06-27 2008-02-14 Ricoh Co Ltd 画像処理装置、画像処理方法及び画像処理プログラム
WO2008097736A2 (en) * 2007-02-08 2008-08-14 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2179526C2 (ru) * 1999-11-29 2002-02-20 Институт катализа им. Г.К. Борескова СО РАН Способ получения твердофазных наноструктурированных материалов
US7105118B2 (en) 2002-12-02 2006-09-12 North Carolina State University Methods of forming three-dimensional nanodot arrays in a matrix
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US7924397B2 (en) * 2003-11-06 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-corrosion layer on objective lens for liquid immersion lithography applications
WO2007097242A1 (ja) * 2006-02-24 2007-08-30 Matsushita Electric Industrial Co., Ltd. 発光素子
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US20070289943A1 (en) * 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
WO2008027571A2 (en) * 2006-08-30 2008-03-06 Liquidia Technologies, Inc. Nanoparticles having functional additives for self and directed assembly and methods of fabricating same
US8083953B2 (en) * 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8030108B1 (en) * 2008-06-30 2011-10-04 Stc.Unm Epitaxial growth of in-plane nanowires and nanowire devices
US9138965B2 (en) * 2009-10-30 2015-09-22 The Board Of Trustees Of The Leland Stanford Junior University Conductive fibrous materials
WO2011140120A1 (en) * 2010-05-05 2011-11-10 Walker Jeffrey P Medical devices, methods of producing medical devices, and projection photolithography apparatus for producing medical devices
KR101108769B1 (ko) * 2010-05-28 2012-02-24 삼성전기주식회사 금속분말의 제조 방법 및 이를 이용한 적층콘덴서용 내부전극의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531738A (ja) * 2000-05-04 2003-10-28 ビーティージー・インターナショナル・リミテッド ナノ構造
JP2006055982A (ja) * 2004-08-23 2006-03-02 Ind Technol Res Inst 組織化分解ジブロックコポリマー薄膜からのナノパターン化テンプレート
JP2007125699A (ja) * 2005-11-01 2007-05-24 Hitachi Ltd パターン基板,パターン基板の製造方法、微細金型および磁気記録用パターン媒体
JP2008035491A (ja) * 2006-06-27 2008-02-14 Ricoh Co Ltd 画像処理装置、画像処理方法及び画像処理プログラム
WO2008097736A2 (en) * 2007-02-08 2008-08-14 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013164436A (ja) * 2012-02-09 2013-08-22 Tokyo Ohka Kogyo Co Ltd コンタクトホールパターンの形成方法
JP2014078540A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 自己組織化パターンの形成方法
JP2014192336A (ja) * 2013-03-27 2014-10-06 Toshiba Corp パターン形成方法
US11538684B2 (en) 2013-09-04 2022-12-27 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
JP2017500754A (ja) * 2013-10-20 2017-01-05 東京エレクトロン株式会社 グラホエピタキシャル用途におけるブロックコポリマーの組織化を誘導するトポグラフィの使用
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9715172B2 (en) 2013-10-20 2017-07-25 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
JP2015211124A (ja) * 2014-04-25 2015-11-24 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR20160143669A (ko) * 2014-04-25 2016-12-14 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템
US9741583B2 (en) 2014-04-25 2017-08-22 Tokyo Electron Limited Substrate treatment method, computer readable storage medium and substrate treatment system
KR102268930B1 (ko) 2014-04-25 2021-06-23 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템
WO2015163225A1 (ja) * 2014-04-25 2015-10-29 東京エレクトロン株式会社 基板処理方法、読み取り可能なコンピュータ記憶媒体及び基板処理システム
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
KR20160032702A (ko) * 2014-09-16 2016-03-24 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
TWI678598B (zh) * 2014-09-16 2019-12-01 法商原子能與替代能源公署 於基板表面製圖用之製圖磊晶法
KR102497635B1 (ko) * 2014-09-16 2023-02-08 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
JP2018509759A (ja) * 2015-02-19 2018-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation ブロック・コポリマの誘導自己組織化のためのハイブリッド形態学的化学的プレパターン
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning

Also Published As

Publication number Publication date
US8486511B2 (en) 2013-07-16
EP2250123A2 (en) 2010-11-17
US20120138571A1 (en) 2012-06-07
US20120183736A1 (en) 2012-07-19
WO2009100053A2 (en) 2009-08-13
US20120183742A1 (en) 2012-07-19
RU2462412C2 (ru) 2012-09-27
RU2010136662A (ru) 2012-03-20
CN101939253A (zh) 2011-01-05
KR20100110839A (ko) 2010-10-13
TWI480950B (zh) 2015-04-11
CN101939253B (zh) 2014-07-23
EP2250123A4 (en) 2014-10-15
TW200952072A (en) 2009-12-16
EP2250123B1 (en) 2017-04-26
US8486512B2 (en) 2013-07-16
WO2009100053A3 (en) 2009-12-30
US8215074B2 (en) 2012-07-10
JP5528355B2 (ja) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5528355B2 (ja) ナノスケール構造及びその製造方法
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法(自己組織化材料を用いた二次元パターニング)
US9087699B2 (en) Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US8771929B2 (en) Tone inversion of self-assembled self-aligned structures
JP5596133B2 (ja) ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
US8715917B2 (en) Simultaneous photoresist development and neutral polymer layer formation
US9257256B2 (en) Templates including self-assembled block copolymer films
US8999862B1 (en) Methods of fabricating nano-scale structures and nano-scale structures fabricated thereby
US9385129B2 (en) Method of forming a memory capacitor structure using a self-assembly pattern
KR20090105946A (ko) 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이
JP5559329B2 (ja) 構造体および構造体を形成する方法
US10504726B2 (en) Nano-scale structures
KR20090009788A (ko) 토포그래피 지향 패터닝

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140415

R150 Certificate of patent or registration of utility model

Ref document number: 5528355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees