KR20090105946A - 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이 - Google Patents

블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이 Download PDF

Info

Publication number
KR20090105946A
KR20090105946A KR1020097015567A KR20097015567A KR20090105946A KR 20090105946 A KR20090105946 A KR 20090105946A KR 1020097015567 A KR1020097015567 A KR 1020097015567A KR 20097015567 A KR20097015567 A KR 20097015567A KR 20090105946 A KR20090105946 A KR 20090105946A
Authority
KR
South Korea
Prior art keywords
trenches
trench
block
copolymer
film
Prior art date
Application number
KR1020097015567A
Other languages
English (en)
Other versions
KR101097557B1 (ko
Inventor
단 비. 밀워드
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20090105946A publication Critical patent/KR20090105946A/ko
Application granted granted Critical
Publication of KR101097557B1 publication Critical patent/KR101097557B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/145—Carbon only, e.g. carbon black, graphite
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H05B3/22—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible
    • H05B3/24—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater non-flexible heating conductor being self-supporting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49083—Heater type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24058—Structurally defined web or sheet [e.g., overall dimension, etc.] including grain, strips, or filamentary elements in respective layers or components in angular relation
    • Y10T428/24124—Fibers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet
    • Y10T428/24182—Inward from edge of web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Graft Or Block Polymers (AREA)

Abstract

자기 조립하는 블록 공중합체를 이용하는 2차원 정사각형 및 직사각형 어레이에서 서브리소그라피적인 나노 크기 마이크로 구조를 제조하는 방법, 이 방법으로 형성되는 막 및 장치를 제공한다.
자기조립, 공중합체, 중합체, 차원, 나노, 마이크로, 매트릭스

Description

블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이{TWO-DIMENSIONAL ARRAYS OF HOLES WITH SUB-LITHOGRAPHIC DIAMETERS FORMED BY BLOCK COPOLYMER SELF-ASSEMBLY}
본 발명의 실시예는 블록 공중합체를 자기 조립하는 박막을 이용하여 나노 구조를 제조하는 방법 및 이 방법을 이용하여 제조된 장치에 관한 것이다.
나노 크기(nanoscale)의 기계, 전기, 화학 및 생물학적 장치 및 시스템의 개발이 증가함에 따라 나노 크기 장치 및 구성요소를 제조하기 위한 새로운 처리 및 재료를 필요로 하고 있다. 광 리소그라피 처리 방법은 나노미터 수준의 구조 및 형상(feature)을 제조할 수 없다. 이블록 공중합체(diblock copolymer) 자기 조립을 사용하는 것은 나노미터 차원에서 패터닝하는 또 다른 방법을 제시한다. 이블록 공중합체막은 어닐링 후 구성 중합체 블록의 마이크로상 분리(microphase separation)에 의하여, 예를 들어 중합체의 유리 천이 온도 보다 높은 열적 어닐링에 의하여 또는 용제 어닐링에 의하여 나노미터 크기 차원으로 배열되는(ordered) 영역을 형성하면서 주기 구조(periodic structure)로 즉시 조립된다. 자기 조립에 이어서, 공중합체의 한 블록이 선택적으로 제거될 수 있고 나머지 패터닝된 막은 나노 크기 형상을 그 하부의 기판에 패터닝하기 위한 식각 마스크로 사용될 수 있 다. 이 방법과 관련된 영역의 크기 및 주기(Lo)는 블록 공중합체의 체인 길이(chain length)(MW)에 의하여 정해지므로, 해상도는 종래의 포토리소그라피와 같은 다른 기술을 초과하는 반면, 그 해상도가 비슷한 전자 빔(E-beam) 리소그라피 또는 EUV 포토리소그라피에 비하여 그 기술의 비용은 훨씬 적다.
마이크로상 분리 영역의 크기 및 모양을 포함하는 막 형태를 이블록 공중합체의 AB 블록의 분자량과 부피 분율에 따라 제어하여 특히 판상, 원통 또는 구 형태를 만들 수 있다. 예를 들어, 이블록 중합체의 두 블록(AB)의 비가 80:20 보다 큰 부피 분율의 경우, 블록 공중합체 막은 마이크로상 분리되고 주기적인 구형 영역으로 자기 조립되어 중합체 B의 구가 중합체 A의 매트릭스(matrix)에 둘러 싸인다. 두 블록의 비가 약 60:40과 80:20 사이인 경우, 이블록 공중합체는 중합체 A의 매트릭스 내에서 중합체 B의 원통형의 주기적인 6각형 밀집 또는 벌집 어레이로 조립된다. 비가 약 50:50과 60:40 사이인 경우, 판상 영역 또는 블록이 교번하는 띠(stripe)가 형성된다. 영역의 크기는 통상적으로 5 내지 50nm 범위이다.
주기적인 원통 구조는 기판에 대하여 평행 및 수직 배향으로 성장한다. 열적 어닐링에 의하여 수직 원통을 생성하기 위한 1차적인 요구 조건은 기판 플로어(floor)가 중합체 블록에 대하여 중성 웨팅(neutral wetting)이여야 한다는 것이다. 주기적인 6각형 밀집 원통은 자기(magnetic) 저장 장치와 같은 응용에 있어서 하부 기판에 구조를 형성하는 식각 마스크로서 유용할 수 있다. 하지만, 이 레이아웃(layout)은 직사각형 또는 정사각형 어레이 레이아웃이 필요한 DRAM 커패시터 와 같은 구조를 만드는 데는 적합하지 않다.
기판 지형(topography)을 이용한 그래포에피택시(graphoepitaxy) 기술은 마이크로상 분리(mircrophase separation) 영역의 배향(orientation), 배열(ordering) 및 정합(registration)에 영향을 미치고자 활용되어 왔다. 비록 1차원 어레이를 트렌치(trench)에 형성하였지만, 대단위 면적에 걸친 영역의 배열을 다루거나 2차원적으로 배열되는 영역의 위치 및 배향을 제어하기 위한 아무런 노력이 없었다.
Cheng 등의 배열된 구를 형성하는 블록 공중합체 막의 형성에 관한 유일한 논문[Nano Lett., 6(9), 2099-2103(2006)]이 있긴 하지만, 이는 인접 어레이가 정렬되지 않은 1차원 배열 어레이로 한정되어 있으며, 원통은 이웃하는 트렌치에서 y축을 따라 오프셋(off-set)되어 있다.
이러한 문제를 극복하는 2차원 배열 나노 구조 어레이의 막을 제조하는 방법을 제공하는 것이 유용할 것이다.
이하 본 발명의 실시예에 대하여 첨부하는 도면을 참고로 하여 설명하며, 이들은 오직 설명을 위한 목적이다. 도면 전체에 걸쳐서 도면 부호를 사용하고, 동일한 도면 부호는 일부 도면과 상세한 설명에 있어서 동일하거나 유사한 부분을 나타낸다.
도 1A 내지 도 4A는 본 발명의 한 실시예에 따른 중합체 매트릭스에서 수직 배향 원통의 2차원 직사각형 어레이로 구성되는 막의 여러 제조 단계 동안의 기판 일부의 평면도를 나타낸다. 도 1B/1C 내지 도 4B/4C는 각각 선 1B/1C-1B/1C에서 4B/4C-4B/4C를 따라 잘라 도시한 도 1A 내지 도 4A에 도시한 기판 부분의 수직 단면도이다.
도 5A 내지 도 11C는 본 발명의 다른 실시예에 따른 중합체 매트릭스에서 수직 배향 원통의 2차원 정사각형 어레이로 구성되는 막의 여러 제조 단계를 나타낸다. 도 5A 내지 도 5C는 물질층(material layer)을 생성하는 단계 동안의 기판 일부의 정면도와 단면도를 나타낸다. 도 6은 트렌치 내에 블록 공중합체 물질을 자기 조립하는 후속 단계에서 도 5C에 도시한 기판의 단면도이다. 도 7A 내지 도 11A는 중합체 매트릭스에서 원통의 2차원 정사각형 어레이로 구성되는 막의 후속 제조 단계 동안의 도 6의 기판 일부의 개략 평면도이다. 도 7B 내지 도 11B는 각각 선 7B-7B에서 11B-11B를 따라 잘라 도시한 도 7A 내지 도 11A에 도시한 기판의 수직 단면도이다. 도 11C는 다른 실시예에서 어닐링된 막의 매트릭스를 선택적으로 제거하는 것을 나타내는 후속 처리 단계에서 도 10A의 기판의 단면도이다.
도 12A 내지 도 18A는 본 발명의 다른 실시예에 따른 중합체 매트릭스에서 수직 배향 및 평행 배향 원통의 2차원 직사각형 어레이로 구성되는 막의 여러 제조 단계 동안의 기판 일부의 개략 평면도를 나타낸다. 도 12B, 도 13B, 도 15B 내지 도 18B는 각각 도 12A, 도 13A, 도 15A 내지 도 18A에 도시한 기판의 선 B-B를 잘라 도시한 수직 단면도이다. 도 14는 후속 처리 단계에서 도 13A의 기판의 수직 단면도이다.
도면을 참조한 이하의 상세 설명은 본 발명의 실시예에 따른 장치 및 방법의 예를 제공한다. 이러한 설명은 오직 설명의 목적이며 본 발명을 제한하고자 하는 것이 아니다.
본 출원의 관점에서, "반도체 기판" 또는 "반도체성 기판(semiconductive substrate)" 또는 "반도체성 웨이퍼 부분(semiconductive wafer fragment)" 또는 "웨이퍼 부분" 또는 "웨이퍼"라는 용어는 반도체 웨이퍼(자체 또는 그 위에 다른 물질을 포함하는 어셈블리)와 같은 벌크형(bulk) 반도체성 물질 및 반도체성 물질층(자체 또는 다른 물질을 포함하는 어셈블리)을 포함하지만 이에 한정되지 않는 반도체 물질로 이루어지는 임의의 구성을 의미하는 것으로 이해된다. "기판"이라는 용어는 전술한 반도체성 기판, 웨이퍼 부분 또는 웨이퍼를 포함하지만 이에 한정되지 않는 임의의 지지 구조를 말한다.
"Lo"는 자기 조립(self-assembling, SA) 블록 공중합체 또는 블록 공중합체와 하나 이상의 구성 단일 중합체(constituent homopolymer)와의 블렌드(blend)로부터 어닐링시 자기 조립하는 구조의 고유 피치(벌크 주기 또는 반복 단위)이다.
본 발명의 실시예에서, 원통상(cylindrical-phase) 이블록 공중합체를 자기 조립하는 박막의 마이크로상 분리를 유도하여 그래포에피택시에 의한 1차원 제약과 그래포에피택시 또는 트렌치 플로어와의 화학적 차별화에 의한 2차원 제약에 의하여 나노 크기 원통의 2차원 직사각형 및 정사각형 어레이를 생성하는 처리 조건을 사용한다.
본 발명에 따른 원통상 자기 조립(SA) 블록 공중합체의 박막으로부터 기판에 대하여 수직하게 배향되는 원통의 2차원 직사각형 어레이를 제조하는 방법에 있어서의 단계가 도 1A 내지 도 4C에 도시되어 있다. 설명하는 실시예는 그래포에피택시 전용 기술이며, 1차원(트렌치 측벽에 평행한 단일 행) 및 2차원(인접하는 트렌치 사이에 정합된 원통) 모두에 있어서의 수직 배향 원통 공중합체 영역의 배향 및 정합을 유도하여 중합체 매트릭스 내에 원통 형태로 나노 크기 마이크로 구조의 2차원 직사각형 어레이를 달성하기 위한 제약 조건으로서 트렌치의 지형적인 형상, 측벽 및 단부를 활용한다.
도 1A 내지 도 1B를 참고하면, 상부에 물질층(12)이 있는 기판(10)이 제공되어 있고, 실리콘층(10)과 산화실리콘(SiOx)층(12)이 예시되어 있다.
본 발명의 방법의 제1 실시예에 따라 원통의 2차원 직사각형 어레이를 마련하기 위하여, 물질층(12)을 패터닝하여 인접하게 정렬되는 트렌치(14a1-3, 14b1-3, 14c1-3)를 형성한다. 각 트렌치는 측벽(16), 플로어 또는 바닥면(18), 폭(w) 및 길이(l)를 갖는 구조로 되어 있다. 기판(10)은 트렌치의 플로어(18)로서 노출이 되며, 물질층(12)의 일부는 트렌치 사이에 스페이서 간격(spacer interval)(12a)을 형성한다. 트렌치의 폭(w)은 중합체의 고유 피치값(Lo)과 거의 동일하며, 통상 약 10 내지 100nm 범위이다. 트렌치의 길이(l)는 nLo("n*Lo")와 거의 동일하며, 통상 약 n*10 내지 n*100nm (n은 형상 또는 구조(즉, 원통)의 개수) 범위이다. 인접하 는 각 트렌치[예를 들어, 트렌치(14a1-14b1-14c1)]의 제1 에지[단부 또는 팁(tip)](20a)와 제2 에지(20b)가 도 1A에 도시한 것처럼 정렬된다. 이와 같이, 인접하는 각 트렌치는 실질적으로 동일한 길이(l)를 갖는다. 일부 실시예에서, 트렌치의 치수는 폭(w)이 약 55 내지 80nm이고 길이(l)가 1600 내지 2400nm이다. 트렌치의 깊이(D)는 약 50 내지 500nm 범위일 수 있다. 인접하는 트렌치 사이의 공간 또는 피치 거리(pt)는 변화할 수 있지만 최소한 2Lo이다.
트렌치는 Lo(10-100nm) 크기로 패터닝할 수 있는 노광 시스템을 구비한 리소그라피 장비를 이용하여 형성 가능하다. 이러한 노광 시스템으로는 예를 들어, 업계에서 공지되고 사용되는 것과 같은 극 자외선(extreme ultraviolet, EUV) 리소그라피, 근접 X-ray 및 전자 빔 리소그라피가 있다. 종래의 포토리소그라피는 58nm까지의 형상을 얻을 수 있다.
트렌치 측벽(16)과 에지(20a, 20b)는 트렌치 내에 원통 어레이를 구조화하는데 영향을 미친다. 트렌치 측벽(16)의 경계 조건은 x 방향(x축)으로 배열되고 단부(20)는 y 방향(y축)으로 배열되어 각 트렌치가 n개의 형상(즉, 원통)을 포함하는 구조가 되게 한다. 중심에 정렬되는 단일의 1차원 원통 어레이를 형성할 때와 각 트렌치의 길이에 대한 인자는 트렌치의 폭, 원하는 피치(Lo)를 달성하는 블록 공중합체의 제조 및 공중합체 막의 두께(t)를 포함한다. 각 트렌치 내에 단일 원통 어레이(행)을 달성하기 위하여, 중합체의 약 Lo값의 폭(w)과 nLo의 길이(l)를 갖도 록 트렌치를 구성한다. Lo의 고유 피치값을 갖는 블록 공중합체 물질을 적용하고 어닐링하면 트렌치의 길이(l)에 대하여 중합체 매트릭스의 중간에 "n"개의 원통의 단일 어레이가 생기며, 각 원통은 Lo값 만큼 분리된다.
예를 들어, 75nm 폭의 트렌치에 증착된 35nm 피치(Lo값)를 갖는 블록 공중합체는, 어닐링시, 트렌치 중심 아래 원통의 단일 선이 아니라 트렌치의 길이에 대하여 길이의 반만큼 오프셋되는 35nm 지름의 원통이 지그재그 패턴으로 생기게 한다. 예를 들어, 두 구성 단일 중합체를 첨가하여 3성분 블렌드를 형성함으로써 공중합체의 Lo값을 증가시킬수록 트렌치의 중심 내에서 원통의 2행이 1행으로 변화한다.
트렌치 에지(20a, 20b)를 리소그라피적으로 한정한 배열은 각 1차원 원통 어레이가[즉, 트렌치(14b1)에서] 인접한 1차원 원통 어레이[즉, 트렌치(14a1 및 14c1)에서]와 나란하도록 2차원 배열시킨다. 블록 공중합체의 고유 피치와의 어긋나는 트렌치 길이 및/또는 폭으로 인한 스트레스는 예를 들어 Cheng 등(Nano Lett., 6(9), 2099-2103(2006))이 기술한 것처럼 x축 또는 y축 방향으로 원형으로부터의 타원형 편차에 의하여 경감될 수 있다.
도 1A 내지 도 1B에 도시한 것처럼, 세 개의 인접한 트렌치(14a-c)의 어레이 또는 스트링(string)이 물질층(12)(예를 들어, 산화막)에 식각되어 있다. 측벽(16)과 단부(20a, 20b)의 면을 중합체의 소수 블록(minority block)으로 우선 웨팅(preferential wetting)하고 트렌치 플로어(18)를 중성 웨팅(neutral wetting)하 여(공중합체의 양 블록에 대하여 친화도 동일함) 공중합체 물질의 양 블록이 트렌치의 플로어를 웨팅하도록 트렌치를 구성한다. 엔트로피 힘은 양 블록의 중성 웨팅면을 웨팅시켜 자기 정렬 형태를 수직 배향시킨다.
중성 웨팅면은 예를 들어, 중성 웨팅 중합체를 적용하여 도 1A 및 도 1B에 도시한 것처럼 트렌치 플로어(18)를 형성하는 기판(10)의 면 위에 중성 웨팅막(22)을 형성함으로써 제공될 수 있다. PS-b-PMMA로 구성되는 SA 이블록 공중합체를 사용할 때, 랜덤 PS:PMMA 공중합체 브러시(brush)층(P(S-r-MMA))은 PS 및 PMMA에 대하여 비우선(non-preferential) 또는 중성 웨팅을 나타내며 스핀 코팅으로 트렌치 플로어(18)[즉, 기판(10)의 면] 상에 적용될 수 있다. 브러시는 UV 방사를 이용한 접목(grafting)으로(산화막 기판 위에) 또는 교차 결합(cross-linking)으로(임의의 면 위에) 부착될 수 있다. 도 1C에 도시한 한 실시예의 경우, 물질층(12')의 퇴적 전에 블랭킷층(blanket layer)(22')으로서 기판(10')에 임의의 공중합체 용액을 도포할 수 있다. 예를 들어, PS와 PMMA로 구성된 랜덤 공중합체 용액(58% PS)을, 약 5 내지 10nm 두께를 가지며 약 48시간 동안 160℃에서 가열하여 단부가 접목되는 층으로서 기판(10)의 표면에 도포할 수 있다. 물질층(12')을 관통하는 식각으로 트렌치(14')를 형성하고 이어 트렌치의 플로어(18')로서 하부의 랜덤 공중합체막층(22')을 노출시킨다.
PS-b-PMMA에 대해 중성 웨팅인 면은, 스티렌 및 메틸 메타크릴레이트의 벤조시클로부텐 또는 아지도메틸스티렌 기능화 랜덤 공중합체와 같은 광 또는 열적으로 교차 결합가능한 랜덤 중합체(예를 들어, 폴리(스티렌-알-벤조시클로부텐-알-메 틸 메타크릴레이트, P(S-r_PMMA-r-BCB))를 트렌치 내의 기판(10) 표면에 스핀 코팅하고 열적으로 중합체를 교차 결합시켜(예를 들어, 190℃, 4 시간) 교차 결합되는 중합체 매트릭스를 형성함으로써 제공될 수 있다. 모세관력은 랜덤 공중합체를 트렌치의 깊은 바닥으로 끌어 당긴다. 교차 결합되지 않은 중합체 물질을 후속하여 제거할 수 있다. 다른 실시예에서, 도 1C에 도시한 바와 같이, 물질층(12')의 퇴적 전에 교차 결합 가능한 중합체를 블랭킷층(22')으로서 기판(10')에 도포하고 트렌치(14')를 식각할 때 노출시킨다. PS-b-PMMA에 대한 또 다른 중성 웨팅면은, 종래의 프로세스, 예를 들어 실리콘(천연 산화막 존재, 약 12 내지 15Å)의 불소 이온 식각[예: 기판(10)]에 의하여, 예를 들어, 불화수소(HF) 및 버퍼 HF 또는 불화암모늄(NH4F) 수용액에의 침지(immersion), HF 증기 처리 등에 의하여, 뜨거운 H2 증기에의 노출에 의하여, 또는 수소 플라즈마 처리(예: 원자 수소)에 의하여 마련될 수 있는 말단이 수소 처리된 실리콘(hydrogen-terminated silicon)에 의하여 제공될 수 있다.
트렌치의 측벽(16) 및 에지(20a, 20b) 면을 블록 공중합체 성분 중 하나에 의하여 우선 웨팅하여 블록이 자기 정렬될 때 각 트렌치의 중간 아래에 원통의 형성을 유도한다. 예를 들어, 산화실리콘(SiOx)은 PMMA 블록에 대하여 우선 웨팅을 나타내어 트렌치 측벽 위에 PMMA 박막 인터페이스층 어셈블리는 물론 각 트렌치 내에서 PS 매트릭스의 중심에 PMMA 원통을 생기게 한다. PMMA에 대한 다른 우선 웨팅면은, 질화실리콘, 실리콘 옥시카바이드(silicon oxycarbide), 산화실리콘과 같 은 측벽 물질에 접목되는 PMMA 중합체, 그리고 메타크릴레이트계 레지스트(resist)와 같은 레지스트 물질에 의하여 제공될 수 있다. 어닐링시, PS-b-PMMA 공중합체의 PMMA 블록은 트렌치의 측벽과 에지로 분리되어 웨팅층(도 3A 내지 도 3C의 33)을 형성한다. 우선 웨팅 물질의 층이 트렌치 표면에 도포될지라도 물질층(12) 자체는 우선 웨팅 물질(예: SiOx)일 수 있다. 예를 들어, 일부가 하나 이상의 하이드록시기(OH)를 포함하는 것에 의해 변형된 폴리메틸메타크릴레이트(PMMA)(예: 하이드록시에틸메타크릴레이트)를 스핀 코팅으로 도포하고 가열하여(예: 약 170℃까지) 종단의 OH기가 트렌치의 산화막 측벽(16)과 에지(20a, 20b)에 단부 접목되게 한다. 접목되지 않는 물질은 적절한 용매(예: 톨루엔)로 린싱(rinsing)하여 중성 웨팅층(22)에서 제거될 수 있다. 예를 들어, Mansky 등의 Science 275: 1458-1460(1997) 참고.
도 2A 및 도 2B를 참고하면, 이때 (약) Lo에서 고유 피치를 갖는 원통상 SA 블록 공중합체 물질(24) (또는 (약) Lo에서 피치를 갖도록 블렌딩된 단일 중합체와 블록 공중합체와의 3성분 블렌드)을 트렌치의 플로어(18) 상에 통상적으로 스핀 캐스팅(spin casting)(스핀 코팅)으로 퇴적한다. 블록 공중합체 물질은 예를 들어, 디클로로에탄(CH2Cl2) 또는 톨루엔과 같은 유기 용매에서 공중합체의 희석 용액(예를 들어, 약 0.25 내지 2wt% 용액)으로부터 스핀 캐스팅에 의하여 패터닝된 표면 상에 증착될 수 있다.
공중합체 물질층(24)은 공중합체막층이 어닐링시 자기 조립되어 각 트렌치 내에서 중합체 매트릭스의 중간에 약 Lo(예: 25-35nm)의 지름을 갖는 수직 원통 영역의 단일 행을 형성하도록, 공중합체 물질의 Lo값보다 작거나 거의 동일한 두께(t)로 약 3Lo까지 트렌치들에 퇴적될 수 있다. 막의 두께는 예를 들어 엘립소미터(ellipsometry)를 이용하여 측정할 수 있다.
트렌치의 깊이(D)에 따라 캐스트 블록 공중합체 물질(24)은 도 2B에 도시한 것처럼 트렌치를 채울 수 있고, 여기서 트렌치 깊이는 Lo(D~Lo)와 거의 동일하며, 또는 트렌치 플로어(18') 위에 또는 도 2C에 도시한 것처럼 선택적으로 트렌치 측벽(16')과 에지(20a', 20b') 위에 박막(24')을 형성할 수 있으며, 이때 트렌치 깊이는 Lo보다 크고(D>Lo), 예를 들어 메니스커스(meniscus)이다. 조립된 원통(도 3B 및 도 3C)의 높이(h)는 트렌치 내에 증착된 공중합체 물질(24, 24')의 두께에 거의 대응된다. 도시하지는 않았지만, 공중합체 물질(24)의 박막은 산화막층(12) 표면 상에 퇴적될 수 있고, 이 물질은 구조를 형성할만큼 충분히 두껍지 않기 때문에 자기 조립하지 않을 것이다.
이블록 공중합체를 예시적인 실시예에서 이용하였지만, 다른 유형의 블록 공중합체(즉, 삼블록 또는 다블록 공중합체)를 이용할 수 있다. 이블록 공중합체의 예로는 특히, 폴리(스티렌-블록-메틸 메타크릴레이트)(PS-b-PMMA), 폴리에틸렌옥사이드-폴리이소프렌, 폴리에틸렌옥사이드-폴리부타디엔, 폴리에틸렌옥사이드-폴리스티렌, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트, 폴리스티렌-폴리비닐피리 딘, 폴리스티렌-폴리이소프렌(PS-b-PI), 폴리스티렌-폴리부타디엔, 폴리부타디엔-폴리비닐피리딘 및 폴리이소프렌-폴리메틸메타크릴레이트가 있다. 삼블록 공중합체의 예로는 폴리(스티렌-블록 메틸 메타크릴레이트-블록-에틸렌 옥사이드)가 있다. PS-b-PMMA 공중합체 물질(Lo=35mm)의 한 예는 총분자량(Mn)이 67kg/mol이고 약 70%의 PS와 30%의 PMMA로 구성되어, PS의 매트릭스에 20nm까지의 지름을 갖는 원통형 PMMA 영역을 형성한다.
블록 공중합체 물질은 SA 블록 공중합체와, 블록 공중합체에서 중합체 블록과 동일 유형의 중합체 중 하나 이상의 단일 중합체로 이루어지는 2성분 또는 3성분 블렌드로서 제조되어, 공중합체 영역의 크기를 부풀리고 중합체의 Lo값을 증가시키는 블렌드를 생성할 수 있다. 단일 중합체의 부피 분율은 0 내지 약 40% 범위일 수 있다. 3성분 이블록 공중합체 블렌드의 예로는 PS-b-PMMA/PS/PMMA 블렌드가 있으며, 예를 들어 46K/21K PS-b-PMMA는 40%의 20K 폴리스티렌과 20K 폴리(메틸메타크릴레이트)를 함유한다. 중합체의 Lo값은 블록 공중합체의 분자량을 조절하여 수정될 수 있다.
선택적으로, 예를 들어, Cheng 등의 "자기 조립 1차원 나노 구조 어레이," Nano Lett., 6(9), 2099-2103(2006)에서 기술된 바와 같이, 트렌치와 스페이서 폭과 블록 공중합체 또는 3성분 블렌드의 고유 피치(Lo) 사이에 약간의 어긋남이 생겨 타원형("부풀림")이 구조에 도입될 수 있고, 이러한 어긋남으로 인한 스트레스를 줄여 준다.
도 3A 및 도 3B를 참고하면, 공중합체 물질의 성분 블록의 유리 전이 온도 보다 높은 열적 어닐링으로 블록 공중합체막(24)을 이어서 어닐링하여, 하부의 트렌치 표면 상에 웨팅 가능한 패턴에 따라 중합체 블록을 분리시키고 자기 조립함으로써 자기 조립되는 블록 공중합체 구조(28)를 형성한다. 예를 들어, PS-b-PMMA 공중합체막을 약 1 내지 24시간 동안 진공 오븐에서 약 180 내지 195℃ 온도에서 어닐링하여 자기 조립 형태를 달성할 수 있다. 예를 들어 용매로 두 막의 블록을 서서히 부풀리고 이어 용매를 서서히 증발시킴으로써 이 막을 또한 용매 어닐링할 수 있다.
어닐링된 공중합체막은 제2 블록의 매트릭스(32) 내에 공중합체의 제1 블록의 수직 배향 원통형 영역(30)의 사각형 어레이를 포함하고, 약 Lo의 피치 거리의 1차원 원통형 영역과 약 2*Lo의 피치 거리의 2차원 원통형 영역으로 정렬된다. 어닐링된 공중합체막은 트렌치의 단부(에지)(20a, 20b)가 정렬되어 있을 때 인접하게 이격된 트렌치 내에 포함될 수 있고, 각 트렌치 내의 원통형 영역은 단일 어레이에 있고 약 Lo의 피치 거리이고 약 2*Lo의 피치 거리에서 인접 트렌치 내의 원통형 영역과 정렬된다.
트렌치의 폭(w)과 중성 웨팅 트렌치 플로어(18)와 결합되는 공중합체 조성의 특성과 우선 웨팅 측벽(18)과 에지(20a, 20b)가 제공하는 제약 조건으로 인해 어닐링시 트렌치의 길이에 따른 n개의 구조 및 PMMA 웨팅 측벽(18)의 박막층(33)과 함께 각 트렌치(14a-c) 내의 PS의 매트릭스(32) 내에 PMMA의 수직 배향 원통형 영 역(30)의 1차원(1-D) 어레이(단일 행)가 형성된다.
도 3A에 도시한 바와 같이, 실질적으로 2Lo인 인접 트렌치와의 피치 거리(pt)와 함께 트렌치 에지(20a, 20b) 정렬의 부차적인 형상은 원통형 영역(30)의 2차원(2-D) 직사각형 어레이를 달성하고, 단일 트렌치(예를 들어, 14a3) 내의 원통(30)의 패턴 주기 또는 피치 거리(pc)는 실질적으로 Lo와 동일하고 인접 트렌치(예를 들어, 14a3과 14b3)의 원통(30) 사이의 피치 거리(pc2)는 2*Lo(2Lo)와 실질적으로 동일하다.
블록 중합체의 결과적인 형태(즉, 원통의 수직 배향)를 예를 들어, AFM(atomic force microscopy), TEM(transmission electron microscopy) 및 SEM(scanning electron microscopy)을 이용하여 검사할 수 있다.
어닐링과 공중합체 물질의 배열 후, 블록 성분 중 하나를 선택적으로 막으로부터 제거하고 원통형 영역(30)(도 4B)과 매트릭스(32)(도 4C) 중 하나를 남겨서 개구부(opening) 또는 커버링(covering)(구조)의 직사각형 어레이(28a-28c)를 생기게 한다. 중합체 영역 중 하나를 선택적으로 제거한 후, 예를 들어 일정한 패턴을 나노미터 크기 범위(즉, 약 10 내지 100nm)로 한정하는 반도체 처리에서 하부 기판(10)을 패터닝하는 리소그라피 템플릿 또는 마스크로서 결과적인 박막을 사용할 수 있다.
예를 들어, 도 4A 내지 도 4B를 참고하면, PMMA상 원통(30)을 선택적으로 제거하면 산화막층(12a)이 각 트렌치 사이에 스페이서를 남기면서 트렌치(14a-c) 내의 폴리스티렌(PS)(32) 박막 내에 개구부(34)의 2차원 사각형 어레이가 생긴다. 예를 들어, 산소(O2) 플라즈마 도포에 의하여, 또는 우선 샘플 조사(자외선(UV) 조사, 1J/cm2, 254nm 광) 후, 빙초산에서 막을 초음파 분해(ultrasonating)하고 이온 제거된 물에서 초음파 분해하고, 이온 제거된 물에서 막을 린싱하여 열화된 PMMA를 제거험으로써 아트세산 초음파 분해와 같은 화학적 분해 처리에 의하여 PMMA상 원통(30)을 제거할 수 있다.
도 4C에 나타낸 다른 실시예에서, PMMA상 매트릭스(32)를 선택적으로 제거하여 PS상 원통(30)의 2차원 직사각형 어레이와 개구부(34')를 형성할 것이다. 이러한 실시예는 다수(majority) PMMA 블록 공중합체와 선택적으로 PMMA 웨팅되는 물질(예: 산화막)로 구성되는 측벽을 필요로 한다.
예를 들어, 비선택적인 RIE 식각 처리에 의하여 하부 기판(10)을 패터닝하는(화살표 ↓↓) 식각 마스크로서 결과적인 다공성 PS막을 사용하여, 커패시터와 같은 장치의 제조를 위하여 기판(10)에 개구부(35)(도 4A 및 도 4B에 가상적으로 도시)의 직사각형 어레이를 형성한다.
도 5A 내지 도 11C를 참고로 하여 그래포에피택시 전용 기술을 이용하는 본 발명의 다른 실시예에 따른 방법이 도시되어 있고, 중합체 매트릭스에 수직 배향 원통의 2차원(2-D) 정사각형 어레이를 형성한다.
2차원 정사각형 어레이를 형성하는 한 실시예에서, 도 1A 내지 도 1C를 참 고로 설명한 것과 같은 구성이 제공될 수 있으며, 이는 예를 들어, 중성 웨팅 물질층(22")과 내부에 형성된 트렌치(14a1-3" 내지 14c1-3")를 갖는 상부 물질층(12")을 도포하여 트렌치 플로어(18")로서 중성 웨팅 물질층(22")을 노출시킴으로써 중성 웨팅면을 갖는 기판(10")을 포함한다. 한 실시예에서, 예를 들어, 단부 접목된 중성 웨팅 랜덤 (PS:PMMA) 공중합체 브러시와 같은 중성 웨팅 물질층(22")을 기판(10") 상에 형성할 수 있고, 이어 도 1C를 참고로 하여 설명한 바와 같이 층(12")을 퇴적한다. 중성 웨팅 트렌치 플로어(18") 역시 예를 들어 실리콘 기판(10)(천연 산화막 존재, 약 12 내지 15Å)의 불소 이온 식각에 의하여, 예를 들어, 불화수소(HF) 및 버퍼 HF 또는 불화암모늄(NH4F) 수용액에의 침지(immersion), HF 증기 처리 등에 의하여, 뜨거운 H2 증기에의 노출에 의하여, 또는 수소 플라즈마 처리(예: 원자 수소)에 의하여 마련될 수 있는 말단이 수소 처리된 실리콘에 의하여 제공될 수 있다. 도 1A 내지 도 1C에서와 같이, 각 트렌치는 약 Lo의 폭(wi)의 물질층(12")의 스페이서 간격(12a") 만큼 분리된다.
본 실시예에서, 물질층(12")의 측벽(16")은 SA 블록 공중합체의 다수 블록(도시한 예에서는 PS)에 대하여 우선 웨팅이다. PS에 대한 우선 웨팅면은 예를 들어, 금과 같은 금속 또는 광산 발생제(photoacid generator)를 포함하는 PS계 포토레지스트에 의하여 제공될 수 있다. 예를 들어, 물질층(12") 자체는 금속(예를 들어, 금)으로 구성될 수 있고, 물질층(12")의 측벽(16")은 예를 들어, 증발(evaporation), 스퍼터링 또는 스핀 온 기술(spin-on technique)을 이용하여 금 속 박막으로 코팅될 수 있고, 트렌치 플로어(18")로부터 금속을 제거할 수 있다(예를 들어, 식각에 의하여). 예를 들어, 약 2 내지 10nm의 금속(예: 금)층을 열증착으로 산화막의 물질층(12") 내에 형성된 트렌치 표면 상에 도포할 수 있고, 이 표면은 접착 인터페이스로서 씨드층(seed layer)(예를 들어, 크롬)으로 미리 코팅될 수 있다.
도 5A를 참고로 하는 한 실시예에서, 중성 웨팅층(22")(예를 들어, 랜덤 중합체, 말단 수소 처리 실리콘 등)을 기판(10") 위에 형성한다. 이어, 도시한 것처럼, 중성 웨팅층(22") 위에 포토레지스트막(36")을 도포하고, 소성, 패터닝 및 현상하여 일련의 그루브(groove)(37")를 형성한다. 예를 들어, PS의 랜덤 공중합체 브러시(부피 58%)와 PMMA를 실리콘 기판 위에 접목시키고 중성 웨팅층(22")을 제공하며, PMMA 레지스터(36")를 도포하고(예를 들어, 스핀 코팅으로) 소성하여(약 130℃) 나머지 용매를 제거하고 패터닝하며(예를 들어, 전자빔 리소그라피로), 용매에 침지시켜 현상할 수 있다. 도 5B에 도시한 바와 같이, 금속층을 증착하여 물질층(12")을 형성할 수 있다. 나머지 포토레지스트(36")와 상부의 금속을 제거할 수 있다. 이러한 리프트오프(liftoff) 처리를 통해 도 5C(및 도 1A의 평면도)와 같은 구조를 형성한다. 예를 들어, 크롬 및 금의 층을 증발로 순차적으로 퇴적하고, PMMA 포토레지스트와 상부 퇴적된 금속을 제거하여 형상들 사이에 그루브들이 있는 금 형상을 형성한다. 도시한 바와 같이, 일련의 금속 형상(예: 금)은 측벽(16")을 갖는 물질층(12")과 인접한 트렌치(예를 들어, 14a3", 14b3", 14c3") 사이의 스페이 서 간격(12a")을 형성하고, 트렌치 플로어(18")로서 중성 웨팅층(22")을 노출시킨다. 트렌치 내에서 블록 공중합체막(예를 들어, PS-b-PMMA)의 어닐링시, 다수 블록(예를 들어, PS)은 (도 7A 및 도 7B에 도시한 바와 같이) 트렌치 측벽면을 웨팅시킬 것이다.
도 6를 참고하면, 이어서 원통상 SA 블록 공중합체 물질(24")을 (도 2A 및 도 2B를 참고로 설명하는 바와 같이) 트렌치에 퇴적하고 어닐링한다. 도 7A 및 도 7B에 도시한, 결과적인 자기 조립 블록 공중합체 구조(28")는 다수 블록(예: PS)의 매트릭스(32") 내에서 소수 블록(예: PMMA)의 원통(30")의 2차원 직사각형 어레이(28a" 내지 28c")로 구성된다.
공중합체 물질(24")의 어닐링 및 배열에 이어서, 중합체막(28")을 교차 결합하여 고정시키고 자기 조립 중합체 블록의 세기를 강화시킨다. 중합체는 고유하게 교차 결합하는 구조일 수 있고(예를 들어, UV 노광시), 또는 공중합체 물질의 중합체 블록 중 하나 또는 모두가 교차 결합제(crosslinking agent)를 함유하도록 제조될 수 있고, 이 교차 결합제는 트렌치 플로어(18") 상에 중성 웨팅막(22")을 형성하는데 사용되는 경우에는 (도 1A 내지 도 1C의 단계에서처럼) 동일한 교차 결합제일 수 있다.
도 8A 및 도 8B를 참고하면, 막(28")의 교차 결합에 이어서, 인접한 트렌치(예를 들어, 14a3", 14b3", 14c3") 사이에 위치한 물질층(12")(예: 금)의 스페이서 간격(12a")을 예를 들어 왕수(aqua regia)로 선택적 습식 식각에 의해 제거하여 (약) Lo에서 폭(wl)의 새로운 트렌치(15a1-3" 내지 15b1-3")를 갖는 중간 구조를 생성한다. 도시한 바와 같이, 제거는 다수 블록(예: PS)으로 구성되는 매트릭스(32)를 노출시켜 트렌치(15")의 측벽(40")을 형성하고 트렌치 플로어(42")로서 중성 웨팅층(22")을 노출시킨다.
물질층(12")이 산화실리콘(SiOx)와 같은 물질로 구성되는 한 실시예에 있어서, 스페이서 간격(12a")을 예를 들어, 불소 이온 습식 식각으로 제거될 수 있다. 물질층(12")이 메타크릴레이트계 포토레지스트와 같은 음성 레지스트로 구성되는 한 실시예에 있어서, 트렌치(14a-c") 사이의 스페이서 간격(12a")을, 적당한 용매를 도포하여 습식 처리로 선택적으로 현상하고 제거하여 새로운 트렌치(15a" 내지 15b")를 형성할 수 있다.
도시한 바와 같이, 스페이서 물질(12a")을 제거하여 트렌치 단부 또는 에지(38a", 38b")를 정의하고, 제1 자기 조립 블록 공중합체막(28")의 매트릭스(32")(예: PS)를 노출시켜 트렌치(15a" 및 15b")의 측벽(40")을 정의하며, 이는 우선 웨팅이다. 스페이서 물질(12a")의 제거는 제1 자기 조립 블록 공중합체 구조(28")의 보전성(integrity)을 손상시키거나 붕괴시키지 않도록 행해진다. 스페이서 물질(12a")(예: 금)의 나머지가 매트릭스(32") 표면[즉, 측벽(40")]에 남아 있을 수 있다(도시하지 않음). 트렌치 에지(38a", 38b")는 트렌치(14a" 내지 14c") 에지(20a", 20b")와 정렬된다. 따라서, 트렌치(14", 15")의 길이(l)는 nLo이다.
다음, 도 9A 및 도 9B에 나타낸 바와 같이, 제2 SA 블록 공중합체 물질을 새로이 형성된 트렌치(15a1-2" 내지 15b1-2")에 막(46")으로서 퇴적한다(예를 들어, 스핀 캐스팅으로). 제2 블록 공중합체 물질(46")은 Lo의 주기를 가지며 트렌치 플로어(42")에 대하여 중성 웨팅이고, 제2 공중합체 물질의 다수 블록(예: PS)은 측벽(40") 및 트렌치 에지(38a", 38b")에 대하여 우선 웨팅이다. 제2 공중합체 물질(46")은 제1 공중합체 물질(24")과 동일하거나 상이한 조성일 수 있다. 캐스트막(46")의 두께(t)는 제2 블록 공중합체 물질의 Lo값보다 작거나 거의 동일하다.
트렌치(15a" 및 15b")의 측벽(40")을 형성하는 제1 자기 조립 다수 블록[매트릭스(32"), 선택적으로 그 위에 나머지 스페이서(12a") 포함]은 제2 공중합체막(46")을 자기 조립하는 정합에 대하여 x축(↔)으로의 템플릿 또는 경계 조건을 제공한다. 또한, 에지(38a, 38b)는 y축(↕)으로의 경계 조건을 제공한다. 트렌치 플로어(42")는 중성 웨팅이며, 제1 조립막의 매트릭스(32")는 제2 공중합체의 다수 블록에 대하여 우선 웨팅이므로, 트렌치(15a", 15b") 내에 수직 배향 원통형 영역의 형성 및 그래포에피택시를 가능하게 한다. 전술한 바와 같이, 블록 공중합체 또는 3성분 블렌드의 트렌치 폭과 고유 피치(Lo) 사이에 약간의 어긋남을 주어 구조에 선택적으로 타원을 도입할 수 있다.
이어서 제2 공중합체막(46")을 어닐링하여 도 10A 및 도 10B에 도시한 자기 조립 블록 공중합체 구조(48")를 형성한다. 이전에 시행된 교차 결합 단계는 제2 블록 공중합체막의 캐스팅 및 어닐링 동안에 제1 자기 조립막(28")을 구조적으로 보전하는데 기여한다. 어닐링된 공중합체막은 제2 블록의 매트릭스 내에 제1 공중합체 블록의 수직 배향 원통형 영역의 정사각형 어레이를 포함하고, 1차원적인 원통형 영역은 약 Lo의 피치 거리에서 단일 행 내에 있고 약 Lo의 피치 거리에서 2차원적으로 원통형 영역과 정렬된다.
어닐링시, 제2 블록 공중합체막은 중합체 매트릭스(52")(예: PS) 내의 1차원 수직 배향 (PMMA) 원통형 영역(50")(예: PMMA) 어레이 내에 자기 조립되고, 원통형 영역은 트렌치(15a1-2" 내지 15b1-2")의 측벽(40")[(매트릭스(32")]에 정합되며, 다수 중합체 블록[매트릭스(52"), 예: PS]은 측벽(40")을 웨팅한다. 각 원통(50")은 각 트렌치(15a" 및 15b") 내에서 Lo의 피치 거리(pc")만큼 이격되어 있다. 원통(50")은 또한 트렌치(14a-c") 내의 원통(30")과 정합하며 함께 정렬된다.
약 Lo의 인접 트렌치(예: 14a3", 15a3", 14b3") 사이의 트렌치 폭(w) 및 트렌치 피치(pt)와 함께 제1 세트의 트렌치(14a" 내지 14c")의 에지(20a", 20b")와 트렌치 에지(38a", 38b")를 정렬하면 원통(30", 50")의 2차원 정사각형 어레이(48a" 내지 48c")를 포함하는 자기 조립막(48")이 생성되고, 어레이 내의 각 원통은 Lo의 피치 거리(pc)만큼 분리되어 있다.
이제 도 11A 내지 도 11C를 참고하면, 중합체 영역(즉, 매트릭스 또는 원통) 중 하나를 선택적으로 제거하여 기판(10")의 패터닝에 사용되는 템플릿을 생성할 수 있다. 예를 들어, 원통형 영역(30", 50")(예: PMMA)을 선택적으로 제거하 면, 도 11A 및 도 11B에 도시한 바와 같이 중합체 매트릭스(32", 52")(예: PS) 내에 포함된 개구부(54")의 2차원 정사각형 어레이가 생성된다. 막의 매트릭스상(32", 52")을 선택적으로 제거하면 도 11C에 도시한 것처럼 원통(30", 50") 및 개구부(54")의 2차원 정사각형 어레이가 생성된다. 결과적인 막을 기판(10")의 패터닝(화살표↓↓)에 사용하여 기판(10")에 개구부(35")(허상으로 도시)를 형성할 수 있다. 이어서 원하는 대로 처리를 계속할 수 있다.
도 12 내지 18을 참고로 나타낸 본 발명의 한 실시예에 따른 다른 방법은 그래포에피택시(지형적 형상) 및 화학적 패턴 전사 기술을 모두 활용하여 평행 및 수직 배향 원통의 2차원 정사각형 어레이로 구성되는 막을 중합체 매트릭스에 형성한다. 그래포에피택시는 1차원적인 어레이를 형성하는데 사용되고, 화학적 패턴 전사 기술은 2차원적인 어레이의 형성을 제어하는데 사용된다.
본 실시예에서, 화학적 패턴 전사를 적용하여 트렌치 측벽에 수직하게 배향된 일련의 띠로서 인접하게 위치하는 트렌치의 플로어 상의 개별 영역에서 웨팅 우선 패턴을 차별화하고 생성한다. 상이한 웨팅 패턴이 블록 공중합체막 상에 배열된 후 블록 공중합체막이 기판 상에서 캐스팅되고 어닐링된다.
도 12A 및 도 12B에 도시한 바와 같이, 트렌치 플로어(18'") 상에서 패터닝되거나 화학적으로 활성화되는 면을 마련하는 제1 단계에서, 중성 웨팅 랜덤 공중합체 브러시(22'")(예를 들어, 랜덤 PS-r-PMMA 중합체)를 기판(10'") 위에 코팅하고, 브러시층은 실리콘(천연 산화막 포함), 산화막(예: 산화실리콘, SiOx) 또는 무 기막과 같이 원래 우선 웨팅 물질일 수 있다. 브러시층(22'")을 포토레지스트(56'")로 코팅하고, 도시한 것처럼 광 리소그라피 또는 다른 적절한 방법으로 패터닝한다. 이어, 중합체 브러시층(22'")을 패터닝된 레지스트층(56'")을 마스크로 이용하여 식각하며 하부의 우선 웨팅 기판(10'")을 노출시키고 레지스트층(56'")을 제거한다.
다른 실시예에서, 층(22'")은 예를 들어, USP 6,890,703 및 USP 6,992,115에 기재된 것처럼 포토 교차 결합 중성 웨팅 중합체로 구성되고, 사진 노광(photoexposed)과 레티클(reticle)을 통해 노광시켜 원하는 영역(60'")에 선택적으로 교차 결합될 수 있다. 다른 실시예에서, 정의된 영역(60'")에 중성 웨팅층(22'")의 선택적인 교차 결합은 패터닝된 포토레지스트 마스크를 이용하여 행해질 수 있다. 이어, 비교차 결합(non-crosslinked) 영역을 적절한 용매를 이용한 습식 처리로 제거할 수 있다.
도 13A 및 도 13B에 도시한 결과 구조를, 중성 웨팅 중합체층(22'")의 개별 영역(60'")에 인접한, 노출된 우선 웨팅 기판(10'")(예를 들어, 천연 산화막 포함 실리콘)의 개별 영역(58'")으로 패터닝한다. 일부 실시예에서, 플로어 패턴은 일련의 띠이며, (약) nLo에서 폭(wr)을 갖는 중성 웨팅 띠 또는 영역(60'") 및 (약) Lo에서 폭을 갖는 우선 웨팅 띠 또는 영역(58'")이다. 다른 실시예에서, 각 영역(58'", 60'")은 (약) Lo에서 폭(wr)을 갖는다.
물질층(12'")(예: SiOx)을 도 14에 도시한 것처럼 기판 위에 퇴적하고 일련 의 트렌치로 패터닝하여 도 15A 및 도 15B에 도시한 것처럼 트렌치의 플로어로서 패터닝된 기판(10'")을 노출시킨다. 다른 실시예에서, 물질층(12'")을 기판(10'") 위에 증착하고 트렌치를 물질층 내로 식각하여 기판을 노출시키고, 중성 중합체층(22'")을 트렌치의 플로어 상에 증착하고 마스크한 후 식각하여 트렌치 내에 기판(10'")의 영역(58'")을 노출시킬 수 있다.
도 15A에 나타낸 바와 같이, (약) Lo에서 폭(w)과 nLo의 길이(l)의 3세트의 인접 트렌치(도 14a1-3'" 내지 도 14c1-3'")를 갖는 구조를 패터닝하였다. 인접 트렌치 사이(예를 들어, 14a3'", 14b3'", 14c3'" 사이 등)의 물질층(12'")의 스페이서 간격(12a'")의 폭(ws)은 일정하며 적어도 Lo이고, 본 예에서는 Lo이다. 따라서, 인접 트렌치의 피치 거리(pt)는 2*Lo이다.
트렌치 측벽(16'") 및 에지(20a'", 20b'")(예: SiOx)는 공중합체의 한 블록(예: PMMA)에 대하여 우선 웨팅이다. 트렌치 플로어(18'")는 교번하는 우선 웨팅 영역(58'")[기판 (10'")]과 중성 웨팅 영역(60'")[예: 랜덤 공중합체 브러시(22'")]에 의하여 정의된다.
도 16A 및 도 16B를 참고하면, 트렌치 플로어는 화학적으로 패터닝되어 있고, 피치 Lo의 원통 형태인 블록 공중합체(24'") 또는 피치 Lo를 갖도록 제조된 블록 공중합체와 단일 중합체의 3성분 블렌드를 약 Lo의 막 두께(t)까지 트렌치 내로 캐스팅하여 어닐링할 수 있다. 도 17A 및 도 17B에 도시한 바와 같이, 블록 공중 합체막은 이어서 각 트렌치에 자기 조립되어 각 우선 웨팅 영역(58'")의 길이(l2)를 연장한 평행 배향 원통형 영역(64'")(반원통)(또는 그러한 평행 영역의 스트링) 사이에 위치하는 각 중성 웨팅 중합체 영역(60'")의 길이(l1)를 연장한 수직 배향 원통형 영역(62'")(또는 그러한 수직 영역의 스트링)의 1차 어레이가 된다.
어닐링된 공중합체막은 제2 블록의 매트릭스 내에서 제1 공중합체 블록의 원통형 영역의 정사각형 어레이를 포함하고, 1차원적인 원통형 영역은 약 Lo의 피치 거리에서 단일 행으로 두 평행 배향 원통(64'") 사이에 일련의 n개 수직 배향 원통(62'")을 포함하며, 원통형 영역은 약 2*Lo의 피치 거리에서 2차원적인 원통형 영역과 정렬된다. 어닐링된 공중합체막은 길이 m*(n+1)*Lo의 인접하게 이격된 트렌치 내에 포함되어 있을 수 있고, 트렌치의 단부(에지)(20a'", 20b'")는 정렬되어 있으며, 각 트렌치 내의 원통형 영역은 단일 어레이 내에 있고 약 Lo의 피치 거리를 가지고, 약 2*Lo의 피치 거리에서 인접 트렌치 내의 원통형 영역과 정렬되어, 각 트렌치 내의 단일 어레이는 수직 배향 원통(62'") 또는 두 평행 배향 원통(64'") 사이에 n개의 원통을 포함한다.
영역(58'", 60'") 사이의 에지(66'")는 평행 및 수평 배향 원통 사이의 급격한 천이에 대한 경계 조건을 제공하며 각 트렌치 내에 1차적으로 배열되게 한다. 결과적인 구조는 각 트렌치의 길이(nLo)에 대하여 수직 및 평행 배향이 교번하는 원통의 1차원 어레이 배열이다. 이와는 달리, 구조는 평행 원통 형태의 영역으로 분 리되는 n개 수직 원통의 연속적인 반복으로서, 예를 들어, 트렌치 길이는 m*(n+1)*Lo이며, 여기서 m은 우선 웨팅 화학 패턴 띠의 개수이고 n은 형상 또는 구조의 개수이다(예를 들어, m과 n은 독립적으로 1 내지 50 사이임).
경계 에지(66'")에서 생기는 수직에서 평행 원통으로의 반전은 2차원 제약 조건을 부여하고 인접 트렌치(행)에서의 구조 역시 2차원적으로 정렬된다. 결과적인 구조는 수직 및 평행 배향이 교번하는 서브리소그라피 원통 구조의 2차원 직사각형 어레이이다.
도 18A 및 도 18B를 참고하면, 이어 중합체 영역(즉, 매트릭스 또는 원통) 중 하나를 선택적으로 제거하여 기판(10'")을 패터닝하는데 사용되는 템플릿을 생성할 수 있다. 예를 들어, 원통형 영역(62'", 64'")(예를 들어, PMMA)을 선택적으로 제거하면 중합체 매트릭스(72'")(예: PS) 내에 포함되는 개구부(68'", 70'")의 2차원 직사각형 어레이가 생성된다. 이때, 결과적인 막은 기판(10'")을 패터닝하는데 사용될 수 있다. 개구부의 구성은 트렌치 내의 원통형 영역의 배향에 따라 다를 수 있다. 개구부(68'") 만이 트렌치 플로어(18'")까지 연장되므로, 구조는 수직 원통(62'")의 구조 패턴을 하부 기판에 선택적으로 전사할 수 있는 식각 마스크를 형성한다[허상 개구부(74'")로 도시].
본 발명의 실시예는 대면적에 걸친 영역의 배열과, 배열된 원통형 영역의 2차원적인 위치와 배향의 제어를 제공한다. 전자빔 리소그라피 또는 EUV 포토리소그라피에 의한 것보다 낮은 비용으로 이러한 형상을 마련할 수 있다. 본 발명에 의하여 생성되고 접근 가능한 형상의 크기는 종래의 포토리소그라피에 의하여는 마련될 수 없다.
예 1
산화실리콘 측벽과 실리콘 옥시카바이드 플로어를 갖는 깊이 250nm와 폭이 75nm 내지 600nm인 트렌치를 제공하였다. 여러 웨이퍼 상에서, 산화막을 측벽과 트렌치 플로어에 퇴적하였다. PS와 PMMA에 중성 웨팅이 되도록 두 유형의 트렌치 플로어를 처리하였다.
수직 원통을 얻기 위하여, 교차 결합제를 포함하는 랜덤 PS:PMMA 공중합체 용액(약 58% PS)을 약 5 내지 10nm 두께의 막으로서 형상 위에 캐스팅하고, 160℃에서 4 시간 동안 어닐링하였다. 교차 결합이 완료되기 전에 모세관력이 PS-r-PMMA를 트렌치 플로어로 끌어 당겨 PMMA에 대하여 우선 웨팅인 산화막 측벽을 남겼다. 결과적인 트렌치 구조는 트렌치 바닥 상에 매트릭스로서 랜덤 공중합체층과 함께 우선 웨팅인 측벽을 가지며, 중성 웨팅면을 제공한다.
약 30 내지 40nm 두께의 막을 형성하기 위하여 톨루엔에서 원통을 형성하는 PS-b-PMMA의 0.425% 용액을 처리된 기판 상에 캐스팅하였다. PS-b-PMMA 물질(46K/21K PS:PMMA; 67K MW)을 제조하여 PS 매트릭스 중간에 약 35nm의 반복 주기(피치)에서 PMMA상 원통(지름 20nm까지)을 형성하였다. 하지만, 트렌치를 연결할 때 어레이는 정렬되지 않았다.
폭이 약 75nm 트렌치의 경우, 각 면이 트렌치의 측벽으로부터 등거리인 일정한 정합 패턴으로 "지그재그" 구조를 형성하면서 서로 약간 오프셋된 원통의 두 행을 형성하였다.
예 2
단일 중합체(20 K PS, 20 K PMMA)의 3성분 블렌드를 톨루엔에서 46K/21K PS-b-PMMA의 0.425% 용액 내에 마련하였다. 이 용액을 전술한 기판 위에 30 내지 40nm 두께로 캐스팅하였다. 단일 중합체를 첨가하면 두 부분의 영역 크기가 팽창하여 중합체의 고유 피치값(Lo)을 증가시킨다.
10 내지 20% 단일 중합체에서, 원통의 2행 지그재그 패턴이 형성되었고 SEM으로 관찰되었다. 30% 단일 중합체 함량의 경우, 지그재그 패턴이 끊어지기 시작했고 수 많은 오류와 보기 드문 형태가 관찰되었다. 40%의 20 PS 및 20K PMMA 단일 중합체의 경우에 46/21 PS-b-PMMA 블록 공중합체의 3성분 블렌드를 동일 기판 상에 캐스팅하여 어닐링한 경우(즉, 80nm 폭 트렌치, (P(S-r-BCB-r-MMA)) 플로어, 산화막 측벽), 약 35nm의 명백한 지름을 갖는 수직 원통의 단일 행이 80nm 폭 트렌치에 형성되었다. 40% 단일 중합체에서, 혼합물은 약 50nm의 피치를 생성하여 원통의 1차원 어레이(단일 행)을 형성하였다. 이는 리소그라피적으로 정해진 물리적 형상을 블록 공중합체막을 배열시키는데 사용하는 그래포에피택시 기술의 한 예이다. 인접한 트렌치에서의 원통 어레이는 정렬되지 않았으며 y축을 따라 오프셋되었다.
이러한 결과는 자기 조립하는 중합체막의 고유 피치값(Lo)과 동일한 폭의 트렌치 내에서 우선 웨팅 측벽과 중성 웨팅 플로어의 경계 조건이 단일 행의 원통을 형성하게 한다는 것을 나타낸다. 이 결과는 또한 측벽에 더 가까이 일치하도록 Lo를 증가시키면 2행 구조에서 1행 구조로 변화한다는 것을 나타낸다.
여기서 특정 실시예를 기재하고 설명하였지만, 동일 목적을 달성하기 위하여 계산되는 임의의 배치가 도시된 특정 실시예를 대체할 수 있음을 당업자는 인식할 것이다. 이러한 응용은 전술한 바와 같은 본 발명의 원리에 따라 동작하는 어떠한 개조 및 변형을 포함하도록 의도된다. 따라서, 본 발명은 청구범위와 그 균등범위에 의하여만 제한되는 것이다. 본 출원에서 인용되는 특허, 참고문헌 및 공개문헌의 기재는 본 명세서에 인용으로서 포함된다.

Claims (30)

  1. 나노 크기(nanoscale) 마이크로 구조들을 제조하는 방법으로서,
    복수의 트렌치 내에서 약 Lo의 두께로 자기 조립하는 블록 공중합체(block copolymer)를 포함하는 막을 형성하는 단계 - 각 트렌치는 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅(preferential wetting) 측벽들 및 단부들, 및 중성 웨팅 플로어(neutral wetting floor)를 가지며 상기 트렌치들의 단부들은 정렬됨 - ; 및
    상기 공중합체막이 각 트렌치 내의 상기 블록 공중합체의 제2 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 제1 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하게 하는 단계
    를 포함하고,
    트렌치 내의 각 원통형 영역 사이의 피치 거리는 약 Lo이고, 인접하는 트렌치들의 원통형 영역들 사이의 피치 거리는 2*Lo인 나노 크기 마이크로 구조 제조 방법.
  2. 제1항에 있어서, 상기 블록 공중합체는 상기 제1 중합체 블록, 상기 제2 중합체 블록 또는 양자의 단일 중합체와 함께 상기 블록 공중합체의 블렌드(blend)를 포함하는 나노 크기 마이크로 구조 제조 방법.
  3. 제1항에 있어서, 상기 블록 공중합체는 폴리스티렌(polystyrene) 및 폴리메틸 메타크릴레이트(polymethyl methacrylate)를 포함하는 나노 크기 마이크로 구조 제조 방법.
  4. 제1항에 있어서, 상기 블록 공중합체는 상기 제1 중합체 블록과 상기 제2 중합체 블록의 비가 약 60:40과 80:20인 나노 크기 마이크로 구조 제조 방법.
  5. 제1항에 있어서, 상기 측벽들 및 단부들은 산화막을 포함하는 나노 크기 마이크로 구조 제조 방법.
  6. 제1항에 있어서, 중성 웨팅 물질을 상기 트렌치들의 플로어들에 도포하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  7. 제6항에 있어서, 우선 웨팅 물질을 상기 트렌치들의 측벽들 및 단부들에 도포하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  8. 제1항에 있어서, 상기 트렌치 플로어는 랜덤 공중합체(random copolymer)의 층을 포함하는 나노 크기 마이크로 구조 제조 방법.
  9. 제8항에 있어서, 중성 웨팅 랜덤 공중합체의 층을 상기 트렌치 플로어들 상에 도포하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  10. 제1항에 있어서, 상기 트렌치 플로어는 단부가 수소 처리된 실리콘(hydrogen-terminated silicon)을 포함하는 나노 크기 마이크로 구조 제조 방법.
  11. 제1항에 있어서, 어닐링 후 상기 제1 중합체 블록을 선택적으로 제거하여 상기 막의 상기 제2 중합체 블록의 매트릭스를 통하여 연장되는 원통형 개구부들(cylindrical openings)의 직사각형 어레이를 제공하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  12. 제11항에 있어서, 상기 막의 상기 개구부들을 통하여 상기 기판을 식각하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  13. 제1항에 있어서, 상기 제2 중합체 블록을 선택적으로 제거하여 상기 기판의 일부들을 마스킹하는(masking) 원통들의 직사각형 어레이를 제공하는 단계를 더 포함하는 나노 크기 마이크로 구조 제조 방법.
  14. 제13항에 있어서, 마스킹되지 않은 기판 부분들을 식각하는 단계를 더 포함 하는 나노 크기 마이크로 구조 제조 방법.
  15. 나노 크기 마이크로 구조들을 제조하는 방법으로서,
    복수의 트렌치 내에서 약 Lo의 두께로 제1 중합체 블록과 제2 중합체 블록의 비가 약 60:40과 80:20으로 이루어지는 블록 공중합체막을 형성하는 단계 - 각 트렌치는 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 약 2*Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 트렌치들의 단부들은 정렬됨 - ; 및
    상기 블록 공중합체막을 어닐링하여 각 트렌치 내의 상기 블록 공중합체의 상기 제1 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 상기 제2 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하는 단계
    를 포함하고,
    약 2*Lo의 피치 거리에서 인접하는 트렌치들의 원통형 영역들과 함께, 상기 각 트렌치는 약 Lo의 피치 거리에서 상기 트렌치의 상기 측벽들과 실질적으로 나란한 n개 원통형 영역들의 단일 행을 포함하는 나노 크기 마이크로 구조 제조 방법.
  16. 나노 크기 마이크로 구조들을 형성하는 방법으로서,
    물질층 내의 복수의 트렌치 내에 약 Lo의 두께를 갖는 블록 공중합체막을 형 성하는 단계 - 각 트렌치는 적어도 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 트렌치들의 단부들은 정렬되고, 상기 블록 공중합체는 제1 중합체 블록과 제2 중합체 블록의 비가 약 60:40과 80:20으로 이루어지며, 어닐링시 매트릭스 내의 원통형 영역들로 마이크로상 분리(microphase separating)가 가능함 - ; 및
    상기 블록 공중합체에서의 마이크로상 분리가 각 트렌치 내의 상기 제1 중합체 블록의 매트릭스에서 상기 제2 중합체 블록으로 구성되는 수직 배향 원통형 마이크로 구조들의 단일 어레이를 생성하게 하는 단계
    를 포함하고,
    각 트렌치 내의 인접한 원통형 마이크로 구조들 사이의 피치 거리는 약 Lo이고, 인접한 트렌치들의 원통형 마이크로 구조들 사이의 피치 거리는 약 2*Lo인 나노 크기 마이크로 구조 형성 방법.
  17. 나노 크기 마이크로 구조들을 제조하는 방법으로서,
    중성 웨팅 물질층을 기판 위에 형성하는 단계;
    상기 중성 웨팅 물질층 위에 물질층을 형성하는 단계;
    상기 물질층에 복수의 트렌치를 형성하는 단계 - 각 트렌치는 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 물질층에 의해 정의되는 플로어를 가지며 상기 트렌치들의 단부들은 정렬됨 - ;
    상기 트렌치들 내에서 약 Lo의 두께로 자기 조립하는 블록 공중합체를 포함하는 막을 형성하는 단계;
    상기 공중합체막이 각 트렌치 내의 상기 블록 공중합체의 제2 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 제1 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하게 하는 단계
    를 포함하고,
    트렌치 내의 각 원통형 영역 사이의 피치 거리는 약 Lo이고, 인접하는 트렌치들의 원통형 영역들 사이의 피치 거리는 2*Lo인 나노 크기 마이크로 구조 제조 방법.
  18. 나노 크기 마이크로 구조들을 제조하는 방법으로서,
    물질층 내의 제1 복수의 트렌치 내에서 약 Lo의 두께로 자기 조립하는 블록 공중합체를 포함하는 제1 막을 형성하는 단계 - 각 트렌치는 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 트렌치들의 단부들은 정렬됨 - ;
    상기 제1 공중합체막이 각각의 상기 제1 트렌치 내의 상기 블록 공중합체의 제2 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 제1 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하게 하는 단계 - 트렌치 내의 각 원통형 영역 사이의 피치 거리는 약 Lo이고, 인접하는 제1 트렌치들의 원통형 영역들 사이의 피치 거리는 약 2*Lo임 - ;
    각각의 상기 제1 트렌치 내에서 어닐링된 제1 블록 공중합체막을 교차 결합시키는(crosslinking) 단계;
    상기 물질층을 제거하여 제2 복수의 트렌치를 형성함으로써, 각각의 상기 제2 트렌치들이 상기 제1 트렌치들 내에서 어닐링되고 교차 결합된 제1 공중합체막들 사이에 위치하게 하는 단계 - 각각의 상기 제2 트렌치들은 약 Lo의 폭, 약 nLo의 길이, 인접한 제1 트렌치와 제2 트렌치 사이의 적어도 약 Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 제2 트렌치들의 단부들은 상기 제1 트렌치들의 단부들과 정렬됨 - ;
    상기 제2 복수의 트렌치 내에서 약 Lo의 두께로 자기 조립하는 블록 공중합체를 포함하는 제2 막을 형성하는 단계; 및
    상기 제2 공중합체막이 각각의 상기 제2 트렌치들 내의 상기 블록 공중합체의 제2 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 제1 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하게 하는 단계
    를 포함하고,
    제2 트렌치 내의 각 원통형 영역 사이의 피치 거리는 약 Lo이고, 인접하는 트렌치들의 원통형 영역 사이의 피치 거리는 약 Lo인 나노 크기 마이크로 구조 제조 방법.
  19. 제18항에 있어서, 상기 제2 트렌치들의 측벽들은 상기 물질층, 상기 어닐링된 제1 공중합체막의 매트릭스, 또는 이들의 조합을 포함하는 나노 크기 마이크로 구조 제조 방법.
  20. 제18항에 있어서, 상기 제2 복수의 트렌치를 형성하는 단계는 상기 어닐링된 제1 공중합체막의 매트릭스를 노출시켜 상기 제2 트렌치들의 측벽들을 정의하는 단계를 포함하는 나노 크기 마이크로 구조 제조 방법.
  21. 나노 크기 마이크로 구조들을 형성하는 방법으로서,
    물질층 내의 제1 복수의 트렌치 내에 블록 공중합체를 퇴적하여 약 Lo의 두께를 갖는 제1 공중합체막을 형성하는 단계 - 각 트렌치는 적어도 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 제1 트렌치들의 단부들은 정렬되 고, 상기 블록 공중합체는 제1 중합체 블록과 제2 중합체 블록의 비가 약 60:40과 80:20으로 이루어지며 어닐링시 매트릭스 내의 원통형 영역들로 마이크로상 분리가 가능함 - ;
    상기 제1 블록 공중합체막에서의 마이크로상 분리가 각각의 상기 제1 트렌치들 내의 상기 제1 중합체 블록의 매트릭스 내에 제2 중합체 블록으로 구성되는 수직 배향 원통형 마이크로 구조들의 단일 어레이를 생성하게 하는 단계 - 각 트렌치 내의 인접한 원통형 마이크로 구조들은 약 Lo의 피치 거리만큼 분리되어 있고, 인접한 제1 트렌치들의 원통형 마이크로 구조들은 약 2*Lo의 피치 거리만큼 분리되어 있음 - ;
    각각의 상기 제1 트렌치들 내에서 상기 제1 블록 공중합체막을 교차 결합시키는 단계;
    상기 제1 트렌치들 내에서 교차 결합된 상기 제1 공중합체막들 사이의 상기 물질층을 제거하여 제2 복수의 트렌치를 형성하는 단계 - 각각의 상기 제2 트렌치들은 약 Lo의 폭, 약 nLo의 길이, 인접한 제1 트렌치와 제2 트렌치 사이의 적어도 약 Lo의 피치 거리, 우선 웨팅 측벽들 및 단부들, 및 중성 웨팅 플로어를 가지며 상기 제2 트렌치들의 단부들은 상기 제1 트렌치들의 단부들과 정렬됨 - ;
    상기 제2 복수의 트렌치 내에 상기 블록 공중합체를 퇴적하여 약 Lo의 두께를 갖는 제2 공중합체막을 형성하는 단계; 및
    상기 블록 공중합체막에서의 마이크로상 분리가 각각의 상기 제2 트렌치들 내의 상기 제2 중합체 블록의 매트릭스 내에 상기 제1 중합체 블록으로 구성되는 수직 배향 원통형 마이크로 구조들의 단일 어레이를 생성하게 하는 단계
    를 포함하고,
    각 트렌치 내의 인접한 원통형 마이크로 구조들 및 인접한 제1 트렌치들의 원통형 마이크로 구조들은 약 Lo의 피치 거리만큼 분리되어 있는 나노 크기 마이크로 구조 형성 방법.
  22. 나노 크기 마이크로 구조들을 제조하는 방법으로서,
    기판 위에 중성 웨팅 물질층을 형성하는 단계;
    상기 중성 웨팅 물질층 위에 복수의 트렌치를 정의하는 물질층을 형성하는 단계 - 각 트렌치는 약 Lo의 폭, 약 nLo의 길이, 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 우선 웨팅 측벽들, 및 상기 중성 웨팅 물질층에 의해 정의되는 플로어를 가지며 상기 트렌치들의 단부들은 정렬됨 - ;
    상기 트렌치들 내에서 약 Lo의 두께로 자기 조립하는 블록 공중합체를 포함하는 제1 막을 형성하는 단계;
    상기 제1 공중합체막을 어닐링하여 각 트렌치 내의 상기 블록 공중합체의 제2 중합체 블록의 매트릭스 내에 상기 블록 공중합체의 제1 중합체 블록의 수직 배향 원통형 영역들의 단일 어레이를 형성하게 하는 단계 - 트렌치 내의 각 원통형 영역 사이의 피치 거리는 약 Lo이고, 인접하는 트렌치들의 원통형 영역들 사이의 피치 거리는 약 2*Lo임 -;
    각각의 상기 제1 트렌치들 내에서 상기 제1 블록 공중합체막을 교차 결합시키는 단계;
    상기 제1 트렌치들 내에서 교차 결합된 상기 제1 공중합체막들 사이의 상기 물질층을 제거하여 제2 복수의 트렌치를 형성하는 단계 - 각각의 상기 제2 트렌치들은 약 Lo의 폭, 약 nLo의 길이, 인접한 제1 트렌치와 제2 트렌치 사이의 적어도 약 Lo의 피치 거리, 우선 웨팅 측벽들, 및 중성 웨팅 플로어를 가지며 상기 제2 트렌치들의 단부들은 상기 제1 트렌치들의 단부들과 정렬됨 - ;
    상기 제2 복수의 트렌치 내에 약 Lo의 두께로 자기 조립하는 블록 공중합체를 포함하는 제2 공중합체막을 형성하는 단계; 및
    상기 제2 공중합체막의 마이크로상 분리가 각각의 상기 제2 트렌치들 내의 제2 중합체 블록의 매트릭스 내에 제1 중합체 블록으로 구성되는 수직 배향 원통형 마이크로 구조들의 단일 어레이를 생성하게 하는 단계
    를 포함하고,
    각 트렌치 내의 인접한 원통형 마이크로 구조들 및 인접한 제1 트렌치들의 원통형 마이크로 구조들은 약 Lo의 피치 거리만큼 분리되어 있는 나노 크기 마이크로 구조 제조 방법.
  23. 나노 크기 마이크로 구조들을 제조하는 방법으로서,
    우선 웨팅 기판 위에 중성 웨팅 물질의 층을 형성하는 단계;
    상기 중성 웨팅층을 마스킹하여 트렌치 길이에 대하여 m개 마스크 영역과 n개 비마스크(unmasked) 영역을 연속으로 제공하는 단계 - 각 영역은 약 Lo의 폭을 가지며 측벽들에 수직하게 배향되고, 각 비마스크 영역은 (약) Lo의 길이를 가지며, 각 마스크 영역은 (약) nLo의 길이를 가짐 - ;
    각 트렌치 내의 상기 중성 웨팅층의 상기 비마스크 영역을 제거하여 상기 우선 웨팅 기판을 노출시키는 단계;
    상기 중성 웨팅층으로부터 상기 마스크를 제거하는 단계;
    상기 기판 및 상기 중성 웨팅층 상에 물질층을 형성하는 단계;
    상기 물질층에 복수의 트렌치를 형성하여 상기 기판 및 상기 중성 웨팅층을 노출시키는 단계 - 각 트렌치는 약 Lo의 폭, 약 m*(n+1)*Lo의 길이(m 및 n은 독립적으로 1 내지 50임), 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 및 우선 웨팅 측벽들 및 단부들을 가지며 상기 트렌치들의 단부들은 정렬됨 - ;
    상기 트렌치들 내에 약 Lo의 두께로 제1 중합체 블록과 제2 중합체 블록의 비가 약 60:40 내지 80:20으로 이루어지는 블록 공중합체막을 형성하는 단계; 및
    상기 블록 공중합체막이 각 트렌치 내의 상기 블록 공중합체의 상기 제1 중 합체 블록의 매트릭스 내에 상기 블록 공중합체의 상기 제2 중합체 블록의 원통형 영역들의 단일 어레이를 형성하게 하는 단계
    를 포함하고,
    각 트렌치는 약 Lo의 피치 거리에서 n개 원통형 영역의 m개 행을 포함하면서 인접한 트렌치들의 원통형 영역들의 피치 거리는 약 2*Lo이고, 상기 중성 웨팅층의 영역들 상의 원통형 영역들은 상기 기판에 수직하게 배향되고, 상기 우선 웨팅층의 영역들 상의 원통형 영역들은 상기 기판에 평행하게 배향되는 나노 크기 마이크로 구조 제조 방법.
  24. 나노 크기 마이크로 구조들을 형성하는 방법으로서,
    우선 웨팅 기판 위에 중성 웨팅 물질의 층을 형성하는 단계;
    상기 중성 웨팅층을 마스킹하여 트렌치 길이에 대하여 m개 마스크 영역과 n개 비마스크(unmasked) 영역을 연속으로 제공하는 단계 - 각 영역은 약 Lo의 폭을 가지며 측벽들에 수직하게 배향되고, 각 비마스크 영역은 (약) Lo의 길이를 가지며, 각 마스크 영역은 (약) nLo의 길이를 가짐 - ;
    각 트렌치 내의 상기 중성 웨팅층의 상기 비마스크 영역들을 제거하여 상기 우선 웨팅 기판을 노출시키는 단계;
    상기 마스크를 제거하여 상기 중성 웨팅층의 영역들을 노출시키는 단계;
    상기 기판 및 중성 웨팅층 상에 물질층을 형성하는 단계;
    상기 물질층에 복수의 트렌치를 형성하여 상기 기판 및 상기 중성 웨팅층을 노출시키는 단계 - 각 트렌치는 약 Lo의 폭, 약 m*(n+1)*Lo의 길이(m 및 n은 독립적으로 1 내지 50임), 인접 트렌치들 사이의 적어도 약 2*Lo의 피치 거리, 및 우선 웨팅 측벽들 및 단부들을 가지며 상기 트렌치들의 단부들은 정렬됨 - ;
    상기 트렌치들 내에 약 Lo의 두께로 제1 중합체 블록과 제2 중합체 블록의 비가 약 60:40 내지 80:20으로 이루어지는 블록 공중합체막을 형성하는 단계 - 상기 블록 공중합체는 어닐링시 매트릭스 내의 원통형 영역들로 마이크로상 분리가 가능함 - ; 및
    상기 블록 공중합체의 마이크로상 분리가 각각의 상기 트렌치들 내의 중합체의 매트릭스 내에 원통들의 단일 어레이를 형성하게 하는 단계
    를 포함하고,
    상기 중성 웨팅층의 영역들의 상기 원통들은 상기 기판에 수직하게 배향되고, 상기 우선 웨팅층의 영역들의 상기 원통들은 상기 기판에 평행하게 배향되며, 각 트렌치는 n개 원통의 m개 행을 포함하고, 각 트렌치 내의 상기 원통들의 피치 거리는 약 Lo이고, 인접한 트렌치들의 원통들의 피치 거리는 약 2*Lo인 나노 크기 마이크로 구조 형성 방법.
  25. 기판 상의 중합체막으로서,
    상기 막은 인접하여 이격된 트렌치들 - 상기 트렌치들의 단부들은 정렬되어 있음 - 내의 어닐링된 공중합체막을 포함하고,
    상기 막은 상기 공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 수직 배향 원통형 영역들의 직사각형 어레이를 포함하며,
    상기 각 트렌치 내의 상기 원통형 영역들은, 약 Lo의 피치 거리에서 단일 어레이 내에 있고 약 2*Lo의 피치 거리에서 인접한 트렌치들 내의 원통형 영역과 정렬되는 중합체막.
  26. 기판 상의 중합체막으로서,
    공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 수직 배향 원통형 영역들의 직사각형 어레이를 포함하는 어닐링된 공중합체막을 포함하며,
    상기 원통형 영역들은, 약 Lo의 피치 거리에서 1차원적이고 약 2*Lo의 피치 거리에서 2차원적으로 원통형 영역들과 정렬되는 중합체막.
  27. 기판 상의 중합체막으로서,
    공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 수직 배향 원통형 영역들의 정사각형 어레이를 포함하는 어닐링된 공중합체막을 포함하며,
    상기 원통형 영역들은, 약 Lo의 피치 거리에서 단일 어레이에 있고 약 Lo의 피치 거리에서 인접하는 원통형 영역들과 정렬되는 중합체막.
  28. 기판 상의 중합체막으로서,
    공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 수직 배향 원통형 영역들의 정사각형 어레이를 포함하는 어닐링된 공중합체막을 포함하며,
    상기 원통형 영역들은, 약 Lo의 피치 거리에서 1차원적으로 단일 행 내에 있고 약 Lo의 피치 거리에서 2차원적으로 원통형 영역들과 정렬되는 중합체막.
  29. 기판 상의 중합체막으로서,
    상기 막은 인접하여 이격된 트렌치들 - 상기 트렌치들의 단부들은 정렬되어 있음 - 내의 어닐링된 공중합체막을 포함하고,
    상기 막은 상기 공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 원통형 영역들의 직사각형 어레이를 포함하며,
    상기 원통형 영역들은, 약 Lo의 피치 거리에서 단일 어레이 내에 있고 약 2*Lo의 피치 거리에서 인접하는 트렌치들의 원통형 영역들과 정렬되고,
    각 트렌치 내의 상기 단일 어레이는 두 개의 평행 배향 원통 사이에 n개의 수직 배향 원통을 포함하는 중합체막.
  30. 기판 상의 중합체막으로서,
    공중합체의 제2 블록의 매트릭스 내에 상기 공중합체의 제1 블록의 원통형 영역들의 직사각형 어레이를 포함하는 어닐링된 공중합체막을 포함하며,
    1차원적인 원통형 영역들은, 약 Lo의 피치 거리에서 단일 행으로서 두개의 평행 배향 원통들 사이에 n개의 수직 배향 원통을 포함하고, 상기 원통형 영역들은 약 2*Lo의 피치 거리에서 2차원적으로 원통형 영역들과 정렬되는 중합체막.
KR1020097015567A 2007-01-24 2008-01-10 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이 KR101097557B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/657,273 2007-01-24
US11/657,273 US8394483B2 (en) 2007-01-24 2007-01-24 Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly

Publications (2)

Publication Number Publication Date
KR20090105946A true KR20090105946A (ko) 2009-10-07
KR101097557B1 KR101097557B1 (ko) 2011-12-22

Family

ID=39641867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097015567A KR101097557B1 (ko) 2007-01-24 2008-01-10 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이

Country Status (5)

Country Link
US (2) US8394483B2 (ko)
KR (1) KR101097557B1 (ko)
CN (1) CN101588988B (ko)
TW (1) TWI359106B (ko)
WO (1) WO2008091741A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121803A (ko) * 2013-12-23 2016-10-20 마이크론 테크놀로지, 인크 패턴을 형성하는 방법

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US7767099B2 (en) * 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8283258B2 (en) 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
US8083958B2 (en) * 2007-12-05 2011-12-27 International Business Machines Corporation Patterning method using a combination of photolithography and copolymer self-assemblying lithography techniques
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) * 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
KR101101767B1 (ko) 2009-05-07 2012-01-05 한국과학기술원 코일―빗형 블록 공중합체 및 이를 이용한 나노 구조체의 제조방법
US8574950B2 (en) * 2009-10-30 2013-11-05 International Business Machines Corporation Electrically contactable grids manufacture
CN102858874B (zh) * 2010-03-18 2015-12-16 得克萨斯大学体系董事会 用于排列嵌段共聚物的表面处理
US8486611B2 (en) 2010-07-14 2013-07-16 Micron Technology, Inc. Semiconductor constructions and methods of forming patterns
JP5300799B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US20120135159A1 (en) * 2010-11-30 2012-05-31 Seagate Technology Llc System and method for imprint-guided block copolymer nano-patterning
US20120196094A1 (en) * 2011-01-31 2012-08-02 Seagate Technology Llc Hybrid-guided block copolymer assembly
US9469525B2 (en) * 2011-01-31 2016-10-18 Seagate Technology Llc Modified surface for block copolymer self-assembly
CN103562245B (zh) * 2011-04-22 2015-11-25 Lg化学株式会社 新的二嵌段共聚物、其制备方法以及使用其形成纳米图案的方法
WO2013050338A1 (en) 2011-10-03 2013-04-11 Asml Netherlands B.V. Method to provide a patterned orientation template for a self-assemblable polymer
CN103094095B (zh) * 2011-10-28 2015-10-21 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US8802482B2 (en) * 2011-11-04 2014-08-12 International Business Machines Corporation Method to fabricate multicrystal solar cell with light trapping surface using nanopore copolymer
JP5931428B2 (ja) * 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
CN103458506B (zh) * 2012-05-30 2016-12-14 京信通信系统（中国）有限公司 基于家庭基站系统架构的寻呼方法及装置
JP6239813B2 (ja) 2012-07-18 2017-11-29 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ 基板処理装置および基板処理方法
JP5856550B2 (ja) * 2012-08-21 2016-02-09 株式会社東芝 パターン形成方法
KR101529646B1 (ko) * 2012-09-10 2015-06-17 주식회사 엘지화학 실리콘 옥사이드의 나노 패턴 형성 방법, 금속 나노 패턴의 형성 방법 및 이를 이용한 정보저장용 자기 기록 매체
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
KR101477350B1 (ko) * 2012-10-23 2014-12-30 포항공과대학교 산학협력단 비대칭 라인 나노 패턴 및 그 제조 방법
KR101993255B1 (ko) * 2013-01-07 2019-06-26 삼성전자주식회사 콘택 홀 형성 방법
CN104995715B (zh) * 2013-02-14 2018-06-19 Asml荷兰有限公司 用于通过嵌段共聚物的自组装在衬底上提供间隔的光刻特征的方法
JP2014170802A (ja) * 2013-03-01 2014-09-18 Toshiba Corp パターン形成方法
US9666443B2 (en) 2013-03-15 2017-05-30 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
WO2015018590A1 (en) * 2013-08-06 2015-02-12 Asml Netherlands B.V. Method of designing lithography features by self-assembly of block copolymer
US9064821B2 (en) 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
US9281203B2 (en) * 2013-08-23 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon dot formation by direct self-assembly method for flash memory
US9405189B2 (en) * 2013-09-06 2016-08-02 Rohm And Haas Electronic Materials Llc Self-assembled structures, method of manufacture thereof and articles comprising the same
US10078261B2 (en) 2013-09-06 2018-09-18 Rohm And Haas Electronic Materials Llc Self-assembled structures, method of manufacture thereof and articles comprising the same
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9330914B2 (en) * 2013-10-08 2016-05-03 Micron Technology, Inc. Methods of forming line patterns in substrates
WO2015180966A2 (en) * 2014-05-28 2015-12-03 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US10739673B2 (en) * 2014-06-20 2020-08-11 Taiwan Semiconductor Manufacturing Company Limited Preparing patterned neutral layers and structures prepared using the same
JP6356096B2 (ja) 2014-06-27 2018-07-11 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
JP6122906B2 (ja) 2014-06-27 2017-04-26 ダウ グローバル テクノロジーズ エルエルシー ブロックコポリマーを製造するための方法およびそれから製造される物品
KR102302704B1 (ko) 2014-09-02 2021-09-15 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
EP3012860A1 (en) * 2014-10-22 2016-04-27 IMEC vzw A method for forming contact vias
TWI632437B (zh) * 2014-11-07 2018-08-11 羅門哈斯電子材料有限公司 用於形成凸紋影像的方法
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
KR102295523B1 (ko) * 2014-12-03 2021-08-30 삼성전자 주식회사 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
FR3029921B1 (fr) * 2014-12-16 2018-06-29 Arkema France Procede de controle de la synthese d'un copolymere a blocs contenant au moins un bloc apolaire et au moins un bloc polaire et utilisation d'un tel copolymere a blocs dans des applications de nano-lithographie par auto-assemblage direct.
KR102508525B1 (ko) 2015-10-19 2023-03-09 삼성전자주식회사 블록 코폴리머 및 이를 이용한 집적회로 소자의 제조 방법
KR102402958B1 (ko) 2015-11-11 2022-05-27 삼성전자주식회사 반도체 장치의 패턴 형성 방법 및 반도체 장치의 제조 방법
US10056265B2 (en) 2016-03-18 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Directed self-assembly process with size-restricted guiding patterns
KR102463922B1 (ko) * 2016-03-21 2022-11-08 에스케이하이닉스 주식회사 미세 패턴 형성 방법
US9859452B1 (en) * 2016-06-30 2018-01-02 International Business Machines Corporation Fabrication of thin-film photovoltaic cells with reduced recombination losses
FR3060422B1 (fr) * 2016-12-16 2019-05-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fonctionnalisation d'un substrat
CN117238847B (zh) * 2023-11-13 2024-06-21 华南理工大学 接触孔制备方法、半导体器件及集成电路板

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4623674A (en) * 1985-06-21 1986-11-18 Union Carbide Corporation Polymer/polyols of substituted styrenes and polyurethanes made therefrom
US4877647A (en) * 1986-04-17 1989-10-31 Kansas State University Research Foundation Method of coating substrates with solvated clusters of metal particles
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US5354489A (en) 1990-08-30 1994-10-11 Asahi Kasei Kogyo Kabushiki Kaisha Method for changing the viscosity of a fluid comprising a liquid crystal compound
US5622668A (en) * 1992-02-07 1997-04-22 The United States Of America As Represented By The Secretary Of The Air Force Method for preparing oriented polymer structures and said structures
ATE159978T1 (de) * 1992-08-07 1997-11-15 Fujikura Kasei Kk Elektrosensitive zusammensetzung
US5382373A (en) * 1992-10-30 1995-01-17 Lord Corporation Magnetorheological materials based on alloy particles
US5482656A (en) * 1993-03-04 1996-01-09 Kabushiki Kaisha Toshiba Non-linear optical devices employing a polysilane composition and a polysilane composition therefor
TW272976B (ko) 1993-08-06 1996-03-21 Ciba Geigy Ag
US5512131A (en) 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
US6776094B1 (en) 1993-10-04 2004-08-17 President & Fellows Of Harvard College Kit For Microcontact Printing
US5538655A (en) * 1994-06-29 1996-07-23 Arthur D. Little, Inc. Molecular complexes for use as electrolyte components
JPH0867893A (ja) 1994-08-19 1996-03-12 Lubrizol Corp:The 極性固体および有機半導体の電気流動性流体
US5700902A (en) 1995-07-27 1997-12-23 Circe Biomedical, Inc. Block copolymers
DE69516528T2 (de) 1995-08-04 2000-11-23 International Business Machines Corp., Armonk Lithografie oder dünnschicht modifizierung
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
US6143647A (en) * 1997-07-24 2000-11-07 Intel Corporation Silicon-rich block copolymers to achieve unbalanced vias
JPH1081889A (ja) 1996-09-06 1998-03-31 Bridgestone Corp 電気粘性流体用粉体
US5904824A (en) * 1997-03-07 1999-05-18 Beckman Instruments, Inc. Microfluidic electrophoresis device
US5948470A (en) * 1997-04-28 1999-09-07 Harrison; Christopher Method of nanoscale patterning and products made thereby
US6890624B1 (en) * 2000-04-25 2005-05-10 Nanogram Corporation Self-assembled structures
US6368871B1 (en) 1997-08-13 2002-04-09 Cepheid Non-planar microstructures for manipulation of fluid samples
JP3321392B2 (ja) 1997-08-29 2002-09-03 科学技術振興事業団 二重構造連続多孔体とその製造方法
US6884842B2 (en) 1997-10-14 2005-04-26 Alnis Biosciences, Inc. Molecular compounds having complementary surfaces to targets
US6111323A (en) * 1997-12-30 2000-08-29 International Business Machines Corporation Reworkable thermoplastic encapsulant
JP3786832B2 (ja) 1998-01-07 2006-06-14 デビオ ルシェルシュ ファルマシュティーク ソシエテ アノニム 分解性のヘテロ二官能性ポリ（エチレングリコール）アクリレート及びそれから誘導されるゲル及び複合体
US7282240B1 (en) 1998-04-21 2007-10-16 President And Fellows Of Harvard College Elastomeric mask and use in fabrication of devices
EP1002813B1 (en) 1998-06-05 2009-09-09 Asahi Kasei Kabushiki Kaisha Hydrogenated block copolymer and polypropylene resin composition containing the same
US7074498B2 (en) * 2002-03-22 2006-07-11 Borealis Technical Limited Influence of surface geometry on metal properties
US6423410B1 (en) 1998-09-04 2002-07-23 Mds Proteomics, Inc. Ultrasonically generated paramagnetic polymer particles
US6713238B1 (en) * 1998-10-09 2004-03-30 Stephen Y. Chou Microscale patterning and articles formed thereby
KR100699712B1 (ko) 1998-11-24 2007-03-27 다우 글로벌 테크놀로지스 인크. 가교결합성 매트릭스 전구체와 포라겐을 함유하는 조성물및 이로부터 제조된 다공성 매트릭스
ATE288322T1 (de) * 1998-12-08 2005-02-15 Gene Logic Inc Verfahren zur befestigung organischer moleküle auf silizium
US6413587B1 (en) 1999-03-02 2002-07-02 International Business Machines Corporation Method for forming polymer brush pattern on a substrate surface
US6270946B1 (en) 1999-03-18 2001-08-07 Luna Innovations, Inc. Non-lithographic process for producing nanoscale features on a substrate
JP4012173B2 (ja) 1999-06-07 2007-11-21 株式会社東芝 多孔質構造体の製造方法、多孔質構造体形成材料、パターン形成方法、パターン形成材料、電気化学セル、および中空糸フィルター
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
WO2001017040A1 (en) 1999-08-31 2001-03-08 E Ink Corporation A solvent annealing process for forming a thin semiconductor film with advantageous properties
US6998152B2 (en) 1999-12-20 2006-02-14 Micron Technology, Inc. Chemical vapor deposition methods utilizing ionic liquids
US6423465B1 (en) * 2000-01-28 2002-07-23 International Business Machines Corporation Process for preparing a patterned continuous polymeric brush on a substrate surface
US6573030B1 (en) 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US7163712B2 (en) * 2000-03-03 2007-01-16 Duke University Microstamping activated polymer surfaces
AU2001249323A1 (en) * 2000-03-22 2001-10-03 University Of Massachusetts Nanocylinder arrays
US7291284B2 (en) * 2000-05-26 2007-11-06 Northwestern University Fabrication of sub-50 nm solid-state nanostructures based on nanolithography
US6503841B1 (en) * 2000-07-07 2003-01-07 Agere Systems Inc. Oxide etch
US20020084429A1 (en) 2000-10-17 2002-07-04 Craighead Harold G. Electron-beam patterning of functionalized self-assembled monolayers
US6358813B1 (en) 2000-11-15 2002-03-19 International Business Machines Corporation Method for increasing the capacitance of a semiconductor capacitors
NL1016779C2 (nl) 2000-12-02 2002-06-04 Cornelis Johannes Maria V Rijn Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs.
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
FR2818650B1 (fr) * 2000-12-21 2003-02-07 Atofina Procede d'hydrogenation de copolymeres a blocs insatures et copolymeres a blocs hydrogenes
US6566248B1 (en) * 2001-01-11 2003-05-20 Advanced Micro Devices, Inc. Graphoepitaxial conductor cores in integrated circuit interconnects
US6913697B2 (en) * 2001-02-14 2005-07-05 Science & Technology Corporation @ Unm Nanostructured separation and analysis devices for biological membranes
KR100878281B1 (ko) * 2001-03-14 2009-01-12 유니버시티 오브 매사츄세츠 나노 제조
EP1399487A4 (en) * 2001-03-30 2005-08-17 Uab Research Foundation PREPARATION OF POLYMERS IN ROOM TEMPERATURE LIQUID IONIC LIQUIDS
DE60236642D1 (de) 2001-04-06 2010-07-22 Univ Carnegie Mellon Verfahren zur herstellung von nanostrukturierten materialien
US6809210B2 (en) 2001-06-12 2004-10-26 Lucent Technologies Inc. Method of solvating a metal in an aromatic organic liquid
KR100448170B1 (ko) * 2001-06-23 2004-09-10 주식회사 태평양 폴리에틸렌이민을 친수성 블록으로 갖고 폴리에스테르계고분자를 소수성 블록으로 갖는 양친성 생분해성 블록공중합체 및 이를 이용한 수용액 상에서의 고분자자기조합 회합체
EP1405355B1 (en) * 2001-07-09 2020-02-26 Flexenable Limited Progressive aligned deposition
US6444318B1 (en) * 2001-07-17 2002-09-03 Surmodics, Inc. Self assembling monolayer compositions
US6751491B2 (en) 2001-09-01 2004-06-15 M Biotech Inc Analyte measuring biosensor chip using image scanning system
DE10145747A1 (de) 2001-09-17 2003-04-03 Solvent Innovation Gmbh Ionische Flüssigkeiten
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US6746825B2 (en) 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
JP3737427B2 (ja) * 2001-12-21 2006-01-18 株式会社ケーヒン 車両用開閉体の制御装置及び車両用開閉体の動作報知方法
US6958572B2 (en) * 2002-02-06 2005-10-25 Ut-Battelle Llc Controlled non-normal alignment of catalytically grown nanostructures in a large-scale synthesis process
EP1483427A1 (en) * 2002-02-11 2004-12-08 Rensselaer Polytechnic Institute Directed assembly of highly-organized carbon nanotube architectures
US6890703B2 (en) 2002-03-06 2005-05-10 International Business Machines Corporation Preparation of crosslinked particles from polymers having activatible crosslinking groups
US6946332B2 (en) 2002-03-15 2005-09-20 Lucent Technologies Inc. Forming nanoscale patterned thin film metal layers
US7807348B2 (en) 2002-03-20 2010-10-05 Wisconsin Alumni Research Foundation Optical imaging of nanostructured substrates
US20030178707A1 (en) 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
US6765030B2 (en) 2002-03-22 2004-07-20 The University Of North Carolina At Chapel Hill Methods of forming polymeric structures using carbon dioxide and polymeric structures formed therapy
US20040142578A1 (en) * 2002-03-28 2004-07-22 Ulrich Wiesner Thin film nanostructures
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US7307343B2 (en) * 2002-05-30 2007-12-11 Air Products And Chemicals, Inc. Low dielectric materials and methods for making same
US20030235930A1 (en) 2002-06-25 2003-12-25 Lucent Technologies Inc. Multi-impression nanofeature production
US6908861B2 (en) 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US6932934B2 (en) * 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US20050008828A1 (en) 2002-07-25 2005-01-13 Trustees Of Stevens Institute Of Technology Patterned polymer microgel and method of forming same
US6957608B1 (en) 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
EP1416303B8 (en) 2002-10-30 2010-10-13 Hitachi, Ltd. Method for manufacturing functional substrates comprising columnar micro-pillars
US20040084298A1 (en) 2002-10-31 2004-05-06 Y.D. Yao Fabrication of nanocomposite thin films for high density magnetic recording media
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
AU2003292304A1 (en) * 2002-11-07 2004-06-03 Rhodia Chimie Controlled structure copolymer comprising an amphoteric or zwitterionic part
US6699797B1 (en) 2002-12-17 2004-03-02 Intel Corporation Method of fabrication of low dielectric constant porous metal silicate films
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US20040124092A1 (en) 2002-12-30 2004-07-01 Black Charles T. Inorganic nanoporous membranes and methods to form same
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
TWI323479B (en) 2003-02-12 2010-04-11 Nantero Inc Devices having horizontally-disposed nanofabric articles and methods of making the same
WO2004072335A2 (en) 2003-02-12 2004-08-26 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
TW582059B (en) * 2003-03-11 2004-04-01 Ind Tech Res Inst Organic component, method for forming organic semiconductor layer with aligned molecules, and method for forming organic component
US7326514B2 (en) 2003-03-12 2008-02-05 Cornell Research Foundation, Inc. Organoelement resists for EUV lithography and methods of making the same
US7135523B2 (en) * 2003-03-14 2006-11-14 Industrial Technology Research Institute Nanoscale helical microstructures and channels from chiral poly(L-lactide) block containing block copolymers
KR100618184B1 (ko) 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법
US7632544B2 (en) 2003-05-20 2009-12-15 Industrial Technology Research Institute Nanopatterned templates from oriented degradable diblock copolymer thin films
EP1479738A1 (en) 2003-05-20 2004-11-24 DSM IP Assets B.V. Hydrophobic coatings comprising reactive nano-particles
US20060124467A1 (en) * 2003-05-20 2006-06-15 Industrial Technology Research Institute Metal nanodot arrays and fabrication methods thereof
US6989426B2 (en) * 2003-06-12 2006-01-24 The Hong Kong Polytechnic University Methods for producing di-block polymers
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US20050238889A1 (en) * 2003-07-10 2005-10-27 Nancy Iwamoto Layered components, materials, methods of production and uses thereof
EP1511074B1 (en) * 2003-08-01 2015-01-28 Imec A method for selective removal of high-K material
GB0318817D0 (en) * 2003-08-11 2003-09-10 Univ Cambridge Tech Method of making a polymer device
KR100590583B1 (ko) * 2003-09-15 2006-06-15 에스케이 텔레콤주식회사 전자 나침반 모듈을 내장한 이동통신 단말기 및 전자나침반 모듈을 이용하여 모바일 게임을 진행하는 방법
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7374867B2 (en) * 2003-10-06 2008-05-20 Intel Corporation Enhancing photoresist performance using electric fields
WO2005084175A2 (en) * 2003-10-16 2005-09-15 The Regents Of The University Of California Nanostructures, nanogrooves, and nanowires
US7122482B2 (en) 2003-10-27 2006-10-17 Molecular Imprints, Inc. Methods for fabricating patterned features utilizing imprint lithography
GB0325748D0 (en) 2003-11-05 2003-12-10 Koninkl Philips Electronics Nv A method of forming a patterned layer on a substrate
US7056757B2 (en) 2003-11-25 2006-06-06 Georgia Tech Research Corporation Methods of forming oxide masks with submicron openings and microstructures formed thereby
US7423164B2 (en) 2003-12-31 2008-09-09 Ut-Battelle, Llc Synthesis of ionic liquids
US6989324B2 (en) 2004-01-15 2006-01-24 The Regents Of The University Of California Fabrication method for arranging ultra-fine particles
US7056849B2 (en) * 2004-01-16 2006-06-06 General Electric Company Nanoscale ordered composites of covalent ceramics for high-temperature structural applications via block-copolymer-assisted assembly and method of making
US7030495B2 (en) * 2004-03-19 2006-04-18 International Business Machines Corporation Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
CN100429142C (zh) 2004-03-24 2008-10-29 哈尔滨工业大学 面向纳米微加工嵌段共聚物模板自组装形态调控方法
US20060013956A1 (en) 2004-04-20 2006-01-19 Angelescu Dan E Method and apparatus for providing shear-induced alignment of nanostructure in thin films
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
US7625694B2 (en) 2004-05-06 2009-12-01 Micron Technology, Inc. Selective provision of a diblock copolymer material
WO2006076016A2 (en) 2004-05-21 2006-07-20 Krzysztof Matyjaszewski Conducting polymers
CN104716170B (zh) * 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
US20070227383A1 (en) * 2004-06-30 2007-10-04 Koninklijke Philips Electronics, N.V. Soft Lithographic Stamp with a Chemically Patterned Surface
JP4389055B2 (ja) 2004-07-27 2009-12-24 独立行政法人産業技術総合研究所 ブロック共重合体−クレイナノコンポジットの高配向膜およびその製造方法
US8088293B2 (en) 2004-07-29 2012-01-03 Micron Technology, Inc. Methods of forming reticles configured for imprint lithography
US20060030495A1 (en) * 2004-08-06 2006-02-09 Gregg George L Jr Bullet lubrication formula
JP2006055982A (ja) 2004-08-23 2006-03-02 Ind Technol Res Inst 組織化分解ジブロックコポリマー薄膜からのナノパターン化テンプレート
KR20060020830A (ko) * 2004-09-01 2006-03-07 삼성코닝 주식회사 계면활성제를 템플릿으로 이용한 저유전성 메조포러스박막의 제조방법
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US20060057051A1 (en) 2004-09-10 2006-03-16 Sheng Dai Highly ordered porous carbon materials having well defined nanostructures and method of synthesis
US20060060863A1 (en) * 2004-09-22 2006-03-23 Jennifer Lu System and method for controlling nanostructure growth
JP3926360B2 (ja) * 2004-10-13 2007-06-06 株式会社東芝 パターン形成方法およびそれを用いた構造体の加工方法
US7323387B2 (en) 2004-11-12 2008-01-29 Seagate Technology Llc Method to make nano structure below 25 nanometer with high uniformity on large scale
EP1827717A4 (en) 2004-11-22 2011-11-23 Wisconsin Alumni Res Found METHOD AND COMPOSITIONS FOR FORMING APERIODICALLY PATTERNED COPOLYMER FILMS
US20080032238A1 (en) 2004-11-23 2008-02-07 Lu Jennifer Q System and method for controlling the size and/or distribution of catalyst nanoparticles for nanostructure growth
WO2006078952A1 (en) 2005-01-21 2006-07-27 University Of California Methods for fabricating a long-range ordered periodic array of nano-features, and articles comprising same
US7341788B2 (en) 2005-03-11 2008-03-11 International Business Machines Corporation Materials having predefined morphologies and methods of formation thereof
US7514764B2 (en) * 2005-03-23 2009-04-07 Wisconsin Alumni Research Foundation Materials and methods for creating imaging layers
US7855046B2 (en) 2005-04-07 2010-12-21 The University Of North Carolina At Charlotte Method and apparatus for fabricating shaped structures and shaped structures including one- , two- or three-dimensional patterns incorporated therein
KR100634327B1 (ko) 2005-04-13 2006-10-13 한국기계연구원 롤-투-롤 윤전인쇄방식을 이용한 전자소자의 제조방법 및그 제조장치
KR20060113463A (ko) 2005-04-27 2006-11-02 히다치 막셀 가부시키가이샤 폴리머 기재의 표면개질방법, 폴리머 기재에 도금막을형성하는 방법, 폴리머부재의 제조방법 및 코팅부재
US20060249784A1 (en) * 2005-05-06 2006-11-09 International Business Machines Corporation Field effect transistor device including an array of channel elements and methods for forming
US7767129B2 (en) 2005-05-11 2010-08-03 Micron Technology, Inc. Imprint templates for imprint lithography, and methods of patterning a plurality of substrates
US7371684B2 (en) 2005-05-16 2008-05-13 International Business Machines Corporation Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
US7030795B1 (en) 2005-05-17 2006-04-18 Motorola, Inc. Digital automatic gain control method and device
US8399057B2 (en) * 2005-06-08 2013-03-19 The Regents Of The University Of California Ordered vertically oriented porous inorganic films produced through solution processing
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
AU2006282042B2 (en) 2005-06-17 2011-12-22 The University Of North Carolina At Chapel Hill Nanoparticle fabrication methods, systems, and materials
US7771917B2 (en) 2005-06-17 2010-08-10 Micron Technology, Inc. Methods of making templates for use in imprint lithography
US7118784B1 (en) 2005-06-27 2006-10-10 The Regents Of The University Of California Method and apparatus for controlling nucleation in self-assembled films
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7306083B2 (en) 2005-07-27 2007-12-11 Gm Global Technology Operations, Inc. Magnetorheological fluid device
CA2618404A1 (en) 2005-08-04 2007-02-15 Angiotech International Ag Block copolymer compositions and uses thereof
US7456928B2 (en) * 2005-08-29 2008-11-25 Micron Technology, Inc. Systems and methods for controlling ambient pressure during processing of microfeature workpieces, including during immersion lithography
JP4598639B2 (ja) * 2005-09-27 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
WO2007055041A1 (ja) 2005-11-10 2007-05-18 National University Corporation Kyoto Institute Of Technology 配向したシリンダー構造を有するブロック共重合体膜およびその製造方法
ATE392696T1 (de) * 2006-01-18 2008-05-15 Consiglio Nazionale Ricerche Nanometervorrichtung zur messung der leitfähigkeit und quanteneffekte einzelner moleküle sowie verfahren zur herstellung und verwendung
KR20080083674A (ko) 2006-01-20 2008-09-18 플렉스트로닉스, 인크 폴리티오펜을 포함하는 정전기 코팅 및 물품
US7347953B2 (en) * 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
US20070208159A1 (en) * 2006-03-02 2007-09-06 General Electric Company Poly(arylene ether) block copolymer compositions, methods, and articles
US7579278B2 (en) * 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US20070222995A1 (en) * 2006-03-27 2007-09-27 Jennifer Lu Artifact having a textured metal surface with nanometer-scale features and method for fabricating same
KR100753542B1 (ko) * 2006-04-19 2007-08-30 삼성전자주식회사 수지 조성물, 이를 이용한 패턴 형성 방법 및 커패시터형성 방법
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US20070289943A1 (en) 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
US7605081B2 (en) 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
JP4673266B2 (ja) 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
KR100771886B1 (ko) 2006-09-27 2007-11-01 삼성전자주식회사 블럭 공중합체를 사용한 미세 콘택홀 형성 방법 및 반도체소자 제조 방법
US7592247B2 (en) * 2006-10-04 2009-09-22 International Business Machines Corporation Sub-lithographic local interconnects, and methods for forming same
US7553760B2 (en) 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US8343578B2 (en) 2006-10-30 2013-01-01 International Business Machines Corporation Self-assembled lamellar microdomains and method of alignment
US7514339B2 (en) 2007-01-09 2009-04-07 International Business Machines Corporation Method for fabricating shallow trench isolation structures using diblock copolymer patterning
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US7767099B2 (en) * 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
WO2008096335A2 (en) 2007-02-07 2008-08-14 Yeda Research And Development Co. Ltd. Producing an array of nanoscale structures on a substrate surface via a self-assembled template
US7964107B2 (en) 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7999160B2 (en) 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
DE102007024653A1 (de) 2007-05-26 2008-12-04 Forschungszentrum Karlsruhe Gmbh Stempel für das Mikrokontaktdrucken und Verfahren zu seiner Herstellung
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US7732533B2 (en) 2007-08-31 2010-06-08 Micron Technology, Inc. Zwitterionic block copolymers and methods
US7989026B2 (en) 2008-01-12 2011-08-02 International Business Machines Corporation Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US7696085B2 (en) 2008-02-20 2010-04-13 International Business Machines Corporation Dual damascene metal interconnect structure having a self-aligned via
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8088551B2 (en) 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US8173034B2 (en) 2008-11-17 2012-05-08 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US8314206B2 (en) 2008-12-02 2012-11-20 Micron Technology, Inc. Block copolymer-comprising compositions and methods of purifying PS-b-PXVP
US8834956B2 (en) 2009-06-22 2014-09-16 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160121803A (ko) * 2013-12-23 2016-10-20 마이크론 테크놀로지, 인크 패턴을 형성하는 방법

Also Published As

Publication number Publication date
US20080176767A1 (en) 2008-07-24
US8512846B2 (en) 2013-08-20
WO2008091741A3 (en) 2008-12-11
US20120263915A1 (en) 2012-10-18
US8394483B2 (en) 2013-03-12
CN101588988A (zh) 2009-11-25
TW200844038A (en) 2008-11-16
CN101588988B (zh) 2013-07-31
KR101097557B1 (ko) 2011-12-22
WO2008091741A2 (en) 2008-07-31
TWI359106B (en) 2012-03-01

Similar Documents

Publication Publication Date Title
KR101097557B1 (ko) 블록 공중합체 자기 조립에 의하여 형성되는 서브 리소그라피 지름을 갖는 2차원 홀 어레이
KR101166619B1 (ko) 부트스트랩 자기 템플레이팅 방법을 통한 자기조립되는 구조의 증가된 차원으로의 연장
US9257256B2 (en) Templates including self-assembled block copolymer films
US8114300B2 (en) Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US10153200B2 (en) Methods of forming a nanostructured polymer material including block copolymer materials
US8101261B2 (en) One-dimensional arrays of block copolymer cylinders and applications thereof
US8083953B2 (en) Registered structure formation via the application of directed thermal energy to diblock copolymer films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8