KR102302704B1 - 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 - Google Patents

마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102302704B1
KR102302704B1 KR1020140115954A KR20140115954A KR102302704B1 KR 102302704 B1 KR102302704 B1 KR 102302704B1 KR 1020140115954 A KR1020140115954 A KR 1020140115954A KR 20140115954 A KR20140115954 A KR 20140115954A KR 102302704 B1 KR102302704 B1 KR 102302704B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
self
guide
patterns
Prior art date
Application number
KR1020140115954A
Other languages
English (en)
Other versions
KR20160027653A (ko
Inventor
남재우
김은성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140115954A priority Critical patent/KR102302704B1/ko
Priority to US14/687,453 priority patent/US9627201B2/en
Publication of KR20160027653A publication Critical patent/KR20160027653A/ko
Application granted granted Critical
Publication of KR102302704B1 publication Critical patent/KR102302704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

홀 형성 방법에 있어서, 식각 대상막 상에 제1 개구부를 포함하는 링 형상을 가지며 서로 물리적으로 이격된 복수의 가이드 패턴들을 형성한다. 식각 대상막 및 가이드 패턴 상에 제1 개구부를 채우는 자기 정렬막을 형성한다. 자기 정렬막 중 제1 개구부의 내부 및 이웃하는 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀을 형성한다. 예비 홀을 통해 식각 대상막을 부분적으로 식각한다. 홀이 형성될 지점에 미리 가이드 패턴을 형성하여 홀 형성의 오차를 방지할 수 있다.

Description

마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법{PATTERNS FOR FORMING A MASK AND METHODS OF FORMING HOLES USING THE SAME AND METHODS OF MANUFACTURING}
본 발명은 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 미세 홀 형성을 위한 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치가 갈수록 소형화 및 고집적화 됨에 따라, 미세 패턴 구현 방법이 개발되고 있다. 기존의 사진 식각(photolithography) 공정에 있어, 상기 미세 패턴 구현을 위해 신규한 노광 장비 등의 개발이 이루어지고 있으나, 특정 임계 치수 이하의 선폭을 갖는 패턴 구현에는 한계가 있다. 또한, 두 개의 마스크를 이용하여 상기 미세 패턴을 구현하는 이중 패터닝(double patterning) 공정이 개발되고 있으나, 일반 패터닝 공정 보다 복잡한 공정을 요구하므로 생산성을 저하시킬 수 있다.
이에, 블록 공중합체를 이용한 유도된 자기 정렬(Direct Self Assembly: DSA) 방법이 개발되고 있다.
본 발명의 일 과제는 DSA 방식에 의한 마스크용 패턴 구조물을 제공하는 것이다.
본 발명의 일 과제는 DSA 방식에 의한 마스크용 패턴 구조물을 이용한 홀 형성 방법을 제공하는 것이다.
본 발명의 일 과제는 DSA 방식에 의한 마스크용 패턴 구조물을 이용한 반도체 장치의 제조 방법을 제공하는 것이다.
그러나, 본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 따른 홀 형성 방법에 있어서, 식각 대상막 상에 제1 개구부를 포함하는 링 형상을 가지며 물리적으로 서로 이격된 복수의 가이드 패턴들을 형성한다. 상기 식각 대상막 및 상기 가이드 패턴 상에 상기 제1 개구부를 채우는 자기 정렬막을 형성한다. 상기 자기 정렬막 중 상기 제1 개구부의 내부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀을 형성한다. 상기 예비 홀을 통해 상기 식각 대상막을 부분적으로 식각한다.
예시적인 실시예들에 있어서, 상기 자기 정렬막은 서로 상이한 제1 고분자 유닛 및 제2 고분자 유닛이 공중합된 블록 공중합체를 사용하여 형성될 수 있다. 상기 식각 대상막 상에 상기 제1 개구부를 채우는 상기 자기 정렬막을 형성 시, 상기 제1 개구부의 중앙부 및 이웃하는 상기 가이드 패턴들 사이에 상기 제1 고분자 유닛이 자기 조립된 1 자기 정렬 패턴, 및 상기 제1 자기 정렬 패턴이 형성된 부분을 제외한 상기 식각 대상막 부분 상에 상기 제2 고분자 유닛이 자기 조립된 제2 자기 정렬 패턴을 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 자기 정렬 패턴은 상기 제1 개구부의 상기 중앙부에 자기 조립된 제1 필라, 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 제2 필라를 포함하며, 복수의 상기 제2 필라들이 하나의 상기 가이드 패턴의 외측벽을 둘러싸도록 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 필라는 이웃하는 2개, 3개 및 4개의 상기 제1 필라들의 중점 위치들 중 적어도 하나에 정렬될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 자기 정렬 패턴은 상기 제1 개구부의 주변부에 자기 조립되는 제1 부분 및 상기 가이드 패턴의 외부에 자기 조립되는 제2 부분으로 분리될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 자기 정렬 패턴의 상기 제1 부분은 상기 제1 자기 정렬 패턴의 상기 제1 필라를 감싸는 링 형상으로 형성될 수 있다. 상기 제1 자기 정렬 패턴의 상기 제2 필라들은 상기 제2 자기 정렬 패턴의 상기 제2 부분 내에 매립될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 필라 및 상기 제2 필라들을 제거되어 상기 예비 홀들이 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 고분자 유닛은 폴리메틸메타크릴레이트(polymethylmethacrylate: PMMA)를 포함하며, 상기 제2 고분자 유닛은 폴리스티렌(polystyrene: PS)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 자기 정렬막을 형성하기 전에 상기 식각 대상막 및 상기 가이드 패턴의 표면들을 따라 중성막을 더 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 패턴들을 형성함에 있어서, 상기 식각 대상막 상에 복수의 기둥 형상의 희생막 패턴들을 형성할 수 있다. 상기 식각 대상막 및 상기 희생막 패턴들의 표면을 따라 가이드 막을 형성할 수 있다. 상기 가이드 막을 부분적으로 제거하여 상기 희생막 패턴의 측벽을 감싸는 상기 가이드 패턴을 형성할 수 있다. 상기 희생막 패턴을 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 막을 부분적으로 제거함에 있어서 에치-백(etch-back) 공정을 통해 상기 식각 대상막 및 상기 희생막 패턴들의 상면들 상에 형성된 상기 가이드 막 부분을 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 패턴들을 형성함에 있어서, 상기 식각 대상막 상에 중간막을 형성할 수 있다. 상기 중간막 상에 복수의 기둥 형상의 희생막 패턴들을 형성할 수 있다. 상기 희생막 패턴들을 사용하여 상기 중간막을 부분적으로 식각하여 복수의 기둥 형상의 중간막 패턴들을 형성할 수 있다. 상기 희생막 패턴들을 제거할 수 있다. 상기 식각 대상막 및 상기 중간막 패턴들의 표면을 따라 가이드 막을 형성할 수 있다. 상기 가이드 막을 부분적으로 제거하여 상기 중간막 패턴의 측벽을 감싸는 상기 가이드 패턴을 형성할 수 있다. 상기 중간막 패턴을 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 중간막은 반사 방지막으로 제공되며, 상기 희생막 패턴은 네거티브 타입 포토레지스트 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴들을 사용하여 상기 중간막을 부분적으로 식각함에 있어서, 상기 식각 대상막의 상부를 부분적으로 식각할 수 있다. 상기 중간막 패턴의 하부에는 상기 식각 대상막 상면으로부터 돌출된 단차부가 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 패턴은 상기 중간막 패턴의 상기 측벽 및 상기 단차부의 측벽을 감싸도록 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 패턴을 형성함에 있어, 상기 식각 대상막 상에 복수의 개구부들을 포함하는 희생막 패턴을 형성할 수 있다. 상기 개구부의 측벽 및 저면 상에 가이드 막을 형성할 수 있다. 상기 개구부의 상기 저면 상에 형성된 상기 가이드 막 부분을 제거하여 상기 개구부의 상기 측벽 상에 형성된 상기 가이드 패턴을 형성할 수 있다. 상기 희생막 패턴을 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴을 형성하기 전에 상기 식각 대상막 상에 중간막을 형성할 수 있다. 상기 개구부를 통해 상기 중간막을 부분적으로 식각하여 상기 식각 대상막이 노출되도록 상기 개구부를 연장시킬 수 있다.
예시적인 실시예들에 있어서, 연장된 상기 개구부에 의해 노출되는 상기 식각 대상막 상부를 부분적으로 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 중간막은 반사 방지막으로 제공되며, 상기 희생막 패턴은 포지티브 타입 포토레지스트 물질을 포함할 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 의한 홀 형성 방법에 따르면, 식각 대상막 상에 복수의 기둥 패턴들 또는 복수의 개구부들을 포함하는 희생막 패턴을 형성한다. 상기 식각 대상막 및 상기 희생막 패턴 상에 가이드 막을 형성한다. 상기 가이드 막을 부분적으로 제거하여 링 형상의 서로 이격된 가이드 패턴들을 형성한다. 상기 희생막 패턴을 제거한다. 상기 식각 대상막 상에 상기 가이드 패턴의 내부를 채우는 자기 정렬막을 형성한다. 상기 자기 정렬막 중 상기 가이드 패턴의 상기 내부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀을 형성한다. 상기 예비 홀을 통해 상기 식각 대상막을 부분적으로 식각한다.
예시적인 실시예들에 있어서, 상기 희생막 패턴은 복수의 상기 기둥 패턴들을 포함할 수 있다. 상기 가이드 막을 부분적으로 제거함에 있어, 상기 가이드 막의 상기 식각 대상막 및 상기 희생막 패턴들의 상면들 상에 형성된 부분을 제거할 수 있다. 상기 가이드 패턴은 상기 희생막 패턴의 측벽을 감싸도록 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 희생막 패턴은 복수의 상기 개구부들을 포함할 수 있다. 상기 가이드 막을 부분적으로 제거함에 있어, 상기 가이드 막의 상기 희생막 패턴의 상면 및 상기 개구부의 저면에 형성된 부분을 제거할 수 있다. 상기 가이드 패턴은 상기 개구부의 측벽 상에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 자기 정렬막은 서로 화학적 성질이 다른 제1 고분자 유닛 및 제2 고분자 유닛을 포함할 수 있다. 상기 제1 고분자 유닛은 상기 가이드 패턴의 상기 내부의 중앙부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립되어 복수의 필라들이 형성되며, 상기 제2 고분자 유닛은 상기 가이드 패턴의 상기 내부의 주변부 및 상기 가이드 패턴의 외부에 자기 조립될 수 있다. 상기 복수의 필라들이 제거되어 상기 예비 홀이 형성될 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 의한 반도체 장치의 제조 방법에 따르면, 기판 상에 층간 절연막들 및 희생막들을 교대로 반복적으로 적층하여 몰드 구조물을 형성한다. 상기 몰드 구조물 상에 서로 이격되며 개구부를 포함하는 링 형상의 복수의 가이드 패턴들을 형성한다. 상기 몰드 구조물 및 상기 가이드 패턴 상에 상기 개구부를 채우는 자기 정렬막을 형성한다. 상기 자기 정렬막 중 상기 개구부의 내부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀들을 형성한다. 상기 예비 홀들을 통해 상기 몰드 구조물을 식각하여 상기 기판 상면을 노출시키는 채널 홀들을 형성한다. 상기 채널 홀 내부에 채널을 형성한다. 상기 희생막들을 게이트 전극들로 치환한다.
예시적인 실시예들에 있어서, 상기 가이드 패턴들을 형성하기 전에, 상기 몰드 구조물 상에 하드 마스크막을 형성할 수 있다. 상기 예비 홀들을 통해 상기 하드 마스크막을 식각하여 복수의 홀들을 포함하는 하드 마스크를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 희생막들을 게이트 전극들로 치환함에 있어, 인접하는 일부 상기 채널들 사이의 상기 몰드 구조물 부분을 식각하여 트렌치를 형성할 수 있다. 상기 트렌치의 측벽에 의해 노출되는 상기 희생막들을 제거할 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 의한 반도체 장치의 제조 방법에 따르면, 기판 상에 소자 분리막에 의해 한정되는 복수의 액티브 패턴들을 형성하다. 상기 액티브 패턴들을 관통하며 상기 소자 분리막 내로 연장되는 게이트 구조물들을 형성한다. 상기 게이트 구조물과 인접한 상기 액티브 패턴 상부에 불순물 영역을 형성한다. 상기 소자 분리막 및 상기 액티브 패턴을 덮는 층간 절연막을 형성한다. 상기 층간 절연막 상에 서로 이격되며 개구부를 포함하는 링 형상의 복수의 가이드 패턴들을 형성한다. 상기 층간 절연막 및 상기 가이드 패턴 상에 상기 개구부를 채우는 자기 정렬막을 형성한다. 상기 자기 정렬막 중 상기 개구부의 내부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀들을 형성한다. 상기 예비 홀을 통해 상기 층간 절연막을 식각하여 상기 불순물 영역을 노출시키는 콘택 홀들을 형성한다. 상기 콘택 홀 내부에 상기 불순물 영역과 전기적으로 연결되는 도전 콘택을 형성한다.
예시적인 실시예들에 있어서, 상기 불순물 영역은 상기 게이트 구조물들 사이에 형성되는 제1 불순물 영역, 및 상기 액티브 패턴의 외곽부에 형성되는 제2 불순물 영역을 포함할 수 있다. 상기 콘택 홀에 의해 상기 제2 불순물 영역이 노출될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 불순물 영역과 전기적으로 연결되는 도전 라인 구조물을 더 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 도전 콘택과 전기적으로 연결되는 커패시터를 더 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 가이드 패턴들을 형성하기 전에, 상기 층간 절연막 상에 하드 마스크막을 더 형성할 수 있다.
상술한 본 발명의 일 과제를 달성하기 위하여, 본 발명의 실시예들에 의한 마스크용 패턴 구조물은 식각 대상막 상에 서로 이격되어 배치되며 개구부를 포함하는 링 형상의 복수의 가이드 패턴들, 상기 개구부의 중앙부 및 이웃하는 상기 가이드 패턴들 사이에 복수의 필라 형태로 자기 조립된 제1 고분자 유닛을 포함하는 제1 자기 정렬 패턴, 및 상기 개구부의 주변부 및 상기 가이드 패턴의 외부에 자기 조립된 제2 고분자 유닛을 포함하는 제2 자기 정렬 패턴을 포함한다.
예시적인 실시예들에 있어서, 상기 제1 고분자 유닛은 폴리메틸메타크릴레이트(polymethylmethacrylate: PMMA)를 포함하며, 상기 제2 고분자 유닛은 폴리스티렌(polystyrene: PS)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 마스크용 패턴 구조물은 상기 식각 대상막 및 상기 가이드 패턴의 표면을 따라 형성된 중성막을 더 포함할 수 있다. 상기 제1 및 제2 자기 정렬 패턴들은 상기 중성막 상에 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 자기 정렬 패턴들은 상기 개구부의 상기 중앙부에 자기 조립된 제1 필라들, 및 이웃하는 상기 제1 필라들의 중점 위치에 자기 조립된 제2 필라들을 포함할 수 있다.
전술한 본 발명의 예시적인 실시예들에 따르면, 개구부를 포함하는 기둥 형상의 가이드 패턴들을 미리 지정된 위치에 형성할 수 있다. 이후, 예를 들면, PS-b-PMMA와 같은 블록 공중합체를 포함하는 자기 정렬막을 상기 가이드 패턴 상에 형성할 수 있다. 예를 들면, PMMA 단위를 포함하며 필라 형태의 제1 자기 정렬 패턴이 먼저 상기 가이드 패턴의 상기 개구부의 중앙부에 형성되고, 이후 인접하는 상기 가이드 패턴들 사이에 형성될 수 있다. 상기 개구부의 나머지 부분 및 상기 가이드 패턴의 외부에는 예를 들면, PS 단위를 포함하는 제2 자기 정렬 패턴이 형성될 수 있다.
이후, 상기 제1 자기 정렬 패턴을 선택적으로 제거하여 마스크용 패턴 구조물을 형성할 수 있다. 미리 지정된 위치에 형성된 가이드 패턴에 의해 자기 정렬 패턴을 형성하므로 상기 자기 정렬 패턴의 오정렬을 방지할 수 있다.
도 1 및 도 2는 각각 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다.
도 3 및 도 4는 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다.
도 5 및 도 6은 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다.
도 7 및 도 8은 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다.
도 9 및 도 10은 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도들이다.
도 11 및 도 12는 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도들이다.
도 13 내지 도 26은 예시적인 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 27 내지 도 35는 일부 예시적인 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 36 내지 도 43은 일부 예시적인 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 44 내지 도 51은 일부 예시적인 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 52 내지 도 61은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도 및 평면도들이다.
도 62a, 도 62b, 도 63 내지 도 69는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명의 각 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
본 발명에서, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
즉, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하에서는 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들에 대해 상세히 설명한다. 상기 도면들에 있어서, 기판 상면에 평행하며 서로 실질적으로 수직한 두 방향을 제1 방향 및 제2 방향으로 정의한다. 도면상에 화살표로 표시된 방향과 이의 반대 방향은 동일 방향으로 설명한다. 전술한 방향에 대한 정의는 이후 모든 도면들에서 동일하게 적용될 수 있다.
도 1 및 도 2는 각각 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다. 구체적으로, 도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 상기 마스크용 패턴 구조물은 식각 대상막(102) 상에 배치되는 가이드 패턴(120), 제1 자기 정렬 패턴(130), 제2 자기 정렬 패턴(140)을 포함할 수 있다.
식각 대상막(102)은 상기 마스크용 패턴 구조물을 사용하여 부분적으로 식각되는 막일 수 있다. 예시적인 실시예들에 있어서, 식각 대상막(102)은 일부가 식각되어 예를 들면 복수의 홀들을 포함하는 패턴으로 변환될 수 있다. 예를 들면, 복수의 상기 홀들이 식각 대상막(102) 내에 형성될 수 있으며, 식각 대상막(102) 상면의 상기 홀들이 형성될 지점들이 그리드(grid)를 형성할 수 있다.
예를 들면, 식각 대상막(102)은 실리콘 산화물, 실리콘 질화물 혹은 실리콘 산질화물과 같은 절연물질을 포함할 수 있다. 이와는 달리, 식각 대상막(102)은 도핑된 폴리실리콘, 금속, 금속 질화물 또는 금속 실리사이드와 같은 도전 물질을 포함할 수도 있다. 일 실시예에 있어서, 식각 대상막(102)은 예를 들면, 탄소 혹은 실리콘 계열의 스핀-온 하드 마스크(Spin-On Hard mask: SOH) 물질을 포함하는 마스크 막일 수 있다.
가이드 패턴(120)은 식각 대상막(102) 상의 상기 홀이 형성될 지점들 중 일부 지점들마다 형성되어, 가이드 패턴 어레이(array)를 형성할 될 수 있다.
예시적인 실시예들에 따르면, 가이드 패턴(120)은 링(ring) 형상 혹은 속이 빈 기둥 형상을 가질 수 있다. 이에 따라, 각 가이드 패턴(120) 내부에는 개구부(122)가 포함될 수 있다.
상기 링 혹은 기둥 형상의 가이드 패턴들(120)은 도 1에 도시된 바와 같이 서로 물리적으로 이격되어 배열될 수 있다.
가이드 패턴(120)은 친수성 물질을 포함할 수 있다. 예를 들면, 가이드 패턴은 ALD(Atomic Layer Deposition: ALD) 산화물과 같은 실리콘 산화물 계열 물질을 포함할 수 있다.
제1 자기 정렬 패턴(130)은 각 가이드 패턴(120)의 개구부(122)의 중앙부, 및 인접하는 가이드 패턴들(120) 사이에 정렬될 수 있다. 이에 따라, 복수의 제1 자기 정렬 패턴들(130)이 배열되어 상기 그리드와 실질적으로 동일한 배열의 어레이를 형성할 수 있다. 예시적인 실시예들에 따르면, 제1 자기 정렬 패턴(130)의 폭 혹은 지름은 식각 대상막(100) 내에 형성되는 상기 홀의 폭 혹은 지름과 실질적으로 동일할 수 있다.
예시적인 실시예들에 따르면, 제1 자기 정렬 패턴(130)은 실질적으로 필라(pillar) 형상을 가지며 개구부(122)의 상기 중앙부에 정렬되는 제1 필라(130a) 및 이웃하는 제1 필라(130a) 사이에 정렬되는 제2 필라(130b)를 포함할 수 있다.
제2 필라(130b)는 이웃하는 가이드 패턴들(120) 사이에 형성될 수 있다.
예시적인 실시예들에 있어서, 도 1 및 도 2에 도시된 바와 같이 제2 필라(130b)는 이웃하는 가이드 패턴들(120)의 외측벽들과 접촉할 수 있다. 또한, 제2 필라(130b)는 인접하는 2개의 제1 필라들(130a)의 중점 위치에 배열될 수 있다. 이 경우, 하나의 제2 필라(130b)는 2개의 가이드 패턴들(120)의 상기 외측벽들과 접촉할 수 있다.
하나의 가이드 패턴(120)의 상기 외측벽 상에는 복수의 제2 필라들(130b)이 배열될 수 있다. 예를 들면, 개구부(122)의 상기 중앙부에 형성된 제1 필라(130a) 주변에 6개의 제2 필라들(130b)이 배열될 수 있다. 그러나, 제2 필라들(130b)의 배열 형태가 이에 한정되는 것은 아니며, 상기 그리드 및/또는 상기 가이드 패턴 어레이에 따라 변경될 수 있다.
예시적인 실시예들에 따르면, 제1 자기 정렬 패턴(130)은 친수성 및 자기 조립 특성을 갖는 고분자 물질을 포함할 수 있다. 예를 들면, 제1 자기 정렬 패턴(130)은 폴리메틸메타크릴레이트(polymethylmethacrylate: PMMA), 폴리디메틸실록산(polydimethylsiloxane: PDMS), 폴리비닐피롤리돈(polyvinylpyrrolidone: PVP), 폴리에틸렌옥사이드(polyethyleneoxide: PEO) 또는 폴리이미드(polyimide: PI)를 포함할 수 있다. 일부 실시예들에 있어서, 제1 자기 정렬 패턴(130)은 PMMA를 포함할 수 있다.
제2 자기 정렬 패턴(140)은 각 가이드 패턴(120)의 개구부(122)의 주변부 및 가이드 패턴들(120) 외부의 식각 대상막(102) 상에 정렬될 수 있다. 제2 자기 정렬 패턴(140)은 개구부(122)의 상기 주변부에 정렬되는 제1 부분(140a) 및 가이드 패턴들(120)의 상기 외부에 정렬되는 제2 부분(140b)으로 구분될 수 있다.
예시적인 실시예들에 따르면, 제1 부분(140a)은 제1 자기 정렬 패턴(130)의 제1 필라(130a)에 의해 부분적으로 채워진 개구부(122)의 나머지 부분을 채울 수 있다. 제1 부분(140a)은 링 형상을 가지며, 복수의 제1 부분들(140a)이 가이드 패턴들(120) 마다 형성되어 서로 이격될 수 있다.
제2 부분(140b)은 가이드 패턴(120)의 상기 외부에 정렬되어 가이드 패턴들(120)의 외측벽, 제2 필라들(130b)의 측벽 및 식각 대상막(100) 상면 상에 형성될 수 있다. 일부 실시예들에 따르면, 제2 부분(140b)은 연속적인 하나의 단일 부재 형태를 가질 수 있다. 이 경우, 제2 필라들(130b)은 제2 부분(140b) 내에 삽입된 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 제2 자기 정렬 패턴(140)은 제1 자기 정렬 패턴(130)과 상이하며 자기 조립 특성을 갖는 고분자 물질을 포함할 수 있다. 예를 들면, 제2 자기 정렬 패턴(140)은 폴리스티렌(polystyrene: PS)을 포함할 수 있다.
일 실시예에 있어서, 상기 마스크용 패턴 구조물 및 식각 대상막(102) 사이에는 반사 방지막(anti-reflection coating: ARC)과 같은 중간막이 더 배치될 수 있다. 일 실시예에 있어서, 식각 대상막(102)의 상부 및/또는 하부에는 SOH 물질을 포함하는 하드 마스크막이 더 배치될 수 있다.
예시적인 실시예들에 따르면, 상기 마스크용 패턴 구조물의 제1 자기 정렬 패턴(130)을 제거하여 예비 홀을 형성하고, 상기 예비 홀을 통해 식각 대상막(102)을 식각하여 상기 홀을 형성할 수 있다.
도 3 및 도 4는 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다. 구체적으로, 도 4는 도 3의 I-I' 라인을 따라 절단한 단면도이다. 도 1 및 도 2를 참조로 설명한 바와 실질적으로 동일하거나 유사한 구성 및/또는 구조에 대해서는 상세한 설명을 생략하며, 동일하거나 유사한 참조 부호를 사용한다.
도 3 및 도 4를 참조하면, 도 1 및 도 2를 참조로 설명한 바와 같이 내부에 제1 개구부(123a)를 포함하는 복수의 가이드 패턴들(120)이 식각 대상막(102) 상에 배열될 수 있다.
식각 대상막(100)의 상면, 가이드 패턴들(120)의 표면들, 제1 개구부(123a)의 저면을 따라 컨포멀한 프로파일을 갖는 중성막(125)이 형성될 수 있다.
예시적인 실시예들에 따르면, 중성막(125)은 제1 고분자 유닛 및 제2 고분자 유닛이 랜덤하게 공중합된 랜덤 공중합체(random copolymer)를 포함할 수 있다. 상기 제1 고분자 유닛의 예로서 PMMA, PDMS, PVP, PEO 또는 PI를 들 수 있다. 상기 제2 고분자 유닛의 예로서 PS를 들 수 있다. 이에 따라, 상기 랜덤 공중합체는 PS-r-PMMA, PS-r-PDMS, PS-r-PVP, PS-r-PEO 및 PS-r-PI로 표시될 수 있다. 일 실시예에 있어서, 중성막(125)은 PS-r-PMMA를 포함할 수 있다.
중성막(125)이 가이드 패턴(120)을 커버함에 따라, 제1 개구부(123a)는 폭이 감소된 제2 개구부(123b)로 변환될 수 있다. 제2 개구부(123b)의 중앙부 및 이웃하는 가이드 패턴들(120) 사이에는 제1 자기 정렬 패턴(131)이 배열되며, 제2 개구부(123b)의 주변부 및 가이드 패턴들(120) 외부의 중성막(125) 상에는 제2 자기 정렬 패턴(141)이 배열될 수 있다.
도 1 및 도 2를 참조로 설명한 바와 같이, 제1 자기 정렬 패턴(131)은 실질적으로 필라 형상을 가지며 제2 개구부(123b)의 상기 중앙부에 정렬되는 제1 필라(131a) 및 이웃하는 제1 필라들(131a) 사이에 정렬되는 제2 필라(131b)를 포함할 수 있다.
일부 예시적인 실시예들에 따르면, 제2 필라(131b)는 이웃하는 가이드 패턴들(120) 사이에 형성되어 가이드 패턴(120)의 외측벽 상에 형성된 중성막(125) 부분과 접촉할 수 있다. 예를 들면, 제2 필라(131b)는 실질적으로 이웃하는 2개의 제1 필라들(131a)의 중점 위치에 배열될 수 있다.
도 3에 도시된 바와 같이 하나의 가이드 패턴(120) 또는 하나의 제1 필라(131a) 주변에 복수의 제2 필라들(131b)이 배열될 수 있다. 예를 들면, 6개의 제2 필라들(131b)이 6각형의 꼭지점들에 배열되며, 제1 필라(131a)가 상기 6각형의 중심위치에 배열될 수 있다.
제2 자기 정렬 패턴(141)은 각 가이드 패턴(120)의 제2 개구부(123b)의 주변부 및 가이드 패턴들(120) 외부의 중성막(125) 상에 정렬될 수 있다. 제2 자기 정렬 패턴(141)은 제2 개구부(123b)의 상기 주변부에 정렬되며 링 형상을 갖는 제1 부분(141a), 및 가이드 패턴들(120)의 상기 외부에 정렬되며, 복수의 제2 필라들(131b) 측벽을 감싸는 제2 부분(141b)으로 구분될 수 있다.
도 5 및 도 6은 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다. 구체적으로, 도 6은 도 5의 I-I' 라인을 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, 제1 자기 정렬 패턴(133)은 가이드 패턴(120) 내부에 정렬된 제1 필라(133a) 및 인접하는 가이드 패턴들(120) 사이에 정렬된 제2 필라(133b)를 포함할 수 있다.
일부 예시적인 실시예들에 따르면, 제2 필라(133b)는 가이드 패턴(120)의 외측벽과 이격되도록 자기 조립될 수 있다. 예를 들면, 이웃하는 가이드 패턴들(120) 사이의 거리가 증가함에 따라, 제2 필라(133b)는 가이드 패턴(120)의 상기 외측벽과 이격되어 정렬되며, 실질적으로 이웃하는 2개의 제1 필라들(133a)의 중점 위치에 배치될 수 있다.
제2 자기 정렬 패턴(143)은 가이드 패턴(120)의 상기 내부에서 제1 필라(133a)의 측벽을 감싸는 제1 부분(143a) 및 가이드 패턴(120)의 외부에서 복수의 제2 필라들(133b)를 감싸는 제2 부분(143b)를 포함할 수 있다.
도 7 및 도 8은 각각 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도 및 단면도이다. 구체적으로, 도 8은 도 7의 I-I' 라인을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 도 3 및 도 4를 참조로 설명한 바와 같이, 가이드 패턴(120)의 표면 및 식각 대상막(102)의 상면을 따라 컨포멀하게 중성막(125)이 더 형성될 수 있다. 중성막(125)에 의해 가이드 패턴(120) 내부의 폭이 더 좁아질 수 있으며, 제1 자기 정렬 패턴(135)의 제1 필라(135a)는 가이드 패턴(120)의 상기 내부에 정렬될 수 있다.
제1 자기 정렬 패턴(135)의 제2 필라(135b)는 가이드 패턴(120)의 외측벽 상에 형성된 중성막(125) 부분과 이격되며, 이웃하는 가이드 패턴들(120) 또는 이웃하는 제1 필라들(135a) 사이에 자기 조립될 수 있다. 예를 들면, 제2 필라(135b)는 실질적으로 이웃하는 2개의 제1 필라들(135a)의 중점 위치에 정렬될 수 있다.
도 9 및 도 10은 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도들이다.
도 9 및 도 10을 참조하면, 제1 자기 정렬 패턴(136, 137)은 가이드 패턴의 표면을 감싸는 중성막(125)의 내부에 정렬되는 제1 필라(136a, 137a) 및 인접하는 상기 가이드 패턴들 사이에 정렬되는 제2 필라(136b, 137b)를 포함할 수 있다.
일부 예시적인 실시예들에 따르면, 제2 필라(136b, 137b)는 실질적으로 이웃하는 3개의 제1 필라들(136a, 137a) 또는 이웃하는 3개의 상기 가이드 패턴들의 중점 위치에 정렬될 수 있다.
제2 자기 정렬 패턴(146, 147)은 상기 가이드 패턴의 내부에 정렬되어 제1 필라(136a, 137a)의 측벽을 감싸는 제1 부분(146a, 147a) 및 상기 가이드 패턴의 외부에 정렬되어 복수의 제2 필라들(136b, 137b)을 감싸는 제2 부분(146b, 147b)을 포함할 수 있다.
일부 실시예들에 있어서, 도 9에 도시된 바와 같이, 제2 필라(136b)는 상기 가이드 패턴의 외측벽 상에 형성된 중성막(125) 부분과 접촉할 수 있다. 일 실시예에 있어서, 도 1 및 도 2에 도시된 바와 같이, 중성막(125)이 생략되는 경우, 제2 필라(136b)는 상기 가이드 패턴의 상기 외측벽과 접촉할 수 있다. 예를 들면, 하나의 제2 필라(136b)는 이웃하는 3개의 상기 가이드 패턴들의 상기 외측벽들과 접촉할 수 있다.
일부 실시예들에 있어서, 도 10에 도시된 바와 같이, 제2 필라(137b)는 상기 가이드 패턴의 외측벽 상에 형성된 중성막(125) 부분과 이격되어 정렬될 수 있다. 일 실시예에 있어서, 도 1 및 도 2에 도시된 바와 같이, 중성막(125)이 생략되는 경우, 제2 필라(137b)는 상기 가이드 패턴의 상기 외측벽과 이격되어 정렬될 수 있다.
도 11 및 도 12는 일부 예시적인 실시예들에 따른 마스크용 패턴 구조물을 설명하기 위한 평면도들이다.
도 11 및 도 12를 참조하면, 제1 자기 정렬 패턴(138, 139)은 가이드 패턴의 표면을 감싸는 중성막(125)의 내부에 정렬되는 제1 필라(138a, 139a) 및 인접하는 상기 가이드 패턴들 사이에 정렬되는 제2 필라(138b, 139b)를 포함할 수 있다.
일부 예시적인 실시예들에 따르면, 복수의 제2 필라들(138b, 139b)이 형성되며, 제2 필라들(138b, 139b) 중 일부는 실질적으로 이웃하는 2개의 제1 필라들(138a, 139a)의 중점 위치에 정렬될 수 있다. 또한, 제2 필라들(138b, 139b) 중 일부는 실질적으로 이웃하는 4개의 제1 필라들(138a, 139a)의 중점 위치에 정렬될 수 있다. 이에 따라, 제2 필라(138b, 139b)는 2중점 위치에 정렬되는 필라들 및 4중점 위치에 정렬되는 필라들을 포함할 수 있다.
예를 들면, 하나의 제1 필라(138a, 139a) 또는 하나의 상기 가이드 패턴 주변에는 8개의 제2 필라들(138b, 139b)이 배열될 수 있다.
제2 자기 정렬 패턴(148, 149)은 상기 가이드 패턴의 내부에 정렬되어 제1 필라(138a, 139a)의 측벽을 감싸는 제1 부분(148a, 149a) 및 상기 가이드 패턴의 외부에 정렬되어 복수의 제2 필라들(138b, 139b)을 감싸는 제2 부분(148b, 149b)을 포함할 수 있다.
일부 실시예들에 있어서, 도 11에 도시된 바와 같이, 제2 필라들(138b) 중 적어도 일부는 상기 가이드 패턴의 외측벽 상에 형성된 중성막(125) 부분과 접촉할 수 있다. 예를 들면, 상기 2중점 위치에 정렬된 제2 필라(138b)는 상기 가이드 패턴의 상기 외측벽 상에 형성된 중성막(125) 부분과 접촉할 수 있다. 한편, 상기 4중점 위치에 정렬된 제2 필라(138b)는 상기 가이드 패턴의 상기 외측벽 상에 형성된 중성막(125) 부분과 이격될 수 있다.
일 실시예에 있어서, 도 1 및 도 2에 도시된 바와 같이, 중성막(125)이 생략되는 경우, 상기 2중점 위치의 제2 필라(138b)는 상기 가이드 패턴의 상기 외측벽과 접촉할 수 있다.
일부 실시예들에 있어서, 도 12에 도시된 바와 같이, 제2 필라(139b)는 상기 가이드 패턴의 외측벽 상에 형성된 중성막(125) 부분과 이격되어 정렬될 수 있다. 일 실시예에 있어서, 도 1 및 도 2에 도시된 바와 같이, 중성막(125)이 생략되는 경우, 제2 필라(139b)는 상기 가이드 패턴의 상기 외측벽과 이격되어 정렬될 수 있다.
상술한 바와 같이, 예시적인 실시예들에 따르면, 가이드 패턴들(120)의 배열을 미리 조절하여, 상기 제1 필라 및 제2 필라들이 정렬 혹은 자기 조립되는 위치 혹은 배열을 컨트롤할 수 있다. 따라서, 원하는 소정의 그리드 형태에 따라 자기 정렬된 상기 제1 필라 및 제2 필라들을 포함하는 마스크용 패턴 구조물을 제조할 수 있으며, 상기 마스크용 패턴 구조물을 이용하여 예를 들면, 미세 피치 혹은 미세 간격의 콘택 홀을 형성할 수 있다.
도 13 내지 도 26은 예시적인 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 13, 도 17, 도 19, 도 21 및 도 23은 상기 홀 형성 방법을 설명하기 위한 평면도들이다. 도 14 내지 도 16, 도 18, 도 20, 도 22 및 도 24 내지 도 26은 상기 평면도들에 표시된 I-I'라인을 따라 절단한 단면도들이다.
도 13 및 도 14를 참조하면, 기판(100) 상에 식각 대상막(102) 및 중간막(105)을 순차적으로 형성하고, 중간막(105) 상에 희생막 패턴들(110)을 형성할 수 있다.
기판(100)은 예를 들면, 실리콘, 게르마늄, 실리콘-게르마늄, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예에 따르면, 기판(100)은 실리콘-온-인슐레이터(Silicon-On-Insulator: SOI) 기판 또는 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판일 수 있다.
식각 대상막(102)은 일부가 식각되어 복수의 홀들을 포함하는 패턴으로 변환될 수 있다. 식각 대상막(102) 상면의 상기 홀들이 형성될 지점들이 그리드를 형성할 수 있다. 예를 들면, 식각 대상막(102)은 실리콘 산화물, 실리콘 질화물 혹은 실리콘 산질화물과 같은 절연물질을 사용하여 형성될 수 있다. 식각 대상막(102)은 도핑된 폴리실리콘, 금속, 금속 질화물 또는 금속 실리사이드와 같은 도전 물질을 사용하여 형성될 수도 있다. 일 실시예에 있어서, 식각 대상막(102)은 예를 들면, SOH 물질을 포함하는 하드 마스크막으로 제공될 수도 있다.
중간막(105)은 실질적으로 식각 대상막(102) 상의 전면에 형성될 수 있다. 예시적인 실시예들에 따르면, 중간막(105)은 예를 들면, 몰리브덴(Mo), 크롬(Cr) 등과 같은 금속의 산화물, 질화물 혹은 산질화물을 포함하는 반사 방지막일 수 있다. 일 실시예에 있어서, 중간막(105)의 형성은 생략될 수도 있다.
중간막(105) 상에 희생막을 형성하고, 상기 희생막을 부분적으로 제거하여 희생막 패턴들(110)을 형성할 수 있다.
예를 들면, 상기 희생막은 네거티브(negative) 타입의 포토레지스트 물질을 사용하여 형성될 수 있다. 이후, 상기 희생막 상부에 복수의 투과부들(108)을 포함하는 노광 마스크(107)를 배치하고, 투과부들(108)을 통해 상기 희생막 상에 노광 공정을 수행할 수 있다. 이후, 현상 공정을 통해 상기 희생막의 미노광 부분을 제거하여 희생막 패턴들(110)을 형성할 수 있다. 상기 노광 공정은 예를 들면, 자외선 혹은 전자빔 광원을 통해 수행될 수 있다.
희생막 패턴들(110)은 서로 이격된 기둥 형상의 복수의 섬(island) 형상의 패턴들을 포함할 수 있다. 예시적인 실시예들에 따르면, 희생막 패턴들(110)은 식각 대상막(102) 상의 상기 홀들이 형성될 지점 중 일부 지점들마다 형성될 수 있다.
중간막(105) 및 상기 희생막은 예를 들면, 물리 기상 증착(Physical Vapor Deposition: PVD) 공정, 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 원자층 증착(Atomic Layer Deposition: ALD) 공정, 스퍼터링(sputtering) 공정 또는 스핀 코팅(spin coating) 공정들 중 적어도 하나의 공정을 통해 형성될 수 있다.
도 15를 참조하면, 중간막(105)의 상면 및 희생막 패턴들(110)의 표면들을 따라 가이드 막(115)을 형성할 수 있다.
가이드 막(115)은 스텝 커버리지(step coverage) 및/또는 컨포멀 특성이 우수한 물질 및 공정 조건을 활용하여 형성될 수 있다. 예를 들면, 가이드 막(115)은 중온 산화물(Middle Temperature Oxide:　MTO), 고온 산화물(High Temperature Oxide: HTO) 또는 ALD(atomic layer deposition) 산화물을 사용하여 ALD 공정을 통해 형성될 수 있다. 일 실시예에 있어서, 가이드 막(115)은 ALD 산화물을 사용하여 형성될 수 있다.
도 16을 참조하면, 가이드 막(115)을 부분적으로 제거하여 가이드 패턴(120)을 형성할 수 있다.
예를 들면, 에치-백(etch-back) 공정을 통해 가이드 막(115)을 부분적으로 제거할 수 있다. 상기 에치-백 공정에 의해 희생막 패턴(110)의 상면 및 중간막(105)의 상면 상에 형성된 가이드 막(115) 부분들이 제거될 수 있다. 이에 따라, 희생막 패턴(110)의 측벽을 감싸는 가이드 패턴(120)이 형성될 수 있다.
도 17 및 도 18을 참조하면, 희생막 패턴들(110)을 제거할 수 있다. 예를 들면, 희생막 패턴들(110)은 상기 포토레지스트 물질에 대한 용해도를 갖는 신너(thinner) 조성물을 사용하여 제거될 수 있다. 일 실시예에 있어서, 희생막 패턴들(110)은 애싱(ashing) 및/또는 스트립(strip) 공정을 통해 제거될 수도 있다.
희생막 패턴들(110)이 제거됨에 따라, 중간막(105) 상에는 서로 물리적으로 이격된 복수의 가이드 패턴들(120)이 잔류할 수 있다. 예시적인 실시예들에 따르면, 각 가이드 패턴(120)은 제1 개구부(123a)를 포함하는 링 형상 혹은 속이 빈 기둥 형상을 가질 수 있다. 제1 개구부(123a)에 의해 상기 홀이 형성될 일부 지점들이 노출될 수 있다.
도 19 및 도 20을 참조하면, 중간막(105)의 상면, 가이드 패턴들(120)의 표면들 및 제1 개구부(123a)의 저면을 따라 중성막(125)을 형성할 수 있다.
중성막(125)은 실질적으로 컨포멀한 프로파일로 형성되어 균일한 두께를 가질 수 있다. 중성막(125)이 제1 개구부(123a)를 부분적으로 채움에 따라, 제1 개구부(123a)에 비해 좁은 폭을 갖는 제2 개구부(123b)가 정의될 수 있다.
예시적인 실시예들에 따르면, 중성막(125)은 제1 고분자 유닛 및 제2 고분자 유닛이 랜덤하게 공중합된 랜덤 공중합체를 사용하여 형성될 수 있다. 상기 제1 고분자 유닛의 예로서 PMMA, PDMS, PVP, PEO 또는 PI를 들 수 있다. 상기 제2 고분자 유닛의 예로서 PS를 들 수 있다. 이에 따라, 상기 랜덤 공중합체는 PS-r-PMMA, PS-r-PDMS, PS-r-PVP, PS-r-PEO 및 PS-r-PI로 표시될 수 있다. 일 실시예에 있어서, 중성막(125)은 PS-r-PMMA를 사용하여 형성될 수 있다.
예를 들면, 상기 랜덤 공중합체는 상기 제1 및 제2 고분자 유닛을 라디칼 중합 방식에 의해 공중합시켜 제조될 수 있으며, 두 상이한 고분자 유닛들이 랜덤하게 배열되므로 전기적으로 중성 특성을 가질 수 있다.
예시적인 실시예들에 따르면, 중성막(125)은 유기 용매에 상술한 랜덤 공중합체를 용해시킨 조성물을 제조하고, 상기 조성물을 예를 들면 스핀 코팅 공정, 슬릿 코팅 공정을 통해 중간막(105) 및 가이드 패턴들(125) 상에 도포함으로써 형성될 수 있다. 추가적으로, 상기 조성물 도포 후에 열 경화 공정을 수행할 수 있다.
상기 유기 용매는 고분자 물질에 우수한 용해도를 갖는 물질을 포함할 수 있다. 예를 들면, 상기 유기 용매는 아세트산 계열, 에스테르 계열, 아크릴레이트 계열, 케톤 계열 용매를 포함할 수 있다. 상기 유기 용매의 예로서 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate: PGMEA), 폴리메타크릴레이트(polymethacrylate: PMA), 폴리글리시딜메타크릴레이트(polyglycidyl methacrylate: PGMA) 등을 들 수 있다. 이들은 단독으로 혹은 2 이상을 혼합하여 사용될 수 있다.
일부 실시예들에 있어서, 중성막(125)의 형성은 생략될 수도 있다.
도 21 및 도 22를 참조하면, 중성막(125) 상에 제2 개구부(123b)를 채우는 자기정렬 막을 형성할 수 있다. 상기 자기정렬 막에 포함된 고분자 유닛들은 제1 자기 정렬 패턴(131) 및 제2 자기 정렬 패턴(141)으로 자기 조립될 수 있다.
예시적인 실시예들에 따르면, 상기 자기정렬 막은 화학적 성질이 다른 두 고분자 유닛을 포함하는 블록 공중합체(block copolymer)를 사용하여 형성될 수 있다. 예를 들면, 상기 블록 공중합체는 예를 들면, PMMA, PDMS, PVP, PEO 및 PI 등과 같은 제1 고분자 유닛과, PS와 같은 제2 고분자 유닛을 음이온 중합 또는 양이온 중합에 의해 공중합시켜 제조될 수 있다. 이 경우, 상기 블록 공중합체의 예로서, PS-b-PMMA, PS-b-PDMS, PS-b-PVP, PS-b-PEO 및 PS-b-PI를 들 수 있다. 일 실시예에 있어서. 상기 자기정렬 막은 PS-b-PMMA를 사용하여 형성될 수 있다.
예를 들면, 상기 자기정렬 막은 유기 용매에 상기 블록 공중합체를 용해시킨 조성물을 제조하고, 상기 조성물을 예를 들면, 스핀 코팅 공정 또는 슬릿 코팅 공정을 통해 중성막(125) 상에 도포함으로써 형성될 수 있다. 일 실시예에 있어서, 상기 조성물 도포 후에 어닐링(annealing)과 같은 열 경화 공정을 추가로 수행할 수 있다.
상기 유기 용매는 중성막(125) 형성에서 사용한 유기 용매와 실질적으로 동일하거나 유사한 용매를 사용할 수 있다. 상기 유기 용매의 예로서 PGMEA, PMA, PGMA 등을 들 수 있다. 이들은 단독으로 혹은 2 이상을 혼합하여 사용될 수 있다.
예시적인 실시예들에 따르면, 상기 자기정렬 막에 포함된 상기 제1 고분자 유닛 및 상기 제2 고분자 유닛은 가이드 패턴(120) 및 중성막(125)에 의해 정의되는 제2 개구부(123b)에 의해 서로 구분되도록 자기 조립될 수 있다. 예를 들면, 상기 자기정렬 막이 PS-b-PMMA를 사용하여 형성된 경우, PMMA가 먼저 제2 개구부(123b) 내부로 유도되어 제2 개구부(123b)의 중앙부에 자기 조립될 수 있다. 이에 따라, 제2 개구부(123b)의 중앙부에는 제1 필라(131a)가 형성될 수 있다. 이후, 인접하는 제1 필라들(131a) 사이에 PMMA가 추가적으로 정렬되어 제2 필라(131b)가 형성될 수 있다. 따라서, 상기 제1 고분자 유닛으로 형성되며, 제1 필라(131a) 및 제2 필라(131b)를 포함하는 제1 자기 정렬 패턴(131)이 형성될 수 있다.
도 21 및 도 22에 도시된 바와 같이, 제1 필라(131a) 및 제2 필라들(131b)은 도 3 및 도 4를 참조로 설명한 바와 실질적으로 동일하거나 유사한 형태로 배열될 수 있다. 그러나, 일부 실시예들에 있어서, 상기 제1 필라 및 제2 필라들은 도 1 및 도 2, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 형태로 배열될 수 있다.
이후, PS는 제2 개구부(123b)의 주변부 및 가이드 패턴들(120)의 외부의 중성막(125) 부분 상에 자기 조립되어 제2 자기 정렬 패턴(141)이 형성될 수 있다. 제2 자기 정렬 패턴(141)은 제2 개구부(123b)의 상기 주변부에 형성되어 제2 개구부(123b)의 나머지 부분을 채우는 제1 부분(141a) 및 가이드 패턴들(120)의 상기 외부에 형성되어 제2 필라들(131b)의 측벽과 접촉하는 제2 부분(141b)으로 구분될 수 있다.
제1 부분(141a)은 각 제2 개구부(120) 마다 형성되어 제1 필라(131a)를 감싸는 링 형상을 가질 수 있다. 제2 부분(141b)은 가이드 패턴들(120)의 상기 외부에서 연속적인 단일 부재 형상으로 형성될 수 있다.
예시적인 실시예들에 따르면, 제2 개구부(123b)에 의한 물리적 차이만으로 상기 블록 공중합체에 포함된 고분자 유닛들을 용이하게 자기 조립 또는 정렬시킬 수 있다.
예시적인 실시예들에 따르면, 복수의 제1 자기 정렬 패턴들(131)이 상기 홀들이 형성될 지점들 상에 형성되어, 상기 그리드와 실질적으로 동일한 배열의 필라 어레이를 형성할 수 있다.
도 23 및 도 24를 참조하면, 제1 자기 정렬 패턴(131)을 선택적으로 제거할 수 있다.
예시적인 실시예들에 따르면, 제1 자기 정렬 패턴(131)은 산소를 이용한 플라즈마 식각 또는 반응성 이온 식각(Reactive Ion Etching: RIE) 공정을 통해 제거할 수 있다. 제1 자기 정렬 패턴(131)은 예를 들면, 친수성이 상대적으로 강한 PMMA를 포함하며, 이에 따라 상기 플라즈마 식각 또는 RIE 공정에 상대적으로 높은 친화도를 가질 수 있다. 따라서, 실질적으로 제1 자기 정렬 패턴들(131)만이 선택적으로 제거될 수 있다.
제1 자기 정렬 패턴(131)이 제거된 공간에는 예비 홀(150)이 형성될 수 있다. 복수의 예비 홀들(150)에 의해 상기 홀들이 형성될 지점들을 노출시키는 예비 홀 어레이가 형성될 수 있다.
도 25를 참조하면, 실질적으로 제2 자기 정렬 패턴(141)을 식각마스크로 사용하여 예비 홀(150)에 의해 노출되는 중간막(105) 및 식각 대상막(102) 부분을 식각할 수 있다.
예시적인 실시예들에 따르면, 예비 홀(150)을 통해 식각 가스 혹은 식각 액을 주입하여 중성막(125), 중간막(105) 및 식각 대상막(102)을 순차적으로 식각할 수 있다. 이에 따라, 식각 대상막(102) 내부에는 실질적으로 예비 홀(150)이 연장되어 홀(160)이 형성될 수 있다. 복수의 홀들(160)이 식각 대상막(102) 내부에 상기 그리드 배열에 따라 형성될 수 있다.
도 26을 참조하면, 제2 자기 정렬 패턴(141), 중성막(125), 가이드 패턴(120) 및 중간막(105)을 제거할 수 있다.
예를 들면, 제2 자기 정렬 패턴(141) 및 중성막(125)은 애싱 공정 및/또는 스트립 공정을 통해 제거될 수 있다. 이후, 화학 기계적 연마(Chemical Mechanical Polish: CMP) 공정 또는 에치-백 공정을 통해 가이드 패턴(120) 및 중간막(105)을 제거할 수 있다. 일부 실시예들에 있어서, CMP 공정 및/또는 에치-백 공정을 통해 제2 자기 정렬 패턴(141), 중성막(125), 가이드 패턴(120) 및 중간막(105)을 함께 제거할 수도 있다.
일 실시예에 있어서, 홀(160) 내부에는 매립 구조물(170)이 형성될 수 있다. 예를 들면, 매립 구조물(170)은 도전성 콘택 혹은 도전성 플러그로 제공될 수 있다. 이 경우, 기판(100) 상에는 도 18에 도시된 바와 같이 소정의 도전 영역(101)이 형성될 수 있으며, 매립 구조물(170)은 도전 영역(101)과 접촉하거나 전기적으로 연결될 수 있디. 도전 영역(101)은 예를 들면, 불순물 영역, 패드, 배선 등을 포함할 수 있다.
일 실시예에 있어서, 매립 구조물(170)은 반도체 물질을 포함하는 반도체 패턴으로 제공될 수도 있다. 이 경우, 매립 구조물(170)은 폴리실리콘 혹은 단결정 실리콘을 포함할 수 있으며, 기판(100) 상면과 접촉할 수 있다.
예를 들면, 기판(100) 및 식각 대상막(102) 상에 홀(160)을 채우는 금속 혹은 금속 질화물을 포함하는 도전막, 또는 폴리실리콘을 포함하는 반도체막을 형성할 수 있다. 이후, 상기 도전막 또는 상기 반도체막을 식각 대상막(102) 상면이 노출될 때까지 CMP 공정을 통해 평탄화함으로써, 매립 구조물(170)을 형성할 수 있다.
상술한 본 발명의 예시적인 실시예들에 따르면, 소정의 홀들이 형성될 일부 지점들에 각각 미리 링 형상 혹은 속이 빈 기둥 형상의 가이드 패턴(120)을 형성할 수 있다. 예를 들면, PMMA를 포함하는 자기 정렬 패턴이 가이드 패턴(120)에 포함된 개구부 내부로 정렬되며, 이후 이웃하는 가이드 패턴들(120) 사이로 상기 자기 정렬 패턴들이 확장되어 형성될 수 있다. 상기 자기 정렬 패턴을 제거하고 이후 소정의 식각 공정을 통해 원하는 상기 홀들을 형성할 수 있다.
자기 정렬 패턴들이 오정렬되는 경우, 상술한 예비 홀들에 의해 정의되는 그리드 및 상기 소정의 홀들이 형성될 지점들에 의해 정의되는 그리드 사이의 어긋남 또는 뒤틀림 현상이 발생할 수 있다. 그러나, 예시적인 실시예들에 따르면, 미리 상기 홀이 형성될 지점들 일부에 선택적으로 가이드 패턴들(120)을 형성하므로 상기 자기 정렬 패턴의 오정렬이 억제되며, 이에 따라 그리드 뒤틀림(grid distorsion) 현상을 방지할 수 있다.
도 27 내지 도 35는 일부 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 30 및 도 32는 상기 홀 형성 방법을 설명하기 위한 평면도들이다. 도 27 내지 도 29, 도 31, 및 도 33 내지 도 35는 상기 평면도들에 표시된 I-I'라인을 따라 절단한 단면도들이다.
한편, 도 13 내지 도 26을 참조로 설명한 공정 및/또는 재료들과 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
도 27을 참조하면, 도 13 및 도 14를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다.
이에 따라, 기판(100) 상에 식각 대상막(102) 및 중간막(105)을 순차적으로 형성하고, 중간막(105) 상에 서로 이격된 기둥 형상의 희생막 패턴들(110)을 형성할 수 있다.
도 28을 참조하면, 희생막 패턴들(110)을 식각 마스크로 사용하여 중간막(105)을 부분적으로 식각할 수 있다. 이에 따라, 기둥 형상을 가지며 식각 대상막(102) 상에 서로 이격되어 배치되는 중간막 패턴들(106)이 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 식각 공정은 건식 식각 공정을 포함할 수 있다. 일 실시예에 있어서, 상기 식각 공정에 의해 식각 대상막(102)의 상부도 부분적으로 제거될 수 있다. 이 경우, 중간막 패턴(106) 하부에는 식각 대상막(102) 상면으로부터 돌출된 단차부(103)가 형성될 수 있다.
중간막 패턴들(106) 형성 이후, 희생막 패턴들(110)은 예를 들면, 신너 조성물을 사용하여 제거될 수 있다.
도 29를 참조하면, 도 15 및 도 16을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 가이드 패턴(121)을 형성할 수 있다.
예를 들면, 식각 대상막(102) 상에 중간막 패턴들(106)의 측벽들 및 상면들, 및 단차부들(103)의 측벽들을 따라 컨포멀하게 가이드 막을 형성할 수 있다. 이후, 예를 들면 에치-백 공정을 통해 중간막 패턴들(106)의 상기 상면들 및 식각 대상막(102)의 상기 상면 상에 형성된 상기 가이드 막 부분을 제거할 수 있다. 이에 따라, 중간막 패턴(106) 및 단차부(103)의 측벽들을 감싸는 링 형상의 가이드 패턴들(121)이 형성될 수 있다.
도 30 및 도 31을 참조하면, 중간막 패턴들(106)을 제거할 수 있다. 이에 따라, 각 가이드 패턴(121) 내부에는 단차부(103) 상면을 노출시키는 제1 개구부(124a)가 형성될 수 있다.
예를 들면, 중간막 패턴(106)은 애싱 및/또는 스트립 공정을 통해 제거될 수 있다.
도 32 및 도 33을 참조하면, 도 19 내지 도 22를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
이에 따라, 식각 대상막(102)의 상기 상면, 가이드 패턴들(121)의 표면들 및 단차부들(106)의 상기 상면들을 따라 중성막(126)을 형성할 수 있다. 중성막(126) 형성에 따라, 가이드 패턴(121) 내부에는 제1 개구부(124a) 보다 폭이 좁은 제2 개구부(124b)가 정의될 수 있다. 일부 실시예들에 있어서, 중성막(126)의 형성은 생략될 수도 있다.
이어서, 중성막(126) 상에 제2 개구부(124b)를 채우는 자기정렬 막을 형성할 수 있다. 상기 자기정렬 막에 포함된 고분자 유닛들은 제1 자기 정렬 패턴(132) 및 제2 자기 정렬 패턴(142)으로 자기 조립될 수 있다.
제1 자기 정렬 패턴(132)은 제2 개구부(124b)의 중앙부에 형성된 제1 필라(132a), 및 이웃하는 가이드 패턴들(121) 사이 또는 이웃하는 제1 필라들(132a) 사이에 형성된 제2 필라(132b)를 포함할 수 있다. 예를 들면, 제1 자기 정렬 패턴(132)은 PMMA를 포함할 수 있다.
제2 자기 정렬 패턴(142)은 제2 개구부(124b)의 주변부에 형성되어 제2 개구부(124b)의 나머지 부분을 채우는 제1 부분(142a) 및 가이드 패턴들(121)의 외부에 형성되어 제2 필라들(132b)의 측벽들을 감싸는 제2 부분(142b)으로 구분될 수 있다. 예를 들면, 제2 자기 정렬 패턴(142)은 PS를 포함할 수 있다.
제1 자기 정렬 패턴(132)의 제1 필라(132a) 및 제2 필라(132b)는 예를 들면, 도 1 및 도 2, 도 3 및 도 4, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 형태로 배열될 수 있다.
예시적인 실시예들에 따르면, 단차부(103)에 의해 가이드 패턴(120)의 내부 및 외부 사이에서 높이 차이에 따른 물리적 차이가 추가적으로 발생할 수 있다. 따라서, 상기 자기 정렬막에 포함된 고분자 유닛들의 자지 조립이 보다 촉진될 수 있다.
도 34를 참조하면, 도 23 내지 도 25를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
이에 따라, 제1 자기 정렬 패턴(132)을 선택적으로 제거하여 예비 홀을 형성할 수 있다. 상기 예비 홀을 통해 식각 가스 혹은 식각 액을 주입하여 중성막(126) 및 단차부(103)를 포함하는 식각 대상막(102)을 순차적으로 식각할 수 있다. 이에 따라, 식각 대상막(102) 내부에는 상기 예비 홀이 실질적으로 연장된 홀(161)이 형성될 수 있다.
도 35를 참조하면, 제2 자기 정렬 패턴(142), 중성막(126), 가이드 패턴(121) 및 단차부(103)를 제거할 수 있다.
예를 들면, 제2 자기 정렬 패턴(142) 및 중성막(126)은 애싱 및/또는 스트립 공정을 통해 제거될 수 있다. 이후, CMP 공정 또는 에치-백 공정을 통해 가이드 패턴(121) 및 단차부(103)을 제거할 수 있다. 이에 따라, 식각 대상막(102)은 전체적으로 평탄한 상면을 가질 수 있다.
일 실시예에 따르면, CMP 공정 및 에치-백 공정을 통해 제2 자기 정렬 패턴(142), 중성막(126), 가이드 패턴(121) 및 단차부(103)를 함께 제거할 수도 있다.
이후, 도 26을 참조로 설명한 바와 같이 홀(161) 내부에 매립 구조물을 형성할 수 있다.
도 36 내지 도 43은 일부 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 36, 도 40 및 도 42는 상기 홀 형성 방법을 설명하기 위한 평면도들이다. 도 37 내지 도 39, 도 41 및 도 43은 상기 평면도들에 표시된 I-I' 라인을 따라 절단한 단면도들이다.
한편, 도 13 내지 도 26을 참조로 설명한 공정 및/또는 재료들과 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
도 36 및 도 37을 참조하면, 기판(100) 상에 식각 대상막(102) 및 중간막(105)을 순차적으로 형성하고, 중간막(105) 상에 희생막 패턴(200)을 형성할 수 있다.
예시적인 실시예들에 따르면, 희생막 패턴(200)은 복수의 개구부들(210)을 포함할 수 있다. 개구부들(210)은 식각 대상막(102) 상의 홀들이 형성될 지점들 중 일부 지점들을 노출시킬 수 있다.
예를 들면, 희생막 패턴(200)은 포지티브(positive) 타입의 포토레지스트 물질을 사용하여 형성될 수 있다. 예를 들면, 중간막(105) 상에 상기 포토레지스트 물질을 포함하는 포토레지스트 막을 형성할 수 있다. 이후, 도 14에 도시된 노광 마스크(107)를 사용하여 상기 포토레지스트 막 상에 노광 공정을 수행할 수 있다. 상기 포토레지스트 막의 투과부(108)를 통해 노광된 부분은 현상 공정에 의해 제거되어 개구부(210)가 형성될 수 있다.
도 38을 참조하면, 희생막 패턴(200)의 표면들 및 개구부(210)에 의해 노출된 중간막(105) 상면을 따라 가이드막(215)을 형성할 수 있다.
도 39를 참조하면, 가이드막(215)을 부분적으로 제거하여 가이드 패턴(220)을 형성할 수 있다.
예시적인 실시예들에 따르면, CMP 공정 및/또는 에치-백 공정을 통해 희생막 패턴(200)의 상면 및 개구부(210)의 저면에 형성된 가이드막(215) 부분들을 제거할 수 있다. 이에 따라, 내부에 제1 개구부(223a)를 포함하는 링 형상의 가이드 패턴들(220)이 형성될 수 있다.
도 40 및 도 41을 참조하면, 희생막 패턴들(200)을 제거할 수 있다. 예를 들면, 희생막 패턴(200)은 신너 조성물을 사용하여 제거될 수 있다.
도 42 및 도 43을 참조하면, 도 19 내지 도 22를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
이에 따라, 중간막(105) 및 가이드 패턴(220) 상에 중성막(125)을 형성하고, 중성막(125) 상에 자기 정렬막을 형성할 수 있다.
상기 자기 정렬막에 포함된 제1 고분자 유닛은 가이드 패턴(220)에 포함된 제1 개구부(223a)의 중앙부 및 이웃하는 가이드 패턴들(220) 사이에 정렬되어 제1 자기 정렬 패턴(131)이 형성될 수 있다. 제1 개구부(223a)의 상기 중앙부에는 제1 필라(131a)가 형성되며, 이웃하는 제1 필라들(131a) 사이 또는 이웃하는 가이드 패턴들(220) 사이에는 제2 필라들(131b)이 형성될 수 있다.
예를 들면, 제1 및 제2 필라들(131a, 131b)은 도 1 및 도 2, 도 3 및 도 4, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 형태로 배열될 수 있다.
상기 자기 정렬막에 포함된 제2 고분자 유닛은 제1 자기 정렬 패턴(131)이 형성되지 않은 나머지 중성막(125) 부분 상에 정렬될 수 있다. 이에 따라, 제1 개구부(223a)의 주변부에 자기 조립되는 제1 부분(141a) 및 가이드 패턴(220)의 외부에 자기 조립되는 제2 부분(141b)을 포함하는 제2 자기 정렬 패턴(141)이 형성될 수 있다.
이후, 도 23 내지 도 26을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다. 이에 따라, 제1 자기 정렬 패턴(131)을 선택적으로 제거하여 예비 홀을 형성할 수 있다. 상기 예비 홀을 통해 중성막(125), 중간막(105) 및 식각 대상막(102)을 순차적으로 식각할 수 있다. 따라서, 식각 대상막(102) 내부에는 실질적으로 예비 홀이 연장된 홀이 형성될 수 있다.
이어서, 제2 자기 정렬 패턴(140), 중성막(125), 가이드 패턴(220) 및 중간막(105)을 제거하고, 상기 홀 내부에 매립 구조물을 형성할 수 있다.
도 44 내지 도 51은 일부 실시예들에 따른 홀 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 48 및 도 50은 상기 홀 형성 방법을 설명하기 위한 평면도들이다. 도 44 내지 도 47, 도 49, 및 도 51은 상기 평면도들에 표시된 I-I' 라인을 따라 절단한 단면도들이다.
한편, 도 13 내지 도 26, 도 27 내지 도 35, 또는 도 36 내지 도 43을 참조로 설명한 공정 및/또는 재료들과 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
도 44를 참조하면, 도 36 및 도 37를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다.
이에 따라, 기판(100) 상에 식각 대상막(102) 및 중간막(105)을 순차적으로 형성하고, 중간막(105) 상에 희생막 패턴(200)을 형성할 수 있다. 희생막 패턴(200)은 복수의 개구부들(210)을 포함할 수 있다. 개구부들(210)은 식각 대상막(102) 상의 홀들이 형성될 지점들 중 일부 지점들을 노출시킬 수 있다.
도 45를 참조하면, 희생막 패턴(200)을 식각 마스크로 사용하여 개구부들(210)에 의해 노출된 중간막(105)을 부분적으로 식각할 수 있다. 이에 따라, 제1 개구부들(212)을 포함하는 중간막 패턴(106a)이 형성될 수 있다.
일 실시예에 있어서, 상기 식각 공정에 의해 제1 개구부(212)에 의해 노출되는 식각 대상막(102)의 상부도 부분적으로 제거될 수 있다. 이에 따라, 제1 개구부(212)에 의해 식각 대상막(102)의 상기 상부에는 리세스(212a)가 형성될 수 있다. 리세스(212a)에 의해 식각 대상막(102)의 상기 상부에는 단차가 발생할 수 있다.
중간막 패턴(106a) 형성 이후, 희생막 패턴(200)은 예를 들면, 신너 조성물을 사용하여 제거될 수 있다.
도 46을 참조하면, 중간막 패턴(106a)의 상면 및 제1 개구부(212)의 내벽을 따라 가이드 막(217)을 컨포멀하게 형성할 수 있다.
도 47를 참조하면, 가이드 막(217)을 부분적으로 제거하여 가이드 패턴(225)을 형성할 수 있다.
예시적인 실시예들에 따르면, CMP 공정 및/또는 에치-백 공정을 통해 중간막 패턴(106a)의 상기 상면 및 제1 개구부(212) 또는 리세스(212a)의 저면에 형성된 가이드 막(217) 부분들을 제거할 수 있다. 이에 따라, 내부에 제1 개구부(212)를 포함하는 링 형상의 가이드 패턴들(225)이 형성될 수 있다.
도 48 및 도 49를 참조하면, 중간막 패턴(106a)을 제거할 수 있다. 예를 들면, 중간막 패턴(106a)은 애싱 및/또는 스트립 공정을 통해 제거될 수 있다.
이에 따라, 식각 대상막(102) 상에는 링 형상을 갖는 가이드 패턴들(225)이 서로 이격되어 형성될 수 있다. 일 실시예에 있어서, 가이드 패턴(225)은 식각 대상막(102) 내부에 부분적으로 매립될 수 있다.
도 50 및 도 51을 참조하면, 도 19 내지 도 22, 또는 도 32 및 도 33를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다.
이에 따라, 식각 대상막(102) 및 가이드 패턴(225) 상에 중성막(226)을 형성하고, 중성막(226) 상에 자기 정렬막을 형성할 수 있다.
상기 자기 정렬막에 포함된 제1 고분자 유닛은 가이드 패턴(220)에 포함된 제1 개구부(212)의 중앙부 및 이웃하는 가이드 패턴들(225) 사이에 정렬되어 제1 자기 정렬 패턴(232)이 형성될 수 있다. 제1 개구부(212)의 상기 중앙부에는 제1 필라(232a)가 형성되며, 이웃하는 제1 필라들(232a) 사이 또는 이웃하는 가이드 패턴들(225) 사이에는 제2 필라들(232b)이 형성될 수 있다.
제1 및 제2 필라들(232a, 232b)은 예를 들면, 도 1 및 도 2, 도 3 및 도 4, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 형태로 배열될 수 있다.
상기 자기 정렬막에 포함된 제2 고분자 유닛은 제1 자기 정렬 패턴(232)이 형성되지 않은 나머지 중성막(226) 부분 상에 정렬될 수 있다. 이에 따라, 제1 개구부(212)의 주변부에 자기 조립되는 제1 부분(242a) 및 가이드 패턴(225)의 외부에 자기 조립되는 제2 부분(242b)을 포함하는 제2 자기 정렬 패턴(242)이 형성될 수 있다.
예시적인 실시예들에 따르면, 리세스(212a)에 의해 식각 대상막(102)의 단차가 발생되어, 추가적인 물리적 차이에 따라 상기 자기 정렬막에 포함된 고분자 단위들의 자기 조립이 촉진될 수 있다.
이후, 도 23 내지 도 26, 또는 도 34 및 도 35를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행할 수 있다. 이에 따라, 제1 자기 정렬 패턴(232)을 선택적으로 제거하여 예비 홀을 형성할 수 있다. 상기 예비 홀을 통해 중성막(226) 및 식각 대상막(102)을 순차적으로 식각할 수 있다. 따라서, 식각 대상막(102) 내부에는 실질적으로 예비 홀이 연장된 홀이 형성될 수 있다.
이어서, 제2 자기 정렬 패턴(242), 중성막(226) 및 가이드 패턴(225)을 제거하고, 식각 대상막(102) 상부를 CMP 공정을 통해 평탄화할 수 있다. 이후, 상기 홀 내부에 매립 구조물을 형성할 수 있다.
도 52 내지 도 61은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도 및 평면도들이다.
구체적으로, 도 52 및 도 54 내지 도 61은 상기 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 53a는 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도이며, 도 53b는 도 53a의 II-II'라인을 따라 절단한 단면도이다.
예를 들면, 도 52 내지 도 61은 기판에 대해 수직한 방향으로 연장하는 채널을 포함하는 수직형 메모리 장치의 제조 방법을 도시하고 있다.
한편, 도 52 내지 도 61에서 기판 상면에 실질적으로 수직한 방향을 제1 방향, 상기 기판 상면에 평행하면서 실질적으로 서로 수직한 두 방향을 각각 제2 방향 및 제3 방향으로 정의한다. 도면상에 화살표로 표시된 방향과 이의 반대 방향은 동일 방향으로 설명한다.
도 52를 참조하면, 기판(300) 상에 층간 절연막들(302, 예를 들면 302a 내지 302g) 및 희생막들(304, 예를 들면 304a 내지 304f)을 교대로 반복적으로 적층하여 몰드 구조물(305)을 형성한다.
기판(300)은 예를 들면, 실리콘, 게르마늄, 실리콘-게르마늄, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예에 따르면, 기판(300)은 SOI 기판, 또는 GOI 기판일 수 있다.
층간 절연막들(302)은 실리콘 산화물, 실리콘 탄산화물 혹은 실리콘 산불화물과 같은 산화물 계열의 물질을 사용하여 형성될 수 있다. 희생막들(304)은 층간 절연막(302)에 대해 식각 선택비를 가지며, 습식 식각 공정에 의해 용이하게 제거될 수 있는 물질로 형성할 수 있다. 예를 들어, 희생막(304)은 실리콘 질화물(SiNx), 실리콘 붕질화물(SiBN) 등과 같은 질화물 계열의 물질을 사용하여 형성될 수 있다.
층간 절연막들(302) 및 희생막들(304)은 CVD 공정, 플라즈마 강화 CVD(Plasma Enhanced CVD: PECVD) 공정, 스핀 코팅 공정, ALD 공정 등을 통해 형성될 수 있다. 한편, 기판(300) 상면에 직접 형성되는 최하층의 층간 절연막(302a)의 경우, 열산화 공정에 의해 형성될 수도 있다.
희생막들(304)은 후속 공정을 통해 제거되어 그라운드 선택 라인(Ground Selection Line: GSL), 워드 라인(word line) 및 스트링 선택 라인(String Selection Line: SSL)이 형성되는 공간을 제공할 수 있다. 따라서, 층간 절연막들(302) 및 희생막들(304)이 적층되는 수는 이후 형성되는 상기 GSL, 워드 라인 및 SSL이 적층되는 수에 따라 달라질 수 있다. 예를 들면, 상기 GSL 및 SSL은 각각 1개의 층에 형성되고, 상기 워드 라인은 4개의 층에 형성될 수 있다. 이 경우, 희생막들(304)은 모두 6개의 층으로 적층되며 층간 절연막들(302)은 모두 7개의 층으로 적층될 수 있다. 그러나, 층간 절연막들(302) 및 희생막들(304)이 적층되는 수는 특별히 한정되는 것은 아니며, 상기 수직형 메모리 장치의 회로 설계 및/또는 집적도에 따라 조절될 수 있다.
도 53a 및 도 53b를 참조하면, 최상층의 층간 절연막(302g) 상에 하드 마스크막(310)을 형성하고, 하드 마스크막(310) 상에 예를 들면, 도 13 내지 도 22를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통해 마스크용 패턴 구조물을 형성할 수 있다.
이에 따라, 하드 마스크막(310) 상에 중간막(105)을 형성하고, 중간막(105) 상에 실질적으로 링 형상을 갖는 복수의 가이드 패턴들(120)을 형성할 수 있다. 중간막(105)의 상면 및 가이드 패턴들(120)의 표면을 따라 중성막(125)을 형성하고, 중성막(125) 상에 자기 정렬막을 형성할 수 있다.
상기 자기 정렬막에 포함된 예를 들면, PMMA를 포함하는 제1 고분자 유닛은 가이드 패턴(120)에 포함된 개구부 내부로 유도되어 제1 필라(131a)가 형성될 수 있다. 가이드 패턴(120) 외부의 이웃하는 제1 필라들(131a) 사이에서는 제2 필라(131b)가 형성될 수 있다. 이에 따라, 채널 홀(315, 도 55 참조)이 형성될 지점들의 그리드와 실질적으로 동일한 배열의 제1 자기 정렬 패턴들(131)이 형성될 수 있다.
상기 자기 정렬막에 포함된 예를 들면, PS를 포함하는 제2 고분자 유닛은 상기 개구부의 주변부 및 가이드 패턴(120) 외부로 유도되어 제1 부분(141a) 및 제2 부분(141b)을 포함하는 제2 자기 정렬 패턴(141)을 형성할 수 있다.
하드 마스크막(310)은 실리콘 계열 혹은 탄소 계열의 SOH 물질을 사용하여 형성될 수 있다.
일부 실시예들에 있어서, 도 27 내지 도 35, 도 36 내지 도 43, 또는 도 44 내지 도 51을 참조로 설명한 공정들을 수행하여 상기 마스크용 패턴 구조물을 형성할 수도 있다.
한편, 상기 마스크용 패턴 구조물은 도 1 및 도 2, 도 3 및 도 4, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다.
도 54을 참조하면, 도 23 내지 도 25를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다.
예를 들면, 제1 자기 정렬 패턴들(130)을 제거하여 예비 홀들을 형성할 수 있다. 상기 예비 홀을 통해 중간막(105) 및 하드 마스크막(310)을 식각할 수 있다. 이에 따라, 하드 마스크막(310)은 예비 홀(150)이 연장되어 형성된 복수의 홀들(160)을 포함하는 하드 마스크(312)로 변환될 수 있다.
하드 마스크(312) 형성 후, 제2 자기 정렬 패턴(140), 중성막(125), 가이드 패턴(120) 및 중간막(105)은 예를 들면, CMP 공정을 통해 제거될 수 있다.
도 55를 참조하면, 하드 마스크(312)를 식각 마스크로 사용하여 몰드 구조물(305)을 부분적으로 식각하여 채널 홀들(315)을 형성할 수 있다.
예를 들면, 하드 마스크(312)를 사용하는 건식 식각 공정을 통해 층간 절연막들(302) 및 희생막들(304)을 순차적으로 식각하여 기판(300)의 상면을 노출시키는 채널 홀(315)을 형성할 수 있다.
채널 홀(315)은 도 45a에 도시된 제1 자기 정렬 패턴(130)의 위치 및 직경과 실질적으로 동일한 위치 및 직경을 갖도록 형성될 수 있다. 예를 들면, 제2 방향을 따라 복수의 채널 홀들(315)이 형성되어 채널 홀 열이 정의될 수 있다. 또한, 복수의 상기 채널 홀 열들이 상기 제3 방향을 따라 형성되어 채널 홀 그리드가 형성될 수 있다.
예시적인 실시예들에 따르면, 링 형상의 복수의 가이드 패턴들(120)을 미리 채널 홀들(315)이 형성될 위치에 형성할 수 있다. 따라서, 제1 자기 정렬 패턴들(131)이 가이드 패턴들(120) 내부 및 이웃하는 가이드 패턴들(120) 사이로 유도되어 상기 채널 홀 그리드와 실질적으로 동일한 배열로 형성될 수 있다. 따라서, 채널 홀들(315)이 미세한 폭 및 간격으로 배열되더라도, 그리드 뒤틀림 없이 원하는 상기 채널 홀 그리드를 형성할 수 있다.
채널 홀(315) 형성 후 하드 마스크(312)는 예를 들면, 애싱 공정 및/또는 스트립 공정을 통해 제거될 수 있다.
도 56을 참조하면, 채널 홀(315)의 측벽 및 저면 상에 순차적으로 적층되어 채널 홀(315) 내부를 채우는 유전막 구조물(320) 및 채널(330)을 형성할 수 있다.
예를 들면, 채널 홀들(315)의 상기 측벽과 저면, 및 최상층의 층간 절연막(302g) 상에 유전막을 형성한다. 예를 들면, 상기 유전막은 구체적으로 도시하지는 않았으나, 제1 블로킹 막, 전하 저장막 및 터널 절연막을 순차적으로 적층하여 형성될 수 있다.
상기 제1 블로킹 막은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있고, 상기 전하 저장막은 실리콘 질화물과 같은 질화물 또는 금속 산화물을 사용하여 형성될 수 있으며, 상기 터널 절연막은 실리콘 산화물과 같은 산화물을 사용하여 형성될 수 있다. 예를 들어, 상기 유전막은 산화막-질화막-산화막이 순차적으로 적층된 ONO(Oxide-Nitride-Oxide) 구조를 갖도록 형성될 수 있다.
이후. 예를 들면 에치-백 공정을 통해 최상층의 층간 절연막(302g) 상면 및 채널 홀(315)의 상기 저면 상에 형성된 상기 유전막 부분을 제거할 수 있다. 이에 따라, 채널 홀(315)의 측벽 상에, 예를 들면 스트로우(straw) 형상을 갖는 유전막 구조물(320)이 형성될 수 있다.
유전막 구조물(320) 및 기판(300)의 노출된 상기 상면 상에 채널 홀(315)의 나머지 부분을 채우는 채널막을 형성하고, 최상층의 층간 절연막(302g)이 노출될 때까지 상기 채널막을 CMP 공정을 통해 평탄화하여 채널 (330)을 형성할 수 있다.
상기 채널막은 불순물이 도핑되거나 도핑되지 않은 폴리실리콘을 사용하여 형성될 수 있다. 한편, 비정질 실리콘을 사용하여 상기 채널막을 형성한 후 열처리 또는 레이저 빔 조사에 의해 이를 단결정 실리콘으로 전환시킬 수도 있다. 채널(330)은 실질적으로 속이 찬 원 기둥 혹은 필라(pillar) 형상을 가질 수 있다.
일 실시예에 있어서, 상기 채널막은 유전막 구조물(320)의 내측벽 및 기판(300) 상면 상에 컨포멀하게 형성될 수 있다. 이후, 상기 채널막 상에 채널 홀(315)을 채우는 제1 매립막 패턴이 형성될 수도 있다. 이 경우, 채널(330)은 실질적으로 실질적으로 컵(cup) 형상을 가질 수 있으며, 상기 제1 매립막 패턴은 기둥 혹은 필라 형상을 가질 수 있다. 예를 들면, 상기 제1 매립막 패턴은 실리콘 산화물과 같은 절연 물질을 사용하여 형성될 수 있다.
한편, 채널 홀(315) 내부에 채널(330)이 형성됨에 따라, 상기 채널 홀 열 및 채널 홀 그리드에 대응하는 채널 열 및 채널 그리드가 형성될 수 있다.
도 57을 참조하면, 채널 홀(315)의 상부에 패드(340)를 형성할 수 있다.
예를 들면, 유전막 구조물(320) 및 채널(330) 의 상부를 예를 들면, 에치-백 공정을 통해 제거하여 리세스(335)를 형성할 수 있다. 리세스(335)의 저면은 최상층 희생막(304f)의 상면 보다 위에 위치하도록 형성될 수 있다. 이후, 리세스(335)를 채우는 패드막을 최상층의 층간 절연막(302g) 상에 형성하고, 최상층의 층간 절연막(302g)의 상면이 노출될 때까지 상기 패드막의 상부를 평탄화하여 패드(340)를 형성할 수 있다.
상기 패드막은 예를 들면, 폴리실리콘 또는 예를 들면, n형 불순물이 도핑된 폴리실리콘을 사용하여 형성될 수 있다. 이와는 달리, 상기 패드막은 비정질 실리콘을 사용하여 예비 패드막을 형성 후 이를 결정화시킴으로써 형성될 수도 있다. 상기 평탄화 공정은 CMP 공정을 포함할 수 있다.
도 55을 참조하면, 층간 절연막들(302) 희생막들(304)을 관통하며 연장하는 트렌치들(350)을 형성할 수 있다.
예를 들면, 트렌치(350)는 최상층의 층간 절연막(302g) 상에 패드들(340)을 커버하는 하드 마스크(도시되지 않음)를 형성하고, 상기 하드 마스크를 식각 마스크로 사용하는 건식 식각 공정을 통해 층간 절연막들(302) 및 희생막들(304)을 부분적으로 식각하여 형성될 수 있다. 트렌치(350)에 의해 기판(300)의 상면이 노출될 수 있다.
상기 하드 마스크는 예를 들면, 포토레지스트 혹은 SOH 물질을 사용하여 형성될 수 있다. 또한 상기 하드 마스크는 트렌치(350) 형성 후에 애싱 및/또는 스트립 공정을 통해 제거될 수 있다.
트렌치(350)는 상기 제2 방향을 따라 연장하는 라인 형상을 가질 수 있다. 또한, 복수의 트렌치들(350)이 상기 제3 방향을 따라 형성될 수 있다. 예를 들면, 인접하는 트렌치들(350) 사이에 복수의 상기 채널 열들이 배열될 수 있다.
트렌치들(350)이 형성됨에 따라, 층간 절연막들(302) 및 희생막들(304)은 각각 층간 절연막 패턴들(306, 예를 들면 306a 내지 306g) 및 희생막 패턴들(308, 예를 들면 308a 내지 308f)로 변환될 수 있다. 층간 절연막 패턴(306) 및 희생막 패턴(308)은 상기 채널 열들을 감싸며 상기 제2 방향으러 연장하는 라인 형상을 가질 수 있다.
도 59를 참조하면, 트렌치(350)에 의해 측벽이 노출된 희생막 패턴들(308)을 제거할 수 있다.
희생막 패턴(308)이 실리콘 질화물을 포함하며 층간 절연막 패턴(306)이 실리콘 산화물을 포함하는 경우, 실리콘 질화물에 선택비를 갖는 황산과 같은 식각용액을 사용하여 희생막 패턴들(308)을 습식 식각 공정을 통해 제거할 수 있다.
희생막 패턴들(308)이 제거됨에 따라, 각 층의 층간 절연막 패턴들(306) 사이에서 갭(360)이 형성되며, 갭(360)에 의해 예를 들면, 유전막 구조물(320)의 외측벽이 노출될 수 있다.
도 60을 참조하면, 각 층의 갭(360) 내부에 게이트 전극(370, 예를 들면, 370a 내지 370f)을 형성할 수 있다.
예시적인 실시예들에 따르면, 노출된 유전막 구조물(320)의 상기 외측벽 및 갭(360)의 내벽, 층간 절연막 패턴들(306)의 표면, 패드(340)의 상면 및 노출된 기판(300)의 상기 상면을 따라 게이트 전극막을 형성할 수 있다. 상기 게이트 전극막은 각 층의 갭들(360)을 완전히 채우며, 트렌치들(350)을 부분적으로 채우도록 형성될 수 있다.
상기 게이트 전극막은 텅스텐, 티타늄, 탄탈륨, 알루미늄 등과 같은 금속, 금속 질화물 및 이들의 조합을 사용하여 형성될 수 있다. 일 실시예에 있어서, 상기 게이트 전극막을 형성하기 전에 예를 들면, 실리콘 산화물 혹은 금속 산화물을 사용하여 제2 블로킹막을 더 형성할 수도 있다.
이후, 상기 게이트 전극막을 부분적으로 식각하여 각 층의 갭(360) 내부에 게이트 전극(370)을 형성할 수 있다. 예를 들면, 상기 게이트 전극막의 상부를 최상층의 층간 절연막 패턴(306g) 상면이 노출될 때까지, 예를 들면 CMP 공정을 통해 평탄화할 수 있다. 이어서, 트렌치(350) 내부에 형성된 상기 게이트 전극막 부분을 식각함으로써 게이트 전극들(370)을 형성할 수 있다. 상기 게이트 전극막에 대한 상기 식각 공정은 인산, 과산화수소 등을 함유하는 식각액을 사용하는 습식 식각 공정을 포함할 수 있다.
도 60에 도시된 바와 같이, 복수의 게이트 전극들(370)이 상기 제1 방향을 따라 서로 이격되어 형성될 수 있다. 또한, 게이트 전극(370)은 상기 채널 열에 포함된 채널들(320)의 외측벽을 감싸며 상기 제2 방향으로 연장하는 라인 형상을 가질 수 있다.
게이트 전극들(370)은 기판(300) 상면으로부터 상기 제1 방향을 따라 순차적으로 이격되어 형성된 GSL, 워드 라인 및 SSL을 포함할 수 있다. 예시적인 실시예들에 따르면, 최하부에 형성되는 게이트 전극(370a)은 상기 GSL로 제공될 수 있다. 상기 GSL 상부의 4개의 게이트 전극들(370b, 370c, 370d, 370e)은 상기 워드 라인으로 제공될 수 있다. 최상부의 게이트 전극(370f)은 상기 SSL로 제공될 수 있다. 그러나, 상기 GSL, 워드 라인 및 SSL의 개수가 특별히 한정되는 것은 아니며, 상기 수직형 메모리 장치의 회로 설계 및/또는 집적도에 따라 변화될 수 있다.
도 61을 참조하면, 트렌치(350)에 의해 노출된 기판(300) 상부에 불순물 영역(301)을 형성하고, 트렌치(350)를 채우는 제2 매립막 패턴(380)을 형성할 수 있다.
예를 들면, 트렌치(350)를 통해 인, 비소와 같은 n형 불순물을 주입함으로써 불순물 영역(301)을 형성할 수 있다. 불순물 영역(301)은 상기 제2 방향으로 연장하며, 상기 수직형 메모리 장치의 공통 소스 라인(Common Source Line: CSL)으로 제공될 수 있다. 일 실시예에 있어서, 불순물 영역(301) 상에, 니켈 실리사이드 패턴 또는 코발트 실리사이드 패턴과 같은 금속 실리사이드 패턴을 더 형성할 수도 있다.
이후, 기판(300), 최상층의 층간 절연막 패턴(306g) 및 패드(340) 상에 트렌치(350)를 충분히 채우는 제2 매립막을 형성하고, 상기 제2 매립막 상부를 최상층의 층간 절연막 패턴(306g)이 노출될 때까지 에치-백 공정 및/또는 CMP 공정 등을 통해 평탄화함으로써 제2 매립막 패턴(380)을 형성할 수 있다. 상기 제2 매립막은 실리콘 산화물과 같은 절연물질을 사용하여 형성될 수 있다.
최상층의 층간 절연막 패턴(306g), 제2 매립막 패턴(380) 및 패드(340) 상에 상부 절연막(390)을 형성할 수 있다. 상부 절연막(390) 실리콘 산화물과 같은 절연물질을 사용하여 형성될 수 있다.
일 실시예에 따르면, 상기 제2 매립막은 트렌치(350)를 충분히 채우면서 최상층의 층간 절연막 패턴(306g) 및 패드(340)를 커버하도록 형성될 수도 있다. 이 경우, 상부 절연막(390)의 형성은 생략될 수도 있다.
이후, 상부 절연막(390)을 관통하여 패드(340)와 접촉하는 비트 라인 콘택(393)을 형성할 수 있다. 이어서, 비트 라인 콘택(393)과 전기적으로 연결되는 비트 라인(395)을 상부 절연막(390) 상에 형성할 수 있다. 비트 라인 콘택(393) 및 비트 라인(395)은 금속, 금속 질화물, 도핑된 폴리실리콘 등을 사용하여 형성될 수 있다.
비트 라인 콘택(393)은 패드(340)와 대응하도록 복수 개로 형성되어 비트 라인 콘택 어레이를 형성할 수 있다. 또한, 비트 라인(395)은 복수의 패드들(340)과 전기적으로 연결되며 상기 제3 방향으로 연장될 수 있으며, 복수의 비트 라인들(395)이 상기 제2 방향을 따라 형성될 수 있다.
일 실시예에 있어서, 소정의 개수의 비트 라인 콘택들(393)을 서로 연결하는 보조 비트 라인(도시되지 않음)이 형성되고, 비트 라인(395)은 상기 보조 비트 라인 상부에서 복수의 상기 보조 비트 라인들과 전기적으로 연결되도록 형성될 수도 있다.
도 62a, 도 62b, 도 63 내지 도 69는 일부 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도 및 단면도들이다.
구체적으로, 도 62a 및 도 65a는 상기 반도체 장치의 제조 방법을 설명하기 위한 평면도들이다. 도 62b, 도 63 및 도 64, 도 65b, 도 66 내지 도 69는 각각 도 62a 및 도 65a에 표시된 I-I'라인 및 II-II'라인을 따라 절단한 서브 단면도들을 포함하고 있다.
예를 들면, 도 62a, 도 62b, 도 63 내지 도 69는 매립 셀 어레이 트랜지스터(buried cell array transistor: BCAT) 구조를 포함하는 반도체 장치의 제조 방법을 도시하고 있다.
한편, 도 62a, 도 62b, 도 63 내지 도 69에서 기판 상면에 평행하며, 서로 실질적으로 수직하게 교차하는 두 방향을 각각 제1 방향 및 제2 방향으로 정의한다.
도 62a 및 도 62b를 참조하면, 기판(400) 상부에 소자 분리막(402) 및 액티브 패턴들(405)을 형성하고, 액티브 패턴들(405) 내부를 관통하며 연장하는 게이트 구조물들(418)을 형성할 수 있다.
기판(400)은 예를 들면, 실리콘, 게르마늄, 실리콘-게르마늄, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예에 따르면, 기판(400)은 SOI 기판, 또는 GOI 기판일 수 있다.
예시적인 실시예들에 따르면, 소자 분리막(402) 및 액티브 패턴(405)은 얕은 트렌치 소자 분리(Shallow trench Isolation: STI) 공정을 통해 형성될 수 있다. 예를 들면, 이방성 식각 공정을 통해 기판(400) 상부를 제거하여 소자 분리 트렌치를 형성할 수 있다. 이후, 상기 소자 분리 트렌치를 채우며 예를 들면, 실리콘 산화물을 포함하는 절연막을 기판(400) 상에 형성할 수 있다. 이어서 상기 절연막 상부를 액티브 패턴(405)의 상면이 노출될 때까지 예를 들면, CMP 공정을 통해 평탄화하여 소자 분리막(402)을 형성할 수 있다.
소자 분리막(402)이 형성됨에 따라, 소자 분리막(402)에 의해 서로 이격된 복수의 액티브 패턴들(405)이 형성될 수 있다. 도 54a에 도시된 바와 같이, 각 액티브 패턴(405)은 상기 제1 방향 또는 상기 제2 방향에 소정의 각도로 경사진 사선 방향으로 연장될 수 있다. 또한, 복수의 액티브 패턴들(405)이 상기 제1 및 제2 방향을 따라 배열될 수 있다.
소자 분리막(402) 및 액티브 패턴들(405)의 상부를 식각하여 게이트 트렌치들(409)을 형성하고, 각 게이트 트렌치(409) 내에 게이트 구조물(418)을 형성할 수 있다.
예를 들면, 게이트 트렌치(409)는 상기 제1 방향을 따라 연장될 수 있다. 또한, 복수의 게이트 트렌치들(409)이 상기 제2 방향을 따라 형성될 수 있다. 예시적인 실시예들에 따르면, 하나의 액티브 패턴(405)에 2 개의 게이트 트렌치들(409)이 형성될 수 있다.
이후, 게이트 트렌치(409)의 저부를 채우는 게이트 절연막(412) 및 게이트 전극(414)을 형성할 수 있다. 게이트 절연막(412) 및 게이트 전극(414) 상에는 게이트 트렌치(409)의 상부를 채우는 게이트 마스크(416)를 형성할 수 있다.
예를 들면, 게이트 절연막(412)은 게이트 트렌치(409)에 의해 노출된 액티브 패턴(405)의 표면에 대해 열산화 공정을 수행하거나, 액티브 패턴(405)의 상기 표면 상에 예를 들면, CVD 공정을 통해 실리콘 산화물 또는 금속 산화물을 증착하여 형성될 수 있다.
게이트 절연막(412) 상에 게이트 트렌치(409)를 채우는 게이트 도전막을 형성할 수 있다. 이후, CMP 공정을 통해 액티브 패턴(405)의 상기 상면이 노출될 때까지 상기 게이트 도전막을 평탄화하고, 에치-백 공정을 통해 게이트 트렌치(409) 내부에 형성된 게이트 절연막(412) 및 상기 게이트 도전막의 일부를 제거할 수 있다. 이에 따라, 게이트 트렌치(409)의 저부를 채우는 게이트 절연막(412) 및 게이트 전극(114)을 형성할 수 있다.
게이트 도전막은 예를 들면, 금속 및/또는 금속 질화물을 사용하여ALD 공정, 스퍼터링 공정 등을 통해 형성될 수 있다.
게이트 절연막(412) 및 게이트 전극(414) 상에 게이트 트렌치(409)의 나머지 부분을 채우는 마스크 막을 형성한 후, 상기 마스크 막의 상부를 평탄화하여 게이트 마스크(416)을 형성할 수 있다. 상기 마스크 막은 예를 들면, 실리콘 질화물을 사용하여 CVD 공정을 통해 형성될 수 있다.
이에 따라, 게이트 트렌치(409) 내부에 순차적으로 적층된 게이트 절연막(412), 게이트 전극(414) 및 게이트 마스크(416)를 포함하는 게이트 구조물(418)이 형성될 수 있다.
상술한 게이트 트렌치(409)의 배열 형태에 따라, 게이트 구조물(418)은 상기 제1 방향으로 연장되며, 상기 제2 방향을 따라 복수로 형성될 수 있다. 게이트 구조물(418)은 액티브 패턴(405)의 상부에 매립된 구조를 가지며, 액티브 패턴(405)의 상부는 2 개의 게이트 구조물들(418) 사이의 중앙부, 및 상기 2 개의 게이트 구조물들(418) 각각을 사이에 두고, 상기 중앙부와 대향하는 외곽부 또는 단부들로 구분될 수 있다.
이후, 게이트 구조물들(418)과 인접한 액티브 패턴(405)의 상기 상부에 이온 주입 공정을 통해 제1 불순물 영역(401) 및 제2 불순물 영역(403)을 형성할 수 있다. 예를 들면, 액티브 패턴(405)의 상기 중앙부에 제1 불순물 영역(401)이 형성되고, 액티브 패턴(405)의 상기 외곽부(또는, 양 단부들)에 제2 불순물 영역(403)이 형성될 수 있다.
일부 실시예들에 있어서, 도 62b에 도시된 바와 같이, 소자 분리막(402) 상부를 에치-백 공정을 통해 일부 제거하여, 액티브 패턴(405)의 상기 상부를 노출시킨 후 불순물 영역들(401, 403)을 형성할 수도 있다.
이어서, 액티브 패턴(405) 및 소자 분리막(402)을 커버하는 캡핑막(420)을 형성하고, 캡핑막(420) 상에 제1 층간 절연막(425)을 형성할 수 있다. 예를 들면, 캡핑막(420) 및 제1 층간 절연막(425)은 각각 실리콘 질화물 및 실리콘 산화물을 사용하여 형성될 수 있다. 캡핑막(420)은 후속 식각 공정들에 있어서, 실질적으로 식각 저지막으로 기능할 수 있다.
도 63을 참조하면, 제1 층간 절연막(425) 및 캡핑막(420)을 순차적으로, 부분적으로 식각하여 제1 불순물 영역들(401)을 노출시키는 그루브(groove)(427)를 형성할 수 있다. 그루브(427)는 도 54a에 표시된 상기 제2 방향을 따라 연장하며, 상기 제1 방향을 따라 복수로 형성될 수 있다.
일 실시예에 있어서, 상기 식각 공정에 의해 제1 불순물 영역(401)의 일부가 함께 제거될 수 있다. 이에 따라, 제1 및 제2 불순물 영역들(401, 403) 사이에 단차가 발생할 수 있으며, 후속 공정에서 형성되는 도전 라인 구조물(445) 및 도전 콘택(465)(도 61 참조)사이의 브릿지 또는 단락을 방지할 수 있다.
도 64를 참조하면, 제1 층간 절연막(425) 상에 그루브(427)를 채우는 제1 도전막(430)을 형성할 수 있다. 제1 도전막(430) 상에는 배리어 도전막(435) 및 제2 도전막(437)을 형성하고, 제2 도전막(437) 상에는 마스크 패턴(440)을 형성할 수 있다.
예를 들면, 제1 도전막(430)은 도핑된 폴리실리콘을 사용하여 형성될 수 있으며, 배리어 도전막(435)은 금속 질화물 또는 금속 실리사이드 질화물을 사용하여 형성될 수 있다. 제2 도전막(437)은 금속을 사용하여 형성될 수 있다. 제1 도전막(430), 배리어 도전막(435) 및 제2 도전막(437)은 예를 들면, 스퍼터링 공정, PVD 공정, 또는 ALD 공정 등을 통해 형성될 수 있다.
마스크 패턴(440)은 예를 들면, 실리콘 질화물을 포함하며, 상기 제2 방향으로 연장되는 라인 형상을 가질 수 있다. 마스크 패턴(440)의 폭은 그루브(427)의 폭보다 작을 수 있다.
도 65a 및 도 65b를 참조하면, 마스크 패턴(440)을 식각 마스크로 사용하여 제2 도전막(437), 배리어 도전막(435) 및 제1 도전막(430)을 순차적으로 식각할 수 있다. 이에 따라, 제1 불순물 영역(401) 상에 순차적으로 적층되는 제1 도전막 패턴(432), 배리어 도전막 패턴(436) 및 제2 도전막 패턴(438)이 형성될 수 있다. 설명의 편의를 위해, 도 65a에서 제1 층간 절연막(425) 및 캡핑막(420)의 도시는 생략되었다.
이에 따라, 제1 도전막 패턴(432), 배리어 도전막 패턴(436), 제2 도전막 패턴(438) 및 마스크 패턴(440)을 포함하며, 제1 불순물 영역(401) 상에서 상기 제2 방향을 따라 연장하는 도전라인 구조물(445)이 형성될 수 있다. 예시적인 실시예들에 따르면, 도전라인 구조물(445)는 비트 라인으로 제공될 수 있다.
일 실시예에 있어서, 도전라인 구조물(445)은 그루브(427) 보다 작은 폭을 가질 수 있다. 따라서, 도전라인 구조물(445)의 측벽은 그루브(427)의 측벽과 이격될 수 있다.
도 66을 참조하면, 도전라인 구조물(445)의 상기 측벽 상에 스페이서(447)를 형성할 수 있다. 예를 들면, 실리콘 질화물을 사용하여 제1 층간 절연막(425) 상에 도전라인 구조물(445)을 덮는 스페이서 막을 형성하고, 상기 스페이서 막을 이방성 식각하여 스페이서(447)를 형성할 수 있다.
이어서, 제1 층간 절연막(425) 상에 도전라인 구조물(445)을 덮는 제2 층간 절연막(450)을 형성할 수 있다. 제2 층간 절연막(450)은 그루브(427)의 나머지 부분을 채울 수 있다.
일 실시예에 있어서, CMP 공정을 통해 제2 층간 절연막(450)의 상부를 평탄화하여 마스크 패턴(440) 상면을 노출시킬 수 있다. 제2 층간 절연막(450)은 제1 층간 절연막(425)과 실질적으로 동일하거나 유사한 실리콘 산화물을 사용하여 형성될 수 있다.
도 67을 참조하면, 마스크 패턴(440) 및 제2 층간 절연막(450) 상에 예를 들면, 실리콘 계열 혹은 탄소 계열 SOH 물질을 사용하여 하드 마스크막(455)을 형성하고, 하드 마스크막(455) 상에 예를 들면, 도 13 내지 도 22를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 통해 마스크용 패턴 구조물을 형성할 수 있다.
이에 따라, 하드 마스크막(455) 상에 중간막(105)을 형성하고, 중간막(105) 상에 실질적으로 링 형상을 갖는 복수의 가이드 패턴들(120)을 형성할 수 있다. 중간막(105)의 상면 및 가이드 패턴들(120)의 표면을 따라 중성막(125)을 형성하고, 중성막(125) 상에 자기 정렬막을 형성할 수 있다.
상기 자기 정렬막에 포함된 예를 들면, PMMA를 포함하는 제1 고분자 유닛은 가이드 패턴(120)에 포함된 개구부 내부로 유도되어 제1 필라(131a)가 형성될 수 있다. 가이드 패턴(120) 외부의 이웃하는 제1 필라들(131a) 사이에서는 제2 필라(131b)가 형성될 수 있다. 이에 따라, 제1 필라(131a) 및 제2 필라(131b)를 포함하는 제1 자기 정렬 패턴(131)이 형성될 수 있다.
상기 자기 정렬막에 포함된 예를 들면, PS를 포함하는 제2 고분자 유닛은 상기 개구부의 주변부 및 가이드 패턴(120) 외부로 유도되어 제1 부분(141a) 및 제2 부분(141b)을 포함하는 제2 자기 정렬 패턴(141)을 형성할 수 있다.
예시적인 실시예들에 따르면, 제1 자기 정렬 패턴(131)은 제2 불순물 영역(403)과 적어도 부분적으로 중첩되도록 정렬될 수 있다. 예를 들면, 제1 자기 정렬 패턴들(131)은 도 65a에서 점선 원으로 표시된 홀 형성 지점(457) 마다 형성되어 소정의 그리드 형태로 배열될 수 있다.
일 실시예에 있어서, 도 27 내지 도 35, 도 36 내지 도 43, 또는 도 44 내지 도 51을 참조로 설명한 공정들을 수행하여 상기 마스크용 패턴 구조물을 형성할 수도 있다.
한편, 상기 마스크용 패턴 구조물은 예를 들면, 도 1 및 도 2, 도 3 및 도 4, 도 5 및 도 6, 도 7 및 도 8, 도 9 및 도 10, 또는 도 11 및 도 12를 참조로 설명한 바와 실질적으로 동일하거나 유사한 구성 및/또는 구조를 가질 수 있다.
도 68을 참조하면, 제2 층간 절연막(450)을 부분적으로 제거하여 제2 불순물 영역(403)을 적어도 부분적으로 노출시키는 콘택 홀(460)을 형성할 수 있다.
예시적인 실시예들에 따르면, 제1 자기 정렬 패턴들(131)을 제거하여 예비 홀들을 형성하고, 상기 예비 홀을 통해 중간막(105) 및 하드 마스크막(455)를 식각할 수 있다. 이에 따라, 하드 마스크막(455)은 상기 예비 홀이 연장되어 형성된 홀을 포함하는 하드 마스크로 변환될 수 있다.
이후, 상기 하드 마스크를 식각 마스크로 사용하여 제2 층간 절연막(450)을 부분적으로 식각하여 콘택 홀들(460)을 형성할 수 있다.
상기 하드 마스크, 제2 자기 정렬 패턴(140), 중성막(125), 가이드 패턴(120) 및 중간막(105)은 CMP 공정, 애싱 공정 및/또는 스트립 공정을 통해 제거될 수 있다.
도 69를 참조하면, 콘택 홀(460)을 채우며, 제2 불순물 영역(403)과 접촉하거나 전기적으로 연결되는 도전 콘택(465)을 형성할 수 있다. 도전 콘택(465) 상에는 예를 들면, 커패시터(480)를 형성할 수 있다. 이 경우, 도전 콘택(465)은 커패시터 콘택으로 기능할 수 있다.
예를 들면, 콘택 홀들(460) 채우는 도전막을 형성한 후, 상기 도전막의 상부를 예를 들면, CMP 공정을 통해 마스크 패턴(440)의 상면이 노출될 때까지 평탄화할 수 있다. 이에 따라, 각 콘택 홀(460) 내부에 제2 불순물 영역(403)과 접촉하는 도전 콘택(465)이 형성될 수 있다.
상기 도전막은 구리 또는 텅스텐과 같은 금속 물질을 사용하여 스퍼터링 공정, PVD 공정, ALD 공정, 또는 CVD 공정 등을 통해 형성될 수 있다. 일 실시예에 있어서, 상기 도전막은 전해 도금 혹은 무전해 도금을 통해 형성될 수도 있다. 일 실시예에 있어서, 콘택 홀(460) 내벽에 티타늄 질화물, 티타늄 등을 포함하는 배리어 도전막을 먼저 형성할 수도 있다.
이후, 도전 콘택(465)과 전기적으로 연결되는 커패시터(480)를 형성할 수 있다. 이에 따라, BCAT 구조를 갖는 디램(Dynamic Random Access Memory: DRAM) 장치가 제조될 수 있다.
예를 들면, 마스크 패턴(440), 제2 층간 절연막(450) 및 도전 콘택(465) 상에 식각 저지막(도시되지 않음) 및 몰드막(도시되지 않음)을 형성하고, 상기 몰드막 및 상기 식각 저지막의 일부를 제거하여 도전 콘택(465)의 상면을 노출시키는 커패시터 개구부(도시되지 않음)를 형성할 수 있다.
상기 커패시터 개구부의 내벽 및 상기 몰드막의 상면을 따라 하부 전극막을 형성할 수 있다. 상기 하부 전극막 상에 희생막(도시되지 않음)을 형성한 후, 상기 몰드막의 상면이 노출되도록 상기 희생막 및 하부 전극막의 상부를 평탄화할 수 있다. 이후, 상기 희생막 및 상기 몰드막을 제거함으로써, 하부 전극(470)을 형성할 수 있다.
이후, 상기 식각 저지막 및 하부 전극(470)의 표면을 따라 유전막(475)을 형성하고, 유전막(475) 상에 상부 전극(477)을 형성하여 커패시터(480)을 형성할 수 있다. 유전막(475)은 실리콘 산화물 또는 고유전율의 금속 산화물을 사용하여 형성될 수 있다. 하부 전극(470) 및 상부 전극(477)은 텅스텐, 텅스텐 질화물, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 텅스텐 질화물, 또는 루테늄 등과 같은 금속 혹은 금속 질화물을 사용하여 형성될 수 있다.
상술한 예시적인 실시예들에 따르면, 개구부를 포함하는 가이드 패턴들(120)을 미리 커패시터 콘택이 형성될 홀 형성 지점(457) 마다 형성하여, 그리드 뒤틀림 없이 콘택 홀들(460)을 형성할 수 있다. 따라서, 상기 디램 장치의 집적도가 증가하고, 셀 간격이 감소하더라도 정렬 오차를 억제하면서 상기 커패시터 콘택들을 형성할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 서로 이격된 링 형상의 가이드 패턴 및 블록 공중합체를 이용하여 다양한 반도체 장치의 콘택 홀 또는 채널 홀과 같은 홀들을 형성할 수 있다. 상기 홀 내부에는 도전성 콘택, 도전성 플러그, 또는 수직 채널과 같은 도전 패턴 또는 반도체 패턴이 형성될 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 300, 400: 기판 101: 도전 영역
102: 식각 대상막 103: 단차부
105: 중간막 106, 106a: 중간막 패턴
107: 노광 마스크 108: 투과부
110, 200: 희생막 패턴 115, 215, 217: 가이드 막
120, 121, 220, 225: 가이드 패턴 122, 210: 개구부
123a, 124a, 212, 223a: 제1 개구부
123b, 124b: 제2 개구부 125, 126, 226: 중성막
130, 131, 132, 133, 135, 136, 137, 138, 139, 232
: 제1 자기 정렬 패턴
140, 141, 142, 143, 145, 146, 147, 148, 149, 242
: 제2 자기 정렬 패턴
140a, 142a, 242a: 제1 부분 140b, 142b, 242b: 제2 부분
150: 예비 홀 160, 161: 홀
170: 매립 구조물 212a: 리세스
301: 불순물 영역 302: 층간 절연막
304: 희생막 306: 층간 절연막 패턴
308: 희생막 패턴 305: 몰드 구조물
310: 하드 마스크막 312: 하드 마스크
315: 채널 홀 320: 유전막 구조물
325: 채널 330: 제1 매립막 패턴
335: 리세스 340: 패드
350: 트렌치 360: 갭
370: 게이트 전극 380: 제2 매립막 패턴
390: 상부 절연막 393: 비트 라인 콘택
395: 비트 라인 401: 제1 불순물 영역
403: 제2 불순물 영역 402: 소자 분리막
405: 액티브 패턴 409: 게이트 트렌치
412: 게이트 절연막 414: 게이트 전극
416: 게이트 마스크 418: 게이트 구조물
420: 캡핑막 425: 제1 층간 절연막
427: 그루브 430: 제1 도전막
432: 제1 도전막 패턴 435: 배리어 도전막
436: 배리어 도전막 패턴 437: 제2 도전막
438: 제2 도전막 패턴 440: 마스크 패턴
445: 도전 라인 구조물 447: 스페이서
450: 제2 층간 절연막 455: 하드 마스크막
457: 홀 형성 지점 460: 콘택 홀
465: 도전 콘택 470: 하부 전극
475: 유전막 477: 상부 전극
480: 커패시터

Claims (35)

  1. 식각 대상막 상에 제1 개구부를 포함하는 링 형상을 가지며 물리적으로 서로 이격된 복수의 가이드 패턴들을 형성하고;
    상기 식각 대상막 및 상기 가이드 패턴 상에 상기 제1 개구부를 채우는 자기 정렬막을 형성하고;
    상기 자기 정렬막 중 상기 제1 개구부의 내부 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 부분을 일부 제거하여 예비 홀을 형성하고; 그리고
    상기 예비 홀을 통해 상기 식각 대상막을 부분적으로 식각하는 것을 포함하고,
    상기 자기 정렬막은 서로 상이한 제1 고분자 유닛 및 제2 고분자 유닛이 공중합된 블록 공중합체를 사용하여 형성되며,
    상기 식각 대상막 상에 상기 제1 개구부를 채우는 상기 자기 정렬막을 형성하는 것은,
    상기 제1 개구부의 중앙부 및 이웃하는 상기 가이드 패턴들 사이에 상기 제1 고분자 유닛이 자기 조립된 제1 자기 정렬 패턴, 및 상기 제1 자기 정렬 패턴이 형성된 부분을 제외한 상기 식각 대상막 부분 상에 상기 제2 고분자 유닛이 자기 조립된 제2 자기 정렬 패턴을 형성하는 것을 포함하고,
    상기 제1 자기 정렬 패턴은 상기 제1 개구부의 상기 중앙부에 자기 조립된 제1 필라, 및 이웃하는 상기 가이드 패턴들 사이에 자기 조립된 제2 필라를 포함하며,
    복수의 상기 제2 필라들이 하나의 상기 가이드 패턴 또는 하나의 상기 제1 필라의 주변을 둘러싸는 홀 형성 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 제2 자기 정렬 패턴은 상기 제1 개구부의 주변부에 자기 조립되는 제1 부분 및 상기 가이드 패턴의 외부에 자기 조립되는 제2 부분으로 분리되는 홀 형성 방법.
  6. 제5항에 있어서, 상기 제2 자기 정렬 패턴의 상기 제1 부분은 상기 제1 자기 정렬 패턴의 상기 제1 필라를 감싸는 링 형상으로 형성되며,
    상기 제1 자기 정렬 패턴의 상기 제2 필라들은 상기 제2 자기 정렬 패턴의 상기 제2 부분 내에 매립되는 홀 형성 방법.
  7. 제1항에 있어서, 상기 예비 홀을 형성하는 것은 상기 제1 필라 및 상기 제2 필라들을 제거하는 것을 포함하는 홀 형성 방법.
  8. 삭제
  9. 제1항에 있어서, 상기 자기 정렬막을 형성하기 전에 상기 식각 대상막 및 상기 가이드 패턴의 표면들을 따라 중성막을 형성하는 것을 더 포함하는 홀 형성 방법.
  10. 제1항에 있어서, 상기 가이드 패턴들을 형성하는 것은,
    상기 식각 대상막 상에 복수의 기둥 형상의 희생막 패턴들을 형성하고;
    상기 식각 대상막 및 상기 희생막 패턴들의 표면을 따라 가이드 막을 형성하고;
    상기 가이드 막을 부분적으로 제거하여 상기 희생막 패턴의 측벽을 감싸는 상기 가이드 패턴을 형성하고; 그리고
    상기 희생막 패턴을 제거하는 것을 포함하는 홀 형성 방법.
  11. 삭제
  12. 제1항에 있어서, 상기 가이드 패턴들을 형성하는 것은,
    상기 식각 대상막 상에 중간막을 형성하고;
    상기 중간막 상에 복수의 기둥 형상의 희생막 패턴들을 형성하고;
    상기 희생막 패턴들을 사용하여 상기 중간막을 부분적으로 식각하여 복수의 기둥 형상의 중간막 패턴들을 형성하고;
    상기 희생막 패턴들을 제거하고;
    상기 식각 대상막 및 상기 중간막 패턴들의 표면을 따라 가이드 막을 형성하고;
    상기 가이드 막을 부분적으로 제거하여 상기 중간막 패턴의 측벽을 감싸는 상기 가이드 패턴을 형성하고; 그리고
    상기 중간막 패턴을 제거하는 것을 포함하는 홀 형성 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1항에 있어서, 상기 가이드 패턴을 형성하는 것은
    상기 식각 대상막 상에 복수의 개구부들을 포함하는 희생막 패턴을 형성하고;
    상기 개구부의 측벽 및 저면 상에 가이드 막을 형성하고;
    상기 개구부의 상기 저면 상에 형성된 상기 가이드 막 부분을 제거하여 상기 개구부의 상기 측벽 상에 형성된 상기 가이드 패턴을 형성하고; 그리고
    상기 희생막 패턴을 제거하는 것을 포함하는 홀 형성 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020140115954A 2014-09-02 2014-09-02 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 KR102302704B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140115954A KR102302704B1 (ko) 2014-09-02 2014-09-02 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US14/687,453 US9627201B2 (en) 2014-09-02 2015-04-15 Methods of forming holes using mask pattern structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140115954A KR102302704B1 (ko) 2014-09-02 2014-09-02 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20160027653A KR20160027653A (ko) 2016-03-10
KR102302704B1 true KR102302704B1 (ko) 2021-09-15

Family

ID=55403318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140115954A KR102302704B1 (ko) 2014-09-02 2014-09-02 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9627201B2 (ko)
KR (1) KR102302704B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935588B (zh) * 2017-12-18 2020-12-29 联华电子股份有限公司 存储器及其制作方法
CN111564364B (zh) 2018-03-23 2023-05-02 联华电子股份有限公司 图案化方法
CN110828301B (zh) * 2018-08-09 2023-02-28 长鑫存储技术有限公司 用于形成图形的方法
CN113471148B (zh) * 2021-07-01 2022-07-22 长鑫存储技术有限公司 半导体结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073974A (ja) 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014078540A (ja) 2012-10-09 2014-05-01 Toshiba Corp 自己組織化パターンの形成方法
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579278B2 (en) 2006-03-23 2009-08-25 Micron Technology, Inc. Topography directed patterning
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9183870B2 (en) 2007-12-07 2015-11-10 Wisconsin Alumni Research Foundation Density multiplication and improved lithography by directed block copolymer assembly
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8119017B2 (en) 2008-06-17 2012-02-21 Hitachi Global Storage Technologies Netherlands B.V. Method using block copolymers for making a master mold with high bit-aspect-ratio for nanoimprinting patterned magnetic recording disks
US8187480B2 (en) 2008-11-13 2012-05-29 Seagate Technology, Llc Ultra thin alignment walls for di-block copolymer
US8486613B2 (en) 2008-12-12 2013-07-16 Samsung Electronics Co., Ltd. Method of manufacturing nano-structure and method of manufacturing a pattern using the method
US8691925B2 (en) 2011-09-23 2014-04-08 Az Electronic Materials (Luxembourg) S.A.R.L. Compositions of neutral layer for directed self assembly block copolymers and processes thereof
US9005877B2 (en) 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
US9305800B2 (en) * 2014-02-20 2016-04-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly including lithographically-printable assist features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073974A (ja) 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014078540A (ja) 2012-10-09 2014-05-01 Toshiba Corp 自己組織化パターンの形成方法
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク

Also Published As

Publication number Publication date
KR20160027653A (ko) 2016-03-10
US9627201B2 (en) 2017-04-18
US20160064235A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR102549967B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US11968835B2 (en) Vertical type semiconductor devices and methods of manufacturing the same
KR102280471B1 (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US8878272B2 (en) Semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region
US10096603B2 (en) Method of fabricating semiconductor device
USRE44473E1 (en) Method for fabricating semiconductor device with vertical channel transistor
US11778826B2 (en) Vertical memory devices
US9779941B2 (en) Methods of forming patterns of semiconductor devices
KR102302704B1 (ko) 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR20150026781A (ko) 플래시 메모리 구조물 및 이의 형성 방법
TWI455290B (zh) 記憶體元件及其製造方法
KR20210047032A (ko) 반도체 장치 및 그 제조 방법
US9997525B2 (en) Semiconductor devices and methods of fabricating the same
KR20100107548A (ko) 절연막 패턴 형성 방법
US7749846B2 (en) Method of forming contact structure and method of fabricating semiconductor device using the same
US10101660B2 (en) Methods of forming patterns of semiconductor devices
CN102044495A (zh) 制造具有掩埋栅极的半导体器件的方法
CN104425385B (zh) 嵌入式存储元件的制造方法
KR20210014440A (ko) 수직형 메모리 장치 및 그 제조 방법
KR20160043263A (ko) 수직형 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant