KR102549967B1 - 수직형 메모리 장치 및 그 제조 방법 - Google Patents

수직형 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102549967B1
KR102549967B1 KR1020170155722A KR20170155722A KR102549967B1 KR 102549967 B1 KR102549967 B1 KR 102549967B1 KR 1020170155722 A KR1020170155722 A KR 1020170155722A KR 20170155722 A KR20170155722 A KR 20170155722A KR 102549967 B1 KR102549967 B1 KR 102549967B1
Authority
KR
South Korea
Prior art keywords
impurity region
channel
sacrificial layer
layer
memory device
Prior art date
Application number
KR1020170155722A
Other languages
English (en)
Other versions
KR20190058079A (ko
Inventor
카나모리코지
손영환
유병관
정은택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170155722A priority Critical patent/KR102549967B1/ko
Priority to US16/118,647 priority patent/US10559591B2/en
Priority to SG10201911469VA priority patent/SG10201911469VA/en
Priority to EP18200730.2A priority patent/EP3486951B1/en
Priority to JP2018217443A priority patent/JP7292027B2/ja
Priority to CN201811381116.9A priority patent/CN109817633A/zh
Publication of KR20190058079A publication Critical patent/KR20190058079A/ko
Priority to US16/730,276 priority patent/US10854632B2/en
Application granted granted Critical
Publication of KR102549967B1 publication Critical patent/KR102549967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

수직형 메모리 장치는, 기판의 상면에 수직한 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 불순물 영역들, 상기 제3 불순물 영역 상에서 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물, 상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 상기 제2 및 제3 불순물 영역들, 및 상기 제1 불순물 영역의 상부를 관통하는 채널, 및 상기 채널의 외측벽의 일부 및 저면을 커버하는 전하 저장 구조물을 포함할 수 있으며, 상기 채널은 상기 제2 불순물 영역의 측벽과 직접 접촉할 수 있다.

Description

수직형 메모리 장치 및 그 제조 방법{VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME}
본 발명은 수직형 메모리 장치 및 그 제조 방법에 관한 것이다.
VNAND 플래시 메모리 장치의 몰드에 포함되는 층들의 개수가 증가함에 따라서, 이들을 관통하여 기판 상면을 노출시키는 채널 홀이 휘어질 수 있다. 이에 따라, 상기 채널 홀의 측벽에 ONO 막 및 채널을 형성한 후, 스페이서를 식각 마스크로 사용하는 건식 식각 공정을 통해 상기 기판 상면의 상기 ONO 막 부분을 제거함으로써, 상기 채널을 상기 기판에 전기적으로 연결시키는 것이 어려워지고 있다.
본 발명의 일 과제는 우수한 전기적 특성을 갖는 수직형 메모리 장치를 제공하는 것이다.
본 발명의 다른 과제는 우수한 전기적 특성을 갖는 수직형 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 수직형 메모리 장치는, 기판의 상면에 수직한 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 불순물 영역들, 상기 제3 불순물 영역 상에서 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물, 상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 상기 제2 및 제3 불순물 영역들, 및 상기 제1 불순물 영역의 상부를 관통하는 채널, 및 상기 채널의 외측벽의 일부 및 저면을 커버하는 전하 저장 구조물을 포함할 수 있으며, 상기 채널은 상기 제2 불순물 영역의 측벽과 직접 접촉할 수 있다.
본 발명의 일 과제를 달성하기 위한 다른 예시적인 실시예들에 따른 수직형 메모리 장치는, 기판의 상면에 수직한 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 불순물 영역들, 상기 제3 불순물 영역 상에서 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물, 상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 및 상기 제2 및 제3 불순물 영역들을 관통하여, 적어도 일부가 상기 제2 불순물 영역에 접촉하는 채널, 상기 채널의 외측벽의 일부를 커버하는 전하 저장 구조물, 및 상기 제1 및 제3 불순물 영역들 사이에 형성되어 상기 제2 불순물 영역의 측벽과 접촉하며, 상기 제3 불순물 영역의 가장자리 저면에 접촉하여 이를 지지하는 지지 패턴을 포함할 수 있다.
본 발명의 일 과제를 달성하기 위한 또 다른 예시적인 실시예들에 따른 수직형 메모리 장치는, 기판 상에 형성되어 불순물이 도핑된 폴리실리콘을 포함하는 불순물 영역 구조물, 상기 불순물 영역 구조물 상에서 상기 기판의 상면에 수직한 제1 방향을 따라 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물, 상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물 및 상기 불순물 영역 구조물의 적어도 일부를 관통하며, 그 외측벽의 제1 부분이 상기 불순물 영역 구조물에 직접 접촉하는 채널, 및 상기 불순물 영역 구조물에 직접 접촉하지 않는 상기 채널 외측벽의 제2 부분 및 저면을 커버하는 전하 저장 구조물을 포함할 수 있다.
본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법에서, 기판 상에 제1 식각 저지막, 제1 희생막, 및 제2 식각 저지막을 순차적으로 형성하고, 상기 제2 식각 저지막 상에 교대로 반복적으로 적층된 절연막 및 제2 희생막을 포함하는 몰드를 형성하고, 상기 몰드, 상기 제2 식각 저지막, 상기 제1 희생막, 및 상기 제1 식각 저지막 상부를 관통하는 채널, 및 상기 채널의 외측벽 및 저면을 커버하는 전하 저장 구조물을 형성하고, 상기 몰드 및 상기 제2 식각 저지막을 관통하여 상기 제1 희생막을 노출시키는 개구를 형성하고, 상기 개구를 통해 상기 제1 희생막을 제거함으로써, 상기 전하 저장 구조물의 일부를 노출시키는 갭을 형성하고, 상기 노출된 전하 저장 구조물 일부를 제거하여 상기 채널의 외측벽 일부를 노출시키고, 상기 노출된 채널 외측벽에 접촉하며 상기 갭을 채우는 충전 패턴을 형성하고, 상기 제2 희생막을 게이트 전극으로 대체할 수 있다.
본 발명의 다른 과제를 달성하기 위한 다른 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법에서, 기판 상에 제1 불순물 영역 및 제1 희생막을 형성하고, 이온 주입 공정을 통해 상기 제1 희생막의 일부에 불순물을 도핑하여 지지 패턴을 형성하고, 상기 제1 희생막 및 지지 패턴 상에 교대로 반복적으로 적층된 절연막 및 제2 희생막을 포함하는 몰드를 형성하고, 상기 몰드, 상기 제1 희생막, 및 상기 제1 불순물 영역의 상부를 관통하는 채널, 및 상기 채널의 외측벽 및 저면을 커버하는 전하 저장 구조물을 형성하고, 상기 몰드 및 상기 제2 식각 저지막을 관통하여 상기 제1 희생막 및 상기 지지 패턴을 노출시키는 개구를 형성하고, 상기 개구를 통해 상기 제1 희생막을 제거함으로써, 상기 전하 저장 구조물의 일부를 노출시키는 갭을 형성하고, 상기 노출된 전하 저장 구조물 일부를 제거하여 상기 채널의 외측벽 일부를 노출시키고, 상기 노출된 채널 외측벽에 접촉하며 상기 갭을 채우는 제2 불순물 영역을 형성하고, 상기 제2 희생막을 게이트 전극으로 대체할 수 있다.
예시적인 실시예들에 따른 수직형 메모리 장치에서, 게이트 전극이 적층되는 층수가 증가하더라도, 이를 관통하는 채널과 CSL이 서로 전기적으로 잘 연결될 수 있다.
도 1 내지 3은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 단면도들이다.
도 4 내지 도 19는 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법의 단계들을 설명하기 위한 평면도들 및 단면도들이다.
도 20은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 단면도이다.
도 21은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 수직형 메모리 장치 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1 내지 3은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 평면도 및 단면도들이다. 구체적으로, 도 1은 평면도이고, 도 2는 도 1의 A-A'선을 따라 절단한 단면도이며, 도 3은 도 2의 X 영역의 확대 단면도이다.
이하에서는 기판 상면에 실질적으로 수직한 방향을 제1 방향으로 정의하고, 상기 기판 상면에 평행하고 서로 교차하는 두 방향들을 각각 제2 및 제3 방향들로 정의한다. 예시적인 실시예들에 있어서, 상기 제1 및 제2 방향들은 서로 직교할 수 있다.
도 1 내지 3을 참조하면, 상기 수직형 메모리 장치는 기판(100) 상에 형성된 불순물 영역 구조물, 지지 패턴(140), 게이트 전극 구조물, 절연 패턴 구조물, 전하 저장 구조물(230), 및 채널(240)을 포함할 수 있다. 또한, 상기 수직형 메모리 장치는 확산 방지 패턴(125), 제1 충전 패턴(250), 캐핑 패턴(260), 제2 블로킹 패턴(350), 제2 스페이서(390), 공통 소스 라인(CSL)(400), 콘택 플러그(420), 비트 라인(440), 및 제1 내지 제3 층간 절연막들(270, 410, 430)을 더 포함할 수 있다.
기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄과 같은 반도체 물질, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예들에 따르면, 기판(100)은 실리콘-온-인슐레이터(SOI) 기판 또는 게르마늄-온-인슐레이터(GOI) 기판일 수 있다.
상기 불순물 영역 구조물은 기판(100) 상에 순차적으로 적층된 제1 내지 제3 불순물 영역들(110, 320, 150)을 포함할 수 있다.
제1 불순물 영역(110)은 기판(100) 상면에 접촉할 수 있으며, 제2 불순물 영역(320) 형성을 위한 제1 갭(310, 도 13 참조) 형성 시, 기판(100)의 식각을 저지하는 역할을 수행할 수 있으므로, 제1 식각 저지막(110)으로 지칭될 수도 있다.
일 실시예에 있어서, 제1 불순물 영역(110)은 인, 비소 등과 같은 N형 불순물, 및 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 이때, 상기 N형 불순물은 예를 들어, 1x1018cm-3 내지 1x1020cm-3의 높은 도핑 농도를 가질 수 있다. 다른 실시예에 있어서, 제1 불순물 영역(110)은 인, 비소 등과 같은 N형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
또 다른 실시예에 있어서, 제1 불순물 영역(110)은 붕소, 알루미늄 등과 같은 P형 불순물, 및 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 이때, 상기 P형 불순물은 예를 들어, 1x1016cm-3 내지 1x1018cm-3의 도핑 농도를 가질 수 있다. 또 다른 실시예에 있어서, 제1 불순물 영역(110)은 붕소, 알루미늄 등과 같은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
제2 불순물 영역(320)은 제1 불순물 영역(110) 상면에 접촉할 수 있으며, 제1 갭(310)를 채우도록 형성되므로, 제2 충전 패턴(320)으로 지칭될 수도 있다. 경우에 따라서, 제1 갭(310)의 일부가 채워지지 않을 수도 있으며, 이때 제2 불순물 영역(320) 내부에는 에어 갭(330)이 형성될 수도 있다.
제2 불순물 영역(320)은 제1 불순물 영역(110)에 도핑된 불순물과 동일한 도전형의 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 즉, 제1 불순물 영역(110)이 N형 불순물을 포함하는 경우, 제2 불순물 영역(320)은 N형 불순물이 도핑된 폴리실리콘을 포함할 수 있으며, 상기 N형 불순물은 예를 들어, 1x1018cm-3 내지 1x1020cm-3의 도핑 농도를 가질 수 있다. 제1 불순물 영역(110)이 P형 불순물을 포함하는 경우, 제2 불순물 영역(320)은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있으며, 상기 P형 불순물은 예를 들어, 1x1016cm-3 내지 1x1018cm-3의 도핑 농도를 가질 수 있다.
제3 불순물 영역(150)은 제2 불순물 영역(320) 상면에 접촉할 수 있으며, 제1 갭(310) 형성 시, 상부의 절연 패턴(165)의 식각을 저지하는 역할을 수행할 수 있으므로, 제2 식각 저지막(150)으로 지칭될 수도 있다.
예시적인 실시예들에 있어서, 채널(240)의 외측벽에 대향하는 제3 불순물 영역(150)의 측벽의 적어도 일부는 제2 불순물 영역(320)에 접촉할 수 있다. 즉, 채널(240)의 외측벽에 접촉하는 제2 불순물 영역(320)의 가장자리 부분은 제3 불순물 영역(150) 하부에 형성된 제2 불순물 영역(320) 부분에 비해 상기 제1 방향을 따라 상하부로 돌출되어 제3 불순물 영역(150)의 측벽에 접촉할 수 있다. 이때, 제2 불순물 영역(320)의 상기 가장자리 부분의 상면은 채널(240)로부터 멀어질수록 점차 높아질 수 있으며, 상기 부분의 하면은 채널(240)로부터 멀어질수록 점차 낮아질 수 있다.
예시적인 실시예들에 있어서, 제3 불순물 영역(150)은 탄소, 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 이때, 제3 불순물 영역(150)에 도핑된 상기 N형 혹은 P형 불순물은 제2 불순물 영역(320)에 도핑된 불순물의 도전형과 동일할 수 있다.
지지 패턴(140)은 제1 불순물 영역(110) 상에 형성되어 제2 불순물 영역(320)과 동일한 층에 형성될 수 있다. 지지 패턴(140)은 제3 불순물 영역(150)의 가장자리 저면에 접촉하여, 제1 갭(310) 형성 시, 상부의 구조물들이 무너지지 않도록 이들을 지지하는 역할을 수행할 수 있다.
예시적인 실시예들에 있어서, 지지 패턴(140)은 상기 게이트 전극 구조물 및 CSL(400) 형성을 위한 개구(290, 도 10 및 11 참조)가 형성되는 영역에 오버랩되도록 형성될 수 있다. 개구(290)는 상기 제2 방향으로 연장되고 상기 제3 방향을 따라 복수 개로 형성될 수 있으며, 이에 따라 지지 패턴(140)은 상기 제2 방향으로 하나 혹은 복수 개로 형성될 수 있고, 또한 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 지지 패턴(140)은 상면에서 보았을 때 직사각형, 원형, 타원형, 다각형 등 다양한 형상을 가질 수 있다.
일 실시예에 있어서, 지지 패턴(140)은 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 다른 실시예에 있어서, 지지 패턴(140)은 탄소, 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
확산 방지 패턴(125)은 제1 식각 저지막(110)과 지지 패턴(140) 사이에 형성될 수 있다. 확산 방지 패턴(125)은 제1 불순물 영역(110) 상에 형성되어 이로부터 불순물이 상부로 확산되는 것을 방지하는 확산 방지막(120, 도 5 참조)의 일부가, 제1 갭(310)에 의해 노출된 전하 저장 구조물(230) 부분의 식각 공정(도 14 참조) 후 잔류한 것이다. 이에 따라, 확산 방지 패턴(125)은 지지 패턴(140)의 상기 제3 방향으로의 가운데 부분의 저면을 커버할 수 있다.
확산 방지 패턴(125)은 예를 들어, 실리콘 산화물과 같은 산화물, 혹은 예를 들어 실리콘 질화물과 같은 질화물을 포함할 수 있다.
상기 게이트 전극 구조물은 제3 불순물 영역(150) 상에 상기 제1 방향을 따라 서로 이격된 복수 개의 층들에 각각 형성된 복수 개의 게이트 전극들을 포함할 수 있다. 또한, 상기 게이트 전극 구조물은 상기 제2 방향으로 연장될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 즉, 동일한 층에서 상기 제2 방향으로 각각 연장되는 상기 게이트 전극 구조물들은 상기 제2 방향으로 연장되는 개구(290)에 의해 서로 이격될 수 있다.
예시적인 실시예들에 있어서, 개구(290) 내부에는 상기 제2 방향으로 연장되는 CSL(400)이 형성될 수 있으며, CSL(400)의 상기 제3 방향으로의 양 측벽에는 제2 스페이서(390)가 형성될 수 있다. 예시적인 실시예들에 있어서, CSL(400)의 저면은 제1 불순물 영역(110) 및 지지 패턴(140)과 접촉하여 이들에 의해 커버될 수 있다.
CSL(400)은 금속, 금속 질화물 및/또는 금속 실리사이드를 포함할 수 있고, 제2 스페이서(390)는 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
상기 각 게이트 전극 구조물들은 제3 불순물 영역(150) 상에 상기 제1 방향을 따라 순차적으로 적층된 하나 이상의 제1 게이트 전극(382), 복수의 제2 게이트 전극들(384), 및 하나 이상의 제3 게이트 전극(386)을 포함할 수 있다.
도 2에서는 1개의 층에 형성된 제1 게이트 전극(382), 5개의 층들에 형성된 제2 게이트 전극(384), 및 2개의 층들에 형성된 제3 게이트 전극(386)이 도시되어 있으나, 본 발명의 개념은 이에 한정되지 않는다. 예를 들어, 제1 게이트 전극(382)은 2개의 층들에 각각 형성될 수도 있으며, 제2 게이트 전극(384)은 5개의 층들보다 훨씬 많은 층들에 각각 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 게이트 전극(382)은 그라운드 선택 라인(GSL) 기능을 수행할 수 있고, 제2 게이트 전극(384)은 워드 라인 기능을 수행할 수 있으며, 제3 게이트 전극(386)은 스트링 선택 라인(SSL) 기능을 수행할 수 있다. 이때, 제1 게이트 전극(382) 및/또는 제3 게이트 전극(386)에 인접한 층들에 형성된 일부 제2 게이트 전극들(384)은 더미 워드 라인으로 사용될 수도 있다.
제1 게이트 전극(382)은 상기 제2 방향으로 연장되는 제1 게이트 도전 패턴(372), 및 이의 상면 및 저면과 일부 측벽을 커버하는 제1 게이트 배리어 패턴(362)을 포함할 수 있고, 제2 게이트 전극(384)은 상기 제2 방향으로 연장되는 제2 게이트 도전 패턴(374), 및 이의 상면 및 저면과 일부 측벽을 커버하는 제2 게이트 배리어 패턴(364)을 포함할 수 있으며, 제3 게이트 전극(386)은 상기 제2 방향으로 연장되는 제3 게이트 도전 패턴(376), 및 이의 상면 및 저면과 일부 측벽을 커버하는 제3 게이트 배리어 패턴(366)을 포함할 수 있다.
제1 내지 제3 게이트 도전 패턴들(372, 374, 376)은 예를 들어, 텅스텐, 티타늄, 탄탈륨, 백금 등의 전기 저항이 낮은 금속을 포함할 수 있으며, 제1 내지 제3 게이트 배리어 패턴들(362, 364, 366)은 예를 들어, 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물을 포함할 수 있다.
상기 절연 패턴 구조물은 제3 불순물 영역(150) 상에 상기 제1 방향을 따라 순차적으로 적층된 복수의 절연 패턴들(165)을 포함할 수 있다. 각 절연 패턴들(165)은 제3 불순물 영역(150) 상면과 제1 게이트 전극(382) 사이, 상기 제1 방향으로 서로 이웃하는 제1 내지 제3 게이트 전극들(382, 384, 386) 사이, 및 제3 게이트 전극(386) 상부에 형성될 수 있다.
예시적인 실시예들에 있어서, 복수의 층들에 각각 형성된 절연 패턴들(165)은 상기 제2 방향으로 연장될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성되어 개구(290)에 의해 서로 이격될 수 있다. 절연 패턴들(165)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
복수의 절연 패턴들(165) 중에서 일부는 다른 것들에 비해 더 큰 두께를 가질 수 있다. 예를 들어, 최상층에 형성된 절연 패턴(165)은 다른 절연 패턴들(165)에 비해 더 큰 두께를 가질 수 있으나, 본 발명의 개념은 이에 한정되지는 않는다.
채널(240)은 기판(100) 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 제2 및 제3 불순물 영역들(320, 150), 및 제1 불순물 영역(110)의 상부를 관통할 수 있으며, 컵(cup) 형상을 가질 수 있다. 예시적인 실시예들에 있어서, 채널(240)의 외측벽의 제1 부분은 제2 불순물 영역(320)과 직접 접촉할 수 있다.
채널(240)은 상기 제2 및 제3 방향들을 따라 각각 복수 개로 형성될 수 있으며, 이에 따라 채널 어레이가 정의될 수 있다. 예시적인 실시예들에 있어서, 상기 채널 어레이는 상기 제2 방향을 따라 복수 개로 형성된 채널들(240)을 포함하는 제1 채널 열과, 상기 제2 방향을 따라 복수 개로 형성된 채널들(240)을 포함하면서 상기 제3 방향으로 상기 제1 채널 열과 일정한 간격으로 이격된 제2 채널 열을 포함할 수 있으며, 상기 제1 및 제2 채널 열들은 상기 제3 방향을 따라 교대로 배치될 수 있다. 이때, 상기 제1 채널 열에 포함된 채널들(240)은 상기 제2 채널 열에 포함된 채널들(240)로부터 상기 제2 방향과 예각을 이루는 방향에 각각 위치할 수 있다. 도 1에서는, 이웃하는 2개의 CSL들(400) 사이에 상기 제3 방향을 따라 2개의 제1 채널 열들 및 2개의 제2 채널 열들이 서로 교대로 배치된 것이 도시되어 있는데, 본 발명의 개념은 이에 한정되지는 않는다.
채널(240)은 예를 들어, 불순물이 도핑되지 않은 폴리실리콘, 혹은 N형 혹은 P형 불순물이 약하게 도핑된 폴리실리콘을 포함할 수 있다.
전하 저장 구조물(230)은 채널(240)의 외측벽의 일부 및 저면을 커버할 수 있다. 예시적인 실시예들에 있어서, 전하 저장 구조물(230)은 제2 불순물 영역(320)과 직접 접촉하는 채널(240) 외측벽의 상기 제1 부분을 제외한 나머지 채널(240)의 외측벽 부분(이하에서는 제2 부분으로 지칭한다), 및 그 저면을 커버할 수 있다.
이에 따라, 전하 저장 구조물(230)은 제2 불순물 영역(320)보다 높게 형성된 제3 부분, 및 제2 불순물 영역(320)보다 낮게 형성되어 상기 제3 부분과 상기 제1 방향으로 서로 이격된 제4 부분을 포함할 수 있다. 이때, 전하 저장 구조물(230)의 상기 제4 부분은 채널(240)의 저면 및 하부 외측벽을 커버할 수 있으며, 제1 식각 저지막(110)의 상부를 관통할 수 있다.
예시적인 실시예들에 있어서, 전하 저장 구조물(230)의 상기 제3 부분의 저면 및 상기 제4 부분의 상면은 각각 제2 불순물 영역(320)의 상기 가장자리 부분에 접촉할 수 있다. 제2 불순물 영역(320)의 상기 가장자리 부분의 형상에 따라, 전하 저장 구조물(230)의 상기 제3 부분의 저면은 채널(240)로부터 멀어질수록 점차 높아질 수 있으며, 상기 제4 부분의 상면은 채널(240)로부터 멀어질수록 점차 낮아질 수 있다.
도 3에 도시된 바와 같이, 전하 저장 구조물(230)의 상기 제3 부분의 하부는 제3 불순물 영역(150)의 상면 및 저면 사이의 높이에 형성될 수 있으며, 이하에서는 이를 돌출부(235)로 지칭하기로 한다. 돌출부(235)는 채널(240)의 외측벽 및 제2 불순물 영역(320)의 상기 가장자리 부분 상면에 접촉하면서, 제3 불순물 영역(150)에 부분적으로 접촉할 수 있다.
이에 따라, 전하 저장 구조물(230)의 돌출부(235)는 각각 도전성을 갖는 폴리실리콘을 포함하는 채널(240), 및 제2 및 제3 불순물 영역들(320, 150) 사이에 형성될 수 있으며, 이에 따라 기생 커패시턴스가 발생할 수 있다. 하지만 예시적인 실시예들에 있어서, 제3 불순물 영역(150)은 대략 5nm 내지 50nm의 작은 두께를 가질 수 있으며, 이에 따라 전하 저장 구조물(230)의 돌출부(235)는 상기 제1 방향을 따라 작은 길이를 가질 수 있다. 결국, 전하 저장 구조물(230)의 돌출부(235)에 의해 발생하는 기생 커패시턴스는 크지 않을 수 있다.
전하 저장 구조물(230)은 채널(240)의 외측벽으로부터 상기 수평 방향을 따라 순차적으로 적층된 터널 절연 패턴(220), 전하 저장 패턴(210) 및 제1 블로킹 패턴(200)을 포함할 수 있다.
터널 절연 패턴(220) 및 제1 블로킹 패턴(200)은 각각 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 전하 저장 패턴(210)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
제1 충전 패턴(250)은 채널(240)이 형성하는 내부 공간을 채울 수 있다. 즉, 필라 형상의 제1 충전 패턴(250)의 저면 및 측벽은 채널(240)에 의해 감싸질 수 있다. 제1 충전 패턴(250)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
캐핑 패턴(260)은 제1 충전 패턴(250), 채널(240), 및 전하 저장 구조물(230)의 상면에 접촉할 수 있으며, 예를 들어, N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
한편, 캐핑 패턴(260) 및 최상층 절연 패턴(165) 상에는 제1 층간 절연막(270)이 형성되어 제2 블로킹 패턴(350)의 상부 측벽을 커버할 수 있다.
제1 층간 절연막(270), CSL(400), 제2 스페이서(390), 및 제2 블로킹 패턴(350) 상부에는 제2 층간 절연막(410)이 형성될 수 있다. 콘택 플러그(420)는 제1 및 제2 층간 절연막들(270, 410)을 관통하여 캐핑 패턴(260)의 상면에 접촉할 수 있다. 제2 층간 절연막(410) 및 콘택 플러그(420) 상에는 제3 층간 절연막(430)이 형성될 수 있으며, 비트 라인(440)은 제3 층간 절연막(430)을 관통할 수 있다. 예시적인 실시예들에 있어서, 비트 라인(440)은 상기 제3 방향으로 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.
콘택 플러그(420) 및 비트 라인(440)은 예를 들어, 구리, 알루미늄, 텅스텐, 티타늄, 탄탈륨 등의 금속을 및/또는 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물 등의 금속 질화물을 포함할 수 있으며, 제1 내지 제3 층간 절연막들(270, 410, 430)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
한편, 제2 블로킹 패턴(350)은 각 게이트 전극들(382, 384, 386)의 상면, 저면 및 일부 측벽과, 각 절연 패턴들(165)의 측벽 상에 형성될 수 있다. 제2 블로킹 패턴(350)은 전하 저장 구조물(230)의 측벽과도 접촉할 수 있다. 예시적인 실시예들에 있어서, 제2 블로킹 패턴(350)은 예를 들어, 알루미늄 산화물, 하프늄 산화물, 등의 금속 산화물을 포함할 수 있다.
상기 수직형 메모리 장치에서, 채널(240)은 제1 불순물 영역(110) 상면에 접촉하는 제2 불순물 영역(320)과 직접 접촉할 수 있으며, 이에 따라 제1 불순물 영역(110)과 접촉하는 CSL(400)로부터 제2 불순물 영역(320)을 통해 전기적으로 연결될 수 있다. 후술하는 바와 같이, 제2 불순물 영역(320)은 상부에 형성되는 게이트 전극들의 층수와는 무관하게 채널(240)과 잘 연결될 수 있으며, 제1 및 제2 불순물 영역들(110, 320)은 서로 동일한 도전형의 불순물로 도핑되므로, 채널(240)과 CSL(400)이 전기적으로 잘 연결될 수 있다.
한편 후술하는 바와 같이, 제2 불순물 영역(320) 형성을 위한 제1 갭(310) 형성 공정 시, 지지 패턴(140) 및 채널(240)에 의해 상부 구조물이 무너지지 않을 수 있다. 또한, 제1 게이트 전극(382) 하부에 형성되는 절연 패턴(165)은 제3 불순물 영역(150)에 의해 보호되므로, 제1 갭(310) 형성 공정 시 손상되지 않을 수 있다.
도 4 내지 도 19는 예시적인 실시예들에 따른 수직형 메모리 장치의 제조 방법의 단계들을 설명하기 위한 평면도들 및 단면도들이다. 구체적으로, 도 4, 7, 및 10은 평면도들이고, 도 5-6, 8-9, 및 11-19는 각 대응하는 평면도들의 A-A'선을 따라 절단한 단면도들이다. 한편, 도 15는 도 14의 X 영역의 확대 단면도이다.
도 4 및 5를 참조하면, 기판(100) 상부에 제1 식각 저지막(110), 확산 방지막(120), 및 제1 희생막(130)을 순차적으로 형성한 후, 제1 희생막(130)의 일부에 지지 패턴(140)을 형성하고, 제1 희생막(130) 및 지지 패턴(140) 상에 제2 식각 저지막(150)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 식각 저지막(110)은 도 6을 참조로 설명할 후속 공정에 의해 형성되는 절연막(160) 및 제2 희생막(170)이 각각 포함하는 산화물 및 질화물에 대해 높은 식각 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 있어서, 제1 식각 저지막(110)은 인, 비소 등과 같은 N형 불순물, 및 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 이때, 상기 N형 불순물은 예를 들어, 1x1018cm-3 내지 1x1020cm-3의 높은 도핑 농도를 가질 수 있다. 다른 실시예에 있어서, 제1 식각 저지막(110)은 인, 비소 등과 같은 N형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
또 다른 실시예에 있어서, 제1 식각 저지막(110)은 붕소, 알루미늄 등과 같은 P형 불순물, 및 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 이때, 상기 P형 불순물은 예를 들어, 1x1016cm-3 내지 1x1018cm-3의 도핑 농도를 가질 수 있다. 또 다른 실시예에 있어서, 제1 식각 저지막(110)은 붕소, 알루미늄 등과 같은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
예시적인 실시예들에 있어서, 확산 방지막(120)은 제1 식각 저지막(110)에 포함된 불순물이 상부의 제1 희생막(130)으로 확산되는 것을 방지할 수 있다. 확산 방지막(120)은 예를 들어, 실리콘 산화물과 같은 산화물, 혹은 예를 들어 실리콘 질화물과 같은 질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 희생막(130)은 상하부에 각각 형성된 확산 방지막(120) 및 제2 식각 저지막(150)과 높은 식각 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 있어서, 제1 희생막(130)은 불순물이 도핑되지 않은 폴리실리콘을 포함할 수 있다. 다른 실시예에 있어서, 제1 희생막(130)은 예를 들어, 실리콘 질화물과 같은 질화물, 혹은 예를 들어 실리콘 산화물과 같은 산화물을 포함할 수 있다. 이 경우에는, 제1 식각 저지막(110)과 제1 희생막(130) 사이에 별도의 확산 방지막(120)이 형성되지 않을 수 있다.
예시적인 실시예들에 있어서, 지지 패턴(140)은 예를 들어, 이온 주입 공정을 통해 제1 희생막(130) 일부에 불순물을 도핑함으로써 형성될 수 있다. 일 실시예에 있어서, 지지 패턴(140)은 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 다른 실시예에 있어서, 지지 패턴(140)은 탄소, 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
지지 패턴(140)은 도 10 및 11을 참조로 설명될 개구(290)가 형성되는 영역에 오버랩되도록 형성될 수 있다. 개구(290)는 상기 제2 방향으로 연장되고 상기 제3 방향을 따라 복수 개로 형성될 수 있으며, 이에 따라 지지 패턴(140)은 상기 제2 방향으로 하나 혹은 복수 개로 형성될 수 있으며, 또한 상기 제3 방향을 따라 복수 개로 형성될 수 있다.
예시적인 실시예들에 있어서, 제2 식각 저지막(150)은 하부의 제1 희생막(130)에 대해 높은 식각 선택비를 갖는 물질을 포함할 수 있다.
일 실시예에 있어서, 제2 식각 저지막(150)은 탄소가 도핑된 폴리실리콘을 포함할 수 있다. 다른 실시예에 있어서, 제2 식각 저지막(150)은 탄소, 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 이때, 제2 식각 저지막(150)에 도핑되는 불순물은 제1 식각 저지막(110)에 도핑되는 불순물과 동일한 도전형을 가질 수 있다.
도 6을 참조하면, 제2 식각 저지막(150) 상에 절연막(160) 및 제2 희생막(170)을 상기 제1 방향을 따라 교대로 반복적으로 적층하여 몰드를 형성할 수 있다.
예시적인 실시예들에 있어서, 절연막(160)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 제2 희생막(170)은 절연막(160)에 대해 높은 식각 선택비를 갖는 물질, 예를 들어 실리콘 질화물과 같은 질화물을 포함할 수 있다.
절연막(160) 및 제2 희생막(170)은, 예를 들어, 화학 기상 증착(CVD) 공정, 플라스마 화학 기상 증착(PECVD) 공정, 원자층 증착(ALD) 공정 등을 통해 형성될 수 있다.
도 7 및 8을 참조하면, 최상층 절연막(160) 상에 제1 식각 마스크(180)를 형성한 후, 이를 사용하는 건식 식각 공정을 통해 하부의 상기 몰드, 제2 식각 저지막(150), 및 제1 희생막(130)을 관통하는 채널 홀(190)을 형성할 수 있다.
제1 식각 마스크(180)는 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 건식 식각 공정은 채널 홀(190)이 제1 식각 저지막(110)의 상면을 노출시킬 때까지 수행될 수 있다. 나아가, 채널 홀(190)은 제1 식각 저지막(110)의 상부 일부까지 관통하도록 형성될 수도 있으며, 도 8에는 이것이 도시되어 있다.
채널 홀(190)은 상기 제2 및 제3 방향들을 따라 각각 복수 개로 형성될 수 있으며, 이에 따라 채널 홀 어레이가 정의될 수 있다.
도 9를 참조하면, 채널 홀(190) 내에 전하 저장 구조물(230), 채널(240), 제1 충전 패턴(250), 및 캐핑 패턴(260)을 형성할 수 있다.
구체적으로, 채널 홀(190)의 측벽, 채널 홀(190)에 의해 노출된 상기 제1 식각 저지막(110) 상면, 및 제1 식각 마스크(180)의 상면에 전하 저장 구조물 막 및 채널막을 순차적으로 형성하고, 상기 채널막 상에 채널 홀(190)의 나머지 부분을 채우는 제1 충전막을 형성한 후, 최상층 절연막(160)이 노출될 때까지 상기 제1 충전막, 상기 채널막, 및 상기 전하 저장 구조물 막을 평탄화할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화 공정은 화학 기계적 연마(CMP) 공정 및/또는 에치 백 공정을 통해 수행될 수 있으며, 상기 평탄화 공정 시 제1 식각 마스크(180)는 제거될 수 있다.
상기 평탄화 공정에 의해서, 채널 홀(190)의 측벽 및 제1 식각 저지막(110)의 상면에 순차적으로 적층된 전하 저장 구조물(230) 및 채널(240)이 형성될 수 있으며, 채널(240)이 형성하는 내부 공간을 제1 충전 패턴(250)이 채울 수 있다.
한편, 채널(240)이 형성되는 채널 홀(190)이 상기 채널 홀 열 및 상기 채널 홀 어레이를 정의함에 따라, 채널 홀(190) 내에 형성되는 채널(240) 역시 이에 대응하여 채널 열 및 채널 어레이를 정의할 수 있다.
예시적인 실시예들에 있어서, 전하 저장 구조물(230)은 순차적으로 적층된 제1 블로킹 패턴(200), 전하 저장 패턴(210), 및 터널 절연 패턴(220)을 포함할 수 있다. 예를 들어, 제1 블로킹 패턴(200), 전하 저장 패턴(210), 및 터널 절연 패턴(220)은 각각 실리콘 산화물, 실리콘 질화물, 및 실리콘 산화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 채널 홀(190) 내에 전하 저장 구조물(230), 채널(240), 제1 충전 패턴(250), 및 캐핑 패턴(260)을 형성할 때 열처리 공정이 수반될 수 있으며, 제1 식각 저지막(110) 상에 확산 방지막(120)이 형성되어 있으므로, 제1 식각 저지막(110)에 도핑된 불순물이 상부의 제1 희생막(130) 혹은 지지 패턴(140)으로 확산되는 것이 방지될 수 있다.
이에 따라, 도 13을 참조로 설명할 제1 희생막(130) 제거 공정 시, 제1 희생막(130)과 이를 둘러싸는 확산 방지막(120), 제2 식각 저지막(150), 지지 패턴(140), 혹은 하부의 제1 식각 저지막(110)과의 식각 선택비 저하를 방지할 수 있다.
이후, 제1 충전 패턴(250), 채널(240), 및 전하 저장 구조물(230)의 상부를 제거하여 리세스를 형성하고, 상기 리세스를 채우는 캐핑막을 최상층 절연막(160) 상에 형성한 후, 최상층 절연막(160)의 상면이 노출될 때까지 상기 캐핑막을 평탄화함으로써, 캐핑 패턴(260)을 형성할 수 있다.
도 10 및 11을 참조하면, 최상층 절연막(160) 및 캐핑 패턴(260) 상에 제1 층간 절연막(270)을 형성한 후, 제1 층간 절연막(270) 상에 제2 식각 마스크(280)를 형성할 수 있다.
제1 층간 절연막(270)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 이에 따라 최상층 절연막(160)과 병합될 수도 있다. 제2 식각 마스크(280)는 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이후, 제2 식각 마스크(280)를 사용하는 건식 식각 공정을 수행하여, 제1 층간 절연막(270), 상기 몰드, 및 제2 식각 저지막(150)을 관통하는 개구(290)를 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 건식 식각 공정은 개구(290)가 제1 희생막(130)의 상면을 노출시킬 때까지 수행될 수 있으며, 이때 지지 패턴(140)의 상면도 함께 노출될 수 있다. 나아가, 개구(290)는 제1 희생막(130)의 상부 일부 및 지지 패턴(140)의 상부 일부까지 관통하도록 형성될 수도 있으며, 도 11에는 이것이 도시되어 있다.
예시적인 실시예들에 있어서, 개구(290)는 상기 제2 방향으로 연장될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 개구(290)가 형성됨에 따라서, 절연막(160)은 상기 제2 방향으로 연장되는 절연 패턴(165)으로 변환될 수 있으며, 제2 희생막(170)은 상기 제2 방향으로 연장되는 제2 희생 패턴(175)으로 변환될 수 있다.
도 12를 참조하면, 개구(290)의 측벽을 커버하는 제1 스페이서(300)를 형성할 수 있다.
제1 스페이서(300)는 개구(290)의 측벽, 개구(290)에 의해 노출된 제1 희생막(130) 및 지지 패턴(140)의 상면, 및 제2 식각 마스크(280) 상에 제1 스페이서 막을 형성한 후, 이를 이방성 식각함으로써 형성될 수 있다. 이에 따라, 제1 스페이서(300)는 개구(290)의 측벽 상에 형성될 수 있으며, 제1 희생막(130) 및 지지 패턴(140)의 상면이 노출될 수 있다. 한편, 제2 식각 마스크(280) 상면에 형성된 상기 제1 스페이서 막 부분은 일부가 잔류할 수 있다.
제1 스페이서(300)는 제1 희생막(130)에 대해 높은 식각 선택비를 갖는 물질을 포함할 수 있다. 이에 따라, 제1 희생막(130)이 불순물이 도핑되지 않은 폴리실리콘을 포함하는 경우, 제1 스페이서(300)는 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다. 이와는 달리, 제1 희생막(130)이 실리콘 질화물 혹은 실리콘 산화물을 포함하는 경우, 제1 스페이서(300)는 예를 들어, 불순물이 도핑되지 않은 폴리실리콘을 포함할 수 있다.
도 13을 참조하면, 개구(290)에 의해 노출된 제1 희생막(130)을 제거하여 제1 갭(310)을 형성할 수 있다.
이에 따라, 제1 갭(310)에 의해 제1 희생막(130) 하부에 형성된 확산 방지막(120)의 상면, 제1 희생막(130) 상부에 형성된 제2 식각 저지막(150)의 하면, 및 제1 희생막(130)의 일부가 변환된 지지 패턴(140)의 측벽이 노출될 수 있다. 또한, 제1 갭(310)에 의해 전하 저장 구조물(230)의 측벽 일부도 노출될 수 있다.
예시적인 실시예들에 있어서, 제1 희생막(130)은 습식 식각 공정을 통해 제거될 수 있다. 상기 습식 식각 공정 수행 시, 제1 희생막(130)의 하부 및 상부에는 각각 확산 방지막(120) 및 제2 식각 저지막(150)이 형성되어 있으며, 이들은 제1 희생막(130)에 대해 높은 식각 선택비를 갖는 물질을 포함하므로 제거되지 않을 수 있다.
예를 들어, 제1 희생막(130)이 불순물이 도핑되지 않은 폴리실리콘을 포함하는 경우, 확산 방지막(120)은 실리콘 산화물 혹은 실리콘 질화물을 포함할 수 있으며, 제2 식각 저지막(150)은 탄소가 도핑된 폴리실리콘, 혹은 탄소 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 이에 따라, 확산 방지막(120)의 하부 및 제2 식각 저지막(150)의 상부에 각각 형성된 제1 식각 저지막(110) 및 절연 패턴(165)이 손상되지 않을 수 있다.
한편, 별도의 확산 방지막(120)이 형성되지 않는 경우에는, 제1 희생막(130) 하부에 형성된 제1 식각 저지막(110) 역시 제1 희생막(130)에 대해 높은 식각 선택비를 갖는 물질을 포함하므로, 상기 습식 식각 공정 시 손상되지 않을 수 있다. 예를 들어, 제1 희생막(130)이 실리콘 질화물 혹은 실리콘 산화물을 포함하는 경우, 제1 식각 저지막(110)은 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함하므로, 제1 희생막(130)에 대한 습식 식각 공정 시 손상되지 않을 수 있다.
또한, 개구(290)의 측벽을 커버하는 제1 스페이서(300)가 제1 희생막(130)에 대해 높은 식각 선택비를 갖는 물질을 포함하므로, 상기 습식 식각 공정 시 제거되지 않을 수 있다.
예시적인 실시예들에 있어서, 상기 습식 식각 공정을 수행하여 제1 갭(310)이 형성되더라도, 절연 패턴들(165) 및 제2 희생 패턴들(175)을 관통하는 채널(240), 및 이들 하부에 형성된 지지 패턴(140)에 의해 지지되어 무너지지 않을 수 있다.
도 14 및 15를 참조하면, 제1 갭(310)에 의해 노출된 전하 저장 구조물(230) 부분을 제거할 수 있으며, 이에 따라 상기 전하 저장 구조물(230) 부분에 의해 감싸진 채널(240)의 외측벽이 노출될 수 있다.
예시적인 실시예들에 있어서, 습식 식각 공정을 통해 상기 전하 저장 구조물(230) 부분이 제거될 수 있다. 전하 저장 구조물(230)이 포함하는 제1 블로킹 패턴(200), 전하 저장 패턴(210), 및 터널 절연 패턴(220)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 및 실리콘 산화물을 포함하며, 개구(290)의 측벽을 커버하는 제1 스페이서(300)는 예를 들어, 실리콘 질화물을 포함하므로, 상기 습식 식각 공정 시 제1 스페이서(300)의 일부가 제거되어 두께가 얇아질 수 있다.
하지만, 상기 습식 식각 공정 시, 제1 스페이서(300)의 전부가 제거되지는 않고 적어도 일부는 잔류할 수 있으며, 이에 따라 제1 스페이서(300)에 의해 커버된 절연 패턴들(165) 및 제2 희생막 패턴들(175)이 식각되지 않을 수 있다.
상기 습식 식각 공정 시, 실리콘 산화물 혹은 실리콘 질화물을 포함하는 확산 방지막(120)의 대부분이 제거될 수 있다. 즉, 제1 갭(310)에 의해 노출된 확산 방지막(120) 부분, 및 지지 패턴(140)의 상기 제3 방향으로의 가장자리 저면을 커버하는 확산 방지막(120) 부분이 제거될 수 있다. 하지만, 지지 패턴(140)의 상기 제3 방향으로의 가운데 부분의 저면을 커버하는 확산 방지막(120) 부분은 확산 방지 패턴(125)으로 잔류할 수 있다.
상기 습식 식각 공정은 등방성 식각 특성을 가질 수 있으며, 이에 따라 제1 갭(310)에 의해 직접 노출된 전하 저장 구조물(230) 부분뿐만 아니라, 채널(240)의 외측벽에 대향하는 제2 식각 저지막(150)의 측벽에 접촉하는 전하 저장 구조물(230) 부분도 부분적으로 제거될 수 있다. 다만, 제2 식각 저지막(150)의 상부 측벽에 접촉하는 전하 저장 구조물(230) 부분, 및 제2 식각 저지막(150)의 측벽에 인접하면서 채널(240)에 접촉하는 전하 저장 구조물(230) 부분은 잔류하여 돌출부(235)를 형성할 수 있다.
예시적인 실시예들에 있어서, 제2 식각 저지막(150)은 대략 5nm 내지 50nm의 작은 두께를 가질 수 있다. 이에 따라, 전하 저장 구조물(230)의 돌출부(235)는 상기 제1 방향으로 크지 않은 길이를 가질 수 있다.
한편, 상기 습식 식각 공정에 의해서, 제1 식각 저지막(110) 상부를 관통하는 전하 저장 구조물(230) 부분은 상부의 몰드를 관통하는 부분과 분리되어 잔류할 수 있다.
도 16을 참조하면, 제1 갭(310)을 채우는 제2 충전 패턴(320)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제2 충전 패턴(320)은 제1 갭(310)을 채우는 제2 충전막을 제1 식각 저지막(110) 상에 형성한 후, 에치 백 공정을 통해 개구(290) 내에 형성된 상기 제2 충전막 부분을 제거함으로써 형성될 수 있다. 제2 충전 패턴(320)이 제1 갭(310)을 완전히 채우지 못하는 경우, 제1 갭(310)의 가운데 부분에는 에어 갭(330)이 형성될 수도 있다.
제2 충전 패턴(320)은 제1 식각 저지막(110)에 도핑된 불순물과 동일한 도전형의 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 즉, 제1 식각 저지막(110)이 N형 불순물을 포함하는 경우, 제2 충전 패턴(320)은 N형 불순물이 도핑된 폴리실리콘을 포함할 수 있으며, 상기 N형 불순물은 예를 들어, 1x1018cm-3 내지 1x1020cm-3의 도핑 농도를 가질 수 있다. 제1 식각 저지막(110)이 P형 불순물을 포함하는 경우, 제2 충전 패턴(320)은 P형 불순물이 도핑된 폴리실리콘을 포함할 수 있으며, 상기 P형 불순물은 예를 들어, 1x1016cm-3 내지 1x1018cm-3의 도핑 농도를 가질 수 있다.
한편, 상기 제2 충전막을 형성한 후, 열처리 공정을 더 수행할 수 있다. 이때, 제2 충전 패턴(320)에 도핑된 불순물이 상부의 제2 식각 저지막(150) 내로 확산될 수 있다. 이에 따라, 제2 식각 저지막(150)이 탄소가 도핑된 폴리실리콘을 포함하는 경우, 상기 열처리 공정에 의해서, 제2 충전 패턴(320)에 도핑된 N형 혹은 P형 불순물이 더 도핑될 수 있다.
기판(100) 상에 순차적으로 적층된 제1 식각 저지막(110), 제2 충전 패턴(320), 및 제2 식각 저지막(150)은 서로 동일한 도전형의 불순물을 포함할 수 있으며, 이에 따라 이들은 각각 제1 내지 제3 불순물 영역들로 지칭될 수도 있다. 상기 제1 내지 제3 불순물 영역들은 함께 불순물 영역 구조물을 정의할 수 있다.
도 17을 참조하면, 개구(290) 측벽에 잔류하는 제1 스페이서(300), 제2 식각 마스크(280), 및 제2 희생 패턴들(175)을 제거하여, 각 층에 형성된 절연 패턴들(165) 사이에 제2 갭(340)을 형성할 수 있다. 제2 갭(340)에 의해서 제1 블로킹 패턴(200)의 외측벽 일부가 노출될 수 있다.
예시적인 실시예들에 따르면, 인산 혹은 황산을 포함하는 식각액을 사용하는 습식 식각 공정을 통해 개구(290) 측벽에 잔류하는 제1 스페이서(300) 및 제2 희생 패턴들(175)을 제거할 수 있다.
도 18을 참조하면, 노출된 제1 블로킹 패턴(200)의 외측벽, 제2 갭들(340)의 내벽, 절연 패턴들(165)의 표면, 제1 식각 저지막(110)의 상면, 지지 패턴(140)의 상면, 및 제1 층간 절연막(270)의 상면에 제2 블로킹 패턴(350)을 형성하고, 제2 블로킹 패턴(350) 상에 게이트 배리어 막을 형성한 후, 제2 갭들(340)의 나머지 부분을 채우는 게이트 도전막을 상기 게이트 배리어 막 상에 형성한다.
이후, 상기 게이트 도전막 및 상기 게이트 배리어 막을 부분적으로 제거함으로써, 각 제2 갭들(340) 내부에 게이트 도전 패턴 및 게이트 배리어 패턴을 형성할 수 있으며, 이들은 함께 게이트 전극을 형성할 수 있다. 예시적인 실시예들에 따르면, 상기 게이트 도전막 및 상기 게이트 배리어 막은 습식 식각 공정을 통해 부분적으로 제거될 수 있으며, 이에 따라 형성되는 상기 게이트 전극은 각 제2 갭들(340)의 일부 혹은 전부를 채우도록 형성될 수 있다.
상기 게이트 전극은 상기 제2 방향으로 연장될 수 있으며, 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 즉, 상기 제2 방향으로 연장되는 상기 게이트 전극들은 개구(290)에 의해 서로 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극은 상기 제1 방향을 따라 서로 이격된 복수 개의 층들에 각각 형성될 수 있으며, 상기 복수 개의 층들에 형성된 상기 게이트 전극들은 게이트 전극 구조물을 형성할 수 있다. 상기 게이트 전극 구조물은 기판(100) 상면으로부터 상기 제1 방향을 따라 순차적으로 적층된 하나 이상의 제1 게이트 전극(382), 복수의 제2 게이트 전극들(384), 및 하나 이상의 제3 게이트 전극(386)을 포함할 수 있다. 각 제1 내지 제3 게이트 전극들(382, 384, 386)이 형성되는 층수는 제2 희생막들(170)의 층수에 의해 변동될 수 있다.
도 19를 참조하면, 제1 식각 저지막(110)이 탄소 및 P형 불순물이 도핑된 폴리실리콘, 혹은 P형 불순물이 도핑된 폴리실리콘을 포함하는 경우에, 상기 게이트 도전막 및 상기 게이트 배리어 막이 부분적으로 제거됨에 따라 노출되는 제2 블로킹 패턴(350) 부분을 통해 제1 식각 저지막(110) 상부에 N형 불순물을 주입함으로써 불순물 영역(도시되지 않음)을 형성할 수 있다. 하지만, 제1 식각 저지막(110)이 탄소 및 N형 불순물이 도핑된 폴리실리콘, 혹은 N형 불순물이 도핑된 폴리실리콘을 포함하는 경우에는, 상기 불순물 영역은 별도로 형성되지 않을 수 있다.
이후, 제2 블로킹 패턴(350) 상에 제2 스페이서 막을 형성한 후, 상기 제2 스페이서 막을 이방성 식각함으로써, 개구(290)의 측벽 상에 제2 스페이서(390)를 형성할 수 있으며, 이에 따라 제1 식각 저지막(110) 상의 제2 블로킹 패턴(350) 부분이 노출될 수 있다.
이후, 제2 스페이서(390)를 식각 마스크로 사용하여 이에 의해 커버되지 않는 제2 블로킹 패턴(350) 부분을 식각할 수 있으며, 제1 층간 절연막(270) 상면의 제2 블로킹 패턴(350) 부분도 함께 제거될 수 있다. 이때, 제1 식각 저지막(110) 상부 및 지지 패턴(140)의 상부도 부분적으로 제거될 수 있다.
이후, 제1 식각 저지막(110) 상면, 지지 패턴(140) 상면, 제2 스페이서(390), 및 제1 층간 절연막(270) 상에 개구(290)의 나머지 부분을 채우는 도전막을 형성한 후, 제1 층간 절연막(270)의 상면이 노출될 때까지 상기 도전막을 평탄화함으로써, 공통 소스 라인(CSL)(400)을 형성할 수 있다. CSL은 예를 들어, 텅스텐과 같은 금속을 포함할 수 있다.
예시적인 실시예들에 있어서, CSL(400)은 상기 제1 방향으로 연장될 수 있으며, 또한 상기 제2 방향으로도 연장될 수 있다. 한편, CSL(400)의 저면은 제1 식각 저지막(110) 및 지지 패턴(140)에 의해 커버될 수 있다.
다시 도 1 내지 3을 참조하면, 제1 층간 절연막(270), CSL(400), 제2 스페이서(390), 및 제2 블로킹 패턴(350) 상에 제2 층간 절연막(410)을 형성한 후, 제1 및 제2 층간 절연막들(270, 410)을 관통하여 캐핑 패턴(260)의 상면에 접촉하는 콘택 플러그(420)를 형성할 수 있다. 이후, 제2 층간 절연막(410) 및 콘택 플러그(420) 상에 제3 층간 절연막(430)을 형성한 후, 제3 층간 절연막(430)을 관통하여 콘택 플러그(420) 상면에 접촉하는 비트 라인(440)을 형성할 수 있다.
전술한 공정들을 통해 상기 수직형 메모리 장치가 완성될 수 있다.
전술한 바와 같이, 기판(100) 상에 제1 희생막(130)을 형성하고, 게이트 전극 및 CSL(400) 형성을 위한 개구(290)를 통해 습식 식각 공정을 수행함으로써 제1 희생막(130)을 제거하여 제1 갭(310)을 형성한 후, 제1 희생막(130)에 의해 커버된 전하 저장 구조물(230) 부분을 제거할 수 있다. 이후, 제1 갭(310)을 제2 충전 패턴(320)으로 채움으로써, 채널(240)과 CSL(400)를 전기적으로 연결할 수 있다.
이에 따라, 제2 희생막(170)이 적층되는 층수가 증가하여 채널 홀(190)이 휘어지는 현상이 발생하더라도, 채널(240)과 CSL(400)은 서로 잘 연결될 수 있다.
한편, 제1 희생막(130) 상하부에는 이에 대해 높은 식각 선택비를 갖는 제1 및 제2 식각 저지막들(110, 150), 및/또는 확산 방지막(120)이 형성되므로, 제1 희생막(130) 제거 시 절연 패턴(165) 및/또는 기판(100) 상부가 손상되지 않을 수 있다.
또한, 제1 갭(310)이 절연 패턴들(165) 및 제2 희생 패턴들(175)의 하부에 형성된 제1 희생막(130)을 제거하여 형성되더라도, 지지 패턴(140) 및 채널(240)에 의해 이들이 지지되어 무너지지 않을 수 있다.
도 20은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 단면도이다. 이때, 도 20은 도 1의 A-A'선을 따라 절단한 단면도이다.
상기 수직형 메모리 장치는 하부 층간 절연막을 더 포함하는 것을 제외하고는 도 1 내지 3을 참조로 설명한 수직형 메모리 장치와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 20을 참조하면, 상기 수직형 메모리 장치는 기판(100)과 제1 식각 저지막(110) 사이에 형성된 하부 층간 절연막(500)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 수직형 메모리 장치는 씨오피(Cell Over Peri: COP) 구조를 가질 수 있다. 이에 따라, 메모리 셀을 구동시키는 회로 패턴(도시되지 않음)이 상기 메모리 셀의 하부에 형성될 수 있다.
상기 회로 패턴은 트랜지스터, 콘택 플러그, 배선, 비아 등을 포함할 수 있다. 상기 회로 패턴은 하부 층간 절연막(500)에 의해 커버될 수 있으며, 상부의 제1 식각 저지막(110)에 전기적으로 연결될 수 있다.
도 21은 예시적인 실시예들에 따른 수직형 메모리 장치를 설명하기 위한 단면도이다. 이때, 도 21는 도 1의 A-A'선을 따라 절단한 단면도이다.
상기 수직형 메모리 장치는 CSL 플레이트를 더 포함하는 대신에, 개구 내에 CSL이 형성되지 않는 것을 제외하고는 도 20을 참조로 설명한 수직형 메모리 장치와 실질적으로 동일하거나 유사하다. 이에 따라, 동일한 구성 요소에는 동일한 참조 부호를 부여하고, 이에 대한 자세한 설명은 생략한다.
도 21을 참조하면, 하부 층간 절연막(500)과 제1 식각 저지막(110) 사이에 형성된 CSL 플레이트(600)를 더 포함할 수 있으며, 개구(290) 내에는 별도의 CSL이 형성되지 않을 수 있다.
이에 따라, 개구(290) 내에는 측벽뿐만 아니라 가운데 부분까지 모두 채우는 제3 스페이서(395)가 형성될 수 있다.
CSL 플레이트(600)는 하부 층간 절연막(500)에 의해 커버된 회로 패턴과 전기적으로 연결될 수 있으며, 또한 상부의 제1 식각 저지막(110)과 전기적으로 연결될 수 있다. CSL 플레이트(600)는 예를 들어, 텅스텐과 같은 금속, 혹은 텅스텐 실리사이드와 같은 금속 실리사이드를 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 식각 저지막(110)은 N형 불순물, 및 탄소가 도핑된 폴리실리콘을 포함하거나, N형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
상술한 바와 같이 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 기판
110, 320, 150: 제1 내지 제3 불순물 영역 110, 150: 제1, 제2 식각 저지막
120: 확산 방지막 125: 확산 방지 패턴
130, 170: 제1, 제2 희생막 140: 지지 패턴
160: 절연막 165: 절연 패턴
175: 제2 희생 패턴 180, 280: 제1, 제2 식각 마스크
190: 채널 홀 200, 350: 제1, 제2 블로킹 패턴
210: 전하 저장 패턴 220: 터널 절연 패턴
230: 전하 저장 구조물 240: 채널
250, 320: 제1, 제2 충전 패턴 260: 캐핑 패턴
270, 410, 430: 제1 내지 제3 층간 절연막
290: 개구
300, 390, 395: 제1 내지 제3 스페이서 310, 340: 제1, 제2 갭
330: 에어 갭
362, 364, 366: 제1 내지 제3 게이트 배리어 패턴
372, 374, 376: 제1 내지 제3 게이트 도전 패턴
382, 384, 386: 제1 내지 제3 게이트 전극
400: CSL 420: 콘택 플러그
440: 비트 라인 500: 하부 층간 절연막
CSL 플레이트: 600

Claims (20)

  1. 기판의 상면에 수직한 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 불순물 영역들;
    상기 제3 불순물 영역 상에서 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물;
    상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 상기 제2 및 제3 불순물 영역들, 및 상기 제1 불순물 영역의 상부를 관통하는 채널;
    상기 채널의 외측벽의 일부 및 저면을 커버하는 전하 저장 구조물; 및
    상기 제1 및 제3 불순물 영역들 사이에 형성된 지지 패턴을 포함하며,
    상기 채널은 상기 제2 불순물 영역의 측벽과 직접 접촉하는 수직형 메모리 장치.
  2. 제1항에 있어서, 상기 제1 및 제3 불순물 영역은 탄소 및 N형 불순물이 도핑된 폴리실리콘을 포함하고, 상기 제2 불순물 영역은 N형 불순물이 도핑된 폴리실리콘을 포함하는 수직형 메모리 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 지지 패턴은 상기 제3 불순물 영역의 가장자리 저면에 접촉하는 수직형 메모리 장치.
  5. 제1항에 있어서, 상기 제1 불순물 영역과 상기 지지 패턴 사이에 형성되어 상기 제1 불순물 영역이 포함하는 불순물의 확산을 방지하는 확산 방지 패턴을 더 포함하는 수직형 메모리 장치.
  6. 제1항에 있어서, 상기 제1 불순물 영역 및 상기 지지 패턴 상부에 형성되어 상기 제1 방향으로 연장된 공통 소스 라인(CSL)을 더 포함하는 수직형 메모리 장치.
  7. 제1항에 있어서, 상기 제2 불순물 영역은 상기 채널의 외측벽에 대향하는 상기 제3 불순물 영역의 측벽 부분에 직접 접촉하는 수직형 메모리 장치.
  8. 제7항에 있어서, 상기 전하 저장 구조물은 상기 제2 불순물 영역보다 높은 위치에 형성된 제1 부분, 및 상기 제2 불순물 영역보다 낮은 위치에 형성된 제2 부분을 포함하며,
    상기 제1 부분의 저면은 상기 채널로부터 멀어질수록 점차 높아지고 상기 제2 부분의 상면은 상기 채널로부터 멀어질수록 점차 낮아지는 수직형 메모리 장치.
  9. 기판의 상면에 수직한 제1 방향을 따라 순차적으로 적층된 제1 내지 제3 불순물 영역들;
    상기 제3 불순물 영역 상에서 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물;
    상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물, 및 상기 제2 및 제3 불순물 영역들을 관통하여, 적어도 일부가 상기 제2 불순물 영역에 접촉하는 채널;
    상기 채널의 외측벽의 일부를 커버하는 전하 저장 구조물; 및
    상기 제1 및 제3 불순물 영역들 사이에 형성되어 상기 제2 불순물 영역의 측벽과 접촉하며, 상기 제3 불순물 영역의 가장자리 저면에 접촉하여 이를 지지하는 지지 패턴을 포함하는 수직형 메모리 장치.
  10. 제9항에 있어서, 상기 지지 패턴은 탄소가 도핑된 폴리실리콘을 포함하는 수직형 메모리 장치.
  11. 기판 상에 형성되어 불순물이 도핑된 폴리실리콘을 포함하는 불순물 영역 구조물;
    상기 불순물 영역 구조물 상에서 상기 기판의 상면에 수직한 제1 방향을 따라 서로 이격된 게이트 전극들을 포함하는 게이트 전극 구조물;
    상기 기판 상에서 상기 제1 방향으로 연장되어 상기 게이트 전극 구조물 및 상기 불순물 영역 구조물의 적어도 일부를 관통하며, 그 외측벽의 제1 부분이 상기 불순물 영역 구조물에 직접 접촉하는 채널; 및
    상기 불순물 영역 구조물에 직접 접촉하지 않는 상기 채널 외측벽의 제2 부분 및 저면을 커버하는 전하 저장 구조물을 포함하는 수직형 메모리 장치.
  12. 제11항에 있어서, 상기 불순물 영역 구조물은 상기 제1 방향을 따라 상기 기판 상에 순차적으로 적층된 제1 내지 제3 불순물 영역들을 포함하는 수직형 메모리 장치.
  13. 제12항에 있어서, 상기 제1 내지 제3 불순물 영역들은 N형 불순물이 도핑된 수직형 메모리 장치.
  14. 제13항에 있어서, 상기 제1 및 제3 불순물 영역들은 각각 탄소가 더 도핑된 수직형 메모리 장치.
  15. 기판 상에 제1 식각 저지막, 제1 희생막, 및 제2 식각 저지막을 순차적으로 형성하고;
    상기 제2 식각 저지막 상에 교대로 반복적으로 적층된 절연막 및 제2 희생막을 포함하는 몰드를 형성하고;
    상기 몰드, 상기 제2 식각 저지막, 상기 제1 희생막, 및 상기 제1 식각 저지막 상부를 관통하는 채널, 및 상기 채널의 외측벽 및 저면을 커버하는 전하 저장 구조물을 형성하고;
    상기 몰드 및 상기 제2 식각 저지막을 관통하여 상기 제1 희생막을 노출시키는 개구를 형성하고;
    상기 개구를 통해 상기 제1 희생막을 제거함으로써, 상기 전하 저장 구조물의 일부를 노출시키는 갭을 형성하고;
    상기 노출된 전하 저장 구조물 일부를 제거하여 상기 채널의 외측벽 일부를 노출시키고;
    상기 노출된 채널 외측벽에 접촉하며 상기 갭을 채우는 충전 패턴을 형성하고; 그리고
    상기 제2 희생막을 게이트 전극으로 대체하는 것을 포함하는 수직형 메모리 장치의 제조 방법.
  16. 제15항에 있어서, 상기 제1 희생막을 제거하는 것은 습식 식각 공정을 통해 수행되는 수직형 메모리 장치의 제조 방법.
  17. 제15항에 있어서, 상기 제1 희생막은 불순물이 도핑되지 않은 폴리실리콘을 포함하고, 상기 각 제1 및 제2 식각 저지막들은 탄소, 및 N형 혹은 P형 불순물이 도핑된 폴리실리콘을 포함하는 수직형 메모리 장치의 제조 방법.
  18. 제17항에 있어서, 상기 충전 패턴은 상기 제1 및 제2 식각 저지막들에 도핑된 불순물과 동일한 도전형의 불순물이 도핑된 폴리실리콘을 포함하는 수직형 메모리 장치의 제조 방법.
  19. 제17항에 있어서, 상기 제1 식각 저지막과 상기 제1 희생막 사이에 확산 방지막을 형성하는 것을 더 포함하며,
    상기 확산 방지막은 상기 채널 및 상기 전하 저장 구조물이 형성될 때 상기 제1 식각 저지막에 포함된 N형 혹은 P형 불순물이 상기 제1 희생막으로 확산되는 것을 방지하는 수직형 메모리 장치의 제조 방법.
  20. 기판 상에 제1 불순물 영역 및 제1 희생막을 형성하고;
    이온 주입 공정을 통해 상기 제1 희생막의 일부에 불순물을 도핑하여 지지 패턴을 형성하고;
    상기 제1 희생막 및 지지 패턴 상에 교대로 반복적으로 적층된 절연막 및 제2 희생막을 포함하는 몰드를 형성하고;
    상기 몰드, 상기 제1 희생막, 및 상기 제1 불순물 영역의 상부를 관통하는 채널, 및 상기 채널의 외측벽 및 저면을 커버하는 전하 저장 구조물을 형성하고;
    상기 몰드를 관통하여 상기 제1 희생막 및 상기 지지 패턴을 노출시키는 개구를 형성하고;
    상기 개구를 통해 상기 제1 희생막을 제거함으로써, 상기 전하 저장 구조물의 일부를 노출시키는 갭을 형성하고;
    상기 노출된 전하 저장 구조물 일부를 제거하여 상기 채널의 외측벽 일부를 노출시키고;
    상기 노출된 채널 외측벽에 접촉하며 상기 갭을 채우는 제2 불순물 영역을 형성하고; 그리고
    상기 제2 희생막을 게이트 전극으로 대체하는 것을 포함하는 수직형 메모리 장치의 제조 방법.
KR1020170155722A 2017-11-21 2017-11-21 수직형 메모리 장치 및 그 제조 방법 KR102549967B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020170155722A KR102549967B1 (ko) 2017-11-21 2017-11-21 수직형 메모리 장치 및 그 제조 방법
US16/118,647 US10559591B2 (en) 2017-11-21 2018-08-31 Vertical memory devices and methods of manufacturing the same
SG10201911469VA SG10201911469VA (en) 2017-11-21 2018-09-14 Vertical Memory Devices And Methods Of Manufacturing The Same
EP18200730.2A EP3486951B1 (en) 2017-11-21 2018-10-16 Vertical memory devices and methods of manufacturing the same
JP2018217443A JP7292027B2 (ja) 2017-11-21 2018-11-20 垂直型メモリ装置
CN201811381116.9A CN109817633A (zh) 2017-11-21 2018-11-20 垂直存储器件
US16/730,276 US10854632B2 (en) 2017-11-21 2019-12-30 Vertical memory devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170155722A KR102549967B1 (ko) 2017-11-21 2017-11-21 수직형 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190058079A KR20190058079A (ko) 2019-05-29
KR102549967B1 true KR102549967B1 (ko) 2023-06-30

Family

ID=63914813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170155722A KR102549967B1 (ko) 2017-11-21 2017-11-21 수직형 메모리 장치 및 그 제조 방법

Country Status (6)

Country Link
US (2) US10559591B2 (ko)
EP (1) EP3486951B1 (ko)
JP (1) JP7292027B2 (ko)
KR (1) KR102549967B1 (ko)
CN (1) CN109817633A (ko)
SG (1) SG10201911469VA (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
WO2019200561A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming channel hole plug of three-dimensional memory device
KR20200048233A (ko) 2018-10-29 2020-05-08 삼성전자주식회사 수직형 메모리 장치의 제조 방법
US10930658B2 (en) 2019-06-24 2021-02-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
KR20210008448A (ko) * 2019-07-08 2021-01-22 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2021048228A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 メモリデバイス
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210071307A (ko) * 2019-12-06 2021-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR20210083806A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 반도체 장치
KR20210092090A (ko) * 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20210092363A (ko) 2020-01-15 2021-07-26 삼성전자주식회사 3차원 반도체 메모리 소자
CN111223872B (zh) 2020-01-17 2023-04-07 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
JP2022539396A (ja) * 2020-01-17 2022-09-08 長江存儲科技有限責任公司 メモリデバイス及び方法
KR20210093526A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 지지대를 갖는 반도체 소자들
KR20210096391A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN111295756B (zh) * 2020-01-28 2022-06-21 长江存储科技有限责任公司 垂直存储器件
KR20210098141A (ko) * 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
CN111403405B (zh) * 2020-03-09 2021-08-13 长江存储科技有限责任公司 一种3d nand存储结构及其制备方法
CN111326522B (zh) * 2020-03-10 2021-11-05 长江存储科技有限责任公司 三维存储器制造方法及三维存储器
JP2021145053A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP7414600B2 (ja) 2020-03-16 2024-01-16 キオクシア株式会社 半導体記憶装置の製造方法
CN111341784B (zh) * 2020-03-16 2023-08-08 长江存储科技有限责任公司 三维存储器及其制作方法
CN111370423B (zh) * 2020-03-16 2023-01-17 长江存储科技有限责任公司 三维存储器及其制作方法
JP2021150397A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
WO2021184329A1 (en) 2020-03-20 2021-09-23 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabrication method thereof
JP2021150605A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
WO2021208194A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2021208268A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside interconnect structures
CN111566816B (zh) * 2020-04-14 2021-06-08 长江存储科技有限责任公司 用于形成具有背面源极触点的三维存储器件的方法
US11488977B2 (en) * 2020-04-14 2022-11-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN113366638B (zh) * 2020-04-14 2023-07-21 长江存储科技有限责任公司 三维存储器器件和用于形成其的方法
EP3921869A4 (en) 2020-04-14 2022-09-07 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICE WITH BACK SOURCE CONTACT
WO2021217358A1 (en) * 2020-04-27 2021-11-04 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming thereof
CN111758164B (zh) 2020-04-14 2021-08-31 长江存储科技有限责任公司 三维存储器件和用于形成其的方法
CN112437983A (zh) * 2020-04-14 2021-03-02 长江存储科技有限责任公司 三维存储器件和用于形成三维存储器件的方法
CN111788687B (zh) * 2020-04-14 2021-09-14 长江存储科技有限责任公司 用于形成三维存储器件的方法
KR20210132970A (ko) 2020-04-28 2021-11-05 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 이의 제조 방법
CN111415942B (zh) * 2020-05-14 2023-06-09 长江存储科技有限责任公司 三维存储器的形成方法
EP3942611A4 (en) 2020-05-27 2022-08-24 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL STORAGE DEVICES
TWI746071B (zh) * 2020-05-27 2021-11-11 大陸商長江存儲科技有限責任公司 3d記憶體裝置
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
CN114743985A (zh) 2020-05-27 2022-07-12 长江存储科技有限责任公司 三维存储器件
CN112585754A (zh) * 2020-05-27 2021-03-30 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN111801799B (zh) 2020-05-27 2021-03-23 长江存储科技有限责任公司 用于形成三维存储器件的方法
US11158622B1 (en) 2020-05-27 2021-10-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2021237492A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
WO2021237880A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN112424934B (zh) * 2020-05-27 2024-04-09 长江存储科技有限责任公司 三维存储器件
CN112424933A (zh) * 2020-05-27 2021-02-26 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN113097218B (zh) * 2020-05-27 2023-05-19 长江存储科技有限责任公司 三维存储器件
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
TWI756745B (zh) * 2020-05-27 2022-03-01 大陸商長江存儲科技有限責任公司 用於形成三維（3d）記憶體裝置的方法
US11476332B2 (en) 2020-06-02 2022-10-18 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
CN113644076B (zh) * 2020-06-02 2023-12-15 长江存储科技有限责任公司 半导体结构及其制备方法
US11404436B2 (en) * 2020-06-03 2022-08-02 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20210151373A (ko) 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
WO2022021269A1 (en) * 2020-07-31 2022-02-03 Yangtze Memory Technologies Co., Ltd. Methods for forming contact structures and semiconductor devices thereof
KR20220018776A (ko) * 2020-08-07 2022-02-15 삼성전자주식회사 반도체 메모리 장치
KR20220019896A (ko) 2020-08-10 2022-02-18 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US11744069B2 (en) 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11545430B2 (en) * 2020-08-28 2023-01-03 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US20220238548A1 (en) * 2021-01-26 2022-07-28 Micron Technology, Inc. Microelectronic devices with vertically recessed channel structures and discrete, spaced inter-slit structures, and related methods and systems
US20220359012A1 (en) * 2021-05-10 2022-11-10 Micron Technology, Inc. Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148811A1 (en) 2015-11-20 2017-05-25 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
WO2017087670A1 (en) 2015-11-20 2017-05-26 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US20170317099A1 (en) * 2016-04-15 2017-11-02 Micron Technology, Inc. Integrated Structures Comprising Vertical Channel Material and Having Conductively-Doped Semiconductor Material Directly Against Lower Sidewalls of the Channel Material, and Methods of Forming Integrated Structures

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
KR101603731B1 (ko) 2009-09-29 2016-03-16 삼성전자주식회사 버티칼 낸드 전하 트랩 플래시 메모리 디바이스 및 제조방법
JP5141667B2 (ja) * 2009-11-13 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101763420B1 (ko) * 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20130005430A (ko) 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 그 제조방법
KR20130100459A (ko) 2012-03-02 2013-09-11 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9209031B2 (en) 2014-03-07 2015-12-08 Sandisk Technologies Inc. Metal replacement process for low resistance source contacts in 3D NAND
KR20150116175A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 소스라인 저항 감소를 위한 비휘발성 메모리 장치
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR102258369B1 (ko) * 2014-06-23 2021-05-31 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR20160020210A (ko) * 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160025842A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9530781B2 (en) 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
US9576972B2 (en) 2015-02-24 2017-02-21 Macronix International Co., Ltd. Semiconductor device and manufacturing method thereof
KR102332359B1 (ko) * 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
KR20170014036A (ko) * 2015-07-28 2017-02-08 삼성전자주식회사 반도체 장치
KR20170036878A (ko) 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102472561B1 (ko) * 2015-10-01 2022-12-01 삼성전자주식회사 반도체 메모리 소자
US20170110471A1 (en) 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
KR102485088B1 (ko) 2015-11-10 2023-01-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102543998B1 (ko) 2015-12-03 2023-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102581032B1 (ko) 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102624498B1 (ko) * 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102549452B1 (ko) 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10186521B2 (en) * 2016-09-16 2019-01-22 Toshiba Memory Corporation Semiconductor device and method for manufacturing semiconductor device
US9985098B2 (en) * 2016-11-03 2018-05-29 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR20180137264A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137272A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170148811A1 (en) 2015-11-20 2017-05-25 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
WO2017087670A1 (en) 2015-11-20 2017-05-26 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US20170317099A1 (en) * 2016-04-15 2017-11-02 Micron Technology, Inc. Integrated Structures Comprising Vertical Channel Material and Having Conductively-Doped Semiconductor Material Directly Against Lower Sidewalls of the Channel Material, and Methods of Forming Integrated Structures

Also Published As

Publication number Publication date
US10854632B2 (en) 2020-12-01
SG10201911469VA (en) 2020-01-30
JP2019096880A (ja) 2019-06-20
KR20190058079A (ko) 2019-05-29
US20200144288A1 (en) 2020-05-07
US10559591B2 (en) 2020-02-11
CN109817633A (zh) 2019-05-28
JP7292027B2 (ja) 2023-06-16
EP3486951B1 (en) 2020-05-27
US20190157294A1 (en) 2019-05-23
EP3486951A1 (en) 2019-05-22

Similar Documents

Publication Publication Date Title
KR102549967B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
US10453859B2 (en) Methods of manufacturing vertical memory devices
US10593393B2 (en) Semiconductor memory device
KR102634947B1 (ko) 수직형 메모리 장치 및 그 제조 방법
US20230292515A1 (en) Vertical memory devices and methods of manufacturing the same
US9786598B2 (en) Semiconductor device with air gaps and method for fabricating the same
KR102422087B1 (ko) 수직형 메모리 장치 및 이의 제조 방법
US10559580B2 (en) Semiconductor memory device
KR20140112771A (ko) 반도체 소자 및 그 제조 방법
KR102653939B1 (ko) 수직형 메모리 장치의 제조 방법
CN111162084A (zh) 垂直型存储器件
CN115497942A (zh) 半导体器件以及制造该半导体器件的方法
KR20160109988A (ko) 반도체 소자 및 이의 제조 방법
KR20210001071A (ko) 수직형 반도체 소자
KR20200078779A (ko) 수직형 메모리 장치
KR102148819B1 (ko) 수직형 메모리 장치 및 그 제조 방법
KR20210002137A (ko) 수직형 메모리 장치
KR102640872B1 (ko) 3차원 반도체 장치
US11430804B2 (en) Vertical memory devices
US20190378850A1 (en) Vertical memory devices
US10868034B2 (en) Vertical memory devices with three-dimensional channels
KR20230164471A (ko) 집적회로 소자
CN112542467A (zh) 半导体存储器件和制造该半导体存储器件的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant