KR20220019896A - 반도체 장치 및 이를 포함하는 데이터 저장 시스템 - Google Patents

반도체 장치 및 이를 포함하는 데이터 저장 시스템 Download PDF

Info

Publication number
KR20220019896A
KR20220019896A KR1020200100045A KR20200100045A KR20220019896A KR 20220019896 A KR20220019896 A KR 20220019896A KR 1020200100045 A KR1020200100045 A KR 1020200100045A KR 20200100045 A KR20200100045 A KR 20200100045A KR 20220019896 A KR20220019896 A KR 20220019896A
Authority
KR
South Korea
Prior art keywords
substrate
conductive layer
regions
disposed
horizontal
Prior art date
Application number
KR1020200100045A
Other languages
English (en)
Inventor
정성훈
이병일
강보석
이준희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200100045A priority Critical patent/KR20220019896A/ko
Priority to US17/202,992 priority patent/US11963362B2/en
Priority to DE102021113548.6A priority patent/DE102021113548A1/de
Priority to JP2021100097A priority patent/JP2022032026A/ja
Priority to CN202110785462.9A priority patent/CN114078862A/zh
Publication of KR20220019896A publication Critical patent/KR20220019896A/ko
Priority to US18/601,027 priority patent/US20240215253A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H01L27/11573—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H01L27/1157—
    • H01L27/11582—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 장치는, 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물, 및 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판 상에 수평하게 배치되는 제1 수평 도전층, 상기 제1 수평 도전층 상에 배치되는 제2 수평 도전층, 제1 방향을 따라 상기 제2 수평 도전층 상에 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극들을 관통하며 제2 방향으로 연장되고 제3 방향을 따라 이격되어 배치되는 분리 영역들을 포함하는 메모리 셀 구조물을 포함하고, 상기 제1 방향으로 연장되며 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그를 포함하는 관통 배선 영역을 가지며, 상기 분리 영역들은 상기 제3 방향을 따라 상기 관통 콘택 플러그에 인접하게 배치되는 제1 분리 영역들을 포함하고, 상기 제1 분리 영역들은 상기 제2 수평 도전층을 관통하고 상기 제1 수평 도전층과 이격된다.

Description

반도체 장치 및 이를 포함하는 데이터 저장 시스템{SEMICONDUCTOR DEVICES AND DATA STORAGE SYSTEMS INCLUDING THE SAME}
본 발명은 반도체 장치 및 이를 포함하는 데이터 저장 시스템에 관한 것이다.
데이터 저장을 필요로 하는 데이터 저장 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 이에 따라, 반도체 장치의 데이터 저장 용량을 증가시킬 수 있는 방안이 연구되고 있다. 예를 들어, 반도체 장치의 데이터 저장 용량을 증가시키기 위한 방법 중 하나로써, 2차원적으로 배열되는 메모리 셀들 대신에 3차원적으로 배열되는 메모리 셀들을 포함하는 반도체 장치가 제안되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 신뢰성이 향상된 반도체 장치를 포함하는 데이터 저장 시스템을 제공하는 것이다.
예시적인 실시예들에 따른 반도체 장치는, 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 및 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판의 상면에 수직한 제1 방향을 따라 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 채널층을 각각 포함하는 채널 구조물들, 상기 게이트 전극들을 관통하며 상기 제1 방향에 수직한 제2 방향으로 연장되고 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 이격되어 배치되는 분리 영역들, 상기 제2 기판 상에서 상기 게이트 전극들의 하부에 수평하게 배치되며 상기 채널 구조물들 각각의 상기 채널층과 직접 접촉하는 제1 수평 도전층, 상기 제1 수평 도전층과 나란하게 배치되는 수평 절연층, 및 상기 제1 수평 도전층 상에 배치되며 상기 제1 수평 도전층 및 상기 수평 절연층이 배치되지 않는 지지 영역들에서 상기 제2 기판과 접촉하는 제2 수평 도전층을 포함하는 메모리 셀 구조물을 포함하고, 상기 분리 영역들 중 상기 제3 방향을 따라 서로 인접하는 제1 분리 영역들의 사이에 배치되며, 상기 제2 기판을 관통하며 상기 제1 방향으로 연장되어 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그들 및 상기 관통 콘택 플러그들을 둘러싸는 절연 영역을 포함하는 관통 배선 영역을 가지며, 상기 지지 영역들 중 일부는 상기 제1 분리 영역들을 따라 연장될 수 있다.
예시적인 실시예들에 따른 반도체 장치는, 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 및 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판 상에 수평하게 배치되는 제1 수평 도전층, 상기 제1 수평 도전층 상에 배치되는 제2 수평 도전층, 제1 방향을 따라 상기 제2 수평 도전층 상에 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극들을 관통하며 제2 방향으로 연장되고 제3 방향을 따라 이격되어 배치되는 분리 영역들을 포함하는 메모리 셀 구조물을 포함하고, 상기 제1 방향으로 연장되며 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그를 포함하는 관통 배선 영역을 가지며, 상기 분리 영역들은 상기 제3 방향을 따라 상기 관통 콘택 플러그에 인접하게 배치되는 제1 분리 영역들을 포함하고, 상기 제1 분리 영역들은 상기 제2 수평 도전층을 관통하고 상기 제1 수평 도전층과 이격될 수 있다.
예시적인 실시예들에 따른 데이터 저장 시스템은, 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판 상에 수평하게 배치되는 제1 수평 도전층, 상기 제1 수평 도전층 상에 배치되는 제2 수평 도전층, 제1 방향을 따라 상기 제2 수평 도전층 상에 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극들을 관통하며 제2 방향으로 연장되고 제3 방향을 따라 이격되어 배치되는 분리 영역들을 포함하는 메모리 셀 구조물; 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하고, 상기 제1 방향으로 연장되며 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그를 포함하는 관통 배선 영역을 가지며, 상기 분리 영역들은 상기 제3 방향을 따라 상기 관통 콘택 플러그에 인접하게 배치되는 제1 분리 영역들을 포함하고, 상기 제1 분리 영역들은 상기 제2 수평 도전층을 관통하고 상기 제1 수평 도전층과 이격되는 반도체 저장 장치; 및 상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며, 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함할 수 있다.
관통 배선 영역에 인접한 분리 영역들을 지지 영역과 중첩되게 배치함으로써, 신뢰성이 향상된 반도체 장치 및 이를 포함하는 데이터 저장 시스템이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2a 내지 도 2c는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 평면도들이다.
도 6은 예시적인 실시예들에 따른 반도체 장치의 평면도이다.
도 7 예시적인 실시예들에 따른 반도체 장치의 단면도이다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 평면도이다.
도 9는 예시적인 실시예들에 따른 반도체 장치의 단면도이다.
도 10a 내지 도 10i는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 11은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 도면이다.
도 12는 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 13은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 2a 내지 도 2c는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다. 도 2a 내지 도 2c는 각각 도 1의 절단선 Ⅰ-Ⅰ', Ⅱ-Ⅱ', 및 Ⅲ-Ⅲ'를 따른 단면을 도시한다.
도 1 내지 도 2c를 참조하면, 반도체 장치(100)는 제1 기판(201)을 포함하는 주변 회로 구조물(PERI) 및 제2 기판(201)을 포함하는 메모리 셀 구조물(CELL)을 포함하고, 주변 회로 구조물(PERI)과 메모리 셀 구조물(CELL)을 전기적으로 연결하는 관통 콘택 플러그(170)를 각각 포함하는 제1 및 제2 관통 배선 영역들(TR1, TR2)을 포함할 수 있다. 메모리 셀 구조물(CELL)은 주변 회로 구조물(PERI)의 상부에 배치될 수 있으며, 제1 및 제2 관통 배선 영역들(TR1, TR2)은 메모리 셀 구조물(CELL)을 관통하여 메모리 셀 구조물(CELL)과 주변 회로 구조물(PERI)을 연결하도록 배치될 수 있다. 예시적인 실시예들에서, 이와 반대로 메모리 셀 구조물(CELL)이 주변 회로 구조물(PERI)의 하부에 배치될 수도 있다.
주변 회로 구조물(PERI)은, 제1 기판(201), 제1 기판(201) 내의 소스/드레인 영역들(205) 및 소자 분리층들(210), 제1 기판(201) 상에 배치된 회로 소자들(220), 회로 콘택 플러그들(270), 회로 배선 라인들(280), 및 주변 영역 절연층(290)을 포함할 수 있다.
제1 기판(201)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 제1 기판(201)에는 소자 분리층들(210)에 의해 활성 영역이 정의될 수 있다. 상기 활성 영역의 일부에는 불순물을 포함하는 소스/드레인 영역들(205)이 배치될 수 있다. 제1 기판(201)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 제1 기판(201)은 벌크 웨이퍼 또는 에피택셜층으로 제공될 수도 있다.
회로 소자들(220)은 수평(planar) 트랜지스터를 포함할 수 있다. 각각의 회로 소자들(220)은 회로 게이트 유전층(222), 스페이서층(224) 및 회로 게이트 전극(225)을 포함할 수 있다. 회로 게이트 전극(225)의 양 측에서 제1 기판(201) 내에는 소스/드레인 영역들(205)이 배치될 수 있다.
주변 영역 절연층(290)이 제1 기판(201) 상에서 회로 소자(220) 상에 배치될 수 있다. 회로 콘택 플러그들(270)은 주변 영역 절연층(290)을 관통하여 소스/드레인 영역들(205)에 연결될 수 있다. 회로 콘택 플러그들(270)에 의해 회로 소자(220)에 전기적 신호가 인가될 수 있다. 도시되지 않은 영역에서, 회로 게이트 전극(225)에도 회로 콘택 플러그들(270)이 연결될 수 있다. 회로 배선 라인들(280)은 회로 콘택 플러그들(270)과 연결될 수 있으며, 복수의 층으로 배치될 수 있다.
메모리 셀 구조물(CELL)은, 제1 영역(R1) 및 제2 영역(R2)을 갖는 제2 기판(201), 제2 기판(201)의 제1 영역(R1) 상의 제1 수평 도전층(102), 제2 기판(201)의 제2 영역(R2) 상에서 제1 수평 도전층(102)과 나란하게 배치되는 수평 절연층(110), 제1 수평 도전층(102) 및 수평 절연층(110) 상의 제2 수평 도전층(104), 제2 수평 도전층(104) 상에 적층된 게이트 전극들(130), 게이트 전극들(130)의 적층 구조물(GS)을 관통하며 연장되는 제1 및 제2 분리 영역들(MS1, MS2a, MS2b), 적층 구조물(GS)의 일부를 관통하는 상부 분리 영역들(SS), 및 적층 구조물(GS)을 관통하도록 배치되는 채널 구조물들(CH)을 포함할 수 있다. 메모리 셀 구조물(CELL)은 제2 기판(201) 상에 게이트 전극들(130)과 교대로 적층되는 층간 절연층들(120), 배선 라인들(180), 및 셀 영역 절연층(190)을 더 포함할 수 있다.
제2 기판(101)의 제1 영역(R1)은 게이트 전극들(130)이 수직하게 적층되며 채널 구조물들(CH)이 배치되는 영역으로 메모리 셀들이 배치되는 영역일 수 있으며, 제2 영역(R2)은 게이트 전극들(130)이 서로 다른 길이로 연장되는 영역으로 상기 메모리 셀들을 주변 회로 구조물(PERI)과 전기적으로 연결하기 위한 영역에 해당할 수 있다. 제2 영역(R2)은 적어도 일 방향, 예를 들어 x 방향에서 제1 영역(R1)의 적어도 일 단에 배치될 수 있다.
제2 기판(201)은 x 방향과 y 방향으로 연장되는 상면을 가질 수 있다. 제2 기판(201)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 제2 기판(101)은 불순물들을 더 포함할 수 있다. 제2 기판(101)은 다결정 실리콘층과 같은 다결정 반도체층 또는 에피택셜층으로 제공될 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 제2 기판(201)의 제1 영역(R1)의 상면 상에 순차적으로 적층되어 배치될 수 있다. 제1 수평 도전층(102)은 제2 기판(101)의 제2 영역(R2)으로 연장되지 않고, 제2 수평 도전층(104)은 제2 영역(R2)으로 연장될 수 있다.
제1 수평 도전층(102)은 반도체 장치(100)의 공통 소스 라인의 일부로 기능할 수 있으며, 예를 들어, 제2 기판(201)과 함께 공통 소스 라인으로 기능할 수 있다. 도 2a의 확대도에 도시된 것과 같이, 제1 수평 도전층(102)은 채널층(140)의 둘레에서, 채널층(140)과 직접 연결될 수 있다.
제2 수평 도전층(104)은, 제1 수평 도전층(102) 및 수평 절연층(110)이 배치되지 않는 영역인 지지 영역들(SR)에서 제2 기판(101)과 접촉할 수 있다. 제2 수평 도전층(104)은 지지 영역들(SR)에서 제1 수평 도전층(102) 또는 수평 절연층(110)의 단부를 덮으며 절곡되어 제2 기판(101) 상으로 연장될 수 있다. 지지 영역들(SR)은 제1 수평 도전층(102)의 형성 시에 제2 수평 도전층(104)을 포함하는 상부 구조물을 지지하기 위한 영역들일 수 있다.
도 1에 도시된 것과 같이, 제1 영역(R1)에서, 지지 영역들(SR) 중 일부는 제1 관통 배선 영역(TR1)에 인접한 제1 분리 영역들(MS1)과 중첩되어 x 방향으로 연장되도록 배치될 수 있다. 본 명세서에서, "중첩"은 레이아웃 상에서 두 영역이 겹쳐짐을 의미할 수 있다. 다만, 도 2a 및 도 2b에 도시된 것과 같이, 제1 분리 영역들(MS1)은 지지 영역들(SR)을 관통하여 배치되는 구조이며, 제1 분리 영역들(MS1)이 지지 영역들(SR)의 제2 수평 도전층(104) 상에 위치하는 구조는 아닐 수 있다. 지지 영역들(SR) 중 일부는 제1 관통 배선 영역(TR1)에 인접한 제1 분리 영역들(MS1)을 따라 연장될 수 있다. 지지 영역들(SR)과 중첩되어 배치된 제1 분리 영역들(MS1)과 제1 관통 배선 영역(TR1)의 사이에, 지지 영역들(SR)이 더 배치될 수 있다. 제1 영역(R1)과 제2 영역(R2)의 경계에서, 지지 영역(SR)은 y 방향으로 연장되도록 배치될 수 있다. 다만, 실시예들에 따라, 상기 y 방향으로 연장되는 지지 영역(SR)은 생략될 수 있다.
제2 영역(R2)에서, 지지 영역들(SR)은 모든 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)과 중첩되어 x 방향으로 연장되도록 배치될 수 있다. 지지 영역들(SR)은 x 방향을 따라 인접하는 제2 분리 영역들(MS2a, MS2b) 중 적어도 일부의 사이에서 연속적으로 연장될 수 있다. 또한, 지지 영역들(SR)과 중첩되어 배치된 각각의 제1 분리 영역들(MS1)과 제2 관통 배선 영역(TR2)의 사이에, 제2 보조 분리 영역들(MS2b)과 중첩된 영역으로부터 연장된 지지 영역들(SR)이 더 배치될 수 있다. 다만, 예시적인 실시예들에서, 제2 영역(R2)에서의 지지 영역들(SR)의 배치는 다양하게 변경될 수 있다.
본 실시예에서, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b) 중 제1 및 제2 관통 배선 영역들(TR1, TR2)에 y 방향을 따라 가장 인접한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)이 지지 영역들(SR)과 중첩됨에 따라, 제1 수평 도전층(102)의 형성을 위하여 수평 절연층(110)을 제거할 때, 식각제가 상부의 구조물에 손상을 입히고, 관통 콘택 플러그들(170)에 불량을 가져오는 것을 방지할 수 있다.
제1 및 제2 수평 도전층들(102, 104)은 반도체 물질을 포함할 수 있으며, 예를 들어 제1 및 제2 수평 도전층들(102, 104)은 모두 다결정 실리콘을 포함할 수 있다. 이 경우, 적어도 제1 수평 도전층(102)은 도핑된 층일 수 있으며, 제2 수평 도전층(104)은 도핑된 층이거나 제1 수평 도전층(102)으로부터 확산된 불순물을 포함하는 층일 수 있다. 다만, 예시적인 실시예들에서, 제2 수평 도전층(104)은 절연층으로 대체될 수 있다.
수평 절연층(110)은 제2 영역(R2)의 적어도 일부에서 제1 수평 도전층(102)과 나란하게 제2 기판(101) 상에 배치될 수 있다. 수평 절연층(110)은 제2 기판(101)의 제2 영역(R2) 상에 순차적으로 적층된 제1 내지 제3 수평 절연층들(111, 112, 113)을 포함할 수 있다. 수평 절연층(110)은 반도체 장치(100)의 제조 공정에서 일부가 제1 수평 도전층(102)으로 교체(replancement)된 후 잔존하는 층들일 수 있다.
수평 절연층(110)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 또는 실리콘 산질화물을 포함할 수 있다. 제1 및 제3 수평 절연층들(111, 113)과 제2 수평 절연층(112)은 서로 다른 절연 물질을 포함할 수 있다. 제1 및 제3 수평 절연층들(111, 113)은 서로 동일한 물질을 포함할 수 있다. 예를 들어, 제1 및 제3 수평 절연층들(111, 113)은 층간 절연층들(120)과 동일한 물질로 이루어지고, 제2 수평 절연층(112)은 희생 절연층들(118)과 동일한 물질로 이루어질 수 있다.
게이트 전극들(130)은 제2 기판(201) 상에 수직으로 이격되어 적층되어 적층 구조물(GS)을 이룰 수 있다. 게이트 전극들(130)은 접지 선택 트랜지스터의 게이트를 이루는 하부 게이트 전극(130L), 복수의 메모리 셀들을 이루는 메모리 게이트 전극들(130M), 및 스트링 선택 트랜지스터들의 게이트들을 이루는 상부 게이트 전극들(130U)을 포함할 수 있다. 반도체 장치(100)의 용량에 따라서 메모리 셀들을 이루는 메모리 게이트 전극들(130M)의 개수가 결정될 수 있다. 실시예에 따라, 상부 및 하부 게이트 전극들(130U, 130L)은 각각 1개 또는 2개 이상일 수 있으며, 메모리 게이트 전극들(130M)과 동일하거나 상이한 구조를 가질 수 있다. 예시적인 실시예들에서, 게이트 전극들(130)은 상부 게이트 전극들(130U)의 상부 및/또는 하부 게이트 전극(130L)의 하부에 배치되며 게이트 유도 누설 전류(Gate Induced Drain Leakage, GIDL) 현상을 이용한 소거 동작에 이용되는 소거 트랜지스터를 이루는 게이트 전극(130)을 더 포함할 수 있다. 또한, 일부 게이트 전극들(130), 예를 들어, 상부 또는 하부 게이트 전극(130U, 130L)에 인접한 메모리 게이트 전극들(130M)은 더미 게이트 전극들일 수 있다.
게이트 전극들(130)은 제1 영역(R1) 상에 수직하게 서로 이격되어 적층되며, 제1 영역(R1)으로부터 제2 영역(R2)으로 서로 다른 길이로 연장되어 계단 형태의 단차 구조를 이룰 수 있다. 게이트 전극들(130)은, 도 2c에 도시된 것과 같이, x 방향을 따라 게이트 전극들(130) 사이에 단차 구조를 형성할 수 있다. 예시적인 실시예들에서, 게이트 전극들(130) 중 적어도 일부는, 일정 개수, 예를 들어 두 개 내지 여섯 개의 게이트 전극들(130)이 하나의 게이트 그룹을 이루어, x 방향을 따라 상기 게이트 그룹들 사이에 단차 구조를 형성할 수 있다. 이 경우, 하나의 상기 게이트 그룹을 이루는 게이트 전극들(130)은 y 방향에서도 서로 단차 구조를 가지도록 배치될 수 있다. 상기 단차 구조에 의해, 게이트 전극들(130)은 하부의 게이트 전극(130)이 상부의 게이트 전극(130)보다 길게 연장되는 계단 형태를 이루며 층간 절연층들(120)로부터 상부로 노출되는 단부들을 제공할 수 있다. 예시적인 실시예들에서, 상기 단부들에서, 게이트 전극들(130)은 상향된 두께를 가질 수 있다.
도 1에 도시된 것과 같이, 게이트 전극들(130)은 x 방향으로 연장되는 제1 분리 영역(MS1)에 의하여 y 방향에서 서로 분리되어 배치될 수 있다. 한 쌍의 제1 분리 영역들(MS1) 사이의 게이트 전극들(130)은 하나의 메모리 블록을 이룰 수 있으나, 메모리 블록의 범위는 이에 한정되지는 않는다. 게이트 전극들(130) 중 일부, 예를 들어, 메모리 게이트 전극들(130M)은 하나의 메모리 블록 내에서 하나의 층을 이룰 수 있다.
게이트 전극들(130)은 금속 물질, 예컨대 텅스텐(W)을 포함할 수 있다. 실시예에 따라, 게이트 전극들(130)은 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 예시적인 실시예들에서, 게이트 전극들(130)은 확산 방지막(diffusion barrier)을 더 포함할 수 있으며, 예컨대, 상기 확산 방지막은 텅스텐 질화물(WN), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN) 또는 이들의 조합을 포함할 수 있다.
층간 절연층들(120)은 게이트 전극들(130)의 사이에 배치될 수 있다. 층간 절연층들(120)도 게이트 전극들(130)과 마찬가지로 제2 기판(201)의 상면에 수직한 방향에서 서로 이격되고 x 방향으로 연장되도록 배치될 수 있다. 층간 절연층들(120)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있다.
제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 게이트 전극들(130)을 관통하여 x 방향을 따라 연장되도록 배치될 수 있다. 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 서로 평행하게 배치될 수 있다. 제1 및 제2 분리 영역(MS1, MS2a, MS2b)은 제2 기판(201) 상에 적층된 게이트 전극들(130) 전체를 관통하여 제2 기판(201)과 연결될 수 있다. 제1 분리 영역들(MS1)은 x 방향을 따라 하나로 연장되고, 제2 분리 영역들(MS2)은 한 쌍의 제1 분리 영역들(MS1)의 사이에서 단속적으로 연장되거나, 일부 영역에만 배치될 수 있다. 예를 들어, 제2 중앙 분리 영역들(MS2a)은 제1 영역(R1)에서 하나로 연장되며, 제2 영역(R2)에서 x 방향을 따라 단속적으로 연장될 수 있다. 제2 보조 분리 영역들(MS2b)은 제2 영역(R2)에만 배치될 수 있으며, x 방향을 따라 단속적으로 연장될 수 있다. 다만, 실시예들에서, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)의 배치 순서, 개수 등은 도 1에 도시된 것에 한정되지는 않는다.
제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 제1 및 제2 관통 배선 영역들(TR1, TR2)과는 중첩되어 배치되지 않으며, 제1 및 제2 관통 배선 영역들(TR1, TR2)로부터 이격되어 배치될 수 있다. 제1 및 제2 관통 배선 영역들(TR1, TR2)과 가장 인접하게 배치되는 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 지지 영역들(SR)과 중첩될 수 있다. 구체적으로, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b) 중, 제1 관통 배선 영역(TR1)과 y 방향을 따라 가장 인접하게 배치되는 한 쌍의 제1 분리 영역들(MS1)은, 지지 영역들(SR)과 중첩될 수 있다. 제1 및 제2 분리 영역들(MS1, MS2a, MS2b) 중, 제2 관통 배선 영역(TR2)과 y 방향을 따라 가장 인접하게 배치되는 한 쌍의 제1 분리 영역들(MS1)도, 지지 영역들(SR)과 중첩될 수 있다. 다만, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)의 배치에 따라, 제1 및 제2 관통 배선 영역들(TR1, TR2)과 가장 인접한 분리 영역은 제2 분리 영역들(MS2a, MS2b) 중 하나가 될 수도 있을 것이다. 도 2a 및 도 2b에 도시된 것과 같이, 제1 및 제2 관통 배선 영역들(TR1, TR2)과 가장 인접한 제1 분리 영역들(MS1)은 하단의 y 방향을 따른 양측에서 제2 수평 도전층(104)과 접하고, 제1 수평 도전층(102)과 이격될 수 있다. 또한, 상기 제1 분리 영역들(MS1)은 수평 절연층(110)과도 이격될 수 있다.
제1 영역(R1)에서, 제1 관통 배선 영역(TR1)과 y 방향을 따라 가장 인접하게 배치되는 한 쌍의 제1 분리 영역들(MS1)을 제외한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은, 지지 영역들(SR)과 중첩되지 않도록 지지 영역들(SR)로부터 이격될 수 있다. 예를 들어, 도 2a에 도시된 것과 같이, 상기 제1 분리 영역(MS1)과 y 방향을 따라 인접하는 제2 중앙 분리 영역(MS2a)은 하단에서 제1 수평 도전층(102)을 관통하도록 배치될 수 있다. 상기 제1 분리 영역(MS1)과 상기 제2 중앙 분리 영역(MS2a)의 사이에서, 제1 수평 도전층(102)의 측면과 수평 절연층(110)의 측면이 서로 접촉될 수 있다. 예를 들어, y 방향을 따라, 상기 제1 분리 영역(MS1)과 제1 수평 도전층(102)의 사이에는 수평 절연층(110)이 개재될 수 있다.
도 2a 및 도 2b에 도시된 것과 같이, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)에는 분리 절연층(105)이 배치될 수 있다. 분리 절연층(105)은 높은 종횡비로 인하여 제2 기판(201)을 향하면서 폭이 감소되는 형상을 가질 수 있으나, 이에 한정되지 않으며, 제2 기판(201)의 상면에 수직한 측면을 가질 수도 있다. 예시적인 실시예들에서, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)에는 분리 절연층(105) 내에 도전층이 더 배치될 수도 있다. 이 경우, 상기 도전층은 반도체 장치(100)의 공통 소스 라인 또는 공통 소스 라인과 연결되는 콘택 플러그로 기능할 수 있다.
상부 분리 영역들(SS)은, 도 1에 도시된 것과 같이, 제1 영역(R1)에서, 제1 분리 영역들(MS1)과 제2 중앙 분리 영역(MS2a)의 사이 및 제2 중앙 분리 영역들(MS2a)의 사이에서 x 방향으로 연장될 수 있다. 상부 분리 영역들(SS)은 제1 관통 배선 영역(TR1)이 배치되지 않은 영역에 배치될 수 있다. 상부 분리 영역들(SS)은 게이트 전극들(130) 중 최상부의 상부 게이트 전극(130U)을 포함한 게이트 전극들(130)의 일부를 관통하도록 배치될 수 있다. 상부 분리 영역들(SS)은 예를 들어, 상부 게이트 전극들(130U)을 포함하여 총 세 개의 게이트 전극들(130)을 y 방향에서 서로 분리시킬 수 있다. 다만, 상부 분리 영역들(SS)에 의해 분리되는 게이트 전극들(130)의 개수는 실시예들에서 다양하게 변경될 수 있다. 상부 분리 영역들(SS)에 의해 분리된 상부 게이트 전극들(130U)은 서로 다른 스트링 선택 라인을 이룰 수 있다. 상부 분리 영역들(SS)은 절연 물질을 포함할 수 있다. 상기 절연 물질은 예를 들어, 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다.
채널 구조물들(CH)은 각각 하나의 메모리 셀 스트링을 이루며, 제1 영역(R1) 상에 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 채널 구조물들(CH)은 격자 무늬를 형성하도록 배치되거나 일 방향에서 지그재그 형태로 배치될 수 있다. 채널 구조물들(CH)은 기둥 형상을 가지며, 종횡비에 따라 제2 기판(201)에 가까울수록 좁아지는 경사진 측면을 가질 수 있다. 예시적인 실시예들에서, 제1 관통 배선 영역(TR1)로부터 일정 범위 내에 배치된 채널 구조물들(CH)은 실질적으로 메모리 셀 스트링을 이루지 않는 더미 채널들일 수 있다.
도 2a의 확대도에 도시된 것과 같이, 채널 구조물들(CH) 내에는 채널층(140)이 배치될 수 있다. 채널 구조물들(CH) 내에서 채널층(140)은 내부의 채널 매립 절연층(150)을 둘러싸는 환형(annular)으로 형성될 수 있으나, 실시예에 따라 채널 매립 절연층(150)이 없이 원기둥 또는 각기둥과 같은 기둥 형상을 가질 수도 있다. 채널층(140)은 하부에서 제1 수평 도전층(102)과 연결될 수 있다. 채널층(140)은 다결정 실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있다.
채널 구조물들(CH)에서 채널층(140)의 상부에는 채널 패드들(155)이 배치될 수 있다. 채널 패드들(155)은 채널 매립 절연층(150)의 상면을 덮고 채널층(140)과 전기적으로 연결되도록 배치될 수 있다. 채널 패드들(155)은 예컨대, 도핑된 다결정 실리콘을 포함할 수 있다.
게이트 유전층(145)은 게이트 전극들(130)과 채널층(140)의 사이에 배치될 수 있다. 구체적으로 도시하지는 않았으나, 게이트 유전층(145)은 채널층(140)으로부터 순차적으로 적층된 터널링층, 전하 저장층 및 블록킹층을 포함할 수 있다. 상기 터널링층은 전하를 상기 전하 저장층으로 터널링시킬 수 있으며, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON) 또는 이들의 조합을 포함할 수 있다. 상기 전하 저장층은 전하 트랩층 또는 플로팅 게이트 도전층일 수 있다. 상기 블록킹층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 고유전율(high-k) 유전 물질 또는 이들의 조합을 포함할 수 있다. 예시적인 실시예들에서, 게이트 유전층(145)의 적어도 일부는 게이트 전극들(130)을 따라 수평 방향으로 연장될 수 있다.
더미 채널 구조물들(DCH)은 채널 구조물들(CH)과 동일하거나 유사한 구조를 가지며, 제1 영역(R1)의 일부 및 제2 영역(R2)에서 행과 열을 이루면서 서로 이격되어 배치될 수 있다. 더미 채널 구조물들(DCH)은 상부의 배선 구조물들과 전기적으로 연결되지 않거나, 반도체 장치(100) 내에서 채널 구조물들(CH)과 달리 메모리 셀 스트링을 이루지 않을 수 있다. 제1 영역(R1)에서, 더미 채널 구조물들(DCH)은 제1 관통 배선 영역(TR1)에 인접한 영역 및 제2 영역(R2)에 인접한 영역에 배치될 수 있다.
도 2a 및 도 2b에 도시된 것과 같이, 제1 및 제2 관통 배선 영역들(TR1, TR2)에 인접하게 배치된 더미 채널 구조물들(DCH)은 z 방향을 따라 수평 절연층(110)을 관통하도록 배치될 수 있다. 더미 채널 구조물들(DCH)은 하부가 제2 수평 도전층(104) 및 수평 절연층(110)으로 둘러싸일 수 있으며, 제1 수평 도전층(102)으로부터 이격될 수 있다. 구체적으로, 제1 및 제2 관통 배선 영역들(TR1, TR2)에 가장 인접한 더미 채널 구조물들(DCH), 예를 들어, 제1 더미 채널 구조물들은, 층간 절연층들(120) 및 희생 절연층들(118)을 관통하고 하단에서 제2 수평 도전층(104) 및 수평 절연층(110)을 관통할 수 있다.
상기 제1 더미 채널 구조물 다음으로 제1 및 제2 관통 배선 영역들(TR1, TR2)에 인접하게 배치된 더미 채널 구조물들(DCH), 예를 들어, 제2 더미 채널 구조물들은, 층간 절연층들(120) 및 게이트 전극들(130)을 관통하고 하단에서 제2 수평 도전층(104) 및 수평 절연층(110)을 관통할 수 있다. 상기 제2 더미 채널 구조물은, 예를 들어, 제1 및 제2 관통 배선 영역들(TR1, TR2)에 가장 인접한 제1 분리 영역들(MS1)로부터 y 방향을 따라 제1 거리(D1) 내에 배치될 수 있다. 상기 제1 거리(D1)는 예를 들어, 약 400 ㎛ 내지 약 500 ㎛의 범위일 수 있다. 도 2a에서, 제2 중앙 분리 영역(MS2a)과 더미 채널 구조물들(DCH)의 사이에 배치되는 채널 구조물들(CH)도 기능적으로 더미 채널 구조물들일 수 있으며, 제3 더미 채널 구조물로 지칭될 수 있다. 이 경우, 상기 제3 더미 채널 구조물들은 채널 구조물들(CH)과 동일하게, 채널층들(140)이 제1 수평 도전층(102)과 접하는 구조를 가질 수 있다.
제1 및 제2 관통 배선 영역들(TR1, TR2)은, 메모리 셀 구조물(CELL) 및 주변 회로 구조물(PERI)을 서로 전기적으로 연결하기 위한 배선 구조물을 포함하는 영역일 수 있다. 제1 관통 배선 영역(TR1)은 제1 영역(R1)을 관통하도록 배치되고, 제2 관통 배선 영역(TR2)은 제2 영역(R2)을 관통하도록 배치될 수 있다. 제1 및 제2 관통 배선 영역들(TR1, TR2)은, 제2 기판(201)을 관통하여 z 방향으로 연장되는 관통 콘택 플러그들(170) 및 관통 콘택 플러그들(170)을 둘러싸는 절연 영역(IR)을 포함할 수 있다. 제1 관통 배선 영역(TR1)은 예를 들어, 복수의 메모리 블록 당 하나씩 배치되고, 제2 관통 배선 영역(TR2)은 예를 들어, 하나의 메모리 블록 당 하나씩 배치될 수 있다. 다만, 제1 및 제2 관통 배선 영역들(TR1, TR2)의 개수, 크기, 배치 형태, 및 형상 등은 실시예들에서 다양하게 변경될 수 있다. 예를 들어, 일부 실시예들에서, 제2 관통 배선 영역(TR2)도 y 방향을 따라 복수의 메모리 블록 당 하나씩 배치될 수 있다.
제1 및 제2 관통 배선 영역들(TR1, TR2)은, 도 1에 도시된 것과 같이, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)로부터 이격되어 배치될 수 있다. 예를 들어, 제1 및 제2 관통 배선 영역들(TR1, TR2)은 y 방향을 따라 서로 인접하는 제1 분리 영역들(MS1)로부터 이격되어 한 쌍의 제1 분리 영역들(MS1)의 중앙에 배치될 수 있다. 이와 같은 배치에 의해, 제1 및 제2 관통 배선 영역들(TR1, TR2)에는 희생 절연층들(118)이 잔존할 수 있다.
절연 영역(IR)은 메모리 셀 구조물(CELL)을 관통하여 제2 기판(201) 및 게이트 전극들(130)과 나란하게 배치될 수 있다. 절연 영역(IR)은 게이트 전극(130)이 연장되거나 배치되지 않으며, 절연 물질로 이루어진 절연성 적층 구조물을 포함할 수 있다. 절연 영역(IR)은 제2 기판(201)과 나란하게 제2 기판(201)과 동일 높이 레벨로 배치되는 제1 절연층인 기판 절연층(160), 제2 기판(201)의 상면에 교대로 적층되는 제2 및 제3 절연층인 층간 절연층들(120) 및 희생 절연층들(118)을 포함할 수 있다.
상기 제1 절연층인 기판 절연층(160)은 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)의 일부를 제거한 영역에 배치되어, 제2 기판(101), 수평 절연층(110), 및 제2 수평 도전층(104)으로 둘러싸이도록 배치될 수 있다. 기판 절연층(160)의 하면은 제2 기판(101)의 하면과 공면이거나 제2 기판(101)의 하면보다 낮은 레벨에 위치할 수 있다. 예시적인 실시예들에서, 기판 절연층(160)은 복수의 절연층을 포함할 수도 있다. 상기 제2 절연층은 층간 절연층들(120)이 연장되어 이루어지므로, 층간 절연층들(120)과 실질적으로 동일한 높이 레벨에 위치할 수 있다. 상기 제3 절연층은 희생 절연층들(118)을 포함하며, 게이트 전극들(130)과 실질적으로 동일한 높이 레벨에 위치할 수 있다. 제1 및 제2 관통 배선 영역들(TR1, TR2)을 기판 절연층(160) 영역을 기준으로 정의하는 경우, 희생 절연층들(118)은 제1 및 제2 관통 배선 영역들(TR1, TR2)의 외측으로 일부 연장될 수 있다.
절연 영역(IR)을 이루는 기판 절연층(160), 층간 절연층들(120), 및 희생 절연층들(118)은 절연 물질로 이루어질 수 있다. 예를 들어, 기판 절연층(160), 층간 절연층들(120), 및 희생 절연층들(118)은 각각 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물을 포함할 수 있다. 기판 절연층(160) 및 희생 절연층들(118)은 다른 폭을 가지거나, 실시예들에 따라 서로 동일한 폭을 가질 수 있다.
관통 콘택 플러그들(170)은 절연 영역(IR) 전체를 상하로 관통하여 제2 기판(201)의 상면에 수직하게 연장되며, 메모리 셀 구조물(CELL)과 주변 회로 구조물(PERI)의 회로 소자들(220)을 전기적으로 연결할 수 있다. 예를 들어, 관통 콘택 플러그들(170)은 메모리 셀 구조물(CELL)의 게이트 전극들(130) 또는 채널 구조물들(CH)을, 주변 회로 구조물(PERI)의 회로 소자들(220)과 전기적으로 연결할 수 있다. 관통 콘택 플러그들(170)은 상부에서 상부 배선 구조물인 배선 라인들(180)과 연결될 수 있으나, 실시예들에 따라 별도의 콘택 플러그와 연결될 수도 있다. 관통 콘택 플러그들(170)은 하부에서 하부 배선 구조물인 회로 배선 라인들(280)과 연결될 수 있다.
관통 콘택 플러그들(170)은 절연 영역(IR)의 층간 절연층들(120) 및 희생 절연층들(118)을 관통하고, 하부에서 기판 절연층(160)을 관통할 수 있다. 하나의 제1 및 제2 관통 배선 영역들(TR1, TR2) 내의 관통 콘택 플러그들(170)의 개수, 형태, 및 형상은 실시예들에서 다양하게 변경될 수 있다. 실시예들에 따라, 관통 콘택 플러그들(170)은 복수의 층들이 연결된 형태를 가질 수도 있다. 또한, 실시예들에 따라, 절연 영역(IR) 내에는 관통 콘택 플러그들(170) 외에, 배선 라인 형태의 배선 구조물들이 더 배치될 수도 있다. 관통 콘택 플러그들(170)은 도전성 물질을 포함할 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다.
게이트 콘택 플러그들(175)은 도 1에 도시된 것과 같이, 제2 영역(R2)에서 게이트 전극들(130) 중 상부로 상면이 노출된 게이트 전극들(130)과 연결될 수 있다.
배선 라인들(180)은 메모리 셀 구조물(CELL) 내의 메모리 셀들과 전기적으로 연결되는 상부 배선 구조물을 구성할 수 있다. 배선 라인들(180)은 예를 들어, 게이트 전극들(130) 또는 채널 구조물들(CH)과 전기적으로 연결될 수 있다. 상기 배선 구조물을 구성하는 콘택 플러그들 및 배선 라인들의 개수는 실시예들에서 다양하게 변경될 수 있다. 배선 라인들(180)은 금속을 포함할 수 있으며, 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al) 등을 포함할 수 있다.
셀 영역 절연층(190)은 제2 기판(201), 제2 기판(201) 상의 게이트 전극들(130) 및 주변 영역 절연층(290)을 덮도록 배치될 수 있다. 셀 영역 절연층(190)은 절연성 물질로 이루어질 수 있다.
도 3은 예시적인 실시예들에 따른 반도체 장치의 개략적인 평면도이다.
도 4a 및 도 4b는 예시적인 실시예들에 따른 반도체 장치의 개략적인 단면도들이다. 도 4a 및 도 4b는 각각 도 3의 절단선 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'를 따른 단면을 도시한다.
도 3 내지 도 4b를 참조하면, 반도체 장치(100a)에서는, 제2 수평 도전층(104)이 제2 기판(101)과 직접 접촉하는 영역인 지지 영역들(SRa)의 배치가 도 1 내지 도 2c의 실시예에서와 다를 수 있다. 구체적으로, 제1 및 제2 관통 배선 영역들(TR1, TR2)과 가장 인접하게 배치되는 지지 영역들(SRa)이 제1 분리 영역들(MS1)과 중첩된 지지 영역들(SRa)일 수 있다. 도 1 내지 도 2c의 실시예에서와 달리, 제1 및 제2 관통 배선 영역들(TR1, TR2)과 y 방향을 따라 가장 인접한 제1 분리 영역들(MS1)과 제1 및 제2 관통 배선 영역들(TR1, TR2)의 사이에, 지지 영역(SRa)이 배치되지 않을 수 있다. 이에 따라, 도 4a 및 도 4b에 도시된 것과 같이, 제1 및 제2 관통 배선 영역들(TR1, TR2)을 이루는 희생 절연층들(118)의 단부들의 하부에 지지 영역들(SRa)이 배치되지 않을 수 있다.
이와 같이, 예시적인 실시예들에서, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)과 중첩되지 않고 독립적으로 배치되는 지지 영역들(SRa)의 배치는 다양하게 변경될 수 있다.
도 5a 및 도 5b는 예시적인 실시예들에 따른 반도체 장치의 평면도들이다.
도 5a를 참조하면, 반도체 장치(100b)에서는, 제2 수평 도전층(104)이 제2 기판(101)과 직접 접촉하는 영역인 지지 영역들(SRb)의 배치가 도 1 내지 도 4b의 실시예에서와 다를 수 있다. 구체적으로, 제2 영역(R2)에서, 지지 영역들(SRb)은 모든 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)과 중첩되어 배치되지 않고, 제1 및 제2 관통 배선 영역들(TR1, TR2) 주변의 일정 영역에서만 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)과 중첩되어 배치될 수 있다. 예를 들어, 제2 관통 배선 영역(TR2)으로부터 x 방향향 및 y 방향으로 제2 거리(D2)의 박스 영역 내에서, 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 지지 영역들(SRb)과 중첩될 수 있다. 제1 관통 배선 영역(TR1)의 주변에서도, y 방향을 따라 인접하는 제1 분리 영역들(MS1) 및 x 방향을 따라 인접한 제2 분리 영역들(MS2a, MS2b)의 일부가 지지 영역들(SRb)과 중첩될 수 있다.
예시적인 실시예들에서, 제1 및 제2 관통 배선 영역들(TR1, TR2)과 x 방향으로 인접한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b) 및 y 방향으로 인접한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b) 중 어느 한 그룹만 지지 영역들(SRb)과 중첩될 수도 있을 것이다. 이 경우, 지지 영역들(SRb)과 중첩되지 않은 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은, 제1 및 제2 관통 배선 영역들(TR1, TR2)로부터 소정 거리, 예를 들어 약 600 ㎛ 이상 이격되어 배치될 수 있다. 또한, 예시적인 실시예들에서, 제1 영역(R1)과 제2 영역(R2)의 사이에서 y 방향으로 연장되도록 배치된 지지 영역(SRb)은 생략될 수 있다.
도 5b를 참조하면, 반도체 장치(100c)에서는, 도 5a의 실시예에서와 유사하게, 제2 영역(R2)에서, 지지 영역들(SRc)이 제1 및 제2 관통 배선 영역들(TR1, TR2)과 인접한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)과만 중첩되어 배치될 수 있다. 다만, 도 5a의 실시예에서와 달리, 지지 영역들(SRc)이 각각의 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)의 연장 방향을 따라 타단부들까지 연장될 수 있다.
예시적인 실시예들에서, 지지 영역들(SRc)은 제1 및 제2 관통 배선 영역들(TR1, TR2)과 x 방향으로 인접한 제2 분리 영역들(MS2a, MS2b)과만 중첩되어 배치되거나, y 방향으로 인접한 제1 분리 영역들(MS1)과만 중첩되도록 배치될 수도 있을 것이다. 또한, 예시적인 실시예들에서, 제1 영역(R1)과 제2 영역(R2)의 사이에서 y 방향으로 연장되도록 배치된 지지 영역(SRc)은 생략될 수 있다.
도 6은 예시적인 실시예들에 따른 반도체 장치의 평면도이다.
도 7 예시적인 실시예들에 따른 반도체 장치의 단면도이다. 도 7에서는 도 6 절단선 Ⅰ-Ⅰ'를 따른 단면을 도시한다.
도 6 및 도 7을 참조하면, 반도체 장치(100d)에서는, 제2 수평 도전층(104)이 제2 기판(101)과 직접 접촉하는 영역인 지지 영역들(SRd)의 배치가 도 1 내지 도 4b의 실시예에서와 다를 수 있다. 구체적으로, 제1 영역(R1)에서, 제1 관통 배선 영역(TR1)에 y 방향을 따라 인접한 두 개의 제1 및 제2 분리 영역들(MS1, MS2a)이 지지 영역들(SRd)과 중첩될 수 있다. 예를 들어, 제1 관통 배선 영역(TR1)에 y 방향을 따라 가장 인접한 제1 분리 영역들(MS1)뿐 아니라, 다음으로 인접한 제2 중앙 분리 영역(MS2a)도 지지 영역들(SRd)과 중첩되어 배치될 수 있다. 이 경우, 도 7에 도시된 것과 같이, 지지 영역들(SRd)과 중첩된 상기 제2 중앙 분리 영역들(MS2a)에 인접한 채널 구조물들은 하부에서 수평 절연층(110)을 관통하는 더미 채널 구조물들(DCH)일 수 있다.
이와 같이, 예시적인 실시예들에서, 제1 및 제2 관통 배선 영역들(TR1, TR2)에 인접한 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)은 복수개가 지지 영역들(SRd)과 중첩되어 배치될 수 있다.
도 8은 예시적인 실시예들에 따른 반도체 장치의 평면도이다.
도 8을 참조하면, 반도체 장치(100e)에서는, 제2 수평 도전층(104)이 제2 기판(101)과 직접 접촉하는 영역인 지지 영역들(SRe)의 배치가 도 1 내지 도 4b의 실시예에서와 다를 수 있다. 구체적으로, 제1 영역(R1)에서, 지지 영역들(SRe)은, 제1 관통 배선 영역(TR1)에 y 방향을 따라 인접한 제1 분리 영역들(MS1)뿐 아니라 제1 관통 배선 영역(TR1)과 이격된 제1 및 제2 분리 영역들(MS1, MS2a)과도 중첩되도록 배치될 수 있다. 예를 들어, 지지 영역들(SRe)은, 제1 관통 배선 영역(TR1)과 이격된 제1 및 제2 분리 영역들(MS1, MS2a)을 따라서는 아일랜드 형태로 단속적으로 배치될 수 있다.
도 9는 예시적인 실시예들에 따른 반도체 장치의 단면도이다.
도 9를 참조하면, 반도체 장치(100f)에서는, 게이트 전극들(130)의 적층 구조물이 수직하게 적층된 하부 및 상부 적층 구조물들로 이루어지고, 채널 구조물들(CHf)이 수직하게 적층된 제1 및 제2 채널 구조물들(CH1, CH2)을 포함할 수 있다. 더미 채널 구조물들(DCHf)도 채널 구조물들(CHf)과 동일한 형태로 배치될 수 있다. 이와 같은 채널 구조물들(CHf)의 구조는, 상대적으로 적층된 게이트 전극들(130)의 개수가 많은 경우에 채널 구조물들(CHf)을 안정적으로 형성하기 위하여 도입될 수 있다.
채널 구조물들(CHf)은 하부의 제1 채널 구조물들(CH1)과 상부의 제2 채널 구조물들(CH2)이 연결된 형태를 가질 수 있으며, 연결 영역에서 폭의 차이에 의한 절곡부를 가질 수 있다. 제1 채널 구조물(CH1)과 제2 채널 구조물(CH2)의 사이에서 채널층(140), 게이트 유전층(145), 및 채널 매립 절연층(150)이 서로 연결된 상태일 수 있다. 채널 패드(155)는 상부의 제2 채널 구조물(CH2)의 상단에만 배치될 수 있다. 다만, 예시적인 실시예들에서, 제1 채널 구조물(CH1) 및 제2 채널 구조물(CH2)은 각각 채널 패드(155)를 포함할 수도 있으며, 이 경우, 제1 채널 구조물(CH1)의 채널 패드(155)는 제2 채널 구조물(CH2)의 채널층(140)과 연결될 수 있다. 상기 하부 적층 구조물의 최상부에는 상대적으로 두께가 두꺼운 상부 층간 절연층(125)이 배치될 수 있다. 다만, 층간 절연층들(120) 및 상부 층간 절연층(125)의 형태는 실시예들에서 다양하게 변경될 수 있다.
도 10a 내지 도 10i는 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 개략적인 단면도들이다. 도 10a 내지 도 10i에서는, 도 2a에 도시된 영역에 대응되는 영역들이 도시된다.
도 10a를 참조하면, 제1 기판(201) 상에 회로 소자들(220) 및 하부 배선 구조물들을 포함하는 주변 회로 구조물(PERI)을 형성하고, 주변 회로 구조물(PERI)의 상부에 메모리 셀 영역이 제공되는 제2 기판(201)을 형성하고, 수평 절연층(110)을 형성할 수 있다.
먼저, 제1 기판(201) 내에 소자 분리층들(210)을 형성하고, 제1 기판(201) 상에 회로 게이트 유전층(222) 및 회로 게이트 전극(225)을 순차적으로 형성할 수 있다. 소자 분리층들(210)은 예를 들어, 쉘로우 트랜치 소자 분리(shallow trench isolation, STI) 공정에 의하여 형성될 수 있다. 회로 게이트 유전층(222)과 회로 게이트 전극(225)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 형성될 수 있다. 회로 게이트 유전층(222)은 실리콘 산화물로 형성되고, 회로 게이트 전극(225)은 다결정 실리콘 또는 금속 실리사이드층 중 적어도 하나로 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 회로 게이트 유전층(222)과 회로 게이트 전극(225)의 양 측벽에 스페이서층(224) 및 소스/드레인 영역들(205)을 형성할 수 있다. 실시예들에 따라, 스페이서층(224)은 복수의 층들로 이루어질 수도 있다. 다음으로, 이온 주입 공정을 수행하여 소스/드레인 영역들(205)을 형성할 수 있다.
상기 하부 배선 구조물들 중 회로 콘택 플러그들(270)은 주변 영역 절연층(290)을 일부 형성한 후, 일부를 식각하여 제거하고 도전성 물질을 매립함으로써 형성할 수 있다. 회로 배선 라인들(280)은, 예를 들어, 도전성 물질을 증착한 후 이를 패터닝함으로써 형성할 수 있다.
주변 영역 절연층(290)은 복수 개의 절연층들로 이루어질 수 있다. 주변 영역 절연층(290)은 상기 하부 배선 구조물들을 형성하는 각 단계들에서 일부가 형성되고 최상부의 회로 배선 라인(280)의 상부에 일부를 형성함으로써, 최종적으로 회로 소자들(220) 및 상기 하부 배선 구조물들을 덮도록 형성될 수 있다.
다음으로, 제2 기판(201)은 주변 영역 절연층(290) 상에 형성될 수 있다. 제2 기판(201)은 예를 들어, 다결정 실리콘으로 이루어질 수 있으며, CVD 공정에 의해 형성할 수 있다. 제2 기판(201)을 이루는 다결정 실리콘은 불순물을 포함할 수 있다.
다음으로, 수평 절연층(110)을 이루는 제1 내지 제3 수평 절연층들(111, 112, 113)은 순차적으로 제2 기판(201) 상에 적층될 수 있다. 수평 절연층(110)은 후속 공정을 통해 일부가 도 2a의 제1 수평 도전층(102)으로 교체되는 층들일 수 있다. 제1 및 제3 수평 절연층들(111, 113)은 제2 수평 절연층(112)과 다른 물질을 포함할 수 있다. 예를 들어, 제1 및 제3 수평 절연층들(111, 113)은 층간 절연층들(120)과 동일한 물질로 이루어지고, 제2 수평 절연층(112)은 희생 절연층들(118)과 동일한 물질로 이루어질 수 있다.
제1 내지 제3 수평 절연층들(111, 112, 113)은 지지 영역들(SR)에서 패터닝 공정에 의해 제거될 수 있다. 이에 따라, 수평 절연층(110)은 지지 영역들(SR)을 제외한 영역에만 형성되고, 지지 영역들(SR)에서 제2 기판(101)이 노출될 수 있다.
도 10b를 참조하면, 수평 절연층(110) 상에 제2 수평 도전층(104)을 형성할 수 있다.
제2 수평 도전층(104)은 수평 절연층(110) 상에 형성되며, 지지 영역들(SR)에서 제2 기판(101)과 접촉될 수 있다. 이에 따라, 제2 수평 도전층(104)은 수평 절연층(110)의 단부들을 따라 절곡되며, 상기 단부들을 덮고 제2 기판(101) 상으로 연장될 수 있다.
도 10c를 참조하면, 제2 기판(101)을 관통하는 기판 절연층(160)을 형성하고, 상부에 희생 절연층들(118) 및 층간 절연층들(120)을 교대로 적층할 수 있다.
기판 절연층(160)은 제1 및 제2 관통 배선 영역들(TR1, TR2)에 해당하는 영역에서 제2 기판(201), 수평 절연층(110), 및 제2 수평 도전층(104)의 일부를 제거한 후, 절연 물질을 매립함으로써 형성할 수 있다. 기판 절연층(160)은 제1 및 제2 관통 배선 영역들(TR1, TR2)의 전체 영역에 걸쳐 형성되거나, 그보다 작게 형성될 수 있다. 상기 절연 물질의 매립 후, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정을 이용하여 평탄화 공정을 더 수행할 수 있다. 이에 의해 기판 절연층(160)의 상면은 제2 수평 도전층(104)의 상면과 실질적으로 공면을 이룰 수 있다.
다음으로, 희생 절연층들(118)은 후속 공정을 통해 일부가 게이트 전극들(130)(도 2a 참조)로 교체되는 층일 수 있다. 희생 절연층들(118)은 층간 절연층들(120)과 다른 물질로 이루어질 수 있으며, 층간 절연층들(120)에 대해 특정 식각 조건에서 식각 선택성을 가지고 식각될 수 있는 물질로 형성될 수 있다. 예를 들어, 층간 절연층(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 한가지로 이루어질 수 있고, 희생 절연층들(118)은 실리콘, 실리콘 산화물, 실리콘 카바이드 및 실리콘 질화물 중에서 선택되는 층간 절연층(120)과 다른 물질로 이루어질 수 있다. 실시예들에서, 층간 절연층들(120)의 두께는 모두 동일하지 않을 수 있다. 층간 절연층들(120) 및 희생 절연층들(118)의 두께 및 구성하는 막들의 개수는 도시된 것으로부터 다양하게 변경될 수 있다. 이에 의해, 제1 및 제2 관통 배선 영역들(TR1, TR2)의 절연 영역(IR)이 형성될 수 있다.
다음으로, 희생 절연층들(118)과 층간 절연층들(120)의 적층 구조물 상부를 덮는 셀 영역 절연층(190)을 형성할 수 있다.
도 10d를 참조하면, 희생 절연층들(118) 및 층간 절연층들(120)의 적층 구조물을 관통하는 채널 구조물들(CH) 및 더미 채널 구조물들(DCH)을 형성할 수 있다.
먼저, 도시되지 않은 영역에서 희생 절연층들(118) 및 층간 절연층들(120)의 일부를 제거하여 상부 분리 영역(SS)(도 1 참조)을 형성할 수 있다. 상부 분리 영역(SS)은, 별도의 마스크층을 이용하여 상부 분리 영역(SS)이 형성될 영역을 노출시키고, 최상부로부터 소정 개수의 희생 절연층들(118) 및 층간 절연층들(120)을 제거하거 한 후, 절연 물질을 증착함으로써 형성할 수 있다. 상부 분리 영역(SS)은 도 1의 상부 게이트 전극들(130U)이 형성되는 영역보다 z 방향을 따라 하부로 연장될 수 있다.
다음으로, 채널 구조물들(CH) 및 더미 채널 구조물들(DCH)은 희생 절연층들(118), 층간 절연층들(120), 및 수평 절연층(110)을 이방성 식각하여 형성할 수 있으며, 홀 형태의 채널 홀들을 형성한 후 이를 매립함으로써 형성될 수 있다. 예시적인 실시예들에서, 더미 채널 구조물들(DCH)은 채널 구조물들(CH)보다 큰 사이즈로 형성될 수 있다. 상기 적층 구조물의 높이로 인하여, 상기 채널 홀들의 측벽은 제2 기판(201)의 상면에 수직하지 않을 수 있다. 상기 채널 홀들은 제2 기판(201)의 일부를 리세스하도록 형성될 수 있다.
다음으로, 각각의 상기 채널 홀들 내에 게이트 유전층(145)의 적어도 일부, 채널층(140), 채널 매립 절연층(150), 및 채널 패드(155)를 순차적으로 형성하여, 채널 구조물들(CH) 및 더미 채널 구조물들(DCH)을 형성할 수 있다. 게이트 유전층(145)은 ALD 또는 CVD 공정을 이용하여 균일한 두께를 가지도록 형성될 수 있다. 본 단계에서 게이트 유전층(145)은 전부 또는 일부가 형성될 수 있으며, 상기 채널 홀들을 따라 제2 기판(201)에 수직하게 연장되는 부분이 본 단계에서 형성될 수 있다. 채널층(140)은 상기 채널 홀들 내에서 게이트 유전층(145) 상에 형성될 수 있다. 채널 매립 절연층(150)은 상기 채널 홀들을 충전하도록 형성되며, 절연 물질일 수 있다. 다만, 실시예들에 따라, 채널 매립 절연층(150)이 아닌 도전성 물질로 채널층(140) 사이를 매립할 수도 있다. 채널 패드(155)는 도전성 물질로 이루어질 수 있으며, 예를 들어 다결정 실리콘으로 이루어질 수 있다.
도 10e를 참조하면, 희생 절연층들(118)과 층간 절연층들(120)의 적층 구조물을 관통하는 개구부들(OP1, OP2)을 형성하고, 개구부들(OP1, OP2)의 내측벽에 희생 스페이서들(115)을 형성할 수 있다.
먼저, 개구부들(OP)의 형성 전에, 채널 구조물들(CH) 및 더미 채널 구조물들(DCH) 상에 셀 영역 절연층(190)을 더 형성할 수 있다. 개구부들(OP1, OP2)은 도 1의 제1 및 제2 분리 영역들(MS1, MS2a, MS2b)의 위치에 형성될 수 있다. 개구부들(OP1, OP2)은 포토 리소그래피 공정을 이용하여 마스크층을 형성하고, 상기 적층 구조물을 이방성 식각함으로써 형성될 수 있다. 개구부들(OP1, OP2)은 x 방향으로 연장되는 트렌치 형태로 형성될 수 있다.
희생 스페이서들(115)은 개구부들(OP1, OP2)의 내측벽에 형성될 수 있다. 희생 스페이서들(115)은 희생 절연층들(118), 층간 절연층들(120), 및 수평 절연층(110)에 대하여 식각 선택성을 갖는 물질을 포함할 수 있다. 예를 들어, 희생 스페이서들(115)은 다결정 실리콘을 포함할 수 있다.
수평 절연층(110)과 중첩하여 형성되는 제1 개구부(OP1)는, 하단에서 수평 절연층(110)의 상면이 노출되도록 형성된 후, 희생 스페이서들(115)의 형성 시에 상기 하단이 연장되어, 상기 하단에서 제2 수평 절연층(112)이 노출되도록 형성될 수 있다. 지지 영역(SR)과 중첩하여 형성되는 제2 개구부(OP2)는, 하단에서 제2 수평 도전층(104)을 관통하고 제2 기판(101)이 노출되도록 형성될 수 있다.
도 10f를 참조하면, 희생 스페이서들(115)을 일부 산화시켜 희생 산화층들(116)을 형성한 후, 제2 수평 절연층(112)을 제거하여 제1 터널부(TL1)를 형성할 수 있다.
희생 산화층들(116)은 희생 스페이서들(115)을 일부 산화시켜 형성할 수 있다. 실시예들에 따라, 희생 산화층(116)의 형성 전에, 제1 개구부(OP1)의 하부에서 제1 및 제3 수평 절연층들(111, 113)을 일부 제거하는 습식 식각 공정이 더 수행될 수 있다. 이 경우, 제1 및 제3 수평 절연층들(111, 113)이 일부 제거된 후 노출된 제2 수평 도전층(104) 및 제2 기판(101)의 일부도, 희생 산화층들(116)의 형성 공정에서 함께 산화될 수 있다.
다음으로, 제1 개구부(OP1)를 통해 노출된 제2 수평 절연층(112)을 선택적으로 제거하여 제1 터널부(TL1)를 형성할 수 있다. 상기 제거 공정들은, 예를 들어 습식 식각 공정에 의할 수 있다.
제1 및 제2 관통 배선 영역들(TR1, TR2)에 인접한 개구부는 지지 영역(SR)과 중첩되어 형성되는 제2 개구부(OP2)일 수 있다. 이에 따라, 제2 개구부(OP2)의 하부에서는 제2 수평 절연층(112)이 배치 및 제거되지 않으므로, 본 단계에서 제2 수평 절연층(112)을 제거하는 식각제가 상부로 유입되어 상부의 구조물들을 손상시키고 제1 및 제2 관통 배선 영역들(TR1, TR2)의 절연 영역(IR)을 손상시키는 것이 방지될 수 있다.
도 10g를 참조하면, 제1 터널부(TL1) 내에서 제1 및 제3 수평 절연층들(111, 113)을 제거하고 제1 수평 도전층(102)을 형성한 후, 개구부들(OP1, OP2)을 통해 희생 절연층들(118)의 일부를 제거하여 제2 터널부들(TL2)을 형성할 수 있다.
제1 및 제3 수평 절연층들(111, 113)은 층간 절연층(120) 등에 대하여 선택적으로 제거될 수 있다. 제1 및 제3 수평 절연층들(111, 113)의 제거 시에, 제2 수평 절연층(112)이 제거된 영역에서 노출된 게이트 유전층(145)도 일부 함께 제거되어 제1 터널부(TL1)를 통해 채널층(140)이 노출될 수 있다. 제1 수평 도전층(102)은 수평 절연층(110)이 제거된 제1 터널부(TL1) 내에 도전성 물질을 증착하여 형성할 수 있다. 다음으로, 희생 스페이서들(115) 및 희생 산화층들(116)을 제거할 수 있다.
다음으로, 희생 절연층들(118)은 제1 및 제2 관통 배선 영역들(TR1, TR2)(도 1 참조) 및 그 주변을 제외한 영역에서 제거될 수 있다. 희생 절연층들(118)은 예를 들어, 습식 식각을 이용하여, 층간 절연층들(120), 제1 수평 도전층(102), 제2 수평 도전층(104), 및 기판 절연층(160)에 대하여 선택적으로 제거될 수 있다. 이에 따라 층간 절연층들(120) 사이에 복수의 제2 터널부들(TL2)이 형성될 수 있으며, 제2 터널부들(TL2)을 통해 채널 구조물들(CH) 및 더미 채널 구조물들(DCH)의 일부 측벽들이 노출될 수 있다.
제1 및 제2 관통 배선 영역들(TR1, TR2)이 형성되는 영역은 개구부들(OP1, OP2)로부터 이격되어, 식각제가 도달하지 못함으로써 희생 절연층들(118)이 잔존하는 영역을 포함할 수 있다. 따라서, 제1 및 제2 관통 배선 영역들(TR1, TR2)은 인접하는 개구부들(OP1, OP2)의 사이에서 개구부들(OP1, OP2)의 중앙에 형성되게 된다. 희생 절연층들(118)이 잔존하는 영역은 기판 절연층(160)이 배치되는 영역과 일치하지 않을 수 있다. 따라서, 제1 및 제2 관통 배선 영역들(TR1, TR2)을 기판 절연층(160)을 기준으로 정의한 경우, 희생 절연층들(118)은 제1 및 제2 관통 배선 영역들(TR1, TR2)의 내부뿐 아니라, 제1 및 제2 관통 배선 영역들(TR1, TR2)의 둘레에도 위치하는 것으로 설명될 수 있다.
도 10h를 참조하면, 제2 터널부들(TL2)에 도전성 물질을 매립하여 게이트 전극들(130)을 형성하고, 개구부들(OP1, OP2) 내에 분리 절연층(105)을 형성할 수 있다.
게이트 전극들(130)을 이루는 상기 도전성 물질은 제2 터널부들(TL2)을 채울 수 있다. 상기 도전성 물질은 금속, 다결정 실리콘 또는 금속 실리사이드 물질을 포함할 수 있다. 게이트 전극들(130)의 측면은 희생 절연층들(118)의 측면과 접할 수 있다. 게이트 전극들(130)을 형성한 후, 개구부들(OP1, OP2) 내에 증착된 상기 도전성 물질을 추가적인 공정을 통하여 제거할 수도 있다.
분리 절연층(105)은 개구부들(OP1, OP2)을 채우도록 형성할 수 있다.
도 10i를 참조하면, 제1 및 제2 관통 배선 영역들(TR1, TR2)에 관통 콘택 플러그들(170)(도 2a 참조)을 형성하기 위한 비아 홀들(VH)을 형성할 수 있다.
비아 홀들(VH)의 형성 전에, 분리 절연층(105)을 덮도록 셀 영역 절연층(190)을 더 형성할 수 있다. 다음으로, 셀 영역 절연층(190) 및 절연 영역(IR)을 관통하는 비아 홀들(VH)을 형성할 수 있다. 비아 홀들(VH)의 하단에서는 주변 회로 구조물(PERI)의 회로 배선 라인(280)이 노출될 수 있다.
다음으로, 도 2a를 함께 참조하면, 비아 홀들(VH)에 도전성 물질을 매립하여 관통 콘택 플러그들(170)을 형성함으로써 제1 및 제2 관통 배선 영역들(TR1, TR2)을 형성하고, 관통 콘택 플러그들(170)의 상단과 연결되는 배선 라인들(180)을 형성하여 반도체 장치(100)가 제조될 수 있다.
도 11은 예시적인 실시예들에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 도면이다.
도 11을 참조하면, 데이터 저장 시스템(1000)은 반도체 장치(1100) 및 반도체 장치(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다. 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 데이터 저장 시스템(1000)은 하나 또는 복수의 반도체 장치(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
반도체 장치(1100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 도 1 내지 도 9를 참조하여 상술한 NAND 플래쉬 메모리 장치일 수 있다. 반도체 장치(1100)는 제1 구조물(110F) 및 제1 구조물(110F) 상의 제2 구조물(1100S)을 포함할 수 있다. 예시적인 실시예들에서, 제1 구조물(110F)은 제2 구조물(1100S)의 옆에 배치될 수도 있다. 제1 구조물(110F)은 디코더 회로(1110), 페이지 버퍼(1120), 및 로직 회로(1130)를 포함하는 주변 회로 구조물일 수 있다. 제2 구조물(1100S)은 비트라인(BL), 공통 소스 라인(CSL), 워드라인들(WL), 제1 및 제2 게이트 상부 라인들(UL1, UL2), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 및 비트라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 구조물일 수 있다.
제2 구조물(1100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 하부 트랜지스터들(LT1, LT2), 비트라인(BL)에 인접하는 상부 트랜지스터들(UT1, UT2), 및 하부 트랜지스터들(LT1, LT2)과 상부 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 하부 트랜지스터들(LT1, LT2)의 개수와 상부 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
예시적인 실시예들에서, 상부 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있고, 하부 트랜지스터들(LT1, LT2)은 접지 선택 트랜지스터를 포함할 수 있다. 게이트 하부 라인들(LL1, LL2)은 각각 하부 트랜지스터들(LT1, LT2)의 게이트 전극일 수 있다. 워드라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극들일 수 있고, 게이트 상부 라인들(UL1, UL2)은 각각 상부 트랜지스터들(UT1, UT2)의 게이트 전극일 수 있다.
예시적인 실시예들에서, 하부 트랜지스터들(LT1, LT2)은 직렬 연결된 하부 소거 제어 트랜지스터(LT1) 및 접지 선택 트랜지스터(LT2)를 포함할 수 있다. 상부 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 상부 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 하부 소거 제어 트랜지스터(LT1) 및 상부 소거 제어 트랜지스터(UT1) 중 적어도 하나는 GIDL 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 및 제2 게이트 하부 라인들(LL1, LL2), 워드라인들(WL), 및 제1 및 제2 게이트 상부 라인들(UL1, UL2)은, 제1 구조물(110F) 내에서 제2 구조물(1100S)까지 연장되는 제1 연결 배선들(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 비트라인들(BL)은 제1 구조물(110F) 내에서 제2 구조물(1100S)까지 연장되는 제2 연결 배선들(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 구조물(110F)에서, 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다. 반도체 장치(1000)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해, 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 구조물(110F) 내에서 제2 구조물(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), NAND 컨트롤러(1220), 및 호스트 인터페이스(1230)를 포함할 수 있다. 실시예들에 따라, 데이터 저장 시스템(1000)은 복수의 반도체 장치들(1100)을 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 반도체 장치들(1000)을 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 데이터 저장 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(1220)를 제어하여 반도체 장치(1100)에 억세스할 수 있다. NAND 컨트롤러(1220)는 반도체 장치(1100)와의 통신을 처리하는 NAND 인터페이스(1221)를 포함할 수 있다. NAND 인터페이스(1221)를 통해, 반도체 장치(1100)를 제어하기 위한 제어 명령, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 반도체 장치(1100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 데이터 저장 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 반도체 장치(1100)를 제어할 수 있다.
도 12는 예시적인 실시예에 따른 반도체 장치를 포함하는 데이터 저장 시스템을 개략적으로 나타낸 사시도이다.
도 12를 참조하면, 본 발명의 예시적인 실시예에 따른 데이터 저장 시스템(2000)은 메인 기판(2001)과, 메인 기판(2001)에 실장되는 컨트롤러(2002), 하나 이상의 반도체 패키지(2003), 및 DRAM(2004)을 포함할 수 있다. 반도체 패키지(2003) 및 DRAM(2004)은 메인 기판(2001)에 형성되는 배선 패턴들(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 상기 복수의 핀들의 개수와 배치는, 데이터 저장 시스템(2000)과 상기 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 예시적인 실시예들에서, 데이터 저장 시스템(2000)은 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 데이터 저장 시스템(2000)은 상기 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 데이터 저장 시스템(2000)의 동작 속도를 개선할 수 있다.
DRAM(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 데이터 저장 시스템(2000)에 포함되는 DRAM(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 데이터 저장 시스템(2000)에 DRAM(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(2004)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지들(2003a, 2003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b)은 각각 복수의 반도체 칩들(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b) 각각은, 패키지 기판(2100), 패키지 기판(2100) 상의 반도체 칩들(2200), 반도체 칩들(2200) 각각의 하부면에 배치되는 접착층들(2300), 반도체 칩들(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조물(2400), 및 패키지 기판(2100) 상에서 반도체 칩들(2200) 및 연결 구조물(2400)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 상부 패드들(2130)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩(2200)은 입출력 패드(2210)를 포함할 수 있다. 입출력 패드(2210)는 도 11의 입출력 패드(1101)에 해당할 수 있다. 반도체 칩들(2200) 각각은 게이트 적층 구조물들(3210) 및 채널 구조물들(3220)을 포함할 수 있다. 반도체 칩들(2200) 각각은 도 1 내지 도 9를 참조하여 상술한 반도체 장치를 포함할 수 있다.
예시적인 실시예들에서, 연결 구조물(2400)은 입출력 패드(2210)와 패키지 상부 패드들(2130)을 전기적으로 연결하는 본딩 와이어일 수 있다. 따라서, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드들(2130)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식의 연결 구조물(2400) 대신에, 관통 전극(Through Silicon Via, TSV)을 포함하는 연결 구조물에 의하여 서로 전기적으로 연결될 수도 있다.
예시적인 실시예들에서, 컨트롤러(2002)와 반도체 칩들(2200)은 하나의 패키지에 포함될 수도 있다. 예시적인 실시예에서, 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 반도체 칩들(2200)이 실장되고, 상기 인터포저 기판에 형성되는 배선에 의해 컨트롤러(2002)와 반도체 칩들(2200)이 서로 연결될 수도 있다.
도 13은 예시적인 실시예에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다. 도 13은 도 12의 반도체 패키지(2003)의 예시적인 실시예를 설명하며, 도 12의 반도체 패키지(2003)를 절단선 Ⅳ-Ⅳ'를 따라 절단한 영역을 개념적으로 나타낸다.
도 13을 참조하면, 반도체 패키지(2003)에서, 패키지 기판(2100)은 인쇄회로 기판일 수 있다. 패키지 기판(2100)은 패키지 기판 바디부(2120), 패키지 기판 바디부(2120)의 상면에 배치되는 패키지 상부 패드들(2130), 패키지 기판 바디부(2120)의 하면에 배치되거나 하면을 통해 노출되는 하부 패드들(2125), 및 패키지 기판 바디부(2120) 내부에서 상부 패드들(2130)과 하부 패드들(2125)을 전기적으로 연결하는 내부 배선들(2135)을 포함할 수 있다. 상부 패드들(2130)은 연결 구조물들(2400)과 전기적으로 연결될 수 있다. 하부 패드들(2125)은 도전성 연결부들(2800)을 통해 도 12와 같이 데이터 저장 시스템(2000)의 메인 기판(2010)의 배선 패턴들(2005)에 연결될 수 있다.
반도체 칩들(2200) 각각은 반도체 기판(3010) 및 반도체 기판(3010) 상에 차례로 적층되는 제1 구조물(3100) 및 제2 구조물(3200)을 포함할 수 있다. 제1 구조물(3100)은 주변 배선들(3110)을 포함하는 주변 회로 영역을 포함할 수 있다. 제2 구조물(3200)은 공통 소스 라인(3205), 공통 소스 라인(3205) 상의 게이트 적층 구조물(3210), 게이트 적층 구조물(3210)을 관통하는 채널 구조물들(3220)과 분리 영역들(3230), 메모리 채널 구조물들(3220)과 전기적으로 연결되는 비트 라인들(3240), 및 게이트 적층 구조물(3210)의 워드라인들(WL)(도 11 참조)과 전기적으로 연결되는 게이트 콘택 플러그들(175)(도 1 참조)을 포함할 수 있다. 도 1 내지 도 2b를 참조하여 상술한 것과 같이, 반도체 칩들(2200) 각각에서 관통 배선 영역(TR1)에 인접한 제1 분리 영역(MS1)은 지지 영역(SR)과 중첩될 수 있다.
반도체 칩들(2200) 각각은, 제1 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되며 제2 구조물(3200) 내로 연장되는 관통 배선(3245)을 포함할 수 있다. 관통 배선(3245)은 게이트 적층 구조물(3210)을 관통할 수 있으며, 게이트 적층 구조물(3210)의 외측에 더 배치될 수 있다. 반도체 칩들(2200) 각각은, 제1 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되며 제2 구조물(3200) 내로 연장되는 입출력 연결 배선(3265) 및 입출력 연결 배선(3265)과 전기적으로 연결되는 입출력 패드(2210)를 더 포함할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경과 실시예들의 조합이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
CH: 채널 구조물 DCH: 더미 채널 구조물
GS: 적층 구조물 IR: 절연 영역
MS1, MS2: 분리 영역 SS: 상부 분리 영역
SR: 지지 영역 TR1, TR2: 관통 배선 영역
101: 기판 102, 104: 수평 도전층
105: 분리 절연층 110: 수평 절연층
118: 희생 절연층 120: 층간 절연층
130: 게이트 전극 140: 채널층
145: 게이트 유전층 150: 채널 매립 절연층
155: 채널 패드 160: 기판 절연층
170: 관통 콘택 플러그 180: 배선 라인
190: 셀 영역 절연층

Claims (20)

  1. 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 및
    상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판의 상면에 수직한 제1 방향을 따라 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되고 채널층을 각각 포함하는 채널 구조물들, 상기 게이트 전극들을 관통하며 상기 제1 방향에 수직한 제2 방향으로 연장되고 상기 제1 방향 및 상기 제2 방향에 수직한 제3 방향을 따라 이격되어 배치되는 분리 영역들, 상기 제2 기판 상에서 상기 게이트 전극들의 하부에 수평하게 배치되며 상기 채널 구조물들 각각의 상기 채널층과 직접 접촉하는 제1 수평 도전층, 상기 제1 수평 도전층과 나란하게 배치되는 수평 절연층, 및 상기 제1 수평 도전층 상에 배치되며 상기 제1 수평 도전층 및 상기 수평 절연층이 배치되지 않는 지지 영역들에서 상기 제2 기판과 접촉하는 제2 수평 도전층을 포함하는 메모리 셀 구조물을 포함하고,
    상기 분리 영역들 중 상기 제3 방향을 따라 서로 인접하는 제1 분리 영역들의 사이에 배치되며, 상기 제2 기판을 관통하며 상기 제1 방향으로 연장되어 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그들 및 상기 관통 콘택 플러그들을 둘러싸는 절연 영역을 포함하는 관통 배선 영역을 가지며,
    상기 지지 영역들 중 일부는 상기 제1 분리 영역들과 접하며 상기 제1 분리 영역들을 따라 연장되는 반도체 장치.
  2. 제1 항에 있어서,
    상기 제1 분리 영역들 각각은, 상기 제3 방향을 따른 양측에서 상기 제2 수평 도전층과 접하고, 상기 수평 도전층과 이격되는 반도체 장치
  3. 제1 항에 있어서,
    상기 제2 기판은 제1 영역 및 제2 영역을 갖고,
    상기 게이트 전극들은, 상기 제1 영역에서 상기 제1 방향을 따라 서로 이격되어 적층되고, 상기 제2 영역에서 상기 제2 방향을 따라 계단 형태를 이루며 연장되며,
    상기 관통 배선 영역은 상기 제1 영역에 배치되는 반도체 장치.
  4. 제1 항에 있어서,
    상기 분리 영역들은, 상기 제1 분리 영역들로부터 상기 제3 방향을 따라 각각 이격된 제2 분리 영역들을 더 포함하고,
    상기 제2 분리 영역들은 상기 지지 영역들과 중첩되지 않도록 상기 지지 영역들로부터 이격되는 반도체 장치.
  5. 제4 항에 있어서,
    서로 인접하는 각각의 상기 제1 분리 영역들과 각각의 상기 제2 분리 영역들의 사이에서, 상기 제1 수평 도전층의 측면과 상기 수평 절연층의 측면이 접촉하는 반도체 장치.
  6. 제1 항에 있어서,
    상기 메모리 셀 구조물은 상기 제1 분리 영역들의 주위에 배치되는 더미 채널 구조물들을 더 포함하고,
    상기 더미 채널 구조물들은 상기 수평 절연층을 관통하는 반도체 장치.
  7. 제1 항에 있어서,
    상기 지지 영역들 중 일부는, 상기 제3 방향을 따라 상기 관통 배선 영역과 상기 제1 분리 영역들 각각의 사이에서 상기 제2 방향으로 연장되도록 배치되는 반도체 장치.
  8. 제1 항에 있어서,
    상기 제2 기판은 제1 영역 및 제2 영역을 갖고,
    상기 게이트 전극들은, 상기 제1 영역에서 상기 제1 방향을 따라 서로 이격되어 적층되고, 상기 제2 영역에서 상기 제2 방향을 따라 계단 형태를 이루며 연장되며,
    상기 관통 배선 영역은 상기 제2 영역에 배치되는 반도체 장치.
  9. 제8 항에 있어서,
    상기 지지 영역들은, 상기 제2 방향 및 상기 제3 방향을 따라 상기 관통 배선 영역에 인접하는 상기 분리 영역들 각각의 적어도 일부를 둘러싸도록 배치되는 반도체 장치.
  10. 제1 항에 있어서,
    상기 수평 절연층은 상기 제2 기판 상에 순차적으로 적층되는 제1 수평 절연층, 제2 수평 절연층, 및 제3 수평 절연층들을 포함하고,
    상기 제1 수평 절연층 및 상기 제3 수평 절연층은 동일한 물질을 포함하는 반도체 장치.
  11. 제1 항에 있어서,
    상기 절연 영역은, 상기 제2 기판과 동일한 높이에 배치되는 영역을 포함하는 제1 절연층, 상기 제1 절연층 상에 교대로 배치되는 제2 절연층들 및 제3 절연층들을 포함하고,
    상기 메모리 셀 구조물은, 상기 게이트 전극들과 교대로 배치되는 층간 절연층들을 더 포함하고,
    상기 제2 절연층들은 상기 층간 절연층들과 동일한 높이 레벨에 위치하고, 상기 제3 절연층들은 상기 게이트 전극들과 동일한 높이 레벨에 위치하는 반도체 장치.
  12. 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 및
    상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판 상에 수평하게 배치되는 제1 수평 도전층, 상기 제1 수평 도전층 상에 배치되는 제2 수평 도전층, 제1 방향을 따라 상기 제2 수평 도전층 상에 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극들을 관통하며 제2 방향으로 연장되고 제3 방향을 따라 이격되어 배치되는 분리 영역들을 포함하는 메모리 셀 구조물을 포함하고,
    상기 제1 방향으로 연장되며 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그를 포함하는 관통 배선 영역을 가지며,
    상기 분리 영역들은 상기 제3 방향을 따라 상기 관통 콘택 플러그에 인접하게 배치되는 제1 분리 영역들을 포함하고,
    상기 제1 분리 영역들은 상기 제2 수평 도전층을 관통하고 상기 제1 수평 도전층과 이격되는 반도체 장치.
  13. 제12 항에 있어서,
    상기 분리 영역들은 상기 제3 방향을 따라 상기 제1 분리 영역들의 외측에 배치되는 제2 분리 영역들을 더 포함하고,
    상기 제2 분리 영역들은 상기 제1 수평 도전층 및 상기 제2 수평 도전층을 관통하는 반도체 장치.
  14. 제13 항에 있어서,
    상기 메모리 셀 구조물은 각각의 상기 제1 분리 영역들과 각각의 상기 제2 분리 영역들의 사이에 배치되는 제1 더미 채널 구조물들 및 제2 더미 채널 구조물들을 더 포함하고,
    상기 제1 더미 채널 구조물들 각각의 상기 채널층은 상기 제1 수평 도전층과 접촉하는 반도체 장치.
  15. 제14 항에 있어서,
    상기 제2 더미 채널 구조물들 각각의 상기 채널층은 상기 제1 수평 도전층과 이격되는 반도체 장치.
  16. 제12 항에 있어서,
    상기 제2 수평 도전층은, 상기 제1 분리 영역들의 상기 제3 방향을 따른 양측에서 상기 제2 기판과 접촉하는 반도체 장치.
  17. 제16 항에 있어서,
    상기 메모리 셀 구조물은, 상기 제2 기판 상에 상기 제1 수평 도전층과 나란하게 배치되는 수평 절연층을 더 포함하고,
    상기 제2 수평 도전층은, 상기 제1 분리 영역들의 상기 제3 방향을 따른 양측에서 상기 수평 절연층의 단부를 덮는 반도체 장치.
  18. 제12 항에 있어서,
    상기 제1 수평 도전층 및 상기 제2 수평 도전층을 동일한 물질을 포함하는 반도체 장치.
  19. 제1 기판 및 상기 제1 기판 상의 회로 소자들을 포함하는 주변 회로 구조물; 상기 제1 기판의 상부에 배치되는 제2 기판, 상기 제2 기판 상에 수평하게 배치되는 제1 수평 도전층, 상기 제1 수평 도전층 상에 배치되는 제2 수평 도전층, 제1 방향을 따라 상기 제2 수평 도전층 상에 서로 이격되어 적층되는 게이트 전극들, 상기 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되며 채널층을 각각 포함하는 채널 구조물들, 및 상기 게이트 전극들을 관통하며 제2 방향으로 연장되고 제3 방향을 따라 이격되어 배치되는 분리 영역들을 포함하는 메모리 셀 구조물; 및 상기 회로 소자들과 전기적으로 연결되는 입출력 패드를 포함하고, 상기 제1 방향으로 연장되며 상기 메모리 셀 구조물과 상기 주변 회로 구조물을 전기적으로 연결하는 관통 콘택 플러그를 포함하는 관통 배선 영역을 가지며, 상기 분리 영역들은 상기 제3 방향을 따라 상기 관통 콘택 플러그에 인접하게 배치되는 제1 분리 영역들을 포함하고, 상기 제1 분리 영역들은 상기 제2 수평 도전층을 관통하고 상기 제1 수평 도전층과 이격되는 반도체 저장 장치; 및
    상기 입출력 패드를 통하여 상기 반도체 저장 장치와 전기적으로 연결되며, 상기 반도체 저장 장치를 제어하는 컨트롤러를 포함하는 데이터 저장 시스템.
  20. 제19 항에 있어서,
    상기 반도체 저장 장치의 상기 메모리 셀 구조물은, 상기 수평 도전층과 나란하게 배치되는 수평 절연층을 더 포함하고,
    상기 제2 수평 도전층은 상기 제1 수평 도전층 및 상기 수평 절연층이 배치되지 않는 지지 영역들에서 상기 제2 기판과 접촉하며,
    상기 지지 영역들 중 일부는 상기 제1 분리 영역들과 접하며 상기 제1 분리 영역들을 따라 연장되는 데이터 저장 시스템.
KR1020200100045A 2020-08-10 2020-08-10 반도체 장치 및 이를 포함하는 데이터 저장 시스템 KR20220019896A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020200100045A KR20220019896A (ko) 2020-08-10 2020-08-10 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US17/202,992 US11963362B2 (en) 2020-08-10 2021-03-16 Semiconductor devices and data storage systems including the same
DE102021113548.6A DE102021113548A1 (de) 2020-08-10 2021-05-26 Halbleitervorrichtungen und Datenspeichersysteme mit denselben
JP2021100097A JP2022032026A (ja) 2020-08-10 2021-06-16 半導体装置及びこれを含むデータ格納システム
CN202110785462.9A CN114078862A (zh) 2020-08-10 2021-07-12 半导体装置和包括其的数据存储系统
US18/601,027 US20240215253A1 (en) 2020-08-10 2024-03-11 Semiconductor devices and data storage systems including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200100045A KR20220019896A (ko) 2020-08-10 2020-08-10 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Publications (1)

Publication Number Publication Date
KR20220019896A true KR20220019896A (ko) 2022-02-18

Family

ID=79686148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100045A KR20220019896A (ko) 2020-08-10 2020-08-10 반도체 장치 및 이를 포함하는 데이터 저장 시스템

Country Status (5)

Country Link
US (2) US11963362B2 (ko)
JP (1) JP2022032026A (ko)
KR (1) KR20220019896A (ko)
CN (1) CN114078862A (ko)
DE (1) DE102021113548A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023141966A (ja) * 2022-03-24 2023-10-05 キオクシア株式会社 記憶装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
US9287167B2 (en) * 2012-10-05 2016-03-15 Samsung Electronics Co., Ltd. Vertical type memory device
KR102342549B1 (ko) * 2015-06-05 2021-12-24 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102392685B1 (ko) * 2015-07-06 2022-04-29 삼성전자주식회사 배선 구조체를 갖는 반도체 소자
CN108140643B (zh) 2015-11-20 2022-03-15 桑迪士克科技有限责任公司 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法
US9831266B2 (en) 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102635843B1 (ko) * 2016-02-26 2024-02-15 삼성전자주식회사 반도체 장치
US10134752B2 (en) 2016-06-22 2018-11-20 Samsung Electronics Co., Ltd. Memory device
KR102565717B1 (ko) 2016-06-22 2023-08-14 삼성전자주식회사 메모리 장치
US9793293B1 (en) * 2016-11-15 2017-10-17 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
KR102333021B1 (ko) * 2017-04-24 2021-12-01 삼성전자주식회사 반도체 장치
KR102344895B1 (ko) 2017-11-13 2021-12-29 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법
KR102549967B1 (ko) 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102462503B1 (ko) * 2017-11-27 2022-11-02 삼성전자주식회사 수직형 구조를 가지는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR20190118751A (ko) * 2018-04-11 2019-10-21 삼성전자주식회사 반도체 장치
KR102629202B1 (ko) 2018-04-23 2024-01-26 삼성전자주식회사 3차원 반도체 메모리 장치
KR102624170B1 (ko) 2018-04-30 2024-01-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR102616051B1 (ko) 2018-08-10 2023-12-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102452827B1 (ko) 2018-09-13 2022-10-12 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자

Also Published As

Publication number Publication date
CN114078862A (zh) 2022-02-22
DE102021113548A1 (de) 2022-02-10
US20240215253A1 (en) 2024-06-27
US11963362B2 (en) 2024-04-16
JP2022032026A (ja) 2022-02-24
US20220045082A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
KR20220104459A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US20240215253A1 (en) Semiconductor devices and data storage systems including the same
KR20220076804A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
EP4258840A1 (en) Semiconductor devices and data storage systems including the same
KR20240046982A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20230084917A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220164100A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220060612A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220047431A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220051595A (ko) 반도체 칩 및 이를 포함하는 반도체 장치
KR20220051041A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
US20230081373A1 (en) Semiconductor device and data storage system including the same
US20230389322A1 (en) Semiconductor device and electronic system including the same
EP4426082A1 (en) Semiconductor devices and data storage systems including the same
KR20220140088A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220159313A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220019522A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220132113A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230039829A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230145774A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240032526A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20240015330A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20220039970A (ko) 반도체 장치 및 이를 포함하는 전자 시스템
KR20240094840A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20230025602A (ko) 반도체 장치 및 이를 포함하는 데이터 저장 시스템