JP7292027B2 - 垂直型メモリ装置 - Google Patents

垂直型メモリ装置 Download PDF

Info

Publication number
JP7292027B2
JP7292027B2 JP2018217443A JP2018217443A JP7292027B2 JP 7292027 B2 JP7292027 B2 JP 7292027B2 JP 2018217443 A JP2018217443 A JP 2018217443A JP 2018217443 A JP2018217443 A JP 2018217443A JP 7292027 B2 JP7292027 B2 JP 7292027B2
Authority
JP
Japan
Prior art keywords
impurity region
memory device
vertical memory
pattern
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018217443A
Other languages
English (en)
Other versions
JP2019096880A (ja
Inventor
宏治 金森
榮皖 孫
炳▲ぐぁん▼ 兪
恩宅 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019096880A publication Critical patent/JP2019096880A/ja
Application granted granted Critical
Publication of JP7292027B2 publication Critical patent/JP7292027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、垂直型メモリ装置及びその製造方法に関するものである。
ＶＮＡＮＤフラッシュメモリ装置のモールドに含まれる層の個数が増加するにつれて、これらを貫通して基板の上面を露出させるチャンネルホールが撓むことがある。これによって、チャンネルホールの側壁にＯＮＯ膜及びチャンネルを形成した後、スペーサーをエッチングマスクに使用するドライエッチング工程により基板の上面のＯＮＯ膜部分を除去することによって、チャンネルを基板に電気的に連結させることが困難になる。
本発明の一課題は、優れる電気的特性を有する垂直型メモリ装置を提供することにある。
本発明の他の課題は、優れる電気的特性を有する垂直型メモリ装置の製造方法を提供することにある。
本発明の一課題を達成するための例示的な実施形態に係る垂直型メモリ装置は、基板の上面に垂直な第１方向に沿って順次に積層した第１乃至第３不純物領域、前記第３不純物領域上で互いに離隔したゲート電極を含むゲート電極構造物、前記基板上で前記第１方向に延び、前記ゲート電極構造物、前記第２及び第３不純物領域を貫通し、前記第１不純物領域の上部に至るチャンネル、及び前記チャンネルの側壁の一部をカバーする電荷貯蔵構造物を含むことができ、前記チャンネルは前記第２不純物領域の側壁と直接接触することができる。
本発明の一課題を達成するための他の例示的な実施形態に係る垂直型メモリ装置は、基板の上面に垂直な第１方向に沿って順次に積層した第１乃至第３不純物領域、前記第３不純物領域上で互いに離隔したゲート電極を含むゲート電極構造物、前記基板上で前記第１方向に延び、前記ゲート電極構造物、及び前記第２及び第３不純物領域を貫通し、少なくとも一部が前記第２不純物領域に接触するチャンネル、前記チャンネルの側壁の一部をカバーする電荷貯蔵構造物、及び前記第１及び第３不純物領域の間に形成されて前記第２不純物領域の側壁と接触し、前記第３不純物領域の底面に接触して、これを支持する支持パターンを含むことができる。
本発明の一課題を達成するための更に他の例示的な実施形態に係る垂直型メモリ装置は、基板上に形成されて不純物がドーピングされたポリシリコンを含む不純物領域構造物、前記不純物領域構造物上で前記基板の上面に垂直な第１方向に沿って互いに離隔したゲート電極を含むゲート電極構造物、前記基板上で前記第１方向に延び、前記ゲート電極構造物及び前記不純物領域構造物の少なくとも一部を貫通するチャネルであって、チャネルの側壁の第１部分が前記不純物領域構造物に直接接触するチャンネル、及び前記不純物領域構造物に直接接触しない前記チャンネルの外側壁の第２部分及び底面をカバーする電荷貯蔵構造物を含むことができる。
本発明の他の課題を達成するための例示的な実施形態に係る垂直型メモリ装置の製造方法において、基板上に第１エッチング阻止膜、第１犠牲膜、及び第２エッチング阻止膜を順次に形成し、前記第２エッチング阻止膜上に交互に繰り返して積層した絶縁膜及び第２犠牲膜を含むモールドを形成し、前記モールド、前記第２エッチング阻止膜、前記第１犠牲膜、及び前記第１エッチング阻止膜の上部を貫通するチャンネル、及び前記チャンネルの外側壁及び底面をカバーする電荷貯蔵構造物を形成し、前記モールド及び前記第２エッチング阻止膜を貫通して前記第１犠牲膜を露出させる開口を形成し、前記開口を通じて前記第１犠牲膜を除去することによって、前記電荷貯蔵構造物の一部を露出させるギャップを形成し、前記露出した電荷貯蔵構造物の一部を除去して前記チャンネルの側壁の一部を露出させ、前記露出したチャンネル外側壁に接触し、前記ギャップを詰める充填パターンを形成し、前記第２犠牲膜をゲート電極に取り替えることができる。
本発明の他の課題を達成するための他の例示的な実施形態に係る垂直型メモリ装置の製造方法において、基板上に第１不純物領域及び第１犠牲膜を形成し、イオン注入工程により前記第１犠牲膜の一部に不純物をドーピングして支持パターンを形成し、前記第１犠牲膜及び支持パターン上に交互に繰り返して積層した絶縁膜及び第２犠牲膜を含むモールドを形成し、前記モールド、前記第１犠牲膜、及び前記第１不純物領域の上部を貫通するチャンネル、及び前記チャンネルの外側壁及び底面をカバーする電荷貯蔵構造物を形成し、前記モールド及び前記第２エッチング阻止膜を貫通して前記第１犠牲膜及び前記支持パターンを露出させる開口を形成し、前記開口を通じて前記第１犠牲膜を除去することによって、前記電荷貯蔵構造物の一部を露出させるギャップを形成し、前記露出した電荷貯蔵構造物の一部を除去して前記チャンネルの側壁の一部を露出させ、前記露出したチャンネル外側壁に接触し、前記ギャップを詰める第２不純物領域を形成し、前記第２犠牲膜をゲート電極に取り替えることができる。
例示的な実施形態に係る垂直型メモリ装置において、ゲート電極が積層される層数が増加しても、これを貫通するチャンネルとＣＳＬとが互いに電気的によく連結できる。
例示的な実施形態に係る垂直型メモリ装置を説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置を説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置を説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。 例示的な実施形態に係る垂直型メモリ装置を説明するための断面図である。 例示的な実施形態に係る垂直型メモリ装置を説明するための断面図である。
以下、添付した図面を参照して本発明の好ましい実施形態に係る垂直型メモリ装置及びその製造方法に対して詳細に説明する。
図１乃至図３は、例示的な実施形態に係る垂直型メモリ装置を説明するための平面図及び断面図である。具体的に、図１は平面図であり、図２は図１のＡ－Ａ’線により切断した断面図であり、図３は図２のＸ領域の拡大断面図である。
以下では基板の上面に実質的に垂直な方向を第１方向と定義し、基板の上面に平行し、互いに交差する２方向を各々第２及び第３方向と定義する。例示的な実施形態において、第１及び第２方向は互いに直交することができる。
図１乃至図３を参照すると、垂直型メモリ装置は、基板１００の上に形成された不純物領域構造物、支持パターン１４０、ゲート電極構造物、絶縁パターン構造物、電荷貯蔵構造物２３０、及びチャンネル２４０を含むことができる。また、垂直型メモリ装置は、拡散防止パターン１２５、第１充填パターン２５０、キャッピングパターン２６０、第２ブロッキングパターン３５０、第２スペーサー３９０、共通ソースライン（ＣＳＬ）４００、コンタクトプラグ４２０、ビットライン４４０、及び第１乃至第３層間絶縁膜２７０、４１０、４３０をさらに含むことができる。
基板１００は、シリコン、ゲルマニウム、シリコン－ゲルマニウムのような半導体物質、またはＧａＰ、ＧａＡｓ、ＧａＳｂなどのIII-V族化合物を含むことができる。一部の実施形態によれば、基板１００はシリコン－オン－インシュレータ（ＳＯＩ）基板、またはゲルマニウム－オン－インシュレータ（ＧＯＩ）基板でありうる。
不純物領域構造物は、基板１００の上に順次に積層した第１乃至第３不純物領域１１０、３２０、１５０を含むことができる。
第１不純物領域１１０は基板１００の上面に接触することができ、第２不純物領域３２０の形成のための第１ギャップ３１０（図１３参照）の形成時、基板１００のエッチングを阻止する役割を遂行することができるので、第１エッチング阻止膜１１０と称されることもできる。
一実施形態において、第１不純物領域１１０は、燐、砒素などのＮ型不純物、及び炭素がドーピングされたポリシリコンを含むことができる。この際、Ｎ型不純物は、例えば、１×１０１８ｃｍ－３乃至１×１０２０ｃｍ－３の高いドーピング濃度を有することができる。他の実施形態において、第１不純物領域１１０は、燐、砒素などのＮ型不純物がドーピングされたポリシリコンを含むことができる。
更に他の実施形態において、第１不純物領域１１０は、硼素、アルミニウムなどのＰ型不純物、及び炭素がドーピングされたポリシリコンを含むことができる。この際、Ｐ型不純物は、例えば、１×１０１６ｃｍ－３乃至１×１０１８ｃｍ－３のドーピング濃度を有することができる。更に他の実施形態において、第１不純物領域１１０は、硼素、アルミニウムなどのＰ型不純物がドーピングされたポリシリコンを含むことができる。
第２不純物領域３２０は第１不純物領域１１０の上面に接触することができ、第１ギャップ３１０を詰めるように形成されるので、第２充填パターン３２０と称されることもできる。場合によっては、第１ギャップ３１０の一部が詰められないこともあり、この際、第２不純物領域３２０の内部にエアーギャップ３３０が形成されることも可能である。
第２不純物領域３２０は、第１不純物領域１１０にドーピングされた不純物と同一な導電型の不純物がドーピングされたポリシリコンを含むことができる。即ち、第１不純物領域１１０がＮ型不純物を含む場合、第２不純物領域３２０はＮ型不純物がドーピングされたポリシリコンを含むことができ、Ｎ型不純物は、例えば、１×１０１８ｃｍ－３乃至１×１０２０ｃｍ－３のドーピング濃度を有することができる。第１不純物領域１１０がＰ型不純物を含む場合、第２不純物領域３２０はＰ型不純物がドーピングされたポリシリコンを含むことができ、Ｐ型不純物は、例えば、１×１０１６ｃｍ－３乃至１×１０１８ｃｍ－３のドーピング濃度を有することができる。
第３不純物領域１５０は第２不純物領域３２０の上面に接触することができ、第１ギャップ３１０の形成時、上部の絶縁パターン１６５のエッチングを阻止する役割を遂行することができるので、第２エッチング阻止膜１５０と称されることもできる。
例示的な実施形態において、チャンネル２４０の外側壁に対向する第３不純物領域１５０の側壁の少なくとも一部は第２不純物領域３２０に接触することができる。即ち、チャンネル２４０の外側壁に接触する第２不純物領域３２０の縁部分は第３不純物領域１５０の下部に形成された第２不純物領域３２０の部分に比べて第１方向に沿って上下に突出して第３不純物領域１５０の側壁に接触することができる。この際、第２不純物領域３２０の縁部分の上面（情報部分）はチャンネル２４０から遠ざかるほど徐々に高くなり、縁部分の下面（下方部分）はチャンネル２４０から遠ざかるほど徐々に低くなる。この文脈において「高くなる」とは第１方向のプラス方向に向かうことを意味し、「低くなる」とは第１方向のマイナス方向に向かうことを意味し得る。
例示的な実施形態において、第３不純物領域１５０は炭素、及びＮ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。この際、第３不純物領域１５０にドーピングされたＮ型またはＰ型不純物は第２不純物領域３２０にドーピングされた不純物の導電型と同一でありうる。
支持パターン１４０は、第１不純物領域１１０の上に形成されて第２不純物領域３２０と同一の層内に形成できる。支持パターン１４０は、第３不純物領域１５０の縁部の底面に接触して、第１ギャップ３１０の形成時、上部の構造物が崩れないように、これらを支持する役割を遂行することができる。
例示的な実施形態において、支持パターン１４０はゲート電極構造物及びＣＳＬ ４００の形成のための開口２９０（図１０及び図１１参照）が形成される領域にオーバーラップされるように形成できる。開口２９０は第２方向に延び、第３方向に沿って複数個に形成されることができ、これによって、支持パターン１４０は第２方向に１つまたは複数個形成されることができ、また第３方向に沿って複数個に形成できる。支持パターン１４０は、上面から見て、矩形、円形、楕円形、多角形など、多様な形状を有することができる。
一実施形態において、支持パターン１４０は炭素がドーピングされたポリシリコンを含むことができる。他の実施形態において、支持パターン１４０は炭素、及びＮ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。
拡散防止パターン１２５は、第１エッチング阻止膜１１０と支持パターン１４０との間に形成できる。拡散防止パターン１２５は、第１不純物領域１１０の上に形成され、不純物の上部への拡散を防止する拡散防止膜１２０（図５参照）の一部が第１ギャップ３１０により露出した電荷貯蔵構造物２３０部分のエッチング工程（図１４参照）後、残留したものである。これによって、拡散防止パターン１２５は、支持パターン１４０の第３方向に延びる中央部分の底面をカバーすることができる。
拡散防止パターン１２５は、例えば、シリコン酸化物のような酸化物、または、例えば、シリコン窒化物のような窒化物を含むことができる。
ゲート電極構造物は、第３不純物領域１５０の上に第１方向に沿って互いに離隔した複数個の層に各々形成された複数個のゲート電極を含むことができる。また、ゲート電極構造物は第２方向に延びることができ、第３方向に沿って複数個に形成できる。即ち、同一の層内で第２方向に各々延びるゲート電極構造物は、第２方向に延びる開口２９０により互いに離隔させることができる。
例示的な実施形態において、開口２９０の内部には第２方向に延びるＣＳＬ ４００が形成されることができ、ＣＳＬ ４００の第３方向への両側壁には第２スペーサー３９０が形成できる。例示的な実施形態において、ＣＳＬ ４００の底面は第１不純物領域１１０及び支持パターン１４０と接触して、これらによりカバーできる。
ＣＳＬ ４００は、金属、金属窒化物、及び／又は金属シリサイドを含むことができ、第２スペーサー３９０は、例えば、シリコン酸化物のような酸化物を含むことができる。
各ゲート電極構造物は、第３不純物領域１５０の上に第１方向に沿って順次に積層した１つ以上の第１ゲート電極３８２、複数の第２ゲート電極３８４、及び１つ以上の第３ゲート電極３８６を含むことができる。
図２では１つの層に形成された第１ゲート電極３８２、５個の層に形成された第２ゲート電極３８４、及び２つの層に形成された第３ゲート電極３８６が図示されているが、本発明の概念はこれに限定されない。例えば、第１ゲート電極３８２は２つの層に各々形成されることもでき、第２ゲート電極３８４は５個の層より遥かに多い層に各々形成できる。
例示的な実施形態において、第１ゲート電極３８２はグラウンド選択ライン（ＧＳＬ）機能を遂行することができ、第２ゲート電極３８４はワードライン機能を遂行することができ、第３ゲート電極３８６はストリング選択ライン（ＳＳＬ）機能を遂行することができる。この際、第１ゲート電極３８２及び／又は第３ゲート電極３８６に隣接した層に形成された一部の第２ゲート電極３８４はダミーワードラインに使われることもできる。
第１ゲート電極３８２は、第２方向に延びる第１ゲート導電パターン３７２、及びその上面及び底面と一部の側壁をカバーする第１ゲートバリアパターン３６２を含むことができ、第２ゲート電極３８４は第２方向に延びる第２ゲート導電パターン３７４、及びその上面及び底面と一部の側壁をカバーする第２ゲートバリアパターン３６４を含むことができ、第３ゲート電極３８６は第２方向に延びる第３ゲート導電パターン３７６、及びその上面及び底面と一部の側壁をカバーする第３ゲートバリアパターン３６６を含むことができる。
第１乃至第３ゲート導電パターン３７２、３７４、３７６は、例えば、タングステン、チタニウム、タンタリウム、白金などの電気抵抗の低い金属を含むことができ、第１乃至第３ゲートバリアパターン３６２、３６４、３６６は、例えば、チタニウム窒化物、タンタリウム窒化物などの金属窒化物を含むことができる。
絶縁パターン構造物は、第３不純物領域１５０の上に第１方向に沿って順次に積層した複数の絶縁パターン１６５を含むことができる。各絶縁パターン１６５は、第３不純物領域１５０の上面と第１ゲート電極３８２との間、第１方向に隣り合う第１乃至第３ゲート電極３８２、３８４、３８６の間、及び第３ゲート電極３８６の上部に形成できる。
例示的な実施形態において、複数の層に各々形成された絶縁パターン１６５は第２方向に延長されることができ、第３方向に沿って複数個に形成されて開口２９０により互いに離隔させることができる。絶縁パターン１６５は、例えば、シリコン酸化物のような酸化物を含むことができる。
複数の絶縁パターン１６５のうちの一部は、他のものに比べてより大きい厚さを有することができる。例えば、最上層に形成された絶縁パターン１６５は他の絶縁パターン１６５に比べてより大きい厚さを有することができるが、本発明の概念はこれに限定されない。
チャンネル２４０は、基板１００の上で第１方向に延び、ゲート電極構造物、第２及び第３不純物領域３２０、１５０、及び第１不純物領域１１０の上部を貫通することができ、カップ（cup）形状を有することができる。例示的な実施形態において、チャンネル２４０の外側壁の第１部分は第２不純物領域３２０と直接接触することができる。
チャンネル２４０は第２及び第３方向に沿って各々複数個に形成されることができ、これによって、チャンネルアレイが定義できる。例示的な実施形態において、チャンネルアレイは第２方向に沿って複数個に形成されたチャンネル２４０を含む第１チャンネル列と、第２方向に沿って複数個に形成されたチャンネル２４０を含む一方、第３方向に第１チャンネル列と一定の間隔で離隔した第２チャンネル列を含むことができ、第１及び第２チャンネル列は第３方向に沿って交互に配置できる。この際、第１チャンネル列に含まれたチャンネル２４０は、第２チャンネル列に含まれたチャンネル２４０から第２方向と鋭角をなす方向に各々位置することができる。図１では、隣り合う２つのＣＳＬ ４００の間に第３方向に沿って２つの第１チャンネル列及び２つの第２チャンネル列が互いに交互に配置されたものが図示されているが、本発明の概念はこれに限定されない。
チャンネル２４０は、例えば、不純物がドーピングされていないポリシリコン、またはＮ型またはＰ型不純物が弱くドーピングされたポリシリコンを含むことができる。
電荷貯蔵構造物２３０は、チャンネル２４０の側壁の一部及び底面をカバーすることができる。例示的な実施形態において、電荷貯蔵構造物２３０は第２不純物領域３２０と直接接触するチャンネル２４０の外側壁の第１部分を除外した残りのチャンネル２４０の外側壁部分（以下では、第２部分と称する）、及びその底面をカバーすることができる。
これによって、電荷貯蔵構造物２３０は第２不純物領域３２０より高い位置に形成された第３部分、及び第２不純物領域３２０より低い位置に形成された第４部分を含むことができる。第４部分は、第１方向において第２不純物領域３２０を挟んで互いに対向した位置にある。電荷貯蔵構造物２３０の第４部分はチャンネル２４０の底面及び下部の外側壁をカバーすることができ、第１エッチング阻止膜１１０の上部を貫通することができる。
例示的な実施形態において、電荷貯蔵構造物２３０の第３部分の底面及び第４部分の上面は、各々第２不純物領域３２０の縁部分に接触することができる。第２不純物領域３２０の縁部分の形状によって、電荷貯蔵構造物２３０の第３部分の底面はチャンネル２４０から遠ざかるほど徐々に高まることができ、第４部分の上面はチャンネル２４０から遠ざかるほど徐々に低くなることができる。
図３に図示したように、電荷貯蔵構造物２３０の第３部分の下部は第３不純物領域１５０の上面及び底面の間の高さに形成されることができ、以下では、これを突出部２３５と称することにする。突出部２３５は、チャンネル２４０の外側壁及び第２不純物領域３２０の縁部分の上面に接触しながら、第３不純物領域１５０に部分的に接触することができる。
これによって、電荷貯蔵構造物２３０の突出部２３５は、各々導電性を有するポリシリコンを含むチャンネル２４０、及び第２及び第３不純物領域３２０、１５０の間に形成されることができ、これによって寄生キャパシタンスが発生することができる。しかしながら、例示的な実施形態において、第３不純物領域１５０は略５ｎｍ乃至５０ｎｍの薄い厚さしか有しておらず、これによって電荷貯蔵構造物２３０の突出部２３５は第１方向に沿って短い長さしか有しない。結局、電荷貯蔵構造物２３０の突出部２３５により発生し得る寄生キャパシタンスはさほど大きくないものとすることが可能である。
電荷貯蔵構造物２３０は、チャンネル２４０の外側壁から水平方向に沿って順次に積層したトンネル絶縁パターン２２０、電荷貯蔵パターン２１０、及び第１ブロッキングパターン２００を含むことができる。
トンネル絶縁パターン２２０及び第１ブロッキングパターン２００は、各々、例えば、シリコン酸化物のような酸化物を含むことができ、電荷貯蔵パターン２１０は、例えば、シリコン窒化物のような窒化物を含むことができる。
第１充填パターン２５０は、チャンネル２４０が形成する内部空間を詰めることができる。即ち、フィラー形状の第１充填パターン２５０の底面及び側壁はチャンネル２４０により覆い被せられることができる。第１充填パターン２５０は、例えば、シリコン酸化物のような酸化物を含むことができる。
キャッピングパターン２６０は、第１充填パターン２５０、チャンネル２４０、及び電荷貯蔵構造物２３０の上面に接触することができ、例えば、Ｎ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。
一方、キャッピングパターン２６０及び最上層絶縁パターン１６５の上には第１層間絶縁膜２７０が形成されて、第２ブロッキングパターン３５０の上部側壁をカバーすることができる。
第１層間絶縁膜２７０、ＣＳＬ ４００、第２スペーサー３９０、及び第２ブロッキングパターン３５０の上部には第２層間絶縁膜４１０が形成できる。コンタクトプラグ４２０は、第１及び第２層間絶縁膜２７０、４１０を貫通してキャッピングパターン２６０の上面に接触することができる。第２層間絶縁膜４１０及びコンタクトプラグ４２０の上には第３層間絶縁膜４３０が形成されることができ、ビットライン４４０は第３層間絶縁膜４３０を貫通することができる。例示的な実施形態において、ビットライン４４０は第３方向に延長されることができ、第２方向に沿って複数個に形成できる。
コンタクトプラグ４２０及びビットライン４４０は、例えば、銅、アルミニウム、タングステン、チタニウム、タンタリウムなどの金属、及び／又はチタニウム窒化物、タンタリウム窒化物、タングステン窒化物などの金属窒化物を含むことができ、第１乃至第３層間絶縁膜２７０、４１０、４３０は、例えば、シリコン酸化物のような酸化物を含むことができる。
一方、第２ブロッキングパターン３５０は各ゲート電極３８２、３８４、３８６の上面、底面、及び一部の側壁、各絶縁パターン１６５の側壁上に形成できる。第２ブロッキングパターン３５０は電荷貯蔵構造物２３０の側壁とも接触することができる。例示的な実施形態において、第２ブロッキングパターン３５０は、例えば、アルミニウム酸化物、ハフニウム酸化物などの金属酸化物を含むことができる。
垂直型メモリ装置において、チャンネル２４０は第１不純物領域１１０の上面に接触する第２不純物領域３２０と直接接触することができ、これによって、第１不純物領域１１０と接触するＣＳＬ ４００から第２不純物領域３２０を通じて電気的に連結できる。後述するように、第２不純物領域３２０は上部に形成されるゲート電極の層数に関わらず、チャンネル２４０とよく連結されることができ、第１及び第２不純物領域１１０、３２０は互いに同一な導電型の不純物でドーピングされるので、チャンネル２４０とＣＳＬ ４００が電気的によく連結できる。
一方、後述するように、第２不純物領域３２０の形成のための第１ギャップ３１０の形成工程時、支持パターン１４０及びチャンネル２４０により上部構造物が崩れないことができる。また、第１ゲート電極３８２の下部に形成される絶縁パターン１６５は第３不純物領域１５０により保護されるので、第１ギャップ３１０の形成工程時、損傷されないことができる。
図４乃至図１９は、例示的な実施形態に係る垂直型メモリ装置の製造方法のステップを説明するための平面図及び断面図である。具体的に、図４、図７、及び図１０は平面図であり、図５～図６、図８～図９、及び図１１～図１９は、各対応する平面図のＡ－Ａ’線に沿って切断した断面図である。一方、図１５は図１４のＸ領域の拡大断面図である。
図４及び図５を参照すると、基板１００の上部に第１エッチング阻止膜１１０、拡散防止膜１２０、及び第１犠牲膜１３０を順次に形成した後、第１犠牲膜１３０の一部に支持パターン１４０を形成し、第１犠牲膜１３０及び支持パターン１４０の上に第２エッチング阻止膜１５０を形成することができる。
例示的な実施形態において、第１エッチング阻止膜１１０は、図６を参照として説明する後続工程により形成される絶縁膜１６０、及び第２犠牲膜１７０が各々含む酸化物及び窒化物に対して高いエッチング選択比を有する物質を含むことができる。
一実施形態において、第１エッチング阻止膜１１０は、燐、砒素などのＮ型不純物、及び炭素がドーピングされたポリシリコンを含むことができる。この際、Ｎ型不純物は、例えば、１×１０１８ｃｍ－３乃至１×１０２０ｃｍ－３の高いドーピング濃度を有することができる。他の実施形態において、第１エッチング阻止膜１１０は、燐、砒素などのＮ型不純物がドーピングされたポリシリコンを含むことができる。
更に他の実施形態において、第１エッチング阻止膜１１０は、硼素、アルミニウムなどのＰ型不純物、及び炭素がドーピングされたポリシリコンを含むことができる。この際、Ｐ型不純物は、例えば、１×１０１６ｃｍ－３乃至１×１０１８ｃｍ－３のドーピング濃度を有することができる。更に他の実施形態において、第１エッチング阻止膜１１０は、硼素、アルミニウムなどのＰ型不純物がドーピングされたポリシリコンを含むことができる。
例示的な実施形態において、拡散防止膜１２０は第１エッチング阻止膜１１０に含まれた不純物の上部の第１犠牲膜１３０への拡散を防止することができる。拡散防止膜１２０は、例えば、シリコン酸化物のような酸化物、または、例えばシリコン窒化物のような窒化物を含むことができる。
例示的な実施形態において、第１犠牲膜１３０は上下部に各々形成された拡散防止膜１２０及び第２エッチング阻止膜１５０と高いエッチング選択比を有する物質を含むことができる。
一実施形態において、第１犠牲膜１３０は不純物がドーピングされていないポリシリコンを含むことができる。他の実施形態において、第１犠牲膜１３０は、例えば、シリコン窒化物のような窒化物、または、例えばシリコン酸化物のような酸化物を含むことができる。この場合には、第１エッチング阻止膜１１０と第１犠牲膜１３０との間に別途の拡散防止膜１２０が形成されないことがある。
例示的な実施形態において、支持パターン１４０は、例えば、イオン注入工程により第１犠牲膜１３０の一部に不純物をドーピングすることにより形成できる。一実施形態において、支持パターン１４０は炭素がドーピングされたポリシリコンを含むことができる。他の実施形態において、支持パターン１４０は、炭素、及びＮ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。
支持パターン１４０は、図１０及び図１１を参照として説明される開口２９０が形成される領域にオーバーラップされるように形成できる。開口２９０は、第２方向に延び、第３方向に沿って複数個に形成されることができ、これによって支持パターン１４０は第２方向に１つまたは複数個に形成されることができ、また第３方向に沿って複数個に形成できる。
例示的な実施形態において、第２エッチング阻止膜１５０は下部の第１犠牲膜１３０に対して高いエッチング選択比を有する物質を含むことができる。
一実施形態において、第２エッチング阻止膜１５０は炭素がドーピングされたポリシリコンを含むことができる。他の実施形態において、第２エッチング阻止膜１５０は炭素、及びＮ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。この際、第２エッチング阻止膜１５０にドーピングされる不純物は第１エッチング阻止膜１１０にドーピングされる不純物と同一な導電型を有することができる。
図６を参照すると、第２エッチング阻止膜１５０の上に絶縁膜１６０及び第２犠牲膜１７０を第１方向に沿って交互に繰り返して積層してモールドを形成することができる。
例示的な実施形態において、絶縁膜１６０は、例えば、シリコン酸化物のような酸化物を含むことができ、第２犠牲膜１７０は絶縁膜１６０に対して高いエッチング選択比を有する物質、例えばシリコン窒化物のような窒化物を含むことができる。
絶縁膜１６０及び第２犠牲膜１７０は、例えば、化学気相蒸着（ＣＶＤ）工程、プラズマ化学気相蒸着（ＰＥＣＶＤ）工程、原子層蒸着（ＡＬＤ）工程などにより形成できる。
図７及び図８を参照すると、最上層絶縁膜１６０の上に第１エッチングマスク１８０を形成した後、これを使用するドライエッチング工程により下部のモールド、第２エッチング阻止膜１５０、及び第１犠牲膜１３０を貫通するチャンネルホール１９０を形成することができる。
第１エッチングマスク１８０は、例えば、シリコン窒化物のような窒化物を含むことができる。
例示的な実施形態において、ドライエッチング工程はチャンネルホール１９０が第１エッチング阻止膜１１０の上面を露出させるまで遂行できる。延いては、チャンネルホール１９０は第１エッチング阻止膜１１０の上部の一部まで貫通するように形成されることもでき、図８にはこれが図示されている。
チャンネルホール１９０は第２及び第３方向に沿って各々複数個に形成されることができ、これによってチャンネルホールアレイが定義できる。
図９を参照すると、チャンネルホール１９０の内に電荷貯蔵構造物２３０、チャンネル２４０、第１充填パターン２５０、及びキャッピングパターン２６０を形成することができる。
具体的に、チャンネルホール１９０の側壁、チャンネルホール１９０により露出した第１エッチング阻止膜１１０の上面、及び第１エッチングマスク１８０の上面に電荷貯蔵構造物膜及びチャンネル膜を順次に形成し、チャンネル膜上にチャンネルホール１９０の残りの部分を詰める第１充填膜を形成した後、最上層絶縁膜１６０が露出するまで第１充填膜、チャンネル膜、及び電荷貯蔵構造物膜を平坦化することができる。
例示的な実施形態において、平坦化工程は化学機械的研磨（ＣＭＰ）工程及び／又はエッチバック工程により遂行されることができ、平坦化工程時、第１エッチングマスク１８０は除去できる。
平坦化工程により、チャンネルホール１９０の側壁及び第１エッチング阻止膜１１０の上面に順次に積層した電荷貯蔵構造物２３０及びチャンネル２４０が形成されることができ、チャンネル２４０が形成する内部空間を第１充填パターン２５０が詰めることができる。
一方、チャンネル２４０が形成されるチャンネルホール１９０がチャンネルホール列及びチャンネルホールアレイを定義することによって、チャンネルホール１９０の内に形成されるチャンネル２４０やはりこれに対応してチャンネル列及びチャンネルアレイを定義することができる。
例示的な実施形態において、電荷貯蔵構造物２３０は順次に積層した第１ブロッキングパターン２００、電荷貯蔵パターン２１０、及びトンネル絶縁パターン２２０を含むことができる。例えば、第１ブロッキングパターン２００、電荷貯蔵パターン２１０、及びトンネル絶縁パターン２２０は、各々シリコン酸化物、シリコン窒化物、及びシリコン酸化物を含むことができる。
例示的な実施形態において、チャンネルホール１９０の内に電荷貯蔵構造物２３０、チャンネル２４０、第１充填パターン２５０、及びキャッピングパターン２６０を形成する時、列処理工程が伴われることができ、第１エッチング阻止膜１１０の上に拡散防止膜１２０が形成されているので、第１エッチング阻止膜１１０にドーピングされた不純物の上部の第１犠牲膜１３０または支持パターン１４０への拡散が防止できる。
これによって、図１３を参照として説明する第１犠牲膜１３０の除去工程時、第１犠牲膜１３０とこれを囲む拡散防止膜１２０、第２エッチング阻止膜１５０、支持パターン１４０、または下部の第１エッチング阻止膜１１０とのエッチング選択比の低下を防止することができる。
以後、第１充填パターン２５０、チャンネル２４０、及び電荷貯蔵構造物２３０の上部を除去してリセスを形成し、リセスを詰めるキャッピング膜を最上層絶縁膜１６０の上に形成した後、最上層絶縁膜１６０の上面が露出するまでキャッピング膜を平坦化することによって、キャッピングパターン２６０を形成することができる。
図１０及び図１１を参照すると、最上層絶縁膜１６０及びキャッピングパターン２６０の上に第１層間絶縁膜２７０を形成した後、第１層間絶縁膜２７０の上に第２エッチングマスク２８０を形成することができる。
第１層間絶縁膜２７０は、例えば、シリコン酸化物のような酸化物を含むことができ、これによって最上層絶縁膜１６０と併合されることもできる。第２エッチングマスク２８０は、例えば、シリコン窒化物のような窒化物を含むことができる。
以後、第２エッチングマスク２８０を使用するドライエッチング工程を遂行して、第１層間絶縁膜２７０、モールド、及び第２エッチング阻止膜１５０を貫通する開口２９０を形成することができる。
例示的な実施形態において、ドライエッチング工程は開口２９０が第１犠牲膜１３０の上面を露出させるまで遂行されることができ、この際、支持パターン１４０の上面も共に露出する。延いては、開口２９０は第１犠牲膜１３０の上部の一部及び支持パターン１４０の上部の一部まで貫通するように形成されることもでき、図１１にはこれが図示されている。
例示的な実施形態において、開口２９０は第２方向に延びることができ、第３方向に沿って複数個に形成できる。開口２９０が形成されるにつれて、絶縁膜１６０は第２方向に延びる絶縁パターン１６５に変換されることができ、第２犠牲膜１７０は第２方向に延びる第２犠牲パターン１７５に変換できる。
図１２を参照すると、開口２９０の側壁をカバーする第１スペーサー３００を形成することができる。
第１スペーサー３００は、開口２９０の側壁、開口２９０により露出した第１犠牲膜１３０、及び支持パターン１４０の上面、及び第２エッチングマスク２８０の上に第１スペーサー膜を形成した後、これを異方性エッチングすることによって形成できる。これによって、第１スペーサー３００は開口２９０の側壁上に形成されることができ、第１犠牲膜１３０及び支持パターン１４０の上面が露出する。一方、第２エッチングマスク２８０の上面に形成された第１スペーサー膜部分は一部が残留することがある。
第１スペーサー３００は、第１犠牲膜１３０に対して高いエッチング選択比を有する物質を含むことができる。これによって、第１犠牲膜１３０が不純物がドーピングされていないポリシリコンを含む場合、第１スペーサー３００は、例えば、シリコン窒化物のような窒化物を含むことができる。これとは異なり、第１犠牲膜１３０がシリコン窒化物またはシリコン酸化物を含む場合、第１スペーサー３００は、例えば、不純物がドーピングされていないポリシリコンを含むことができる。
図１３を参照すると、開口２９０により露出した第１犠牲膜１３０を除去して第１ギャップ３１０を形成することができる。
これによって、第１ギャップ３１０により第１犠牲膜１３０の下部に形成された拡散防止膜１２０の上面、第１犠牲膜１３０の上部に形成された第２エッチング阻止膜１５０の下面、及び第１犠牲膜１３０の一部が変換された支持パターン１４０の側壁を露出させることができる。また、第１ギャップ３１０により電荷貯蔵構造物２３０の側壁の一部も露出させることができる。
例示的な実施形態において、第１犠牲膜１３０は湿式エッチング工程により除去できる。湿式エッチング工程の遂行時、第１犠牲膜１３０の下部及び上部には各々拡散防止膜１２０及び第２エッチング阻止膜１５０が形成されており、これらは第１犠牲膜１３０に対して高いエッチング選択比を有する物質を含むので、除去されないことがある。
例えば、第１犠牲膜１３０が不純物がドーピングされていないポリシリコンを含む場合、拡散防止膜１２０はシリコン酸化物またはシリコン窒化物を含むことができ、第２エッチング阻止膜１５０は炭素がドーピングされたポリシリコン、または炭素及びＮ型またはＰ型不純物がドーピングされたポリシリコンを含むことができる。これによって、拡散防止膜１２０の下部及び第２エッチング阻止膜１５０の上部に各々形成された第１エッチング阻止膜１１０及び絶縁パターン１６５が損傷されないことがある。
一方、別の拡散防止膜１２０が形成されない場合には、第１犠牲膜１３０の下部に形成された第１エッチング阻止膜１１０は第１犠牲膜１３０に対して高いエッチング選択比を有する物質を含むので、湿式エッチング工程時に損傷しない。例えば、第１犠牲膜１３０がシリコン窒化物またはシリコン酸化物を含む場合、第１エッチング阻止膜１１０はＮ型またはＰ型不純物がドーピングされたポリシリコンを含むので、第１犠牲膜１３０に対する湿式エッチング工程時に損傷しない。
また、開口２９０の側壁をカバーする第１スペーサー３００は第１犠牲膜１３０に対して高いエッチング選択比を有する物質を含むので、湿式エッチング工程時に除去されない。
例示的な実施形態において、湿式エッチング工程を遂行して第１ギャップ３１０が形成されても、絶縁パターン１６５及び第２犠牲パターン１７５を貫通するチャンネル２４０、及びこれらの下部に形成された支持パターン１４０により支持されて崩れないようにすることができる。
図１４及び図１５を参照すると、第１ギャップ３１０により露出した電荷貯蔵構造物２３０の部分を除去することができ、これによって電荷貯蔵構造物２３０の部分により覆われていたチャンネル２４０の外側壁が露出する。
例示的な実施形態において、湿式エッチング工程により電荷貯蔵構造物２３０の部分が除去できる。電荷貯蔵構造物２３０が含む第１ブロッキングパターン２００、電荷貯蔵パターン２１０、及びトンネル絶縁パターン２２０は、例えば、シリコン酸化物、シリコン窒化物、及びシリコン酸化物を含み、開口２９０の側壁をカバーする第１スペーサー３００は、例えば、シリコン窒化物を含むので、湿式エッチング工程時、第１スペーサー３００の一部が除去されて厚さが薄くなることがある。
しかしながら、湿式エッチング工程時、第１スペーサー３００の全部が除去されるのではなく、少なくとも一部は残留することができ、これによって第１スペーサー３００によりカバーされた絶縁パターン１６５及び第２犠牲膜パターン１７５がエッチングされないことがある。
湿式エッチング工程時、シリコン酸化物またはシリコン窒化物を含む拡散防止膜１２０の大部分が除去できる。即ち、第１ギャップ３１０により露出した拡散防止膜１２０の部分、及び支持パターン１４０の第３方向への縁部の底面をカバーする拡散防止膜１２０の部分が除去できる。しかしながら、支持パターン１４０の第３方向への中央部分の底面をカバーする拡散防止膜１２０の部分は拡散防止パターン１２５に残留することができる。
湿式エッチング工程は等方性エッチング特性を有することができ、これによって第１ギャップ３１０により直接露出した電荷貯蔵構造物２３０の部分だけでなく、チャンネル２４０の外側壁に対向する第２エッチング阻止膜１５０の側壁に接触する電荷貯蔵構造物２３０の部分も部分的に除去できる。但し、第２エッチング阻止膜１５０の上部側壁に接触する電荷貯蔵構造物２３０の部分、及び第２エッチング阻止膜１５０の側壁に隣接しながらチャンネル２４０に接触する電荷貯蔵構造物２３０の部分は残留して突出部２３５を形成することができる。
例示的な実施形態において、第２エッチング阻止膜１５０は略５ｎｍ乃至５０ｎｍの薄い厚さを有することができる。これによって、電荷貯蔵構造物２３０の突出部２３５は第１方向に大きくない長さを有するように形成することができる。
一方、湿式エッチング工程により第１エッチング阻止膜１１０の上部を貫通する電荷貯蔵構造物２３０部分は、上部のモールドを貫通する部分と分離されて残留する。
図１６を参照すると、第１ギャップ３１０を詰める第２充填パターン３２０を形成することができる。
例示的な実施形態において、第２充填パターン３２０は第１ギャップ３１０を詰める第２充填膜を第１エッチング阻止膜１１０の上に形成した後、エッチバック工程により開口２９０の内に形成された第２充填膜部分を除去することによって形成できる。第２充填パターン３２０が第１ギャップ３１０を完全に詰められない場合、第１ギャップ３１０の中央部分にはエアーギャップ３３０が形成されることもできる。
第２充填パターン３２０は、第１エッチング阻止膜１１０にドーピングされた不純物と同一な導電型の不純物がドーピングされたポリシリコンを含むことができる。即ち、第１エッチング阻止膜１１０がＮ型不純物を含む場合、第２充填パターン３２０はＮ型不純物がドーピングされたポリシリコンを含むことができ、Ｎ型不純物は、例えば、１×１０１８ｃｍ－３乃至１×１０２０ｃｍ－３のドーピング濃度を有することができる。第１エッチング阻止膜１１０がＰ型不純物を含む場合、第２充填パターン３２０はＰ型不純物がドーピングされたポリシリコンを含むことができ、Ｐ型不純物は、例えば、１×１０１６ｃｍ－３乃至１×１０１８ｃｍ－３のドーピング濃度を有することができる。
一方、第２充填膜を形成した後、熱処理工程をさらに遂行することができる。この際、第２充填パターン３２０にドーピングされた不純物が上部の第２エッチング阻止膜１５０の内に拡散できる。これによって、第２エッチング阻止膜１５０が炭素がドーピングされたポリシリコンを含む場合、熱処理工程により第２充填パターン３２０にドーピングされたＮ型またはＰ型不純物がさらにドーピングできる。
基板１００の上に順次に積層された第１エッチング阻止膜１１０、第２充填パターン３２０、及び第２エッチング阻止膜１５０は互いに同一な導電型の不純物を含むことができ、これによって、これらは各々第１乃至第３不純物領域と称されることもできる。第１乃至第３不純物領域は共に不純物領域構造物を定義することができる。
図１７を参照すると、開口２９０の側壁に残留する第１スペーサー３００、第２エッチングマスク２８０、及び第２犠牲パターン１７５を除去して、各層に形成された絶縁パターン１６５の間に第２ギャップ３４０を形成することができる。第２ギャップ３４０により第１ブロッキングパターン２００の側壁の一部が露出する。
例示的な実施形態によれば、燐酸または硫酸を含むエッチング液を使用する湿式エッチング工程により開口２９０の側壁に残留する第１スペーサー３００及び第２犠牲パターン１７５を除去することができる。
図１８を参照すると、露出した第１ブロッキングパターン２００の外側壁、第２ギャップ３４０の内壁、絶縁パターン１６５の表面、第１エッチング阻止膜１１０の上面、支持パターン１４０の上面、及び第１層間絶縁膜２７０の上面に第２ブロッキングパターン３５０を形成し、第２ブロッキングパターン３５０の上にゲートバリア膜を形成した後、第２ギャップ３４０の残りの部分を詰めるゲート導電膜をゲートバリア膜上に形成する。
以後、ゲート導電膜及びゲートバリア膜を部分的に除去することによって、各第２ギャップ３４０の内部にゲート導電パターン及びゲートバリアパターンを形成することができ、これらは共にゲート電極を形成することができる。例示的な実施形態によれば、ゲート導電膜及びゲートバリア膜は湿式エッチング工程により部分的に除去されることができ、これによって形成されるゲート電極は、各第２ギャップ３４０の一部または全部を詰めるように形成できる。
ゲート電極は第２方向に延長されることができ、第３方向に沿って複数個に形成できる。即ち、第２方向に延びるゲート電極は開口２９０により互いに離隔させることができる。
例示的な実施形態において、ゲート電極は第１方向に沿って互いに離隔した複数個の層に各々形成されることができ、複数個の層に形成されたゲート電極はゲート電極構造物を形成することができる。ゲート電極構造物は、基板１００上面から第１方向に沿って順次に積層された１つ以上の第１ゲート電極３８２、複数の第２ゲート電極３８４、及び１つ以上の第３ゲート電極３８６を含むことができる。各第１乃至第３ゲート電極３８２、３８４、３８６が形成される層数は第２犠牲膜１７０の層数により変動できる。
図１９を参照すると、第１エッチング阻止膜１１０が炭素及びＰ型不純物がドーピングされたポリシリコン、またはＰ型不純物がドーピングされたポリシリコンを含む場合に、ゲート導電膜及びゲートバリア膜が部分的に除去されることによって、露出する第２ブロッキングパターン３５０の部分を通じて第１エッチング阻止膜１１０の上部にＮ型不純物を注入することによって、不純物領域（図示せず）を形成することができる。しかしながら、第１エッチング阻止膜１１０が炭素及びＮ型不純物がドーピングされたポリシリコン、またはＮ型不純物がドーピングされたポリシリコンを含む場合には、不純物領域は別途に形成されないことがある。
以後、第２ブロッキングパターン３５０の上に第２スペーサー膜を形成した後、第２スペーサー膜を異方性エッチングすることによって、開口２９０の側壁上に第２スペーサー３９０を形成することができ、これによって第１エッチング阻止膜１１０の上の第２ブロッキングパターン３５０の部分が露出する。
以後、第２スペーサー３９０をエッチングマスクに使用して、これによりカバーされない第２ブロッキングパターン３５０の部分をエッチングすることができ、第１層間絶縁膜２７０の上面の第２ブロッキングパターン３５０の部分も共に除去できる。この際、第１エッチング阻止膜１１０の上部及び支持パターン１４０の上部も部分的に除去できる。
以後、第１エッチング阻止膜１１０の上面、支持パターン１４０の上面、第２スペーサー３９０、及び第１層間絶縁膜２７０の上に開口２９０の残りの部分を詰める導電膜を形成した後、第１層間絶縁膜２７０の上面が露出するまで導電膜を平坦化することによって、共通ソースライン（ＣＳＬ）４００を形成することができる。ＣＳＬは、例えば、タングステンのような金属を含むことができる。
例示的な実施形態において、ＣＳＬ ４００は第１方向に延長されることができ、また第２方向にも延長できる。一方、ＣＳＬ ４００の底面は第１エッチング阻止膜１１０及び支持パターン１４０によりカバーできる。
また図１乃至図３を参照すると、第１層間絶縁膜２７０、ＣＳＬ ４００、第２スペーサー３９０、及び第２ブロッキングパターン３５０の上に第２層間絶縁膜４１０を形成した後、第１及び第２層間絶縁膜２７０、４１０を貫通してキャッピングパターン２６０の上面に接触するコンタクトプラグ４２０を形成することができる。以後、第２層間絶縁膜４１０及びコンタクトプラグ４２０の上に第３層間絶縁膜４３０を形成した後、第３層間絶縁膜４３０を貫通してコンタクトプラグ４２０の上面に接触するビットライン４４０を形成することができる。
前述した工程により垂直型メモリ装置が完成できる。
前述したように、基板１００の上に第１犠牲膜１３０を形成し、ゲート電極及びＣＳＬ ４００の形成のための開口２９０を通じて湿式エッチング工程を遂行することによって、第１犠牲膜１３０を除去して第１ギャップ３１０を形成した後、第１犠牲膜１３０によりカバーされた電荷貯蔵構造物２３０の部分を除去することができる。以後、第１ギャップ３１０を第２充填パターン３２０に詰めることによって、チャンネル２４０とＣＳＬ ４００とを電気的に連結することができる。
これによって、第２犠牲膜１７０が積層される層数が増加してチャンネルホール１９０が曲がってしまう現象が発生しても、チャンネル２４０とＣＳＬ ４００とは互いによく連結できる。
一方、第１犠牲膜１３０の上下部には、これに対して高いエッチング選択比を有する第１及び第２エッチング阻止膜１１０、１５０、及び／又は拡散防止膜１２０が形成されるので、第１犠牲膜１３０の除去時、絶縁パターン１６５及び／又は基板１００の上部が損傷されないことがある。
また、第１ギャップ３１０が絶縁パターン１６５及び第２犠牲パターン１７５の下部に形成された第１犠牲膜１３０を除去して形成されても、支持パターン１４０及びチャンネル２４０によりこれらが支持されて崩れないことができる。
図２０は、例示的な実施形態に係る垂直型メモリ装置を説明するための断面図である。この際、図２０は図１のＡ－Ａ’線に沿って切断した断面図である。
垂直型メモリ装置は下部層間絶縁膜をさらに含むことを除いては、図１乃至図３を参照として説明した垂直型メモリ装置と実質的に同一または類似している。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
図２０を参照すると、垂直型メモリ装置は基板１００と第１エッチング阻止膜１１０との間に形成された下部層間絶縁膜５００をさらに含むことができる。
例示的な実施形態において、垂直型メモリ装置はＣＯＰ（Cell Over Peri）構造を有することができる。これによって、メモリセルを駆動させる回路パターン（図示せず）がメモリセルの下部に形成できる。
回路パターンは、トランジスタ、コンタクトプラグ、配線、ビアなどを含むことができる。回路パターンは、下部層間絶縁膜５００によりカバーされることができ、上部の第１エッチング阻止膜１１０に電気的に連結できる。
図２１は、例示的な実施形態に係る垂直型メモリ装置を説明するための断面図である。この際、図２１は図１のＡ－Ａ’線に沿って切断した断面図である。
垂直型メモリ装置はＣＳＬプレートをさらに含む代わりに、開口の内にＣＳＬが形成されないことを除いては、図２０を参照として説明した垂直型メモリ装置と実質的に同一または類似している。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
図２１を参照すると、下部層間絶縁膜５００と第１エッチング阻止膜１１０との間に形成されたＣＳＬプレート６００をさらに含むことができ、開口２９０の内には別途のＣＳＬが形成されないことがある。
これによって、開口２９０の内には側壁だけでなく、中央部分まで全て詰める第３スペーサー３９５が形成できる。
ＣＳＬプレート６００は、下部層間絶縁膜５００によりカバーされた回路パターンと電気的に連結されることができ、また上部の第１エッチング阻止膜１１０と電気的に連結できる。ＣＳＬプレート６００は、例えば、タングステンのような金属、またはタングステンシリサイドのような金属シリサイドを含むことができる。
例示的な実施形態において、第１エッチング阻止膜１１０はＮ型不純物、及び炭素がドーピングされたポリシリコンを含むか、またはＮ型不純物がドーピングされたポリシリコンを含むことができる。
前述したように、本発明の好ましい実施形態を参照して説明したが、該当技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解するはずである。

Claims (23)

  1. 基板の上面に垂直な第１方向に沿って順次に積層した第１乃至第３不純物領域と、
    前記第３不純物領域上で互いに離隔したゲート電極を含むゲート電極構造物と、
    前記基板上で前記第１方向に延び、前記ゲート電極構造物、前記第２及び第３不純物領域を貫通して前記第１不純物領域の上部に至るチャンネルと、
    前記チャンネルの側壁の一部をカバーする電荷貯蔵構造物と、
    前記第１及び第３不純物領域の間に形成された支持パターンとを含み、
    前記チャンネルは前記第２不純物領域の側壁と直接接触することを特徴とする、垂直型メモリ装置。
  2. 前記第１及び第３不純物領域は炭素及びＮ型不純物がドーピングされたポリシリコンを含み、前記第２不純物領域はＮ型不純物がドーピングされたポリシリコンを含むことを特徴とする、請求項１に記載の垂直型メモリ装置。
  3. 前記第１及び第３不純物領域は炭素及びＰ型不純物がドーピングされたポリシリコンを含み、前記第２不純物領域はＰ型不純物がドーピングされたポリシリコンを含むことを特徴とする、請求項１に記載の垂直型メモリ装置。
  4. 前記支持パターンは、前記第３不純物領域の底面に接触することを特徴とする、請求項１に記載の垂直型メモリ装置。
  5. 前記支持パターンは、炭素がドーピングされたポリシリコンを含むことを特徴とする、請求項１に記載の垂直型メモリ装置。
  6. 前記第１不純物領域と前記支持パターンとの間に形成され、前記第１不純物領域に含まれる不純物の拡散を防止する拡散防止パターンをさらに含むことを特徴とする、請求項１に記載の垂直型メモリ装置。
  7. 前記拡散防止パターンは、酸化物または窒化物を含むことを特徴とする、請求項６に記載の垂直型メモリ装置。
  8. 前記第１不純物領域及び前記支持パターンの上部に形成され、前記第１方向に延びる共通ソースライン（ＣＳＬ）をさらに含むことを特徴とする、請求項１に記載の垂直型メモリ装置。
  9. 前記ＣＳＬは前記基板の上面に平行な第２方向に延び、前記基板の上面に平行で前記第２方向と直交する第３方向に沿って複数個形成され、
    前記支持パターンは前記ＣＳＬの底面の一部をカバーすることを特徴とする、請求項８に記載の垂直型メモリ装置。
  10. 前記支持パターンは前記各ＣＳＬの下部で前記第２方向に沿って互いに離隔するように複数個形成されていることを特徴とする、請求項９に記載の垂直型メモリ装置。
  11. 前記第２不純物領域は、前記チャンネルの側壁と前記第３不純物領域の側壁とに直接接触することを特徴とする、請求項１ないし１０のうちの何れか一項に記載の垂直型メモリ装置。
  12. 前記電荷貯蔵構造物は、前記第１方向において前記第２不純物領域より高い位置に形成された第１部分、及び前記第１方向において前記第２不純物領域より低い位置に形成された第２部分を含み、
    前記第１部分は前記チャンネルから遠ざかるほど前記第１方向において徐々に高い位置にあり、前記第２部分の上面は前記チャンネルから遠ざかるほど前記第１方向において徐々に低い位置にあるような形状を有することを特徴とする、請求項１１に記載の垂直型メモリ装置。
  13. 前記第２不純物領域は、エアーギャップを含むことを特徴とする、請求項１ないし１２のうちの何れか一項に記載の垂直型メモリ装置。
  14. 前記基板と前記第１不純物領域との間に形成された層間絶縁膜をさらに含むことを特徴とする、請求項１ないし１３のうちの何れか一項に記載の垂直型メモリ装置。
  15. 前記層間絶縁膜は、前記基板上に形成された回路パターンをカバーすることを特徴とする、請求項１４に記載の垂直型メモリ装置。
  16. 前記層間絶縁膜と前記第１不純物領域との間に形成されたＣＳＬプレートをさらに含むことを特徴とする、請求項１４に記載の垂直型メモリ装置。
  17. 基板の上面に垂直な第１方向に沿って順次に積層した第１乃至第３不純物領域と、
    前記第３不純物領域上で互いに離隔したゲート電極を含むゲート電極構造物と、
    前記基板上で前記第１方向に延び、前記ゲート電極構造物、及び前記第２及び第３不純物領域を貫通し、少なくとも一部が前記第２不純物領域に接触するチャンネルと、
    前記チャンネルの側壁の一部をカバーする電荷貯蔵構造物と、
    前記第１及び第３不純物領域の間に形成され、前記第２不純物領域の側壁に接触し、前記第３不純物領域の底面に接触し、少なくとも前記第３不純物領域を支持する支持パターンとを含むことを特徴とする、垂直型メモリ装置。
  18. 前記支持パターンは、炭素がドーピングされたポリシリコンを含むことを特徴とする、請求項１７に記載の垂直型メモリ装置。
  19. 前記第１不純物領域と前記支持パターンとの間に形成され、前記第１不純物領域に含まれる不純物の拡散を防止する拡散防止パターンをさらに含むことを特徴とする、請求項１７に記載の垂直型メモリ装置。
  20. 前記拡散防止パターンは、酸化物または窒化物を含むことを特徴とする、請求項１９に記載の垂直型メモリ装置。
  21. 前記第１不純物領域及び前記支持パターンの上部に形成され、前記第１方向に延びる共通ソースライン（ＣＳＬ）をさらに含むことを特徴とする、請求項１７に記載の垂直型メモリ装置。
  22. 前記ＣＳＬは前記基板の上面に平行な第２方向に延び、前記基板の上面に平行で前記第２方向と直交する第３方向に沿って複数個形成され、
    前記支持パターンは前記ＣＳＬの底面の一部をカバーすることを特徴とする、請求項２１に記載の垂直型メモリ装置。
  23. 前記支持パターンは、前記各ＣＳＬの下部で前記第２方向に沿って互いに離隔するように複数個形成されていることを特徴とする、請求項２２に記載の垂直型メモリ装置。
JP2018217443A 2017-11-21 2018-11-20 垂直型メモリ装置 Active JP7292027B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170155722A KR102549967B1 (ko) 2017-11-21 2017-11-21 수직형 메모리 장치 및 그 제조 방법
KR10-2017-0155722 2017-11-21

Publications (2)

Publication Number Publication Date
JP2019096880A JP2019096880A (ja) 2019-06-20
JP7292027B2 true JP7292027B2 (ja) 2023-06-16

Family

ID=63914813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018217443A Active JP7292027B2 (ja) 2017-11-21 2018-11-20 垂直型メモリ装置

Country Status (6)

Country Link
US (2) US10559591B2 (ja)
EP (1) EP3486951B1 (ja)
JP (1) JP7292027B2 (ja)
KR (1) KR102549967B1 (ja)
CN (1) CN109817633B (ja)
SG (1) SG10201911469VA (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
WO2019200561A1 (en) * 2018-04-18 2019-10-24 Yangtze Memory Technologies Co., Ltd. Method for forming channel hole plug of three-dimensional memory device
KR20200048233A (ko) 2018-10-29 2020-05-08 삼성전자주식회사 수직형 메모리 장치의 제조 방법
US10930658B2 (en) 2019-06-24 2021-02-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
KR102679565B1 (ko) * 2019-07-08 2024-07-01 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102684115B1 (ko) * 2019-07-19 2024-07-12 에스케이하이닉스 주식회사 반도체 메모리 소자
US11329063B2 (en) 2019-07-30 2022-05-10 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US10985252B2 (en) * 2019-08-26 2021-04-20 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
JP2021048228A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 メモリデバイス
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
KR20210071307A (ko) * 2019-12-06 2021-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
KR20210083806A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 반도체 장치
KR20210092363A (ko) 2020-01-15 2021-07-26 삼성전자주식회사 3차원 반도체 메모리 소자
KR20210092090A (ko) * 2020-01-15 2021-07-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
JP2022539396A (ja) * 2020-01-17 2022-09-08 長江存儲科技有限責任公司 メモリデバイス及び方法
CN111223872B (zh) 2020-01-17 2023-04-07 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
KR102689644B1 (ko) 2020-01-20 2024-07-30 삼성전자주식회사 지지대를 갖는 반도체 소자들
KR20210096391A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN111295756B (zh) * 2020-01-28 2022-06-21 长江存储科技有限责任公司 垂直存储器件
KR20210098141A (ko) * 2020-01-31 2021-08-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 제조 방법
CN111403405B (zh) * 2020-03-09 2021-08-13 长江存储科技有限责任公司 一种3d nand存储结构及其制备方法
CN111326522B (zh) * 2020-03-10 2021-11-05 长江存储科技有限责任公司 三维存储器制造方法及三维存储器
JP2021145053A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP7414600B2 (ja) * 2020-03-16 2024-01-16 キオクシア株式会社 半導体記憶装置の製造方法
CN111370423B (zh) * 2020-03-16 2023-01-17 长江存储科技有限责任公司 三维存储器及其制作方法
CN111341784B (zh) * 2020-03-16 2023-08-08 长江存储科技有限责任公司 三维存储器及其制作方法
JP2021150397A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
EP3912188B1 (en) 2020-03-20 2023-06-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and fabrication method thereof
JP2021150605A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体記憶装置及びその製造方法
WO2021208268A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside interconnect structures
CN111758164B (zh) 2020-04-14 2021-08-31 长江存储科技有限责任公司 三维存储器件和用于形成其的方法
US11488977B2 (en) * 2020-04-14 2022-11-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2021207910A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with backside source contact
CN111788687B (zh) * 2020-04-14 2021-09-14 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN112437983B (zh) * 2020-04-14 2024-05-24 长江存储科技有限责任公司 三维存储器件和用于形成三维存储器件的方法
CN113366638B (zh) * 2020-04-14 2023-07-21 长江存储科技有限责任公司 三维存储器器件和用于形成其的方法
WO2021208193A1 (en) * 2020-04-14 2021-10-21 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and method for forming the same
JP7532534B2 (ja) * 2020-04-14 2024-08-13 長江存儲科技有限責任公司 バックサイドソースコンタクトを備える３次元メモリデバイスを形成するための方法
CN113644075B (zh) * 2020-04-27 2024-02-27 长江存储科技有限责任公司 三维存储器件及用于形成其的方法
KR20210132970A (ko) 2020-04-28 2021-11-05 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 이의 제조 방법
CN111415942B (zh) * 2020-05-14 2023-06-09 长江存储科技有限责任公司 三维存储器的形成方法
WO2021237883A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN113410243B (zh) 2020-05-27 2023-04-25 长江存储科技有限责任公司 用于形成三维存储器件的方法
TWI756745B (zh) * 2020-05-27 2022-03-01 大陸商長江存儲科技有限責任公司 用於形成三維（3d）記憶體裝置的方法
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11158622B1 (en) 2020-05-27 2021-10-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2021237489A1 (en) 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US12048151B2 (en) 2020-05-27 2024-07-23 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
CN112424933B (zh) * 2020-05-27 2024-05-28 长江存储科技有限责任公司 用于形成三维存储器件的方法
EP3942611A4 (en) 2020-05-27 2022-08-24 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL STORAGE DEVICES
TWI746071B (zh) * 2020-05-27 2021-11-11 大陸商長江存儲科技有限責任公司 3d記憶體裝置
WO2021237491A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
CN112585754B (zh) * 2020-05-27 2024-07-19 长江存储科技有限责任公司 用于形成三维存储器件的方法
CN112424934B (zh) * 2020-05-27 2024-04-09 长江存储科技有限责任公司 三维存储器件
US11476332B2 (en) 2020-06-02 2022-10-18 Micron Technology, Inc. Integrated assemblies, and methods of forming integrated assemblies
CN113644076B (zh) * 2020-06-02 2023-12-15 长江存储科技有限责任公司 半导体结构及其制备方法
US11404436B2 (en) 2020-06-03 2022-08-02 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20210151373A (ko) 2020-06-05 2021-12-14 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20230002818A (ko) * 2020-07-30 2023-01-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 수소가 풍부한 반도체 채널을 구비한 3차원 메모리 장치
CN112020774B (zh) 2020-07-31 2023-09-08 长江存储科技有限责任公司 半导体器件及用于形成半导体器件的方法
KR20220018776A (ko) * 2020-08-07 2022-02-15 삼성전자주식회사 반도체 메모리 장치
KR20220019896A (ko) 2020-08-10 2022-02-18 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
JP2022034881A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
US11744069B2 (en) * 2020-08-27 2023-08-29 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11545430B2 (en) * 2020-08-28 2023-01-03 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells
US11974429B2 (en) * 2020-11-06 2024-04-30 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells and using bridges in sacrificial material in a tier
US20220238548A1 (en) * 2021-01-26 2022-07-28 Micron Technology, Inc. Microelectronic devices with vertically recessed channel structures and discrete, spaced inter-slit structures, and related methods and systems
US11974430B2 (en) * 2021-01-26 2024-04-30 Micron Technology, Inc. Microelectronic devices with dopant extensions near a GIDL region below a tier stack, and related methods and systems
US11996151B2 (en) * 2021-05-10 2024-05-28 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US20230120621A1 (en) * 2021-10-19 2023-04-20 Macronix International Co., Ltd. Memory device and method of fabricating the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077521A (ja) 2009-09-29 2011-04-14 Samsung Electronics Co Ltd 垂直形不揮発性メモリ装置及びその製造方法
JP2013183158A (ja) 2012-03-02 2013-09-12 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその製造方法
US20160079272A1 (en) 2014-08-13 2016-03-17 SK Hynix Inc. Double-source semiconductor device
US20170110471A1 (en) 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20170148811A1 (en) 2015-11-20 2017-05-25 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US20170162591A1 (en) 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20170317099A1 (en) 2016-04-15 2017-11-02 Micron Technology, Inc. Integrated Structures Comprising Vertical Channel Material and Having Conductively-Doped Semiconductor Material Directly Against Lower Sidewalls of the Channel Material, and Methods of Forming Integrated Structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100538098B1 (ko) * 2003-08-18 2005-12-21 삼성전자주식회사 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
JP5141667B2 (ja) * 2009-11-13 2013-02-13 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101763420B1 (ko) * 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
KR20130005430A (ko) 2011-07-06 2013-01-16 에스케이하이닉스 주식회사 불휘발성 메모리 소자 및 그 제조방법
US9276011B2 (en) 2013-03-15 2016-03-01 Micron Technology, Inc. Cell pillar structures and integrated flows
US9209031B2 (en) 2014-03-07 2015-12-08 Sandisk Technologies Inc. Metal replacement process for low resistance source contacts in 3D NAND
KR20150116175A (ko) * 2014-04-07 2015-10-15 에스케이하이닉스 주식회사 소스라인 저항 감소를 위한 비휘발성 메모리 장치
KR102190350B1 (ko) * 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR102258369B1 (ko) * 2014-06-23 2021-05-31 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
KR20160025842A (ko) 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9530781B2 (en) 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
US9576972B2 (en) 2015-02-24 2017-02-21 Macronix International Co., Ltd. Semiconductor device and manufacturing method thereof
KR102332359B1 (ko) * 2015-05-19 2021-11-29 삼성전자주식회사 수직형 메모리 장치
KR20170014036A (ko) * 2015-07-28 2017-02-08 삼성전자주식회사 반도체 장치
KR20170036878A (ko) 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102472561B1 (ko) * 2015-10-01 2022-12-01 삼성전자주식회사 반도체 메모리 소자
KR102485088B1 (ko) 2015-11-10 2023-01-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9831266B2 (en) * 2015-11-20 2017-11-28 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102581032B1 (ko) 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102624498B1 (ko) * 2016-01-28 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102549452B1 (ko) 2016-03-31 2023-06-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10186521B2 (en) * 2016-09-16 2019-01-22 Toshiba Memory Corporation Semiconductor device and method for manufacturing semiconductor device
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR20180137272A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20180137264A (ko) * 2017-06-16 2018-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102549967B1 (ko) * 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077521A (ja) 2009-09-29 2011-04-14 Samsung Electronics Co Ltd 垂直形不揮発性メモリ装置及びその製造方法
JP2013183158A (ja) 2012-03-02 2013-09-12 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその製造方法
US20160079272A1 (en) 2014-08-13 2016-03-17 SK Hynix Inc. Double-source semiconductor device
US20170110471A1 (en) 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US20170148811A1 (en) 2015-11-20 2017-05-25 Sandisk Technologies Llc Three-dimensional nand device containing support pedestal structures for a buried source line and method of making the same
US20170162591A1 (en) 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20170317099A1 (en) 2016-04-15 2017-11-02 Micron Technology, Inc. Integrated Structures Comprising Vertical Channel Material and Having Conductively-Doped Semiconductor Material Directly Against Lower Sidewalls of the Channel Material, and Methods of Forming Integrated Structures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C. Serre et al.，Synthesis of SiC Microstructures in Si Technology by High Dose Carbon Implantation: Etch‐Stop Properties，Journal of The Electrochemical Society，Vol. 144, No. 6，1997年，p. 2211-2215

Also Published As

Publication number Publication date
US10559591B2 (en) 2020-02-11
EP3486951B1 (en) 2020-05-27
CN109817633A (zh) 2019-05-28
US20190157294A1 (en) 2019-05-23
KR102549967B1 (ko) 2023-06-30
JP2019096880A (ja) 2019-06-20
SG10201911469VA (en) 2020-01-30
EP3486951A1 (en) 2019-05-22
US20200144288A1 (en) 2020-05-07
CN109817633B (zh) 2024-05-17
US10854632B2 (en) 2020-12-01
KR20190058079A (ko) 2019-05-29

Similar Documents

Publication Publication Date Title
JP7292027B2 (ja) 垂直型メモリ装置
US10854622B2 (en) Vertical memory devices and methods of manufacturing the same
KR102369630B1 (ko) 메모리 소자 및 이의 제조방법
KR102422087B1 (ko) 수직형 메모리 장치 및 이의 제조 방법
KR102644525B1 (ko) 수직형 반도체 소자
KR20190037845A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US11563023B2 (en) Semiconductor device with reduced vertical height
KR20160012826A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20150057226A (ko) 수직형 메모리 장치 및 그 제조 방법
US11430807B2 (en) Three-dimensional memory device including word line including polysilicon and metal
KR101882360B1 (ko) 매립 게이트 구조물을 포함하는 반도체 장치 및 그 제조 방법
KR20150137224A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20210001071A (ko) 수직형 반도체 소자
CN115497942A (zh) 半导体器件以及制造该半导体器件的方法
CN114464621A (zh) 半导体器件
TWI841117B (zh) 半導體裝置
US20240284657A1 (en) Semiconductor devices having gate structures
US20230371235A1 (en) Semiconductor device
US11647627B2 (en) Integrated circuit device
US20240023319A1 (en) Semiconductor device
US20240162281A1 (en) Semiconductor device
US20240130116A1 (en) Semiconductor device
KR20220050580A (ko) 반도체 장치
KR20230062490A (ko) 비트라인 콘택을 포함하는 반도체 소자
CN118574411A (zh) 具有装置隔离层的半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230606

R150 Certificate of patent or registration of utility model

Ref document number: 7292027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150