CN111326522B - 三维存储器制造方法及三维存储器 - Google Patents

Abstract

本发明提供一种三维存储器制造方法及三维存储器，该方法包括：形成半导体结构，半导体结构的堆栈结构中还设置有底部位于刻蚀停止层的第一结构孔；去除位于第一结构孔底部的刻蚀停止层，并暴露位于刻蚀停止层底部的绝缘层；将第一结构孔底部进一步延伸至牺牲层中；去除牺牲层，以形成牺牲间隙；在牺牲间隙中形成第二基底；在第一结构孔中形成公共源极触点。通过在三维存储器的堆栈结构中设置刻蚀停止层，刻蚀停止层可以作为第一结构孔刻蚀的停止层，由于刻蚀停止层在堆栈结构中的位置确定，可以减小最后一个工艺步骤中的刻蚀深度，从而降低加工误差，精确控制刻蚀精度，第一结构孔的底部可以恰好位于牺牲层中，不会过深或者过浅。

Description

三维存储器制造方法及三维存储器

技术领域

本发明涉及三维存储器技术，尤其涉及一种三维存储器制造方法及三维存储器。

背景技术

随着大数据、云计算、物联网等技术的快速发展，对存储器的集成度和存储密度的要求也随之提高，传统的二维平面存储器已难以满足实际需求，逐渐被三维存储器取代。

相关技术中，三维存储器包括基底以及层叠设置在基底上的堆栈结构，堆栈结构内设置有贯穿至基底的沟道孔以及栅极缝，沟道孔内设置有沟道结构，栅极缝内设置有公共源极触点；且沟道结构的沟道层能从沟道孔的侧壁露出并与基底连接。

但是，由于堆栈结构层数较多，栅极缝刻蚀难度大，刻蚀深度难以控制。

发明内容

本发明提供一种三维存储器制造方法及三维存储器，以克服相关技术中栅极缝刻蚀深度难以控制的问题。

本发明提供一种三维存储器制造方法，包括：形成半导体结构，所述半导体结构包括依次堆叠设置的第一基底、牺牲层以及堆栈结构；所述堆栈结构包括交替设置的绝缘层和过渡层；且各所述过渡层中、靠近所述牺牲层的至少一个所述过渡层为由阻挡材料构成的刻蚀停止层；且所述堆栈结构中设置有底部位于所述刻蚀停止层的第一结构孔；去除位于所述第一结构孔底部的所述刻蚀停止层，并暴露位于所述刻蚀停止层底部的所述绝缘层；将所述第一结构孔底部进一步延伸至所述牺牲层中；去除所述牺牲层，以形成牺牲间隙；在所述牺牲间隙中形成第二基底，且所述第一结构孔的底部位于所述第二基底中；在所述第一结构孔中形成公共源极触点。

在一些可选地实施例中，所述形成半导体结构的步骤包括：在所述第一基底上形成所述牺牲层；在所述牺牲层上交替堆叠绝缘层和过渡层，以形成所述堆栈结构；在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔。

在一些可选地实施例中，所述在所述牺牲层上交替堆叠绝缘层和过渡层的步骤包括：在所述牺牲层上形成绝缘层；在所述绝缘层上形成所述刻蚀停止层；在所述刻蚀停止层上进一步交替堆叠形成其余的所述绝缘层和所述过渡层。

在一些可选地实施例中，所述在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔的步骤之前，还包括：在所述堆栈结构中形成沟道结构，所述沟道结构贯穿所述堆栈结构并延伸至所述第一基底中；且所述去除所述牺牲层的步骤具体包括：去除所述牺牲层以及位于所述牺牲层中的部分所述沟道结构，以形成所述牺牲间隙。

在一些可选地实施例中，所述在所述堆栈结构中形成沟道结构的步骤包括：在所述堆栈结构中形成沟道孔，所述沟道孔贯穿所述堆栈结构及所述牺牲层，并沿延伸至所述第一基底中；在所述沟道孔内依次堆叠形成功能层及沟道层。

在一些可选地实施例中，所述在所述半导体结构中形成沟道孔的步骤包括：在所述堆栈结构上形成第二结构孔，所述第二结构孔孔底停止于所述刻蚀停止层中；去除位于所述第二结构孔底部的所述刻蚀停止层，并暴露位于所述刻蚀停止层底部的所述绝缘层；将所述第二结构孔底部进一步延伸至所述第一基底中，以形成所述沟道孔。

在一些可选地实施例中，所述在所述沟道孔内依次堆叠形成功能层及沟道层的步骤包括：在所述沟道孔内依次堆叠形成阻隔层、存储层和隧穿绝缘层；在所述隧穿绝缘层上堆叠形成所述沟道层。

在一些可选地实施例中，所述在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔的步骤包括：刻蚀去除所述刻蚀停止层顶部的绝缘层和过渡层，以将所述第一结构孔的孔底停止于所述刻蚀停止层；其中，构成所述绝缘层的材料、以及构成除所述刻蚀停止层外的其余所述过渡层的材料均相对于所述阻挡材料具有高刻蚀选择比。

在一些可选地实施例中，所述去除位于所述第一结构孔底部的所述刻蚀停止层的步骤包括：采用湿法刻蚀去除位于所述第一结构孔底部的所述刻蚀停止层。

在一些可选地实施例中，所述去除所述牺牲层以及位于所述牺牲层中的部分沟道结构的步骤包括：去除所述牺牲层，以在所述第一基底与所述堆栈结构之间形成所述牺牲间隙；去除暴露在所述牺牲间隙中的所述功能层，以将所述牺牲间隙进一步延伸至所述沟道层的表面。

在一些可选地实施例中，所述在所述第一结构孔中形成公共源极触点的步骤之前，还包括：将构成其余所述过渡层的材料以及所述阻挡材料替换为金属材料。

在一些可选地实施例中，所述阻挡材料为氧化铝。

本发明提供一种三维存储器，包括：依次堆叠设置的第一基底、第二基底以及堆栈结构；所述堆栈结构包括交替设置的绝缘层和导电层；所述堆栈结构中设置有贯穿所述堆栈结构和所述第二基底、并延伸至所述第一基底中的沟道结构；所述堆栈结构上还设置有贯穿所述堆栈结构并延伸至所述第二基底中的第一结构孔，所述第一结构孔中设置有公共源极触点。

在一些可选地实施例中，所述堆栈结构中设置有沟道孔，所述沟道结构包括依次层叠设置在所述沟道孔中的功能层及沟道层；且位于所述第二基底中的所述功能层具有缺口，所述第二基底延伸至所述缺口中，并与所述沟道层连接。

在一些可选地实施例中，所述功能层包括依次层叠设置在所述沟道孔内的阻隔层、存储层和隧穿绝缘层。

在一些可选地实施例中，至少一个所述导电层围成的所述沟道孔孔壁的位置形成有第一凹陷，所述沟道结构具有填充于所述第一凹陷的凸起。

在一些可选地实施例中，最靠近所述第二基底的一个所述导电层围成的所述沟道孔孔壁的位置形成有所述第一凹陷。

本发明提供的三维存储器制造方法及三维存储器，通过在三维存储器的堆栈结构中设置刻蚀停止层，刻蚀停止层作为第一结构孔刻蚀的停止层，可以将第一结构孔刻蚀的工艺步骤进一步划分为去除刻蚀停止层顶部的部分堆栈结构、去除刻蚀停止层、以及去除刻蚀停止层底部的部分堆栈结构并将第一结构孔延伸至牺牲层中的多个工艺步骤，由于刻蚀停止层在堆栈结构中的位置确定，可以减小最后一个工艺步骤中的刻蚀深度，从而降低加工误差，精确控制刻蚀精度，使第一结构孔的底部可以恰好位于牺牲层中，刻蚀深度不会过深或者过浅。

附图说明

以下结合附图对本发明的具体实施方式进行详细说明，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，本发明不局限于下述的具体实施方式。

图1为本发明实施例中三维存储器的整体结构示意图；

图2-图4为本发明实施例中沟道孔的制备流程图；

图5为本发明实施例中沟道结构的制备流程图；

图6-图8为本发明实施例中第一结构孔的制备流程图；

图9为本发明实施例中第二基底的制备流程图；

图10为本发明实施例中栅极替换工艺的制备流程图；

图11为本发明实施例中公共源极触点的制备流程图；

图12为图3中A处的局部放大图；

图13为图7中B处的局部放大图；

图14为图11中C处的局部放大图；

图15为本发明实施例中三维存储器的工艺流程框图；

图16为图15中形成半导体结构的工艺流程框图。

附图标记说明：

110：第一基底；

120：第二基底；

130：牺牲层；

140：中间层；

200：堆栈结构；

210：绝缘层；

220：导电层；

221：第二凹陷；

222：第一凹陷；

230：第一结构孔；

240：沟道孔；

250：过渡层；

251：刻蚀停止层；

260：第二结构孔；

300：公共源极触点；

400：功能层；

410：缺口；

420：阻隔层；

430：存储层；

440：隧穿绝缘层；

500：沟道层；

600：沟道结构。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，本发明不局限于下述的具体实施方式。

目前，在三维存储器的制造工艺中，为了将沟道孔内的沟道层电连接至栅极缝中的公共源极触点，通常选择在堆栈结构和基底之间先设置牺牲层，并利用栅极缝刻蚀，使得栅极缝延伸至牺牲层中，进而去除牺牲层以及位于牺牲层中的功能层，并将沟道层从沟道孔的侧壁露出，接着通过在堆栈结构和基底之间重新形成半导体基底，将沟道层侧壁电性连接至公共源极触点。

但是，由于堆栈结构层数较多，栅极缝刻蚀难度大，刻蚀深度难以控制，深度过大会损坏牺牲层底部的基底，而深度过小会导致无法去除牺牲层及功能层的问题。并且，由于刻蚀深度难以控制导致栅极缝在各个位置的深度不一，刻蚀均一性差。

为了解决上述问题，本申请实施例提供一种三维存储器制造方法及三维存储器，通过在三维存储器的堆栈结构中设置刻蚀停止层，可以将栅极缝刻蚀的工艺步骤进一步划分为去除刻蚀停止层顶部的部分堆栈结构、去除刻蚀停止层、以及去除刻蚀停止层底部的部分堆栈结构并将栅极缝延伸至牺牲层中的多个工艺步骤，由于刻蚀停止层在堆栈结构中的位置确定，可以减小最后一个工艺步骤中的刻蚀深度，从而降低加工误差，栅极缝的底部可以恰好位于牺牲层中，不会过深或者过浅。

图1为本发明实施例中三维存储器的整体结构示意图。如图1，本实施例提供一种三维存储器，包括：依次堆叠设置的第一基底110、第二基底120以及堆栈结构200。

其中，第一基底110可以为半导体材料制成，例如但不限于，硅锗、锗、绝缘体上硅薄膜(SOI)。可选地，第一基底110可由单晶硅制成等。

第二基底120形成在第一基底上110，第二基底120可以为半导体材料制成，例如但不限于，硅锗、锗、绝缘体上硅薄膜(SOI)。可选地，第二基底120可由单晶硅或多晶硅中的至少一种制成。

堆栈结构200形成在第二基底120上，堆栈结构200包括交替设置的绝缘层210和导电层220；其中，绝缘层210的厚度可以和导电层220相同，也可以不同。可选地，导电层220由导电材料制成，包括但不限于钨、钴、铜、铝、掺杂硅和/或硅化物。绝缘层210由绝缘材料制成，包括但不限于氧化硅、氮化硅、氮氧化硅或以上材料的组合。当然，在一些可选地实施例中，第二基底120上还可以依次堆叠有多个堆栈结构200，具体可以根据实际情况进行设置。

堆栈结构200中设置有沟道孔，沟道孔内设置有沟道结构600，沟道孔可以贯穿堆栈结构200和第二基底，且其底部可以延伸位于第一基底110中，从而使得形成的沟道结构600贯穿堆栈结构200和第二基底120、并延伸至第一基底110。

可选地，沟道结构600的数量可以为多个，多个沟道结构600排列在堆栈结构200中。

每个沟道结构600包括依次层叠设置有在沟道孔中的功能层400及沟道层500；在一些实施例中，沟道层500可以由非结晶、多结晶、或单晶硅制成。功能层400包括依次层叠设置在沟道孔内的阻隔层420、存储层430和隧穿绝缘层440。阻隔层420可以由氧化硅、氮化硅、高绝缘常数绝缘材料或者其组合制成。存储层430可以由氮化硅、氮氧化硅、硅或以上材料的组合制成。隧穿绝缘层440可以由氧化硅、氮化硅或者其组合制成。

在一些可选地实施例中，位于第二基底120中的功能层400具有缺口410，该缺口410可以为环绕沟道层500的环形结构，第二基底120延伸至缺口410中，并与沟道层500连接。

另外，堆栈结构200上还设置有贯穿堆栈结构200并延伸至第二基底120中的第一结构孔，第一结构孔中设置有公共源极触点300。

可选地，三维存储器公共源极触点300的数量可以为一个或者多个，其形状也可以有多种，例如每个公共源极触点300可以为圆柱形状或沿图1中垂直纸面方向延伸的长条状，或者公共源极触点300还可以为网格状等其他图案化形状。在一些实施例中，公共源极触点300由导电材料制成，包括但不限于钛、钨、钴、铜、铝、和/或硅化物等，在一个可选地实施例中，公共源极触点300可以包括硅形成的导电体以及包覆在导电体外的导电部，导电部的构成材料可以是氮化钛。进一步可选地，导电体的顶部还可以设置有由金属钨构成的导电触点。

公共源极触点300的底部与第二基底120接触，第二基底120还与沟道层500连接，可以理解，第二基底120可以具有掺杂区，从而将沟道层500电连接至公共源极触点300。

本实施例还提供一种三维存储器制造方法，该方法能够制成上述三维存储器。图2-图4为本发明实施例中沟道孔的制备流程图。图15为本发明实施例中三维存储器的工艺流程框图；图16为图15中形成半导体结构的工艺流程框图。

参考图2、15，三维存储器的制造方法可以起始于步骤S10。步骤S10包括形成半导体结构。该半导体结构可以包括依次堆叠设置的第一基底110、牺牲层130以及堆栈结构200；堆栈结构200包括交替设置的绝缘层210和过渡层250；且各过渡层250中、靠近牺牲层130的至少一个过渡层250为由阻挡材料构成的刻蚀停止层251；且堆栈结构200中设置有底部位于刻蚀停止层251的第一结构孔230。

可以理解，形成半导体结构的具体方式可以有多种，在一个可选地实施例中，参考图16，步骤S10还可以进一步地包括：

提供第一基底110，接着执行步骤S11，在第一基底110上形成牺牲层130；牺牲层130可以使用使用半导体材料制成，例如但不限于，硅锗、锗、绝缘体上硅薄膜(SOI)。可选地，第一基底110可由单晶硅制成。制成牺牲层130的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。形成牺牲层130之后可以执行步骤S12，在牺牲层130上交替堆叠绝缘层210和过渡层250，以形成堆栈结构200。

其中，绝缘层210可以由第一材料沉积而成；堆栈结构200中的多个过渡层250可以是由阻挡材料或者第二材料构成，即其中至少一个过渡层250可以由阻挡材料构成，该类过渡层250可以称为刻蚀停止层251，而其余过渡层250可以由不同于阻挡材料的第二材料构成。且第一材料、第二材料和阻挡材料均为不同种类材料。

以下为了便于说明，先以过渡层250中只设置有一个刻蚀停止层251为例进行说明，则步骤S12可以进一步包括：

步骤S1201，在牺牲层130上形成绝缘层210，从而使绝缘层210可以与牺牲层130接触。其中，该绝缘层210可以为通过薄膜沉淀工艺形成的氧化硅层。

形成绝缘层210之后，可以执行步骤S1202，在绝缘层210上形成刻蚀停止层251，使得刻蚀停止层251可以与绝缘层210直接接触；其中，刻蚀停止层251可以为使用阻挡材料通过薄膜沉淀工艺等形成的结构。

形成刻蚀停止层251之后，可以进一步执行步骤S1203，在刻蚀停止层251上进一步交替堆叠形成其余的绝缘层210和过渡层250。其余过渡层250可以是由薄膜沉淀工艺形成的氮化硅层。

综上，通过步骤S1201-S1203形成的堆栈结构200中，最靠近牺牲层130的一个过渡层250可以是由阻挡材料构成的刻蚀停止层251，刻蚀停止层251之后形成的其余过渡层250均是由第二材料构成。

当然，在步骤S12的其余实施例中，也可以先交替堆叠第一材料和第二材料形成第一子堆叠结构，第一子堆叠结构的最底层和最顶层均为绝缘层210，接着可以在第一子对接结构上形成刻蚀停止层251，然后在刻蚀停止层251上交替堆叠第一材料和第二材料，形成其余的绝缘层和过渡层。而在本实施例中，形成的刻蚀停止层251并非最靠近牺牲层130的一个过渡层250，其可以是较为靠近牺牲层130的一个过渡层250，例如，刻蚀停止层251可以为从下至上的第二个、第三个或第四个过渡层250。

因此，半导体结构中“靠近牺牲层130的至少一个过渡层250为由阻挡材料构成的刻蚀停止层251挡应当广义理解，以堆栈结构200中一共形成N个过渡层250为例，且从下到上依次标号为1、2、3、……、N。靠近牺牲层130的过渡层250的标号可以为M，M可以大于等于1且小于N/2。其中M、N为自然数。

步骤S12中绝缘层210和过渡层250的形成方法包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。

以上是对堆栈结构200中只设置有一个刻蚀停止层251的形成方法的说明，当堆栈结构200中设置有多个刻蚀停止层251时，多个刻蚀停止层251可以为相邻的过渡层250，也可形成为互相间隔有其他过渡层250的结构，或者至少部分刻蚀停止层251相邻，另外部分刻蚀停止层251之间可以间隔设置有由第二材料构成的过渡层250。

在一些实施例中，步骤S10形成的半导体结构中还设置有沟道结构600，沟道结构600贯穿堆栈结构200并延伸至第一基底110，可选步骤S12之后，可以接着在堆栈结构200中形成沟道结构600，在一个可选地实施例中，形成沟道结构600的步骤可以进一步包括：如图2-图4中所示的在堆栈结构中形成沟道孔的制备流程。

形成沟道孔的流程起始于步骤S13，如图2所示，在堆栈结构200上形成第二结构孔260，第二结构孔260孔底停止于刻蚀停止层251中。也就是说先去除第二结构孔260范围内的刻蚀停止层251上方的部分堆栈结构200。形成第二结构孔260的方法可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。

可选地，第二结构孔260可以通过刻蚀去除刻蚀停止层251顶部的绝缘层210和过渡层250，以将第二结构孔260的孔底停止于刻蚀停止层251。

在一种可能的实现方式中，由于刻蚀停止层251和其余过渡层250的构成材料不同，因此，刻蚀阻挡材料产生的刻蚀产物与刻蚀第一材料和第二材料所产生的刻蚀产物可以具有明显区别，当检测到刻蚀产物中存在刻蚀阻挡材料的刻蚀产物时，可以停止刻蚀，使得第二结构孔260的孔底可以刚好与刻蚀停止层251的上表面接触，或者少量刻蚀到刻蚀停止层251中。

在另一种可能的实现方式中，构成绝缘层210的第一材料、以及构成除刻蚀停止层251外的其余过渡层250的第二材料均相对于阻挡材料具有高刻蚀选择比。高刻蚀选择比意味去除第一材料和第二材料的刻蚀速率远大于刻蚀阻挡材料，因此，可以通过选择刻蚀剂，刻蚀去除第一材料和第二材料层，但该刻蚀剂难以刻蚀或只能少量刻蚀阻挡材料，从而使得第二结构孔260的孔底可以刚好与刻蚀停止层251的上表面接触，或者少量刻蚀到刻蚀停止层251中。

并且，步骤S13可以同时形成多个第二结构孔260，另外，又或者可以通过执行多次步骤S13以在堆栈结构200上形成多个第二结构孔260。

步骤S13之后可以执行步骤S14，如图3所示，去除位于第二结构孔260底部的刻蚀停止层251，并暴露位于刻蚀停止层251底部的绝缘层210。也就是说，本步骤将第二结构孔260的孔底进一步延伸至贯穿至刻蚀停止层251。

该步骤也可以光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。可以理解，该步骤可以通过选择刻蚀剂或工艺方法仅去除第二结构孔260底部的阻挡材料，并不会去除或只会少量去除刻蚀停止层251底部的绝缘层210。

可选地，阻挡材料可以为氧化铝。步骤S14具体为采用湿法刻蚀去除位于第二结构孔260底部的刻蚀停止层251。另外，图12为图3中A处的局部放大图；参考图12，由于湿法刻蚀的工艺限制其不仅会沿垂直于第一基底110的方向去除阻挡材料，其还会沿着平行于第一基底110的方向去除部分阻挡材料，从而使得该刻蚀停止层251围成的第二结构孔260孔壁的位置形成有第一凹陷222。可以理解，在一些实施例中，由于沟道孔240刻蚀时，只有刻蚀停止层251采用湿法刻蚀，该第一凹陷222只会存在于沟道孔240的侧壁与刻蚀停止层251相对的位置。

步骤S14之后可以执行步骤S15，如图4所示，将第二结构260孔底部进一步延伸至第一基底110中，以形成沟道孔240。即本步骤可以去除第二结构孔260内位于刻蚀停止层251底部的其余堆栈结构200、牺牲层130以及部分第一基底110。具体的实现方式可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合。

综上，经过步骤S13-15所形成的沟道孔240可以贯穿堆栈结构200及牺牲层130，并沿延伸至第一基底110中。

本实施例中，通过设置刻蚀停止层251，可以以将沟道孔240刻蚀的工艺步骤进一步划分为去除刻蚀停止层251顶部的部分堆栈结构200、去除刻蚀停止层251、以及去除刻蚀停止层251底部的部分堆栈结构200并将沟道孔240延伸至第一基底110中的多个工艺步骤，且由于刻蚀停止层251在堆栈结构中的位置确定，刻蚀停止层251的下表面距离沟道孔240底部的深度L1已知，且L1必然小于整个沟道孔240的深度L2，即在去除刻蚀停止层251底部的部分堆栈结构200并将沟道孔240延伸至第一基底110的工艺步骤中的刻蚀深度L1小于相关技术中一次刻蚀形成沟道孔的刻蚀深度L2，从而可以降低加工误差，沟道孔的底部可以恰好位于第一基底110中，不会造成打穿第一基底110的情况发生。并且，可以使得各个沟道孔240的深度较为一致，均一性好，有利于提高底部电压的均匀性。

并且，当刻蚀停止层251越靠近牺牲层130，L1的尺寸越小，相应地刻蚀误差也越小，沟道孔240的刻蚀深度越好控制。

可以理解的是，以上仅以只设置一个刻蚀停止层251为例说明第二结构孔的形成方式，当设置有多个刻蚀停止层251时，例如设置有2个刻蚀停止层251，可以先将第二结构孔260的孔底停止于上方的第一刻蚀停止层中，然后去除第二结构孔260孔底处的第一刻蚀停止层，接着再去除第一刻蚀停止层和下方的第二刻蚀停止层之间的部分堆栈结构，将第二结构孔260的孔底停止于第二刻蚀停止层中，然后去除第二结构孔260孔底处的第二刻蚀停止层；最后将第二结构孔260的孔底延伸至第一基底110内部。另外，当刻蚀停止层251的数量大于2时可以按照此方式类推，在此不做赘述。设置多个刻蚀停止层251时可以对第二结构孔的刻蚀深度进行分段控制，从而将第二结构孔260的孔底停止于任意设计所需位置。

步骤S15之后可以执行步骤S16，在沟道孔240内依次堆叠形成功能层400及沟道层500。图5为本发明实施例中沟道结构的制备流程图；参考图5，步骤S16进一步可以包括：在沟道孔240内依次堆叠形成阻隔层420、存储层430和隧穿绝缘层440；然后，在隧穿绝缘层440上堆叠形成沟道层500。

其中，在一些实施例中，功能层400是多个层的组合，包括但不限于阻隔层420、存储层430和隧穿绝缘层440。可选地，隧穿绝缘层440的构成材料可是绝缘材料，包括但不限于氧化硅、氮化硅、氮氧化硅或上述材料的组合。可选地，存储层430包括的材料可以用于存储操作NAND的电荷。存储层430的构成材料包括但不限于氮化硅、氮氧化硅、或氧化硅和氮化硅的组合、或上述材料的组合。可选地，阻隔层420也可以为绝缘材料层，例如一个氧化硅层或一个包含氧化硅/氮化硅/氧化硅(ONO)的复合层。进一步地，阻隔层420可以包括一个高K介电层(例如氧化铝)。另外，功能层400和沟道层500可以采用化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)和其他合适的方法制备而成。

可以理解，当步骤S14采用湿法刻蚀时，由于沟道孔240的侧壁具有第一凹陷222，因此，步骤S16中的沟道结构会填充于第一凹陷222形成凸起。

图6-图8为本发明实施例中第一结构孔的制备流程图；参考图6，在堆栈结构中形成沟道结构之后，还可以执行步骤S17，在堆栈结构200中形成底部位于刻蚀停止层251的第一结构孔230。也就是说先去除第一结构孔230范围内的刻蚀停止层251上方的部分堆栈结构200。形成第一结构孔230的方法可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。

可选地，第一结构孔230可以通过刻蚀去除刻蚀停止层251顶部的绝缘层210和过渡层250，以将第一结构孔230的孔底停止于刻蚀停止层251。

在一种可能的实现方式中，可以理解，由于刻蚀停止层251和其余过渡层250的构成材料不同，因此，刻蚀阻挡材料产生的刻蚀产物与刻蚀第一材料和第二材料所产生的刻蚀产物可以具有明显区别，当检测到刻蚀产物中存在刻蚀阻挡材料的刻蚀产物时，可以停止刻蚀，使得第一结构孔230的孔底可以刚好与刻蚀停止层251的上表面接触，或者少量刻蚀到刻蚀停止层251中。

在另一种可能的实现方式中，构成绝缘层210的第一材料、以及构成除刻蚀停止层251外的其余过渡层250的第二材料均相对于阻挡材料具有高刻蚀选择比。高刻蚀选择比意味去除第一材料和第二材料的刻蚀速率远大于刻蚀阻挡材料，因此，可以通过选择刻蚀剂，刻蚀去除第一材料和第二材料层，但该刻蚀剂难以刻蚀或只能少量刻蚀阻挡材料，从而使得第一结构孔230的孔底可以刚好与刻蚀停止层251的上表面接触，或者少量刻蚀到刻蚀停止层251中。

另外，步骤S17可以同时形成多个第一结构孔230，或可以通过执行多次步骤S17以在堆栈结构200上形成多个第一结构孔230。

步骤S17之后可以执行步骤S20，参考图15，并结合图7，去除位于第一结构孔230底部的刻蚀停止层251，并暴露位于刻蚀停止层251底部的绝缘层210。也就是说，本步骤将第一结构孔230的孔底进一步延伸至贯穿至刻蚀停止层251。

该步骤也可以光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。可以理解，该步骤可以通过选择刻蚀剂或工艺方法仅去除第一结构孔230底部的阻挡材料，并不会去除或只会少量去除刻蚀停止层251底部的绝缘层210。

可选地，阻挡材料可以为氧化铝，步骤S20具体为采用湿法刻蚀去除位于第一结构孔230底部的刻蚀停止层251。另外，图13为图7中B处的局部放大图；参考图13，由于湿法刻蚀的工艺限制其不仅会沿垂直于第一基底110的方向去除阻挡材料，其还会沿着平行于第一基底110的方向去除部分阻挡材料，从而使得该刻蚀停止层251围成的第一结构孔230孔壁的位置形成有第二凹陷221。可以理解，在一些实施例中，由于第一结构孔230刻蚀时，只有刻蚀停止层251采用湿法刻蚀，该第二凹陷221只会存在于沟道孔240的侧壁与刻蚀停止层251相对的位置。

步骤S20之后可以执行步骤S30，如图8所示，将第一结构孔230孔底部进一步延伸至牺牲层130中。即本步骤可以去除第一结构孔230内位于刻蚀停止层251底部的其余堆栈结构200以及部分牺牲层130。具体的实现方式可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合。

综上，经过步骤S17、S20和S30所形成的第一结构孔230可以贯穿堆栈结构200，并沿延伸至牺牲层130中。

本实施例中，通过设置刻蚀停止层251，可以以将第一结构孔230刻蚀的工艺步骤进一步划分为去除刻蚀停止层251顶部的部分堆栈结构200、去除刻蚀停止层251、以及去除刻蚀停止层251底部的部分堆栈结构200并将第一结构孔230延伸至牺牲层130中的多个工艺步骤，且由于刻蚀停止层251在堆栈结构中的位置确定，刻蚀停止层251的下表面距离第一结构孔230底部的深度H1已知，且H1必然小于整个第一结构孔230的深度H2，即在去除刻蚀停止层251底部的部分堆栈结构200并将第一结构孔230延伸至牺牲层130的工艺步骤中的刻蚀深度H1小于相关技术中一次刻蚀形成栅极缝的刻蚀深度H2，从而可以降低加工误差，第一结构孔230的底部可以恰好位于牺牲层130中，不会过浅也不会过深，从而可以避免刻蚀深度过大会损坏第一基底110，以及深度过小会导致后续工艺无法去除牺牲层130及功能层400的问题。并且，可以使得各个第一结构孔230或者每个第一结构孔230孔底不同位置的深度较为一致，刻蚀均一性好。同时，该工艺无需增加新的掩膜层工艺简单，成本低。

并且，当刻蚀停止层251越靠近牺牲层130，H1的尺寸越小，相应地刻蚀误差也越小，第一结构孔230的刻蚀深度越好控制。

可以理解的是，以上仅以只设置一个刻蚀停止层251为例说明第一结构孔的形成方式，当设置有多个刻蚀停止层251时，例如设置有2个刻蚀停止层251，可以先将第一结构孔230的孔底停止于上方的第一刻蚀停止层中，然后去除第一结构孔230孔底处的第一刻蚀停止层，接着再去除第一刻蚀停止层和下方的第二刻蚀停止层之间的部分堆栈结构，将第一结构孔230的孔底停止于第二刻蚀停止层中，然后去除第一结构孔230孔底处的第二刻蚀停止层；最后将第一结构孔230的孔底延伸至牺牲层130内部。另外，当刻蚀停止层251的数量大于2时可以按照此方式类推，在此不做赘述。设置多个刻蚀停止层251时可以对第一结构孔的刻蚀深度进行分段控制，从而将第一结构孔230的孔底停止于任意设计所需位置。

步骤S30之后可以执行步骤S40，去除牺牲层130，以形成牺牲间隙。在一些实施例中，当步骤S10形成的半导体结构中具有沟道结构600，步骤S40具体可以包括：去除牺牲层130以及位于牺牲层130中的部分沟道结构600，以形成牺牲间隙。图9为本发明实施例中第二基底的制备流程图；参考图8-9，步骤S40中的去除的部分沟道结构600可以为牺牲层130所包围的位置处的功能层400。去除方法可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。

在一些可选地实施例中，步骤40具体还可以包括：

步骤S41，去除牺牲层130，以在第一基底110与堆栈结构200之间形成牺牲间隙。

本步骤中，形成的牺牲间隙仅存在于第一基底110和堆栈结构200、以及功能层400的外表面所围成的区域。

步骤S42，去除暴露在牺牲间隙中的功能层400，以将牺牲间隙进一步延伸至沟道层500的表面。

也就是说，步骤S42在步骤S41的基础上进一步去除构成牺牲间隙边界的功能层400，从而将牺牲间隙的边界扩大到沟道层500的外表面。

当功能层400包括依次层叠设置的阻隔层420、存储层430和隧穿绝缘层440，去除暴露在牺牲间隙中的功能层400还可以包括依次去除暴露在牺牲间隙中的阻隔层420、存储层430和隧穿绝缘层440。

其中，步骤S41和步骤S42的去除方法可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。

可以理解，步骤S30和40时仅去除牺牲层130和部分功能层400，并不破坏第一基底110，因此，参考图2，在一些实施例中，为了防止破坏第一基底110，第一基底110和牺牲层130之间还可以设置有至少一个中间层140，该中间层140作为保护第一基底110的薄层，在去除牺牲层130和功能层400的过程中被消耗，使得步骤S40最终形成的牺牲间隙直接与第一基底110接触，也就是说中间层140跟随牺牲层130和功能层400一起被去除。

其中，中间层的构成材料可以为氧化硅或氮化硅。中间层的数量可以为多个例如氧化硅或氮化硅的叠层结构，每层厚度也可以根据实际情况进行设置。例如参考图8，在一些可选地实施例中，中间层可以包括氧化硅层和氮化硅层的2层结构，氧化硅与第一基底110接触，氮化硅层位于氧化硅层上方。

当形成牺牲间隙之后，可以执行步骤S50，参考图9，在牺牲间隙中形成第二基底120，且第一结构孔230的底部位于第二基底120中。

其中，第二基底120可以采用外延工艺形成，外延工艺可以在具有硅基底的位置上向外生长硅，由于步骤S40形成的牺牲间隙暴露出了第一基底110和沟道层500，因此，第二基底120可以由沟道层500和第一基底110同时向外生长而填充牺牲间隙形成。

当然，生长后的第二基底120可以充满原牺牲层130的空间，也可以溢出该空间，即第二基底120可以部分位于图8形成的第一结构孔内部，此时，还需要进一步去除第一结构孔230内部的第二基底120，将第一结构孔230的孔底延伸至第二基底120中，形成图9的结构。

在一些实施例中，步骤S10形成的堆栈结构200可以是绝缘材料和导电材料交替堆叠形成，例如硅和氧化硅的叠层。

此时，无需进行栅极替换工艺，步骤50之后执行步骤S60，图11为本发明实施例中公共源极触点的制备流程图；参考图11，在第一结构孔230中形成公共源极触点300。该步骤可以具体先在第一结构孔230内形成不导电材质构成的第一电介质层，接着去除第一结构孔230孔底的第一电介质层，并将孔底延伸至第二基底120中，然后在第一结构孔230内形成公共源极触点300。

其中，第一电介质层和公共源极触点300形成的工艺可以是薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。去除第一电介质层的方法可以为光刻、干法/湿法刻蚀或机械加工方法等中的一种或多种组合加工而成。第一电介质层的构成材料包括但不限于氧化硅、氮化硅或者其组合。

在另一些实施例中，步骤S10形成的堆栈结构200可以为两种电介质交替堆叠形成。

此时，在执行步骤S50和S60之间还可以包括执行步骤S70，即需要进行栅极替换工艺。图10为本发明实施例中栅极替换工艺的制备流程图；参考图9-10，将构成其余过渡层的材料以及阻挡材料替换为金属材料。即将过渡层250中的第二材料和阻挡材料全部替换为金属材料，具体可以包括先去除所有过渡层250，以在绝缘层210之间形成导电间隙，然后在导电间隙中通过薄膜沉积工艺或电镀工艺等形成金属材料构成的导电层220。在一些可选方式中，当初始形成的堆栈结构200为氧化硅和氮化硅叠层时，可以通过栅极替换工艺将氮化硅替换为导电材料，例如“钨”等。

上述三维存储器的制造方法中，在形成半导体结构的步骤中，形成沟道孔240、第一结构孔230的次序为，先形成沟道孔240和沟道结构600，后形成第一结构孔230，在一些可选地实施例中，可以先形成第一结构孔230，后形成沟道孔240和沟道结构600，或者同时形成第一结构孔230和沟道孔240，再形成沟道结构600。并可根据实际情况进行设置。

在一些可选地实施例中，基于上述方法制成的三维存储器，还可以具有以下特征。

图14为图11中C处的局部放大图；参考图12和14，由于采用湿法刻蚀去除刻蚀停止层251，使得沟道孔240的孔壁在刻蚀停止层251所在的位置上具有第一凹陷222，因此，步骤S16在沟道孔240内形成的沟道结构600具有填充在第一凹陷222内的凸起，使得最终形成的三维存储器在导电层220围成的沟道孔240孔壁的位置形成有第一凹陷222。该导电层220为由阻挡材料替换而成的导电层220。

因此，当步骤S10形成的堆栈结构中具有至少一个刻蚀停止层251时，最终形成的三维存储器，至少一个导电层220围成的沟道孔240孔壁的位置形成有第一凹陷222，沟道结构具有填充于第一凹陷222的凸起。

在一种可选地方式中，将步骤S10形成的堆栈结构200中最靠近第一基底110的一个过渡层250作成刻蚀停止层251时，最终形成的三维存储器，最靠近第二基底120的一个导电层220围成的沟道孔240孔壁的位置形成有第一凹陷222。

可以理解，虽然在形成第一结构孔230的过程中，第一结构孔230的孔壁也出现过第二凹陷221，如图13所示，但是当执行步骤S70将构成其余过渡层250的材料以及阻挡材料替换为金属材料后，该第二凹陷221被金属材料填满，导致最终形成的公共源极触点300在第一结构孔230中可以不存在对应原刻蚀停止层251的凸出。

在本发明的描述中，需要理解的是，术语"第一"、"第二"仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有"第一"、"第二"的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，"多个"的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语"安装"、"相连"、"连接"、"固定"等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征"上"或"下"可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征"之上"、"上方"和"上面"可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征"之下"、"下方"和"下面"可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在以上描述中，参考术语"一个实施例"、"一些实施例"、"示例"、"具体示例"、或"一些示例"等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种三维存储器制造方法，其特征在于，包括：

形成半导体结构，所述半导体结构包括依次堆叠设置的第一基底、牺牲层以及堆栈结构；所述堆栈结构包括交替设置的绝缘层和过渡层；且各所述过渡层中、靠近所述牺牲层的多个所述过渡层为由阻挡材料构成的刻蚀停止层；且所述堆栈结构中设置有底部位于所述刻蚀停止层的第一结构孔；

去除位于所述第一结构孔底部的所述刻蚀停止层，并暴露位于所述刻蚀停止层底部的所述绝缘层；

将所述第一结构孔底部进一步延伸至所述牺牲层中；

去除所述牺牲层，以形成牺牲间隙；

在所述牺牲间隙中形成第二基底，且所述第一结构孔的底部位于所述第二基底中；

在所述第一结构孔中形成公共源极触点。

2.根据权利要求1所述的三维存储器制造方法，其特征在于，所述形成半导体结构的步骤包括：

在所述第一基底上形成所述牺牲层；

在所述牺牲层上交替堆叠绝缘层和过渡层，以形成所述堆栈结构；

在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔。

3.根据权利要求2所述的三维存储器制造方法，其特征在于，所述在所述牺牲层上交替堆叠绝缘层和过渡层的步骤包括：

在所述牺牲层上形成绝缘层；

在所述绝缘层上形成所述刻蚀停止层；

在所述刻蚀停止层上进一步交替堆叠形成其余的所述绝缘层和所述过渡层。

4.根据权利要求2所述的三维存储器制造方法，其特征在于，

所述在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔的步骤之前，还包括：

在所述堆栈结构中形成沟道结构，所述沟道结构贯穿所述堆栈结构并延伸至所述第一基底中；

且所述去除所述牺牲层的步骤具体包括：去除所述牺牲层以及位于所述牺牲层中的部分沟道结构，以形成所述牺牲间隙。

5.根据权利要求4所述的三维存储器制造方法，其特征在于，所述在所述堆栈结构中形成沟道结构的步骤包括：

在所述堆栈结构中形成沟道孔，所述沟道孔贯穿所述堆栈结构及所述牺牲层，并沿延伸至所述第一基底中；

在所述沟道孔内依次堆叠形成功能层及沟道层。

6.根据权利要求5所述的三维存储器制造方法，其特征在于，所述在所述半导体结构中形成沟道孔的步骤包括：

在所述堆栈结构上形成第二结构孔，所述第二结构孔孔底停止于所述刻蚀停止层中；

去除位于所述第二结构孔底部的所述刻蚀停止层，并暴露位于所述刻蚀停止层底部的所述绝缘层；

将所述第二结构孔底部进一步延伸至所述第一基底中，以形成所述沟道孔。

7.根据权利要求5所述的三维存储器制造方法，其特征在于，所述在所述沟道孔内依次堆叠形成功能层及沟道层的步骤包括：

在所述沟道孔内依次堆叠形成阻隔层、存储层和隧穿绝缘层；

在所述隧穿绝缘层上堆叠形成所述沟道层。

8.根据权利要求2-7任一项所述的三维存储器制造方法，其特征在于，

所述在所述堆栈结构中形成底部位于所述刻蚀停止层的所述第一结构孔的步骤包括：

刻蚀去除所述刻蚀停止层顶部的绝缘层和过渡层，以将所述第一结构孔的孔底停止于所述刻蚀停止层；其中，构成所述绝缘层的材料、以及构成除所述刻蚀停止层外的其余所述过渡层的材料均相对于所述阻挡材料具有高刻蚀选择比。

9.根据权利要求1-7任一项所述的三维存储器制造方法，其特征在于，

所述去除位于所述第一结构孔底部的所述刻蚀停止层的步骤包括：

采用湿法刻蚀去除位于所述第一结构孔底部的所述刻蚀停止层。

10.根据权利要求5-7任一项所述的三维存储器制造方法，其特征在于，所述去除所述牺牲层以及位于所述牺牲层中的部分所述沟道结构的步骤包括：

去除所述牺牲层，以在所述第一基底与所述堆栈结构之间形成所述牺牲间隙；

去除暴露在所述牺牲间隙中的所述功能层，以将所述牺牲间隙进一步延伸至所述沟道层的表面。

11.根据权利要求1-7任一项所述的三维存储器制造方法，其特征在于，所述在所述第一结构孔中形成公共源极触点的步骤之前，还包括：

将构成其余所述过渡层的材料以及所述阻挡材料替换为金属材料。

12.根据权利要求1-7任一项所述的三维存储器制造方法，其特征在于，所述阻挡材料为氧化铝。

13.一种三维存储器，其特征在于，包括：依次堆叠设置的第一基底、第二基底以及堆栈结构；

所述堆栈结构包括交替设置的绝缘层和导电层；

所述堆栈结构中设置有贯穿所述堆栈结构和所述第二基底、并延伸至所述第一基底中的沟道结构；

所述堆栈结构上还设置有贯穿所述堆栈结构并延伸至所述第二基底中的第一结构孔，所述第一结构孔中设置有公共源极触点；

所述堆栈结构中设置有沟道孔，所述沟道结构包括依次层叠设置在所述沟道孔中的功能层及沟道层；

且位于所述第二基底中的所述功能层具有缺口，所述第二基底延伸至所述缺口中，并与所述沟道层连接；

至少一个所述导电层围成的所述沟道孔孔壁的位置形成有第一凹陷，所述沟道结构具有填充于所述第一凹陷的凸起。

14.根据权利要求13所述的三维存储器，其特征在于，所述功能层包括依次层叠设置在所述沟道孔内的阻隔层、存储层和隧穿绝缘层。

15.根据权利要求13或14所述的三维存储器，其特征在于，最靠近所述第二基底的一个所述导电层围成的所述沟道孔孔壁的位置形成有所述第一凹陷。

Images