CN115360200A - 三维存储器及其制备方法 - Google Patents

三维存储器及其制备方法 Download PDF

Info

Publication number
CN115360200A
CN115360200A CN202211009583.5A CN202211009583A CN115360200A CN 115360200 A CN115360200 A CN 115360200A CN 202211009583 A CN202211009583 A CN 202211009583A CN 115360200 A CN115360200 A CN 115360200A
Authority
CN
China
Prior art keywords
channel
selection
select
storage
channel structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211009583.5A
Other languages
English (en)
Inventor
高庭庭
夏志良
刘小欣
孙昌志
杜小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202211009583.5A priority Critical patent/CN115360200A/zh
Publication of CN115360200A publication Critical patent/CN115360200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

本申请提供了一种三维存储器及其制备方法。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构，其轴线与顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。

Description

三维存储器及其制备方法
分案申请声明
本申请是2021年06月21日递交的发明名称为“三维存储器及其制备方法”、申请号为202110687429.2的中国发明专利申请的分案申请。
技术领域
本申请涉及半导体技术领域，更具体地，涉及三维储存器及其制备方法。
背景技术
三维存储器(3D NAND)可以通过增加垂直堆叠层数或者沟道结构的单位存储密度来提高其存储容量。具体地，可以通过优化沟道结构的布置形式来增加三维存储器的单位存储密度。
在一些沟道结构的布置形式中，沟道结构以相互交错的布置形式在存储块内划分为九行，顶部选择栅切口(TSG)位于沟道结构行之间，以将存储块中的沟道结构行分割为若干部分，从而便于控制分割后的存储块进行编程、擦除等操作。为避免顶部选择栅切口(TSG)与沟道结构行之间存在重叠区(Overlap)，可以通过增加沟道结构行之间的距离的方法来实现。另一种选择，可使顶部选择栅切口贯穿处于中间位置的沟道结构行，并将处于中间位置的沟道结构行作为虚拟沟道结构行，从而使得处于中间位置的沟道结构行中的沟道结构不具有存储功能。然而，这些布置形式均会限制单位存储密度的提升。
因而，如何提高三维存储单元的单位存储密度是本领域致力于研究的课题之一。
发明内容
第一方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构，其轴线与顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。
在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
在一些实施方式中，相邻的顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行的数量少于或等于多个选择沟道结构行的数量。
在一些实施方式中，位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行中，选择沟道结构的轴线与相邻的顶部选择栅切口结构中的一个的距离大于选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量，等于选择沟道结构的轴线与相邻的顶部选择栅切口结构中的另一个的距离大于选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量。
在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
第二方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，偏置选择沟道结构行中的选择沟道结构相对于与其连接的存储沟道结构向远离顶部选择栅切口结构的方向偏轴设置。
在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
在一些实施方式中，相邻的顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行的数量少于或等于多个选择沟道结构行的数量。
在一些实施方式中，位于相邻的顶部选择栅切口结构之间的偏置选择沟道结构行中，选择沟道结构相对于与其连接的存储沟道结构向远离相邻的顶部选择栅切口结构中的一个的方向偏轴设置的偏置选择沟道结构行的数量，等于选择沟道结构相对于与其连接的存储沟道结构向远离相邻的顶部选择栅切口结构中的另一个的方向偏轴设置的偏置选择沟道结构行的数量。
在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
第三方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；选择沟道结构，贯穿选择叠层结构并与存储沟道结构相连接；以及顶部选择栅切口结构，贯穿选择叠层结构，其中，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸，沿顶部选择栅切口结构的排布方向上，邻近顶部选择栅切口结构两侧的选择沟道结构之间的距离，大于分别与该选择沟道结构连接的存储沟道结构彼此之间的距离。
在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
在一些实施方式中，选择沟道结构包括：电介质芯部以及依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在垂直于选择叠层结构和存储叠层结构的堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
在一些实施方式中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，多个选择沟道结构行布置于相邻的顶部选择栅切口结构之间。
在一些实施方式中，顶部选择栅切口结构在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形。
第四方面，本申请提供了一种三维存储器。该三维存储器包括：存储叠层结构；多个存储沟道结构，贯穿存储叠层结构；选择叠层结构，位于存储叠层结构上；顶部选择栅切口结构，贯穿选择叠层结构，在垂直于选择叠层结构和存储叠层结构的堆叠方向上的截面形状包括波浪形；以及多个选择沟道结构，贯穿选择叠层结构并与多个存储沟道结构分别连接，其中，多个选择沟道结构沿着顶部选择栅切口结构的延伸方向成行布置，顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；其中，选择沟道结构包括电介质芯部，电介质芯部的靠近存储沟道结构的端面停留在存储沟道结构的上方。
在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
在一些实施方式中，在堆叠方向上，电介质芯部与存储沟道结构不重叠。
在一些实施方式中，电介质芯部的外轮廓形状为圆柱体，或者关键尺寸沿着朝向存储沟道结构的方向逐渐减小的圆台体。
在一些实施方式中，在堆叠方向上，存储叠层结构包括多个子存储叠层结构，并且存储沟道结构包括多个子存储沟道结构。
在一些实施方式中，选择沟道结构相对于与其连接的存储沟道结构同轴设置。
在一些实施方式中，对于顶部选择栅切口结构每侧的至少一个选择沟道结构行中各个选择沟道结构，其轴线与顶部选择栅切口结构的距离大于其连接的存储沟道结构的轴线与顶部选择栅切口结构的距离。
在一些实施方式中，选择沟道结构还包括依次围绕电介质芯部的导电层和绝缘层，其中，导电层与存储沟道结构相接触。
在一些实施方式中，该三维存储器还包括：选择沟道插塞，位于选择沟道结构的远离存储沟道结构的端部，并与导电层相接触，其中，在堆叠方向上，选择沟道插塞的尺寸大于选择沟道结构的尺寸。
第五方面，本申请提供了一种三维存储器的制备方法。该制备方法包括：形成存储叠层结构以及贯穿存储叠层结构的存储沟道结构；形成层叠在存储叠层结构上的选择叠层结构以及贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构；以及形成贯穿选择叠层结构的顶部选择栅切口结构。
在一些实施方式中，选择沟道结构的最大关键尺寸小于存储沟道结构的最大关键尺寸。
在一些实施方式中，存储叠层结构和选择叠层结构均包括交替叠置的多个电介质层和多个牺牲层，该制备方法还包括：形成贯穿选择叠层结构和存储叠层结构的栅极缝隙；利用栅极缝隙，去除存储叠层结构和选择叠层结构中的多个牺牲层，以形成多个牺牲间隙；以及在多个牺牲间隙内填充导电材料，以形成多个栅极层。
本申请实施方式提供的三维存储器及其制备方法通过将选择沟道结构和存储沟道结构分开制备，并使得选择沟道结构的关键尺寸小于存储沟道结构的关键尺寸，可增加形成于选择沟道结构之间的顶部选择栅切口结构的工艺窗口。此外，该制备方法能够避免增加存储沟道结构行之间的距离或者增设虚拟存储沟道结构行，从而提高单位存储密度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请实施方式的三维存储器的制备方法流程图；
图2A至图2G是根据本申请实施方式的三维存储器的制备方法的工艺剖面示意图；
图3是图2F的三维存储器的俯视结构示意图。
图4是根据本申请另一实施方式的三维存储器的结构示意图；以及
图5是图4的三维存储器的俯视结构示意图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。
本文使用的术语是为了描述特定示例性实施方式的目的，并且不意在进行限制。当在本说明书中使用时，术语“包含”、“包含有”、“包括”和/或“包括有”表示存在所述特征、整体、元件、部件和/或它们的组合，但是并不排除一个或多个其它特征、整体、元件、部件和/或它们的组合的存在性。
本文参考示例性实施方式的示意图来进行描述。本文公开的示例性实施方式不应被解释为限于示出的具体形状和尺寸，而是包括能够实现相同功能的各种等效结构以及由例如制造时产生的形状和尺寸偏差。附图中所示的位置本质上是示意性的，而非旨在对各部件的位置进行限制。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属技术领域的普通技术人员的通常理解相同的含义。诸如常用词典中定义的术语应被解释为具有与其在相关领域的语境下的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文明确地如此定义。
本申请提供了一种三维存储器的制备方法1000。图1是根据本申请实施方式的三维存储器的制备方法1000的流程图。如图1所示，三维存储器的制备方法1000包括如下步骤。
S110，在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构。
S120，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸。
S130，形成贯穿选择叠层结构的顶部选择栅切口结构。
图2A至图2G是根据本申请实施方式的三维存储器的制备方法1000的工艺剖面示意图。应理解的是，方法1000中所示的步骤不是排它性的，还可以在所示步骤中的任何步骤之前、之后或之间执行其它步骤。此外，所述步骤中的一些步骤可以是同时地执行的或者可以是按照不同于图1所示的顺序执行的。下面结合图2A至图2G进一步描述上述的步骤S110至步骤S130。
S110，在衬底上形成存储叠层结构以及形成贯穿存储叠层结构的存储沟道结构。
在步骤S110中，如图2A所示，衬底110可用于支撑其上的器件结构。衬底110可为单晶硅(Si)衬底、单晶锗(Ge)衬底、绝缘体上硅(SOI)衬底或者绝缘体上锗(GOI)衬底等。衬底110的材料还可为化合物半导体。举例而言，衬底110可为砷化镓(GaAs)衬底、磷化铟(InP)衬底或碳化硅(SiC)衬底等。值得注意的是，本申请所述的衬底110还可采用本领域中已知的其它半导体材料中的至少一种制备。
存储叠层结构120可形成于衬底110的第一侧上，并且可包括在垂直于衬底110方向上交叠叠置的多个电介质层121和多个牺牲层122。存储叠层结构120的形成方法可包括诸如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其任何组合的薄膜沉积工艺。在存储叠层结构120中，多个电介质层121以及多个牺牲层122的厚度可相同也可不相同，并且可根据具体工艺需求进行设置。此外，在存储叠层结构120的生产工艺中，不同的堆叠层数会对应不同的堆叠高度，举例而言，存储叠层结构120堆叠的层数可为8层、32层、64层、128层等，存储叠层结构120的层数越多，集成度越高，由其形成的存储单元的个数越多，可根据实际存储需求来设计存储叠层结构120的堆叠层数及堆叠高度，本申请对此不做具体限制。
在该步骤中，可采用例如干法或者湿法刻蚀工艺在存储叠层结构120中形成存储沟道孔。该存储沟道孔可垂直地向衬底110的方向延伸，从而暴露衬底110。进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在存储沟道孔的侧壁上依次形成功能层131和沟道层132。进一步地，可采用薄膜沉积工艺在形成有功能层131和沟道层132的存储沟道孔内填充电介质材料，从而形成存储沟道结构130。功能层131可包括沿着存储沟道孔的内壁上依次形成的阻挡层、电荷捕获层以及隧穿层。换言之，可在存储沟道孔的内壁上依次形成阻挡层、电荷捕获层、隧穿层以及沟道层。示例性地，阻挡层、电荷捕获层、隧穿层以及沟道层的材料可依次包括氧化硅、氮化硅、氧化硅以及多晶硅。值得注意的是，可采用相同的工艺方法在存储叠层结构120中形成多个存储沟道结构130，存储沟道结构130的数量和排布方式本申请在此不做具体地限定。
在一些实施方式中，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在形成有功能层131和沟道层132的存储沟道孔内填充电介质材料，例如氧化硅。可选地，可采用例如干法或者湿法刻蚀工艺对填充的电介质材料的远离衬底110的一部分回刻，以暴沟道层132，并填充导电材料，从而形成与沟道层132相接触的存储沟道插塞133。存储沟道插塞133可选用与沟道层132相同的材料例如多晶硅制备。存储沟道插塞133可与后续工艺过程中形成的对应的选择沟道结构形成电耦合区域。
上文中对包括一个子存储叠层结构和一个子存储沟道结构的制备方法进行了说明。在一些实施方式中，存储叠层结构120可包括多个子存储叠层结构，存储沟道结构130可包括多个子存储沟道结构。相应地，在形成多个子存储沟道结构的工艺过程中，存储沟道孔可包括多个子存储沟道孔，并且多个子存储叠层结构可与多个子存储沟道孔一一对应。具体地，可在衬底110的第一侧形成第一子存储叠层结构并形成贯穿第一子存储叠层结构并延伸至衬底110中的第一子存储沟道孔。进一步地，继续在第一侧形成后续子存储叠层结构和子存储沟道孔，直到形成预定数量的子存储叠层结构和子存储沟道孔。其中，除最后一个形成的子存储沟道孔之外的其余子存储沟道孔中相应地填充有填孔牺牲层。进一步地，基于最后一个形成的子存储沟道孔去除全部的填孔牺牲层，使得预定数量的子存储沟道孔中上下相邻的子存储沟道孔彼此至少部分对准，从而获得存储沟道孔。进一步地，可按照上文中相同的工艺方法形成多个子存储沟道结构。
S120，形成层叠在存储叠层结构上的选择叠层结构以及形成贯穿选择叠层结构并与存储沟道结构连接的选择沟道结构，其中，在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸。
在步骤S120中，如图2B所示，选择叠层结构140可采用与步骤S110相同的工艺方法形成于衬底110的第一侧，例如存储叠层结构120的远离衬底110的表面，以覆盖存储沟道结构130。选择叠层结构140可包括交替叠置的多个电介质层141和多个牺牲层142。多个电介质层141以及多个牺牲层142的厚度可相同也可不相同，并且可根据具体工艺需求进行设置。同样地，在选择叠层结构140的生产工艺中，不同的堆叠层数会对应不同的堆叠高度，选择叠层结构140中的牺牲层141的数量可与顶部选择晶体管的数量相对应。
在一些实施方式中，存储叠层结构120中的电介质层121和牺牲层122以及选择叠层结构140中的电介质层141和牺牲层142可具有不同的刻蚀选择比，牺牲层122、142可在后续的工艺过程中被去除并被导电材料代替，从而形成栅极层即字线。可选地，电介质层121、141的材料可包括氧化硅，牺牲层122、142的材料可包括氮化硅。
应理解的是，虽然本申请采用牺牲层122、142随后被填充导电材料代替以形成栅极层的实现方式，但本申请中形成栅极层的实现方式不限于此，还可采用例如直接交替叠置电介质层和由导电材料制备的栅极层的方式来实现。
在该步骤中，选择沟道结构150可例如采用下文中所描述的具体的工艺方法形成。首先，可采用例如干法或者湿法刻蚀工艺在选择叠层结构140中形成选择沟道孔。该选择沟道孔可垂直地贯穿至存储沟道结构130，以暴露存储沟道结构130。具体地，该选择沟道孔可暴露存储沟道插塞133。
进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在选择沟道孔的内壁上形成绝缘层151。可选地，在制备绝缘层151的工艺过程中，绝缘层151可形成于选择叠层结构140的远离衬底110的表面。经过上述工艺处理后，绝缘层151的位于选择沟道孔的底部的部分可覆盖暴露的存储沟道插塞133。可选地，绝缘层151的材料可包括氧化硅。
进一步地，可采用例如干法或者湿法刻蚀工艺去除绝缘层151的位于选择沟道孔的底部的部分，以再次暴露存储沟道插塞133，从而使绝缘层151仅覆盖于选择沟道孔的侧壁上。
进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在形成有绝缘层151的表面和选择沟道孔的底部的表面形成导电层152。可选地，在制备导电层152的工艺过程中，导电层152可形成于选择叠层结构140的远离衬底110的一侧的绝缘层151的表面。经过上述工艺处理后，导电层152可覆盖于选择沟道孔的内壁，并与存储沟道插塞133相接触，从而可形成与存储沟道插塞133的电耦合区域。可选地，导电层152的材料可包括掺杂的多晶硅。
在一些实施方式中，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在形成有绝缘层151和导电层152的选择沟道孔内填充电介质材料，以形成绝缘填充层153。可选地，在制备绝缘填充层153的工艺过程中，绝缘填充层153可形成于选择叠层结构140的远离衬底110的一侧的导电层152的表面。可选地，绝缘填充层153可选用氧化硅制备。
经上述工艺处理后，选择沟道结构150中与牺牲层142对应的绝缘层151和导电层152可形成顶部选择晶体管。顶部选择晶体管采用MOS晶体管的结构能够提高顶部选择晶体管的阈值电压的稳定性，并提高顶部选择晶体管的可靠性。
在该步骤中，可采用相同的工艺方法在选择叠层结构140中形成多个选择沟道结构150，并且选择沟道结构150的位置与存储沟道结构130的位置一一对应。换言之，选择沟道结构150与对应的存储沟道结构130相连接。此外，在平行于衬底110的平面上，选择沟道结构150的尺寸小于对应的存储沟道结构130的尺寸。
应理解的是，选择沟道结构150和存储沟道结构130外廓形状可包括圆柱、棱柱或者圆台等，本申请在此不做具体地限定。在一些实施方式中，选择沟道结构150和子存储沟道结构可为圆台结构。选择沟道结构150和子存储沟道结构的关键尺寸(CD)沿着朝向衬底的方向逐渐减小，并且选择沟道结构150的最大关键尺寸可小于子存储沟道结构的最大关键尺寸。示例性地，选择沟道结构150的最大直径可小于子存储沟道结构的最大直径。经上述工艺处理后，能够使选择沟道结构150在选择叠层结构140中占用的空间减小，从而有利于为在选择叠层结构中形成的例如顶部选择栅切口结构提供较大的工艺窗口。
在一些实施方式中，如图2C所示，制备方法1000可包括在选择沟道结构150的远离衬底110的端部形成停止层143的步骤。具体地，可采用例如干法或者湿法刻蚀工艺去除选择沟道结构150中电介质填充层153的远离衬底110的一部分以及位于选择叠层结构140的远离衬底110的一部分，以形成暴露导电层152的第一凹孔。第一凹孔还可用于在后续工艺过程中形成选择沟道插塞，因而第一凹孔可在选择叠层结构140中的电介质层141中延伸，而不延伸至牺牲层142中。进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在第一凹孔内形成停止层143。在形成停止层143的工艺过程中，停止层143可形成于选择叠层结构140的远离衬底110的一侧的导电层152的表面。停止层143可选用例如氮化硅制备。
在一些实施方式中，如图2D所示，可采用例如刻蚀工艺或者机械化学抛光(CMP)工艺依次去除停止层143、导电层152以及绝缘层151的位于选择叠层结构140的远离衬底110的表面的部分，以暴露选择叠层结构140。进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在选择叠层结构140的远离衬底110的一侧形成盖帽层144，以覆盖位于选择沟道结构150中的停止层143以及选择叠层结构140的远离衬底110的表面。可选地，盖帽层144可选用例如氧化硅制备。
在一些实施方式中，本申请实施方式提供的三维存储器的制备方法1000还可包括执行“栅极代替”操作的步骤。
在该步骤中，如图2E所示，可采用例如干法或者湿法刻蚀工艺形成垂直地贯穿选择叠层结构140和存储叠层结构120并延伸至衬底110栅极缝隙(未示出)。进一步地，可利用上述工艺处理后形成的栅极缝隙作为刻蚀剂的通道，采用例如湿法刻蚀工艺去除选择叠层结构140中的牺牲层142以及存储叠层结构120中的牺牲层122，以形成多个牺牲间隙。进一步地，可采用诸如CVD、PVD、ALD或其任何组合等薄膜沉积工艺在牺牲间隙内填充导电材料而形成栅极层123、145。栅极层123、145可选用诸如钨、钴、铜、铝或者掺杂的晶体硅等制备。
S130，形成贯穿选择叠层结构的顶部选择栅切口结构。
在步骤S130中，如图2F所示，可采用例如干法或者湿法刻蚀工艺在相邻的沟道结构140之间形成贯穿选择叠层结构140的顶部选择栅切口。可选地，可形成贯穿盖帽层144至电介质层141的顶部选择栅切口。进一步地，可采用诸如CVD、PVD、ALD或其任何组合薄膜沉积工艺在该顶部选择栅切口内沉积例如氧化硅或者氮化硅等电介质材料，从而形成顶部选择栅切口结构160。顶部选择栅切口结构160能够将由选择沟道结构150和对应的存储沟道结构130阵列而形成的存储块划分为多个子存储块，并且可使位于选择叠层结构140中的栅极层145独立地控制相应的顶部选择晶体管，从而使制备完成后的三维存储器能够精确地控制期望的子存储块，从而有有效地减少编程、读取和擦除时间以及数据传输时间，并提高数据存储效率。
图3是图2F的三维存储器的俯视结构示意图。在一些实施方式中，如图3所示，多个选择沟道结构150和对应的存储沟道结构130在平行于衬底110的y轴方向上交错成行布置。顶部选择栅切口结构160可在相邻的选择沟道结构行之间延伸。换言之，顶部选择栅切口结构160可在y轴方向上延伸。可选地，顶部选择栅切口结构160在平行于衬底110的平面即xy平面上的形状可为波浪形。将顶部选择栅切口结构160在平成于衬底110的平面上的形状设置为波浪形，能够避免选择沟道结构130和顶部选择栅切口结构160之间存在重叠区，从而增加存储密度。
应理解的是，顶部选择栅切口结构160在平行于衬底110的平面即xy平面上的形状还可为其它形状，本申请在此做具体地限定。
图4是根据本申请另一实施方式的三维存储器的结构示意图。图5是图4的三维存储器的俯视结构示意图。如图4和图5所示，在形成选择沟道结构150的工艺过程中，可将位于顶部选择栅切口结构160两侧的、至少一个选择沟道结构行(偏置选择沟道结构行)中的选择沟道结构150相对于对应的存储沟道结构130在垂直于衬底的z轴方向上偏轴设置，使得至少一个选择沟道结构行(偏置选择沟道结构行)中的选择沟道结构150的轴线与顶部选择栅切口结构160的距离大于连接于选择沟道结构150的存储沟道结构130与顶部选择栅切口结构160的距离。示例性地，在相邻的顶部选择栅切口结构160之间的选择沟道结构行的数量为4的情况下，位于顶部选择栅切口结构160两侧的两个选择沟道结构行(偏置选择沟道结构行)中的选择沟道结构160的轴线相对于存储沟道结构130的轴线偏轴设置。这样可以在不减小选择沟道结构150和顶部选择栅切口结构160的尺寸的情况下，增加顶部选择栅切口结构160的工艺窗口。应理解的是，本申请对相邻的顶部选择栅切口结构之间的选择沟道结构行的数量不做具体地限定，因而进行偏轴设置的选择沟道结构行(偏置选择沟道结构行)的数量不限于2，在选择沟道结构行(对应于其中任意一个顶部选择栅切口结构的偏置选择沟道结构行)的数量小于或者等于相邻的顶部选择栅切口结构之间的选择沟道结构行的数量的一半的情况下，即可增加顶部选择栅切口结构的工艺窗口。
在一些实施方式中，如图2F所示，还可采用例如CMP工艺去除位于选择叠层结构140的远离衬底110一侧的盖帽层144，并且位于选择沟道结构150的远离衬底110的端部的停止层143可使去除工艺停止于此处，从而避免在去除盖帽层144的工艺过程中破坏选择沟道结构150，进而影响制备完成后的三维存储器的电气性能。
在一些实施方式中，三维存储器的制备方法1000还可包括形成选择沟道插塞的步骤。在该步骤中，选择沟道插塞可形成于选择沟道结构150的远离衬底的端部，并与导电层152相接触。
具体地，如图2G所示，在该步骤中，可采用例如干法或者湿法刻蚀工艺去除停止层143以及导电层152和绝缘层151与停止层143对应的部分，以形成暴露导电层152的端面的第二凹孔。进一步地，可再次采用例如干法或者湿法刻蚀工艺对第二凹孔扩孔，使得第二凹孔在平行于衬底110的平面上的尺寸大于选择沟道结构150在平行于衬底110的平面上的尺寸。进一步地，在第二凹孔内填充导电材料，以形成选择沟道插塞154。选择沟道插塞154的材料可选用于导电层152相同的材料制备。通过对第二凹孔扩孔可增加位于第二凹孔内的选择沟道插塞的着陆区(Landing)。
本申请实施方式提供的三维存储器的制备方法通过将选择沟道结构和存储沟道结构分开制备，并使得选择沟道结构的关键尺寸小于存储沟道结构的关键尺寸，可增加形成于选择沟道结构之间的顶部选择栅切口结构的工艺窗口。此外，该制备方法能够避免增加存储沟道结构行之间的距离或者增设虚拟存储沟道结构行，从而提高单位存储密度。
在一些实施方式中，可将经过上述工艺处理后形成的三维存储器翻转，以执行去除衬底110的步骤。在该步骤中，可采用例如干法或者湿法刻蚀工艺以及CMP工艺去除衬底110，以从衬底110的背侧形成与沟道层132相接触的电耦合区域。可选地，可在去除衬底110后，进一步地去除存储沟道结构130中功能层131延伸至衬底110的部分，以暴露沟道层132。进一步地，在存储叠层结构120的远离选择叠层结构140的一侧，形成包围沟道层132从存储叠层结构120延伸出的部分的半导体层，该半导体层可与沟道层132形成电耦合区域。
本申请还提供了一种三维存储器。该三维存储器可采用上述实施方式中任一制备方法获得。该三维存储器可包括：存储叠层结构、存储沟道结构、选择叠层结构、选择沟道结构以及顶部选择栅切口结构。
存储沟道结构可贯穿于存储叠层结构。选择叠层结构可位于存储叠层结构上，选择沟道结构可贯穿于选择叠层结构并与存储沟道结构相连接。在平行于衬底的平面上，选择沟道结构的尺寸小于存储沟道结构的尺寸。顶部选择栅切口结构贯穿于选择叠层结构。
由于在上文中描述制备方法1000时涉及的内容和结构可完全或部分地适用于在这里描述的三维存储器，因此与其相关或相似的内容不再赘述。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (32)

1.三维存储器，其特征在于，包括：
存储叠层结构；
多个存储沟道结构，贯穿所述存储叠层结构；
选择叠层结构，位于所述存储叠层结构上；
顶部选择栅切口结构，贯穿所述选择叠层结构；以及
多个选择沟道结构，贯穿所述选择叠层结构并与多个所述存储沟道结构分别连接，其中，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；
所述顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，所述偏置选择沟道结构行中的选择沟道结构，其轴线与所述顶部选择栅切口结构的距离，大于其连接的存储沟道结构的轴线与所述顶部选择栅切口结构的距离。
2.根据权利要求1所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。
3.根据权利要求1所述的三维存储器，其特征在于，所述选择沟道结构包括：电介质芯部以及依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。
4.根据权利要求3所述的三维存储器，其特征在于，还包括：
选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。
5.根据权利要求1所述的三维存储器，其特征在于，相邻的所述顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行的数量少于或等于所述多个选择沟道结构行的数量。
6.根据权利要求5所述的三维存储器，其特征在于，
位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行中，所述选择沟道结构的轴线与相邻的所述顶部选择栅切口结构中的一个的距离大于所述选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量，等于所述选择沟道结构的轴线与相邻的所述顶部选择栅切口结构中的另一个的距离大于所述选择沟道结构连接的存储沟道结构的轴线与该顶部选择栅切口结构的距离的偏置选择沟道结构行的数量。
7.根据权利要求1所述的三维存储器，其特征在于，所述顶部选择栅切口结构在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形。
8.三维存储器，其特征在于，包括：
存储叠层结构；
多个存储沟道结构，贯穿所述存储叠层结构；
选择叠层结构，位于所述存储叠层结构上；
顶部选择栅切口结构，贯穿所述选择叠层结构；以及
多个选择沟道结构，贯穿所述选择叠层结构并与多个所述存储沟道结构分别连接，其中，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；
所述顶部选择栅切口结构每侧具有至少一个偏置选择沟道结构行，其中，所述偏置选择沟道结构行中的选择沟道结构相对于与其连接的存储沟道结构向远离所述顶部选择栅切口结构的方向偏轴设置。
9.根据权利要求8所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。
10.根据权利要求8所述的三维存储器，其特征在于，所述选择沟道结构包括：电介质芯部以及依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。
11.根据权利要求10所述的三维存储器，其特征在于，还包括：
选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。
12.根据权利要求8所述的三维存储器，其特征在于，相邻的所述顶部选择栅切口结构之间具有多个选择沟道结构行，其中位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行的数量少于或等于所述多个选择沟道结构行的数量。
13.根据权利要求12所述的三维存储器，其特征在于，位于相邻的所述顶部选择栅切口结构之间的所述偏置选择沟道结构行中，所述选择沟道结构相对于与其连接的存储沟道结构向远离相邻的所述顶部选择栅切口结构中的一个的方向偏轴设置的偏置选择沟道结构行的数量，等于所述选择沟道结构相对于与其连接的存储沟道结构向远离相邻的所述顶部选择栅切口结构中的另一个的方向偏轴设置的偏置选择沟道结构行的数量。
14.根据权利要求8所述的三维存储器，其特征在于，所述顶部选择栅切口结构在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形。
15.三维存储器，其特征在于，包括：
存储叠层结构；
存储沟道结构，贯穿所述存储叠层结构；
选择叠层结构，位于所述存储叠层结构上；
选择沟道结构，贯穿所述选择叠层结构并与所述存储沟道结构相连接；以及
顶部选择栅切口结构，贯穿所述选择叠层结构，其中，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸，沿所述顶部选择栅切口结构的排布方向上，邻近所述顶部选择栅切口结构两侧的所述选择沟道结构之间的距离，大于分别与该所述选择沟道结构连接的存储沟道结构彼此之间的距离。
16.根据权利要求15所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。
17.根据权利要求15所述的三维存储器，其特征在于，所述选择沟道结构包括：电介质芯部以及依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。
18.根据权利要求17所述的三维存储器，其特征在于，还包括：
选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。
19.根据权利要求15所述的三维存储器，其特征在于，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，多个选择沟道结构行布置于相邻的所述顶部选择栅切口结构之间。
20.根据权利要求15所述的三维存储器，其特征在于，所述顶部选择栅切口结构在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形。
21.三维存储器，其特征在于，包括：
存储叠层结构；
多个存储沟道结构，贯穿所述存储叠层结构；
选择叠层结构，位于所述存储叠层结构上；
顶部选择栅切口结构，贯穿所述选择叠层结构，在垂直于所述选择叠层结构和所述存储叠层结构的堆叠方向上的截面形状包括波浪形；以及
多个选择沟道结构，贯穿所述选择叠层结构并与多个所述存储沟道结构分别连接，其中，多个所述选择沟道结构沿着所述顶部选择栅切口结构的延伸方向成行布置，所述顶部选择栅切口结构在相邻的选择沟道结构行之间延伸；
其中，所述选择沟道结构包括电介质芯部，所述电介质芯部的靠近所述存储沟道结构的端面停留在所述存储沟道结构的上方。
22.根据权利要求21所述的三维存储器，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。
23.根据权利要求21所述的三维存储器，其特征在于，
在所述堆叠方向上，所述电介质芯部与所述存储沟道结构不重叠。
24.根据权利要求21所述的三维存储器，其特征在于，
所述电介质芯部的外轮廓形状为圆柱体，或者关键尺寸沿着朝向所述存储沟道结构的方向逐渐减小的圆台体。
25.根据权利要求21所述的三维存储器，其特征在于，
在所述堆叠方向上，所述存储叠层结构包括多个子存储叠层结构，并且所述存储沟道结构包括多个子存储沟道结构。
26.根据权利要求21所述的三维存储器，其特征在于，所述选择沟道结构相对于与其连接的存储沟道结构同轴设置。
27.根据权利要求21所述的三维存储器，其特征在于，对于所述顶部选择栅切口结构每侧的至少一个所述选择沟道结构行中各个选择沟道结构，其轴线与所述顶部选择栅切口结构的距离大于其连接的存储沟道结构的轴线与所述顶部选择栅切口结构的距离。
28.根据权利要求21所述的三维存储器，其特征在于，所述选择沟道结构还包括依次围绕所述电介质芯部的导电层和绝缘层，其中，所述导电层与所述存储沟道结构相接触。
29.根据权利要求28所述的三维存储器，其特征在于，还包括：选择沟道插塞，位于所述选择沟道结构的远离所述存储沟道结构的端部，并与所述导电层相接触，其中，在所述堆叠方向上，所述选择沟道插塞的尺寸大于所述选择沟道结构的尺寸。
30.三维存储器的制备方法，其特征在于，包括：
形成存储叠层结构以及贯穿所述存储叠层结构的存储沟道结构；
形成层叠在所述存储叠层结构上的选择叠层结构以及贯穿所述选择叠层结构并与所述存储沟道结构连接的选择沟道结构；以及
形成贯穿所述选择叠层结构的顶部选择栅切口结构。
31.根据权利要求30所述的制备方法，其特征在于，所述选择沟道结构的最大关键尺寸小于所述存储沟道结构的最大关键尺寸。
32.根据权利要求30所述的制备方法，其特征在于，所述存储叠层结构和所述选择叠层结构均包括交替叠置的多个电介质层和多个牺牲层，所述方法还包括：
形成贯穿所述选择叠层结构和所述存储叠层结构的栅极缝隙；
利用所述栅极缝隙，去除所述存储叠层结构和所述选择叠层结构中的所述多个牺牲层，以形成多个牺牲间隙；以及
在所述多个牺牲间隙内填充导电材料，以形成多个栅极层。
CN202211009583.5A 2021-06-21 2021-06-21 三维存储器及其制备方法 Pending CN115360200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211009583.5A CN115360200A (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110687429.2A CN113410251B (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法
CN202211009583.5A CN115360200A (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202110687429.2A Division CN113410251B (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN115360200A true CN115360200A (zh) 2022-11-18

Family

ID=77682180

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110687429.2A Active CN113410251B (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法
CN202211009583.5A Pending CN115360200A (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110687429.2A Active CN113410251B (zh) 2021-06-21 2021-06-21 三维存储器及其制备方法

Country Status (2)

Country Link
US (1) US20220406813A1 (zh)
CN (2) CN113410251B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230092829A (ko) 2021-12-13 2023-06-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 분할 드레인 선택 게이트 라인을 갖는 3차원 메모리 디바이스 및 그 형성 방법
WO2024077595A1 (zh) * 2022-10-14 2024-04-18 长江存储科技有限责任公司 三维存储器及其制造方法、以及存储器系统
WO2024077593A1 (zh) * 2022-10-14 2024-04-18 长江存储科技有限责任公司 三维存储器及其制造方法、以及存储器系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651315B2 (en) * 2012-12-17 2020-05-12 Micron Technology, Inc. Three dimensional memory
US10090316B2 (en) * 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US9922987B1 (en) * 2017-03-24 2018-03-20 Sandisk Technologies Llc Three-dimensional memory device containing separately formed drain select transistors and method of making thereof
CN107482013B (zh) * 2017-08-28 2018-09-18 长江存储科技有限责任公司 三维存储器及其形成方法
KR102596799B1 (ko) * 2018-10-24 2023-10-31 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 장치 및 그 제조 방법
CN109727908B (zh) * 2018-11-26 2020-11-17 长江存储科技有限责任公司 3d nand存储器件中导电插塞的形成方法及3d nand存储器件
CN109817627A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 一种形成三维存储器的方法及三维存储器
US10727276B1 (en) * 2019-05-24 2020-07-28 Sandisk Technologies Llc Three-dimensional NAND memory device containing two terminal selector and methods of using and making thereof
KR20210035465A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 실리사이드를 갖는 스트링 선택 라인 게이트 전극을 포함하는 3차원 메모리 소자

Also Published As

Publication number Publication date
CN113410251B (zh) 2022-09-09
US20220406813A1 (en) 2022-12-22
CN113410251A (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
CN110176461B (zh) 3d nand存储器及其形成方法
CN113707665B (zh) 存储器及其形成方法
CN106024794B (zh) 半导体器件及其制造方法
CN113410251B (zh) 三维存储器及其制备方法
CN110289265B (zh) 3d nand存储器的形成方法
CN111769114B (zh) 三维存储器结构及其制备方法
CN113394229B (zh) 3d nand存储器及其形成方法
CN110289263B (zh) 3d nand存储器及其形成方法
CN111769115B (zh) 三维存储器结构及其制备方法
CN112071857B (zh) 三维存储器及其制备方法
CN111492481B (zh) 三维存储器件和制作方法
CN111527604B (zh) 三维存储器件以及其制作方法
CN109256393B (zh) 存储器结构的形成方法
CN113206105B (zh) 三维存储器及其制备方法
CN113451326B (zh) 三维存储器及其制备方法
CN111933646B (zh) 一种半导体结构及其制备方法
CN112542465B (zh) 一种三维存储器及其制作方法
CN112071856B (zh) 三维存储器及其制备方法
CN116097919A (zh) 三维存储器的制备方法
CN113206106B (zh) 三维存储器及其制备方法
CN217768377U (zh) 半导体元件
CN111403408B (zh) 一种半导体器件制作方法和用该方法制成的半导体器件
CN114613782A (zh) 三维存储器及其制备方法
CN113488481A (zh) 三维存储装置及其制备方法
CN114520231A (zh) 一种存储装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination