JP2014090029A - パターン形成方法及びフォトマスク - Google Patents

パターン形成方法及びフォトマスク Download PDF

Info

Publication number
JP2014090029A
JP2014090029A JP2012238220A JP2012238220A JP2014090029A JP 2014090029 A JP2014090029 A JP 2014090029A JP 2012238220 A JP2012238220 A JP 2012238220A JP 2012238220 A JP2012238220 A JP 2012238220A JP 2014090029 A JP2014090029 A JP 2014090029A
Authority
JP
Japan
Prior art keywords
pattern
opening
auxiliary
guide
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012238220A
Other languages
English (en)
Inventor
Yoshimasa Yoshioka
由雅 吉岡
Akiko Date
亜希子 伊達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2012238220A priority Critical patent/JP2014090029A/ja
Publication of JP2014090029A publication Critical patent/JP2014090029A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ガイドパターンの粗密に依らず、所望のミクロ相分離パターンが得られるパターン形成方法を実現する。
【解決手段】まず、パターン露光を行ったガイドレジスト膜12を現像して、ガイドパターン12aを形成する。その後、ガイドパターン12aが形成された半導体基板10の上にジブロック共重合体15よりなる膜を形成する。ガイドパターン12aを形成する工程において、ガイドレジスト膜12を貫通する複数の疎な主ガイドパターン開口部13a及び密な主ガイドパターン開口部13bと、ガイドレジスト膜12を貫通しない補助ガイドパターン開口部14とを形成し、複数の開口部13a、13bの各々の周辺領域には、開口部13a、13b又は補助開口部14が所定の距離内に隣接して配置される。
【選択図】図2

Description

本発明は、微細パターンを形成するパターン形成方法及びそれを実現するフォトマスクに関する。
半導体集積回路は素子性能の向上及びチップ面積縮小のために、集積度を向上してきた。それに応じてパターンの線幅は小さくなっている。このため、半導体基板上に回路パターンを形成するリソグラフィ工程においては、高解像なパターン形成が要求されている。
フォトリソグラフィと解像ピッチRPと焦点深度DOFとは、レーリーの式と呼ばれる次式(1)及び(2)で与えられる。
RP=k・λ/NA (1)
DOF=k・λ/(NA) (2)
ここで、k及びkはプロセスファクタ、λは露光光の波長、NAは露光装置の開口数を示す。
式(1)より、高解像を得ようとするとλを小さくするか、NAを大きくする必要がある。しかしながら、短波長化は光源となるレーザー光の開発、その波長域で感光するレジスト材料の開発など、プロセスに大きな変更が必要となる。そのため、高解像を得るために、一般に高NA化する手法が採られるが、式(2)に示されるように、高NA化に伴って、DOFは低下してしまう。
以上のように、短波長化及び高NA化以外の方法で解像度を上げる技術が重要となってきている。このような状況の中で、分子の自己組織化などを用いて微細パターンを形成しようとする試みが始まっている。特に、ブロック共重合体の自己組織化構造の1つであるミクロ相分離構造をエッチングのマスクとして用いる方法が、光リソグラフィの解像限界を超えてパターニングできる方法として挙げられる。このような特徴から、短波長の高価な露光設備を用いることなく、安価な露光設備でも微細パターンを形成でき、低コストリソグラフィ技術として近年注目されている。
以下、特許文献1に記載されているブロック共重合体を用いたパターン形成方法(以下、従来例と呼ぶ。)について説明する。図16に従来例によるミクロ相分離パターン形成方法を示す。図16(a)に示すように、基板100上に互いに異なる表面自由エネルギーを持つブロック鎖構造で構成されたブロック共重合体の中間の値の表面自由エネルギーを持つ中性層101を成膜し、その上にガイドレジスト膜102を形成する。ここで、ガイドレジスト膜102の表面エネルギーはブロック共重合体を構成するブロック鎖のどちらかに偏った表面エネルギーを持つ。その後、図16(b)に示すように、ガイドレジスト膜102を露光機などによる既知の方法によってパターニングし、ガイドパターン102aを形成する。ここでは、例えば、ガイドパターン102aが疎な領域をR1とし、密な領域をR2とする。その後、図16(c)に示すように、ガイドパターン102aに形成された開口部103a、103bを埋めるようにブロック共重合体104を塗布する。
次に、アニールなどの熱処理を加えることにより、ガイドパターン102aの表面エネルギーに近いブロック共重合体104のブロック鎖が、ガイドパターン102a側に引き寄せられて、ブロック鎖A105及びブロック鎖B106にそれぞれミクロ相分離する(図17(a))。その後、図17(b)に示すように、例えばブロック鎖A105を選択的に除去し、さらに、残存するブロック鎖B106よりなるミクロ相分離パターンをエッチングマスクとして下地基板に転写することにより、ガイドパターン102aの開口幅よりも微細な開口幅を有するパターンを形成することが可能となる。
また、ガイドパターン102aの各開口幅をブロック鎖A105とブロック鎖B106の長さから適当な寸法に設定することにより、ホールシュリンクプロセスとしても用いることができる。
図18に、他の従来例として寸法シュリンクプロセスへの適用例を示す。半導体基板107上に中性層108を塗布し、中性層108の上に塗布し、形成したガイドレジスト膜を通常のリソグラフィプロセスを用いてパターニングし、開口部110a、110bを有するガイドパターン109を形成する(図18(a))。その後、開口部110a、110bにブロック共重合体111を埋め込む(図18(b))。その後、ミクロ相分離を誘起させると、ガイドパターン109への親和性が高いブロック鎖B113がガイドパターン109の表面に接触する(図18(c))。ここで、ブロック鎖A112をウェット現像又はドライ現像によって除去することにより、ガイドパターン109に形成された開口部の径よりも小さい開口径を有する微細なミクロ相分離パターン開口部114が形成される(図18(d))。
特開2008−36491号公報
ブロック共重合体を用いたパターニングは、光リソグラフィの限界を超えた解像度を実現する要望な技術であるが、いくつかの課題がある。従来技術に示されるように、ブロック共重合体のミクロ相分離を制御するために、ガイドレジストと呼ばれる感光性膜を用いて、ガイドパターンを形成する。ここで、ガイドパターンのレイアウトにおいて、ガイドパターンが密集している部分と、疎な部分が混在していると、次の工程にて、ガイドパターンの粗密差の影響を受けて、疎なガイドパターンにおけるブロック共重合体の埋め込み高さは、密なガイドパターンにおけるブロック共重合体の埋め込み高さよりも高くなる。即ち、ガイドパターンの疎密によってブロック共重合体の埋め込み高さが異なることになる。密なガイドパターンと比較して、疎なガイドパターンは、ガイドパターン自身の周りにてブロック共重合体が消費される箇所がないために厚く塗られることになる。
次に、ブロック共重合体をアニールなどの処理によってミクロ相分離させ、相分離したブロック鎖の一方を選択的に除去する。ここで、ドライ現像方式である酸素イオンなどを用いてブロック鎖を選択的に除去すると、疎なガイドパターン部でのブロック共重合体の埋め込み高さは密なガイドパターン部の埋め込み高さよりも高いために、疎なガイドパターン部を基準にドライ現像条件を決定すると、密なガイドパターン部でオーバー現像となり、下地又は基板の表面が損傷115する(図17(b)及び図18(d)を参照。)。
また、一般に、ミクロ相分離は、アニールによって行われる。ブロック共重合体をガラス転移温度以上でアニールすることにより、ブロック共重合体内で表面自由エネルギーが同一のブロック鎖同士が集まり、ミクロ相分離される。このとき、疎なガイドパターン部の方が密なガイドパターン部よりも埋め込み量が多い(埋め込まれたジブロック共重合体の表面高さが高い)と、体積が大きいために疎なガイドパターン部に埋め込まれたブロック共重合体のミクロ相分離に必要となるアニール時間は密なガイドパターン部よりも長くなる。このような場合、ガイドパターンの粗密によって寸法が異なったり、ミクロ相分離が正常に行われなくなったりすることが問題となる。
以上のことから、本発明は、ガイドパターンの粗密に依らず、所望のミクロ相分離パターンが得られるパターン形成方法を実現することを目的とする。
前記の目的を達成するために、本発明に係るパターン形成方法は、基板上にレジスト膜を形成する工程と、レジスト膜に対してフォトマスクを介して露光光を選択的に照射してパターン露光を行う工程と、パターン露光を行ったレジスト膜を現像して、レジストパターンを形成する工程と、レジストパターンが形成された基板上にジブロック共重合体よりなる膜を形成する工程とを備え、レジストパターンを形成する工程において、レジスト膜を貫通する複数の開口部と、レジスト膜の上部にレジスト膜を貫通しない補助開口部とを形成し、複数の開口部の各々の周辺領域には開口部又は補助開口部が所定の距離内に隣接して配置されていることを特徴とする。
このようにすると、基板上に形成されたレジスト膜の開口部には、開口部の周辺の影響を受けることなくジブロック共重合体が供給されることになり、その結果、開口部の粗密の程度に拘わらず、所定の寸法のミクロ層分離パターンを得ることができ、更に、引き続き行われる、ミクロ層分離パターンをマスクとした基板又は被処理膜のエッチングや、イオン注入において、基板又は被処理膜の表面を損傷することなく加工することが可能となる。
前記の目的を達成するために、本発明のフォトマスクは、露光光を透過する透明基板と、透明基板の上に形成された遮光膜と、遮光膜に形成された複数の開口部と、遮光膜に形成された複数の補助開口部とを備え、開口部は、開口部又は補助開口部に囲まれて配置されており、補助開口部は、補助開口部を透過した露光光が、レジスト膜を感光し、且つ、レジスト膜を完全に開口しない大きさを有する。
このようにすると、このフォトマスクを用いてパターン露光を行った場合、レジスト膜には、レジスト膜を貫通する複数の開口部と、レジスト膜の上部にレジスト膜を貫通しない補助開口部とが形成され、複数の開口部の各々は、開口部又は補助開口部に囲まれたレジストパターンが得られる。このレジストレジストパターンを用いてミクロ層分離パターンを形成すると、上述した通り、所望寸法のミクロ層分離パターンが得られることとなる。
本発明に係るパターン形成方法及びフォトマスクによると、粗密差があるガイドパターンの配置であっても、ガイドパターンの開口部に埋め込み高さが均一となるようにブロック共重合体を埋め込むことが可能となり、このため、所望寸法のパターンを形成することが可能となる。
図1はブロック共重合体におけるミクロ相分離を示す相図である。 図2(a)〜図2(c)は一実施形態に係るパターン形成方法の工程を説明する断面図である。 図3(a)〜図3(d)は一実施形態に係るパターン形成方法の工程を説明する断面図である。 図4は一実施形態に係るパターン形成方法で形成されたレジストパターンを示すSEM写真である。 図5(a)は一実施形態に係る第1のフォトマスクのマスクパターンの一部を示す概略下面図である。図5(b)は図5(a)のA−A’線における断面図である。 図6(a)は一実施形態に係るマスクパターンを示す概略平面図である。図6(b)は図6(a)のマスクパターンを用いた場合のレジストパターン形状のシミュレーション結果であって、マスクパターンのA−A’線と対応する断面図である。 図7は補助パターンの開口部幅W及び補助パターンと隣接する開口部の中心間の距離Gとレジスト残膜との関係を示すグラフである。 図8(a)一実施形態の第1変形例に係るマスクパターンを示す概略平面図である。図8(b)は図8(a)のマスクパターンを用いた場合のレジストパターン形状のシミュレーション結果であって、マスクパターンのA−A’線と対応する断面図である。 図9は一実施形態の第2変形例に係るマスクパターンを示す概略平面図である。 図10は一実施形態の第3変形例に係るマスクパターンを示す概略平面図である。 図11(a)は一実施形態に係る第2のフォトマスクのマスクパターンの一部を示す概略下面図である。図11(b)は図11(a)のA−A’線における断面図である。 図12は第2のフォトマスクを用いた際の補助パターンの半遮光膜の透過率とレジスト残膜の関係を示す図である。 図13はレジスト残膜と、補助パターンの開口部の幅Wと半遮光膜の透過率Tとの積TWとの関係を示すグラフである。 図14(a)〜図14(f)は一実施形態に係るフォトマスクを用いて形成されるパターン形成方法及び半導体装置の製造方法の工程を説明する断面図である。 図15(a)及び図15(b)は一実施形態に係るフォトマスクを用いて形成されるパターン形成方法及び半導体装置の製造方法の工程を説明する断面図である。 図16(a)〜図16(c)は従来例に係パターン形成方法の工程を説明する断面図である。 図17(a)及び図17(b)は従来例に係るパターン形成方法の工程を説明する断面図である。 図18(a)〜図18(d)は他の従来例に係るパターン形成方法を用いた寸法シュリンクプロセスの工程を説明する断面図である。
(前提事項)
本発明の各実施形態を説明するに当たっての前提事項について説明する。
通常、フォトマスクは縮小倍投影型の露光機で使用されるため、フォトマスク上のパターン寸法を議論する場合には縮小倍率を考慮する必要がある。
しかしながら、以下の実施形態を説明する際には、混乱を避けるために、形成しようとする所望のレジストパターン(本発明の場合は、ガイドパターン)と対応させてフォトマスク上のパターン寸法を説明する場合、特に断らない限り、縮小倍率でマスク寸法を換算した値を用いている。具体的には、M分の1縮小投影システムにおいて、幅M×100nmのマスクパターンによって、幅100nmのレジストパターン(ガイドパターン)を形成した場合にも、マスクパターン及びレジストパターン(ガイドパターン)幅は共に100nmであるとする。
また、本発明の各実施形態においては、特に断らない限り、M及びNAは露光機の縮小投影光学系の縮小倍率及び開口数をそれぞれ示し、λは露光光の波長を示す。
尚、密な主ガイドパターンとは、周辺を主ガイドパターンで囲まれた状態の主ガイドパターンとする。ホール(hole)系の場合、4方向すべてを囲まれている状態の主ガイドパターンをいい、ライン系の場合、長辺の両側に並列に主ガイドパターンが存在する状態の主ガイドパターンをいう。
具体的には、疎なガイドパターンとは、隣接するガイドパターンとの距離が、ガイドパターン開口部の短辺寸法の1.5倍より離れている場合を疎なガイドパターンとする。例えば、ガイドパターンがホールの場合、ガイドパターンに対応するマスクパターンのホールを構成する4辺のそれぞれについて、短辺寸法の1.5倍よりも近い距離に隣接するマスクパターンが無い場合は、疎なガイドパターンとする。ホールの場合、対応するマスクパターンの3辺に短辺寸法の1.5倍よりも近い距離に隣接するマスクパターンが存在しても、残りの1辺に所定距離以内に隣接するマスクパターンが存在しなければ、疎なガイドパターンとする。
密なガイドパターンとは、疎なガイドパターンとは逆に、ガイドパターンを開口部の短辺寸法の1.5倍よりも近い距離にガイドパターンが配置されている場合を密なガイドパターンとする。例えば、ガイドパターンがホールの場合、ガイドパターンに対応するマスクパターンのホールを構成する4辺にそれぞれについて、短辺寸法の1.5倍よりも近い距離に隣接するマスクパターンが有る場合は、密なガイドパターンとする。言い換えると、ホールの場合、マスクパターンの4辺それぞれの方向に所定距離以内のマスクパターンが存在する場合のみ密なガイドパターンとする。ライン系の場合は、長辺の両側に並列に主ガイドパターンが存在すれば、短辺側には主ガイドパターンは無くても密なガイドパターンとする。
尚、ここで説明したガイドパターンは、後述する主なガイドパターンとそれに対応するマスクパターンに相当し、後述する補助ガイドパターンとそれに対応する補助マスクパターンには相当しない。
(一実施形態)
始めに、バルク状態のブロック共重合体のミクロ相分離について間単に説明する。ここで、高分子又はポリマーとは、モノマー分子が重合反応によって、長く鎖状につながったものである。単一のモノマーが重合してできた高分子をホモポリマー、2種類以上のモノマーが重合してできた高分子を共重合体と呼ぶ。さらに、2種類以上の異なるモノマーがランダム配列している高分子をランダム共重合体、2種類の異なるモノマーが交互に配列している高分子を交互共重合体と呼ぶ。また、異なる2種類以上のホモポリマーが、直線的に化合した高分子をブロック共重合体と呼ぶ。
一般に、2種類以上のホモポリマーを混合すると、均一に混合することは稀であり、異なるホモポリマー同士が反発する結果、同種のホモポリマー同士が凝集して相分離を起こす。ブロック共重合体においても同様な相分離を起こすが、異なるホモポリマーが分子内で化学的に結合しているため、相の大きさは大きくなることができず、ブロック共重合体の大きさと同程度となる。このようなブロック共重合体の相分離は、ミクロ相分離と呼ばれ、数nmから数百nm程度の相領域が形成される。
ミクロ相分離したドメインの形状は、ブロック共重合体の重合度、各ブロック鎖の化学的性質及び各ブロック鎖の体積分率などに大きく依存する。以下、ジブロック共重合体を例に挙げて説明する。ジブロック共重合体とは、2種類のホモポリマーが結合した共重合体であり、2種類のブロック鎖A及びブロック鎖Bから構成される。
図1に、上述したジブロック共重合体のミクロ相分離の相図とドメイン形状とを示す。図1において、横軸は、ブロック鎖Aの体積分率を表し、縦軸はχNを表す。ここで、χはブロック鎖Aとブロック鎖Bとの相互作用パラメータと呼ばれる定数であり、χの値が大きいほど相溶性が低く、相分離しやすい。また、Nは重合度であり、Nが大きいほど相分離しやすい。従って、両者の積χNは、相分離のしやすさの指標として用いられており、χNの値が大きいほど相分離しやすく、逆にχNの値が小さくなりすぎると、相分離せずに無秩序構造となる。
χNの値が十分に大きく、相分離が起きる場合、ミクロ相分離したドメインの形状は、各ブロック鎖の体積分率に大きく依存する。図1に表せられるように、ブロック鎖Aの体積分率が0から0.5に変化する場合、ドメイン形状は、無秩序構造、球形構造、シリンダー構造及びラメラ構造の順に変化していく。さらに、ブロック鎖Aの体積分率が0.5から1.0に増加する場合、ラメラ構造、シリンダー構造、球形構造及び無秩序構造と、上記と逆の順に変化していく。
以下、本発明の一実施形態について図面を参照しながら説明する。
図2は本実施形態に係るパターン形成方法の工程を説明するための断面図である。
図2(a)に示すように、シリコンからなる半導体基板10の上に40nmの膜厚の中性層11及び400nmの膜厚のガイドレジスト膜12を順に形成する。ガイドレジスト膜12はジブロック共重合体のブロック鎖の表面自由エネルギーの一方の表面自由エネルギーに近いとされる材料を用い、中性層11はジブロック共重合体内のブロック鎖の中間の表面エネルギーを持つ材料を用いる。中性層11は、後でミクロ相分離を行なう工程において、半導体基板10の影響を除去するために用いている。
次に、図2(b)に示すように、通常のリソグラフィ工程を行ない、具体的には、KrF露光機を用い、フォトマスク上のマスクパターンをガイドレジスト膜12上に転写して、ガイドパターン12aを形成する。ここで、疎なガイドパターン形成領域R1には、中性層11に到達する200nmの開口幅を有する開口部13a(以下、疎な主ガイドパターン開口部とする。)と、疎なガイドパターンの周辺には、中性層11に到達しない、言い換えるとガイドレジスト膜12の途中まで開口した開口幅が150nm、開口深さが100nmの開口部14(以下、補助ガイドパターン開口部とする。)が形成される。また、密なガイドパターン形成領域R2には、中性層11に到達する200nmの開口幅を有する開口部13b(以下、密な主ガイドパターン開口部とする。)が形成される。ここで、密なガイドパターン形成領域R2に形成される主ガイドパターンのうち、端部に形成される主ガイドパターン開口部13cは、疎な主ガイドパターン開口部に相当し、疎なガイドパターン形成領域R1に形成される疎な主ガイドパターン開口部13aと同様に、隣接して補助ガイドパターン14が形成される。
疎な主ガイドパターン開口部13aの端部と隣接する補助ガイドパターン開口部14の端部の距離は、疎な主ガイドパターン開口部13aの短辺方向の開口幅の1.5倍よりも近い距離となるように配置されている。通常、パターン間の距離は、マスクパターンの設計データを配置する際に規定されるため、実際の疎な主ガイドパターン開口部13aと補助ガイドパターンとの実測距離は、必ずしも上記の範囲に完全に一致するものではない。設計データ上、上記の範囲に含まれていれば、基板上では多少寸法が異なっていても、プロセス上の許容範囲内であれば本発明の範囲に含まれるものとする。
ガイドパターン12aの形成に用いたフォトマスクおよびマスクパターンについては後で詳細に述べる。
次に、図2(c)に示すように、ガイドパターン12aが形成された半導体基板10の上に、ジブロック共重合体を塗布する。このとき、疎な主ガイドパターン開口部13a、13c、補助ガイドパターン開口部14、及び密な主ガイドパターン開口部13bのいずれにもジブロック共重合体が埋め込まれる。ここで、疎な主ガイドパターン開口部13a、13c、補助ガイドパターン開口部14、及び密な主ガイドパターン開口部13bのそれぞれに埋め込まれたジブロック共重合体の表面高さは、ほぼ均一となる。言い換えると、ガイドパターン12a上面から、疎な主ガイドパターン開口部13a、13c、補助ガイドパターン開口部14、及び密な主ガイドパターン開口部13bのそれぞれに埋め込まれたジブロック共重合体の上面までの距離はほぼ等しくなる。
その後、図3(a)に示すように、240℃の温度下で300秒間のアニールを行うことにより、ジブロック共重合体のミクロ相分離を行う。このとき、ガイドパターン表面との親和性が高いブロック鎖B17がガイドパターン12aの表面に接触するように、また、ブロック鎖A16がガイドパターン12aから離れた位置に配置されるようにミクロ相分離する。すなわち、異なる特性を有する2種類のブロック鎖層が形成される。
その後、図3(b)に示すように、現像プロセスにより、ジブロック共重合体のポリマーのシリンダー形状の内側部分(ブロック鎖A16)を現像により除去し、ミクロ相分離パターン開口部17aを形成する。図4に、実際の主ガイドパターン開口部と、ミクロ相分離パターン開口部17aとのSEM写真を示す。
次に、図3(c)に示すように、ガイドパターン12aとブロック鎖B17とをエッチングマスクとして、中性層11及び該中性層11の下の半導体基板10又は該半導体基板10の上に形成された被処理膜(図示せず)を1つのエッチング装置で連続してエッチングする。このとき、先に中性層11のみをエッチングして、ブロック鎖B17からなるミクロ相分離パターンと中性層11とをエッチングマスクとして、半導体基板10又は該半導体基板10の上に形成された被処理膜を、処理装置を変えてエッチングしても構わない。エッチング条件は、加工する材料に合わせて適宜選定することができる。
また、図3(b)における補助ガイドパターン開口部14のガイドパターン12aの厚さをTとし、ジブロック共重合体のガイドレジスト膜12に近い表面エネルギーを持つブロック鎖のミクロ相分離後のブロック鎖B17の厚さをTBCPAとしたとき、中性層11の下層にある被処理膜に対して所望のエッチングを行なう際に必要となるガイドパターンの厚さTとは、T+TBCPA>Tを満たすことが好ましい。このようにすると、上部の一部分のみを開口した補助ガイドパターンのガイドレジスト膜12の残膜が不足して、半導体基板10に損傷を与えることを抑制することができる。
最後に、図3(d)に示すように、アッシングにより半導体基板10の上に残存する不要となったガイドパターン12a、中性層11及びブロック鎖B17を除去することにより、半導体基板10又は該半導体基板10の上に形成された被処理膜のパターン形成が完了する。ここで、ジブロック共重合体のミクロ相分離を用いると、パターンの開口部寸法は、疎な主ガイドパターン及び密な主ガイドパターンの開口寸法200nmからブロック鎖B17で規定される開口寸法90nmに寸法を縮小することが可能となる。
これは、KrF露光機を用いて、ArF露光機に相当する寸法のパターンを形成したことになる。
本実施形態によると、疎な主ガイドパターン開口部13aの周りには、補助ガイドパターン開口部14が配置されるため、疎な主ガイドパターン開口部13aに埋め込まれるジブロック共重合体は、補助ガイドパターン開口部14により消費された状態で疎な主ガイドパターン開口部13aに埋め込まれることになる。
ここで、ガイドパターン開口部13a、13bに埋め込まれるジブロック共重合体について考える。疎な主ガイドパターン開口部13aにおいて、疎な主ガイドパターン開口部13aの周りに補助ガイドパターン開口部14がない場合に、疎な主ガイドパターン開口部13aへのジブロック共重合体の埋め込み量をeiとし、疎な主ガイドパターン開口部13aの周辺に供給されるジブロック共重合体の量をsとすると、
ei ≒ s (3)
となる。一方、密な主ガイドパターン開口部13bの場合、つまり、密な主ガイドパターン開口部13bの周りに他の主ガイドパターン開口部13bがある場合に、中心部にある密な主ガイドパターン開口部13bへのブロック共重合体の埋め込み量をedとし、周辺にある主ガイドパターン開口部13bに埋め込まれるブロック共重合体の量をeaとすると、
ed ≒ s−ea (4)
となり、疎な主ガイドパターン開口部13aと密な主ガイドパターン開口部13bへの埋め込み量で考えると、
ei−ed >0 (5)
となる。よって、疎な主ガイドパターン開口部13aには、密な主ガイドパターン開口部13bと比べて、より多くのブロック共重合体が埋め込まれることになる。
本実施形態にあるように、疎な主ガイドパターン開口部13aの周辺に主ガイドパターンの短辺方向の距離の1.5倍以下の距離内に適切に補助ガイドパターン開口部14を配置する構造を考えると、疎な主ガイドパターン開口部13aの埋め込み量をei’とし、補助ガイドパターン開口部14への埋め込み量をeasとすると、
ei’≒ s−eas (6)
となる。ここで、eas ≒ eaとすれば、
ei’−ed ≒ 0 (7)
となる。つまり、主ガイドパターンの粗密差に関係なくジブロック共重合体が、各主ガイドパターン開口部にほぼ均一な高さとなるように埋め込まれることが分かる。
埋め込まれたジブロック共重合体の表面高さがガイドパターン開口部の粗密によって差がある場合は、疎な主ガイドパターン部に合わせてジブロック共重合体のドライ現像を行うと、密な主ガイドパターン部でオーバーエッチ状態となり、半導体基板にダメージ与えることになる。また、主ガイドパターン開口部の粗密で埋め込まれるジブロック共重合体の体積が異なるために、最適なミクロ相分離に必要なアニール時間は、ジブロック共重合体の埋め込み量の多い疎なガイドパターン部の方が長くなり、密なガイドパターン部にアニール時間を合わせた場合に疎な主ガイドパターン開口部内のミクロ相分離が正常に行われず、欠陥や寸法ばらつきの原因となる。本実施形態のように、疎な主ガイドパターン開口部の周辺に補助ガイドパターン開口部を配置することにより、主ガイドパターン開口部には、均一な表面高さを有するジブロック共重合体が埋め込まれるため、上記のような課題を解決することができ、所望の形状のエッチングマスクパターンを形成し、下地基板又は被処理基板を所望形状に加工することができる。
(一実施形態に用いる第1のフォトマスク)
以下、本実施形態に用いる第1のフォトマスクにおける、特に図2における疎なガイドパターン形成領域R1に形成される疎な主ガイドパターン及び補助ガイドパターンに相当するマスクパターンについて図面を参照しながら説明する。
図5(a)は本実施形態で用いた疎なガイドパターン形成領域R1に対応するフォトマスクの一部の領域の平面構造を示している。図5(b)は図5(a)のA−A’線における断面形状を示している。以下、本フォトマスクをポジ型のガイドレジスト膜に適用した場合について説明する。
図5(a)及び図5(b)に示すように、マスク基板となるガラス基板200に遮光膜201が形成され、該遮光膜201の所望の領域を除去し、回路パターンである、例えば平面正方形状の孤立マスクパターン202(疎な主ガイドパターン開口部に対応)と、孤立マスクパターン202の周囲に補助マスクパターン203(補助ガイドパターン開口部に対応)が形成される。
ここで、補助マスクパターン203は、孤立マスクパターン202の開口部よりも小さく形成されている。従って、補助マスクパターン203を透過した露光光によって、ガイドレジスト膜の表面上に補助ガイドパターンが転写され、且つ、その補助ガイドパターンは、基板にまで転写されないように設定される。
本実施形態に適用したフォトマスクでは、疎な主ガイドパターン開口部に対応する孤立マスクパターン202は、遮光膜201に形成された1辺が200nmの正方形状の開口部である。また、補助ガイドパターン開口部に対応する補助マスクパターン203は、遮光膜201に形成された1辺が140nmの、例えば平面正方形状の開口部であって、孤立マスクパターン202の各辺から、200nmの遮光膜部分を介して配置されている。このように形成されたフォトマスクを用いて、ガイドレジスト膜を露光すると、ガイドパターンとして、基板まで貫通して開口した疎な主ガイドパターン開口部と、基板まで貫通しないガイドレジスト膜の上部にのみ形成された補助ガイドパターン開口部とが形成されることとなる。
このようにすると、引き続き行われるジブロック共重合体の埋め込み工程において、疎な主ガイドパターン開口部に集中してブロック共重合体が埋め込まれることがなくなり、疎な主ガイドパターン開口部及び密な主ガイドパターン開口部が共に埋め込まれたジブロック共重合体の表面の高さを均一にすることができる。
図6に、図5のフォトマスクを用いて、疎な主ガイドパターン開口部の転写ターゲット寸法を200nmとしたときのガイドレジスト膜への転写シミュレーションを行った結果を示す。シミュレーション条件として、通常照明を使用し、NA=0.8、σ=0.85、λ=248nm、孤立マスクパターンは幅が200nm×Mの正方形状とし(但し、λは露光光の波長であり、M及びNAは露光機の縮小投影光学系の縮小倍率及び開口数である。)、M=4の値を用いて行われた。また、補助マスクパターン部と孤立マスクパターン部とを隔てる距離を500nmと設定し、補助マスクパターン幅を孤立マスクパターン幅の0.8倍とした。
図6(a)はシミュレーションに用いた、主パターンである孤立マスクパターン204とその周辺に配置された補助パターンである補助マスクパターン205の一部分とのフォトマスクの平面構造を示している。図6(b)は図6(a)に示すフォトマスクを用いて露光及び現像をして得られたガイドパターンのシミュレーション結果によるA−A’線と対応する断面構造を示している。図6(b)に示されるように、補助ガイドパターンがガイドレジスト膜の上部にのみ部分的に開口しているため、次に行われるジブロック共重合体の埋め込み工程において、疎な主ガイドパターン開口部への埋め込み特性は、密な主ガイドパターン開口部への埋め込み特性と同様の振舞いをし、そのため、疎な主ガイドパターン開口部と密な主ガイドパターン開口部とへの粗密差によるジブロック共重合体の埋め込み量の差が小さくなり、埋め込まれたジブロック共重合体の表面高さはほぼ同一となる。
一方、補助ガイドパターン開口部の下方に残存するガイドレジスト膜の膜厚がエッチングに必要な残膜以上であれば、補助ガイドパターンは基板又は被処理膜に転写されず、主ガイドパターン開口部に形成されたブロック鎖によるミクロ層分離パターンのみが基板又は被処理膜に転写される。
また、本実施形態に係るフォトマスクにおいて、補助マスクパターン205の開口部を、0.4<G/W<2.0(但し、Gは補助マスクパターン205と隣接する孤立マスクパターン204の開口部の中心間の距離であり、Wは補助マスクパターン205の開口部の幅を示す。)の関係を満たし、且つ、Wは孤立マスクパターン204の開口部の幅の0.8倍以下であることが好ましい。このようにすると、ガイドレジスト膜を基板にまで達する開口部が形成されることなく、補助ガイドパターンのパターニングを実現することができる。
図7に補助マスクパターン205の開口部の幅Wと補助マスクパターン205と隣接する孤立マスクパターン204の開口部の中心間の距離Gとしたときの、G/Wとガイドレジスト残膜との関係を示す。ここで、疎な主ガイドパターンの転写ターゲット寸法を200nmとした。シミュレーション条件は、通常照明を使用し、NA=0.7、λ=248nm、孤立マスクパターン204は幅が200nm×Mの正方形状とし(但し、λは露光光の波長であり、M及びNAは露光機の縮小投影光学系の縮小倍率及び開口数である。)、M=4の値を用いて行われた。また、補助マスクパターン205の開口幅と開口部の位置とをパラメータとし、ガイドレジスト膜の膜厚を400nmとした。
図7より、補助マスクパターン205の開口幅が180nm、つまり孤立マスクパターン204の0.9倍以上では基板まで完全にガイドレジスト膜が開口していることが分かる。これは補助マスクパターン205の開口部を透過する光強度が強すぎるためであり、補助マスクパターン205の開口部の幅は、孤立マスクパターン204の0.8倍よりも小さくする必要がある。
また、隣接する孤立マスクパターン204と補助マスクパターン205との開口部の中心間距離が小さい場合、透過した光が互いに干渉するために光強度が強まり、ガイドレジスト膜の膜べり量が大きくなる。また、補助マスクパターン205の開口部の幅Wが小さい場合、透過する光強度が弱まりガイドレジスト膜の膜べり量が小さくなる。図7より、G/Wが0.5以下の場合は、光の干渉及び開口部を透過する光が強いために、ガイドレジスト膜を貫通する開口が形成されてしまう。また、2.0以上の場合は、隣接する開口部間での光の干渉の影響はほとんど無視でき、Wでのみガイドレジスト膜の膜べり量が決まることになるため、Gを大きくしても膜べり量は変わらない。
図8(a)に本実施形態に係るフォトマスクの第1変形例であって、孤立マスクパターン206と、その周辺に配置された補助マスクパターン207とを有するフォトマスクの平面構造を示す。
図8(a)に示すフォトマスクの図5及び図6に示すマスクパターンと異なる点は、補助マスクパターンの配置である。図6では、1つの孤立マスクパターンに対して、4辺それぞれから所定の距離だけ離して正方形状の補助マスクパターンを合計4個配置したが、これに対して第1変形例では、孤立マスクパターン206の各辺に対して、長方形の補助マスクパターン207を等間隔に複数個を並べて配置している。孤立マスクパターン206を中心にして、補助マスクパターン207と併せて十字形状に配置されている。
ここで、孤立マスクパターン206の転写ターゲット寸法を200nmとした。シミュレーション条件は、通常照明を使用し、NA=0.7、λ=248nm、孤立マスクパターン206は幅が200nm×Mの正方形状とし(但し、λは露光光の波長であり、M及びNAは露光機の縮小投影光学系の縮小倍率及び開口数である。)、M=4の値を用いて行われた。補助マスクパターン207は、55nmX200nmの長方形状であって、孤立マスクパターン206の開口部と隣接する補助マスクパターン207の開口部の中心間距離は223nmとなるように配置した。隣接する補助マスクパターン207同士の開口部の中心間距離は79nmとし、孤立マスクパターン206の1辺に対して8個の補助マスクパターン207を1列に並べて配置した。すなわち、1個の孤立マスクパターン206に対して32個の補助マスクパターン207を配置した。ガイドレジスト膜厚は、400nmとした。
図8(b)は図8(a)に示すフォトマスクを用いて露光及び現像をして得られたガイドパターンのシミュレーション結果によるA−A’線と対応する断面構造を示している。図8(b)に示されるように、補助ガイドパターンがガイドレジスト膜の上部にのみ部分的に開口しているため、次に行われるジブロック共重合体の埋め込み工程において、疎な主ガイドパターン開口部への埋め込み特性は、密な主ガイドパターン開口部への埋め込み特性と同様の振舞いをし、そのため、疎な主ガイドパターン開口部と密な主ガイドパターン開口部とへの粗密差によるジブロック共重合体の埋め込み量の差が小さくなり、埋め込まれたジブロック共重合体の表面高さはほぼ同一となる。
一方、補助ガイドパターン開口部の下方に残存するガイドレジストの膜厚がエッチングに必要な残膜以上であれば、補助ガイドパターンは基板又は被処理膜に転写されず、主ガイドパターン開口部に形成されたブロック鎖によるミクロ層分離パターンのみが基板又は被処理膜に転写される。
図8(a)のフォトマスク構造を用いることにより、任意の大きさを持つ補助ガイドパターンを形成することができる。
図9に本実施形態に係るフォトマスクの第2変形例であって、孤立マスクパターン208と、その周辺に配置された補助マスクパターン209とを有するフォトマスクの平面構造を示す。
補助マスクパターン209は、図5(a)及び図8(a)に示されるような孤立マスクパターン208に対して十字の方向に配置されるだけでなく、十字形状の配置以外に、例えば孤立マスクパターン208のコーナー部の外方向に十字の隙間を埋めるように配置されてもよい。このとき、補助マスクパターン209の開口部の中心間距離が、0.4<G/W<2.0を満たしていれば、補助マスクパターン209を透過してくる光強度は、図6(a)と同等となるため、本実施形態に係るフォトマスクを用いた場合と同様の結果を得ることができる。このとき、補助マスクパターン209は任意の数で配置できる。
ここで、疎なガイドパターンの転写ターゲット寸法を200nmとし、孤立マスクパターン208はその幅が200nm×Mの正方形状とした場合、補助マスクパターン209の幅を180nm×M以下とし(但し、Mは露光機の縮小投影光学系の縮小倍率である。)、M=4の値を想定している。
図10に本実施形態に係るフォトマスクの第3変形例であって、孤立マスクパターン210と、その周辺に配置された補助マスクパターン211とを有するフォトマスクの平面構造を示す。孤立マスクパターン210を中心として、補助マスクパターン211は、孤立マスクパターン210の周囲全体を囲むように所定の距離をおいて配置されている。
ここで、疎なガイドパターンの転写ターゲット寸法を200nmとし、孤立マスクパターン210はその幅が200nm×Mの正方形状とした場合、補助マスクパターン211の幅は180nm×M以下とし(但し、Mは露光機の縮小投影光学系の縮小倍率である。)、M=4の値を想定している。
補助マスクパターン211は、本変形例のように、孤立マスクパターン210の周辺の領域を囲むように配置されてもよい。周辺の領域を囲んでいれば、補助マスクパターンは、コーナー部で分断されていてもよい。また、図10には、補助マスクパターン211が二重に配置された場合を示したが、補助マスクパターン211の開口幅を適宜変更することによって、一重であってもかまわないし、三重以上であっても構わない。このとき、補助マスクパターン211の開口部の中心間距離が0.4<G/W<2.0を満たしていれば、補助マスクパターン211を透過してくる光強度は、図6(a)と同等となるため、本実施形態に係るフォトマスクを用いた場合と同様の結果を得ることができる。
なお、本実施形態において、孤立マスクパターンの平面形状が正方形の場合について説明したが、本実施形態の考え方に基づいて、任意の平面形状の孤立マスクパターンに対して、その周辺部に補助マスクパターンを配置することにより、本実施形態と同様の効果が得られることは明らかである。
また、図2において、密なガイドパターン形成領域R2に形成される疎な主ガイドパターンに対しても、これに対応する孤立マスクパターンに対して、必要な箇所にのみ上述した補助ガイドパターンを適宜配置することにより、ジブロック共重合体の埋め込み高さを密な主ガイドパターンとほぼ同一とすることが可能であることはいうまでもない。
(一実施形態に用いる第2のフォトマスク)
以下、本実施形態に用いる第2のフォトマスクにおける、特に疎な主ガイドパターン及び補助ガイドパターンに相当するマスクパターンについて図面を参照しながら説明する。
図11(a)に本実施形態で用いた、疎なガイドパターン形成領域R1に対応するフォトマスクの一部の領域の平面構造を示している。図11(b)は図11(a)のA−A’線における断面形状を示している。以下の説明は、本フォトマスクをポジ型のガイドレジスト膜に適用した場合について説明する。
図11(a)及び図11(b)に示すように、マスク基板となるガラス基板300に半遮光膜301が形成され、該半遮光膜301の上に遮光膜302が形成される。ガラス基板300と半遮光膜301とは、同位相で露光光を透過させる。所望の領域の半遮光膜301及び遮光膜302を除去し、回路パターンである、例えば平面正方形状の孤立マスクパターン303が形成される。 補助マスクパターン304は、孤立マスクパターン303を中心に孤立マスクパターン303の周囲全体を囲むように所定の距離をおいて配置されている。ここで、補助マスクパターン304は、遮光膜302を除去して形成されている。従って、補助マスクパターン304を透過する露光光は、半遮光膜301を介して、基板上に形成されたガイドレジスト膜に届くことになる。具体的には、孤立マスクパターン303は、1辺が200nmの正方形状であって、補助マスクパターン304は、孤立マスクパターン303を150nm幅の遮光部を介してその周囲を取り囲み、透過率が85%で開口幅が220nmのリング状(環状)を有している。
ここで、半遮光膜301における光の透過率Tと、補助マスクパターン304の開口幅Wとの積が、110<TW<180となることが好ましい。このようにすると、補助マスクパターン304を透過した露光光は、ガイドレジスト膜の上部のみを部分的に開口させることができ、そのため、疎な主ガイドパターン開口部と密な主ガイドパターン開口部とへの粗密差によるジブロック共重合体の埋め込み量の差が小さくなり、埋め込まれたジブロック共重合体の表面高さはほぼ同一にすることができる。
図12に本実施形態に適用した第2のフォトマスクを用いた、補助マスクパターンにおける半遮光膜の透過率とガイドレジスト残膜との関係をシミュレーションした結果を示す。シミュレーション条件は、通常照明を使用し、NA=0.7、λ=248nmとし、補助マスクパターン304の開口幅及び半遮光膜301の透過率をパラメータとした。また、ガイドレジスト膜の膜厚を400nmと設定した。
半遮光膜301の透過率が高い程、また、補助マスクパターン304の開口幅が大きい程、開口部を透過する光強度が強くなるために、ガイドレジスト膜の膜べり量は大きくなる。
図13にガイドレジスト残膜と、補助マスクパターンの開口幅Wと半遮光膜の透過率Tとの積TWとの関係を示す。図13に示されるように、ガイドレジスト膜の膜べり量は、光強度によって決定される。ここで、光強度を決定する要因は、光の透過し易さとなり、すなわち、半遮光膜301の透過率Tと補助マスクパターン304の開口幅Wとによってその透過し易さが決定される。ここで、透過率Tと補助マスクパターン304の開口幅Wとの関係が、110<TW<180を満たすときに、ガイドレジスト膜は基板上まで開口されることなく、ガイドレジスト膜の上方に部分的に開口部を形成させることができる。
ここでは、本実施形態に係る第2のフォトマスクとして、補助マスクパターン304を平面正方形状の孤立マスクパターン303を囲うように形成される場合について説明したが、補助マスクパターン304は孤立マスクパターン303の周辺に配置されていれば、補助マスクパターン304のコーナー部が分断された形状であってもよい。さらには、補助マスクパターン304同士の形状が異なっていてもよく、また、複数の補助マスクパターン304を設けてもよい。また、補助マスクパターン304は、110<TW<180を満たす条件であれば、特にその平面形状にはこだわらない。
図14から図15に本発明のフォトマスクを用いた半導体装置の注入工程の一例を示す。
まず、図14(a)に示すように、半導体基板、例えばシリコン基板305の上に、酸化膜である、例えばシリコン酸化膜306が形成されており、その上に、ポリシリコン308からなるパターンが形成されている。ここで、コーターを用い、中性層307及びガイドレジスト膜309を回転塗布し、その後、ベークする。
次に、図14(b)に示すように、縮小投影系露光装置に本実施形態のフォトマスクをセットし、下地基板と重ね合わせを行い、シリコン基板305上のガイドレジスト膜309を露光する。露光した後、ガイドレジスト膜309をベーク処理する。その後、デベロッパーにより現像処理を実施して、疎な主ガイドパターン開口部310a、該疎な主ガイドパターン開口部310aの周辺に形成された補助ガイドパターン開口部311及び密な主ガイドパターン開口部310bとを有するガイドパターン315を形成する。ここで、ガイドレジスト膜厚は400nm、露光波長は248nm、疎な主ガイドパターン開口部310aはホールであって、その直径寸法は200nmとしている。
次に、図14(c)に示すように、ジブロック共重合体312をコーターを用いて回転塗布し、疎な主ガイドパターン開口部310a、補助ガイドパターン開口部311及び密な主ガイドパターン310bに埋め込む。
次に、図14(d)に示すように、ベークによりジブロック共重合体をミクロ相分離させる。例えば、ポリメチルメタクリレート(PMMA)とスチレンとからなるブロック鎖を有するジブロック共重合体と、スチレンの表面自由エネルギーに近いノボラック又はヒドロキシスチレンをベースポリマーとするガイドレジスト膜を用いた場合は、ガイドパターン315と接触する側にスチレンからなるブロック鎖B313がミクロ相分離され、ガイドパターン315と離れた位置にPMMAからなるブロック鎖A314がミクロ相分離されることとなる。
次に、図14(e)に示すように、酸素イオンを用いたドライ現像を実施して、スチレンからなるブロック鎖B313で形成されるミクロ相分離パターンを形成する。エッチングレートの差によってPMMAのみが除去され、ガイドパターン315とスチレンからなるブロック鎖B313とが残る。
次に、図14(f)に示すように、アッシングによって、中性層307におけるミクロ相分離パターンからの露出部分を除去する。ここで、ガイドレジストパターン315に形成された、開口径が200nmの疎な主ガイドパターン開口部310aの開口径は、ジブロック共重合体を用いたミクロ相分離パターンを形成することによって、その開口径が90nmに縮小している。
次に、図15(a)に示すように、ガイドパターン315及びミクロ相分離パターン313を注入マスクとして、シリコン基板305の所望の領域にイオン注入を行って、シリコン基板305に複数の拡散領域316をそれぞれ形成する。その後、不要となったガイドパターン315、ミクロ相分離パターン313及び中性層307をアッシングと硫化水洗浄とによって除去する。これ以降は、配線層の形成などの所定の工程を行なって、半導体装置を得る。
以上説明した通り、KrF露光機を用いて、液浸ArF露光機に相当する大きさのパターン寸法を有する半導体装置を作製することができる。このことは、高価な液浸ArF露光機及び材料費が高い多層レジストプロセスを不要とすることから、低コストで微細化できるという利点がある。
なお、パターン形成に使用されるガイドレジスト膜はポジ型に限られない。フォトマスクの形状を反転、即ち透過部を遮光部とし且つ遮光部を透過部として、マスクパターンに逆の特性を持たせれば、ネガ型に適用できることはいうまでもない。
また、ナノインプリントのような縮小投影露光装置を用いない場合でも、フォトマスクに代えて、モールド樹脂の疎な主ガイドパターンに対応する形状と補助ガイドパターンに対応する形状の高さとを変えれば、ガイドレジスト膜を基板上まで開口させた疎なガイドパターン開口部と、ガイドレジスト膜の上部のみを開口させた補助ガイドパターン開口部とを形成することにより、本実施例と同様の効果を得られることは明らかである。
また、EUV露光を適用した場合でも、本実施例のような透過型マスクに代えて反射型マスクを用い、補助パターンのEUV反射効率を低下させることにより、同様の効果を得られることは明らかである。
本発明は、半導体集積回路装置の微細パターンを低コストに形成できるパターン形成方法及びそれを実現するフォトマスク等に有用である。
R1 疎なガイドパターン形成領域
R2 密なガイドパターン形成領域
10 半導体基板
11 中性層
12 ガイドレジスト膜
12a ガイドパターン
13a 疎な主ガイドパターン開口部
13b 密な主ガイドパターン開口部
13c 端部に形成される疎な主ガイドパターン
14 補助ガイドパターン開口部
15 ジブロック共重合体
16 ブロック鎖A
17 ブロック鎖B
200 ガラス基板
201 遮光膜
202、204、206、208、210 孤立マスクパターン
203、205、207、209、211 補助マスクパターン
300 ガラス基板
301 半遮光膜
302 遮光膜
303 孤立マスクパターン
304 補助マスクパターン
305 シリコン基板
306 シリコン酸化膜
307 中性層
308 ポリシリコン
309 ガイドレジスト膜
310a 疎な主ガイドパターン開口部
310b 密な主ガイドパターン開口部
311 補助ガイドパターン開口部
312 ブロック共重合体
313 ブロック鎖B
314 ブロック鎖A
315 ガイドパターン
316 注入領域

Claims (12)

  1. 基板上にレジスト膜を形成する工程と、
    前記レジスト膜に対してフォトマスクを介して露光光を選択的に照射してパターン露光を行う工程と、
    前記パターン露光を行ったレジスト膜を現像して、レジストパターンを形成する工程と、
    前記レジストパターンが形成された前記基板上にジブロック共重合体よりなる膜を形成する工程とを備え、
    前記レジストパターンを形成する工程において、前記レジスト膜を貫通する複数の開口部と、前記レジスト膜の上部に前記レジスト膜を貫通しない補助開口部とを形成し、前記複数の開口部の各々の周辺領域には前記開口部又は前記補助開口部が所定の距離内に隣接して配置されているパターン形成方法。
  2. 請求項1において、
    前記ジブロック共重合体膜を形成する工程では、
    前記複数の開口部における前記ジブロック共重合体膜の表面高さは、ほぼ均一であるパターン形成方法。
  3. 請求項1又は2において、
    前記所定の距離は、前記開口部の短辺寸法の1.5倍よりも小さいパターン形成方法。
  4. 請求項1〜3のいずれか1項において、
    前記ジブロック共重合体を加熱し、前記ジブロック共重合体をミクロ相分離して第1のブロック鎖層及び第2のブロック鎖層を形成する工程と、
    前記第1のブロック鎖層及び第2のブロック鎖層のうちの第1のブロック鎖層を選択的に除去し、ミクロ層分離パターンを形成する工程とをさらに備えているパターン形成方法。
  5. 請求項4において、
    前記ミクロ層分離パターンを形成する工程では、
    前記補助開口部は、側面及び底面を前記ミクロ層分離パターンで被覆され、前記複数の開口部は、側面を前記ミクロ層分離パターンで被覆されるパターン形成方法。
  6. 請求項4又は5において、
    前記第2のブロック鎖層の表面自由エネルギーは、前記第1のブロック鎖層と比較して、前記レジスト膜の表面自由エネルギーと近いパターン形成方法。
  7. 露光光を透過する透明基板と、
    前記透明基板の上に形成された遮光膜と、
    前記遮光膜に形成された複数の開口部と、
    前記遮光膜に形成された複数の補助開口部とを備え、
    前記開口部は、前記開口部又は前記補助開口部に囲まれて配置されており、
    前記補助開口部は、前記補助開口部を透過した前記露光光が、レジスト膜を感光し、且つ、前記レジスト膜を完全に開口しない大きさを有するフォトマスク。
  8. 請求項7において、
    前記補助開口部は、0.4<G/W<2.0(但し、Gは前記補助開口部と隣接する開口部の中心間の距離であり、Wは補助開口部の幅を示す。)の関係を満たし、且つ、Wは、開口部の幅の0.8倍以下であるフォトマスク。
  9. 請求項7又は8において、
    前記開口部は平面正方形状であって、前記補助開口部は、前記開口部を構成する4辺に隣接して配置されるフォトマスク。
  10. 請求項9において、
    前記補助開口部は、前記開口部の対角線方向にも配置されるフォトマスク。
  11. 請求項7又は8において、
    前記開口部は平面正方形状であって、前記補助開口部は、前記開口部をリング状に囲んでいるフォトマスク。
  12. 請求項7において、
    前記基板と前記遮光膜との間に形成された半遮光膜をさらに備え、
    前記複数の開口部は、前記遮光膜及び半遮光膜を貫通して形成され、
    前記複数の補助開口部は、前記遮光膜に形成されており、
    前記補助開口部において、前記露光光は、前記半遮光部を透過し、
    前記半遮光膜の透過率と前記補助開口部の幅との積は、110よりも大きく且つ180よりも小さいフォトマスク。
JP2012238220A 2012-10-29 2012-10-29 パターン形成方法及びフォトマスク Pending JP2014090029A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012238220A JP2014090029A (ja) 2012-10-29 2012-10-29 パターン形成方法及びフォトマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012238220A JP2014090029A (ja) 2012-10-29 2012-10-29 パターン形成方法及びフォトマスク

Publications (1)

Publication Number Publication Date
JP2014090029A true JP2014090029A (ja) 2014-05-15

Family

ID=50791721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012238220A Pending JP2014090029A (ja) 2012-10-29 2012-10-29 パターン形成方法及びフォトマスク

Country Status (1)

Country Link
JP (1) JP2014090029A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027653A (ko) * 2014-09-02 2016-03-10 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP2016051792A (ja) * 2014-08-29 2016-04-11 株式会社東芝 パターン形成方法
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
WO2017069203A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
US9653294B2 (en) 2014-12-03 2017-05-16 Samsung Electronics Co., Ltd. Methods of forming fine patterns and methods of manufacturing integrated circuit devices using the methods
US10068767B2 (en) 2015-10-13 2018-09-04 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
EP3454121A1 (en) * 2017-09-06 2019-03-13 IMEC vzw Method for manufacturing a mask
CN114496771A (zh) * 2020-11-11 2022-05-13 长鑫存储技术有限公司 半导体结构的制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051792A (ja) * 2014-08-29 2016-04-11 株式会社東芝 パターン形成方法
KR20160027653A (ko) * 2014-09-02 2016-03-10 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
KR102302704B1 (ko) * 2014-09-02 2021-09-15 삼성전자주식회사 마스크용 패턴 구조물, 이를 이용한 홀 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
US9653294B2 (en) 2014-12-03 2017-05-16 Samsung Electronics Co., Ltd. Methods of forming fine patterns and methods of manufacturing integrated circuit devices using the methods
US10068767B2 (en) 2015-10-13 2018-09-04 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
WO2017069203A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
JPWO2017069203A1 (ja) * 2015-10-23 2018-08-02 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
EP3454121A1 (en) * 2017-09-06 2019-03-13 IMEC vzw Method for manufacturing a mask
CN109613798A (zh) * 2017-09-06 2019-04-12 Imec 非营利协会 制造掩模的方法
US10720336B2 (en) 2017-09-06 2020-07-21 Imec Vzw Method for manufacturing a mask
CN114496771A (zh) * 2020-11-11 2022-05-13 长鑫存储技术有限公司 半导体结构的制造方法
CN114496771B (zh) * 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法

Similar Documents

Publication Publication Date Title
JP2014090029A (ja) パターン形成方法及びフォトマスク
JP5542766B2 (ja) パターン形成方法
TWI631434B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
US9177818B2 (en) Pattern formation method and block copolymer
TWI403864B (zh) 製造接觸孔之系統及方法
JP5764102B2 (ja) パターン形成方法
KR101602942B1 (ko) 패턴 형성 방법
US8372578B2 (en) Gray-tone lithography using optical diffusers
JP2013183014A (ja) パターン形成方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JPH0661117A (ja) 半導体基板にパターン化されたレジスト層を形成する方法およびその方法に使用するレティクル
JP2013201356A (ja) 露光方法及びパターン形成方法
JP6262044B2 (ja) パターン形成方法および半導体装置の製造方法
US11409196B2 (en) Method for forming patterns
KR102611450B1 (ko) 패턴 형성 방법
US9136224B2 (en) Alignment mark, photomask, and method for forming alignment mark
CN104157556A (zh) 金属硬掩模开口刻蚀方法
US11009789B2 (en) Pattern formation method and method for manufacturing polarizing plate
KR101004550B1 (ko) 반도체 소자의 형성 방법
CN112071745B (en) Method for forming pattern
CN103034047B (zh) 一种提高分辨率的光刻工艺
KR100802296B1 (ko) 반도체 소자의 제조 방법
KR100685891B1 (ko) 위상반전마스크
KR20030002445A (ko) 고분자 용액 이중코팅을 이용한 미세 패턴 형성방법
KR20160105661A (ko) 블록코폴리머를 이용한 패턴 형성 방법