JP2016105455A - 基板表面上にパターンを作製するためのグラフォエピタキシー法 - Google Patents

基板表面上にパターンを作製するためのグラフォエピタキシー法 Download PDF

Info

Publication number
JP2016105455A
JP2016105455A JP2015181438A JP2015181438A JP2016105455A JP 2016105455 A JP2016105455 A JP 2016105455A JP 2015181438 A JP2015181438 A JP 2015181438A JP 2015181438 A JP2015181438 A JP 2015181438A JP 2016105455 A JP2016105455 A JP 2016105455A
Authority
JP
Japan
Prior art keywords
block copolymer
guide
layer
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015181438A
Other languages
English (en)
Other versions
JP6735544B2 (ja
Inventor
パトリシア・ピメンタ・バロス
Pimenta Barros Patricia
ラリュカ・ティロン
Tiron Raluca
グザビエ・シュバリエ
Chevalier Xavier
アーメド・ガービ
Gharbi Ahmed
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2016105455A publication Critical patent/JP2016105455A/ja
Application granted granted Critical
Publication of JP6735544B2 publication Critical patent/JP6735544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16Coating processes; Apparatus therefor
    • G03F7/162Coating on a rotating support, e.g. using a whirler or a spinner
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)

Abstract

【課題】組織化ガイドの立体構造に独立なブロックコポリマーの自己組織化によって、基板表面上に最終的なパターンを作製する方法を提供する。【解決手段】基板2の第1の領域20aの開口比が第2の領域20bの開口比を超える開口を有する組織化ガイド1を形成するステップ。基板2上にブロックコポリマー層4を堆積させ、参照表面1a上に過剰厚さを形成するステップ。ブロックコポリマーを組織化して、組織化ガイド1の開口内部にブロックコポリマー層の構造化部分4aを得るステップF4。ブロックコポリマー層の構造化部分4aに相当する厚さに達するまで、ブロックコポリマー層4を均一に薄化するステップ。組織化したブロックコポリマーの相の1つを除去して、ブロックコポリマー層内に広がる複数の初期パターンを得るステップ。および初期パターンを基板2に転写して、前記最終パターンを形成するステップを含む。【選択図】図1D

Description

本発明は、非常に高い解像度および密度のパターンを作成するための、ブロックコポリマーの誘導自己組織化(DSA)技術に関する。本発明は、より具体的には、ブロックコポリマーを使用して、基板表面上にコンタクトホールまたはトレンチなどのパターンを作製する方法に関する。
電子部品の小型化傾向に起因して、ナノメートル寸法のパターンを作製する方法に対する必要性が、近年急激に増大しつつある。
最初にパターンは、光学的投影リソグラフィーによって作製された。この製造方法では、感光層は、基板上に堆積され、次にパターンを画定するマスクを介して紫外ビームに露光される。作製され得る最小パターンのサイズ(限界寸法「CD」とも呼ばれる)は、使用されるビームの波長に密接に関連しており、波長が短いほど、作製されるパターンが微細になり、集積回路におけるこれらのパターンの集積密度が高くなる。
フォトリソグラフィーに使用されている紫外ビームは、従来、波長が193nmまたは248nmである。パターンを画定するこの方法は、十分に制御され、他の方法よりも、特に電子的リソグラフィー法よりも安価であるという利点を有する。それにもかかわらず、このような波長を用いると、露光ツールの分解能が制限される。
より微細でより良好に解像されるパターンを作製し、したがって集積密度をさらに増大するために、二重露光(二重パターニング)フォトリソグラフィー、極紫外線(EUV)リソグラフィーおよび電子ビーム(e−ビーム)リソグラフィーなどの新しい方法が開発されている。
新しく出現したリソグラフィー技術の中でも、ブロックコポリマーの誘導自己組織化(DSA)技術を挙げることも可能である。ブロックコポリマーは、2つの繰り返し単位、モノマーAおよびモノマーBが共有結合によって一緒になって結合して、鎖を形成しているポリマーである。例えば、これらのブロックコポリマーを加熱することによって、鎖に十分な可動性が与えられると、鎖Aおよび鎖Bは、相またはブロックに分離し、特定のコンフォメーションの下でそれら自体が再構造化する傾向があり、この傾向は、特にモノマーAとモノマーBとの比に応じて決まる。この比の関数として、例えば、モノマーBのマトリックスにおけるモノマーAの球、またはその代わりにBのマトリックスにおけるAの円筒、またはその代わりに挿入されたAのラメラおよびBのラメラを有することが可能である。ブロックA(それぞれブロックB)のドメインのサイズは、モノマーA(それぞれモノマーB)の鎖長に正比例する。したがって、ブロックコポリマーは、パターンを形成するという特性を有しており、この特性は、モノマーの比を使用して制御され得る。
ブロックコポリマーの自己組織化の公知の技術は、グラフォエピタキシーおよびケミエピタキシーの2つのカテゴリにまとめることができ、これらの両方は、論文[「Guided self−assembly of block−copolymer for CMOS technology:a comparative study between grapho−epitaxy and surface chemical modification」、L.Oriaら、SPIE 2011、Vol.7970−24]に詳説されている。
ケミエピタキシーは、基板のある特定の部分の化学特性を修飾して、これらの部分同士のコポリマーのブロックを構造化させることにある。基板の化学的に修飾されたこれらの部分は、典型的にフォトリソグラフィーステップを行った後、プラズマステップによって区切られる。
あるいは、グラフォエピタキシーは、基板表面上にガイドと呼ばれる第1のパターンを形成することにあり、これらのパターンは、領域を区切り、この領域内部にブロックコポリマー層が堆積される。ガイドパターンは、コポリマーのブロックの構造化を制御して、これらの領域内部により高い解像度の第2のパターンを形成することを可能にする。ガイドパターンは、従来、樹脂層においてフォトリソグラフィーによって形成されており、ハードマスクに潜在的に転写される可能性がある。
グラフォエピタキシーの技術は、近年、集積回路にコンタクトホールを形成するために使用されてきた。ガイドパターンにおけるブロックコポリマーの堆積および組織化の後、第2のパターンは、コポリマーの2つのブロックの一方(例えば、Aの円筒)を選択的に除去し、それによってコポリマーの残りの層(Bのマトリックス)にホールを形成することによって現像される。次に、これらのホールは、一般に誘電層の基板表面上にエッチングすることによって転写される。
この技術のおかげで、パターンの寸法を低減することが可能になり(「コンタクト縮小」と呼ばれる適用)、第2のパターンは、第1のパターン、すなわちガイドパターンよりも寸法が小さくなる。次に、ガイドパターン1つ当たり単一のコンタクトホールだけが存在する。ガイドパターン1つ当たりいくつかのコンタクトホールを形成することによって、パターンの数を倍増することも可能である(「コンタクト倍増」)。
論文[「Etch challenges for DSA implementation in CMOS via patterning」、P.Pimenta Barrosら、SPIE Proceedings Vol.9054、2014年、3月]に論じられている通り、現在のグラフォエピタキシー法は、基板上のガイドパターンの密度に依存して決まる。実際、ガイドパターンの充填は、スピンコーティングによって行われるので、ガイドパターン内部のブロックコポリマー層の厚さは、ガイドパターンの表面積、ガイドパターンの縦横比(深度/幅)および隣接するガイドパターンの数によって決まる。結果的に、同じ寸法のガイドパターンでは、単離されたパターンにおけるコポリマー層の厚さは、複数の密集パターンにおいて得られる厚さよりも大きくなる。
さらに、組織化ガイドにおけるコポリマー層の厚さは、コポリマー層がエッチングマスクとして働くので、エッチングによるパターン転写に影響を及ぼす。ある特定の組織化ガイドにおいて、コポリマーの厚さが小さすぎると、エッチングマスクが不十分になることにより、パターンの転写中にパターンの限界寸法が増大するおそれがある。それとは逆に、コポリマーの厚さが大きすぎると、コンタクトホールが損失し、コンタクトホールの転写が失敗するおそれがある。
また、コポリマー層の厚さは、ブロックコポリマーの自己組織化ステップに影響を及ぼす。実際、ガイドにおけるコポリマー層の厚さが小さすぎるまたは大きすぎると、ブロックの構造化に支障が出るおそれがある。特に、ある特定のポリマーパターンは、基板に対して垂直に配向できなくなる。一般的に言えば、これらの組織化の欠陥は、ブロックコポリマーの厚さが最大になる単離されたガイドにとって重要である。
したがって、ブロックコポリマー層の厚さが、同じ基板のガイドパターン内で変わるので(例えば、ガイドパターンの密度に従って)、特に限界寸法に関して同じ性質を有するすべての第2のパターンの組織化および転写が得られることはめったにない。
「Guided self−assembly of block−copolymer for CMOS technology:a comparative study between grapho−epitaxy and surface chemical modification」、L.Oriaら、SPIE 2011、Vol.7970−24 「Etch challenges for DSA implementation in CMOS via patterning」、P.Pimenta Barrosら、SPIE Proceedings Vol.9054、2014年、3月 「Planarization of Substrate Topography by Spin Coating」、J.Electrochem.Soc.1987年、第134巻、第8版、2030−2037頁 「A Parametric Study of Spin Coating over Topography」、Ind.Eng.Chem.Res.、Vol.37、No.6、2223−2227頁、1998年 「Characteristics of resist films produced by spinning」、J.Appl.Phys.、Vol.49、No.7、1978年、7月
したがって、組織化ガイドの立体構造に独立なブロックコポリマーの自己組織化によって、基板表面上に最終的なパターンを作製する方法、すなわちいかなるガイドパターンの分布および寸法であっても、同じ性能を有するパターンを得ることを可能にする方法を備えることが必要である。
本発明によれば、この必要性は、
− 前記基板の第1および第2の領域上に、参照表面と対照して、第1の領域の開口比が第2の領域の開口比を超える開口を有する組織化ガイドを形成するステップと、
− 基板上にブロックコポリマー層を堆積させ、もって、ブロックコポリマー層が、組織化ガイドを完全に充填し、参照表面上に過剰厚さを形成するステップと、
− 前記ブロックコポリマーを組織化して、組織化ガイドの開口内部にブロックコポリマー層の構造化部分を得るステップと、
− ブロックコポリマー層の構造化部分に相当する厚さに達するまで、ブロックコポリマー層を均一に薄化するステップと、
− 前記組織化したブロックコポリマーの相の1つを除去して、ブロックコポリマー層内に広がる複数の初期パターンを得るステップと、
− ブロックコポリマー層の初期パターンを基板に転写して、前記最終パターンを形成するステップと
を提供することによって満たされる傾向がある。
組織化ガイドは、例えばフォトリソグラフィーによって、開口または空洞が形成される層(またはいくつかの層の積重ね)を示し得る。一変形形態によれば、ガイドは、基板において開口の形態で直接形成され得る。これらの開口は、ブロックコポリマーが堆積されるガイドパターンを形成する。
「組織化ガイドの開口比」は、本明細書では、ガイドにおける開口の表面積と、これらの開口を含有するフィールドの全表面、例えば2μm×2μmの比を示す。基板のガイドパターンの開口のすべてが、同じ表面積を有する場合、基板の第2の領域の開口比よりも大きい基板の第1の領域の開口比とは、第2の領域の開口密度よりも大きい第1の領域の開口密度と等価である。また、第1の領域の開口が、第2の領域の開口の表面積よりも大きい表面積を有する場合、第1の領域の開口の数を必ずしも増大することなく、第1の領域の開口比をより大きくすることが可能である。
以下「平坦化ステップ」と呼ばれる堆積ステップは、組織化ガイドを超えて広がり(参照表面と呼ばれるガイドの上面を超える過剰厚さを形成する)、表面が実質的に平坦なブロックコポリマー層を得ることを可能にする。
ブロックコポリマーの組織化ステップの後、組織化ガイドの開口内部に位置されているブロックコポリマー層の一部は、所望のパターンに従って構造化されることが見出されている。一般的に言えば、基板の平面に対して垂直に配向され、有利には周期的に配置されたパターンを得ることが求められる。ブロックコポリマー層の残りの部分(すなわち過剰厚さ)は、配向していてもよくまたは配向していなくてもよい(すなわち構造化されていない)。配向されている場合、構造化部分のパターンと同じ方向に沿ってまたは別の配向性で配向され得る。残りの部分は、一般に欠陥からなる。「欠陥」は、周期的な網目の任意の破裂を意味する。これらの欠陥が、ブロックコポリマー層の均一な薄化によって消去されて初めて、ガイドの底部に正確に構造化されたコポリマーが保存される。
したがって、平坦化ステップ、その後の組織化ステップおよび薄化ステップのおかげで、第1および第2の領域のガイドパターンがいかなるサイズおよび分布であっても、同じ厚さのコポリマーの構造化層が、基板のすべてのガイドパターンにおいて得られる。次に、平坦化ステップまたは薄化ステップが存在しない従来技術の方法とは異なり、構造化コポリマーの1つのブロックを除去し、この除去によって作成されたパターンを、すべてのガイドパターンについて同じ方式で基板に転写することが可能になる。
組織化ガイドの開口内部に位置されておらず、コポリマーのドメインが、例えば基板に対して平行に配向されている(垂直ではない)所望のパターンに従って構造化されている層の部分は、薄化ステップ中に予め除去されるので、転写には影響しない。
例えば、プラズマエッチングおよび/または化学機械的平坦化によって行われる、ブロックコポリマー層の薄化ステップは、有利にはコポリマーの組織化ステップの後に行われる。したがって、モノマーのブロックは、層の薄化ステップ中に分離され、凍結される。結果的に、コポリマーのドメインの構造化を妨害する危険性はない。それにもかかわらず、薄化ステップは、組織化ステップの前に行うことができまたはその代わりに一部を組織化ステップの前に、一部を組織化ステップの後に行うことができる。
組織化したブロックコポリマーの相の1つの薄化ステップおよび除去ステップは、有利には同じプラズマエッチング装置で、Ar/O、C、SF、N/H、CO/O、CO/H、CH/O、C/O、CH/O、C/H、CH/HおよびC/Hから選択される単一プラズマを使用して同時に、または異なるタイプのプラズマを使用するステップの連続によって、または少なくとも2種のプラズマを交互に用いることによって行われる。
好ましくは、ブロックコポリマー層の堆積は、スピンコーティングによって行われる。
また、本発明による方法は、個々にまたは任意の技術的に可能な組合せに従って考慮される以下の特徴:
− 組織化ガイドが、基板上に配置されており、且つフォトリソグラフィーおよび/もしくはエッチングによってテクスチャ形成されており、またはフォトリソグラフィーおよび/もしくはエッチングによって基板に直接作製されているマスクの形態であること、
− このマスクが、基板に接触している第1の炭素質層、および第1の炭素質層上に配置されている第2のケイ素が豊富な反射防止層を含んでおり、前記ケイ素が豊富な反射防止層が、組織化したブロックコポリマー層を薄化するステップ中、停止層として働くこと、
− 組織化ガイドが、基板の第1の領域と第2の領域の間に分布されたガイドパターンを形成する複数の開口を含むこと、
− ガイドパターンが、5nmと1000nmとの間から構成される高さを有すること、
− ガイドパターンの表面が、ブロックコポリマーの1つ以上のブロックに対して特定の親和性を有していること、
− ガイドパターンの底部が、ブロックコポリマーのブロックと比較して中性であり、ガイドパターンの側面が、ブロックコポリマーの1つ以上のブロックに対して特定の親和性を有していること、
− ガイドパターンの表面が、ブロックコポリマーのブロックと比較して中性であること、
− ブロックコポリマーの1つ以上のブロックに対する組織化ガイドの特定の親和性が、1つ以上のホモポリマーをグラフトすることによって得られること、ならびに
− 組織化ガイドの中性化が、ランダムコポリマーをグラフトすることによって得られること、
の1つ以上を有することができる。
本発明の他の特徴および利点は、示すことが目的であり限定するものではない本発明の以下の説明から、添付の図を参照にすることによって明らかになる。
本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 本発明の優先的な実施に従って、基板表面上にパターンを作製するための方法のステップの断面図である。 従来技術の方法による堆積ステップ(試験番号1)の後および本発明による方法の薄化ステップ(試験番号2および3)の後の、ガイドにおけるパターンの密度の関数としての、組織化ガイド内のブロックコポリマーの厚さの変動を示す図である。 従来技術の方法による堆積ステップの後、組織化ガイド内のブロックコポリマー層の模式図である。 本発明による方法の薄化ステップの後の、組織化ガイド内のブロックコポリマー層の模式図である。
さらに明確にするために、すべての図において、同一または類似の要素には、同一の参照符号が付される。
ここで、本発明による方法の優先的な一実施形態を、図1Aから1Gを参照しながら説明する。
方法は、最初に、図1Aに示されているステップF1を含み、このステップの間に、組織化ガイド1が基板2の表面上に形成される。組織化ガイド1は、開口10を含み、この開口10は、ガイドの上面1aから基板2まで広がっている。これらの開口10は、ブロックコポリマーが堆積されるガイドパターンに相当する。
基板2は、少なくとも2つの領域20aおよび20bを含み、これらの領域上にガイドパターン10が分布される。組織化ガイド1内のパターン10の分布は、ガイドが、領域20bの開口比を超える領域20aの開口比を有するような分布である。図1Aの例では、この分布は、領域20aの3つの開口10によって模式的に示されており、一方、領域20bには単一の開口10が1つだけあるとみなされ、すべての開口10は、実質的に同じ寸法である。したがってここでは、領域20aに、領域20bよりも3倍多くのパターンが形成されることが望ましい。
領域20bと同数の開口10を含む領域20aも想定され得るが、領域20aは、寸法が領域20bの開口の寸法よりも大きい開口を含む。このような場合は、特に、同じ基板上に、領域20aの1つの開口10当たりいくつかのパターン(例えば、コンタクトホール)を形成し(「コンタクト倍増」)、領域20bの開口1つ当たり単一のパターンを形成する(「コンタクト縮小」)ことが望まれる場合に生じる。
組織化ガイド1は、基板を被覆し、1つ以上の層から構成されているハードマスクの形態であってもよい。次に、これらの異なる層をエッチングすることによって、マスクにガイドパターン10が得られる。典型的に、樹脂層は、ハードマスク上に堆積され、次にフォトリソグラフィー(例えば波長193nmにおいて)、極紫外線(EUV)リソグラフィー、電子ビーム(「e−ビーム」)リソグラフィーまたは任意の他のリソグラフィー技術(ナノプリンティング、多重露光フォトリソグラフィー等)を用いることによってプリントされる。次に、樹脂にプリントされたガイドパターンは、ハードマスクの層にエッチングすることによって転写される。
好ましくは、ハードマスクは、基板2に接触している第1の炭素質層11(「スピンオンカーボン」、SOC)および炭素質層11上に配置された第2の反射防止層12を含む、二層の積重ねである。反射防止層12は、例えばケイ素が豊富なコーティング(「ケイ素反射防止コーティング」、SiARC)である。この二層の積重ねは、特に、基板の光学屈折率を適合させて、フォトリソグラフィーのステップ中に定常波が生じるのを回避することを可能にし、ブロックコポリマーのエッチングに関して良好な選択度を備えている。
一変形形態では(図示せず)、組織化ガイドは、基板上に直接配置された樹脂層の形態であってもよく、ガイドパターンは、前述のリソグラフィー技術のいずれか1つ、例えばフォトリソグラフィー(樹脂の一部を露光し、現像する)を用いて樹脂にプリントされている。この樹脂は、特に、ネガティブトーン現像レジスト樹脂であってもよい。次に、溶媒を使用して、樹脂の非露光領域を除去するが、露光領域は基板上に残る。
前述のことから見ると、組織化ガイド1のガイドパターン10は、コンタクトホールを減少および/または倍増するために(「コンタクト縮小」および/または「コンタクト倍増」)、異なる形状、特に四角形、円形または楕円形、および様々な反復する段または傾斜を有することができる。また、組織化ガイド1のガイドパターン10は、複数ラインの網目を形成することができる。組織化ガイド1の厚さ、すなわちパターン10の高さは、有利には、5nmと1000nmとの間、典型的に20nmと300nmとの間から構成される。
この優先的な実施形態では、表面を調製するステップは、ブロックコポリマーのドメインの配置にとって都合よく、例えばブロックコポリマーが堆積される表面に対して垂直に行うことができる。この場合によるステップF2を、図1Bに示す。
以下の3つのタイプの立体構造を得るために、3つの調製方法が想定され得る。
− 空洞10の表面全体が、コポリマーの1つ以上のブロックに対して特定の親和性を有していること、
− 空洞10の側面が、コポリマーの1つ以上のブロックに対して特定の親和性を有しており、空洞10の底部が、コポリマーのブロックと比較して中性であること、
− 空洞10の表面全体が、コポリマーのブロックと比較して中性であること。
表面が、コポリマーの1つ以上のブロックに対して特定の親和性を有するようにするために、コポリマーのブロックの上に1つ以上の適切なホモポリマーをグラフトすることが可能である。表面の中性化は、それに関する限り、ランダムコポリマーをグラフトすることによって得ることができる。次に、図2に示されている通り、ホモポリマーまたはランダムコポリマー層3は、ガイドパターン10の底部および/または側壁上にグラフトされる。グラフト化層3は、典型的に、厚さが2nmから20nmである。層3のグラフトは、従来、材料(ホモポリマーまたはランダムコポリマー)の堆積、アニーリングおよびリンスの3つのステップで行われる。
基板を中性化する他の方法として、特に、自己組織化した単層(SAM)のプラズマ処理、UV処理、イオン注入または堆積によるものが想定され得る。また基板は、コポリマーのドメインの配置にとって都合よく選択され得る。したがって、中性化層を使用する義務はない。
図1CのステップF3では、ブロックコポリマー層4は、組織化ガイド1に堆積される。基板のいくつかの領域における組織化ガイドの開口比の差異は、従来技術の方法では、ガイド内部のコポリマー層の厚さの差異を引き起こす。それとは逆に、図1Aから1Fの方法では、堆積条件は、ブロックコポリマー層4が基板の各領域20a、20bにおいて実質的に同じ厚さを有するように選択される。これには、層4が組織化ガイド1を超えて広がることが必要である。したがって、ガイドパターン10は、完全に充填されているだけでなく、さらに、ブロックコポリマー層4も、組織化ガイド1を超える過剰厚さである。
さらに、通常の誘導自己組織化(DSA)法では、以下に記載される通り、ガイド外部のブロックコポリマーの組織化は、配向の欠陥を引き起こすので、厚さが大きすぎる層の堆積は回避される。
層4のブロックコポリマーは、2ブロックコポリマー(2つのモノマーAおよびB)または複数ブロック(2つを超えるモノマー)、ポリマー混合物、コポリマー混合物またはそれらの代わりにコポリマーとホモポリマーの混合物であってもよい。モノマーのブロック同士の割合に従って、任意の形態、例えば球、円筒、らせん、ラメラ等であってもよい。
層4の材料は、例えば、スチレン誘導体(典型的にポリスチレン、PS)およびメタクリレート誘導体(典型的にポリメチルメタクリレート、PMMA)を含有する2ブロックコポリマーである。30重量%のPMMAおよび70重量%のPSを用いると、PMMAのドメインは、組織化の後、PSマトリックスに含有されている円筒形態になる。異なる幾何形状(ラメラ、球等)のドメインを得るために、明らかに、モノマー同士の他の割合が想定され得る。
ブロックコポリマー層の堆積は、好ましくはスピンコーティングによって行われる。溶媒(例えば、トルエンまたはプロピレングリコールモノメチルエーテルアセテート(PGMEA))およびコポリマー材料(例えば、PS−b−PMMA)を含有する溶液は、遠心力によって基板上に広げられる。この堆積方法は、特に、基板2上の組織化ガイド1の空洞によって作成されたものなどの表面トポグラフィーを平坦にするために適合される。
スピンコーティングによる表面トポグラフィーの平坦化は、数々の研究の対象になっている。特に、論文[「Planarization of Substrate Topography by Spin Coating」、J.Electrochem.Soc.1987年、第134巻、第8版、2030−2037頁]において、L.E.Stillwagonらは、この平坦化効率が、充填される空洞の寸法(図1Cを参照、幅wおよび高さh)、堆積されるポリマーフィルムの厚さ(h)およびポリマー粘度に応じて決まることを実証した。L.E.Stillwagonらによれば、スピンコーターが動作している間に毛管力が遠心力に等しくなると、表面は平坦になる。したがって、ポリマー表面がスピンコーティングの直後に平坦になる境となる、空洞の限界幅wは、以下に定義され得る。この限界幅は、
Figure 2016105455
と記載され、式中、γは、表面張力であり、hは、空洞の高さであり、ρは、ポリマー密度であり、ωは、基板の回転速度であり、rは、基板上の空洞の径方向位置である。
したがって、限界幅w未満の幅を有する空洞のすべては、スピンコーティングによって平坦にされ得る。このことから、狭い空洞(低w)は、広い空洞(高w)よりも平坦にしやすいと結論付けることができる。さらに、パターン10の高密度フィールドは、スピンコーティング中、単一の広い空洞とみなされ得る。図1Cの組織化ガイドの例では、領域20aの3つのパターン10は、領域20bのパターン10よりも3倍大きい寸法の単一の空洞として見られるほど十分に、一緒になって密接している。したがって、領域20bのパターン10などの単離されたコンタクトは、パターンの高密度フィールド(領域20a)よりも平坦にしやすい。
先の方程式(1)では、スピンコーターを用いて堆積される材料がニュートン流体、すなわち粘度が変形速度または時間と共に変わらない流体であるという仮説に基づいているので、ポリマー材料の粘度を考慮しない。L.E.Stillwagonらによれば、次に、第2の方程式を導入して、力を受けるポリマー材料の応答が経時的に広がり得ることを考慮することができる。この方程式は、スピンコーターを停止した後、粘性ポリマー材料で空洞を完全に充填するのに必要な時間tを定義し、このtは、
Figure 2016105455
と記載され、式中、ωは、基板の回転速度であり、ηは、ポリマーの粘度であり、γは、表面張力であり、hは、基板上に堆積されたポリマーフィルムの厚さである。
ポリマー材料の粘性が高いほど(高η)、待ち時間tが長くなることが分かる。さらに、待ち時間tは、堆積層の厚さが低減すると増大する。したがって、粘性が高い材料を用いて、スピンコーティングによって薄い平坦な層を得ることは、困難である。
ここで想定される適用を考慮すると、この論文の教示のおかげで、異なる開口比を有する領域20aおよび20bを含む、基板のすべての領域上に、実質的に同一の厚さのブロックコポリマー層4を形成することが可能となる。ブロックコポリマーを含有する溶液の粘度は、実際に低く(溶解溶媒の粘度に近い)、例えば1.3cP未満である。さらに、ステップF3で堆積された層4の厚さは、従来技術の方法よりかなり大きく(組織化ガイド1を超えるため)、したがって、スピンコーターを停止したほぼ直後に平坦層4を得ることができる。
基板2上に堆積されたコポリマー層4の厚さは、有利には、組織化ガイド1の厚さの1倍と2倍との間から構成される。堆積条件、例えば回転速度、堆積溶液中のブロックコポリマーの重量パーセンテージおよび回転時間は、ガイドを完全に充填するのに必要なコポリマーの量が、基板上に形成されるガイドパターン10の数およびサイズ、特に高さに応じて明らかに変わるので、経験的に決定され得る。様々な形態学的特徴付け技術、例えば表面形状測定装置によって、層4が表面上で平坦であるか、つまりすべてのガイドパターン10が充填されているかをチェックすることが可能になる。これらの堆積条件のいくつかの例を、以下に示す。
堆積されたブロックコポリマーの厚さの関数として得られる平坦化度は、特に論文[「A Parametric Study of Spin Coating over Topography」、Ind.Eng.Chem.Res.、Vol.37、No.6、2223−2227頁、1998年]において研究されている。図1CのステップF3では、ブロックコポリマー層4の平面性は、平坦化度(この論文において定義されている)が50%を超え、有利には75%を超える場合に満たされたとみなされる。
堆積厚さを得て、そして制御するための条件は、以下の実験法則、
− 所与の粘度に対する、回転速度の関数としてのポリマーフィルムの厚さ、
− 堆積溶液中のポリマー濃度の関数としてのフィルムの厚さ、および
− 溶液中のポリマー濃度の関数としての粘度
から決定され得る。
これらの法則は、論文[「Characteristics of resist films produced by spinning」、J.Appl.Phys.、Vol.49、No.7、1978年、7月]から得ることができる。
図1Dは、ステップF3で層4を堆積した後の、ブロックコポリマーの組織化ステップF4を示す。組織化の後、2つの部分のコポリマー層を区別することができ、一方の部分4aは、組織化ガイド1の底部に位置され、他方の部分4bは、部分4a上に位置され、実質的に、組織化ガイド1の上のコポリマー層4の過剰厚さに相当する。
部分4bでは、コポリマー(ここではPS−b−PMMA)のドメインは、一般に不完全に配向されている。PMMAおよびPSのドメインは、無作為に配列され得る。例えば、混合配向タイプの表面欠陥が観察され、すなわちPMMAの円筒の混合物が、並列して、基板2に対して垂直に配向されている。
しかし驚くことに、部分4aのPMMAブロックおよびPSブロックのドメインは、正確に配向されている。前述のコポリマーの例を用いると、PMMAのドメインは、基板2に対して垂直な円筒41の形態になり、各円筒41は、ポリスチレンのマトリックス42によって取り囲まれている。
図1Dの場合のように、構造化部分4aの上面は、組織化ガイド1の表面(参照表面1a)に対応することはできない。例えば、厚さ125nmのSiARC/SOCの積重ねから形成された組織化ガイド1については、PS−b−PMMAコポリマー層の構造化部分4aは、厚さ70nmに達する。
ブロックの自己組織化は、好ましくは、熱処理またはアニーリングを用いて行われる。アニーリングの温度および時間は、有利には、コポリマー層4の厚さの関数として最適化される。層4の厚さが大きくなるほど、アニーリング時間が長くなり、および/またはアニーリング温度が高くなる。例えば、厚さ約50nmの層では、約35nmの厚さのPS−b−PMMAコポリマーの場合、250℃で2分間のアニーリングを行うことができる。あるいは、ブロックコポリマーの組織化は、超音波処理によって、または熱処理ではなく溶媒アニーリングと呼ばれる操作によって、またはその代わりにこれらの2つの技術の組合せによって、またはその代わりに当業者に公知の任意の他の技術によって得ることができる。
図1EのステップF5は、組織化ガイド1内部に位置されている構造化部分4aに達するまで、組織化ガイド1の表面上に位置されているコポリマー層の部分4bをエッチングすることからなる。このエッチングは、ウエハー上に方向性を伴って均一な方式で行われ、したがって、それによって薄化されたコポリマー層は、基板2のすべての点で、したがってガイドパターン10の分布および/または寸法が異なっている領域20aおよび20bにおいて同じ厚さを有する。例えば、異方性エッチングを行うことができる。
ステップF5の一実施形態では、ブロックコポリマー層4の薄化は、化学機械的平坦化(CMP)によって行われる。
一変形形態では、コポリマー4の層の薄化は、プラズマエッチングによって行われる。SiARC層12は、有利には、エッチング停止層として働くことができる。したがって、それによって薄化をより良好に制御し、ガイドパターン10の劣化を回避することができる。ガイドが停止層として使用できない集積の場合(樹脂ガイドの例)、ブロックコポリマーを堆積する前に、例えばガイドを作製する樹脂の密度を増大することによって、またはガイド上に酸化物を堆積することによって、この停止層を作り出すことが可能である。酸化物の堆積は、堆積温度に関してガイドを作製する材料と適合させるために、異なる堆積技術(PECVD、ALD、PEALD等)によって行うことができる。例えば、二酸化ケイ素SiOの層は、PEALD(「プラズマ増強原子層堆積」)によって、50℃の温度で樹脂ガイド上に堆積させることができ、またはガイド樹脂は、HBrプラズマ(100sccm)によって、圧力5ミリトールの下で1200Wのパワーを用いて50秒間、密度を増大することができる。酸化物は、容易に集積可能な材料であるが、ポリマーおよびガイドと適合性があるそのポリマーの堆積物を薄化するときに停止層の役割を果たす任意の他の材料で置き換えることができる。
ブロックコポリマーをエッチングするために使用され得るガスは、例えば、O、CO、CO、H、N等である。これらのガスは、一緒に組み合わせることができ(例えば、CO/O、CO/H等)または他の不活性ガスと組み合わせることができ(例えば、Ar/O、Ar/N、He/O等)、ポリマー化ガスと組み合わせることができ(すなわち炭素質、例えばCH/O)、もしくはフッ素化ガスと組み合わせることができる(C/O、CH/O、C/H、CH/H等)。いくつかのタイプガスの混合物、ならびに他のガスケミストリー、C、SF等も使用され得る。
例えばプラズマは、圧力10ミリトールの下で、220Wのパワーおよび分極電圧100Vを用いて、Ar/Oガスの混合物から発生させられる。酸素の量は、混合物の9%と100%との間となる。したがってSiARCと比較して、PS−b−PMMAコポリマーを選択的にエッチングすることが可能である(したがって、20を超える、例えばほぼ40の選択度を得ることができる)。
プラズマエッチングは、化学機械的平坦化とは異なり、組織化ガイド1を劣化させずにコポリマーをエッチングできるという利点を有する。実際、ブロックコポリマーの構造化部分4aが、組織化ガイド1内部に置かれていることを考慮すると、化学機械的平坦化は、125mmの高さのガイドにおいて、所望の厚さ、例えば70nmに達するように、ブロックコポリマーと同時にガイドを平坦化する効果を有する。それとは逆に、プラズマエッチング法は、組織化ガイドを構築する材料と比較してその選択度が高いことに起因して、組織化ガイドを無傷のまま残すことができる。
最後に、別の代替実施形態では、コポリマー層の薄化は、紫外線露光で支援しまたは支援せずに、ウェット法によって行われる。ブロックコポリマーがエッチングされるようにする液体溶液は、PGMEA、トルエンおよびシクロヘキサンとしての溶媒である。選択された溶液は、組織化ガイドをエッチングしない。ガイド内に残っているブロックコポリマーの薄化および厚さを最も良好に制御するために、コポリマー層の表面は、He、Ar、HBr、N、CH、CO、H、C、C、CH等またはこれらのガスのいくつかの組合せ(例えばAr/H、He/CH)としてのガスを使用して、プラズマによって予め修飾することができる。次に、プラズマで修飾された部分は、ウェット法によって選択的に除去されると、ガイド内に非修飾部分だけが残る。例えば、化学修飾プラズマは、圧力10ミリトールの下で、500Wのパワーおよびバイアス電圧300Vを用いて、Arガスから発生させられる。
さらにガイド内に残っているブロックコポリマーの薄化および厚さを最も良好に制御する目的で、コポリマー層を正確にエッチングするために、いくつかのプラズマエッチングおよびウェット−エッチングステップを交互に行うことができる。この手法は、プラズマエッチング中にプラズマエッチング/堆積サイクルまたはプラズマ/ウェットエッチングサイクル、パルス化ガスまたはRF電圧を使用する、新しいALE(「原子層エッチング」)エッチング技術の原則に従って行われる。すべてのこれらの技術は、エッチングされたブロックコポリマーの厚さおよびガイドに残っているブロックコポリマーの厚さをより良好に制御するために、薄化ステップで使用することができる。
特に、プラズマエッチングによる薄化の場合、薄化によってコポリマーの二相のうちの一方が変わる場合があり、したがってこれらの二相を分離することが困難になるので、ブロックコポリマーの組織化を、層4の薄化の後ではなく、薄化の前に行うことが好ましい。
次に、方法は、組織化したブロックコポリマー層の相の1つ、ここではPMMA41の円筒を除去するステップF6(図1Fを参照)を含む。これを行うために、ブロックコポリマー層の残りの部分4aを、99%濃酢酸に10分間、浸漬させることができる。事前のUV露光を行うこともできる。
次に、パターン43が、コポリマーであるポリスチレンの他の相だけから構成される残りの層42内に得られる。これらの第2のパターン43の解像度は、PMMAのドメインと同程度なので、非常に高い。
好ましくは、PMMAの円筒の除去(ステップF6)は、コポリマー層の薄化(ステップF5)と同じプラズマエッチング装置で行われる。
第1の戦略は、単一プラズマと、ガス混合物(反応性/不活性ガスまたは反応性/ポリマー化ガス)、例えばAr/O、C、SF、N/H、CO/O、CO/H、CH/O、C/O、CH/O、C/H、CH/HおよびC/Hとを使用して、両方のステップを同時に実施することである。同じプラズマを用いてこれらの両方のステップを実施できるようにするために、このエッチング中のポリスチレンとPMMAとの間の選択度は、有利には15との間である。
第2の戦略は、最初にブロックコポリマー層を薄化し、次にPSと比較して選択的にPMMAを除去するために、2つのステップ間で異なるエッチングケミストリーを用いて、同じ装置内でいくつかの連続エッチングステップを行うことからなる。一例として、薄化は、CFプラズマ(PMMAとPSの間に選択度はない)を使用し、次にCO/Oプラズマ(選択度PMMA/PS>10)を使用してPMMAを除去することによって行うことができ、それにより、プラズマエッチングによってPMMAの薄化および除去を独立に制御することができる。少なくとも2つのプラズマを交互に用いて、すなわち連続エッチングサイクル(例えば、Ar、Ar/O、Ar等またはCF、CO/H、CF等またはCO、CO/H、CO等)を行うことによって、この制御をさらに改善することもできる。
この手法はあまり有利ではないが、2つのステップF5およびF6は、2つの異なるツールを用いることができる。コポリマー層の薄化は、特にフッ素化ケミストリー(例えば、CF)を使用して、SiARC、PMMAまたはPSを上回る選択度なしに、プラズマを用いて行うことができ、一方、PMMAの除去は、プラズマエッチング以外の方法によって、例えばウェット法によって行われる。
最後に、図1GのステップF7において、ポリスチレン層42のパターン43は、その下にある基板2に転写される。次に、基板2の表面上に、所望のパターン21(バイアスを形成するためのコンタクトホール、金属ラインを形成するためのトレンチ等)が得られる。この転写は、エッチングマスクとして、ポリスチレン層42および組織化ガイド1を使用する。換言すれば、ホール43と一直線上に位置されている基板2の部分だけが、エッチングされる。次に、ポリスチレン42および組織化ガイド1が除去されると初めて、エッチングされた基板2が、ガイドの開口レベルに保存される。
試験は、高さ約125nmおよび様々な開口比を有する組織化ガイドを備えた基板上で行った。考慮されるガイドパターンは、単一のサイズの円筒である。したがってここでは、パターン密度
Figure 2016105455
と等価な開口比(式中、CDは、円筒の直径であり、dは、2つの連続した円筒の間の距離である。)は、基板の領域に従って0.01、0.04または0.2に等しい(すなわち、それぞれ1、4または16個のガイドパターンが、2μm×2μmの同じフィールド上に分布していた。)。
これらの試験では、スピンコーティングによってコポリマーを堆積する、異なる条件を想定した。
− 試験番号1の条件:約2000rpmの回転速度、堆積溶液中0.5wt.%のコポリマーおよび約20秒の回転時間、
− 試験番号2の条件:約1000rpmの回転速度、堆積溶液中1.5wt.%のコポリマーおよび約20秒の回転時間、ならびに
− 試験番号3の条件:回転速度、約1000rpm、堆積溶液中3wt.%のコポリマーおよび約20秒の回転時間。
対照として、同じコポリマーを、ガイドパターンなしの参照基板上に同じ堆積条件を用いて広げて、トポグラフィーを含まない表面上のコポリマーの等価厚さを決定した。
試験番号1の条件では、コポリマー層の等価厚さ(参照基板上で、例えば偏光解析法(ellipsometry)によって測定可能である)は、約12nmである。走査電子顕微鏡を用いると、組織化ガイドを有する基板上では、いくつかのガイドパターンがコポリマー材料によって完全に充填されていないことが観察される。したがって、コポリマーの堆積量は不十分であり、平坦な層は得られない。
この第1の試験は、従来技術の方法(平坦化ステップまたは薄化ステップが存在しない。)に従ってパターンを得る条件を反映している。組織化後に得られるガイドにおける厚さの値は、ガイドパターンの密度に従って異なり、パターン密度0.01では典型的に120nmになり、密度0.04では120nmになり、密度0.2では50nmになる(AFM測定)。
試験番号2の条件では、コポリマー層の等価厚さは、約50nmであり、すべてのガイドパターンは、ブロックコポリマーによって完全に被覆される。Ar/Oプラズマによる薄化ステップの後、コポリマーのスピンコーティングおよび組織化を行う。これは、ガイドの表面(すなわちSiARC層)に達するための、約20秒のエッチングによる第1のステップと、次にコポリマー層の構造化部分に達するための、約5秒間のオーバーエッチングと呼ばれる第2のステップを含む。
組織化および薄化の後、ガイド内の組織化したブロックコポリマー層は、ガイドパターンの密度が0.01に等しい場合には厚さ110nmになり、密度が0.04に等しい場合には厚さ100nmになり、密度が0.2に等しい場合には厚さ85nmになる(AFM測定)。
最後に、試験番号3の条件では、コポリマー層の等価厚さは、約120nmになる。また、すべてのパターンは、ブロックコポリマー材料によって覆われている。組織化後の薄化操作は、第1のステップを約46秒とし、第2のオーバーエッチングステップを12秒とした、2つのエッチングステップの時間に関して以外、試験番号2に記載のものと同一である。AFM画像では、組織化および薄化の後、ブロックコポリマー層の厚さが、組織化ガイドのすべての領域で、すなわちいかなるガイドパターンの密度であっても同一になることが分かる。厚さは、およそ70nmに等しい。
図2は、先の試験結果をまとめて示すグラフである。図2は、ガイドパターンの密度に従って、組織化ガイド内部のブロックコポリマーの厚さが変動することを示している(得られた最小の厚さの百分率、すなわち最高密度のパターンでは、密度=0.2である。)。上の曲線は、試験番号1、すなわちスピンコーティングの通常条件に相当する(平坦化なし)。他の2つの曲線は、図1Cおよび1Eのステップ(平坦化および薄化)を適用する試験番号2および3に相当する。
このグラフでは、本発明による方法によって、様々な密度の組織化ガイド内の厚さの変動を有意に制限できることが分かる。実際、厚さ50nmの層と等価な層を堆積することによって、ガイド内の厚さの変動は、従来技術の方法では70%に達するのと比較して(上の曲線)、わずか30%である(中間の曲線)。厚さ120nmの層と等価な層を堆積することによって、均一な厚さ(すなわち変動0)に達することができる。平坦化ステップおよび薄化ステップの組合せのおかげで得られた、この厚さの均質性により、エッチングによって高密度なコンタクトホールを転写することが可能になるだけでなく、欠陥(損失またはオーバーエッチングされたコンタクト)が最小限に抑えられた単離されたコンタクトホールを転写することも可能になる。
等価厚さ50nmの曲線と、等価厚さ120nmの曲線との差異は、より良好な平面性が第2の場合(厚さがより大きい。方程式番号2を参照)において得られることによって説明される。それにもかかわらず、既に論じた通り、組織化したコポリマーの最終的な厚さ(したがって、その後のパターンの転写)が、50nmから明らかに改善したことが、既に分かっている。結果的に、堆積条件は、等価厚さが50nmを超え、好ましくは120nmを超えるブロックコポリマー層を堆積するように選択することができる。
図3Aに示されている通り、従来技術に従ってパターンを作製する方法によって、スピンコーティング後に、ガイドパターン10の密度が局所的に破壊されるので(この密度は、フィールド100を超えると急激に0に低下する。)、パターンフィールド100の中心よりもこの同じフィールドの端部でコポリマーの厚さが大きくなる。さらに、この厚さの差異は、通常フィールド100の端部に望ましくないパターンの外観を引き起こす。逆に図3Bにおいて、図1Eの薄化ステップ後に得られた厚さは、パターンフィールド100の中心だけでなく、その端部でも均一である。したがって、本発明による方法は、この端部作用が生じないという利点を有する。
当然のことながら、本発明によるパターンの作製方法は、図1Aから1Gを参照しながら説明してきた実施形態に限定されず、数々の変形形態を想定することができる。
例えば、ステップF3においてブロックコポリマー層を広げることは(図1C)、スピンコーティングではなくその他の方法で、例えば化学気相蒸着(CVD)または当業者に公知の任意の他の技術によって行うことができる。
この解決法があまり有利ではないとしても、ブロックコポリマー層を薄化した後に、組織化することが可能である。この場合、ブロックコポリマー層の厚さは、今後のブロックコポリマーの構造化部分に相当する厚さに達するまで、低減される。前述の試験によって、コポリマーの構造化部分が位置される高さの境、したがってコポリマー層が薄くされるべき程度を決定することができる。
薄化は、2つのステップで提供することもでき、これらのステップは、連続的に行われまたはブロックコポリマーを組織化するステップによって時間的に隔てられる。換言すれば、これらのステップの第1ステップを、ブロックコポリマーの組織化の前に行うことができ、第2のステップを、組織化の後に行うことができる。例えば、第1のステップ中にコポリマー層を「粗くする」ために、アグレッシブなエッチング技術が使用され、第2のステップでは、より良好な表面状態の(すなわちより滑らかな)薄いコポリマー層を得るために、あまりアグレッシブではないエッチング技術が使用される。それに加えて、前述の異なる薄化法(CMP、プラズマエッチング、ウェットエッチング)を組み合わせることができ、例えば第1のステップではCMP、第2のステップではプラズマエッチングを用いることができる。
さらに、既に列挙した材料以外の材料を使用することができ、特にブロックコポリマー層では、例えばPS−b−PLA:ポリスチレン−ブロック−ポリ乳酸、PS−b−PEO:ポリスチレン−ブロック−ポリエチレンオキシド、PS−b−PDMS:ポリスチレン−ブロック−ポリジメチルシロキサン、PS−b−PMMA−b−PEO:ポリスチレン−ブロック−ポリメチルメタクリレート−ブロック−ポリエチレンオキシド、PS−b−P2VP:ポリスチレン−ブロック−ポリ(2ビニルピリジン)を使用することができる。同様に、組織化ガイドが形成されるハードマスクは、SiARC/SOCの積重ねではなく、窒化チタン(TiN)、窒化ケイ素(SiN)および/または二酸化ケイ素(SiO)から作製されていてもよい。ハードマスク層の数および厚さも、使用されるブロックコポリマーおよびエッチング技術の性質に応じて変更される。さらに、樹脂マスクへのブロックコポリマーの直接的な集積も想定される。
最後に、前述の平坦化ステップおよび薄化ステップは、基板が、ブロックコポリマーの組織化を可能にするトポグラフィーを有している限り、そのトポグラフィーが非常に小さくても(5nm超)、グラフォエピタキシーおよびケミエピタキシーを組み合わせた混成集積において用いることができる。

Claims (17)

  1. ブロックコポリマーの自己組織化によって、基板(2)表面上に最終パターン(21)を製造する方法であって、
    − 前記基板の第1および第2の領域(20a、20b)上に、参照表面(1a)と対照して、第1の領域(20a)の開口比が第2の領域(20b)の開口比を超える開口(10)を有する組織化ガイド(1)を形成するステップ(F1)、
    − 基板(2)上にブロックコポリマー層(4)を堆積させ、もって、ブロックコポリマー層(4)が、組織化ガイド(1)を完全に充填し、参照表面(1a)上に過剰厚さを形成するステップ(F3)、
    − 前記ブロックコポリマーを組織化して、組織化ガイド(1)の開口(10)内部にブロックコポリマー層の構造化部分(4a)を得るステップ(F4)、
    − ブロックコポリマー層の構造化部分(4a)に相当する厚さに達するまで、ブロックコポリマー層(4)を均一に薄化するステップ(F5)、
    − 前記組織化したブロックコポリマーの相(41)の1つを除去して、ブロックコポリマー層(42)内に広がる複数の初期パターン(43)を得るステップ(F6)、および
    − ブロックコポリマー層(42)の初期パターン(43)を基板(2)に転写して、前記最終パターン(21)を形成するステップ(F7)
    を含む、方法。
  2. ブロックコポリマー層(4)を堆積させるステップ(F3)が、スピンコーティングによって行われる、請求項1に記載の方法。
  3. 前記ブロックコポリマーが、少なくとも、1つのスチレン誘導体および1つのメタクリレート誘導体を含有する、請求項1または2に記載の方法。
  4. ブロックコポリマー層(4)を薄化するステップ(F5)が、プラズマエッチングによって行われる、請求項1から3のいずれか一項に記載の方法。
  5. ブロックコポリマー層(4)を薄化するステップ(F5)および組織化したブロックコポリマーの相(41)の1つを除去するステップ(F6)が、同じプラズマエッチング装置で行われる、請求項4に記載の方法。
  6. ブロックコポリマー層(4)を薄化するステップ(F5)および組織化したブロックコポリマーの相(41)の1つを除去するステップ(F6)が、Ar/O、SF、C、N/H、CO/O、CO/H、CH/O、C/O、CH/O、C/H2、CH/HおよびC/Hから選択される単一プラズマを使用して同時に行われる、請求項5に記載の方法。
  7. ブロックコポリマー層(4)を薄化するステップ(F5)および組織化したブロックコポリマーの相(41)の1つを除去するステップ(F6)が、異なるタイプのプラズマを使用するステップの連続によって、または少なくとも2種のプラズマを交互に用いることによって行われる、請求項5に記載の方法。
  8. コポリマー層(4)を薄化するステップ(F5)が、化学機械的平坦化によって行われる、請求項1から7のいずれか一項に記載の方法。
  9. 組織化ガイド(1)が、基板(2)上に配置されており、且つフォトリソグラフィーおよび/またはエッチングによってテクスチャ形成されているマスクの形態である、請求項1から8のいずれか一項に記載の方法。
  10. マスク(1)が、基板(2)に接触している第1の炭素質層(11)、および第1の炭素質層(11)上に配置されている第2のケイ素が豊富な反射防止層(12)を含んでおり、前記ケイ素が豊富な反射防止層(12)が、組織化したブロックコポリマー層を薄化するステップ(F5)中、停止層として働く、請求項9に記載の方法。
  11. 組織化ガイド(1)が、基板(2)の第1の領域と第2の領域(20a、20b)との間に分布されたガイドパターン(10)を形成する複数の開口を含む、請求項1から10のいずれか一項に記載の方法。
  12. ガイドパターン(10)が、5nmと1000nmとの間から構成される高さを有する、請求項11に記載の方法。
  13. ガイドパターン(10)の表面が、前記ブロックコポリマーの1つ以上のブロックに対して特定の親和性を有している、請求項11または12に記載の方法。
  14. ガイドパターン(10)の底部が、前記ブロックコポリマーのブロックと比較して中性であり、ガイドパターン(10)の側面が、ブロックコポリマーの1つ以上のブロックに対して特定の親和性を有している、請求項11または12に記載の方法。
  15. ガイドパターン(10)の表面が、前記ブロックコポリマーのブロックと比較して中性である、請求項11または12の一項に記載の方法。
  16. 前記ブロックコポリマーの1つ以上のブロックに対する組織化ガイド(1)の特定の親和性が、1つ以上のホモポリマーをグラフトすることによって得られる、請求項13または14に記載の方法。
  17. 組織化ガイド(1)の中性化が、ランダムコポリマーをグラフトすることによって得られる、請求項14または15に記載の方法。
JP2015181438A 2014-09-16 2015-09-15 基板表面上にパターンを作製するためのグラフォエピタキシー法 Active JP6735544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1458748 2014-09-16
FR1458748A FR3025937B1 (fr) 2014-09-16 2014-09-16 Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat

Publications (2)

Publication Number Publication Date
JP2016105455A true JP2016105455A (ja) 2016-06-09
JP6735544B2 JP6735544B2 (ja) 2020-08-05

Family

ID=51842615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181438A Active JP6735544B2 (ja) 2014-09-16 2015-09-15 基板表面上にパターンを作製するためのグラフォエピタキシー法

Country Status (6)

Country Link
US (1) US9535329B2 (ja)
EP (1) EP2998981B1 (ja)
JP (1) JP6735544B2 (ja)
KR (1) KR102497635B1 (ja)
FR (1) FR3025937B1 (ja)
TW (1) TWI678598B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069203A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
CN111065965A (zh) * 2017-09-13 2020-04-24 株式会社Lg化学 图案化基底的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10366890B2 (en) * 2016-05-23 2019-07-30 Tokyo Electron Limited Method for patterning a substrate using a layer with multiple materials
FR3051965A1 (fr) 2016-05-27 2017-12-01 Commissariat Energie Atomique Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051964B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051966B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3056334B1 (fr) 2016-09-22 2018-09-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour augmenter la contrainte dans une region semi-conductrice destinee a former un canal de transistor
FR3057991B1 (fr) * 2016-10-21 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un guide d’assemblage fonctionnalise
US10825683B2 (en) * 2017-06-07 2020-11-03 Imec Vzw Directed self-assembly of block copolymers
KR102277770B1 (ko) * 2017-07-14 2021-07-15 주식회사 엘지화학 블록 공중합체 막의 평탄화 방법 및 패턴 형성 방법
FR3069339B1 (fr) * 2017-07-21 2021-05-14 Arkema France Procede de controle de l'orientation des nano-domaines d'un copolymere a blocs
FR3069340A1 (fr) * 2017-07-21 2019-01-25 Arkema France Procede de controle de l'orientation des nano-domaines d'un copolymere a blocs
KR102522250B1 (ko) * 2018-08-16 2023-04-17 주식회사 엘지화학 기판의 제조 방법
JP2020119929A (ja) 2019-01-21 2020-08-06 キオクシア株式会社 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
US20080182402A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Sub-lithographic interconnect patterning using self-assembling polymers
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー, インク. サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2012134353A (ja) * 2010-12-22 2012-07-12 Toshiba Corp パターン形成方法及び装置
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2013164436A (ja) * 2012-02-09 2013-08-22 Tokyo Ohka Kogyo Co Ltd コンタクトホールパターンの形成方法
JP2014022550A (ja) * 2012-07-18 2014-02-03 Toshiba Corp パターン形成方法
JP2014070154A (ja) * 2012-09-28 2014-04-21 Fujifilm Corp パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及びパターン
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク
US20140193976A1 (en) * 2013-01-07 2014-07-10 Samsung Electronics Co., Ltd. Methods of forming contact holes
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP5856550B2 (ja) * 2012-08-21 2016-02-09 株式会社東芝 パターン形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) * 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
US20080182402A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Sub-lithographic interconnect patterning using self-assembling polymers
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー, インク. サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2012134353A (ja) * 2010-12-22 2012-07-12 Toshiba Corp パターン形成方法及び装置
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2013164436A (ja) * 2012-02-09 2013-08-22 Tokyo Ohka Kogyo Co Ltd コンタクトホールパターンの形成方法
JP2014022550A (ja) * 2012-07-18 2014-02-03 Toshiba Corp パターン形成方法
JP2014070154A (ja) * 2012-09-28 2014-04-21 Fujifilm Corp パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及びパターン
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク
US20140193976A1 (en) * 2013-01-07 2014-07-10 Samsung Electronics Co., Ltd. Methods of forming contact holes
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017069203A1 (ja) * 2015-10-23 2017-04-27 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
JPWO2017069203A1 (ja) * 2015-10-23 2018-08-02 東京エレクトロン株式会社 基板処理方法及びコンピュータ記憶媒体
US10586711B2 (en) 2015-10-23 2020-03-10 Tokyo Electron Limited Substrate processing method and computer storage medium
CN111065965A (zh) * 2017-09-13 2020-04-24 株式会社Lg化学 图案化基底的制备方法
JP2020532134A (ja) * 2017-09-13 2020-11-05 エルジー・ケム・リミテッド パターン化基板の製造方法
JP7027674B2 (ja) 2017-09-13 2022-03-02 エルジー・ケム・リミテッド パターン化基板の製造方法
US11613068B2 (en) 2017-09-13 2023-03-28 Lg Chem, Ltd. Preparation method of patterned substrate
CN111065965B (zh) * 2017-09-13 2023-11-03 株式会社Lg化学 图案化基底的制备方法

Also Published As

Publication number Publication date
US20160077439A1 (en) 2016-03-17
US9535329B2 (en) 2017-01-03
TWI678598B (zh) 2019-12-01
KR20160032702A (ko) 2016-03-24
JP6735544B2 (ja) 2020-08-05
FR3025937B1 (fr) 2017-11-24
EP2998981B1 (fr) 2018-01-31
KR102497635B1 (ko) 2023-02-08
TW201621469A (zh) 2016-06-16
EP2998981A1 (fr) 2016-03-23
FR3025937A1 (fr) 2016-03-18

Similar Documents

Publication Publication Date Title
JP6735544B2 (ja) 基板表面上にパターンを作製するためのグラフォエピタキシー法
JP6691195B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのuv支援剥離
US9738765B2 (en) Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
JP7340331B2 (ja) 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法
US9552988B2 (en) Tone inverted directed self-assembly (DSA) fin patterning
Kim et al. The SMARTTM process for directed block co-polymer self-assembly
KR20100126190A (ko) 중합체의 유도된 자기조립을 이용하여 서브리쏘그래픽 피처를 형성하는 방법
TW201115622A (en) Directed self-assembly of block copolymers using segmented prepatterns
TW201044439A (en) Method for reducing tip-to-tip spacing between lines
US9991115B2 (en) Directed self-assembly using trench assisted chemoepitaxy
EP3062334B1 (en) Method for patterning an underlying layer
US10784108B2 (en) Method for forming a functionalised assembly guide
TW201936482A (zh) 在基材上形成化學引導結構的方法及化學磊晶方法
US9613807B2 (en) Methods for fabricating integrated circuits using directed self-assembly chemoepitaxy
US10928725B2 (en) Method for the directed self-assembly of a block copolymer by graphoepitaxy
US20210118673A1 (en) Method for forming a chemical guiding structure on a substrate and chemo-epitaxy method
JP2018160537A (ja) パターン形成方法
Hsieh et al. Directed Self-Assembly (DSA) For Contact Applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200714

R150 Certificate of patent or registration of utility model

Ref document number: 6735544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250