KR102497635B1 - 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법 - Google Patents

기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법 Download PDF

Info

Publication number
KR102497635B1
KR102497635B1 KR1020150131079A KR20150131079A KR102497635B1 KR 102497635 B1 KR102497635 B1 KR 102497635B1 KR 1020150131079 A KR1020150131079 A KR 1020150131079A KR 20150131079 A KR20150131079 A KR 20150131079A KR 102497635 B1 KR102497635 B1 KR 102497635B1
Authority
KR
South Korea
Prior art keywords
block copolymer
substrate
layer
patterns
assembly
Prior art date
Application number
KR1020150131079A
Other languages
English (en)
Other versions
KR20160032702A (ko
Inventor
바로스 패트리시아 피멘타
라루카 티롱
싸시에르 쉐발리에
마데트 가르비
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20160032702A publication Critical patent/KR20160032702A/ko
Application granted granted Critical
Publication of KR102497635B1 publication Critical patent/KR102497635B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/002—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor using materials containing microcapsules; Preparing or processing such materials, e.g. by pressure; Devices or apparatus specially designed therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)

Abstract

본 발명은 하기의 단계를 포함하는 블록 공중합체 자기 조립에 의해 기판 표면 상(21)에 최종 패턴(21)을 제조하기 위한 방법에 관한 것이다:
상기 기판의 제 1 및 제 2 영역 (20a, 20b)상에 조립 가이드(1)를 형성하는 단계, 상기 조립 가이드는 기준 표면(1a)와 비교하여, 제 1 영역 (20a)이 제 2 영역(20b)보다 더 큰 오프닝 비율(opening ratio)를 갖는 오프닝들(10)을 가지며;
블록 공중합체 층 (4)이 상기 조립 가이드 (1)를 완전히 채우고 상기 기준 표면 (1a) 상에 과도-두께(over-thickness)를 형성하도록, 상기 기판 (2) 상에 블록 공중합체 층 (4)을 침적하는 단계,
상기 블록 공중합체를 조립(assembling) 하는 단계(F4), 상기 조립 단계에 의해, 상기 조립 가이드 (1)의 오프닝들 (10) 내에 상기 블록 공중합체 층의 조직화된 부분(4a)이 만들어지며;
상기 블록 공중합체의 조직화된 부분(4a)에 대응되는 두께에 도달할 때까지, 상기 블록 공중합체 층 (4)를 균일하게 시닝(thinning)하는 단계(F5),
상기 조립된 블록 공중합체의 상들(41) 중 하나를 제거하는 단계, 상기 제거 단계에 의해 복수의 초기 패턴들(43)이 상기 블록 공중합체 층(42)내로 연장되며; 및
상기 최종 패턴들(21)을 형성하기 위해, 상기 블록 공중합체 층 (42)의 초기 패턴들(43)을 상기 기판 (2)으로 전달하는 단계(F7).

Description

기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법{Grapho-epitaxy method for making patterns on the surface of a substrate}
본 발명은 매우 높은 해상도 및 밀도 패턴을 형성하기 위한 블록 공중합체의 자기 조립 제어(DSA: directed self-assembly)기술에 관한 것이다. 본 발명은 보다 상세하게는 기판 표면 상에 블록 공중합체를 사용하여 콘택 홀 또는 트렌치와 같은 패턴을 제조하는 방법에 관한 것이다.
나노 수준의 치수 패턴을 만드는 방법에 대한 요구가 전자 요소의 미니멀화에 때문에 최근 빠르게 증가하고 있다.
초기에 패턴은 광학 조사 리소그래피에 의해 만들어졌다. 이러한 생산 방법에서, 광민감성 층이 기판상에 배치되고, 그 후 패턴을 한정하는 마스크를 통해서 자외선 빔에 노출된다. 만들어질 수 있는 가장 작은 패턴 사이즈(또는 임계 치수 “CD: critical dimension"로도 불린다)는 사용되는 빔의 파장과 밀접히 관련이 있다: 파장이 짧을수록, 만들어지는 패턴은 더 정교하며(finer), 집적 회로에서 이들 패턴의 집적도(integration density)는 더 높다.
포토리소그래피에서 전통적으로 사용되는 자외선 빔은 193 nm 또는 248 nm를 가진다. 패턴을 한정하는 이러한 방법은 다른 방법, 특히 전자 리소그래피 방법보다 잘 조절되고 덜 비싼 장점을 가진다. 그럼에도불구하고, 이들 파장들은 노출 수단으로서 해상도에 한계가 있다.
더 미세하고 더 나은 해상도의 패턴을 만들고 이에 따라 집적도를 증가시키기 위해, 이중 노출(이중-패터닝) 포토리소그래피, 극자외선(EUV)리소그래피 및 전자 빔(e-빔) 리소그래피와 같은 새로운 기술이 개발되고 있다.
현재 부상되고 있는 리소그래피 기술 중에서, 예를 들어, 블록 공중합체의 자기 조립 제어(DSA) 기술이 있다. 블록 공중합체는 공중합체 내의 2개의 반복단위, 모노머 A 및 모노머 B가 공유 결합에 의해 서로 결합된 체인을 형성한다. 충분한 이동성(mobility)이 체인에 주어질 때, 예컨대 이들 블록 공중합체를 가열할 때, 상기 체인 A 및 체인 B는 여러 상들(phases) 또는 블록들로 분리되어, 모노머 A 및 모노머 B 사이의 비율에 특히 의존하는 특정 형태(conformation) 하에서 스스로 재조직(reorganise) 되는 경향이 있다. 이들 비율을 함수로, 예컨대 모노머 B 매트릭스 내에서 모노머 A의 구형들 또는 대신에 모노머 B 매트릭스 내에서 A의 실린더들 또는 대신에 A의 삽입된 라멜라(intercalated lamellae)및 B 라멜라를 가지는 것이 가능하다. 블록 A의 도메인 사이즈(블록 B, 각각)는 모노머 A(모노머 B, 각각)의 체인 길이와 직접 비례한다. 따라서 블록 공중합체는 모노머 비율을 사용해서 조절될 수 있는 패턴을 형성하는 성질을 가진다.
블록 공중합체의 공지된 자기 조립 기술을 그룹화하여 2개의 카테고리로 분류할 수 있는데, 그라포-에피택시 및 화학적-에피택시이며, 이들 2 카테고리는 논문 “Guided self-assembly of block-copolymer for CMOS technology: a comparative study between grapho-epitaxy and surface chemical modification”L. Oria et al., SPIE 2011, Vol. 7970-24" 에 상세히 기재되어 있다.
화학적-에피택시는 기판의 어떤 부분들의 화학적 성질을 변형시켜, 이들 부분들 사이의 공중합체 블록들의 조직화를 강요한다. 이들 화학적으로 변형된 기판의 부분들은 후속 공정으로 플라즈마 단계를 가지는 포토리소그래피에 의해 전형적으로 제한이 된다.
택일적으로, 그라포-에피택시는 기판 표면상에 가이드(guides)라 불리는 1차 패턴을 형성하는데, 이들 패턴은 영역(area)을 제한하는데, 상기 영역내에서 블록 공중합체 층이 침적된다(deposited). 이들 가이딩 패턴은 공중합체 블록들의 조직화를 조절할 수 있어 이들 영역내에서 더 높은 해상도의 2차 패턴을 형성하도록 할 수 있다. 이들 가이딩 패턴은 통상적으로 레진 층내에서 포토리소그래피에 의해 형성되며, 잠재적으로 하드 마스크로 전달된다(transferred).
최근 그라포-에피택시 기술은 집적회로내에서 콘택 홀을 형성하는 데 사용되고 있다. 가이딩 패턴내에서 블록 공중합체의 침적 및 조립 후에, 2차 패턴이 상기 공중합체의 2개의 블록중의 한 개를 선택적으로 제거함으로써 현상(developed)되고 (예컨대, A의 실리더들), 이에 따라 공중합체의 남아있는 층 내에서 홀들이 형성된다. 그 후 이들 홀들은 에칭에 의해 기판 표면상, 일반적으로 절연막내에 수송된다.
이러한 기술 덕분에, 패턴 치수 감소(콘택 쉬링크:contact shrink)에 적용)가 가능하며, 2차 패턴이 1차 패턴, 예컨대 가이딩 패턴, 보다 더 작은 치수가 가능하다. 또한 가이딩 패턴당 몇 개의 콘택 홀들을 형성함으로써 패턴 갯수를 다수로 할 수 있다(콘택 증배: contact multiplication).
논문 “Etch challenges for DSA implementation in CMOS via patterning”P. Pimenta Barros et al., SPIE Proceedings Vol. 9054, March 2014“에서 검토된 바 있듯이, 현재 그라포-에피택시는 기판 상의 가이딩 패턴들의 밀도에 의존한다. 사실, 가이딩 패턴을 채우는 것은 스핀 코팅에 의해 일어나기 때문에, 가이딩 패턴내의 블록 공중합체의 두께는 이들 표면적, 이들 종횡비(aspect ratio), 및 부근의 가이딩 패턴의 수에 의존한다. 결과적으로 동일한 치수의 가이딩 패턴에 있어서서, 분리된 패턴 내에서 공중합체 층의 두께가 복수의 인접한 함께 있는(close together) 패턴 내에서 얻어지는 두께보다 더 크다.
그러나, 조립 가이드 내에서 공중합체 층의 두께는 에칭에 의한 패턴의 전달(tranfer)에 영향을 받는다. 왜냐하면 공중합체 층은 에칭 마스크로서 작용하기 때문이다. 만일 어떤 조립 가이드내에서, 공중합체 두께가 너무 작으면, 패턴의 임계 치수 증가가 이들 전달 동안 발생할 것이다. 왜냐하면, 에칭 마스크가 불충분하기 때문이다. 역으로, 공중합체 두께가 너무 크면, 콘택 홀이 누락되어 이들 전달이 불가능할 수 있다.
또한, 공중합체 층의 두께는 블록 공중합체의 자기 조립 단계에 영향을 미친다. 사실, 가이드들 내에서 공중합체 층의 두께가 너무 크거나 너무 작으면 블록들의 열악한 조직화를 초래할 수 있다. 특히 어떤 폴리머 패턴은 기판에 수직 배향(oriented perpendicularly) 되지 않을 수 있다. 일반적으로, 이들 조립 결점은, 분리된 가이드들에 영향을 주는데, 분리된 가이드들은 블록 공중합체의 두께가 가장 큰 곳이다.
따라서, 블록 공중합체 층의 두께가 동일 기판(예컨대, 이들의 밀도)의 가이딩 패턴내에서 다양하기 때문에, 조립을 얻고, 모든 2차 패턴을 전달함에 있어서, 동일한 성능, 특히 임계 치수가 동일한 것은 거의 일어나기 어렵다.
따라서, 조립 가이드의 배열(configuration)과 무관한 블록 공중합체 자기 조립 방법, 즉, 가이딩 패턴들의 분포 및 치수와 상관없이 동일한 성능을 가지는 패턴들을 얻는 방법에 의해 기판의 표면상에 최종 패턴을 만드는 방법에 관한 요구가 존재하고 있다.
본 발명은 하기의 단계를 포함하는 블록 공중합체 자기 조립에 의해 기판 표면 상(21)에 최종 패턴(21)을 제조하기 위한 방법에 관한 것이다:
상기 기판의 제 1 및 제 2 영역 (20a, 20b)상에 조립 가이드(1)를 형성하는 단계, 상기 조립 가이드는 기준 표면(1a)와 비교하여, 제 1 영역 (20a)이 제 2 영역(20b)보다 더 큰 오프닝 비율(opening ratio)를 갖는 오프닝들(10)을 가지며;
블록 공중합체 층 (4)이 상기 조립 가이드 (1)를 완전히 채우고 상기 기준 표면 (1a) 상에 과도-두께(over-thickness)를 형성하도록, 상기 기판 (2) 상에 블록 공중합체 층 (4)을 침적하는 단계,
상기 블록 공중합체를 조립(assembling) 하는 단계(F4), 상기 조립 단계에 의해, 상기 조립 가이드 (1)의 오프닝들 (10) 내에 상기 블록 공중합체 층의 조직화된 부분(4a)이 만들어지며;
상기 블록 공중합체의 조직화된 부분(4a)에 대응되는 두께에 도달할 때까지, 상기 블록 공중합체 층 (4)를 균일하게 시닝(thinning)하는 단계(F5),
상기 조립된 블록 공중합체의 상들(41) 중 하나를 제거하는 단계, 상기 제거 단계에 의해 복수의 초기 패턴들(43)이 상기 블록 공중합체 층(42)내로 연장되며; 및
상기 최종 패턴들(21)을 형성하기 위해, 상기 블록 공중합체 층 (42)의 초기 패턴들(43)을 상기 기판 (2)으로 전달하는 단계(F7).
본 발명은 조립 가이드의 배열(configuration)과 무관한 블록 공중합체 자기 조립 방법, 즉, 가이딩 패턴들의 분포 및 치수와 상관없이 동일한 성능을 가지는 패턴들을 얻는 방법에 의해 기판의 표면상에 최종 패턴을 만드는 방법을 제공할 수 있다.
본 발명의 다른 특징들과 장점들이 후술하는 상세한 설명의 기재에 의해 분명해질 것이며, 첨부되는 도면들의 참조로서 제한 없이 도면들을 설명한다.
도 1a 내지 1g는 본 발명의 주 실시에 따라, 기판 표면상에 패턴을 만들기 위한 방법의 단계들의 단면 뷰를 나타낸다.
도 2는 가이드 내의 패턴들의 밀도의 함수로서 조립 가이드 내의 블록 공중합체의 두께 변화를 보여주며, 도 2는 선행 기술 방법(테스트 1번)에 따른 침적 단계후이며, 본 발명에 따른 방법(테스트 2번 및 3번)의 시닝 단계 후이다:
도 3a 및 도 3b는 조립 가이드 내의 블록 공중합체의 층을 나타내며, 도 3은 선행기술 방법에 따른 침적 단계 후이며, 본 발명에 따른 시닝 단계 후이다.
보다 분명하게 하기 위해, 모든 도면 내에서, 동일 또는 유사한 요소들이 동일한 기준 표시들에 의해 표시될 수 있다.
조립 가이드의 배열(configuration)과 무관한 블록 공중합체 자기 조립 방법, 즉, 가이딩 패턴들의 분포 및 치수와 상관없이 동일한 성능을 가지는 패턴들을 얻는 방법에 의해 기판의 표면상에 최종 패턴을 만드는 방법에 관한 요구가 존재하고 있다.
본 발명에 따르면 이러한 요구는 하기의 단계를 제공함에 의해 만족 될 수 있다:
- 기판의 제 1 및 제 2 영역상에 조립 가이드를 형성하는 단계, 상기 조립 가이드는 기준 표면과 비교하여, 제 1 영역이 제 2 영역보다 더 큰 오프닝 비율(opening ratio)을 갖는 오프닝들을 가지며;
- 블록 공중합체 층이 상기 조립 가이드를 완전히 채우고 상기 기준 표면 상에 과도-두께(over-thickness)를 형성하도록, 상기 기판 상에 블록 공중합체 층을 침적하는 단계,
- 상기 블록 공중합체를 조립(assembling) 하는 단계, 상기 조립 단계에 의해, 상기 조립 가이드의 오프닝들 내에 상기 블록 공중합체 층의 조직화된 부분이 만들어지며;
- 상기 블록 공중합체의 조직화된 부분에 대응되는 두께에 도달할 때까지, 상기 블록 공중합체 층을 균일하게 시닝(thinning)하는 단계,
- 상기 조립된 블록 공중합체의 여러 상들 중 하나를 제거하는 단계, 상기 제거 단계에 의해 복수의 초기 패턴들이 상기 블록 공중합체 층 내로 연장되며; 및
상기 최종 패턴들을 형성하기 위해, 상기 블록 공중합체 층의 초기 패턴들을 상기 기판으로 전달하는 단계.
조립 가이드는 오프닝들 또는 캐비티들이, 예컨대 포토리소그래피에 의해, 형성되는 하나의 층 (또는 몇 개 층들의 하나의 스택)을 의미할 수 있다. 다양한 구체예에 따르면, 가이드는 직접 기판 내에서 오프닝들의 형태(form) 내에서 형성될 수 있다. 이들 오프닝들은 블록 공중합체가 침적되는 가이딩 패턴들을 형성한다.
여기에서 “조립 가이드의 오프닝 비율”은 가이드 내에서 오프닝들의 표면적 및 이들 오프닝들을 포함하는 필드의 전체 표면, 예컨대 2 ㎛ x 2 ㎛ 사이의 비율을 의미한다. 상기 기판의 상기 가이딩 패턴들의 모든 오프닝들은 동일 표면적을 가질 때, 상기 기판의 제 2 영역 내의 오프닝 비율 보다 더 높은 상기 기판의 제 1 영역 내의 오프닝 비율은, 제 2 영역 내 보다 더 높은 제 1 영역 내의 오프닝들의 밀도와 등가이다. 또한, 제 1 영역의 오프닝들이 제 2 영역의 오프닝들보다 더 큰 표면적들을 가질 때, 오프닝들의 수가 거기에서 필수적으로 더 높지 않은 상태에서, 제 1 영역 내에서 더 높은 오프닝 비율을 달성하는 것이 가능하다.
침적 단계는, 이하 “평탄화(planarization)”단계로 지칭, 상기 조립 가이드(기준 표면이라 불리는 가이드 상부 페이스(face) 위로 과도-두께를 형성하며)를 넘어서는 블록 공중합체 층을 얻을 수 있고, 이들 표면이 실질적으로 평탄한 것을 얻을 수 있도록 한다.
블록 공중합체를 조립하는 단계 후에, 상기 조립 가이드의 오프닝들내에 위치되는(situated) 일부분의 상기 블록 공중합체는 바람직한 패턴에 따라 조직화되는 것이 발견된다. 일반적으로 말해서, 상기 기판 평면에 대해 수직으로 배향되고, 또한 유리하게 주기적인 방식으로 배열되는 패턴들을 얻는 것이 발견된다.
블록 공중합체 층의 남아있는 영역 (예컨대 과도-두께)은 배향되거나 또는 배향되지 않을 수 (예컨대, 비조직화된) 있다. 만일, 이들이 배향된다면, 조직화된 영역 또는 다른 배향의 패턴들과 동일한 방향을 따라 배향될 수 있다. 일반적으로 남아있는 부분은 결점들로 구성된다. 여기서 “결점(defect)"이란 주기적인 네트워크의 어떤 파열된 부분을 의미한다. 이들 결점들은 블록 공중합체 층의 균일한 시닝에 의해 제거되어, 가이드의 바닥에서 올바르게 조직화된 공중합체를 유일하게 보존시킨다.
따라서, 평탄화 단계 덕택에, 조립 단계 및 시닝 단계 후에 동일한 두께의 공중합체가 제 1 및 제 2 영역내에서 패턴들의 사이즈 및 그들의 분포와 상관없이, 기판 중의 모든 가이딩 패턴들내에서 얻어진다. 그 후 조직화된 공중합체 블록들 중 하나를 제거하여 이러한 제거에 의해 발생된 패턴들을 모든 가이딩 패턴들에 대해 동일한 방식으로 기판내에 전달하는 것이 가능해지는 데, 이건은 어떠한 평탄화 단계 또는 시닝 단계가 없는 선행기술 방법과 다르다.
조립 가이드의 오프닝들 내에 위치하지 않고, 바람직한 패턴에 따라 조직화되지 않은 층의 일부는 -여기에서 공중합체 도메인은 예컨대 기판에 평행하게 배향되고, 수직으로 배향되지 않음-, 시닝 단계에 앞서 제거되기 때문에 전달시에 영향이 없다.
블록 공중합체 층의 시닝 단계는 예컨대 플라즈마 에칭 및/또는 화학적 기계적 평탄화에 의해 수행되어, 공중합체 조립 단계 후에 유리하게 일어난다. 따라서 모노머의 블록들은 상기 층의 시닝단계 동안 분리되고, 동결된다. 결과적으로 상기 공중합체 도메인 조직화가 파괴될 위험이 없다. 상기 시닝 단계는 그럼에도 불구하고 조립 단계 전이나 또는 일부 전 및 일부 후로 대신할 수 있다.
시닝 단계 및 상기 조립된 블록 공중합체 여러 상들의 하나를 제거하는 단계는 유리하게 동일한 플라즈마 에칭 장치 내에서 수행되는 데, Ar/O2, SF6, CxFy, N2/H2, CO/O2, CO/H2, CH4/O2, CxFy/O2, CHxFy/O2, CxFy/H2 , CHxFy/H2 및 CxHy/H2로 부터 선택된 단일한 플라즈마를 사용해서 동시에 또는 적어도 2개의 플라즈마들을 교대로 하여 수행된다.
바람직하게는 블록 공중합체 층의 침적단계는 스핀 코팅에 의해 수행된다.
본 발명에 따른 방법은 하나 이상의 하기 특징을 가지며, 이들 특징은 징은 개별적으로 또는 기술적으로 가능한 조합에 따라 고려될 수 있다:
조립 가이드는 기판 상에 배열된 마스크 중으로 형성되고, 포토리소그래피 및/또는 에칭에 의해 텍스쳐 되거나, 또는 포토리소그래피 및/또는 에칭에 의해 기판내에 직접 만들어지며, 이 마스크는 상기 기판과 접촉하는 제 1 탄소 층 및 상기 제 1 탄소층 상에 배열된 반사 방지 실리콘 풍부층을 포함하고, 상기 반사방지 실리콘 풍부 층은 조립된 블록 공중합체 층의 시닝 단계 동안 정지층으로서 작용한다;
상기 조립 가이드는 상기 기판의 제 1 영역 및 제 2 영역사이에 분포된 가이딩 패턴들을 형성하는 복수의 오프닝들을 포함한다;
가이딩 패턴들은 5 nm 내지 1000 nm 사이에 포함된 높이를 가진다;
상기 가이딩 패턴들의 표면은 상기 블록 공중합체의 하나 이상의 블록들에 대해 특정 친화도를 가진다;
- 상기 가이딩 패턴들의 바닥(bottom)은 상기 블록 공중합체의 블록들에 비해 중성(netural)이며, 여기에서 상기 가이딩 패턴들의 측면들은 블록 공중합체의 하나 이상의 블록들에 대해 특정 친화도를 가진다.
- 상기 가이딩 패턴들의 표면은 상기 블록 공중합체의 하나 이상의 블록들에 비해 중성이다;
- 상기 블록 공중합체의 하나 이상의 블록들에 대한 조립 가이드(1)의 특정 친화도는 하나 이상의 호모폴리머들의 그래프팅에 의해 얻어진다; 또한,
- 상기 조립 가이드의 중성화는 랜덤 공중합체의 그래프팅에 의해 얻어진다.
본 발명에 따른 방법의 주요 구체예가 도 1a 내지 도 1g의 참조로서 후술될 것이다.
우선, 상기 방법은 도 1a로 표시되는 단계 F1을 포함하는데, 이들 단계 동안 조립 가이드 1이 기판 2의 표면 상에 형성된다. 상기 조립 가이드 1은 가이드의 상부 페이스 1a로부터 기판 2까지 연장되는 오프닝들 10을 포함한다. 이들 오프닝들 10은 가이딩 패턴들에 대응되는 데, 가이딩 패턴들내에서 블록 공중합체가 침적될 것이다.
상기 기판 2는 적어도 2개의 영역 20a 및 20b을 포함하며, 상기 영역들 상에 가이딩 패턴들 10이 분포된다. 상기 조립 가이드 1 내에 패턴들 10의 분포는 상기 가이드가 영역 20b 내에서 보다 영역 20a 내에서 오프닝 비율이 더 크도록 분포한다. 도 1a의 예시에서, 영역 20a 내에서 3개의 오프닝들을 보여주지만, 반면에 영역 20b는 단지 한 개가 보여지며, 모든 오프닝들 10은 실질적으로 동일한 치수를 가진다. 따라서, 영역 20b 보다 영역 20a 내에서 3배 이상의 패턴들을 형성하는 것이 바람직하다.
영역 20b와 같은 수의 오프닝들 10을 포함하는 영역 20a가 또한 가능하지만, 오프닝의 치수들은 영역 20b의 치수들보다 크다. 이 경우는 특히 동일한 기판 상에, 영역 20a 내에 있는 한 개의 오프닝 10 당 몇 개의 패턴들(예컨대 콘택 홀들) (콘택 증폭: contact multiplication) 및 영역 20b 내에 있는 한 개의 오프닝 당 단일 패턴(콘택 쉬링크: contact shrink)의 형태를 원할 때 이루어진다.
조립 가이드 1은 기판을 덮고 있으며, 하나 이상의 층들로 구성된 하드 마스크 중에 형성될 수 있다. 그리고 나서, 상기 마스크 내의 가이딩 패턴들 10이 이들 다른 층들의 에칭에 의해 얻어진다. 전형적으로 레진 층은 하드 마스크 상에 침적된 후 포토리소그래피 (예컨대 193 nm의 파장에서), 극 자외선(EUV) 리소그래피, 전자 빔(e-빔) 리소그래피 또는 다른 리소그래피 기술(나노 프린팅, 멀티플 노출 포토리소그래피 등) 수단에 의해 프린트된다. 그 후 상기 레진 내에서 프린트된 가이딩 패턴들은 에칭에 의해 하드 마스크 층들로 전달된다.
바람직하게는, 상기 하드 마스크는 상기 기판 2과 접촉하고 있는 제 1 탄소 층 11(스핀 온 카본: spin on carbon, SOC) 및 상기 탄소층 11상에 배열된 제 2 반사방지 층 12를 포함하는 이층 스택이다. 상기 반사방지층 12는 예컨대, 실리콘 풍부 코팅(실리콘 반사 방지 코팅: Silicon Anti-Reflective Coating”SiARC)이다. 이러한 이층 스택은 포토리소그래피 단계 동안, 특히 기판의 광학 굴절 인텍스를 적응시키고, 정상파(stationary waves) 발생을 피할 수 있도록 하여, 블록 공중합체의 에칭에 있어서 좋은 선택성을 갖도록 한다.
다양한 구체예에서(표시되지는 않음), 상기 조립 가이드는 기판상에 직접 배열된 레진층 중으로 형성될 수 있으며, 가이딩 패턴들은 후술하는 리소그래피 기술들, 예컨대, 포토리소그래피(레진 일부분의 노출 및 현상)의 수단에 의해 레진 내에 프린트된다. 이들 레진은 특히 네가티브 톤 현상 레지스트 레진일 수 있다. 그 후 용매가 상기 레진의 비-노출 영역을 제거하는 데 사용되는 반면, 상기 노출 영역은 기판 상에 남아있다.
전술에서 보듯이, 가이드 1의 가이딩 패턴들 10은 다른 형상들, 특히 정방형, 원형 또는 타원형을 가질 수 있으며, 다양한 반복 단계 또는 핏치들을 가져 콘택 홀들의 감소 및/또는 증폭 (콘택 쉬링크 및/또는 콘택 증폭)을 얻을 수 있다. 이들은 또한 라인들의 네트워크들을 형성할 수 있다. 가이드 1의 두께는, 즉 패턴들 10의 높이는, 유리하게는 5 nm 내지 1000nm, 전형적으로는 20 nm 내지 300 nm로 포함될 수 있다.
주요 구체예에서, 표면 준비 단계는 블록 공중합체의 선호하는 도메인 배열을 가지도록, 예컨대, 이들이 침적되는 표면에 수직이 되도록 수행될 수 있다. 이러한 선택적인 단계 F2는 도 1b에 표시된다.
3종류의 제조 모드가 3 타입의 배열을 얻기 위해 가능할 수 있다:
- 캐비티들 10의 표면 전체는 공중합체의 하나 이상의 블록들에 대해 특정 친화도를 가진다.
- 캐비티들 10의 측면들은 공중합체의 하나 이상의 블록들에 대해 특정 친화도를 가지며, 캐비티들 10의 바닥은 공중합체 블록들에 비해 중성적이다.
- 캐비티들 10의 표면 전체는 공중합체 블록들에 비해 중성적이다.
표면이 공중합체의 하나 이상 블록들에 대해 특정 친화도를 가지기 위해서, 그들 상에 하나이상의 적당한 호모폴리머들을 그래프팅하는 것이 가능하다. 표면 중성화는 랜덤 코폴리머를 그들의 부분에 대해 그래프팅함으로써 얻어질 수 있다. 도 2에 도시될 수 있듯이, 호모폴리머 또는 램덤 공중합체 층 3은 그리고 나서 가이딩 패턴들 10의 바닥 및/또는 측면 벽상으로 그래프팅된다. 그래프팅된 층 3은 전형적으로 2 nm 내지 20 nm 두께를 가진다. 상기 층 3의 그래프팅은 통상적으로 3개 단계에서 일어난다: 물질의 침적(호모폴리머 또는 랜덤 공중합체), 어닐링 및 세척(rinsing) 단계.
기판을 중성화하는 다른 방법들이 가능할 수 있으며 특히 플라즈마 처리, UV 처리, 이온 이식 또는 자기-조립 단층(SAM)의 침적에 의해 가능하다. 기판은 또한 공중합체 도메인의 선호하는 배열을 위해 선택될 수 있다. 따라서 중성화 층을 사용하는 것이 의무적인 것은 아니다.
도 1c의 단계 F3에서, 블록 공중합체 층 4는 조립 가이드 1 내에서 침적된다. 기판의 몇 개 영역들내에서 조립 가이드의 오프닝 비율의 차이는 선행기술의 방법 내에서, 상기 가이드 내부의 공중합체 층 두께에 있어서 차이를 유발한다.
역으로 도 1a 내지 1f의 방법에서, 상기 침적 조건은 블록 공중합체 층 4이 기판의 각각의 영역 20a, 20b 내에서 실질적으로 동일한 두께를 가지도록 선택된다. 이것은 상기 층 4가 조립 가이드 1을 넘어서 확장되는 것을 필요로 한다. 따라서 가이딩 패턴들 10은 전체가 채워질 뿐만 아니라 나아가 상기 블록 공중합체 층 4가 상기 가이드 1을 넘어 과도-두께 상태에 있다.
그러나, 통상적인 직접 자기조립 방법에서, 너무 높은 두께의 층을 침적하는 것은 피해지는 데, 이는 후술하겠지만, 가이드 외부의 블록 공중합체의 조립이 결점들의 배향을 유발하기 때문이다. 상기 층 4의 블록 공중합체는 2-블록 공중합체 (2개 모노머 A 및 B)이거나 또는 멀티-블록(2개 모노머 이상), 폴리머의 혼합물, 공중합체의 혼합물 또는 대신에 코폴리머 및 호모폴리머의 혼합물일 수 있다. 모든 모폴로지가 가능하며, 모노머의 블록들 사이의 비례에 따라, 예컨대 구형, 원통형, 지로이드, 라멜라등이 가능하다.
상기 층 4의 물질은 예컨대 스티렌 유도체(전형적으로 폴리스티렌, PS) 및 메타크릴레이트 유도체(전형적으로 폴리메틸메타크릴레이트, PMMA)를 포함하는 2-블록 공중합체이다. 30 중량%의 PMMA 및 70 중량%의 PS를 가진, PMMA의 도메인들은 조립 후에 PS 매트릭스(matrix) 내에서 포함되는 실린더 형태이다. 분명하게, 모노머들 사이의 다른 비례가 가능하여 다른 기하학(라멜라, 구형 등)의 도메인을 얻을 수 있다.
블록 공중합체 층의 침적은 바람직하게는 스핀 코팅에 의해 수행된다. 용매(예컨대, 톨루엔 또는 프로필렌 글리콜 모노메틸 에테르 아세테이트(PGMEA)) 및 공중합체 물질(예컨대,PS-b-PMMA)을 포함하는 용액이 상기 기판 위에 원심력에 의해 스프레드된다. 이러한 모드의 침적은 기판 2 상에 조립 가이드 1의 캐비티들에 의해 발생되는 것과 같이 표면 토포그래피를 레벨링(levelling)하는데 특히 적용된다.
스핀 코팅에 의해 표면 토포그래피의 평탄화는 수많은 연구들의 주제가 되어왔다. 특히, 논문 “Planarization of Substrate Topography by Spin Coating”J. Electrochem. Soc. 1987 volume 134, issue 8, 2030-2037], L. E. Stillwagon et al.“에서는 이들 평탄화 효율이, 채워지는 캐비티의 치수들(도 1c 폭 w 및 높이 h 참조), 침적되는 폴리머 필름의 두께(hf) 및 폴리머 점도에 의존적임을 보여주고 있다. E.Stillwagon 등에 따르면, 상기 표면은 상기 스핀 코팅기가 작동되는 동안, 모세관 힘이 원심력과 동일할 때 평평해질 수 있다. 따라서 캐비티의 임계 폭 Wc는 그 이하에서 폴리머 표면이 스핀 코팅 후에 즉시 평평해지는 것으로 정의된다. 이러한 임계 폭은 다음과 같다:
Figure 112015090161478-pat00001
여기에서 γ은 표면 장력, h는 캐비티 높이, ρ는 폴리머 밀도, ω는 기판의 회전 속도 및 r은 기판들 상의 캐비티의 방사상 위치이다.
따라서, 임계 폭 Wc 이하의 폭을 가지는 모든 캐비티들은 스핀 코팅에 의해 레벨링될 수 있다. 이들로부터 좁은 캐비티 (낮은 w)는 넓은 캐비티 (높은 w) 보다 레벨링에 있어서 더 쉽다는 결론을 가질 수 있다. 나아가 패턴들 10의 조밀한 필드(dense field)는 스핀 코팅동안 단일하고, 넓은 캐비티로서 고려될 수 있다. 도 1c의 조립 가이드 예시에서 상기 영역 20a의 3개의 패턴들은 충분히 서로 근접하여 단일 캐비티 치수들이 영역 20b의 패턴 10보다 2 배이상 큰 것으로 보여진다. 따라서, 영역 20b에서의 패턴과 같이 분리된 콘택들을 레벨링하는 것이 조밀한 필드의 패턴들(영역 20a) 보다 더 쉽다.
상기 식 (1)은 폴리머 물질의 점도를 고려한 것은 아니다. 이는 이들이 스핀 코팅기로 침적된 물질은 뉴튼 유체, 즉 유체 점도가 변형 속도 또는 시간에 따라 변하지 않는 유체로 가정하기 때문이다. L. E. Stillwagon등에 따르면,힘에 영향을 받는 폴리머 물질의 반응이 시간에 따라 스프레드 가능하다는 사실을 고려하여, 제 2 등식이 도입될 수 있다. 이 등식은 스핀 코팅기를 정지한 후 캐비티를 점성의 폴리머 물질로 완전히 채우는 데 필요한 시간 tp를 정의하며, 그 식은 다음과 같다:
Figure 112015090161478-pat00002
여기에서 ω는 기판의 회전 속도, η는 폴리머의 점도, γ는 표면 장력 및 hf는 기판 상에 침적된 폴리머 필름의 두께이다.
폴리머 물질의 점도가 높을수록 (높은 η), 대기 시간(waiting time) tp가 커진다. 더군다나, 대기 시간 tp는 침적된 층의 두께가 감소할 때 증가하는 것으로 알려져 있다. 따라서 스핀 코팅에 의해 높은 점성 물질을 가지고 평평한 박막을 얻는 것은 어렵다.
이들 논문의 교시 및 여기 출원 덕택에, 기판의 모든 영역상에서 실질적으로 동일한 두께를 가지고, 다른 오프닝 비율들을 갖는 20a 및 20b 을 포함하는 블록 공중합체 층 4를 형성하는 것이 가능하다. 블록 공중합체를 포함하는 용액의 점성은 실제 낮아서(용출(dissolution) 용매의 점성에 가깝다), 예컨대 1.3 cP이하이다. 나아가, 단계 F3에서 침적된 층 4의 두께는 선행 기술의 방법에서 보다 훨씬 더 커서(왜냐하면 가이드 1이 과도하기 때문), 상기 평탄 층 4가 스핀 코팅기를 정지한 후 거의 즉시 얻어질 수 있다.
기판 2 상에 침적된 공중합체 층 4의 두께는 조립 가이드 1의 두께에 비해 유리하게 1배 내지 2배 사이로 포함된다. 상기 침적 조건, 예컨대, 회전 속도,침적 용액 내의 블록 공중합체의 중량 퍼센트 및 회전 시간은 실험적으로 결정될 수 있다. 이는 가이드를 완전히 채우기 위해 요구되는 공중합체의 양이 기판 상에 형성되는 가이딩 패턴들 10의 갯수와 사이즈, 특히 이들의 높이에 의존하기 때문이다. 프로필로미터(profilometer)와 같은 다양한 모폴로지 측정 기술이 상기 층 4가 표면 상에서 평탄한지, 즉 모든 가이딩 패턴들 10이 채워졌는지를 체크가능하도록 한다. 이들 침적 조건들의 몇몇 예시들이 후술될 것이다.
침적된 블록 공중합체 두께 함수로 얻어지는 평탄화 정도가 연구되고 있다. 특히 논문 “A Parametric Study of Spin Coating over Topography”Ind. Eng. Chem. Res., Vol. 37, No. 6, pp. 2223-2227, 1998“가 있다. 도 1c의 단계 F3에서, 블록 공중합체 층 4의 평탄도(planarity)는 평탄화도가 50% 이상 및 바람직하게는 75% 이상일 때 만족하는 것으로 고려될 수 있다.
침적된 두께를 얻고 조절하기 위한 조건은 하기의 실험적인 법칙으로부터 결정될 수 있다:
- 주어진 점성에서, 회전 속도의 함수에 따른 폴리머 필름의 두께;
- 침적 용액 내에서 폴리머 농도 함수에 따른 상기 필름의 두께; 및
- 상기 용액 내에서 폴리머 농도의 함수에 따른 점도
이들 법칙은 논문 “Characteristics of resist films produced by spinning”J. Appl. Phys., Vol. 49, No.7, July 1978“개시로부터 얻을 수 있다.
도 1d는 단계 F3에서 상기 층의 침적 후, 블록 공중합체의 조립 단계 F4를 표시한다. 조립 후, 상기 공중합체 층의 2개 영역은 구별될 수 있다: 조립 가이드 1의 바닥에 위치한 4a 영역 및 영역 4a 상에 위치하고, 상기 조립 가이드 1 위에 공중합체 층 4의 과도-두께(over-thickness)에 실질적으로 대응하는 영역 4b.
영역 4b에서, 상기 공중합체의 도메인(여기에서 PS-b-PMMA)는 일반적으로 배향이 열악하다. PMMA 및 PS의 도메인들은 무작위로 배열될 수 있다. 예컨대, 혼합 배향 타입의 표면 결점들이 관찰, 즉 평행하게 배향된 PMMA 실린더들과 기판 2에 수직 배향된 혼합물이 관찰된다.
그러나, 놀랄만하게, PMMA 블록과 영역 4a 내에서 PS 블록의 도메인들은 올바르게 배향되고 있다. 전술한 공중합체 예시를 가진 PMMA 도메인들은 기판 2에 수직인 실린더들 41의 형태이고, 각각의 실린더 41은 폴리스티렌 매트릭스 42에 의해 둘러쌓여있다.
도 1d에 도시되어 있듯이, 조직화된 영역 4a의 상부 페이스는 조립 가이드 1의 표면(기준 표면 1a)에 대응하지 않을 수 있다. 예컨대, 125 nm 두께의 SiARC/SOC 스택 중으로 형성된 조립 가이드에서, PS-b-PMMA 공중합체 층의 조직화된 영역 4a는 70 nm 두께에 도달할 것이다.
바람직하게, 상기 블록들의 자기 조립은 가열 처리 또는 어닐링 수단에 의해 수행된다. 어닐링 온도 및 시간은 공중합체 층 4의 두께의 함수로서 유리하게 최적화된다. 상기 층 4가 두꺼울수록 어닐링 시간이 길어지며 및/또는 어닐링 온도는 높아진다. 예컨대, 약 50 nm의 층 두께에서, 250 °에서 2분의 어닐링이, 약 35nm의 주기의 PS-b-PMMA 공중합체의 경우에 수행될 수 있다. 상기 블록 공중합체의 조립은 택일적으로 자외선 처리에 의해 또는 가열 처리 보다는 용매 어닐링으로 불리는 처리에 의해 또는 대신 이들 2개의 기술의 조합에 의해 또는 대신 당업자에게 알려진 다른 기술에 의해 택일적으로 얻어질 수 있다.
도 1e의 단계 F5는 상기 가이드 1 내에 위치한 조직화된 영역 4a에 도달할 때까지, 조립 가이드 1의 표면상에 위치된 공중합체 층의 영역 4b를 에칭하는 단계이다. 이러한 에칭은 와이퍼 상에 방향성을 가지고 균일한 방식으로 수행되는 데, 시닝된 상기 공중합체 층이 상기 기판 2의 모든 지점에서 동일한 두께를 가지고, 이에 따라 영역 20a 및 20b 내에서, 가이딩 패턴들 10의 분포 및/또는 치수들이 달라진다. 예컨대, 이방성(anisotropic)에칭이 수행될 수 있다.
단계 F5에서, 블록 공중합체 4층의 시닝단계는 화학적 기계적 평탄화 (chemical mechanical planarization : CMP)에 의해 수행된다.
다양한 구체예에서, 공중합체 층 4의 시닝단계는 플라즈마 에칭에 의해 수행된다. SiARC 층 12는 에칭 정지 층으로서 유리하게 작용할 수 있다. 따라서, 시닝을 더 잘 조절하고 가이딩 패턴들 10의 악화를 더 잘 회피할 수 있도록 한다. 가이드가 정지층으로서 사용될 수 없는 집적(integration)의 경우(예컨대, 레진 가이드), 블록 공중합체 침적단계 전에, 예컨대, 가이드를 만드는 레진을 밀집화하거나 또는 산화물을 가이드상으로 침적함으로써, 이들 정지층을 형성하는 것이 가능하다. 산화물 침적은 침적 온도의 견지에서 가이드를 만드는 물질과 양립되도록, 다른 침적 기술들(PECVD, ALD, PEALD 등)에 의해 수행될 수 있다. 예시적인 방법으로 실리콘 다이옥사이드 SiO2층은 PEALD(Plasma-Enhanced Atomic Layer Deposition)에 의해 50°에서 레진 가이드 상으로 침적되거나 또는 가이드 레진이 5m Torr 압력 및 1200 W 전력(power)에서 HBr 플라즈마 (100sccm)에 의해 50초 동안 조밀화될 수 있다. 상기 산화물은 쉽게 통합가능한(integratable) 물질이지만 폴리머 시닝에서 정지 층 역할을 하는 다른 모든 물질로 대체될 수 있으며, 이들의 침적은 상기 가이드와 상용성이 있다.
블록 공중합체의 에칭에 사용될 수 있는 기체들은 예컨대, O2, CO, CO2, H2, N2 등이다. 이들 기체들은 서로 조합될 수 있다. 예컨대, Ar/O2, Ar/N2, He/O2 등이다. 또는 다른 불활성 가스(예컨대, Ar/O2, Ar/N2, He/O2 등), 폴리머화 기체들(예컨대, CH4/O2와 같은 탄소가스), 또는 불소화 기체들(예컨대, CxFy/O2, CHxFy/O2, CxFy/H2, CHxFy/H2 등)과 조합할 수 있다. 몇가지 타입의 기체 혼합물이 또한 사용될 수 있으며, 다른 가스 화학종들과도 조합가능하다: CxFy, SF6 등.
예컨대, 상기 플라즈마는 10 mTorr, 220 W 전력, 100 V 분극 전압에서 Ar/O2 기체 혼합물로부터 생성된다. 산소 양은 혼합물의 9% 내지 100 %로 표시된다. 따라서 PS-b-PMMA 공중합체를 SiARC에 비해 선택적으로 에칭할 수 있다(그리고 나서, 20 이상의 선택도, 예컨대 40 이상이 달성될 수 있다).
화학적 기계적 평탄화와 달리, 플라즈마 에칭은 조립 가이드 1를 악화시키지 않고 폴리머를 에칭하는 장점을 가진다. 사실, 블록 공중합체의 조직화된 영역 4a가 가이드 1 내에 있으면, 블록 공중합체가 바람직한 두께, 예컨대, 가이드 내에 70 nm에 도달할 때, 동시에 화학적 기계적 평탄화가 가이드에 평탄화의 영향을 미친다. 반대로, 플라즈마 에칭 방법은 조립 가이드를 접촉하지 않은 상태로 놔 둘 수 있다. 왜냐하면, 이는 조립 가이드를 구성하는 물질에 비해 큰 선택도를 가지기 때문이다.
마지막으로, 다른 택일적인 구체예에서, 공중합체 시닝은 자외선 노출 보조 또는 보조없이 습윤(wet) 방법에 의해 수행된다. 블록 공중합체를 에칭할 수 있는 액체 용액은 용매들이며, PGMEA, 톨루엔 및 시클로헥산이다. 선택된 용액은 조립 가이드를 에칭하지 않는다. 가이드내 남아있는 블록 공중합체의 시닝 및 두께를 최적으로 조절하기 위해, 공중합체 층의 두께는 N2, CH4, CO, H2, CxFy, CxHy, CHxFy등 또는 이들 기체들의 조합 (예컨대, Ar/H2, He/CH4)을 사용한 플라즈마에 의해 미리 변형될 수 있다. 그리고나서, 이들 플라즈마 변형된 부분은 습윤 방법에 의해 제거되고, 비변형된 부분만이 가이드 내에서 남아있게 된다. 예컨대, 화학적 개질(modification) 플라즈마는 10m Torr 압력하에서, 500 W 및 300 V 분극 전압하에서 Ar 기체로부터 발생된다.
또한, 가이드 내에 남아있는 블록 공중합체의 시닝 및 두께를 최적으로 조절하기 위해, 몇 가지 플라즈마 에칭 및 습윤 에칭 단계를 교대로 수행하여 공중합체 층의 정확한 에칭을 가질 수 있다. 이러한 접근은 새로운 ALE (Atomic Layer Etching) 에칭 기술들의 원리를 도입한 것으로, 이들은 플라즈마 에칭/침적 사이클 또는 플라즈마/습윤 에칭 사이클, 펄스 기체 사용 또는 플라즈마 에칭 동안 RF 볼트 사용에 의존한다. 이들 모든 기술은 시닝 단계에서 사용되어 가이드 내에 남아있는 블록 공중합체의 에칭된 두께를 더 잘 조절하도록 한다.
특히 플라즈마 에칭에 의한 시닝의 경우, 블록 공중합체의 조립을 상기 층 4의 시닝 단계 이전에 수행, 및 이후가 아닐 때, 수행하는 것이 바람직하다. 왜냐하면 스피닝 단계는 공중합체의 2개의 상들 중 하나를 변경할 수 있고, 이들 2개의 상들의 분리를 어렵게 하기 때문이다.
그리고 나서, 상기 방법은 조립된 블록 공중합체 층의 상들, 여기에서 PMMA 실리더들 41 중 하나를 제거하는 단계 F6(도 1F 참조)를 포함한다. 이를 위해 상기 블록 공중합체의 남아있는 영역 4a는 99% 농축된 아세트산 내에서 10분 동안 침지될 수 있다. 또한 이전 UV 노출이 수행될 수 있다.
그리고 나서, 패턴들 43은 상기 공중합체의 유일한 나머지 상, 폴리스티렌으로만 구성된 잔여층 42 내에서 얻어진다. 이들 제 2 패턴들 43의 해상도는 매우 높다. 이는 PMMA의 도메인과 동일한 크기를 갖기 때문이다.
바람직하게는, PMMA의 실린더들의 제거(단계 F6)는 상기 공중합체 층의 시닝 (단계 F5)때와 동일한 플라즈마 에칭 장치 내에서 수행된다.
제 1 전략은 양 단계를 동시에 수행하는 데, 하기와 같은 기체 혼합물을 가진 단일 플라즈마를 사용한다(반응성 기체/불활성 기체 또는 반응성 기체/폴리머화 기체). 예컨대, Ar/O2, CxFy, SF6, N2/H2, CO/O2, CO/H2, CH4/O2, CxFy/O2, CHxFy/O2, CxFy/H2, CHxFy/H2 및 CxHy/H2 등이다. 동일한 플라즈마를 가지고 양 단계를 수행하기 위해서는 이들 에칭 동안 폴리스티렌 및 PMMA 사이에 선택도가 1 내지 5 사이가 유리할 것이다.
제 2 전략은 동일한 장비 내에서 몇 개의 연속적인 에칭 단계를 수행하는 것이다. 2개의 다른 단계들 사이의 다른 에칭의 화학적 특성에 따라, 우선 블록 공중합체 층을 시닝한 후, 다음으로 PS에 대해 선택적으로 PMMA를 제거하는 것이다. 하나의 예시로, 시닝 단계는 CF4 플라즈마를 사용(PMMA 및 PS 사이에 선택도 없음)한 후, CO/O2 플라즈마를 사용(선택도 PMMA/PS>10)해서 PMMA를 제거하여, 플라즈마 에칭에 의해 시닝 및 PMMA 제거룰 독립적으로 조절가능하게 한다. 또한, 적어도 2개의 플라즈마의 교대는 즉 연속적인 에칭 사이클들을 수행(예컨대, Ar, Ar/O2, Ar 등 또는 CF4, CO/H2, CF4 등 또는 CO,CO/H2,CO등)하므로써, 이들 조절을 추가적으로 개선하기 위해 수행될 수 있다.
비록 이들 접근이 덜 유리할지라도, 2개 단계 F5 및 F6는 2개의 다른 도구들을 사용할 수 있다. 공중합체 층의 시닝 단계는 SiARC, PMMA 또는 PS에 대한 선택도 없는 플라즈마를 가지고, 특히 불소화된 화학종들(예컨대, CF4)을 사용해서 수행될 수 있지만, 반면에 PMMA의 제거는 플라즈마 에칭 이외의 방법들 예컨대 습윤 방법에 의해 수행된다.
마지막으로, 도 1g의 단계 F7에서, 폴리스티렌 층 42내의 패턴들 43이 아래에 있는 기판 2내로 전달된다. 바람직한 패턴들 21(바이어스를 형성하는 콘택 홀, 금속 라인을 형성하는 트렌치 등)이 그리고 나서 기판 2의 표면 상에서 얻어진다. 이들 전달은 폴리스티렌 층 42 및 조립 가이드 1을 에칭 마스크로서 사용한다. 즉, 홀 43에 직접 연결되어 위치한 기판 2의 부분들만이 그리고 나서 제거되어, 상기 가이드의 오프닝들의 레벨 수준에서 에칭된 기판 2만이 보존된다.
약 125 nm 높이 및 다양한 오프닝 비율을 갖는 조립 가이드를 가진 기판 상에서 테스트들이 수행되었다. 고려되는 가이딩 패턴들은 단일 사이즈 실린더들이다. 오프닝 비율(따라서 여기에서는 패턴 밀도 (
Figure 112015090161478-pat00003
)여기에서 CD는 상기 실린더들의 직경, d는 2개의 연속 실린더들간의 거리)와 등가이며. )은 기판의 면적에 따라(예컨대, 2 ㎛ x 2 ㎛의 동일한 필드상에 분포된 1, 4, 또는 16 가이딩 패턴들), 각각 0.01, 0.04 또는 0.2와 같다.
이들 테스트들에서, 스핀 코팅에 의한 공중합체의 다른 침적 조건이 가능하다:
테스트 1번 조건: 약 2000 rpm의 회전속도, 침적 용액 내 0.5 중량% 공중합체 및 약 20초의 회전 시간;
테스트 2번 조건: 약 1000 rpm의 회전속도, 침적 용액 내 1.5 중량% 공중합체 및 약 20초의 회전 시간; 및 테스트 3번 조건: 약 1000 rpm의 회전속도, 침적 용액 내 3 중량% 공중합체 및 약 20초의 회전 시간.
비교를 위해, 동일한 공중합체를 가이딩 패턴들 없이 기준 기판들상에 동일한 침적 조건으로 스프레드하여, 토포그래피 없는 표면상에 등가(equivalent) 두께의 공중합체를 측정하였다.
테스트 1번의 조건에서, 공중합체 층의 등가 두께(예컨대 타원계측기에 의해 기준면 상에서 측정가능한)는 약 12 nm이다. 조립 가이드를 가진 기판 상에, 주사전자 현미경으로 관찰한 바, 어떤 가이딩 패턴들은 공중합체 물질에 의해 완전히 채워지지는 않는다. 따라서, 공중합체의 침적된 양이 불충분하고 평편 층은 달성되지 않았다.
제 1 테스트는 공지기술의 방법(여기에는 어떠한 평탄화 단계, 또는 시닝 단계가 없다)에 따른 패턴들을 얻기 위한 조건들을 반영한다. 조립 후 가이드 내에서 얻어진 두께 값들은 가이딩 패턴들의 밀도에 따라 다르다: 전형적으로 0.01 밀도를 가진 패턴은 120 nm, 0.04 밀도 패턴은 120 nm, 및 0.2 밀도 패턴은 50nm이다(AFM 측정치).
테스트 2번 조건에서, 공중합체 층의 등가 두께는 약 50 nm이며, 모든 가이딩 패턴들은 블록 공중합체에 의해 전체가 커버되고 있다. Ar/O2 플라즈마에 의한 시닝 단계는 스핀 코팅 및 공중합체 조립 단계를 뒤따른다. 시닝 단계는 가이드의 표면(예컨대, SiARC 층)에 도달하기 위해 약 20초의 에칭의 제 1단계 및 공중합체 층의 조직화된 일부분에 도달하기 위해 약 5초의 과도-에칭(over-etching)이라 불리는 제 2 단계를 포함한다.
조립 및 시닝 단계 후, 상기 가이드 내에서 조립된 블록 공중합체 층은 110 nm 두께를 가지며, 여기에서 상기 가이딩 패턴들의 밀도는 0.01과 같고, 100 nm 두께를 가지는 경우, 밀도는 0.04와 같고, 85 nm 두께를 가지는 경우, 밀도는 0.2와 같다(AFM 측정치)
마지막으로 테스트 3번 조건에서, 공중합체 층의 등가 두께는 약 120 nm이다. 또한 모든 패턴들은 블록 공중합체 물질에 의해 매몰된다(buried). 조립 단계 후 시닝 단계 적용은, 하기의 2개의 에칭 단계의 기간에 관한 것을 제외하고는 전술한 테스트 2번과 동일하다: 약 46초의 제 1단계 및 약 12초의 과도-에칭의 제 2 단계. AFM 이미지로부터, 조립 및 시닝 후에 블록 공중합체 층의 두께가 즉, 가이딩 패턴의 밀도와 상관없이, 조립 가이드의 모든 면적에서 동일한 것이 주목될 수 있다. 두께는 70nm와 거의 동일하다.
도 2는 전술한 테스트들의 결과를 함께 그래프 그룹화한 것이다. 도 2는 가이딩 패턴들의 밀도에 따른, 조립 가이드 내의 블록 공중합체의 두께 차이를 보여준다(예컨대, 가장 조밀한 패턴들-밀도 =0.2내에서 얻어진 가장 낮은 두께 %). 상부 커브는 테스트 1번에 대응, 즉 스핀 코팅(평탄화 없는)의 전통적인 조건이다. 나머지 2개 커브들은 테스트 2번 및 3번에 대응되며, 이들은 도 1c 및 도 1e(평탄화 및 시닝)의 단계를 적용한다.
이들 그래프에 따르면, 본 발명에 따른 방법 덕분에 다양한 밀도의 조립 가이드 내에서 두께 차이가 상당한 정도로 제한되는 것을 알 수 있다. 실제, 등가의 50 nm 두께 층을 침적시킴에 의해, 가이드 내의 두께 차이는 30 %에 불과(중간 커브)하지만, 선행 기술의 방법에서는 70%에 이른다(상부 커브). 등가의 120 nm 두께 층을 침적시킴에 의해, 균일한 두께(예컨대, 차이 0)에 도달할 수 있다. 평탄화 및 시닝 단계의 조합 덕택에 얻어진 이러한 두께의 균일성은 최소한의 결점(누락되거나 또는 과도-에칭된 콘택들)을 가지면서도, 조밀한 콘택 홀들 뿐만 아니라 분리된 콘택 홀들을 에칭에 의해서 수송 가능하게 할 것이다.
등가 두께 50 nm 커브 및 등가 두께 120 nm 커브 사이의 차이는 더 좋은 평탄화가 제 2 경우 (더 높은 두께; 참조 식 No. 2)에서 얻어진다는 사실에 의해 설명될 수 있다. 그럼에도 불구하고, 전술한 검토와 같이, 조립된 공중합체의 최종 두께에서 확실한 개선이 50 nm로부터도 이미 확인된다(또한 패턴들의 후속 전달 단계에서). 결론적으로, 침적 조건들은 등가 두께 50 nm 이상 및 바람직하게는 120 nm 이상을 가진 블록 공중합체 층을 침적시키기 위해 선택될 수 있다.
도 3a에 도시된 바와 같이, 선행기술에 따라 패턴을 만드는 방법은 스핀 코팅 후, 동일한 필드의 중심에서 보다 패턴 필드 100의 엣지들 상에서 공중합체 두께가 더 높은데, 이는 가이딩 패턴들 10의 밀도가 국소적인 파괴가 존재하기 때문이다(여기서 밀도는 필드 100에 걸쳐서 0 까지 갑자기 떨어진다). 그리고, 두께에서 이러한 차이는 통상적으로 필드 100의 엣지에서 바람직하지 않은 패턴들의 외형을 유발한다. 반대로, 도 3b에서, 도 1e의 시닝 단계 후에 얻어진 두께는 패턴 필드 100의 중심부 뿐만 아니라 이들의 엣지들에서 균일하다. 따라서 본 발명에 따른 방법은 이러한 엣지 효과가 없는 장점을 가진다.
당연히, 본 발명에 따른 패턴을 만드는 방법은 도 1a 내지 도 1g 에서 참조로서 설명될 뿐 이러한 구체예에 한정되지 않으며 다양한 변형이 가능할 수 있다.
예컨대, 단계 F3(도 1c)에서 블록 공중합체의 스프레딩은 스핀 코팅이외에 다른 방법, 예컨대, 화학증착 침적(CVD) 또는 당업계의 공지 기술에 의해 얻어질 수 있다.
비록 이러한 해결책이 덜 유리할지라도, 조립되기 전에 블록 공중합체 층의 시닝을 수행하는 것이 가능하다. 이러한 경우, 블록 공중합체 층의 두께는, 블록 공중합체의 앞으로 조직화될 부분에 대응되는 두께에 도달 할 때까지, 감소된다. 전술한 테스트들은 공중합체의 조직화된 부분이 어느 이하의 높이로 위치될지 결정가능하게 하고, 따라서 얼마나 깊이 공중합체 층을 시닝해야 하는지 결정가능하게 할 것이다.
또한 시닝 단계는 2개의 단계 내에서 제공될 수 있으며, 상기 단계들은 연속되거나 또는 블록 공중합체의 조립 단계에 의해 적절히 분리될 수 있다. 즉, 이들 단계들의 제 1 단계는 블록 공중합체의 조립 전에 이루어질 수 있으며, 제 2 단계는 조립 후에 이루어질 수 있다. 예컨대, 공격적인 (aggresssive) 에칭 기술은 제 1 단계 동안 거친(rough) 공중합체 층을 얻기 위해 사용될 것이며, 제 2단계에서는 덜 공격적인 에칭 기술이 보다 개선된 표면 상태(예컨대, 더 매끄러운 (smoother)를 박막 공중합체를 얻기 위해 사용될 것이다. 나아가 전술한 다른 시닝 모드들(CMP,플라즈마 에칭, 습윤 에칭)은 조합가능, 예컨대, 제 1 단계에서 CMP 및 제 2 단계에서 플라즈마 에칭이 가능하다.
나아가 전술한 물질 이외의 물질이 사용가능하며, 특히 블록 공중합체 층 예컨대 PS-b-PLA 층에 가능하다: 폴리스티렌-블록-폴리락트산, PS-b-PEO: 폴리스티렌-블록-폴리에틸렌 옥사이드, PS-b-PDMS: 폴리스티렌-블록-폴리디메틸실록산, PS-b-PMMA-b-PEO: 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌 옥사이드, PS-b-P2VP: 폴리스티렌-블록-폴리(2 비닐피리딘). 유사하게, 조립 가이드가 그 안에서 형성되는 하드 마스크는 SiARC/SOC 스택 보다는 티타늄 나이트라이드 (TiN), 실리콘 나?易瓚絹? (SiN) 및/또는 실리콘 디옥사이드 (SiO2)로 만들어질 수 있다. 하드 마스크 층들의 수와 두께는 또한 블록 공중합체의 성질 및 사용된 에칭 기술들에 따라 차이가 있다. 나아가, 레진 마스크 내에서 직접 블록 공중합체의 통합(integration)이 또한 가능할 수 있다.
마지막으로, 상술한 평탄화 및 시닝 단계들은, 기판이 블록 공중합체의 조립을 가능하게 하는 토포그래피- 약간의 차이(5 nm 보다 큰)를 가지는 한- 그라포-에피택시 및 화학적-에피택시를 조합하여 혼성 통합형태로 수행될 수 있다.

Claims (17)

  1. 하기의 단계를 포함하는 블록 공중합체 자기 조립에 의해 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법:
    상기 기판의 제 1 및 제 2 영역 (20a, 20b)상에 조립 가이드(1)를 형성하는 단계(F1), 상기 조립 가이드는 기준 표면(1a)과 비교하여, 제 1 영역 (20a)이 제 2 영역(20b) 보다 더 큰 오프닝 비율(opening ratio)를 갖는 오프닝들(10)을 가지며;
    블록 공중합체 층 (4)이 상기 조립 가이드 (1)를 완전히 채우고, 상기 기준 표면 (1a) 상에 과도-두께(over-thickness)를 형성하도록, 상기 기판 (2) 상에 블록 공중합체 층 (4)을 침적하는 단계(F3),
    상기 블록 공중합체를 조립(assembling) 하는 단계(F4), 상기 조립 단계에 의해, 상기 조립 가이드 (1)의 오프닝들 (10) 내에 상기 블록 공중합체 층의 조직화된 부분(4a)이 만들어지며;
    상기 블록 공중합체의 조립 후, 블록 공중합체 층의 조직화된 부분(4a)에 대응되는 두께에 도달할 때까지, 상기 블록 공중합체 층 (4)을 균일하게 시닝(thinning)하는 단계(F5),
    상기 조립된 블록 공중합체의 상들(41) 중 하나를 제거하는 단계(F6), 상기 제거 단계에 의해 복수의 초기 패턴들(43)이 상기 블록 공중합체 층(42)내로 연장되며; 및
    상기 최종 패턴들(21)을 형성하기 위해, 상기 블록 공중합체 층 (42)의 초기 패턴들(43)을 상기 기판 (2)으로 전달(transfer)하는 단계(F7).
  2. 제 1항에 있어서, 상기 블록 공중합체 층(4)의 상기 침적 단계(F3)는 스핀 코팅에 의해 수행되는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 블록 공중합체는 적어도 하나의 스티렌 유도체 및 하나의 메타크릴레이트 유도체를 포함하는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  4. 제 1항 또는 제 2항에 있어서, 상기 블록 공중합체 층(4)의 시닝 단계 (F5)는 플라즈마 에칭에 의해 수행되는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  5. 제 4항에 있어서, 상기 블록 공중합체 층(4)의 시닝 단계(F5) 및 상기 조립된 블록 공중합체의 상들 (41) 중 하나를 제거하는 단계(F6)는 동일한 플라즈마 에칭 장치 내에서 수행되는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  6. 삭제
  7. 제 5항에 있어서, 상기 상기 블록 공중합체 층(4)의 시닝 단계 (F5) 및 상기 조립된 블록 공중합체의 상들 (41) 중 하나를 제거하는 단계(F6)는 다른 타입의 플라즈마들을 연속 단계로 사용하거나 또는 적어도 2개의 플라즈마들을 교대로 사용해서 수행되는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  8. 제 1항 또는 제 2항에 있어서, 상기 공중합체 층(4)의 시닝 단계는 화학적 기계적 평탄화(planarization)에 의해 수행되는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  9. 제 1항 또는 제 2항에 있어서, 상기 조립 가이드 (1)는 상기 기판 (2) 상에 배열된 마스크 중으로 형성되고, 포토리소그래피 및/또는 에칭에 의해 텍스쳐되는 것(textured)을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  10. 제 9항에 있어서, 상기 마스크는 상기 기판 (2)에 접촉하는 제 1 탄소 층(11) 및 상기 제 1 탄소 층(11) 상에 배열된 제 2 반사 방지 실리콘 풍부 층(12)을 포함하고, 상기 반사 방지 실리콘 풍부 층(12)는 상기 조립된 블록 공중합체 층의 시닝 단계(F5) 동안, 정지층(stop layer)으로서 작용하는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  11. 제 1항 또는 제 2항에 있어서, 상기 조립 가이드(1)는 상기 기판 (2)의 제 1 및 제 2 영역(20a, 20b) 사이에 분포된 가이딩 패턴들(10)을 형성하는 복수의 오프닝들을 포함하는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  12. 제 11항에 있어서, 상기 가이딩 패턴(10)은 5 nm 내지 1000 nm로 포함되는 높이를 가지는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  13. 제 11항에 있어서, 상기 가이딩 패턴들(10)의 표면은 상기 하나 이상의 블록 공중합체 블록들에 대해 특정 친화도(affinity)를 가지는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  14. 제 11항에 있어서, 상기 가이딩 패턴들(10)의 바닥(bottom)은 상기 블록 공중합체의 블록들에 비해 중성(netural)이며, 여기에서 상기 가이딩 패턴들(10)의 측면들은 블록 공중합체의 하나이상의 블록들에 대해 특정 친화도를 가지는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  15. 제 11항에 있어서, 상기 가이딩 패턴들(10)의 표면은 상기 블록 공중합체의 블록들에 비해 중성인 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  16. 제 13항에 있어서, 상기 블록 공중합체의 하나 이상의 블록들에 대한 조립 가이드(1)의 특정 친화도는 하나 이상의 호모폴리머들의 그래프팅에 의해 얻어지는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
  17. 제 14항에 있어서, 상기 조립 가이드 (1)의 중성화는 랜덤 공중합체의 그래프팅에 의해 얻어지는 것을 특징으로 하는 기판 (2) 표면 상에 최종 패턴 (21)을 제조하기 위한 방법.
KR1020150131079A 2014-09-16 2015-09-16 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법 KR102497635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1458748 2014-09-16
FR1458748A FR3025937B1 (fr) 2014-09-16 2014-09-16 Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat

Publications (2)

Publication Number Publication Date
KR20160032702A KR20160032702A (ko) 2016-03-24
KR102497635B1 true KR102497635B1 (ko) 2023-02-08

Family

ID=51842615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131079A KR102497635B1 (ko) 2014-09-16 2015-09-16 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법

Country Status (6)

Country Link
US (1) US9535329B2 (ko)
EP (1) EP2998981B1 (ko)
JP (1) JP6735544B2 (ko)
KR (1) KR102497635B1 (ko)
FR (1) FR3025937B1 (ko)
TW (1) TWI678598B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723052B (zh) * 2015-10-23 2021-04-01 日商東京威力科創股份有限公司 基板處理方法、程式及電腦記憶媒體
US10366890B2 (en) * 2016-05-23 2019-07-30 Tokyo Electron Limited Method for patterning a substrate using a layer with multiple materials
FR3051965A1 (fr) 2016-05-27 2017-12-01 Commissariat Energie Atomique Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051966B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051964B1 (fr) 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3056334B1 (fr) 2016-09-22 2018-09-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour augmenter la contrainte dans une region semi-conductrice destinee a former un canal de transistor
FR3057991B1 (fr) * 2016-10-21 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un guide d’assemblage fonctionnalise
US10825683B2 (en) * 2017-06-07 2020-11-03 Imec Vzw Directed self-assembly of block copolymers
KR102277770B1 (ko) * 2017-07-14 2021-07-15 주식회사 엘지화학 블록 공중합체 막의 평탄화 방법 및 패턴 형성 방법
FR3069339B1 (fr) * 2017-07-21 2021-05-14 Arkema France Procede de controle de l'orientation des nano-domaines d'un copolymere a blocs
FR3069340A1 (fr) * 2017-07-21 2019-01-25 Arkema France Procede de controle de l'orientation des nano-domaines d'un copolymere a blocs
JP7027674B2 (ja) * 2017-09-13 2022-03-02 エルジー・ケム・リミテッド パターン化基板の製造方法
KR102522250B1 (ko) * 2018-08-16 2023-04-17 주식회사 엘지화학 기판의 제조 방법
JP2020119929A (ja) 2019-01-21 2020-08-06 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182402A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Sub-lithographic interconnect patterning using self-assembling polymers
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー， インク． サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014022550A (ja) * 2012-07-18 2014-02-03 Toshiba Corp パターン形成方法
JP2014070154A (ja) * 2012-09-28 2014-04-21 Fujifilm Corp パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及びパターン
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673266B2 (ja) * 2006-08-03 2011-04-20 日本電信電話株式会社 パターン形成方法及びモールド
JP5537400B2 (ja) * 2010-12-22 2014-07-02 株式会社東芝 パターン形成方法及び装置
JP5979660B2 (ja) * 2012-02-09 2016-08-24 東京応化工業株式会社 コンタクトホールパターンの形成方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP5856550B2 (ja) * 2012-08-21 2016-02-09 株式会社東芝 パターン形成方法
JP2014090029A (ja) * 2012-10-29 2014-05-15 Panasonic Corp パターン形成方法及びフォトマスク
KR101993255B1 (ko) * 2013-01-07 2019-06-26 삼성전자주식회사 콘택 홀 형성 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080182402A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Sub-lithographic interconnect patterning using self-assembling polymers
JP2010522643A (ja) * 2007-02-08 2010-07-08 マイクロン テクノロジー， インク． サブリソグラフィックパターニングのためにブロック共重合体自己集合を使用する方法
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014022550A (ja) * 2012-07-18 2014-02-03 Toshiba Corp パターン形成方法
JP2014070154A (ja) * 2012-09-28 2014-04-21 Fujifilm Corp パターン形成用自己組織化組成物、それを用いたブロックコポリマーの自己組織化によるパターン形成方法、及びパターン
JP2014135313A (ja) * 2013-01-08 2014-07-24 Dainippon Printing Co Ltd インプリントモールドの製造方法

Also Published As

Publication number Publication date
TW201621469A (zh) 2016-06-16
US20160077439A1 (en) 2016-03-17
TWI678598B (zh) 2019-12-01
EP2998981A1 (fr) 2016-03-23
FR3025937A1 (fr) 2016-03-18
FR3025937B1 (fr) 2017-11-24
US9535329B2 (en) 2017-01-03
JP6735544B2 (ja) 2020-08-05
EP2998981B1 (fr) 2018-01-31
JP2016105455A (ja) 2016-06-09
KR20160032702A (ko) 2016-03-24

Similar Documents

Publication Publication Date Title
KR102497635B1 (ko) 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
GB2547121B (en) Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
US8771929B2 (en) Tone inversion of self-assembled self-aligned structures
US9552988B2 (en) Tone inverted directed self-assembly (DSA) fin patterning
JP7340331B2 (ja) 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
US10081740B2 (en) Directed self-assembly
EP3062334B1 (en) Method for patterning an underlying layer
US10784108B2 (en) Method for forming a functionalised assembly guide
US20210088897A1 (en) Method for forming a chemical guiding structure on a substrate and chemoepitaxy method
US10928725B2 (en) Method for the directed self-assembly of a block copolymer by graphoepitaxy
KR20220020834A (ko) 반도체 디바이스의 평탄화

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right