JP2014022550A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2014022550A
JP2014022550A JP2012159555A JP2012159555A JP2014022550A JP 2014022550 A JP2014022550 A JP 2014022550A JP 2012159555 A JP2012159555 A JP 2012159555A JP 2012159555 A JP2012159555 A JP 2012159555A JP 2014022550 A JP2014022550 A JP 2014022550A
Authority
JP
Japan
Prior art keywords
pattern
polymer
lower layer
region
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012159555A
Other languages
English (en)
Other versions
JP5902573B2 (ja
Inventor
Yuriko Kiyono
野 由里子 清
Hirokazu Kato
藤 寛 和 加
Hiroki Yonemitsuru
満 広 樹 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012159555A priority Critical patent/JP5902573B2/ja
Priority to US13/754,153 priority patent/US8920664B2/en
Priority to TW102107107A priority patent/TWI479537B/zh
Publication of JP2014022550A publication Critical patent/JP2014022550A/ja
Application granted granted Critical
Publication of JP5902573B2 publication Critical patent/JP5902573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/14—Surface shaping of articles, e.g. embossing; Apparatus therefor by plasma treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】物理ガイドにパターン疎密差がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成できるパターン形成方法を提供する。
【解決手段】本実施形態によれば、パターン形成方法は、下層膜上の第１領域に第１所定パターンを含み、第２領域に第２所定パターン及びダミーパターンを含む物理ガイドを形成する工程と、前記物理ガイド内にブロックポリマーを形成する工程と、前記ブロックポリマーをミクロ相分離させ、第１ポリマー部及び第２ポリマー部を有するパターンを形成する工程と、前記第２ポリマー部を除去してホールパターンを形成する工程と、前記物理ガイド及び前記第１ポリマー部をマスクとして前記下層膜を加工する工程と、を備える。前記下層膜を加工する工程では、前記ダミーパターンにおける前記ホールパターンの形状は前記下層膜に転写されない。
【選択図】図７

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化（DSA: Directed Self-assembly）の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
ＤＳＡを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド（grapho-epitaxy）と、ＤＳＡ材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド（chemical-epitaxy）とが知られている。
例えば、被加工膜上にレジスト膜を形成し、光リソグラフィによりこのレジスト膜に物理ガイドとなるホールパターンを形成する。そして、ホールパターン内に埋め込まれるようにブロックコポリマーを塗布して加熱する。これにより、ブロックコポリマーが、ホールパターンの側壁に沿って形成される第１ポリマー部と、ホールパターンの中心部に形成される第２ポリマー部とにミクロ相分離する。その後、酸素プラズマを照射して第２ポリマー部を選択的に除去することで、光リソグラフィによりレジスト膜に形成されたホールパターンを縮小したホールパターンが得られる。その後、レジスト膜と第１ポリマー部とをマスクにして、被加工膜が加工される。
しかし、物理ガイドとなるホールパターンのパターン密度が高い領域においてホールパターンにブロックコポリマーを適切に埋め込むようにブロックコポリマーを塗布すると、パターン密度が低い領域においてホールパターンからブロックコポリマーが溢れ出し、所望のミクロ相分離パターンが得られなかった。逆に、パターン密度が低い領域においてホールパターンにブロックコポリマーを適切に埋め込むようにブロックコポリマーを塗布すると、パターン密度が高い領域においてホールパターン内に十分にブロックコポリマーが埋め込まれず、膜厚の薄いミクロ相分離パターンとなり、十分な加工耐性が得られなかった。
特開２０１０−２６９３０４号公報
本発明は、物理ガイドにパターン疎密差がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成できるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、下層膜上の第１領域に第１所定パターンを含み、第２領域に第２所定パターン及びダミーパターンを含む物理ガイドを形成する工程と、前記物理ガイド内にブロックポリマーを形成する工程と、前記ブロックポリマーをミクロ相分離させ、第１ポリマー部及び第２ポリマー部を有するパターンを形成する工程と、前記第１ポリマー部を残存させつつ前記第２ポリマー部を除去してホールパターンを形成する工程と、前記第２ポリマー部の除去後、前記物理ガイド及び前記第１ポリマー部をマスクとして前記下層膜を加工する工程と、を備える。前記下層膜を加工する工程では、前記第１所定パターン及び前記第２所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されない。
本発明の実施形態に係るパターン形成方法を説明する工程断面図である。 図１に続く工程断面図である。 ホールパターンの一例を示す図である。 図２に続く工程断面図である。 図４に続く工程断面図である。 図５に続く工程断面図である。 図６に続く工程断面図である。 ホールパターンの径と、下層に転写されるパターンの開口率との関係を示すグラフである。 ホールパターンの一例を示す断面図である。 比較例によるパターン形成方法を説明する工程断面図である。 図１０に続く工程断面図である。 比較例におけるホールパターンを示す図である。 図１１に続く工程断面図である。 図１１に続く工程断面図である。 ホールパターンの一例を示す図である。 ホールパターンの一例を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図１〜図７を用いて本実施形態に係るパターン形成方法を説明する。図１、図２、図４〜図７は縦断面図であり、図３は上面図である。
まず、図１に示すように、被加工膜１０１上にハードマスク１０２及び反射防止膜１０３を順に形成する。被加工膜１０１は、例えば膜厚３００ｎｍの酸化膜である。ハードマスク１０２は、例えばＣＶＤ（化学気相成長）を用いて形成した膜厚１００ｎｍの炭素膜である。また、反射防止膜１０３は、例えばＣＶＤを用いて形成した膜厚１５ｎｍの酸化膜である。
次に、図２（ａ）、（ｂ）及び図３に示すように、反射防止膜１０３上に膜厚１２０ｎｍのレジスト膜１０４を回転塗布し、ＡｒＦ液浸エキシマレーザにより露光量２０ｍＪ／ｃｍ２で露光・現像して、レジスト膜１０４に円形のホールパターン１０５ａ、１０５ｂを形成する。ホールパターン１０５ａの径は例えば７０ｎｍであり、ホールパターン１０５ｂの径は例えば５５ｎｍである。ホールパターン１０５ａ、１０５ｂの径のとりうる値の範囲については後述する。
ホールパターン１０５ａは、後の工程で形成されるブロックポリマーがミクロ相分離する際の物理ガイド層としての機能を有し、ホールパターン１０５ａ内に形成されるミクロ相分離パターンは、被加工膜１０１に転写されるパターンを含む。
一方、ホールパターン１０５ｂは、被覆率（又は開口率）調整用のダミーパターンであり、図３に示すように、ホールパターン１０５ａの数が少ない疎パターン領域Ｒ２において、ホールパターン１０５ａの近傍に形成される。これにより、ホールパターン１０５ａの数が多い密パターン領域Ｒ１と疎パターン領域Ｒ２とで被覆率（又は開口率）を同程度にすることができる。
ここで、密パターン領域Ｒ１は、ダミーホールパターン１０５ｂを形成しない場合の疎パターン領域Ｒ２よりもレジスト膜１０４の被覆率が低い領域（開口率が高い領域）ということができる。あるいはまた、被加工膜１０１に転写されるパターンを基準にした場合、密パターン領域Ｒ１は疎パターン領域Ｒ２よりもパターン密度の高い領域ということができる。
図３の密パターン領域Ｒ１におけるＡ−Ａ線に沿った断面が図２（ａ）に対応し、疎パターン領域Ｒ２におけるＢ−Ｂ線に沿った断面が図２（ｂ）に対応している。また、図４〜図７においても同様に、（ａ）がＡ−Ａ線に沿った断面に対応し、（ｂ）がＢ−Ｂ線に沿った断面に対応している。
次に、図４（ａ）、（ｂ）に示すように、レジスト膜１０４上にブロックポリマー１０６を塗布する。ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｂ−ＰＭＭＡ）、ＰＳブロック／ＰＭＭＡブロックの数平均分子量（Ｍｎ）が４７００／２４０００を準備し、これを１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液をレジスト膜１０４上に回転数２０００ｒｐｍで回転塗布する。これにより、ブロックポリマー１０６がホールパターン１０５ａ、１０５ｂ内に埋め込まれる。
図４（ｂ）に示すように、ホールパターン１０５ａの数が少ない疎パターン領域Ｒ２には、開口率調整用のダミーパターンであるホールパターン１０５ｂが設けられているため、ホールパターン１０５ａからブロックポリマー１０６が溢れ出ることを防止できる。
次に、図５（ａ）、（ｂ）に示すように、積層体をホットプレート上において１１０℃で９０秒間加熱し、更に窒素雰囲気下において２２０℃で３分間加熱する。これにより、ブロックポリマー１０６がミクロ相分離し、第１ポリマーブロック鎖を含む第１ポリマー部１０７ａ、ｂと第２ポリマーブロック鎖を含む第２ポリマー部１０８ａ、１０８ｂとを含む自己組織化相１０９ａ、１０９ｂが形成される。例えば、ＰＳを含む第１ポリマー部１０７ａ、１０７ｂがホールパターン１０５ａ、１０５ｂの側壁部及び底部に形成（偏析）され、ＰＭＭＡを含む第２ポリマー部１０８ａ、１０８ｂがホールパターン１０５ａ、１０５ｂの中心部に形成される。例えば、第２ポリマー部１０８ａの径は３０ｎｍ、第２ポリマー部１０８ｂの径は２０ｎｍである。
次に、図６（ａ）、（ｂ）に示すように、酸素ＲＩＥ（反応性イオンエッチング）により、第１ポリマー部１０７ａ、１０７ｂを残存させ、第２ポリマー部１０８ａ、１０８ｂを選択的に除去することで、ホールパターン１１０ａ、１１０ｂを形成する。例えば、ホールパターン１１０ａの径は３０ｎｍであり、ホールパターン１０５ａを収縮させたものに相当し、ホールパターン１１０ｂの径は２０ｎｍであり、ホールパターン１０５ｂを収縮させたものに相当する。
次に、図７（ａ）、（ｂ）に示すように、残存させた第１ポリマー部１０７ａ、１０７ｂ及びレジスト膜１０４をマスクにして、フッ素ガスを用いたＲＩＥにより反射防止膜１０３及びハードマスク１０２を加工する。このとき、ホールパターン１１０ａは反射防止膜１０３及びハードマスク１０２に転写されるが、ホールパターン１１０ｂは反射防止膜１０３及びハードマスク１０２に転写されない。
ホールパターン１１０ａはホールパターン１１０ｂより径が大きく、ホールパターン１１０ａを介してエッチングガスが十分に到達し、ホールパターン１１０ａ下方の第１ポリマー部１０７ａを除去することができる。そのため、ホールパターン１１０ａは反射防止膜１０３及びハードマスク１０２に転写される。
一方、ホールパターン１１０ｂは径が小さく、ホールパターン１１０ｂを介してエッチングガスが十分に下方へ行き渡らない。そのため、ホールパターン１１０ｂは反射防止膜１０３及びハードマスク１０２に転写されない。
その後、第１ポリマー部１０７ａ、１０７ｂ及びレジスト膜１０４を除去し、ハードマスク１０２をマスクとして被加工膜１０１を加工する。
次に、図２（ａ）、（ｂ）及び図３に示す工程においてレジスト膜１０４に形成するホールパターン１０５ａ及びダミーホールパターン１０５ｂの径について説明する。
図８は、レジスト膜１０４に形成するホールパターンのサイズと、第２ポリマー部１０８ａ（１０８ｂ）を選択的に除去することで形成されるホールパターン１１０ａ（１１０ｂ）に対する、ハードマスク１０２に転写されるパターンの開口率との関係を示すグラフである。例えば、開口率４０％以下を“パターンが転写されない”とみなす場合、図８から、ダミーホールパターン１０５ｂの径は６０ｎｍ未満又は７６ｎｍより大きくすればよいことがわかる。
ダミーホールパターン１０５ｂの径が６０ｎｍ未満の場合、図６（ｂ）、図７（ｂ）に示すように、ホールパターン１１０ｂ下方の第１ポリマー部１０７ｂが十分に除去されず、ハードマスク１０２にパターンがほとんど転写されない。
また、ダミーホールパターン１０５ｂの径が７６ｎｍより大きい場合、図９（ａ）に示すように、第２ポリマー部１０８ｂがダミーホールパターン１０５ｂの中心部において薄く形成され、ダミーホールパターン１０５ｂの底部の第１ポリマー部１０７ｂの膜厚が大きくなる。図９（ｂ）に示すように、このような第２ポリマー部１０８ｂを選択的に除去してホールパターン１１０ｂを形成しても、その後のフッ素ガスを用いたＲＩＥ工程において、ホールパターン１１０ｂ下方の第１ポリマー部１０７ｂが十分に除去されず、ハードマスク１０２にパターンがほとんど転写されない。
従って、図２（ａ）、（ｂ）及び図３に示す工程においてレジスト膜１０４に形成するダミーホールパターン１０５ｂの径は、６０ｎｍ未満又は７６ｎｍより大きくすることが好ましい。一方、ホールパターン１０５ａの径は６０ｎｍ以上７６ｎｍ以下とすることが好ましい。
このように、本実施形態によれば、ホールパターン１０５ａの数が少ない疎パターン領域Ｒ２に、下層膜にパターンが転写されないサイズの開口率調整用のダミーホールパターン１０５ｂを形成することで、疎パターン領域Ｒ２のホールパターン１０５ａ内に適量のブロックポリマー１０６を形成することができる。このことにより、領域によって物理ガイドとなるホールパターン１０５ａの疎密差（開口率の差）がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成することができる。
（比較例）比較例によるパターン形成方法を図１０〜図１４を用いて説明する。図１０、図１１、図１３、図１４は縦断面図であり、図１２は上面図である。
まず、図１０に示すように、被加工膜２０１上にハードマスク２０２及び反射防止膜２０３を順に形成する。被加工膜２０１、ハードマスク２０２、反射防止膜２０３は、それぞれ上記第１の実施形態における被加工膜１０１、ハードマスク１０２、反射防止膜１０３と同様の材料を用いる。
次に、図１１（ａ）、（ｂ）及び図１２に示すように、反射防止膜２０３上にレジスト膜２０４を回転塗布し、露光・現像して、レジスト膜２０４にホールパターン２０５ａを形成する。ホールパターン２０５ａの径は例えば７０ｎｍである。
ホールパターン２０５ａは、後の工程で形成されるブロックポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。
図１２に示すように、領域Ｒ２は、領域Ｒ１と比較してホールパターン２０５ａの数が少ない疎パターン領域になっている。ホールパターン２０５ａの数が多い密パターン領域Ｒ１と疎パターン領域Ｒ２とで被覆率（又は開口率）が異なっている。
なお、図１２の密パターン領域Ｒ１におけるＣ−Ｃ線に沿った断面が図１１（ａ）に対応し、疎パターン領域Ｒ２におけるＤ−Ｄ線に沿った断面が図１１（ｂ）に対応している。また、図１３、図１４においても同様に、（ａ）がＣ−Ｃ線に沿った断面に対応し、（ｂ）がＤ−Ｄ線に沿った断面に対応している。
次に、図１３（ａ）、（ｂ）に示すように、レジスト膜２０４上にブロックポリマー２０６を塗布する。ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｂ−ＰＭＭＡ）、ＰＳブロック／ＰＭＭＡブロックの数平均分子量（Ｍｎ）が４７００／２４０００を準備し、これを１．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液をレジスト膜２０４上に回転数２０００ｒｐｍで回転塗布する。
図１３（ａ）に示すように、密パターン領域Ｒ１においてホールパターン２０５ａ内に適量のブロックポリマー２０６が埋め込まれるようにブロックポリマー２０６を塗布した場合、図１３（ｂ）に示すように、疎パターン領域Ｒ２ではホールパターン２０５ａからブロックポリマー２０６が溢れ出す。
その後の工程で、加熱によりブロックポリマー２０６をミクロ相分離させた場合、ホールパターン２０５ａからブロックポリマー２０６が溢れ出した疎パターン領域Ｒ２では、所望のミクロ相分離パターンが得られない。
逆に、図１４（ｂ）に示すように、疎パターン領域Ｒ２においてホールパターン２０５ａ内に適量のブロックポリマー２０６が埋め込まれるようにブロックポリマー２０６を塗布した場合、図１４（ａ）に示すように、密パターン領域Ｒ１ではホールパターン２０５ａ内に埋め込まれるブロックポリマー２０６が少量になる。その後の工程で、加熱によりブロックポリマー２０６をミクロ相分離させると、密パターン領域Ｒ１において形成されるミクロ相分離パターンは膜厚が薄いものとなり、十分な加工耐性が得られない。
一方、上述した本実施形態によれば、ホールパターン１０５ａの数が少ない疎パターン領域Ｒ２に、下層膜にパターンが転写されないサイズの開口率調整用のダミーホールパターン１０５ｂを形成することで、疎パターン領域Ｒ２のホールパターン１０５ａからブロックポリマー１０６が溢れ出すことを防止し、密パターン領域Ｒ１及び疎パターン領域Ｒ２の両方においてホールパターン１０５ａ内に適量のブロックポリマー１０６を形成することができる。従って、ホールパターン１０５ａの疎密差（開口率の差）がある場合であっても、所望の膜厚・形状のミクロ相分離パターンを形成することができる。
上記実施形態ではダミーホールパターン１０５ｂを円形にしていたが、図１５（ａ）に示すように楕円形にしてもよい。また、所望のミクロ相分離パターンが得られるのであれば、図１５（ｂ）に示すように、ダミーホールパターン１０５ｂがホールパターン１０５ａと繋がっていてもよい。
また、図１６に示すように、同一パターンが複数連続して設けられた連続パターンの末端部分を疎パターン領域Ｒ２とみなしてダミーホールパターン１０５ｂを形成してもよい。このとき、末端部分以外が密パターン領域Ｒ１とみなされる。
また、ダミーホールパターン１０５ｂは、レジスト膜１０４を貫通していなくてもよい。すなわち、ダミーホールパターン１０５ｂの高さが、レジスト膜１０４の膜厚より小さくなっていてもよい。
上記実施形態では、物理ガイドとなるレジストパターンをＡｒＦ液浸露光で形成していたが、ＥＵＶなどの光リソグラフィ方法や、ナノインプリントにより形成してもよい。
また、レジストパターンでなく、このパターンを転写したハードマスクを物理ガイドとしてもよい。この場合、第１ポリマー部１０７ａ、１０７ｂ及びハードマスクをマスクとして被加工膜１０１を加工する。
また、上記実施形態では、第１ポリマー部１０７ａ、１０７ｂがホールパターン１０５ａ、１０５ｂの側壁部及び底部に形成されていたが、第１ポリマー部１０７ａ、１０７ｂがホールパターン１０５ａ、１０５ｂの側壁部のみに形成されていてもよい。
また、上記実施形態ではホールパターンを形成する場合について説明したが、ラインパターンを形成してもよい。この場合、物理ガイドの形状は四角形になり、ブロックポリマーには、ラメラ状にミクロ相分離する材料が使用される。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１ 被加工膜
１０２ ハードマスク
１０３ 反射防止膜
１０４ レジスト膜
１０５ａ ホールパターン
１０５ｂ ダミーホールパターン
１０６ ブロックポリマー
１０７ａ、１０７ｂ 第１ポリマー部
１０８ａ、１０８ｂ 第２ポリマー部
１０９ａ、１０９ｂ 自己組織化相
１１０ａ、１１０ｂ ホールパターン

Claims (5)

  1. 下層膜上の第１領域に第１所定パターンを含み、第２領域に第２所定パターン及びダミーパターンを含む物理ガイドを形成する工程と、
    前記物理ガイド内にブロックポリマーを形成する工程と、
    前記ブロックポリマーをミクロ相分離させ、第１ポリマー部及び第２ポリマー部を有するパターンを形成する工程と、
    前記第１ポリマー部を残存させつつ前記第２ポリマー部を除去してホールパターンを形成する工程と、
    前記第２ポリマー部の除去後、前記物理ガイド及び前記第１ポリマー部をマスクとして前記下層膜を加工する工程と、
    を備え、
    前記下層膜を加工する工程では、前記第１所定パターン及び前記第２所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されず、
    前記第１所定パターン、前記第２所定パターン、及び前記ダミーパターンは円形のホールパターンであり、前記第１所定パターン及び前記第２所定パターンの径は６０ｎｍ以上７６ｎｍ以下、前記ダミーパターンの径は６０ｎｍ未満又は７６ｎｍより大きく、
    前記第１領域において前記下層膜に転写されるパターンのパターン密度は、前記第２領域において前記下層膜に転写されるパターンのパターン密度より高いことを特徴とするパターン形成方法。
  2. 下層膜上の第１領域に第１所定パターンを含み、第２領域に第２所定パターン及びダミーパターンを含む物理ガイドを形成する工程と、
    前記物理ガイド内にブロックポリマーを形成する工程と、
    前記ブロックポリマーをミクロ相分離させ、第１ポリマー部及び第２ポリマー部を有するパターンを形成する工程と、
    前記第１ポリマー部を残存させつつ前記第２ポリマー部を除去してホールパターンを形成する工程と、
    前記第２ポリマー部の除去後、前記物理ガイド及び前記第１ポリマー部をマスクとして前記下層膜を加工する工程と、
    を備え、
    前記下層膜を加工する工程では、前記第１所定パターン及び前記第２所定パターンにおける前記ホールパターンの形状が前記下層膜に転写され、前記ダミーパターンにおける前記ホールパターンの形状が前記下層膜に転写されないことを特徴とするパターン形成方法。
  3. 前記第１所定パターン、前記第２所定パターン、及び前記ダミーパターンは円形のホールパターンであり、前記ダミーパターンの径は６０ｎｍ未満又は７６ｎｍより大きいことを特徴とする請求項２に記載のパターン形成方法。
  4. 前記第１所定パターン及び前記第２所定パターンの径は６０ｎｍ以上７６ｎｍ以下であることを特徴とする請求項３に記載のパターン形成方法。
  5. 前記第１領域において前記下層膜に転写されるパターンのパターン密度は、前記第２領域において前記下層膜に転写されるパターンのパターン密度より高いことを特徴とする請求項２乃至４のいずれかに記載のパターン形成方法。
JP2012159555A 2012-07-18 2012-07-18 パターン形成方法 Expired - Fee Related JP5902573B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012159555A JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法
US13/754,153 US8920664B2 (en) 2012-07-18 2013-01-30 Pattern forming method
TW102107107A TWI479537B (zh) 2012-07-18 2013-02-27 圖案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012159555A JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014022550A true JP2014022550A (ja) 2014-02-03
JP5902573B2 JP5902573B2 (ja) 2016-04-13

Family

ID=49945670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012159555A Expired - Fee Related JP5902573B2 (ja) 2012-07-18 2012-07-18 パターン形成方法

Country Status (3)

Country Link
US (1) US8920664B2 (ja)
JP (1) JP5902573B2 (ja)
TW (1) TWI479537B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188025A (ja) * 2014-03-27 2015-10-29 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR20160032702A (ko) * 2014-09-16 2016-03-24 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
KR20160057340A (ko) * 2014-11-13 2016-05-23 도쿄엘렉트론가부시키가이샤 자기 조립 패턴을 사용하는 메모리 커패시터 구조체를 형성하는 방법
US9349585B2 (en) 2014-08-29 2016-05-24 Kabushiki Kaisha Toshiba Pattern formation method
US9559329B2 (en) 2014-12-02 2017-01-31 Samsung Display Co., Ltd. Method for fabricating display device including uneven electrode and display device thereof
US9614015B2 (en) 2014-12-02 2017-04-04 Samsung Display Co., Ltd. Method for fabricating display device and display device
US9659790B2 (en) 2015-05-12 2017-05-23 Samsung Electronics Co., Ltd. Method of forming pattern and method of manufacturing integrated circuit device by using the same
US9816004B2 (en) 2015-09-11 2017-11-14 Toshiba Memory Corporation Lithography pattern forming method using self-organizing block copolymer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063825B2 (ja) * 2013-06-21 2017-01-18 株式会社東芝 パターン形成方法
JP2016054214A (ja) 2014-09-03 2016-04-14 株式会社東芝 パターン形成方法
US9563122B2 (en) 2015-04-28 2017-02-07 International Business Machines Corporation Method to harden photoresist for directed self-assembly processes
US9659824B2 (en) 2015-04-28 2017-05-23 International Business Machines Corporation Graphoepitaxy directed self-assembly process for semiconductor fin formation
CN111293148B (zh) * 2020-02-20 2022-08-19 绵阳京东方光电科技有限公司 显示装置、显示面板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
US20110147985A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly and layered structures formed therefrom
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805248B2 (ja) 1990-11-23 1998-09-30 コニカ株式会社 耐圧性が改良されたハロゲン化銀写真感光材料
JP3937903B2 (ja) 2001-04-24 2007-06-27 キヤノン株式会社 露光方法及び装置
EP1384117A2 (en) 2001-04-24 2004-01-28 Canon Kabushiki Kaisha Exposure method and apparatus
US20050095513A1 (en) 2002-07-31 2005-05-05 Fujitsu Limited Photomask
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
US20080199814A1 (en) * 2006-12-06 2008-08-21 Fujifilm Electronic Materials, U.S.A., Inc. Device manufacturing process utilizing a double patterning process
JP4654280B2 (ja) * 2008-08-28 2011-03-16 株式会社日立製作所 微細構造体の製造方法
JP4823346B2 (ja) 2009-09-24 2011-11-24 株式会社東芝 テンプレートおよびパターン形成方法
JP2012005939A (ja) 2010-06-23 2012-01-12 Toshiba Corp パターン形成方法
JP5300799B2 (ja) 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料
JP4815010B2 (ja) 2010-12-27 2011-11-16 パナソニック株式会社 ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
US8501022B2 (en) * 2011-11-02 2013-08-06 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial nondata marks for nanoimprinting patterned magnetic recording disks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057084A (ja) * 2000-08-09 2002-02-22 Sony Corp 半導体装置の製造方法および露光用マスク
JP2010269304A (ja) * 2009-05-22 2010-12-02 Internatl Business Mach Corp <Ibm> ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
US20110147985A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly and layered structures formed therefrom
JP2014072313A (ja) * 2012-09-28 2014-04-21 Toshiba Corp アライメント計測システム、重ね合わせ計測システム及び半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188025A (ja) * 2014-03-27 2015-10-29 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9349585B2 (en) 2014-08-29 2016-05-24 Kabushiki Kaisha Toshiba Pattern formation method
TWI678598B (zh) * 2014-09-16 2019-12-01 法商原子能與替代能源公署 於基板表面製圖用之製圖磊晶法
KR20160032702A (ko) * 2014-09-16 2016-03-24 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
JP2016105455A (ja) * 2014-09-16 2016-06-09 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 基板表面上にパターンを作製するためのグラフォエピタキシー法
KR102497635B1 (ko) * 2014-09-16 2023-02-08 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 기판 표면상에 패턴을 제조하기 위한 그라포-에피택시 방법
KR20160057340A (ko) * 2014-11-13 2016-05-23 도쿄엘렉트론가부시키가이샤 자기 조립 패턴을 사용하는 메모리 커패시터 구조체를 형성하는 방법
JP2016096340A (ja) * 2014-11-13 2016-05-26 東京エレクトロン株式会社 自己組織化パターンを使用するメモリキャパシタ構造を形成する方法
KR102328022B1 (ko) 2014-11-13 2021-11-17 도쿄엘렉트론가부시키가이샤 자기 조립 패턴을 사용하는 메모리 커패시터 구조체를 형성하는 방법
US9559329B2 (en) 2014-12-02 2017-01-31 Samsung Display Co., Ltd. Method for fabricating display device including uneven electrode and display device thereof
US9614015B2 (en) 2014-12-02 2017-04-04 Samsung Display Co., Ltd. Method for fabricating display device and display device
US9659790B2 (en) 2015-05-12 2017-05-23 Samsung Electronics Co., Ltd. Method of forming pattern and method of manufacturing integrated circuit device by using the same
US9816004B2 (en) 2015-09-11 2017-11-14 Toshiba Memory Corporation Lithography pattern forming method using self-organizing block copolymer

Also Published As

Publication number Publication date
JP5902573B2 (ja) 2016-04-13
TWI479537B (zh) 2015-04-01
US8920664B2 (en) 2014-12-30
TW201405631A (zh) 2014-02-01
US20140021166A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
JP5902573B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5764102B2 (ja) パターン形成方法
JP5758363B2 (ja) パターン形成方法
Jeong et al. Directed self-assembly of block copolymers for next generation nanolithography
JP5254381B2 (ja) パターン形成方法
JP5813604B2 (ja) パターン形成方法
JP2014192336A (ja) パターン形成方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
US20130210226A1 (en) Pattern formation method
JP2011078978A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2011080087A (ja) ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP6002056B2 (ja) ガイドパターンデータ補正方法、プログラム、及びパターン形成方法
JP2014135435A (ja) 半導体装置の製造方法
Lewis et al. Tuning the performance of negative tone electron beam resists for the next generation lithography
JP2016173415A (ja) パターン形成方法
JP2014170802A (ja) パターン形成方法
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
JP5898587B2 (ja) パターン形成方法
US9816004B2 (en) Lithography pattern forming method using self-organizing block copolymer
JP2016058584A (ja) パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
JP6059608B2 (ja) パターン形成方法
JP5856550B2 (ja) パターン形成方法
JP6346132B2 (ja) パターン形成方法
Tung Block Copolymer Directed Self-Assembly for Patterning Memory and Logic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R151 Written notification of patent or utility model registration

Ref document number: 5902573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees