JP5898587B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5898587B2
JP5898587B2 JP2012176841A JP2012176841A JP5898587B2 JP 5898587 B2 JP5898587 B2 JP 5898587B2 JP 2012176841 A JP2012176841 A JP 2012176841A JP 2012176841 A JP2012176841 A JP 2012176841A JP 5898587 B2 JP5898587 B2 JP 5898587B2
Authority
JP
Japan
Prior art keywords
film
polymer
processed
pattern
physical guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012176841A
Other languages
English (en)
Other versions
JP2014036126A (ja
Inventor
満 広 樹 米
満 広 樹 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012176841A priority Critical patent/JP5898587B2/ja
Priority to US13/762,892 priority patent/US20140045341A1/en
Publication of JP2014036126A publication Critical patent/JP2014036126A/ja
Application granted granted Critical
Publication of JP5898587B2 publication Critical patent/JP5898587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化（DSA: Directed Self-assembly）の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
ＤＳＡを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド（grapho-epitaxy）と、ＤＳＡ材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド（chemical-epitaxy）とが知られている。
物理ガイドを用いる場合、物理ガイドの凹部へのＤＳＡ材料の埋め込み性を向上させることが求められている。
特開２００８−３６４９１号公報
本発明は、物理ガイドの凹部へのＤＳＡ材料の埋め込み性を向上させることができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、被加工膜上に、凹部の側壁面の少なくとも上部が傾斜面となっている物理ガイドを形成し、前記物理ガイドの前記凹部内に少なくとも２種以上のセグメントを含むポリマー層を形成し、前記ポリマー層をミクロ相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化相を形成し、前記自己組織化相を用いて前記被加工膜を加工する、ものである。
本発明の第１の実施形態によるパターン形成方法を説明する工程断面図である。 図１に続く工程断面図である。 図２に続く工程断面図である。 図３に続く工程断面図である。 図４に続く工程断面図である。 図５に続く工程断面図である。 図６に続く工程断面図である。 本発明の第２の実施形態によるパターン形成方法を説明する工程断面図である。 図８に続く工程断面図である。 図９に続く工程断面図である。 図１０に続く工程断面図である。 図１１に続く工程断面図である。 図１２に続く工程断面図である。 図１３に続く工程断面図である。 変形例による物理ガイドの断面図である。 変形例による物理ガイドの断面図である。 変形例による物理ガイドの断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）第１の実施形態によるパターン形成方法を図１〜図７を用いて説明する。
まず、図１に示すように、基板１０１上に、例えば膜厚５０ｎｍのアモルファスシリコン膜からなる被加工膜１０２を形成する。そして、被加工膜１０２上にＳＯＣ（Spin-On-Carbon）を塗布してベーク処理を行い、膜厚１００ｎｍのＳＯＣ膜１０３を形成する。さらに、ＳＯＣ膜１０３上にＳＯＧ（Spin-On-Glass）を塗布してベーク処理を行い、膜厚４５ｎｍのＳＯＧ膜１０４を形成する。
次に、図２に示すように、ＳＯＧ膜１０４上にレジスト１０５を塗布し、ＡｒＦエキシマーレーザにより露光・現像して、所望のホールパターン１０６を形成する。ホールパターン１０６の平面形状は、後の工程で形成されるブロックコポリマーのミクロ相分離に対応したものであり、矩形や円形等である。
次に、図３に示すように、レジスト１０５をマスクとしてＳＯＧ膜１０４をエッチングする。ここでは、レジスト１０５のホールパターン１０６側壁部が削れてテーパがつくようにガス種や圧力を調整した異方性エッチングを行う。そのため、エッチングされたＳＯＧ膜１０４のホール側壁部は上方を向いた傾斜面１０４ａとなる。ＳＯＧ膜１０４のエッチング後、レジスト１０５を除去する。
次に、図４に示すように、ＳＯＧ膜１０４をマスクとしてＳＯＣ膜１０３をエッチングする。ここではエッチングされたＳＯＣ膜１０３のホール側壁部がほぼ垂直な面となるようにガス種や圧力を調整した異方性エッチングを行う。
これにより、積層されたＳＯＣ膜１０３及びＳＯＧ膜１０４を有し、凹部の側壁面の上部（ＳＯＧ膜１０４部分）が傾斜面になっている物理ガイドが形成される。このとき、ＳＯＣ膜１０３、ＳＯＧ膜１０４のホール側壁面と基板１０１平面とのなす角度はそれぞれ約９０°、約７０°となる。
次に、図５に示すように、ブロックコポリマー（ＤＳＡ材料）を塗布する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転数１５００ｒｐｍで回転塗布する。
塗布されたブロックコポリマーは、ＳＯＧ膜１０４の傾斜面１０４ａに沿ってＳＯＣ膜１０３のホール部に流れ込み、ブロックコポリマー層１０７が形成される。
次に、図６に示すように、基板１０１をホットプレート（図示せず）上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックコポリマー層１０７は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部１０８ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部１０８ｂとが交互に配置されたラメラ状の自己組織化相（ミクロ相分離パターン）１０８を形成する。
次に、図７に示すように、ウェット現像処理により自己組織化相１０８における第１ポリマー部１０８ａ（例えばＰＭＭＡからなる第１ポリマー部１０８ａ）を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、物理ガイド及び第２ポリマー部１０８ｂをマスクに被加工膜１０２を加工する。これにより、被加工膜１０２にアスペクト比の高いライン・アンド・スペースパターンを形成することができる。
このように、本実施形態では、積層されたＳＯＣ膜１０３及びＳＯＧ膜１０４からなる物理ガイドを形成し、上層部分（ＳＯＧ膜１０４）に傾斜を設けることで、物理ガイドの凹部へのＤＳＡ材料の埋め込み性を向上させることができる。基板全面で均一にＤＳＡ材料を埋め込むことができ、自己組織化相（ミクロ相分離パターン）を精度良く形成することができる。
上記第１の実施形態では、ＳＯＧ膜１０４の傾斜面１０４ａと基板１０１平面とのなす角度を約７０°としたが、角度はこれに限定されず、ＳＯＣ膜１０３のホール部内へブロックコポリマーが流れ込みやすくなればよい。
（第２の実施形態）第２の実施形態によるパターン形成方法を図８〜図１４を用いて説明する。
まず、図８に示すように、基板２０１上に、例えば膜厚１００ｎｍのシリコン酸化膜からなる被加工膜２０２を形成する。そして、被加工膜２０２上に膜厚２００ｎｍのアモルファスカーボン膜２０３を形成する。さらに、アモルファスカーボン膜２０３上に膜厚ＳＯＧ（Spin-On-Glass）を塗布してベーク処理を行い、４５ｎｍのＳＯＧ膜２０４を形成する。
次に、図９に示すように、ＳＯＧ膜２０４上にレジスト２０５を塗布し、ＡｒＦエキシマーレーザにより露光・現像して、所望のホールパターン２０６を形成する。ホールパターン２０６の平面形状は、後の工程で形成されるブロックコポリマーのミクロ相分離に対応したものであり、矩形や円形等である。
次に、図１０に示すように、レジスト２０５をマスクとしてＳＯＧ膜２０４をエッチングする。ＳＯＧ膜２０４のエッチング後、レジスト１０５を除去する。エッチングされたＳＯＧ膜２０４のホール側壁部はほぼ垂直な面となる。その後、レジスト２０５を除去する。
次に、図１１に示すように、ＳＯＧ膜２０４をマスクとしてアモルファスカーボン膜２０３をエッチングする。エッチングされたＳＯＣ膜１０３のホール側壁部はほぼ垂直な面となる。
これにより、積層されたアモルファスカーボン膜２０３及びＳＯＧ膜２０４からなる物理ガイドが形成される。ＳＯＧは、水に対する接触角がアモルファスカーボンより大きい。ＳＯＧの水に対する接触角は約８０°であり、アモルファスカーボンの水に対する接触角は約４０°である。すなわち、物理ガイドの上層部分（ＳＯＧ膜２０４）は、下層部分（アモルファスカーボン膜２０３）よりも高い撥水性を有する。
次に、図１２に示すように、ブロックコポリマー（ＤＳＡ材料）を塗布する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のランダム共重合体（ＰＳ−ｂ−ＰＭＭＡ）を２．０ｗｔ％の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転数１５００ｒｐｍで回転塗布する。
塗布されたブロックコポリマーは、撥水性の高いＳＯＧ膜２０４の影響を受けて、アモルファスカーボン膜２０３のホール部に流れ込み易くなっており、ブロックコポリマー層２０７が形成される。
次に、図１３に示すように、基板２０１をホットプレート（図示せず）上において１１０℃で９０秒間加熱し、さらに窒素雰囲気において２２０℃で３分間加熱する。これにより、ブロックコポリマー層２０７は、第１ポリマーブロック鎖を含む薄板状の第１ポリマー部２０８ａと第２ポリマーブロック鎖を含む薄板状の第２ポリマー部２０８ｂとが交互に配置されたラメラ状の自己組織化相（ミクロ相分離パターン）２０８を形成する。
次に、図１４に示すように、ウェット現像処理により自己組織化相２０８における第１ポリマー部２０８ａ（例えばＰＭＭＡからなる第１ポリマー部２０８ａ）を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、物理ガイド及び第２ポリマー部２０８ｂをマスクに被加工膜２０２を加工する。これにより、被加工膜２０２にアスペクト比の高いライン・アンド・スペースパターンを形成することができる。
このように、本実施形態では、下層より上層の撥水性が高くなっている積層構造の物理ガイドを形成することで、物理ガイドの凹部へのＤＳＡ材料の埋め込み性を向上させることができる。基板全面で均一にＤＳＡ材料を埋め込むことができ、自己組織化相（ミクロ相分離パターン）を精度良く形成することができる。
上記第１の実施形態では、積層されたＳＯＣ膜１０３及びＳＯＧ膜１０４からなる物理ガイドを形成したが、物理ガイドを構成する材料はこれに限定されない。ＳＯＣ膜１０３及びＳＯＧ膜１０４の積層構造は、レジスト１０５をパターニングする際のリソグラフィ処理の反射精度の点において好ましい。
上記第１の実施形態では、積層構造の物理ガイドを形成したが、図１５に示すように、ホール側壁部に傾斜面１１０ａが設けられた単層１１０の物理ガイドとしてもよい。また、物理ガイドは３層構造以上にしてもよい。３層構造の場合、図１６（ａ）に示すように、最上層１１３のみに傾斜面１１３ａを設けてもよいし、最上層１１３と中間層１１２に傾斜面１１３ａ、１１２ａを設けてもよい。傾斜面１１３ａと基板１０１平面とのなす角度は、傾斜面１１２ａと基板１０１平面とのなす角度以下となる。さらに、最下層１１１のホール側壁部の少なくとも一部に傾斜面を設けてもよい。
上記第２の実施形態では、積層されたアモルファスカーボン膜２０３及びＳＯＧ膜２０４からなる物理ガイドを形成したが、下層部より上層部の撥水性が高くなっていれば、物理ガイドを構成する材料はこれに限定されない。また、上記第２の実施形態において、物理ガイドは３層構造以上でもよく、最上層の撥水性が最も高くなっていることが好ましい。
また、上記第２の実施形態において、図１７に示すように、物理ガイドにおけるＳＯＧ膜２０４のホール側壁部に傾斜面２０４ａを設けてもよい。このような構成にすることで、物理ガイドの凹部へのＤＳＡ材料の埋め込み性をさらに向上させることができる。
上記第１、第２の実施形態では、ブロックコポリマー（ＤＳＡ材料）の塗布量を、ブロックコポリマー層１０７、２０７の厚みが、ＳＯＣ膜１０３、アモルファスカーボン膜２０３の膜厚と同程度となるようにしているが、塗布量は増減してもよい。
上記第１、第２の実施形態では、ＤＳＡ材料としてブロックコポリマーを使用していたが、ブロックコポリマーと同様の相分離を起こすブレンドポリマー等の少なくとも２種以上のセグメントを持つ他の材料を使用してもよい。ここで、ブレンドポリマーとは、セグメントがつながっていないポリマーをいう。
また、上記第１、第２の実施形態では、第１ポリマー部１０８ａ、２０８ａを選択的に除去した後、第２ポリマー部１０８ｂ、２０８ｂをマスクに被加工膜１０２、２０２を加工していたが、第１ポリマー部１０８ａ、２０８ａを除去せずに、第１ポリマー部１０８ａ、２０８ａと第２ポリマー部１０８ｂ、２０８ｂとのエッチングレートの差を利用して被加工膜１０２、２０２を加工してもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１０１ 基板
１０２ 被加工膜
１０３ ＳＯＣ膜
１０４ ＳＯＧ膜
１０４ａ 傾斜面
１０７ ブロックコポリマー層

Claims (5)

  1. 被加工膜上に第１膜を形成し、
    前記第１膜上に、前記第１膜より撥水性の高い第２膜を形成し、
    前記第２膜に、ホール側壁部が傾斜面となるホールパターンを形成し、
    前記ホールパターンが形成された前記第２膜をマスクに前記第１膜を加工して物理ガイドを形成し、
    前記物理ガイドのホール部内に少なくとも２種以上のセグメントを含むポリマー層を形成し、
    前記ポリマー層をミクロ相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化相を形成し、
    前記自己組織化相の前記第１ポリマー部を除去し、
    前記第１ポリマー部の除去後、前記第２ポリマー部をマスクに前記被加工膜を加工する、
    パターン形成方法。
  2. 被加工膜上に、凹部の側壁面の少なくとも上部が傾斜面となっている物理ガイドを形成し、
    前記物理ガイドの前記凹部内に少なくとも２種以上のセグメントを含むポリマー層を形成し、
    前記ポリマー層をミクロ相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化相を形成し、
    前記自己組織化相を用いて前記被加工膜を加工する、
    パターン形成方法。
  3. 前記自己組織化相の前記第１ポリマー部を除去し、
    前記第１ポリマー部の除去後、前記第２ポリマー部をマスクに前記被加工膜を加工する、
    請求項２に記載のパターン形成方法。
  4. 前記被加工膜上に第１膜を形成し、
    前記第１膜上に第２膜を形成し、
    前記第２膜に、ホール側壁部が傾斜面となるホールパターンを形成し、
    前記ホールパターンが形成された前記第２膜をマスクに前記第１膜を加工して前記物理ガイドを形成することを特徴とする請求項２に記載のパターン形成方法。
  5. 前記第２膜は前記第１膜より高い撥水性を有することを特徴とする請求項４に記載のパターン形成方法。
JP2012176841A 2012-08-09 2012-08-09 パターン形成方法 Expired - Fee Related JP5898587B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012176841A JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法
US13/762,892 US20140045341A1 (en) 2012-08-09 2013-02-08 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012176841A JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014036126A JP2014036126A (ja) 2014-02-24
JP5898587B2 true JP5898587B2 (ja) 2016-04-06

Family

ID=50066516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012176841A Expired - Fee Related JP5898587B2 (ja) 2012-08-09 2012-08-09 パターン形成方法

Country Status (2)

Country Link
US (1) US20140045341A1 (ja)
JP (1) JP5898587B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8980757B2 (en) * 2011-12-15 2015-03-17 Intel Corporation Methods for single exposure—self-aligned double, triple, and quadruple patterning
WO2015127084A1 (en) * 2014-02-23 2015-08-27 Tokyo Electron Limited Method for creating contacts in semiconductor substrates
US9229326B2 (en) * 2014-03-14 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
JP5414011B2 (ja) * 2006-05-23 2014-02-12 国立大学法人京都大学 微細構造体、パターン媒体、及びそれらの製造方法
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP5118073B2 (ja) * 2009-01-26 2013-01-16 信越化学工業株式会社 レジスト下層膜形成方法及びこれを用いたパターン形成方法
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
JP5537400B2 (ja) * 2010-12-22 2014-07-02 株式会社東芝 パターン形成方法及び装置

Also Published As

Publication number Publication date
US20140045341A1 (en) 2014-02-13
JP2014036126A (ja) 2014-02-24

Similar Documents

Publication Publication Date Title
JP5802233B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5758363B2 (ja) パターン形成方法
JP5764102B2 (ja) パターン形成方法
JP5758422B2 (ja) パターン形成方法
JP5902573B2 (ja) パターン形成方法
TWI546617B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
JP5813604B2 (ja) パターン形成方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2014099604A (ja) ブロック共重合体を使用したエッチング
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
TW201727360A (zh) 形成圖案的方法
US20130210226A1 (en) Pattern formation method
JP5898587B2 (ja) パターン形成方法
JP2014135435A (ja) 半導体装置の製造方法
JP2016058584A (ja) パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
US9371427B2 (en) Pattern forming method
JP6262044B2 (ja) パターン形成方法および半導体装置の製造方法
JP2014060189A (ja) パターン形成方法及び塗布装置
TWI569094B (zh) 藉由嵌段共聚物之自組裝而在基板上提供微影特徵之方法
JP6059608B2 (ja) パターン形成方法
US20180275519A1 (en) Pattern Formation Method
US20140045124A1 (en) Method of manufacturing semiconductor device
JP6346132B2 (ja) パターン形成方法
Sato et al. Directed self-assembly lithography for half-pitch sub-15 nm pattern fabrication process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160304

R151 Written notification of patent or utility model registration

Ref document number: 5898587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees