JP5758422B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP5758422B2
JP5758422B2 JP2013030319A JP2013030319A JP5758422B2 JP 5758422 B2 JP5758422 B2 JP 5758422B2 JP 2013030319 A JP2013030319 A JP 2013030319A JP 2013030319 A JP2013030319 A JP 2013030319A JP 5758422 B2 JP5758422 B2 JP 5758422B2
Authority
JP
Japan
Prior art keywords
pattern
self
region
polymer material
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013030319A
Other languages
English (en)
Other versions
JP2014160734A (ja
Inventor
野 由里子 清
野 由里子 清
満 広 樹 米
満 広 樹 米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013030319A priority Critical patent/JP5758422B2/ja
Priority to US13/951,861 priority patent/US8808557B1/en
Publication of JP2014160734A publication Critical patent/JP2014160734A/ja
Application granted granted Critical
Publication of JP5758422B2 publication Critical patent/JP5758422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状(スフィア)、柱状(シリンダー)、層状(ラメラ)等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
DSAを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド(grapho-epitaxy)と、DSA材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド(chemical-epitaxy)とが知られている。
例えば、被加工膜上にレジスト膜を形成し、光リソグラフィによりこのレジスト膜に凹部を形成することで凹凸構造の物理ガイドが得られる。そして、ブロックコポリマーを物理ガイドの凹部に埋め込み、加熱する。これにより、ブロックコポリマーが、凹部の側壁に沿って形成される第1ポリマー部と、凹部の中心部に形成される第2ポリマー部とにミクロ相分離する。その後、第2ポリマー部を選択的に除去することで、微細なホールパターンが得られる。その後、レジスト膜と第1ポリマー部とをマスクにして、被加工膜が加工される。
物理ガイドの凹部からブロックコポリマーが溢れ出すと、所望の相分離形状が得られない。また、物理ガイドの凹部内のブロックコポリマーが少ないと、所望の相分離形状が得られなかったり、十分な加工耐性が得られなくなったりする。そのため、物理ガイドの凹部に埋め込まれるブロックコポリマーの上面と、物理ガイド(レジスト膜)の上面とが面一となるように、ブロックコポリマーを塗布することが求められている。
実ウェーハでは、ウェーハ内、ロット内、ロット間の、材料・プロセス・装置ばらつきにより、物理ガイドの寸法、膜厚、形状変動が起こるため、ブロックコポリマーが適切に埋め込まれたか否かが検査されている。例えば、本体パターンの端部や中央部を観察し、ブロックコポリマーが適切に埋め込まれていないNG領域があるか否か検査される。
しかし、本体パターンは、ピッチ、サイズが固定されているため、NG領域の検出感度が低く、NG領域の検査に手間がかかっていた。また、NG領域を検出しても、塗布条件の修正量を見積もることができなかった。
特開2010−269304号公報
本発明は、ポリマー材料が適切に塗布されているか否かを簡便に検査するとともに、塗布条件の修正量を見積もることができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、下層膜上の第1領域に第1パターンを含み、第2領域に第2パターンを含む物理ガイドを形成し、前記物理ガイド上にポリマー材料を塗布して、前記物理ガイドの凹部に前記ポリマー材料を埋め込み、前記ポリマー材料をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有する自己組織化パターンを形成し、前記第2領域における前記自己組織化パターンを観察し、観察結果から前記第1領域における前記自己組織化パターンが所定の形状を有しているか否か判定し、前記第1領域における前記自己組織化パターンが所定の形状を有していると判定した場合は、前記第1ポリマー部を選択的に除去し、前記物理ガイド及び前記第2ポリマー部をマスクとして前記下層膜を加工する。前記第2パターンは、前記第1パターンよりも被覆率の大きいパターン、及び前記第1パターンよりも被覆率の小さいパターンを含む。
本実施形態によるパターン形成方法を説明する工程断面図である。 図1に続く工程断面図である。 ダイシングライン領域を示す図である。 図2に続く工程断面図である。 図4に続く工程断面図である。 自己組織化パターンの形状の例を示す図である。 図5に続く工程断面図である。 図7に続く工程断面図である。 ダミーパターンの例を示す図である。 モニタパターンの配置例を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1〜図8は本実施形態によるパターン形成方法を説明する図である。
まず、図1に示すように、被加工膜101上にハードマスク102及び反射防止膜103を順に形成する。被加工膜101は、例えば膜厚300nmの酸化膜である。ハードマスク102は、例えばCVD(化学気相成長)を用いて形成した膜厚100nmの炭素膜である。また、反射防止膜103は、例えばCVDを用いて形成した膜厚15nmの酸化膜である。
次に、図2に示すように、反射防止膜103上に膜厚120nmのレジスト膜104を回転塗布し、ArF液浸エキシマレーザにより露光量20mJ/cmで露光・現像して、レジスト膜104に本体パターン105、及びモニタパターン106を形成する。本体パターン105及びモニタパターン106は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。
例えば、本体パターン105は、300nmピッチで形成された径70nmのホールパターンである。
また、モニタパターン106は、複数種類の径及び/又はピッチを有するホールパターンを含んでいる。モニタパターン106は、本体パターン105よりも径の大きいパターン、径の小さいパターン、ピッチの大きいパターン、ピッチの小さいパターンを含む。例えば、モニタパターン106は、径が60nm、65nm、70nm、75nm、80nmのホールパターンを含む。また、モニタパターン106は、150nmピッチ、250nmピッチ、300nmピッチ、350nmピッチ、500nmピッチで形成されたパターンを含む。この場合、以下の表1のように、モニタパターン106には、径及び/又はピッチの異なる25種類のパターンが含まれる。
Figure 0005758422
モニタパターン106は、図3に示すように、本体パターン105が形成される回路領域10の間のダイシングライン領域11に形成することが好ましい。
次に、図4に示すように、レジスト膜104上にブロックコポリマー(ポリマー材料)108を塗布する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)、PSブロック/PMMAブロックの平均分子量(Mn)が47000/24000を準備し、これを1.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液をレジスト膜104上に回転数2000rpmで回転塗布する。これにより、ブロックコポリマー108が本体パターン105及びモニタパターン106内に埋め込まれる。
次に、図5に示すように、積層体をホットプレート上において110℃で90秒間加熱し、更に窒素雰囲気下において220℃で3分間加熱する。これにより、ブロックコポリマー108がミクロ相分離し、第1セグメントを含む第1ポリマー部110aと、第2セグメントを含む第2ポリマー部110bとを含む自己組織化パターン110が形成される。
例えば、図4に示す工程において物理ガイドの凹部(本体パターン105及びモニタパターン106)にブロックコポリマー108が適切に埋め込まれている場合、図6(a)に示すように、自己組織化パターン110は、PMMAを含み、上面形状が真円の第1ポリマー部110aと、PSを含み、第1ポリマー部110aの側面(及び底面)を囲む第2ポリマー部110bとを備える。
一方、ブロックコポリマー108の塗布時の回転速度が遅く、ブロックコポリマー108が過剰に塗布され、物理ガイドの凹部からブロックコポリマー108が溢れ出ている場合、相分離せず、図6(b)に示すように、自己組織化パターンが得られない。
また、ブロックコポリマー108の塗布時の回転速度が速く、ブロックコポリマー108が十分に塗布されず、物理ガイドの凹部内のブロックコポリマー108の膜厚が薄い場合、所望の相分離が起きず、図6(c)に示すように、第1ポリマー部110aの上面形状が楕円形等の真円以外の形状となる。
本実施形態では、図5に示すミクロ相分離工程の後、モニタパターン106における自己組織化パターンの形状をCD−SEM又はスキャトロメトリで観察し、本体パターン105において所望の相分離が起きたか否かを判定する。
例えば、本体パターン105とサイズが同じでかつピッチが異なるモニタパターン106を観察する。本体パターン105が300nmピッチで形成された径70nmのホールパターンである場合は、径が70nm、ピッチが150nmピッチ、250nmピッチ、300nmピッチ、350nmピッチ、500nmピッチのモニタパターン106を観察する。
以下の表2に観察結果の例を示す。表2において、“相分離せず”は、ブロックコポリマー108が過剰に塗布され、相分離が起きなかったことを示す。
“真円”は、ブロックコポリマー108が適切に埋め込まれ、図6(a)に示すような上面形状が真円の第1ポリマー部110aが形成されたことを示す。
“楕円”は、ブロックコポリマー108が十分に塗布されず、図6(c)に示すような、上面形状が楕円形の第1ポリマー部110aが形成されたことを示す。
Figure 0005758422
「例1」では、ピッチ500nmのモニタパターンで相分離が起きていないが、本体パターン105より疎なパターンであるピッチ350nmのモニタパターンにおいて真円形状が得られている。ピッチ350nmのモニタパターンは、ピッチ300nmの本体パターン105よりもブロックコポリマーが埋まり易い(溢れ出し易い)。そのため、ピッチ350nmのモニタパターンにおいて真円形状が得られている場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られていると考えられる。そのため、「例1」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていると判定する。
「例2」では、ピッチ300nmのモニタパターンにおいて真円形状が得られているが、ピッチ350nmのモニタパターンでは相分離が起きていない。この場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られる可能性は低い。そのため、「例2」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
「例3」では、ピッチ300nmのモニタパターンにおいて相分離が起きていない。この場合、本体パターン105においても相分離が起きていないと考えられる。そのため、「例3」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
「例4」では、ピッチ150nmのモニタパターンにおいて第1ポリマー部110aの上面形状が楕円形となっているが、本体パターン105より密なパターンであるピッチ250nmのモニタパターンでは真円形状が得られている。ピッチ250nmのモニタパターンは、ピッチ300nmの本体パターン105よりもブロックコポリマーが埋まり難く、ブロックコポリマーの膜厚が薄くなり易い。そのため、ピッチ250nmのモニタパターンにおいて真円形状が得られている場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られていると考えられる。そのため、「例4」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていると判定する。
「例5」では、ピッチ300nmのモニタパターンにおいて真円形状が得られているが、ピッチ250nmのモニタパターンでは第1ポリマー部110aの上面形状が楕円形となっている。この場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られる可能性は低い。そのため、「例5」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
「例6」では、ピッチ300nmのモニタパターンにおいて第1ポリマー部110aの上面形状が楕円形となっている。この場合、本体パターン105においても第1ポリマー部110aの上面形状が楕円形となっていると考えられる。そのため、「例6」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
次に、本体パターン105とピッチが同じでかつサイズが異なるモニタパターン106を観察する場合について説明する。本体パターン105が300nmピッチで形成された径70nmのホールパターンである場合は、ピッチが300nm、径が60nm、65nm、70nm、75nm、80nmのモニタパターン106を観察する。
以下の表3に観察結果の例を示す。表3において、“相分離せず”は、ブロックコポリマー108が過剰に塗布され、相分離が起きなかったことを示す。
“真円”は、ブロックコポリマー108が適切に埋め込まれ、図6(a)に示すような上面形状が真円の第1ポリマー部110aが形成されたことを示す。
“楕円”は、ブロックコポリマー108が十分に塗布されず、図6(c)に示すような、上面形状が楕円形の第1ポリマー部110aが形成されたことを示す。
Figure 0005758422
「例7」では、径60nmのモニタパターンで相分離が起きていないが、本体パターン105より疎なパターンである径65nmのモニタパターンにおいて真円形状が得られている。径65nmのモニタパターンは、径70nmの本体パターン105よりもブロックコポリマーが埋まり易い(溢れ出し易い)。そのため、径65nmのモニタパターンにおいて真円形状が得られている場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られていると考えられる。そのため、「例7」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていると判定する。
「例8」では、径70nmのモニタパターンにおいて真円形状が得られているが、径65nmのモニタパターンでは相分離が起きていない。この場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られる可能性は低い。そのため、「例8」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する
「例9」では、径70nmのモニタパターンにおいて相分離が起きていない。この場合、本体パターン105においても相分離が起きていないと考えられる。そのため、「例9」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
「例10」では、径80nmのモニタパターンにおいて第1ポリマー部110aの上面形状が楕円形となっているが、本体パターン105より密な(開口率の大きい)パターンである径75nmのモニタパターンでは真円形状が得られている。径75nmのモニタパターンは、径70nmの本体パターン105よりもブロックコポリマーが埋まり難く、ブロックコポリマーの膜厚が薄くなり易い。そのため、径75nmのモニタパターンにおいて真円形状が得られている場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られていると考えられる。そのため、「例10」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていると判定する。
「例11」では、径70nmのモニタパターンにおいて真円形状が得られているが、径75nmのモニタパターンでは第1ポリマー部110aの上面形状が楕円形となっている。この場合、本体パターン105の(ほぼ)全てにおいて真円形状が得られる可能性は低い。そのため、「例11」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
「例12」では、径70nmのモニタパターンにおいて第1ポリマー部110aの上面形状が楕円形となっている。この場合、本体パターン105においても第1ポリマー部110aの上面形状が楕円形となっていると考えられる。そのため、「例12」のような観察結果が得られた場合は、本体パターン105において所望の相分離が起きていないと判定する。
上述した「例2」、「例3」、「例5」、「例6」、「例8」、「例9」、「例11」、「例12」のような観察結果が得られ、本体パターン105において所望の相分離が起きていないと判定した場合、シンナー等を用いてポリマー材料を除去し、再度、ブロックコポリマーの塗布(図4)及びミクロ相分離(図5)を行う。ブロックコポリマーの再塗布時は、塗布条件を補正する。ここで塗布条件は例えば回転数である。
例えば、「例2」、「例3」、「例8」、「例9」のような観察結果が得られた場合、回転速度が遅かったと考えられるため、回転数を上げるように塗布条件を補正する。ここで、「例2」、「例8」のような観察結果が得られた場合よりも、「例3」、「例9」のような観察結果が得られた場合の方が、回転数の上げ幅は大きくなる。また、「例2」、「例8」のような観察結果が得られた場合の回転数の補正量、「例3」、「例9」のような観察結果が得られた場合の回転数の補正量をあらかじめ調べておくことで、補正量を容易に見積もることができる。
また、例えば、「例5」、「例6」、「例11」、「例12」のような観察結果が得られた場合、回転速度が速かったと考えられるため、回転数を下げるように塗布条件を補正する。ここで、「例5」、「例11」のような観察結果が得られた場合よりも、「例6」、「例12」のような観察結果が得られた場合の方が、回転数の下げ幅は大きくなる。「例5」、「例11」のような観察結果が得られた場合の回転数の補正量、「例6」、「例12」のような観察結果が得られた場合の回転数の補正量をあらかじめ調べておくことで、補正量を容易に見積もることができる。
上述した「例1」、「例4」、「例7」、「例10」のような観察結果が得られ、本体パターン105において所望の相分離が起きていると判定した場合、次の工程へ進む。例えば、図7に示すように、酸素RIE(反応性イオンエッチング)により、第2ポリマー部110bを残存させ、第1ポリマー部110aを選択的に除去することで、ホールパターンを形成する。
続いて、図8に示すように、残存させた第2ポリマー部110b及びレジスト膜104をマスクにして、フッ素ガスを用いたRIEにより反射防止膜103及びハードマスク102を加工する。
その後、第1ポリマー部110b及びレジスト膜104を除去し、ハードマスク102をマスクとして被加工膜101を加工する。
このように、本実施形態では、本体パターンよりもピッチの大きいパターン及びピッチの小さいパターンを含むモニタパターン、及び/又は、本体パターンよりもサイズの大きいパターン及びサイズの小さいパターンを含むモニタパターンを形成する。すなわち、本体パターンよりも開口率の大きいパターン及び開口率の小さいパターンを含むモニタパターンを形成する。このようなモニタパターンにおけるブロックコポリマーの相分離状態の観察結果から、本体パターンにおいて所望の相分離が起きたか否か、すなわちブロックコポリマーが適切に塗布されたか否かを簡便に検査することができる。また、観察結果から、塗布条件の修正量を見積もることができる。
上記実施形態では、サイズを変えた複数のモニタパターン及びピッチを変えた複数のモニタパターンを形成していたが、本体パターンと同じサイズでピッチのみ変えた複数のモニタパターンを形成してもよい。あるいはまた、本体パターンと同じピッチでサイズのみ変えた複数のモニタパターンを形成してもよい。
また、上記実施形態では、モニタパターンは、本体パターンと同じサイズ(又はピッチ)のパターン、本体パターンよりサイズ(又はピッチ)の大きい2種類のパターン、本体パターンよりサイズ(又はピッチ)の小さい2種類のパターンを含んでいたが、本体パターンよりサイズ(又はピッチ)の大きいパターンを3種類以上含んでもよい。また、モニタパターンは、本体パターンよりサイズ(又はピッチ)の小さいパターンを3種類以上含んでもよい。
上記実施形態では、サイズやピッチを変えて被覆率(開口率)の異なるモニタパターンを形成していたが、DSA解像性向上補助パターン(SRAF: Sub-Resolution Assist Feature)となる微細なダミーパターンを形成してモニタパターンの被覆率を調整してもよい。例えば、図9(a)に示すように、モニタパターン106の間に微細なダミーパターン120を形成する。ダミーパターン120は、ブロックコポリマーに埋め込まれると、図9(b)に示すように見えなくなる。このように、ダミーパターン120が消えるか否かを観察してもよい。
モニタパターン106は、図10(a)に示すように、モニタパターン配置領域の外形が矩形になるようにしてもよいし、図10(b)に示すように、モニタパターン配置領域の外形が三角形となるようにしてもよい。また、図10(c)に示すように、モニタパターン配置領域の外形がひし形となるようにしてもよいし、図10(d)に示すように平行四辺形となるようにしてもよい。
図10(b)〜(d)に示すような、モニタパターン配置領域の外形に鋭角(90°未満)な箇所が含まれている場合、モニタパターン配置領域の先端部に位置するモニタパターン106aの周辺にはパターンが存在しない領域が大きく広がっている。このような箇所では、被覆率が大きく変化するため、埋め込みNG箇所を容易に検出することができる。
上記実施形態では、本体パターン105がホールパターンである場合について説明したが、ラインパターンでもよい。この場合、モニタパターン106は、ピッチや線幅の異なるラインパターンとすることが好ましい。
また、ブロックコポリマー(ポリマー材料)108には、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体だけでなく、ポリスチレン(PS)とポリジメチルシロキサン(PDMS)のブロック共重合体など他の材料を用いてもよい。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
101 被加工膜
102 ハードマスク
103 反射防止膜
104 レジスト膜
105 本体パターン
106 モニタパターン
108 ブロックコポリマー
110 自己組織化パターン

Claims (10)

  1. 下層膜上の第1領域に第1パターンを含み、第2領域に第2パターンを含む物理ガイドを形成し、
    前記物理ガイド上にポリマー材料をスピン塗布して、前記物理ガイドの凹部に前記ポリマー材料を埋め込み、
    前記ポリマー材料をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有する自己組織化パターンを形成し、
    前記第2領域における前記自己組織化パターンを観察し、
    観察結果が、前記第1パターンよりも被覆率の大きいパターンにおける前記自己組織化パターンと、前記第1パターンよりも被覆率の小さいパターンにおける前記自己組織化パターンとが所定の形状を有していることを示している場合、前記第1領域における前記自己組織化パターンが所定の形状を有していると判定し、前記第1ポリマー部を選択的に除去し、前記物理ガイド及び前記第2ポリマー部をマスクとして前記下層膜を加工し、
    前記観察結果が、前記第1パターンよりも被覆率の大きいパターンにおける前記自己組織化パターン、又は前記第1パターンよりも被覆率の小さいパターンにおける前記自己組織化パターンが所定の形状を有していないことを示している場合、前記第1領域における前記自己組織化パターンが所定の形状を有していないと判定し、前記自己組織化パターンを剥離し、前記観察結果に基づいて回転速度を補正して前記ポリマー材料を再度スピン塗布するパターン形成方法であって、
    前記第2パターンは、前記第1パターンよりもピッチの大きいパターン、前記第1パターンよりもピッチの小さいパターン、前記第1パターンよりもサイズの大きいパターン、及び前記第1パターンよりもサイズの小さいパターンを含み、
    前記第1領域は回路領域であり、前記第2領域は回路領域の間のダイシングライン領域であり、
    前記第2パターンの配置領域の外形は、三角形、ひし形、又は平行四辺形であり、
    前記第2パターンは、前記ポリマー材料が埋め込まれることで観察できなくなるダミーパターンを含むことを特徴とするパターン形成方法。
  2. 下層膜上の第1領域に第1パターンを含み、第2領域に第2パターンを含む物理ガイドを形成し、
    前記物理ガイド上にポリマー材料を塗布して、前記物理ガイドの凹部に前記ポリマー材料を埋め込み、
    前記ポリマー材料をミクロ相分離させ、第1ポリマー部及び第2ポリマー部を有する自己組織化パターンを形成し、
    前記第2領域における前記自己組織化パターンを観察し、観察結果から前記第1領域における前記自己組織化パターンが所定の形状を有しているか否か判定し、
    前記第1領域における前記自己組織化パターンが所定の形状を有していると判定した場合は、前記第1ポリマー部を選択的に除去し、
    前記物理ガイド及び前記第2ポリマー部をマスクとして前記下層膜を加工するパターン形成方法であって、
    前記第2パターンは、前記第1パターンよりも被覆率の大きいパターン、及び前記第1パターンよりも被覆率の小さいパターンを含むことを特徴とするパターン形成方法。
  3. 前記第2パターンは、前記第1パターンよりもピッチの大きいパターン及び前記第1パターンよりもピッチの小さいパターンを含むことを特徴とする請求項2に記載のパターン形成方法。
  4. 前記第2パターンは、前記第1パターンよりもサイズの大きいパターン及び前記第1パターンよりもサイズの小さいパターンを含むことを特徴とする請求項2又は3に記載のパターン形成方法。
  5. 前記観察結果が、前記第1パターンよりも被覆率の大きいパターンにおける前記自己組織化パターンと、前記第1パターンよりも被覆率の小さいパターンにおける前記自己組織化パターンとが所定の形状を有していることを示している場合、前記第1領域における前記自己組織化パターンが所定の形状を有していると判定することを特徴とする請求項2乃至4のいずれかに記載のパターン形成方法。
  6. 前記観察結果が、前記第1パターンよりも被覆率の大きいパターンにおける前記自己組織化パターン、又は前記第1パターンよりも被覆率の小さいパターンにおける前記自己組織化パターンが所定の形状を有していないことを示している場合、前記第1領域における前記自己組織化パターンが所定の形状を有していないと判定し、前記自己組織化パターンを剥離して、前記ポリマー材料を再塗布することを特徴とする請求項5に記載のパターン形成方法。
  7. 前記ポリマー材料はスピン塗布され、
    前記ポリマー材料の再塗布時は、前記観察結果に基づいて回転速度を補正することを特徴とする請求項6に記載のパターン形成方法。
  8. 前記第1領域は回路領域であり、前記第2領域は回路領域の間のダイシングライン領域であることを特徴とする請求項2乃至7のいずれかに記載のパターン形成方法。
  9. 前記第2パターンの配置領域の外形は、三角形、ひし形、又は平行四辺形であることを特徴とする請求項2乃至8のいずれかに記載のパターン形成方法。
  10. 前記第2パターンは、前記ポリマー材料が埋め込まれることで観察できなくなるダミーパターンを含むことを特徴とする請求項2乃至9のいずれかに記載のパターン形成方法。
JP2013030319A 2013-02-19 2013-02-19 パターン形成方法 Expired - Fee Related JP5758422B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013030319A JP5758422B2 (ja) 2013-02-19 2013-02-19 パターン形成方法
US13/951,861 US8808557B1 (en) 2013-02-19 2013-07-26 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030319A JP5758422B2 (ja) 2013-02-19 2013-02-19 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014160734A JP2014160734A (ja) 2014-09-04
JP5758422B2 true JP5758422B2 (ja) 2015-08-05

Family

ID=51301610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030319A Expired - Fee Related JP5758422B2 (ja) 2013-02-19 2013-02-19 パターン形成方法

Country Status (2)

Country Link
US (1) US8808557B1 (ja)
JP (1) JP5758422B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR102317785B1 (ko) * 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP6437400B2 (ja) 2015-09-02 2018-12-12 東芝メモリ株式会社 パターン形成方法、スタンパの製造方法、およびデバイスの製造方法
JP6371745B2 (ja) 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法
JP2017157590A (ja) 2016-02-29 2017-09-07 株式会社東芝 パターン形成方法
CN109917616B (zh) * 2017-12-12 2022-07-05 中芯国际集成电路制造(北京)有限公司 用于双重图案化的掩模版的制作方法及双重图案化方法
KR20200141554A (ko) * 2019-06-10 2020-12-21 에스케이하이닉스 주식회사 패턴 형성 방법
JP7438904B2 (ja) * 2020-09-17 2024-02-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、及び半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530080B2 (ja) 1992-03-14 1996-09-04 株式会社東芝 半導体製造装置の評価装置およびその評価方法
US20070289943A1 (en) * 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8114306B2 (en) * 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP2011077475A (ja) 2009-10-02 2011-04-14 Toshiba Corp コンタクト形成方法及び半導体装置の製造方法
JP2011082369A (ja) 2009-10-08 2011-04-21 Toshiba Corp 半導体装置の製造方法及び製造システム
JP5284328B2 (ja) 2010-09-17 2013-09-11 株式会社東芝 パターン形成方法およびインプリント用モールドの製造方法
US8623223B2 (en) * 2011-11-18 2014-01-07 HGST Netherlands B.V. Method using block copolymers for making a master disk with radial binary encoded nondata marks for nanoimprinting patterned magnetic recording disks
US20130209755A1 (en) * 2012-02-15 2013-08-15 Phillip Dene Hustad Self-assembled structures, method of manufacture thereof and articles comprising the same
KR20130120586A (ko) * 2012-04-26 2013-11-05 삼성전자주식회사 패턴 형성 방법
JP2014033051A (ja) * 2012-08-02 2014-02-20 Toshiba Corp パターン形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20140231380A1 (en) 2014-08-21
JP2014160734A (ja) 2014-09-04
US8808557B1 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
JP5758422B2 (ja) パターン形成方法
JP5902573B2 (ja) パターン形成方法
US8114306B2 (en) Method of forming sub-lithographic features using directed self-assembly of polymers
US9040123B2 (en) Pattern formation method
US9177818B2 (en) Pattern formation method and block copolymer
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
TWI678598B (zh) 於基板表面製圖用之製圖磊晶法
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
US9107291B2 (en) Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
JP2014053362A (ja) パターン形成方法
JP2014053476A (ja) パターン形成方法
JP6470079B2 (ja) パターン形成方法
US20130210226A1 (en) Pattern formation method
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
US20170330760A1 (en) Method for Manufacturing Pillar or Hole Structures in a Layer of a Semiconductor Device, and Associated Semiconductor Structure
JP2014135435A (ja) 半導体装置の製造方法
JP5898587B2 (ja) パターン形成方法
JP6063825B2 (ja) パターン形成方法
JP6059608B2 (ja) パターン形成方法
JP2010156819A (ja) 半導体装置の製造方法
JP2014060189A (ja) パターン形成方法及び塗布装置
Doerk et al. Measurement of placement error between self-assembled polymer patterns and guiding chemical prepatterns
JP6346132B2 (ja) パターン形成方法
JP2007201446A (ja) 半導体素子の微細パターンの形成方法
Sato et al. Directed self-assembly lithography for half-pitch sub-15 nm pattern fabrication process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150603

LAPS Cancellation because of no payment of annual fees