JP2018160537A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2018160537A
JP2018160537A JP2017056499A JP2017056499A JP2018160537A JP 2018160537 A JP2018160537 A JP 2018160537A JP 2017056499 A JP2017056499 A JP 2017056499A JP 2017056499 A JP2017056499 A JP 2017056499A JP 2018160537 A JP2018160537 A JP 2018160537A
Authority
JP
Japan
Prior art keywords
pattern
film
region
hard mask
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017056499A
Other languages
English (en)
Inventor
絢子 川西
Ayako Kawanishi
絢子 川西
丈博 近藤
Takehiro Kondo
丈博 近藤
佑介 笠原
Yusuke Kasahara
佑介 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017056499A priority Critical patent/JP2018160537A/ja
Priority to US15/696,130 priority patent/US20180275519A1/en
Publication of JP2018160537A publication Critical patent/JP2018160537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】一つの実施形態は、自己組織化リソグラフィー技術を用いて効率的にパターンを形成できるパターン形成方法を提供することを目的とする。【解決手段】一つの実施形態によれば、パターン形成方法が提供される。パターン形成方法は、光リソグラフィー技術を用いて、第１の領域において第１の膜に第１のパターンを形成し、第２の領域において第１の膜に第２のパターンを形成することを含む。パターン形成方法は、自己組織化リソグラフィー技術を用いて、第１の領域において第１の膜の下方の第２の膜に第１のパターンに対応した第３のパターンを形成することを含む。パターン形成方法は、第１の領域において第３のパターンを第１の膜及び第２の膜の下方の第３の膜に転写し、第２の領域において第２のパターンを第３の膜に転写することを含む。【選択図】図３

Description

本実施形態は、パターン形成方法に関する。
自己組織化リソグラフィー技術を用いて基板上に所定のパターンが形成されることがある。このとき、効率的にパターンを形成することが望まれる。
特開２０１４−１６０７３４号公報
一つの実施形態は、自己組織化リソグラフィー技術を用いて効率的にパターンを形成できるパターン形成方法を提供することを目的とする。
一つの実施形態によれば、パターン形成方法が提供される。パターン形成方法は、光リソグラフィー技術を用いて、第１の領域において第１の膜に第１のパターンを形成し、第２の領域において第１の膜に第２のパターンを形成することを含む。パターン形成方法は、自己組織化リソグラフィー技術を用いて、第１の領域において第１の膜の下方の第２の膜に第１のパターンに対応した第３のパターンを形成することを含む。パターン形成方法は、第１の領域において第３のパターンを第１の膜及び第２の膜の下方の第３の膜に転写し、第２の領域において第２のパターンを第３の膜に転写することを含む。
図１は、実施形態にかかるパターン形成方法を示す工程断面図である。 図２は、実施形態にかかるパターン形成方法を示す工程断面図である。 図３は、実施形態にかかるパターン形成方法を示す工程断面図である。 図４は、実施形態にかかるパターン形成方法を示す工程断面図である。 図５は、実施形態にかかるパターン形成方法を示す工程断面図である。 図６は、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。 図７は、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。 図８は、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。 図９は、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。 図１０は、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。
以下に添付図面を参照して、実施形態にかかるパターン形成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（実施形態）
実施形態にかかるパターン形成方法について説明する。パターン形成方法は、基板上に所定のパターンを形成するための方法である。基板上に所定のパターンを形成するリソグラフィー技術では、パターンを微細化することが要求される。
半導体素子の製造工程中のリソグラフィー技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィー、ナノインプリント等が知られているが、従来のリソグラフィー技術は、パターンの微細化に伴い、コストの増加、スループットの低下などをもたらす可能性がある。
このような状況下で、リソグラフィー技術への自己組織化（ＤＳＡ： Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ−ａｓｓｅｍｂｌｙ）材料の適用が期待されている。自己組織化材料（ＤＳＡ材料）は、エネルギー安定という自発的な挙動によって組織化することから、寸法精度の高いパターンの形成に適用できる。
例えば、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
ＤＳＡ材料を用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド（ｇｒａｐｈｏ−ｅｐｉｔａｘｙ）と、ＤＳＡ材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド（ｃｈｅｍｉｃａｌ−ｅｐｉｔａｘｙ）とが知られている。
例えば、被加工膜上にレジスト膜を形成し、レジストを露光して物理ガイドとなるホールパターンを形成し、その物理ガイドへブロックコポリマー（ＢＣＰ）を埋め込み、加熱する。すると、ＢＣＰが、ガイドパターンの側壁に沿って形成される第１ポリマー部と、ガイドパターンの中心に形成される第２ポリマー部とに相分離（ミクロ相分離）する。このあと第２ポリマー部を選択的に除去し第１ポリマー部を残存させると、ガイドパターンより小さい寸法のパターン（例えば、ホールパターン）を下地膜に加工転写できる。これをＤＳＡホールシュリンクプロセスと呼ぶ。
すなわち、ガイドパターンを光リソグラフィーにおける解像限界近傍の寸法で形成すれば、解像限界より小さい寸法のパターン（例えば、ホールパターン）を下地膜に形成できるので、光リソグラフィーの解像限界未満にパターンを微細化できる。
しかし、ＤＳＡホールシュリンクプロセスでは、ＢＣＰの分子量でホール径が決まってしまうため、寸法の異なるパターン（例えばセル部と周辺回路など）を同時に形成することが困難である。そのため、各パターンごとにリソグラフィー工程を設けると、工程数が多くなりやすく、コストが増大する可能性がある。
そこで、実施形態では、自己組織化リソグラフィー技術を用いたパターン形成を行いながら物理ガイドの一部をそのままパターン形成に用いることで、寸法の異なるパターンの形成に必要な工程数の低減を図る。
具体的には、図１〜図５に示すように、基板上に所定のパターンを形成する。図１（ａ）〜図１（ｃ）、図２（ａ）〜図２（ｃ）、図３（ａ）〜図３（ｃ）、図４（ａ）〜図４（ｂ）、図５（ａ）〜図５（ｂ）は、それぞれ、パターン形成方法を示す工程断面図である。
図１（ａ）に示す工程では、基板１を準備する。基板１は、例えばシリコン等の半導体を主成分とする材料で形成され得る。基板１は、領域Ｒ１及び領域Ｒ２を有する。領域Ｒ１及び領域Ｒ２は、互いに寸法の異なるパターンが形成されるべき領域である。領域Ｒ１は、領域Ｒ２より小さい寸法のパターンが形成されるべき領域であり、例えば、メモリセル等の微細なパターンが配されるセル領域である。領域Ｒ２は、領域Ｒ１より大きい寸法のパターンが形成されるべき領域であり、例えば、セル領域に対する周辺回路が配される周辺領域である。領域Ｒ１及び領域Ｒ２において、基板１上に、被加工膜２、ハードマスク３、ハードマスク４、ハードマスク５が順に堆積される。
例えば、被加工膜２は、ＣＶＤ（化学気相成長）法又は回転塗布法などにより、シリコン酸化物を主成分とする材料で形成され得る。回転塗布法で形成される場合、被加工膜２は、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜とも呼ばれ得る。被加工膜２は、膜厚１５０ｎｍで形成され得る。ハードマスク３は、ＣＶＤ（化学気相成長）法又は回転塗布法などにより、炭素を主成分とする材料で形成され得る。回転塗布法で形成される場合、ハードマスク３は、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜とも呼ばれ得る。ハードマスク３は、膜厚１００ｎｍで形成され得る。ハードマスク４は、ＣＶＤ（化学気相成長）法などにより、シリコン酸化物を主成分とする材料で形成され得る。ハードマスク４は、膜厚１５ｎｍで形成され得る。ハードマスク５は、ＣＶＤ（化学気相成長）法などにより、シリコン窒化物を主成分とする材料で形成され得る。ハードマスク５は、膜厚１５ｎｍで形成され得る。
図１（ｂ）に示す工程では、ハードマスク５における領域Ｒ１の部分を選択的に覆うレジストパターンＲＰ１を形成する。
例えば、回転塗布法などにより、ハードマスク５上にレジスト材を塗布する。レジスト材は、膜厚１．５μｍになるように塗布され得る。ＭＵＶ（Ｍｉｄｄｌｅ ＵｌｔｒａＶｉｏｌｅｔ）光にて露光・現像して、領域Ｒ１にレジスト膜を選択的に残し、領域Ｒ１上のレジスト膜を選択的に除去する。これにより、ハードマスク５における領域Ｒ１の部分を選択的に覆うレジストパターンＲＰ１を形成する。
図１（ｃ）に示す工程では、ハードマスク４における領域Ｒ１の部分を選択的に覆うハードマスク５ａを形成する。
ＲＩＥによりレジストパターンＲＰ１をマスクとしてハードマスク５をエッチング加工する。これにより、ハードマスク５における領域Ｒ２の部分が選択的に除去され、領域Ｒ１を選択的に覆うハードマスク５ａが形成される。
図２（ａ）に示す工程では、ハードマスク５ａ及びハードマスク４の上に、ハードマスク６、反射防止膜７、レジストパターンＲＰ２を形成する。
例えば、ハードマスク６は、ＣＶＤ（化学気相成長）法又は回転塗布法などにより、炭素を主成分とする材料で形成され得る。回転塗布法で形成される場合、ハードマスク６は、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜とも呼ばれ得る。ハードマスク６は、膜厚１００ｎｍで形成され得る。反射防止膜７は、ＣＶＤ（化学気相成長）法又は回転塗布法などにより、シリコン酸化物を主成分とする材料で形成され得る。回転塗布法で形成される場合、反射防止膜７は、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜とも呼ばれ得る。反射防止膜７は、膜厚３０ｎｍで形成され得る。
回転塗布法などにより、反射防止膜７上にレジスト材を塗布する。レジスト材は、膜厚１２０ｎｍになるように塗布され得る。ＡｒＦ液浸エキシマレーザ等により露光・現像して、領域Ｒ１にホールパターンＲＰ２ａを有し領域Ｒ２にホールパターンＲＰ２ｂを有するレジストパターンＲＰ２を形成する。ホールパターンＲＰ２ａの最大幅は、ホールパターンＲＰ２ｂの最大幅より小さい。ホールパターンＲＰ２ａの径は例えば７０ｎｍであり、ホールパターンＲＰ２ｂの径は例えば２００ｎｍである。
このとき、ホールパターンＲＰ２ａの底面（ホールパターンＲＰ２ａで露出された反射防止膜７の表面）とハードマスク４との間にはハードマスク５ａが存在するが、ホールパターンＲＰ２ｂの底面（ホールパターンＲＰ２ｂで露出された反射防止膜７の表面）とハードマスク４との間にはハードマスク５ａが存在しない。
図２（ｂ）に示す工程では、レジストパターンＲＰ２におけるホールパターンＲＰ２ａ，ＲＰ２ｂを反射防止膜７ａ及びハードマスク６ａに転写する。
例えば、ＲＩＥ法等により、レジストパターンＲＰ２をマスクとして反射防止膜７をエッチング加工する。これにより、レジストパターンＲＰ２におけるホールパターンＲＰ２ａ，ＲＰ２ｂを反射防止膜７ａに転写する。すなわち、領域Ｒ１において、ホールパターンＲＰ２ａに対応したホールパターン７ａ１を反射防止膜７ａに形成し、領域Ｒ２において、ホールパターンＲＰ２ｂに対応したホールパターン７ａ２を反射防止膜７ａに形成する。
そして、ＲＩＥ法等により、反射防止膜７ａをマスクとしてハードマスク６ａをエッチング加工する。これにより、反射防止膜７ａにおけるホールパターン７ａ１，７ａ２をハードマスク６ａに転写する。すなわち、領域Ｒ１において、ホールパターン７ａ１に対応したホールパターン６ａ１をハードマスク６ａに形成し、領域Ｒ２において、ホールパターン７ａ２に対応したホールパターン６ａ２をハードマスク６ａに形成する。形成された凹凸パターン（ホールパターン７ａ１，６ａ１、ホールパターン７ａ２，６ａ２）は、この後の工程の自己組織化パターンの物理ガイドとなる。
図２（ｃ）に示す工程では、領域Ｒ１の物理ガイド（ホールパターン７ａ１，６ａ１）内及び領域Ｒ２の物理ガイド（ホールパターン７ａ２，６ａ２）内にそれぞれ自己組織化材料を埋め込む。
例えば、反射防止膜７ａ及びハードマスク６ａ上に自己組織化材料が塗布される。自己組織化材料は、例えば、ブロックポリマーとすることができる。ブロックポリマーとして、ポリスチレン（ＰＳ）及びポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を準備し、ＰＳブロック／ＰＭＭＡブロックの数平均分子量（Ｍｎ）が４７００／２４０００となるようにする。このブロック共重合体はおよそ径５０ｎｍ以１００ｎｍ以下のガイド内で一つの縦シリンダー形状に相分離する。これを１．０ｗｔ％の濃度で含有するプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液に溶かしてブロックコポリマーのＰＧＭＥＡ溶液を形成する。そして、基板１を回転数１５００ｒｐｍで回転させながらブロックコポリマーのＰＧＭＥＡ溶液を基板１上に吐出する。このあと回転数１０００ｒｐｍで基板１を３０秒間回転させてスピン乾燥させることで面内に均一にブロックコポリマー膜を形成することができる。これにより、ホールパターン７ａ１，６ａ１内にはブロックポリマー膜１１が埋め込まれ、ホールパターン７ａ２，６ａ２内にはブロックポリマー膜１２が埋め込まれる。
なお、自己組織化材料（ブロックコポリマー）を塗布する前に、ガイドパターン（ホールパターン７ａ１，６ａ１、ホールパターン７ａ２，６ａ２）の表面の接触角を制御する工程を追加しても良い。例えば、ガイドパターンの表面にシランカップリング剤を供給して親油性に改質することで、親油性のポリスチレン（ＰＳ）がガイドパターン内に良好に塗布され得る。
図３（ａ）に示す工程では、ホールパターン７ａ１，６ａ１内のブロックポリマー膜１１とホールパターン７ａ２，６ａ２内のブロックポリマー膜１２とをそれぞれミクロ相分離する。
例えば、図２（ｃ）までの工程で得られた積層体ＳＬＢを加熱装置で加熱して、ブロックポリマー膜１１及びブロックポリマー膜１２をそれぞれミクロ相分離させる。積層体ＳＬＢをホットプレート上において２４０℃で３分間加熱すると、ブロックポリマー膜１１及びブロックポリマー膜１２をミクロ相分離させることができる。
ホールパターン７ａ１，６ａ１内では、第１ポリマーブロック鎖を含む第１ポリマー部１１ａと第２ポリマーブロック鎖を含む第２ポリマー部１１ｂとを含む自己組織化相が形成される。このとき、ホールパターン７ａ１，６ａ１内では、規則的なパターン（縦シリンダー形状）が形成される。ホールパターン７ａ１，６ａ１の内側面側には、ＰＳを含む第１ポリマー部１１ａが形成（偏析）され、ホールパターン７ａ１，６ａ１の中心側には、ＰＭＭＡを含む第２ポリマー部１１ｂが形成される。
同様に、ホールパターン７ａ２，６ａ２内では、第１ポリマーブロック鎖を含む第１ポリマー部１２ａと第２ポリマーブロック鎖を含む第２ポリマー部１２ｂとを含む自己組織化相が形成される。このとき、ホールパターン７ａ２，６ａ２内には、規則的なパターンが形成されない。ホールパターン７ａ２，６ａ２内では、ＰＳを含む第１ポリマー部１２ａとＰＭＭＡを含む第２ポリマー部１２ｂとがランダムに相分離する。これは、ホールパターン７ａ２，６ａ２の最大幅（直径）がブロックコポリマーの規則的なパターン（縦シリンダー形状）の相分離に適したガイド径の範囲から外れているためである。
図３（ｂ）に示す工程では、ホールパターン７ａ１，６ａ１内にホールパターン１１ｃを現像し、ホールパターン７ａ２，６ａ２内にホールパターン１２ｃを現像する。
例えば、ＲＩＥ法等により、ポリスチレン（ＰＳ）に対するポリメチルメタクリレート（ＰＭＭＡ）のエッチング選択比が確保できるエッチング条件でブロックポリマー膜１１及びブロックポリマー膜１２のエッチングを行う。これにより、ホールパターン７ａ１，６ａ１内において、第１ポリマー部１１ａを残存させ第２ポリマー部１１ｂを選択的に除去することでホールパターン１１ｃを形成し、ホールパターン７ａ２，６ａ２内において、第１ポリマー部１２ａを残存させ第２ポリマー部１２ｂを選択的に除去することでホールパターン１２ｃを形成する。ホールパターン１２ｃは、ダミーのパターンとして形成される。
例えば、ホールパターン１１ｃは、縦シリンダー形状を有し、その径が２５ｎｍであり、ホールパターン７ａ１，６ａ１を収縮させたものに相当する。ホールパターン１１ｃによりハードマスク５ａの表面の一部が露出されている。一方、ホールパターン１２ｃは、ランダム形状を有する。ホールパターン１２ｃは、ハードマスク４の表面を露出していない。
なお、ホールパターン１１ｃ，１２ｃの現像には、ＲＩＥ法に代えて、第２ポリマー部の選択除去が可能な他の方法を用いることができる。例えば、ＵＶ照射後にＩＰＡ（イソプロピルアルコール）や酢酸にさらす現像プロセスやウェットエッチングを用いても構わない。
図３（ｃ）に示す工程では、領域Ｒ１におけるホールパターン１１ｃをハードマスク５ｂに転写してホールパターン５ｂ１を形成するとともに、領域Ｒ２におけるホールパターン１２ｃ（ダミーのパターン）を転写しない。
例えば、領域Ｒ１では、残存させた第１ポリマー部１１ａ、及び反射防止膜７ａをマスクにして、ＲＩＥ法等によりハードマスク５ａをエッチング加工する。ホールパターン１１ｃにより露出されたハードマスク５ａの表面の一部が選択的に除去され、ハードマスク５ｂにホールパターン１１ｃが転写されて、ホールパターン５ｂ１が形成される。ホールパターン５ｂ１によりハードマスク４の表面の一部が露出されている。領域Ｒ２では、第１ポリマー部１２ａがハードマスク４を覆っており、ホールパターン１２ｃはハードマスク４に転写されない。
図４（ａ）に示す工程では、領域Ｒ１のホールパターン７ａ１，６ａ１内から第１ポリマー部１１ａを除去し、領域Ｒ２のホールパターン７ａ２，６ａ２内から第１ポリマー部１２ａを除去する。
例えば、ＲＩＥ法等により、ハードマスク６ａ（炭素）に対するポリスチレン（ＰＳ）のエッチング選択比が確保できるエッチング条件で第１ポリマー部１１ａ及び第１ポリマー部１２ａのエッチングを行う。これにより、領域Ｒ１のホールパターン７ａ１，６ａ１内から第１ポリマー部１１ａが除去され、領域Ｒ２のホールパターン７ａ２，６ａ２内から第１ポリマー部１２ａが除去される。領域Ｒ２では、ホールパターン７ａ２，６ａ２の底面としてハードマスク４の表面の一部が露出される。
図４（ｂ）に示す工程では、領域Ｒ１においてホールパターン５ｂ１をハードマスク４ａに転写してホールパターン４ａ１を形成するとともに、領域Ｒ２においてホールパターン７ａ２，６ａ２をハードマスク４ａに転写してホールパターン４ａ２を形成する。
例えば、ＲＩＥ法等によってハードマスク４をエッチング加工する。このとき、領域Ｒ１においては、ハードマスク５ｂをマスクとしてハードマスク４ａをエッチング加工し、ホールパターン４ａ１を形成する。ハードマスク５ｂは、エッチングストッパーとして機能するため、物理ガイド（ホールパターン６ａ１）より小さい径のホールパターン４ａ１を形成することができる。領域Ｒ２においては、ハードマスク６ａをマスクとしてハードマスク４ａをエッチング加工し、ホールパターン４ａ２を形成する。
これによって、寸法の異なるパターン（ホールパターン４ａ１及びホールパターン４ａ２）を一括してハードマスク４ａに形成できる。例えば、ハードマスク４に対して、領域Ｒ１には２５ｎｍのホールパターン４ａ１、領域Ｒ２には２００ｎｍのホールパターン４ａ２を形成することができる。
図５（ａ）に示す工程では、領域Ｒ１においてホールパターン４ａ１をハードマスク３ａに転写してホールパターン３ａ１を形成するとともに、領域Ｒ２においてホールパターン４ａ２をハードマスク３ａに転写してホールパターン３ａ２を形成する。
例えば、ＲＩＥ法等によって、ハードマスク４（シリコン酸化物）に対するハードマスク３（炭素）のエッチング選択比が確保できるエッチング条件でハードマスク３ａをエッチング加工する。このとき、領域Ｒ１においては、ハードマスク５ｂ及びハードマスク４ａをマスクとしてハードマスク３ａをエッチング加工し、ホールパターン３ａ１を形成する。領域Ｒ２においては、ハードマスク４ａをマスクとしてハードマスク３をエッチング加工し、ホールパターン３ａ２を形成する。
これによって、寸法の異なるパターン（ホールパターン３ａ１及びホールパターン３ａ２）を一括してハードマスク３ａに形成できる。例えば、ハードマスク３ａに対して、領域Ｒ１には２５ｎｍのホールパターン３ａ１、領域Ｒ２には２００ｎｍのホールパターン３ａ２を形成することができる。
図５（ｂ）に示す工程では、領域Ｒ１においてホールパターン３ａ１を被加工膜２ａに転写してホールパターン２ａ１を形成するとともに、領域Ｒ２においてホールパターン３ａ２を被加工膜２ａに転写してホールパターン２ａ２を形成する。
例えば、ＲＩＥ法等によって、ハードマスク３ａ（炭素）に対する被加工膜２（シリコン酸化物）のエッチング選択比が確保できるエッチング条件で被加工膜２ａをエッチング加工する。このとき、領域Ｒ１においては、ハードマスク５ｂ、ハードマスク４ａ、及びハードマスク３ａをマスクとして被加工膜２ａをエッチング加工し、ホールパターン２ａ１を形成する。領域Ｒ２においては、ハードマスク４ａ及びハードマスク３ａをマスクとして被加工膜２ａをエッチング加工し、ホールパターン２ａ２を形成する。
これによって、寸法の異なるパターン（ホールパターン２ａ１及びホールパターン２ａ２）を一括して被加工膜２ａに形成できる。例えば、被加工膜２ａに対して、領域Ｒ１には２５ｎｍのホールパターン２ａ１、領域Ｒ２には２００ｎｍのホールパターン２ａ２を形成することができる。
以上のように、実施形態では、自己組織化リソグラフィー技術を用いたパターン形成を行いながら物理ガイドの一部をそのままパターン形成に用いる。これにより、寸法の異なるパターンの形成に必要な工程数を低減できる。すなわち、自己組織化リソグラフィー技術を用いて効率的にパターンを形成できる。
また、実施形態では、領域Ｒ１にハードマスク５ａを選択的に形成し、自己組織化リソグラフィー技術で現像した領域Ｒ１のホールパターン１１ｃをハードマスク５ａに転写するとともに領域Ｒ２のダミーのホールパターン１２ｃを下層に転写しない。これにより、ハードマスク５ａをエッチングストッパーとしながら領域Ｒ１のホールパターン５ｂ１と領域Ｒ２のホールパターン６ａ２（物理ガイド）とを下層膜に一括して転写でき、寸法の異なるパターンの形成に必要な工程数を低減できる。
なお、領域Ｒ２にダミーのホールパターン１２ｃを形成して下層に転写しないようにする代わりに、領域Ｒ２のホールパターン６ａ２（物理ガイド）をレジストパターンで覆うことで自己組織化リソグラフィー技術によるホールパターンが領域Ｒ１で選択的に下層に転写されるようにしてもよい。
具体的には、図６〜図１０に示すように、以下の点で実施形態と異なる処理が行われる。図６（ａ）〜図６（ｃ）、図７（ａ）〜図７（ｃ）、図８（ａ）〜図８（ｃ）、図９（ａ）〜図９（ｃ）、図１０（ａ）〜図１０（ｂ）は、それぞれ、実施形態の変形例にかかるパターン形成方法を示す工程断面図である。
図６（ａ）に示す工程では、基板１上に、被加工膜２、ハードマスク３、ハードマスク４、ハードマスク６、反射防止膜７が順に堆積され、その後、図２（ａ）と同様のレジストパターンＲＰ２が形成される。
図６（ｂ）に示す工程では、図２（ｂ）に示す工程と同様に、レジストパターンＲＰ２におけるホールパターンＲＰ２ａ，ＲＰ２ｂを反射防止膜７ａ及びハードマスク６ａに転写する。形成された凹凸パターン（ホールパターン７ａ１，６ａ１、ホールパターン７ａ２，６ａ２）は、この後の工程の自己組織化パターンの物理ガイドとなる。
図６（ｃ）に示す工程では、領域Ｒ２の物理ガイド（ホールパターン７ａ２，６ａ２）を選択的に覆うレジストパターンＲＰ３を形成する。
図７（ａ）に示す工程では、図６（ｃ）までの工程で得られた積層体ＳＬＢａ上にＡＬＤ法等によって側壁スペーサー膜８を成膜する。側壁スペーサー膜８は、例えば、シリコン酸化物を主成分とする材料で成膜される。側壁スペーサー膜８は、領域Ｒ１のホールパターン７ａ１，６ａ１の内側面を覆うとともにホールパターン７ａ１，６ａ１の底面（ホールパターン７ａ１，６ａ１により露出されたハードマスク４の表面の一部）を覆うように形成される。
図７（ｂ）に示す工程では、領域Ｒ１の物理ガイド（ホールパターン７ａ１，６ａ１）内に自己組織化材料を埋め込む。このとき、領域Ｒ２の物理ガイド（ホールパターン７ａ２，６ａ２）は、レジストパターンＲＰ３で覆われているため、自己組織化材料が埋め込まれない。すなわち、ホールパターン７ａ１，６ａ１内にはブロックポリマー膜１１が埋め込まれ、ホールパターン７ａ２，６ａ２内にはブロックポリマー膜が埋め込まれない。また、側壁スペーサー膜８上にブロックコポリマーの薄膜２２が形成される。
図７（ｃ）に示す工程では、図７（ｂ）までの工程で得られた積層体ＳＬＢｂを加熱装置で加熱して、ブロックポリマー膜１１をミクロ相分離させる。積層体ＳＬＢｂをホットプレート上において２４０℃で３分間加熱すると、ブロックポリマー膜１１をミクロ相分離させることができる。すなわち、ホールパターン７ａ１，６ａ１の内側面側には、ＰＳを含む第１ポリマー部１１ａが形成（偏析）され、ホールパターン７ａ１，６ａ１の中心側には、ＰＭＭＡを含む第２ポリマー部１１ｂが形成される。
図８（ａ）に示す工程では、ホールパターン７ａ１，６ａ１内にホールパターン１１ｃを現像する。例えば、ＲＩＥ法等により、ホールパターン７ａ１，６ａ１内において、第１ポリマー部１１ａを残存させ第２ポリマー部１１ｂを選択的に除去することでホールパターン１１ｃを形成する。このとき、側壁スペーサー膜８上に第２ポリマー部に相当する薄膜２２ａが残る。
図８（ｂ）に示す工程では、ＲＩＥ法等により、領域Ｒ２に残っているブロックコポリマーの薄膜２２ａを除去する。領域Ｒ２では、側壁スペーサー膜８が露出される。
図８（ｃ）に示す工程では、領域Ｒ１におけるホールパターン１１ｃを側壁スペーサー膜８ａに転写してホールパターン８ａ１を形成する。
例えば、領域Ｒ１では、残存させた第１ポリマー部１１ａをマスクにして、ＲＩＥ法等により側壁スペーサー膜８ａをエッチング加工する。ホールパターン１１ｃにより露出された側壁スペーサー膜８ａの表面の一部が選択的に除去され、側壁スペーサー膜８ａにホールパターン１１ｃが転写されて、ホールパターン８ａ１が形成される。ホールパターン８ａ１によりハードマスク４の表面の一部が露出されている。領域Ｒ２では、物理ガイド（ホールパターン７ａ２，６ａ２）がレジストパターンＲＰ３で覆われている。
図９（ａ）に示す工程では、領域Ｒ１のホールパターン７ａ１，６ａ１内から第１ポリマー部１１ａを除去するとともに、領域Ｒ２のレジストパターンＲＰ３を除去する。
図９（ｂ）に示す工程では、領域Ｒ１においてホールパターン８ａ１をハードマスク４ａに転写してホールパターン４ａ１を形成するとともに、領域Ｒ２においてホールパターン７ａ２，６ａ２をハードマスク４ａに転写してホールパターン４ａ２を形成する。
図９（ｃ）に示す工程では、ＲＩＥ法等により、側壁スペーサー膜８ａ及び反射防止膜７ａを除去する。
図１０（ａ）に示す工程では、領域Ｒ１においてホールパターン４ａ１をハードマスク３ａに転写してホールパターン３ａ１を形成するとともに、領域Ｒ２においてホールパターン４ａ２をハードマスク３ａに転写してホールパターン３ａ２を形成する。そして、領域Ｒ１においてホールパターン３ａ１を被加工膜２ａに転写してホールパターン２ａ１を形成するとともに、領域Ｒ２においてホールパターン３ａ２を被加工膜２ａに転写してホールパターン２ａ２を形成する。
図１０（ｂ）に示す工程では、ＲＩＥ法等により、ハードマスク４ａ及びハードマスク３ａを除去する。
このような方法によっても、自己組織化リソグラフィー技術を用いたパターン形成を行いながら物理ガイドの一部をそのままパターン形成に用いる。これにより、寸法の異なるパターンの形成に必要な工程数を低減できる。すなわち、自己組織化リソグラフィー技術を用いて効率的にパターンを形成できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 基板、２ａ１，２ａ２，３ａ１，３ａ２，４ａ１，４ａ２，５ｂ１，６ａ１，６ａ２，７ａ１，７ａ２，８ａ１，１１ｃ，１２ｃ ホールパターン。

Claims (5)

  1. 光リソグラフィー技術を用いて、第１の領域において第１の膜に第１のパターンを形成し、第２の領域において前記第１の膜に第２のパターンを形成することと、
    自己組織化リソグラフィー技術を用いて、前記第１の領域において前記第１の膜の下方の第２の膜に前記第１のパターンに対応した第３のパターンを形成することと、
    前記第１の領域において前記第３のパターンを前記第１の膜及び前記第２の膜の下方の第３の膜に転写し、前記第２の領域において前記第２のパターンを前記第３の膜に転写することと、
    を含むことを特徴とするパターン形成方法。
  2. 前記第３のパターンの転写と前記第２のパターンの転写は、前記第３のパターン及び前記第２のパターンをマスクとしたエッチングにより一括して行われる
    ことを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第３のパターンの形成は、
    前記第１のパターン内及び前記第２のパターン内に自己組織化材料を埋め込んでミクロ相分離させることと、
    前記第１のパターン内に第４のパターンを現像するとともに前記第２のパターン内にダミーのパターンを現像することと、
    前記第４のパターンを前記第２の膜に転写して前記第３のパターンを形成するとともに前記ダミーのパターンを転写しないことと、
    を含む
    ことを特徴とする請求項１又は２に記載のパターン形成方法。
  4. 前記第３のパターンの形成は、
    前記第２のパターンを選択的に覆うレジストパターンを形成することと、
    前記第１のパターン内に自己組織化材料を埋め込んでミクロ相分離させることと、
    前記第１のパターン内に第４のパターンを現像することと、
    前記第４のパターンを前記第２の膜に転写して前記第３のパターンを形成することと、
    前記レジストパターンを除去することと、
    を含む
    ことを特徴とする請求項１又は２に記載のパターン形成方法。
  5. 前記第１のパターンの最大幅は、前記第２のパターンの最大幅より小さく、
    前記第３のパターンの最大幅は、前記第１のパターンの最大幅より小さい
    ことを特徴とする請求項１から４のいずれか１項に記載のパターン形成方法。
JP2017056499A 2017-03-22 2017-03-22 パターン形成方法 Pending JP2018160537A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017056499A JP2018160537A (ja) 2017-03-22 2017-03-22 パターン形成方法
US15/696,130 US20180275519A1 (en) 2017-03-22 2017-09-05 Pattern Formation Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056499A JP2018160537A (ja) 2017-03-22 2017-03-22 パターン形成方法

Publications (1)

Publication Number Publication Date
JP2018160537A true JP2018160537A (ja) 2018-10-11

Family

ID=63583355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056499A Pending JP2018160537A (ja) 2017-03-22 2017-03-22 パターン形成方法

Country Status (2)

Country Link
US (1) US20180275519A1 (ja)
JP (1) JP2018160537A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410848B2 (en) 2020-03-23 2022-08-09 Kioxia Corporation Method of forming pattern, method of manufacturing semiconductor device, and pattern-forming material

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6371745B2 (ja) * 2015-09-11 2018-08-08 東芝メモリ株式会社 パターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410848B2 (en) 2020-03-23 2022-08-09 Kioxia Corporation Method of forming pattern, method of manufacturing semiconductor device, and pattern-forming material

Also Published As

Publication number Publication date
US20180275519A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP5596133B2 (ja) ブロック共重合体を用いてホール又はビアを有するデバイスを形成する方法
CN107112212B (zh) 使用接枝聚合物材料图案化基底
JP4990479B2 (ja) 多層リソグラフィープロセスに関する新規な平坦化方法
JP5542766B2 (ja) パターン形成方法
TWI426544B (zh) 使用塊狀共聚合物以形成圖樣之方法
JP5563544B2 (ja) 表面にリセスを形成する方法
JP5579494B2 (ja) ポリマの指向性自己組織化を利用するサブリソグラフィ構造の形成方法
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8361704B2 (en) Method for reducing tip-to-tip spacing between lines
JP5758363B2 (ja) パターン形成方法
JP5764102B2 (ja) パターン形成方法
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
JP5813604B2 (ja) パターン形成方法
US9040123B2 (en) Pattern formation method
US9087875B2 (en) Pattern formation method for manufacturing semiconductor device using phase-separating self-assembling material
Seino et al. Contact hole shrink process using directed self-assembly
JP6470079B2 (ja) パターン形成方法
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2014135435A (ja) 半導体装置の製造方法
CN108231548B (zh) 半导体装置的制作方法
JP2013165151A (ja) パターン形成方法
JP6063825B2 (ja) パターン形成方法
US9613807B2 (en) Methods for fabricating integrated circuits using directed self-assembly chemoepitaxy
JP2018160537A (ja) パターン形成方法
CN108231547B (zh) 半导体装置的形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905