TWI426544B - 使用塊狀共聚合物以形成圖樣之方法 - Google Patents

使用塊狀共聚合物以形成圖樣之方法 Download PDF

Info

Publication number
TWI426544B
TWI426544B TW098132347A TW98132347A TWI426544B TW I426544 B TWI426544 B TW I426544B TW 098132347 A TW098132347 A TW 098132347A TW 98132347 A TW98132347 A TW 98132347A TW I426544 B TWI426544 B TW I426544B
Authority
TW
Taiwan
Prior art keywords
pattern
radiation
substrate
bulk
copolymer
Prior art date
Application number
TW098132347A
Other languages
English (en)
Other versions
TW201023246A (en
Inventor
Scott Sills
Dan Millward
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201023246A publication Critical patent/TW201023246A/zh
Application granted granted Critical
Publication of TWI426544B publication Critical patent/TWI426544B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0198—Manufacture or treatment of microstructural devices or systems in or on a substrate for making a masking layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/10—Memory cells having a cross-point geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

使用塊狀共聚合物以形成圖樣之方法
本發明係關於使用塊狀共聚合物以形成圖樣之方法。
半導體處理之持續目標為增大整合密度。此增大電路密度之目標滲透入所有類型電路(包括記憶體、邏輯及感測器)的製造。可藉由減小存在大量重複單元(諸如，具有整合記憶體)之布局中之個別結構的大小來達成積體電路密度之顯著改良。記憶體儲存單元可包含整合式記憶體之個別結構。實例記憶體儲存單元為NAND單位晶胞(unit cell)、動態隨機存取(DRAM)單位晶胞及交叉點記憶體單位晶胞。
光微影為用於製造整合式元件的習知方法。光微影使用光來圖樣化感光性材料。接著可將經光微影圖樣化之感光性材料用作用於圖樣化下伏材料以形成積體電路元件的遮罩。
若僅光微影用於圖樣化積體電路元件，則積體電路密度不能增大超過由可使用光微影獲得之最小可得特徵大小表示的臨限值。可由(例如)光微影期間所使用之波長表示最小特徵大小。
已開發可結合光微影來使用以將最小可達特徵大小推動至比可單獨藉由光微影達成之尺寸小的尺寸之若干方法。該等方法中之一為包含使用塊狀共聚合物以在經光微影圖樣化之特徵內形成圖樣的程序。以塊狀共聚合物產生之圖樣可比可藉由光微影圖樣化達成之圖樣的密度高，且因而可用於產生比可單獨藉由光微影達成之積體電路密度高的積體電路密度。
雖然塊狀共聚合物之使用展示增大積體電路密度的希望，但在將塊狀共聚合物用於半導體裝置製造中的大規模使用之前存在待克服之技術障礙。
需要開發以塊狀共聚合物形成圖樣之新方法，其使得能夠以高密度形成重複圖樣。此等方法進一步需要容易適用於半導體裝置製造。
一些實施例包括將材料提供於基板上且將材料圖樣化為第一遮罩圖樣的方法。隨後，處理該材料以在材料內形成重複區段，且接著選擇性地移除該等區段中之一或多者以形成疊加於該第一遮罩圖樣內的第二遮罩圖樣。參看圖1至圖16描述實例實施例。
參看圖1，說明一半導體構造10之一部分。該構造10包括一半導體基板12及一形成於該基板上之材料18。
基板12包含一基底14及一支撐於該基底上之材料16。
術語「半導電基板」及「半導體基板」意謂包含半導電材料之任何構造，半導電材料包括(但不限於)諸如半導電晶圓之塊狀半導電材料(單獨地或呈包含其上之其他材料之組合的形式)及半導電材料層(單獨地或呈包含其他材料之組合的形式)。術語「基板」指代任何支撐結構，包括(但不限於)上文所描述之半導電基板。
基底14可對應於半導體材料，且在一些實施例中可對應於單晶矽晶圓。
材料16表示待在積體電路之製造期間圖樣化的材料。材料16可為電絕緣材料(例如，可包含氮化矽、二氧化矽等中之一或多者)、導電材料(例如，可包含各種金屬、含有金屬之組合物、以導電方式摻雜之半導體材料等中的一或多者)或半導電材料(例如，矽、鍺等)。雖然僅展示由基底14支撐單一材料16，但在一些實施例中可由基底支撐多種材料。舉例而言，若需要在基底14上形成NAND單位晶胞，則可存在堆疊於基底上之複數種閘極材料；其中該等閘極材料基本上同時經圖樣化以形成由該基底支撐之複數個閘極構造。作為另一實例，若需要形成交叉點記憶體，則可存在堆疊於基底14上之複數種材料；其中該等材料基本上同時經圖樣化以形成遍布該基底延伸之複數條線。作為又一實例，若需要形成DRAM，則可存在堆疊於基底14上之複數種材料；其中該等材料基本上同時經圖樣化以形成遍布該基底延伸之複數條字線及/或位元線。
材料18為輻射敏感的，以使得其可藉由光微影方法圖樣化，且包含塊狀共聚合物。在一些實施例中，材料18可包含塊狀共聚合物與習知光阻的摻合物。在其他實施例中，材料18可包含一包括塊狀共聚合物之自組合特性及光阻材料之感光性兩者之材料、基本上由該材料組成或由該材料組成。材料18可具有可輻射釋放及/或可在與可輻射釋放的額外物質(例如，光酸)相互作用之後釋放的一或多個「脫離基」。該等脫離基可稱為可經由輻射誘發之分裂釋放之脫離基。
共聚合物為自兩個或兩個以上不同單體物質衍生之聚合物。塊狀共聚合物含有由共價鍵鍵聯之兩個或兩個以上均聚合物子單元。均聚合物子單元之結合可使用被稱為接合塊狀之中間非重複鍵聯。術語「塊狀共聚合物」可通用於可微相分離以在子微影長度規模上形成晶疇(domain)之任何異質材料。塊狀共聚合物可為(例如)有機的、有機金屬的或有機矽的。具有兩個相異塊狀之塊狀共聚合物可稱為雙塊狀共聚合物。可由其中所含有之相異均聚合物子單元的數目識別塊狀共聚合物。舉例而言，僅含有兩個相異均聚合物子單元之塊狀共聚合物可稱為雙塊狀共聚合物，且僅含有三個相異均聚合物子單元之塊狀共聚合物可稱為三塊狀共聚合物。
可用於共聚合物分散於習知光阻中的應用中之實例塊狀共聚合物為：聚苯乙烯-塊狀-聚(2-乙烯吡啶)(PS-b-P2VP)；聚苯乙烯-塊狀-聚(乙烯-交替-丙烯)；聚苯乙烯-塊狀-聚(甲基丙烯酸甲酯)(PS-b-PMMA)；聚苯乙烯-塊狀-聚(環氧乙烷)(PS-b-PEO)；及聚苯乙烯-塊狀-聚(二甲基-矽氧烷)(PS-b-PDMS)。用於以上化學式中之每一者中的「b」指示塊狀鍵聯。
可用於將共聚合物用作輻射敏感化合物之應用中的實例塊狀共聚合物為與PS-b-PMMA類似之共聚合物，且包含含有可經由輻射誘發之分裂釋放之脫離基的經改質之子單元；其中在一些實施例中該等分子在脫離基之分裂之後為鹼溶性的。經改質之子單元可為單獨之聚苯乙烯子單元、單獨之甲基丙烯酸甲酯子單元，或聚苯乙烯子單元及甲基丙烯酸甲酯子單元兩者。
若聚苯乙烯子單元經改質，則該改質可使用聚{4-[(第三-丁氧基羰基)氧基]苯乙烯}代替聚苯乙烯，其中第三-丁氧基為可經由輻射誘發之分裂釋放之脫離基；且若甲基丙烯酸甲酯子單元經改質，則該改質可使用環烯-聚甲基丙烯酸酯取代甲基丙烯酸甲酯，其中環烯為可經由輻射誘發之分裂釋放之基團。
其他實例塊狀聚合物為PS-b-PS經改質 -b-PMMA及PS-b-PMMA-b-PMMA經改質 ；其中PS經改質 及PMMA經改質 分別為聚苯乙烯及聚(甲基丙烯酸甲酯)之衍生物。
可使用包括(例如)旋塗式方法之任何適當的方法在材料16上沈積材料18。可在沈積材料18之後以所謂的「軟烘烤」處理材料18。在一些實施例中，軟烘烤可處於接近或低於材料18之玻璃態化溫度(Tg)的溫度下。在一些實施例中，軟烘烤可處於約110℃至約120℃之溫度下，而材料18具有約140℃至約150℃之Tg。軟烘烤可用於移除在沈積材料18期間作為載體存在於材料18中之溶劑。
可光微影圖樣化材料18，且圖2展示處於光微影圖樣化材料18後的處理階段中之構造10。圖樣化已使材料18形成為經圖樣化遮罩19。經圖樣化遮罩19包括藉由介入間隙26及28彼此間隔之複數個遮罩特徵20、22及24。圖2之經圖樣化遮罩(亦即，藉由光微影圖樣化材料18形成的遮罩)可稱為第一經圖樣化遮罩以使其區別於在後續處理中形成之其他遮罩(論述於下文中)。
光微影圖樣化材料18包含使材料18之一些區域曝露於電磁輻射(亦即，光化輻射)，而留下其他區域未經曝露；繼之以使用顯影劑溶液移除經曝露或未經曝露之區域，且留下未經移除之區域作為經圖樣化遮罩。
可將使材料18之一些區域曝露於電磁輻射視為使材料18曝露於經圖樣化電磁輻射。經圖樣化電磁輻射可為任何適當之波長，且可(例如)為365奈米波長輻射、248奈米波長輻射、193奈米波長輻射、極紫外(EUV)輻射等。
在一些實施例中，材料18可在曝露於電磁輻射之後且在使用顯影劑之前經受熱處理。該熱處理可稱為「後曝露烘烤(post exposure bake)」，且可用於增強化學增幅型光阻(chemically-amplified photoresist)內之化學品(例如，酸)的遷移。可以小於或等於材料18之玻璃溫度(其中在一些實施例中玻璃態化溫度為至少約100℃且小於或等於約150℃之溫度)的溫度進行後曝露烘烤；且在一些實施例中可以約90℃至約120℃之溫度進行後曝露烘烤。
在材料18包含分散於習知光阻中之塊狀共聚合物的實施例中，習知光阻可為化學增幅型抗蝕劑。若塊狀共聚合物之添加影響化學增幅之比率，則可調整增幅化學品之濃度及/或後曝露烘烤之持續時間以補償該影響。舉例而言，可調整光酸產生劑(PAG)之化學性質或濃度。
在材料18包含經改質以具有可經由輻射誘發之分裂釋放之脫離基的塊狀共聚合物之實施例中，該塊狀共聚合物可結合化學增幅劑(諸如，PAG)加以使用。在該等實施例中，可調整後曝露烘烤之持續時間及溫度及/或光酸產生劑化學性質及/或光酸淬減化學性質，以獲得電磁輻射曝露之效應的所要增幅。
在塊狀共聚合物包含聚{4-[(第三-丁氧基羰基)氧基]苯乙烯}及環烯-聚甲基丙烯酸酯(或類似塊狀)的實施例中，曝露於輻射可將塊狀共聚合物之子單元轉換成聚羥基苯乙烯(PHOST)及聚丙烯酸(PAA)，或可經顯影且自未經曝露之區域中的子單元選擇性地移除/留下的類似子單元。在一些實施例中，可藉由後曝露烘烤對該轉換化學增幅。本文所描述之特定化學性質為實例化學性質，且其他實施例可使用其他化學性質來達成類似結果。
曝露於電磁輻射及後曝露烘烤(在使用後曝露烘烤之實施例中)使材料18之一些部分相對於其他部分經改質。接著使用先前所述之顯影劑選擇性地移除經改質部分或未經改質部分。顯影劑可為適於選擇性地溶解經改質部分或未經改質部分的習知顯影劑，且可(例如)包含氫氧化四甲銨(TMAH)水溶液。在包含塊狀共聚合物與光阻之摻合物的實施例中，經曝露區域中之塊狀共聚合物可為藉由光酸產生劑之作用「可顯影的」，及/或顯影劑可經組態以用於選擇性地溶解經曝露區域中之塊狀共聚合物而不自未經曝露區域提取大量之塊狀共聚合物。
間隙26及28內之材料16的上表面未經覆蓋。在一些實施例中，材料16之未經覆蓋上表面可經塗覆、經接枝及/或經官能化以改變上表面之特性，以使得其變得相對於材料18較不可濕。此情形可在後續處理中防止材料18累積遍布間隙26及28(論述於下文中)。在一些實施例中，可調整材料18之量、間隙26及28之大小及後續處理之參數，以使得不管材料16之上表面是否經處理材料18不完全分散遍布間隙26及28。然而，應注意，或者可存在需要材料18在後續處理後延伸完全遍布間隙26及28的一些實施例。
參看圖3，使材料18經受誘發塊狀共聚合物之自組合的條件，以自塊狀共聚合物形成特徵32及34。該塊狀共聚合物可為雙塊狀共聚合物，且在該等實施例中可一般表示為A-B，其中「A」表示均聚合物子單元中之一者，「B」表示均聚合物子單元中之另一者，且連字符表示共價鍵。由雙塊狀共聚合物之自組合引起的圖樣可由簡寫A-B:B-A:A-B:B-A表示；其中連字符表示共價相互作用，且冒號表示非共價相互作用。因而，特徵32可包含該塊狀共聚合物之A子單元，且特徵34可包含該塊狀共聚合物之B子單元，或特徵32可包含該塊狀共聚合物之B子單元，且特徵34可包含該塊狀共聚合物之A子單元。該等特徵32及34關於空氣之潤濕及基板界面彼此不同，且此導致特徵32及34自組合成為圖3中所示之圖樣。圖3說明可由塊狀共聚合物之自組合引起的許多組態中之一者。圖15展示可由塊狀共聚合物之自組合引起的另一組態。
在一些實施例中，該等特徵32除該塊狀共聚合物之子單元中的一者之外可包括其他組份。舉例而言，在材料18(圖2)包含與其他物質混合的塊狀共聚合物之實施例中，該等特徵32可包括該等其他物質以及包括該塊狀共聚合物之子單元中的一者。
在一些實施例中，可將特徵32視為沿穿經遮罩塊20、22及24之橫截面與特徵34交替；且在該等實施例中，可將沿該橫截面之特徵32及34視為包含自該塊狀共聚合物形成的交替第一區段及第二區段。
可將該等特徵34視為對應於自該第一經圖樣化遮罩19形成之第二經圖樣化遮罩35。又，可將特徵34之圖樣稱為第二圖樣。可將該第二圖樣視為在對應於特徵20、22及24之圖樣的第一圖樣內，或疊加於對應於特徵20、22及24之圖樣的第一圖樣上。
圖3說明可由塊狀共聚合物之自組合引起的許多組態中之一者。圖15展示可由塊狀共聚合物之自組合引起的另一組態。在圖3及圖15之實施例中，特徵34為相對於諸圖之橫截面圖延伸入頁面且自頁面延伸出的圓柱體。在其他實施例中，該等特徵可為薄片、微胞或表面垂直圓柱體。
用於誘發共聚合物之自組合的條件可為熱條件，且可使用大於約材料18之玻璃態化溫度的溫度(在一些實施例中，該溫度可為大於150℃至小於或等於約250℃)。在另一實施例中，可在溶劑退火步驟期間誘發自組合，其中材料曝露於適當溶劑蒸氣之分壓。
參看圖3，展示第一經圖樣化遮罩19之塊20、22及24已在曝露於用於誘發共聚合物之自組合期間經受回焊。該回焊已改變塊20、22及24之形狀，以使得個別塊現具有擴展，且變成圓頂形。塊之擴展相對於呈現於圖2之處理階段中的初始大小已減小間隙26及28之大小。個別塊之擴展的量可受眾多因素影響，該等因素可包括以下各者中之一或多者：塊之組成、塊之初始體積、塊之初始形狀、用於誘發塊狀共聚合物之自組合之處理的溫度、該處理之持續時間、在溶劑退火用於誘發自組合時使用之溶劑的類型及最小化空氣界面之總面積的推進力。另外，個別塊之擴展的量可受材料16之表面的組成影響且具體言之受相對於表面16之材料18之接觸角影響。在一些實施例中，可處理間隙26及28內曝露之表面16的至少一些以使該表面變得不可由材料18(圖2)潤濕，以使得該材料18自該表面起泡且不完全遍布間隙26及28延伸。表面16之該處理可包括(例如)將該表面曝露於一或多種氟烷基矽烷及/或聚矽氧；且可於在表面16上形成塊20、22及24之前或之後進行。在另一實施例中，當材料18(圖2)在自組合退火期間回焊以形成第二遮罩35時，間隙26及28閉合，且接著特徵34形成為遍布整個表面16均勻地具有週期性。
特徵34之形成可稱為石墨磊晶對準(grapho-epitaxial alignment)，且可使該等特徵34以大體上小於可藉由光微影曝露達成之最小間距的間距形成。舉例而言，可使特徵34以小於或等於可由用於形成圖2之塊20、22及24的光微影製程達成之最小間距的二分之一之間距形成。
參看圖4，相對於特徵34選擇性地移除大部分特徵32(圖3)，以留下經圖樣化遮罩35之特徵34保留在材料16上。在所示之實施例中，歸因於用於移除特徵32之蝕刻的各向異性，一些特徵32保留在特徵34下。一種相對於特徵34選擇性地移除特徵32之所示之若干部分的方法為：首先藉由氧化或金屬化該等特徵34(亦即，將氧氣或金屬併入至特徵34中)使特徵34相對於特徵32改質，且隨後藉由以O2 電漿進行之灰化移除特徵32之若干部分。若使用圖15之實施例代替圖3之實施例，則可進行衝穿蝕刻以移除至少部分之外表層(其為圖15之實施例中之特徵34之外表層)，且藉此曝露特徵32以用於後續移除。
參看圖5，該經圖樣化遮罩35可用於在材料16內製造圖樣。在一些實施例中，材料16可表示用於製造記憶體架構(例如，NAND、DRAM及/或交叉點記憶體)之一或多種材料。在該等實施例中，將圖樣轉印至材料16種可表示將一或多種材料圖樣化為記憶體架構之結構。在該等實施例中，該等特徵34可用於界定基板12內之積體電路元件之位置。舉例而言，材料16之圖樣化可表示NAND單位晶胞之一或多種閘極材料的圖樣化；可表示交叉點記憶體晶胞之複數條線的圖樣化；及/或可表示DRAM之字線及/或位元線的圖樣化。
在一些實施例中，可在後續處理中移除圖5之特徵32及34；且在其他實施例中，可留下特徵32及34以變成併入至積體電路構造中。
圖6展示根據塊狀共聚合物之自組合已形成薄片而非圓柱體的實施例之處於圖2之處理階段後的處理階段中之構造10。因此，圖2之材料18已組合為特徵32及34之交替區段。該等特徵32及34可分別對應於雙塊狀共聚合物之A子單元及雙塊狀共聚合物之B子單元。可藉由包括(例如)相對於將形成圖3之構造的體積分率改變A子單元及B子單元之體積分率的任何適當方法誘發圖6之構造。若由塊22、24及26覆蓋之材料16的表面關於特徵32及34之可濕性為中性的(亦即，若特徵32及34兩者潤濕表面達相當量)，且若特徵32相對於特徵34沿空氣界面優先形成，則可形成所示薄片。
若圖2之組合物18由雙塊狀材料組成，則可自該雙塊狀共聚合物之自組合的誘發引起圖6之結構。換言之，在自組合之後，遮罩塊20、22及24轉換為僅存在自該自組合形成之重複區段的結構。在材料18包含與其他物質混合的雙塊狀共聚合物之其他實施例中，處於圖6之處理階段中的塊20、22及24除自雙塊狀共聚合物之自組合形成的區段之外可包含其他組份。
處於圖6之處理階段中的塊20、22及24被說明為相較於處於圖3之處理階段中的類似塊較不呈圓頂形且較不擴展。提供圖3與圖6之間的該差異以說明可藉由調整上文參看圖3所論述之參數中的一或多者調整在誘發塊狀共聚合物之自組合期間發生的塊20、22及24之擴展的量。
在後續處理中，可相對於一者選擇性地移除圖6之兩個類型的特徵32及34中之另一者。若待選擇性地移除特徵34，則可發生部分蝕刻至特徵32中以曝露特徵34以用於後續移除。
圖7展示相對於特徵34已選擇性地移除特徵32之後的構造10。剩餘特徵34在材料16上形成向上突出結構之經圖樣化遮罩。
圖8展示圖7之經圖樣化遮罩的圖樣已藉由一或多次適當蝕刻轉印至材料16中後的構造10。
圖1至圖8說明使用光微影處理在包含塊狀共聚合物之感光性材料內形成第一圖樣且接著使用該塊狀共聚合物之自組合形成疊加於該第一圖樣上的第二圖樣之實施例。除光微影之外，可使用其他方法形成第一圖樣。舉例而言，圖9至圖12說明使用基板表面之可濕性的差異在包含塊狀共聚合物之材料中誘發第一圖樣的實例過程。
參看圖9，說明一半導體構造50之一部分。該構造50包含一基板52。在一些實施例中，基板52可為半導體基板。在一實例實施例中，基板52可為單晶矽晶圓。
基板52包含一上表面53。在一些實施例中，該上表面53可最初由矽或經摻雜之矽組成。說明複數個區域54，其中該等區域對應於相對於上表面53之剩餘部分組成已改變的上表面53之區段。該組成改變將改變待隨後形成於基板52上之含有塊狀共聚合物之材料的可濕性。若上表面53由矽或經摻雜之矽組成，則上表面之處理可包含使該上表面經受一或多種氟烷基矽烷及/或矽烷醇。舉例而言，區域54可對應於已曝露於全氟烷基矽烷之上表面的部分。光阻可用於保護在用於形成導致區域54之改變的處理期間不改變的表面53之部分。
在一些實施例中，可將未經處理之上表面53的區域稱為該上表面之第一區域51，且可將經處理之區域54稱為該上表面之第二區域。
參看圖10及圖11，在基板52上沈積材料60(圖10)；且接著材料再分配以不處於基板52之表面的區域54上且在表面之區域51上累積(或起泡)(圖11)。
材料60包含塊狀共聚合物，且在一些實施例中由分散於載體溶劑中之塊狀共聚合物組成。塊狀共聚合物可包含任何適當塊狀共聚合物，且在一些實施例中為由聚苯乙烯-塊狀-乙烯吡啶或聚苯乙烯-塊狀-環氧乙烷組成之雙塊狀共聚合物。歸因於相對於區域51及區域54之材料60之可濕性的差異，該塊狀共聚合物沿材料52之上表面自區域54分散，且沿該上表面在區域51上起泡。具體言之，區域51可組態為可由材料60潤濕，而區域54組態為不可濕，且該情形可使材料60在區域51上累積同時自區域54上分散。
圖11之材料60形成具有在區域54上藉由間隙63彼此間隔之遮罩特徵64、66及68的經圖樣化遮罩62。經圖樣化遮罩62之遮罩特徵64、66及68的圖樣可稱為第一圖樣。
可藉由包括(例如)旋轉澆鑄之任何適當的方法沈積材料60。
在一些實施例中，可使該經圖樣化遮罩62經受低溫烘烤(亦即，在小於約材料60之玻璃態化溫度的溫度下之烘烤，材料60之玻璃態化溫度在一些實施例中可小於或等於150℃)以移除載體溶劑；且在其他實施例中可省略該烘烤。在一些實施例中，低溫烘烤可誘發自區域54去濕。
參看圖12，使經圖樣化遮罩62經受在其中誘發該塊狀共聚合物之自組合的條件。該塊狀共聚合物內之自組合被展示為將材料60轉換成特徵70及72。特徵70呈相對於圖12之橫截面圖延伸入頁面且自頁面延伸出的圓柱體之形式。特徵72在特徵70上且在特徵70之間。在一些實施例中，可將特徵70視為沿穿經遮罩塊64、66及68之橫截面與特徵72交替；且在該等實施例中，可將沿該橫截面之特徵70及72視為包含自該塊狀共聚合物形成的交替第一區段及第二區段。在一些實施例中，溶劑處理及熱處理(例如，烘烤)中之一者或兩者可同時誘發圖12之自組合及圖11之去濕。
可將該等特徵70視為對應於自該第一經圖樣化遮罩62形成之第二經圖樣化遮罩74。又，可將特徵70之圖樣稱為第二圖樣，且可將該第二圖樣視為疊加於對應於特徵64、66及68之圖樣的第一圖樣上。
雖然在所示實施例中特徵70為圓柱體，但在其他實施例中該等特徵可具有其他形狀。舉例而言，在一些實施例中特徵可為薄片。在該等特徵為薄片之實施例中，圖12之構造可包含與圖6中所示之交替區段32及34類似的特徵70及72之交替區段。圖12說明可由塊狀共聚合物之自組合引起的許多組態中之一者。圖16說明可由塊狀共聚合物之自組合引起的另一組態。
參看圖13，相對於特徵70選擇性地移除大部分特徵72，以留下經圖樣化遮罩74之特徵70保留在基板52上。在所示之實施例中，歸因於用於移除特徵72之蝕刻的各向異性，特徵72之若干部分保留在特徵70下。一種相對於特徵70選擇性地移除特徵72之所示之若干部分的方法為：首先藉由氧化或金屬化該等特徵70(亦即，將氧氣或金屬併入至特徵70中)使特徵70相對於特徵72改質，且隨後藉由以O2 電漿進行之灰化移除特徵72之若干部分。
參看圖14，該經圖樣化遮罩74已用於在基板52內製造圖樣。在一些實施例中，材料52可用於製造記憶體架構(例如，NAND、DRAM及/或交叉點記憶體)。在該等實施例中，將圖樣轉印至基板52中可表示將一或多種材料圖樣化至記憶體架構之結構中。在一些實施例中，該等特徵70可用於界定基板52內之積體電路元件之位置。舉例而言，基板之圖樣化可表示NAND單位晶胞之一或多種閘極材料的圖樣化；可表示交叉點記憶體晶胞之複數條線的圖樣化；及/或可表示DRAM之字線及/或位元線的圖樣化。
在一些實施例中，可在後續處理中移除特徵70及/或經改質區域54；且在其他實施例中，可留下特徵70及/或經改質區域54以變成併入至積體電路構造中。
具體展示之實施例為實例實施例，且本發明包括未具體展示之其他實施例。舉例而言，圖1至圖16中所示之實例實施例誘發塊狀共聚合物之自組合以形成水平地遍布基板表面延伸的遮罩特徵(具體言之，圖4之特徵34、圖7之特徵34及圖13之特徵70)。在未圖示之其他實施例中，塊狀共聚合物之自組合可形成相對於基板表面垂直地延伸(亦即，主要向上突出)的結構。該等垂直結構可用於半導體製造中之各種應用，包括(例如)製造用於佈線或其他導電結構之觸點開口。
10．．．半導體構造
12．．．半導體基板
14．．．基底
16．．．材料
18．．．材料
19．．．第一經圖樣化遮罩
20．．．遮罩特徵/遮罩塊
22．．．遮罩特徵/遮罩塊
24．．．遮罩特徵/遮罩塊
26．．．間隙
28．．．間隙
32．．．特徵
34．．．特徵
35．．．第二經圖樣化遮罩
50．．．半導體構造
51．．．區域
52．．．基板
53．．．上表面
54．．．區域
60．．．材料
62．．．第一經圖樣化遮罩
63．．．間隙
64．．．遮罩特徵/遮罩塊
66．．．遮罩特徵/遮罩塊
68．．．遮罩特徵/遮罩塊
70．．．特徵
72．．．特徵
74．．．第二經圖樣化遮罩
圖1至圖5說明處於一實例實施例之各處理階段中的半導體構造之一部分；
圖6至圖8說明根據另一實例實施例之處於圖2後的各處理階段中之圖2的半導體構造之一部分；
圖9至圖14說明處於另一實例實施例之各處理階段中的半導體構造之一部分；
圖15說明根據另一實例實施例之處於圖2之處理階段後的處理階段中的半導體構造之一部分；及
圖16說明根據另一實例實施例之處於圖11之處理階段後的處理階段中的半導體構造之一部分。
10．．．半導體構造
12．．．半導體基板
14．．．基底
16．．．材料
19．．．第一經圖樣化遮罩
20．．．遮罩特徵/遮罩塊
22．．．遮罩特徵/遮罩塊
24．．．遮罩特徵/遮罩塊
26．．．間隙
28．．．間隙
32．．．特徵
34．．．特徵
35．．．第二經圖樣化遮罩

Claims (15)

  1. 一種形成一圖樣之方法，其包含：在一基板上沈積一包含塊狀共聚合物之組合物；光微影圖樣化該組合物以自該組合物形成一第一遮罩；及在光微影圖樣化該組合物之後，誘發該塊狀共聚合物之組合以自該第一遮罩形成一第二遮罩。
  2. 一種形成一圖樣之方法，其包含：在一基板上沈積一輻射敏感組合物，該輻射敏感組合物包含含有經由輻射誘發之分裂釋放之一或多個脫離基的塊狀共聚合物；光微影圖樣化該輻射敏感組合物以自該輻射敏感組合物形成一第一經圖樣化遮罩；及在光微影圖樣化該輻射敏感組合物之後，誘發該塊狀共聚合物之組合以在該第一經圖樣化遮罩內形成一第二經圖樣化遮罩。
  3. 如請求項2之方法，其中該塊狀共聚合物為一雙塊狀共聚合物。
  4. 如請求項2之方法，其中該輻射敏感組合物包含分散於一光阻中之該塊狀共聚合物。
  5. 如請求項2之方法，其中該輻射敏感組合物由該塊狀共聚合物組成。
  6. 一種形成一圖樣之方法，其包含：在一基板上沈積一輻射敏感組合物，該輻射敏感組合 物包含含有經由輻射誘發之分裂釋放之一或多個脫離基的塊狀共聚合物；將該輻射敏感組合物曝露於經圖樣化電磁輻射，繼之以顯影劑，以移除該輻射敏感組合物之一第一部分，而將該輻射敏感組合物之一第二部分留下於一由該經圖樣化電磁輻射誘發之第一圖樣中；誘發該塊狀共聚合物之組合以自該輻射敏感組合物形成一第二圖樣；且其中該塊狀共聚合物包含聚{4-[(第三-丁氧基羰基)氧基]苯乙烯}及環烯-聚甲基丙烯酸酯中之至少一者。
  7. 一種形成一圖樣之方法，其包含：在一基板上沈積一材料，該材料包含雙塊狀共聚合物且為可光微影圖樣化的；光微影圖樣化該材料以形成一第一圖樣；在形成該第一圖樣之後，誘發該雙塊狀共聚合物之組合以在該經圖樣化之材料內形成交替第一區段及第二區段；相對於該等第一區段及該等第二區段中之一者選擇性地移除該等第一區段及該等第二區段中之另一者，以形成一疊加於該第一圖樣上之第二圖樣；及使用該第二圖樣來界定該基板內之多個積體電路元件的位置。
  8. 如請求項7之方法，其中該光微影包括：曝露於經圖樣化光化輻射； 在該曝露於該光化輻射之後在一小於或等於約該材料之一玻璃態化溫度的溫度下熱處理該材料；及在該熱處理之後曝露於一顯影劑。
  9. 如請求項8之方法，其中該熱處理為一第一熱處理，且其中該誘發該雙塊狀共聚合物之組合包含一第二熱處理；該第二熱處理處於一大於約該材料之該玻璃態化溫度的溫度下。
  10. 如請求項7之方法，其中該等積體電路元件為一DRAM陣列、一NAND陣列及一交叉點記憶體陣列中之一或多者的部分。
  11. 一種形成一圖樣之方法，其包含：在一基板上沈積一材料，該基板具有複數個第一區域及複數個第二區域，其中該等第一區域相較於該等第二區域較可由該材料潤濕；該材料包含雙塊狀共聚合物，且藉由相對於該基板之該等第一區域及該等第二區域之可濕性的差異圖樣化為一第一圖樣；在藉由相對於該第一及第二區域之可濕性差異以圖樣化該材料至該第一圖樣之後，誘發該雙塊狀共聚合物之組合以在該經圖樣化之材料內形成交替第一區段及第二區段；相對於該等第一區段及該等第二區段中之一者中的至少一些選擇性地移除該等第一區段及該等第二區段中之另一者中的至少一些，以形成一疊加於該第一圖樣上之第二圖樣；及 使用該第二圖樣來界定該基板內之多個積體電路元件的位置。
  12. 如請求項11之方法，其中該雙塊狀共聚合物為PS-b-P2VP、PS-b-PEO或PS-b-PDMS。
  13. 如請求項16之方法，其中該等第一區域由矽或經摻雜之矽組成，且其中該等第二區域包含已以一或多種氟烷基矽烷及/或以一或多種聚矽氧及/或以其他去濕劑處理的含矽區域。
  14. 如請求項13之方法，其中該等第二區域係藉由以一或多種氟烷基矽烷及/或以一或多種聚矽氧處理該基板之若干部分形成。
  15. 如請求項11之方法，其中該等積體電路元件為一DRAM陣列、一NAND陣列及一交叉點記憶體陣列中之一或多者的部分。
TW098132347A 2008-10-09 2009-09-24 使用塊狀共聚合物以形成圖樣之方法 TWI426544B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/248,219 US8088551B2 (en) 2008-10-09 2008-10-09 Methods of utilizing block copolymer to form patterns

Publications (2)

Publication Number Publication Date
TW201023246A TW201023246A (en) 2010-06-16
TWI426544B true TWI426544B (zh) 2014-02-11

Family

ID=42099153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098132347A TWI426544B (zh) 2008-10-09 2009-09-24 使用塊狀共聚合物以形成圖樣之方法

Country Status (3)

Country Link
US (2) US8088551B2 (zh)
TW (1) TWI426544B (zh)
WO (1) WO2010042290A2 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993221B2 (en) * 2012-02-10 2015-03-31 Pixelligent Technologies, Llc Block co-polymer photoresist
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
KR101291223B1 (ko) 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US9487600B2 (en) 2010-08-17 2016-11-08 Uchicago Argonne, Llc Ordered nanoscale domains by infiltration of block copolymers
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US9684234B2 (en) 2011-03-24 2017-06-20 Uchicago Argonne, Llc Sequential infiltration synthesis for enhancing multiple-patterning lithography
US8980418B2 (en) 2011-03-24 2015-03-17 Uchicago Argonne, Llc Sequential infiltration synthesis for advanced lithography
US9285676B2 (en) 2011-06-23 2016-03-15 Asml Netherlands B.V. Self-assemblable polymer and method for use in lithography
US8956804B2 (en) * 2011-06-23 2015-02-17 Asml Netherlands B.V. Self-assemblable polymer and methods for use in lithography
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US20130200498A1 (en) * 2012-02-03 2013-08-08 Applied Materials, Inc. Methods and apparatus for lithography using a resist array
US9005877B2 (en) * 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
JP5937549B2 (ja) 2012-08-31 2016-06-22 ダウ グローバル テクノロジーズ エルエルシー 光酸発生剤化合物、光酸発生剤化合物を含有する末端基を含むポリマー、および製造方法
JP6031420B2 (ja) 2012-08-31 2016-11-24 ダウ グローバル テクノロジーズ エルエルシー 光酸発生剤を含む末端基を含むポリマー、前記ポリマーを含むフォトレジストおよびデバイスの製造方法
US8715917B2 (en) 2012-10-04 2014-05-06 International Business Machines Corporation Simultaneous photoresist development and neutral polymer layer formation
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9107291B2 (en) 2012-11-21 2015-08-11 International Business Machines Corporation Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
US9147574B2 (en) 2013-03-14 2015-09-29 Tokyo Electron Limited Topography minimization of neutral layer overcoats in directed self-assembly applications
US8980538B2 (en) 2013-03-14 2015-03-17 Tokyo Electron Limited Chemi-epitaxy in directed self-assembly applications using photo-decomposable agents
US20140273534A1 (en) 2013-03-14 2014-09-18 Tokyo Electron Limited Integration of absorption based heating bake methods into a photolithography track system
US8975009B2 (en) 2013-03-14 2015-03-10 Tokyo Electron Limited Track processing to remove organic films in directed self-assembly chemo-epitaxy applications
US9209014B2 (en) * 2013-03-15 2015-12-08 Tokyo Electron Limited Multi-step bake apparatus and method for directed self-assembly lithography control
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
KR102394994B1 (ko) 2013-09-04 2022-05-04 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
WO2015035088A1 (en) 2013-09-05 2015-03-12 Applied Materials, Inc Methods and apparatus for forming a resist array using chemical mechanical planarization
US9625815B2 (en) * 2013-09-27 2017-04-18 Intel Corporation Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9349604B2 (en) 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
US9738765B2 (en) 2015-02-19 2017-08-22 International Business Machines Corporation Hybrid topographical and chemical pre-patterns for directed self-assembly of block copolymers
DE102015222782A1 (de) 2015-11-18 2017-05-18 Sirona Dental Systems Gmbh Verfahren zur Visualisierung einer Zahnsituation
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
US12104249B2 (en) 2019-07-18 2024-10-01 Uchicago Argonne, Llc Sequential infiltration synthesis of group 13 oxide electronic materials

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US20050233597A1 (en) * 2002-11-05 2005-10-20 International Business Machines Corp. Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US20080193658A1 (en) * 2007-02-08 2008-08-14 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158710B2 (ja) 1992-09-16 2001-04-23 日本ゼオン株式会社 化学増幅レジストパターンの形成方法
KR100233367B1 (ko) 1993-04-15 1999-12-01 카나가와 치히로 레지스트 재료
AU2002367868A1 (en) * 2001-08-01 2003-10-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland Patterned polymeric structures, particularly microstructures, and methods for making same
KR100618850B1 (ko) 2004-07-22 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴을 가지는 반도체 소자의 제조 방법
US7854873B2 (en) 2005-06-10 2010-12-21 Obducat Ab Imprint stamp comprising cyclic olefin copolymer
US8618221B2 (en) * 2005-10-14 2013-12-31 Wisconsin Alumni Research Foundation Directed assembly of triblock copolymers
JP4421582B2 (ja) 2006-08-15 2010-02-24 株式会社東芝 パターン形成方法
US7999160B2 (en) * 2007-03-23 2011-08-16 International Business Machines Corporation Orienting, positioning, and forming nanoscale structures
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
KR101291223B1 (ko) * 2007-08-09 2013-07-31 한국과학기술원 블록 공중합체를 이용한 미세 패턴 형성 방법
GB0721427D0 (en) 2007-10-31 2007-12-12 Icera Inc Processing signals in a wireless newtwork
KR101355167B1 (ko) * 2007-12-14 2014-01-28 삼성전자주식회사 적어도 세 개의 고분자 블록을 구비하는 블록 공중합체를이용한 미세 패턴 형성 방법
US8088551B2 (en) * 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
US7560141B1 (en) * 2008-11-11 2009-07-14 International Business Machines Corporation Method of positioning patterns from block copolymer self-assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6746825B2 (en) * 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US20050233597A1 (en) * 2002-11-05 2005-10-20 International Business Machines Corp. Nonlithographic method to produce self-aligned mask, articles produced by same and compositions for same
US20080193658A1 (en) * 2007-02-08 2008-08-14 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mingqi Li et. al., Spatially Controlled Fabrication of Nanoporous Block Copolymers, American Chemical Society Published on Web preprint. Charles T. Black, Nanometer-Scale Pattern Registration and Alignment by *

Also Published As

Publication number Publication date
WO2010042290A2 (en) 2010-04-15
WO2010042290A3 (en) 2010-06-24
US20100092873A1 (en) 2010-04-15
TW201023246A (en) 2010-06-16
US8394579B2 (en) 2013-03-12
US8088551B2 (en) 2012-01-03
US20120077127A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TWI426544B (zh) 使用塊狀共聚合物以形成圖樣之方法
US7790350B2 (en) Method and materials for patterning a neutral surface
KR101350072B1 (ko) 서브 리소그래픽 패터닝을 위해 블록 공중합체 자기 조립을 사용하는 방법
KR101523951B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TWI565749B (zh) 含有嵌段共聚物之組成物及圖型之縮小方法
US8039196B2 (en) Method of forming fine patterns using a block copolymer
JP6452136B2 (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのｕｖ支援剥離
US9159558B2 (en) Methods of reducing defects in directed self-assembled structures
US9107291B2 (en) Formation of a composite pattern including a periodic pattern self-aligned to a prepattern
JP4852360B2 (ja) 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法
JP5813604B2 (ja) パターン形成方法
KR20150101875A (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
US9040123B2 (en) Pattern formation method
CN102956443B (zh) 半导体器件的制造方法
TW201011812A (en) A lithography method
US9633847B2 (en) Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition
US20090108402A1 (en) Method for Manufacturing Capacitor of Semiconductor Device
JP6470079B2 (ja) パターン形成方法
JP2016181630A (ja) パターン形成方法
US11300881B2 (en) Line break repairing layer for extreme ultraviolet patterning stacks
US9563122B2 (en) Method to harden photoresist for directed self-assembly processes
US9081274B2 (en) Pattern forming method
US20170025274A1 (en) Neutral hard mask and its application to graphoepitaxy-based directed self-assembly (dsa) patterning
JP2018160537A (ja) パターン形成方法