JP4421582B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP4421582B2
JP4421582B2 JP2006221555A JP2006221555A JP4421582B2 JP 4421582 B2 JP4421582 B2 JP 4421582B2 JP 2006221555 A JP2006221555 A JP 2006221555A JP 2006221555 A JP2006221555 A JP 2006221555A JP 4421582 B2 JP4421582 B2 JP 4421582B2
Authority
JP
Japan
Prior art keywords
pattern
block copolymer
silicon compound
component
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006221555A
Other languages
English (en)
Other versions
JP2008043873A (ja
Inventor
原 尚 子 木
田 泰 之 稗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006221555A priority Critical patent/JP4421582B2/ja
Priority to US11/727,158 priority patent/US7931819B2/en
Priority to KR1020070060919A priority patent/KR100904330B1/ko
Priority to CNA2007101280508A priority patent/CN101126901A/zh
Publication of JP2008043873A publication Critical patent/JP2008043873A/ja
Application granted granted Critical
Publication of JP4421582B2 publication Critical patent/JP4421582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking

Description

本発明は、微細パターンを形成する方法に関し、特に、周期的な配列構造を有するパターンを微細加工する方法であって、ブロックコポリマーの自己組織的な相分離構造を利用するパターン形成方法に関するものである。
本発明によるパターン形成方法は、例えば、高密度記録媒体や高集積化電子部品などの製造に好適に用いることができる。
近年におけるパーソナルコンピュータなどの情報機器の飛躍的な機能向上は、半導体装置の製造などに用いられる微細加工技術の進歩によるところが極めて大きい。これまで、加工寸法の微細化は、リソグラフィーに用いられる露光光源の短波長化によって専ら進められてきた。しかし、加工寸法が微細化し、パターンが高密度化するほど、製造工程におけるリソグラフィーのコストは膨大なものになってきている。次世代の半導体装置、あるいはパターンド・メディア(patterned media)などの微細加工を施した高密度記録媒体においてはパターンの寸法を100nm以下にまで微細化することが要求されている。このための露光光源としては、電子線などが用いられるようになると考えられるが、加工のスループットの点において大きな課題が残されている。
このような状況を背景として、より安価で、しかも高いスループットを実現できる加工方法として、材料が自己組織的に特定の規則配列パターンを形成する現象を利用する方法が提案されている。その中でも特に、「ブロックコポリマー」を利用する方法によれば、ブロックコポリマーを適当な溶媒に溶解した溶液を被加工体上に塗布する簡便な工程によって単層の規則配列したパターンを形成することが可能であり、微細加工方法としての応用も報告されている(たとえば、非特許文献1および非特許文献2参照)。
これらの方法では、ブロックコポリマーの相分離構造の一つのポリマー相をオゾン処理、プラズマエッチング、電子線照射などにより除去して凹凸状のパターンを形成し、この凹凸状パターンをマスクとして下地基板の加工を行うことが提案されている。
しかし、一般的にブロックコポリマーの相分離構造の膜厚方向のサイズは基板上に2次元方向に形成されるパターンのサイズと同じ程度かそれ以下しかないため、マスクとして形成されるパターンのエッチング耐性を十分に確保することが困難である。したがって、このようなブロックコポリマーマスクの相分離構造をそのままエッチングマスクとして用いて被加工体をエッチングした場合、十分にアスペクト比の高い構造を加工することができない。
このような問題を解決するために、ブロックコポリマーの自己組織化パターンをブロックコポリマーの下層に設けたパターントランスファー膜にプラズマエッチングなどによって一旦転写し、そのパターントランスファー膜をエッチングマスクとしてさらに下層の厚膜のレジスト膜を酸素プラズマによりエッチングすることにより、下地のレジスト膜に高いアスペクト比のパターンを転写する方法も提案されている(特許文献1および非特許文献3参照)。
しかしながら、この方法でも、ブロックコポリマーからパターントランスファー膜への転写の際には高いアスペクト比が得られないことが原因で、パターンを忠実に転写することが困難な場合がある。エッチングのアスペクト比が十分でないということはブロックコポリマー膜には膜厚分布や自己組織化パターンの微小なムラがパターントランスファー膜へのエッチング深さのばらつきとして強調されてパターントランスファー膜に転写されることになる。これは、極端な場合には下地のレジスト膜でのパターンの一部消失にもなりかねない。
かかる欠点の解決策として、エッチングアスペクト比の異なるジブロックコポリマーのエッチング選択比の増幅方法が提案されているが(特許文献2参照)、この方法は、ジブロックコポリマーの一方の成分をプラズマエッチングで凹みとし、そこへケイ素化合物などのエッチング耐性の高い成分をスピンコート塗布により埋め込み再度のプラズマエッチングによりパターンを下層膜へ転写するというもので、工程が煩雑化するという問題がある。
一方、自己組織化を利用する場合は、その規則配列の配列方向を制御することも重要である。磁気記録媒体の高密度化を実現するものとして期待されているパターンド・メディアの場合、再生や記録に際しては、パターニングされた磁性体粒子の一つ一つにアクセスする必要がある。この場合、再生ヘッドを記録列にトラッキングするためには、磁性体粒子の配列を一方向に揃える必要がある。
さらに、単一電子などを情報として扱う量子効果デバイスのような電子素子は、現在の半導体デバイスをより高密度化および低消費電力化する可能性を有するものとして期待されている。この場合も、量子効果を発現する構造に対して、信号検出のための電極を配置する必要がある 従って、量子効果を発現する微細構造は、所定の配列を有すると同時に、形成されている領域も任意に制御できることが必要とされる。
ブロックコポリマーの自己組織化の配列方向を制御するために、基板上に溝構造を形成しておきそれをガイドにして粒子の配列方向を揃える方法が提案されている(非特許文献4参照)。これらの方法では、ジブロックコポリマーの配列方向を揃えることは可能であるが、前述したとおり、やはり、ジブロックブロックの相分離構造のアスペクト比自体は依然として低いためエッチングにより十分アスペクト比の高いパターンを形成することは不可能である。また、ジブロックコポリマーをある任意の領域にのみ堆積させる方法は今のところない。
また、特定のブロックコポリマーの自己組織化現象を利用して微細パターンを形成する技術に関する研究もなされている(非特許文献5参照)。しかし、これらの研究において提案されている方法においても相溶性の問題については解決すべき多くの課題があり、安定的に高品質の微細パターンを形成する方法については有効なものとはいえない。
特開2001−151834号公報 特開2003−155365号公報 P.Manskyら; Appl. Phys. Lett., vol.68、p.2586 M.Parkら; Science, vol.276、p.1401 M.Parkら; Appl. Phys. Lett. vol.79 p.257 R.A. Segalmanら; Bulletin of the American Physical Society, Vol.45, No.1, p.559、同 vol.46, No.1, p.1000、M.Trawickら;同 vol.46, No.1, p.1000 Erik M. Freerら; Nano Letters, 2005, Vol.5, No. 10, p.2014-2018
本発明は、上述した従来技術の問題点に鑑みてなされたものであり、ブロックコポリマーの自己組織化より形成されるエッチングマスクを用いた微細加工技術において、十分なエッチング耐性と高いアスペクト比の双方を有し、しかも自己組織化により形成されるパターンを被加工物に対して忠実かつ簡便な工程で転写することができるパターン形成方法を提供することを目的とするものである。
上記の課題を解決するために、本発明に係るパターン形成方法は、ブロックコポリマー、ケイ素化合物、およびこれらの成分を溶解させる溶媒を含んでなる組成物を被加工体上に塗布することによって、該被加工体上に前記組成物層を形成し、前記組成物層において、前記ブロックコポリマーの自己組織化により、前記ケイ素化合物が偏在したエッチング耐性を有する相と、ポリマー相を含むエッチング耐性の低い相に相分離を生じさせることによって、微細パターンが形成されたパターン層を形成し、前記微細パターンが形成されたパターン層をマスクとして、前記被加工体をエッチング加工することを特徴とする。
本発明は上記の態様の他に、上記の方法によって得られたパターン形成物を包含する。
本発明に係るパターン形成方法においては、ブロックコポリマー、ケイ素化合物、およびこれらの成分を溶解させる溶媒を含んでなる組成物層において、ブロックコポリマーの自己組織化により、ケイ素化合物が偏在したエッチング耐性を有する相と、ポリマー相からなるエッチング耐性の低い相にミクロ相分離を生じさせることによって微細パターンが形成するようにしたので、高いアスペクト比の微細マスクパターンを簡便な工程によって迅速に形成することが可能になる。
本発明に係るパターン形成方法は、ブロックコポリマー、ケイ素化合物、およびこれらの成分を溶解させる溶媒を含んでなる組成物を被加工体上に塗布することによって、該被加工体上に前記組成物層を形成し、前記組成物層において、前記ブロックコポリマーの自己組織化により、前記ケイ素化合物が偏在したエッチング耐性を有する相と、ポリマー相からなるエッチング耐性の低い相にミクロ相分離を生じさせることによって、微細パターンが形成されたパターン層を形成し、前記微細パターンが形成されたパターン層をマスクとして、前記被加工体をエッチング加工することを特徴としている。
以下、本発明に係るパターン形成方法を、図面を参照しながら説明する。
図1は、本発明の方法の実施態様に係る工程断面図である。
まず、同図(a)に表したように、被加工体1の上に第1のレジスト層としてブロックコポリマー層2を形成する。このブロックコポリマー層2は、ブロックコポリマー、ケイ素化合物、およびこれらの成分を溶解させる溶媒を含んでなる組成物を被加工体上に塗布することによって形成される。
上記のブロックコポリマーとしては、自己組織的相分離化性能を有するコポリマーが用いられ、好ましくは、少なくともポリエチレンオキサイドをコポリマー成分として含むものであることが特に好ましい。
具体的には、好ましい例として、2種類のポリマー鎖AとBとが結合したA−B型の「ジブロックコポリマー」を挙げることができる。このようなA−B型のジブロックコポリマーとしては、ポリスチレン−ポリイソブテン、ポリスチレン−イソプレン、ポリジメチルシロキサン−ポリイソブテン、ポリスチレン−ポリエチレンオキシド、ポリスチレン−ポリプロピレンオキシド、ポリエチレンオキシド−ポリ(シアノビフェニルオキシ)ヘキシルメタクリレート、ポリスチレン−ポリメチルメタクリレート、ポリスチレン−ポリメタクリル酸、ポリエチレンオキシド−ポリビニルピリジン、ポリスチレン−ポリビニルピリジン、ポリイソプレ−ポリヒドロキシスチレン、などが好適に使用することができるが、これらに限定されるものではない。
さらに、本発明においては、2種類のポリマー鎖がA−B−A型に結合したものや、3種類のポリマー鎖がA−B−C型に結合した「トリブロックコポリマー」を用いることもできる。
上記の2種類のポリマー鎖がA−B−A型に結合したコポリマーとしては、上記のA−B型のジブロックコポリマーの一方成分が他方成分の末端にさらに結合した構造が挙げられる。
さらに、上記の3種類のポリマー鎖がA−B−C型に結合したトリブロックコポリマーとしては、A−B型、A−B−A型のブロックコポリマーを構成する成分から選択される3種の組み合わせが挙げられ、例えば、ポリスチレン、ポリイソプレン、ポリビニルピリジン、ポリヒドロキシスチレン、ポリエチレンオキシド、ポリプロピレンオキシドなどから選択されるポリマーなどが好適に用いられ得るが、これらに限定されるものではない。
次に、ケイ素化合物としては、本発明の方法を実現し得るものである限り特に限定されるものではないが、一般的に、シロキサン結合を有するシロキサン化合物もしくはその誘導体が好適に用いられ得る。さらに具体的には、本発明に好適なケイ素化合物としては、上記のブロックコポリマーの一つの成分のみと親和性であるか、あるいは、前記ブロックコポリマーが、第1の成分と第2の成分の少なくとも2つの成分を有し、前記第1の成分と前記ケイ素化合物とが親和性であり、かつ、前記第2の成分と前記ケイ素化合物とが非親和性であるものが好ましく用いられる。ブロックコポリマーの全成分と親和性を有するケイ素化合物を用いた場合は、ブロックコポリマーの相分離においてケイ素化合物の一方の相のみへの偏在が期待できず、また、良溶媒として共通の溶媒が適用できないばあい、膜形成時に一方成分のみが析出するなどの不都合が生ずることに留意すべきである。
具体的なケイ素化合物としては、溶液中または塗布後の安定性、ブロックコポリマーとの相溶性などを考慮すると、下記一般式(1)〜(4)に示す構造を有するのケイ素化合物が好ましく用いられ得る。
Figure 0004421582
Figure 0004421582
Figure 0004421582
Figure 0004421582
これら例示したシリケート類、ハイドロジェンシロキサン、メチルシロキサン、などの有機または無機系のケイ素含有化合物が好ましく用いられる。なお、ハイドロジェンシルセスキオキサン、メチルシルセスキオキサンなども他の成分との好適な組み合わせによっては適用可能ではあるが、本発明者の知見によれば、これらのケイ素化合物は、ブロックコポリマー混合液とした際に凝集物が生じやすく、このため保存安定性、成膜後の膜質安定性の点で問題がある。
上記ケイ素化合物ならびにブロックコポリマーは、それぞれの成分に適合した溶媒に溶解して組成物を調製する。使用する溶媒としては、上記ブロックコポリマーおよびケイ素化合物を溶解させる溶媒が用いられる。具体的には、エチレングリコール構造を含むエーテル、好ましくは、ジエチレングリコールジメチルエーテル(diglyme)、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルおよびこれらの混合物からなる群から選ばれた溶媒が好ましく用いられ得る。溶媒の好ましい具体例としては、例えば、MIBK、アセトンなどのケトン類、メタノールエタノール、IPAなどのアルコール類、プロピレングリコールモノプロピルエーテルなどのエーテル誘導体などが挙げられる。
特に、上記のケイ素含有化合物の担体として望ましいポリエチレンオキサイドのブロックコポリマーを用いる場合にあっては、少なくとも1種の溶媒としてエチレンオキサイド誘導体が含まれていることが望ましい。エチレンオキサイド誘導体としては、溶媒沸点などの観点より、上述したジエチレングリコールジメチルエーテル(diglyme)、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルなどが望ましい。
上記各成分からなる組成物において、ポリマーとケイ素化合物からなる固形成分の含有量としては、組成物全体に対して0.5〜40重量%が好ましく、さらに好ましくは0.5〜20重量%、特に好ましくは、1〜10重量%である。
また、上記ケイ素化合物の含有量としては、混合するポリマーの組成比にも依るが、ポリマー成分に対して1〜1000重量%が好ましく、さらに好ましくは10〜500重量%、特に好ましくは、50〜300重量%である。
図1(a)に示すように、上記の調製された組成物を被加工体1上に適当な手段で塗布し、必要に応じて、溶媒雰囲気または適当な温度でアニ−ル処理を行うことによって、ポリマー相2Aとポリマー相2Bとに相分離して規則配列構造が形成される。なお、この場合において、分子量の比較的小さいブロックコポリマーの場合、基板への塗布後溶媒が揮発していく過程で規則配列構造が形成される場合もある。ここに示した例においては、相分離構造が1層である構造を示しており、これは膜厚を調製することにより形成可能である。図1(a)では、ポリマー相2Aをマトリックスとし、ポリマー相2A中にポリマー相2Bが2次元的に規則配列した構造を形成する。このとき、2A相または2B相のいずれか一方のみケイ素化合物が偏在化した状態となる。このような規則配列構造を構成するポリマー相2および2Bの形状およびサイズは、ブロックコポリマーを構成する各ブッロクのポリマー鎖(A、BおよびC)の長さおよび、添加するケイ素化合物の量に依存し、これらを調整することによって、例えば100nm程度あるいはそれ以下の微細なサイズに制御することができる。
また、本発明においては、図1(b)に示すように、上記ポリマー相のうちでエッチング耐性の低い相(ケイ素化合物が偏在していない相)を、加熱処理または/および酸素プラズマ処理によって除去することもでき、このようなポリマー相の有機成分を選択的に除去するためには、プラズマ、光、電子線などのエネルギー線や熱などを照射すればよい。
通常の有機成分であれば、例えば、200〜450℃で加熱すれば分解、気化により除去可能であり、また、酸素プラズマ処理による選択的な除去も可能である。このような加熱、酸化処理において、ポリマー相AまたはBに偏在したケイ素含有化合物は、図1(c)に示すように、架橋反応により微細構造を保持した膜構造を形成することになる。図1(b)に示す例においては、2A相にケイ素化合物が偏在した状態(すなわち、2A相がエッチング耐性を有する相)を示す。
このようにして、サイズ100nm以下の規則配列パターンの相分離構造を有するブロックコポリマー膜の少なくとも一つのポリマー相2Bを選択的に除去することにより、凹部3が規則的に配列したレジスト層(ポリマー相)2Aを形成することができる(図1(c))。
次に、このようにして形成されたマスクパターンを用いて、図1(d)および図1(e)に示すように、被加工体1を直接エッチングすることにより、高いアスペクト比で被加工体1に微細パターンを形成することができる。なお、被加工体1に残存しているポリマー相2Aは適当な手段により除去し得る。
図2に示す例は、予めエッチングマスクとなるレジスト層のパターンを被加工体に形成する場合の態様を示すものである。
すなわち、図2に示す実施態様においては、まず(a)に示すように、予めエッチングマスクとなるレジスト層20の凹凸パターンを被加工体1上に形成する。次いで、レジスト層20の凹部に前記図1の場合と同様の方法で塗工組成物を被加工体1上に適当な手段で塗布し、必要に応じて、溶媒雰囲気または適当な温度でアニ−ル処理を行うことによって、ポリマー相2Aとポリマー相2Bとに相分離して規則配列構造が形成される。
次に、図2(c)に示すように、上記ポリマー相のうちでエッチング耐性の低い相(ケイ素化合物が偏在していない相)を、加熱処理または/および酸素プラズマ処理によって除去し、レジスト層20をマスクとして、エッチングを実施することによって、さらにその下層の被加工体1をエッチングする(図2(d)、(e)および(f))。従って、このエッチングに際しては、レジスト層20がエッチングマスクとなるよう、その材料とエッチング方法を選択する必要がある。
このように、図2に示す態様においては、ブロックコポリマーの組成物層を形成する前の状態において、予め被加工体の表面に凹凸パターンを形成するようにしたので、形成されたブロックコポリマー層の前記配列構造は、前記凹凸パターンに対応して配向することになるので、規則構造の配向を積極的に制御することができる。この場合、ガイドとなる表層凸凹パターンの作成はその目的を達成するものであればいかなる材料でも良いが、加工部以外のマスク形成としては、前述したケイ素化合物を材料が好ましい。
上記ポリマー組成物の塗工は、たとえば、基板(被加工体)上にスピンコート、ディップ、スプレー、インクジェットなどで塗布して、インプリント工程に供することができる。
また、被加工体としては、特に限定されないが、プラスチック基板、硝子基板、シリコン基板などが一般的である。必要に応じ、表面処理または各種膜を形成後、上記のような適切な方法に従って、組成物層(薄膜)を形成する。
上述したように、本発明によれば、比較的簡便な工程によって効率的に100nm以下のレベルの微細な規則的パターンを形成することができる。また、従来法に比べて工程数を減少させることができることから、工程増加に伴う汚染の増加を防止して品質の向上を図ることができるとともにプロセスの安定性を向上させることができる点でもすぐれている。
以下に、本発明の実施例を示すが、本発明は、下記の実施例の態様に限定されるものではない。
実施例1
塗布用のポリマー溶液として、分子量9500のポリスチレン(PS)と分子量9500のポリエチレンオキサイド(PEO)からなるジブロックコポリマーをDiglymeに溶解し、2.5%の溶液を調製した。この溶液250mgにメチルシロキサン誘導体を溶液に調整した東京応化製T−7(5500T)を125mg添加して均一溶液を得た。
得られた溶液をポアサイズ0.5μmのメンブレンフィルタでろ過し、シリコンウエハ(基板)上に厚さ30nmになるように塗布した。塗布した基板を窒素雰囲気オーブンに入れ、昇温速度1.5℃/分で400℃まで加熱し2時間その温度を保持した。
得られた焼成膜の断面のTEM観察では約23nmピッチのホールが形成されていることが判った。次に、得られたパターンをマスクとしてSFガスでエッチングを行うことにより、シリコン基板へパターンを転写することが出来た。
実施例2
ブロックコポリマーとして分子量3800のポリスチレン(PS)と分子量6500のポリエチレンオキサイド(PEO)を用いたほかは実施例1と同様の方法で微細構造膜の作製を行った。
得られた焼成膜は、ピッチ15nmのホールが形成されており、実施例と同様の処理により下層のシリコン基板へのパターン転写を行った。
実施例3
ブロックコポリマーとして分子量3000のポリスチレン(PS)と分子量3000のポリエチレンオキサイド(PEO)を用いたほかは実施例1と同様の方法で微細構造膜の作製を行った。
得られた焼成膜は、ピッチ15nmのシリンダーが形成されており、実施例と同様の処理により下層のシリコン基板へのパターン転写を行った。
実施例4
実施例1と同様にポリマーとケイ素化合物の混合液を基板に塗布し、加熱条件は200℃まで1.5℃/分で昇温し、200℃で2時間保持した。次に、酸素プラズマに供し、有機物の完全除去を行った基板上の微細構造は実施例1で得られたものと同質であった。
実施例5
分子量3000のポリスチレンと分子量3000のポリエチレンオキシドからなるジブロックコポリマーをdiglymeに溶解し、T−7(5500T)と混合溶液を作製し基板に塗布した。
120℃の温度で90秒加熱して溶媒を除去した後、基板を酸素プラズマで有機物を除去した。得られたパターンは、実施例3で得られたパターンと同等であった。
参考例1
ケイ素化合物として、HSQ(ハイドロジェンシルセスキオキサン)(東京応化製東京応化製T−12(600V)を用いたほかは、実施例1と同様の方法でジブロックコポリマーとケイ素化合物の混合液を調製し、焼成処理を行った。
得られた焼成膜を顕微鏡で観察すると凝集物が多く観察され、均一平坦膜にはなっていなかった。
参考例2
ジブロックコポリマーの溶媒としてトルエンを用いたほかは実施例1と同様組成でポリマーとケイ素化合物の混合液を調製したが、ジブロックコポリマーのトルエンへの溶解性が低く、濃度を1.2%としても均一溶液が得られなかった。
本発明の一実施態様を示す工程断面図。 本発明の一実施態様を示す工程断面図。
符号の説明
1 被加工体
2 組成物層
3 凹部
20 レジスト層

Claims (3)

  1. ブロックコポリマー、ケイ素化合物、およびこれらの成分を溶解させる溶媒を含んでなる組成物を被加工体上に塗布することによって、該被加工体上に前記組成物層を形成し、 前記組成物層において、前記ブロックコポリマーの自己組織化により、前記ケイ素化合物が偏在したエッチング耐性を有する相と、ポリマー相を含むエッチング耐性の低い相に相分離を生じさせることによって、微細パターンが形成されたパターン層を形成し、
    前記微細パターンが形成されたパターン層をマスクとして、前記被加工体をエッチング加工することからなるパターン形成方法であって、
    前記ブロックコポリマーが、自己組織的相分離化性能を有するコポリマーを含み、少なくともポリエチレンオキサイドをコポリマー成分として含むものからなり、
    前記ケイ素化合物が、シロキサン結合を有するシロキサン化合物もしくはその誘導体を含み、前記ブロックコポリマーの一つの成分のみと親和性であり、
    前記ブロックコポリマーが、第1の成分と第2の成分の少なくとも2つの成分を有し、前記第1の成分と前記ケイ素化合物とが親和性であり、かつ、前記第2の成分と前記ケイ素化合物とが非親和性であり、
    前記溶媒が、エチレングリコール構造を含むエーテルであり、
    前記ケイ素化合物の含有量が、前記組成物層中のポリマー成分に対して1〜1000重量%であることを特徴とする、パターン形成方法。
  2. 前記エッチング耐性の低い相を、加熱処理または/および酸素プラズマ処理によって除去する工程を含む、請求項1に記載のパターン形成方法。
  3. 前記溶媒が、ジエチレングリコールジメチルエーテル(diglyme)、ジエチレングリコールジエチルエーテル、ジエチレングリコールジブチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテルおよびこれらの混合物からなる群から選ばれる、請求項1に記載のパターン形成方法。
JP2006221555A 2006-08-15 2006-08-15 パターン形成方法 Expired - Fee Related JP4421582B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006221555A JP4421582B2 (ja) 2006-08-15 2006-08-15 パターン形成方法
US11/727,158 US7931819B2 (en) 2006-08-15 2007-03-23 Method for pattern formation
KR1020070060919A KR100904330B1 (ko) 2006-08-15 2007-06-21 패턴 형성 방법
CNA2007101280508A CN101126901A (zh) 2006-08-15 2007-06-22 图案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006221555A JP4421582B2 (ja) 2006-08-15 2006-08-15 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2008043873A JP2008043873A (ja) 2008-02-28
JP4421582B2 true JP4421582B2 (ja) 2010-02-24

Family

ID=39094961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221555A Expired - Fee Related JP4421582B2 (ja) 2006-08-15 2006-08-15 パターン形成方法

Country Status (4)

Country Link
US (1) US7931819B2 (ja)
JP (1) JP4421582B2 (ja)
KR (1) KR100904330B1 (ja)
CN (1) CN101126901A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354522B2 (en) 2014-02-03 2016-05-31 Samsung Display Co., Ltd. Block copolymer and pattern forming method using the same

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GR1006890B (el) * 2005-09-16 2010-07-19 Ευαγγελος Γογγολιδης Μεθοδος για την κατασκευη επιφανειων μεγαλου επιφανειακου λογου και μεγαλου λογου ασυμμετριας σε υποστρωματα.
JP4421582B2 (ja) 2006-08-15 2010-02-24 株式会社東芝 パターン形成方法
US7767099B2 (en) * 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US7959975B2 (en) 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8404124B2 (en) 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8147914B2 (en) * 2007-06-12 2012-04-03 Massachusetts Institute Of Technology Orientation-controlled self-assembled nanolithography using a block copolymer
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
JP4445538B2 (ja) * 2007-09-26 2010-04-07 株式会社東芝 パターン形成方法
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
JP5475246B2 (ja) * 2008-03-24 2014-04-16 株式会社東芝 太陽電池
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
JP2009292703A (ja) * 2008-06-09 2009-12-17 Hitachi Maxell Ltd 光学素子成形用の金型の製造方法および光学素子の製造方法
US8088551B2 (en) 2008-10-09 2012-01-03 Micron Technology, Inc. Methods of utilizing block copolymer to form patterns
JP2010152013A (ja) * 2008-12-24 2010-07-08 Toshiba Corp パターン形成方法、インプリントモールド、および磁気記録媒体の製造方法
KR100951703B1 (ko) * 2009-02-13 2010-04-08 웅진케미칼 주식회사 휘도강화시트의 제조방법 및 이에 의해 제조된 휘도강화시트
KR100951704B1 (ko) * 2009-02-13 2010-04-08 웅진케미칼 주식회사 휘도강화시트의 제조방법 및 이에 의해 제조된 휘도강화시트
US8759830B2 (en) 2009-03-29 2014-06-24 Technion Research And Development Foundation Ltd. Vertical organic field effect transistor and method of its manufacture
US8114306B2 (en) * 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5484817B2 (ja) 2009-08-04 2014-05-07 株式会社東芝 パターン形成方法及び半導体装置の製造方法
KR101133578B1 (ko) 2009-09-21 2012-04-04 권영현 노면 포장용 이물질 접착 방지형 투수아스팔트 콘크리트 블럭
US20110186887A1 (en) * 2009-09-21 2011-08-04 Soraa, Inc. Reflection Mode Wavelength Conversion Material for Optical Devices Using Non-Polar or Semipolar Gallium Containing Materials
JP5524228B2 (ja) 2009-09-25 2014-06-18 株式会社東芝 パターン形成方法
JP5318217B2 (ja) * 2009-09-28 2013-10-16 株式会社東芝 パターン形成方法
WO2011142788A2 (en) * 2009-12-31 2011-11-17 Cornell University Microscopically structured polymer monoliths and fabrication methods
CA2824148C (en) * 2011-01-14 2016-01-05 Jx Nippon Oil & Energy Corporation Method for producing mold for minute pattern transfer, method for producing diffraction grating using the same, and method for producing organic el element including the diffraction grating
JP5558444B2 (ja) * 2011-09-16 2014-07-23 株式会社東芝 モールドの製造方法
JP2013075984A (ja) * 2011-09-30 2013-04-25 Toshiba Corp 微細構造体の製造方法
CN103094095B (zh) * 2011-10-28 2015-10-21 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US10253187B2 (en) * 2011-11-08 2019-04-09 Samsung Electronics Co., Ltd. Nano-structure of block copolymer and method of manufacturing the same
US8710150B2 (en) * 2012-02-10 2014-04-29 Rohm And Haas Electronic Materials Llc Blended block copolymer composition
KR101445311B1 (ko) * 2012-08-27 2014-09-30 엘지디스플레이 주식회사 필름 포토레지스트 및 이를 이용한 유기전계발광표시장치의 제조방법
JP5818760B2 (ja) 2012-09-07 2015-11-18 株式会社東芝 パターン形成方法
JP5752655B2 (ja) 2012-09-10 2015-07-22 株式会社東芝 パターン形成方法
JP6046974B2 (ja) * 2012-09-28 2016-12-21 東京エレクトロン株式会社 パターン形成方法
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
JP5537628B2 (ja) * 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US20150179434A1 (en) * 2013-07-25 2015-06-25 SK Hynix Inc. Nano-scale structures
JP5904981B2 (ja) * 2013-09-09 2016-04-20 株式会社東芝 パターン形成方法、磁気記録媒体の製造方法、及び磁気記録媒体
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9587136B2 (en) 2013-10-08 2017-03-07 Wisconsin Alumni Research Foundation Block copolymers with high Flory-Huggins interaction parameters for block copolymer lithography
KR102190675B1 (ko) * 2013-10-10 2020-12-15 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5881763B2 (ja) * 2014-03-19 2016-03-09 株式会社東芝 半導体装置または記録媒体の製造方法
JP6522917B2 (ja) * 2014-09-29 2019-05-29 芝浦メカトロニクス株式会社 パターン形成装置、処理装置、パターン形成方法、および処理方法
JP2016169350A (ja) * 2015-03-16 2016-09-23 株式会社東芝 自己組織化材料及びパターン形成方法
US9876075B2 (en) * 2015-10-16 2018-01-23 International Business Machines Corporation Method of forming dielectric with air gaps for use in semiconductor devices
JP7310360B2 (ja) 2019-06-27 2023-07-19 コニカミノルタ株式会社 薄膜の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211939A (ja) 1984-04-06 1985-10-24 Nippon Telegr & Teleph Corp <Ntt> 微細パタン形成法
JPS62161148A (ja) 1986-01-10 1987-07-17 Fujitsu Ltd パタ−ン形成方法
US4944961A (en) * 1988-08-05 1990-07-31 Rensselaer Polytechnic Institute Deposition of metals on stepped surfaces
JPH0290172A (ja) 1988-09-28 1990-03-29 Hitachi Ltd レジストパターンの剥離方法
JP3646236B2 (ja) * 1997-01-16 2005-05-11 日本プレシジョン・サーキッツ株式会社 水晶発振回路及び水晶発振用集積回路装置
JP3337970B2 (ja) * 1998-03-06 2002-10-28 日本プレシジョン・サーキッツ株式会社 水晶発振回路および水晶発振用集積回路装置
JP3940546B2 (ja) * 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
JP2001044794A (ja) 1999-07-30 2001-02-16 Kyocera Corp 圧電共振子
JP3850718B2 (ja) * 2001-11-22 2006-11-29 株式会社東芝 加工方法
JP3967114B2 (ja) * 2001-11-22 2007-08-29 株式会社東芝 加工方法
JP4077241B2 (ja) 2002-05-14 2008-04-16 富士通株式会社 半導体装置の製造方法
US7105280B1 (en) * 2002-06-28 2006-09-12 Seagate Technology Llc Utilizing permanent master for making stampers/imprinters for patterning of recording media
JP3979470B2 (ja) * 2002-09-11 2007-09-19 財団法人理工学振興会 ブロック共重合体、及びミクロ相分離構造膜の製造方法
JP3950071B2 (ja) 2003-02-28 2007-07-25 株式会社東芝 磁気記録装置
JP4076889B2 (ja) 2003-03-26 2008-04-16 Tdk株式会社 磁気記録媒体の製造方法
US20040209123A1 (en) * 2003-04-17 2004-10-21 Bajorek Christopher H. Method of fabricating a discrete track recording disk using a bilayer resist for metal lift-off
JP3927146B2 (ja) 2003-05-15 2007-06-06 株式会社東芝 記録再生装置
JP4170165B2 (ja) 2003-06-30 2008-10-22 Tdk株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
JP4191096B2 (ja) 2003-07-18 2008-12-03 Tdk株式会社 磁性材を含む被加工体の加工方法及び磁気記録媒体の製造方法
JP2005041931A (ja) * 2003-07-23 2005-02-17 Jsr Corp 重合体組成物及びナノオーダーパターン形成方法
JP3889386B2 (ja) * 2003-09-30 2007-03-07 株式会社東芝 インプリント装置及びインプリント方法
JP2005209273A (ja) * 2004-01-22 2005-08-04 Tdk Corp 磁性材を含む被加工体の加工方法及び磁気記録媒体の製造方法
JP4427392B2 (ja) 2004-06-22 2010-03-03 株式会社東芝 磁気記録媒体、その製造方法及び磁気記録再生装置
JP2006031848A (ja) 2004-07-16 2006-02-02 Toshiba Corp 磁気ディスクおよびこれを備えた磁気ディスク装置
JP4413703B2 (ja) 2004-07-30 2010-02-10 株式会社東芝 磁気ディスクおよび磁気ディスク装置
JP2006216171A (ja) 2005-02-04 2006-08-17 Tdk Corp 磁気記録媒体、記録再生装置およびスタンパー
JP4897947B2 (ja) 2005-05-31 2012-03-14 古河電気工業株式会社 ナノ構造体、多孔質ナノ構造体および機能性ナノ構造体の製造方法
JP2007080455A (ja) * 2005-09-16 2007-03-29 Toshiba Corp インプリント材料およびそれを用いたパタン形成方法
JP4612514B2 (ja) * 2005-09-27 2011-01-12 株式会社東芝 磁気記録媒体用スタンパ、それを用いた磁気記録媒体の製造方法、および磁気記録媒体用スタンパの製造方法
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
JP4665720B2 (ja) 2005-11-01 2011-04-06 株式会社日立製作所 パターン基板,パターン基板の製造方法、微細金型および磁気記録用パターン媒体
US7347953B2 (en) * 2006-02-02 2008-03-25 International Business Machines Corporation Methods for forming improved self-assembled patterns of block copolymers
JP4221415B2 (ja) * 2006-02-16 2009-02-12 株式会社東芝 磁気記録媒体の製造方法
US7723009B2 (en) * 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US20070289943A1 (en) * 2006-06-14 2007-12-20 Jennifer Lu Block copolymer mask for defining nanometer-scale structures
US7605081B2 (en) * 2006-06-19 2009-10-20 International Business Machines Corporation Sub-lithographic feature patterning using self-aligned self-assembly polymers
US20080038467A1 (en) * 2006-08-11 2008-02-14 Eastman Kodak Company Nanostructured pattern method of manufacture
JP4421582B2 (ja) 2006-08-15 2010-02-24 株式会社東芝 パターン形成方法
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
JP4445538B2 (ja) * 2007-09-26 2010-04-07 株式会社東芝 パターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354522B2 (en) 2014-02-03 2016-05-31 Samsung Display Co., Ltd. Block copolymer and pattern forming method using the same

Also Published As

Publication number Publication date
CN101126901A (zh) 2008-02-20
JP2008043873A (ja) 2008-02-28
KR20080015715A (ko) 2008-02-20
US20080041818A1 (en) 2008-02-21
US7931819B2 (en) 2011-04-26
KR100904330B1 (ko) 2009-06-23

Similar Documents

Publication Publication Date Title
JP4421582B2 (ja) パターン形成方法
JP4445538B2 (ja) パターン形成方法
JP3967114B2 (ja) 加工方法
JP4673266B2 (ja) パターン形成方法及びモールド
JP5136999B2 (ja) パターン基板の製造方法、パターン転写体、磁気記録用パターン媒体、及び高分子薄膜
JP6034355B2 (ja) ブロック共重合体自己組織化方法、パターン化基板およびパターン化テンプレート
JP5883621B2 (ja) インプリントで誘導されるブロック共重合体のパターン化のためのシステムおよび方法
US10538859B2 (en) Methods for providing patterned orientation templates for self-assemblable polymers for use in device lithography
US8470188B2 (en) Nano-imprint lithography templates
JP4654280B2 (ja) 微細構造体の製造方法
JP3926360B2 (ja) パターン形成方法およびそれを用いた構造体の加工方法
US20130059438A1 (en) Method for forming pattern and mask pattern, and method for manufacturing semiconductor device
JP5484817B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2008231233A (ja) 高分子薄膜、パターン基板、磁気記録用パターン媒体及びこれらの製造方法
JP2009234114A (ja) パターン形成方法、基板の加工方法、偏光板及び磁気記録媒体
JP2007313568A (ja) 微細構造体、パターン媒体、及びそれらの製造方法
US20140346141A1 (en) Self-assemblable polymer and methods for use in lithography
JP5330527B2 (ja) 構造体
US9235125B2 (en) Methods of providing patterned chemical epitaxy templates for self-assemblable block copolymers for use in device lithography
Xia et al. An Approach to Lithographically Defined Self‐Assembled Nanoparticle Films
JP2014170802A (ja) パターン形成方法
JP5270817B2 (ja) 3次元形状を有する半導体部材を加工する方法
JP2010152013A (ja) パターン形成方法、インプリントモールド、および磁気記録媒体の製造方法
Böhme et al. Annealing treatments of cylindrical siloxane-based block copolymers optimized for nanomanufacturing
KR20190042905A (ko) 블록 공중합체 템플릿을 이용한 단일 양자 입자 해상도를 갖는 양자 나노입자 배열 자기 조립 및 제작된 배열의 나노-전사 프린팅 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080620

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4421582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees