CN102956443B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102956443B
CN102956443B CN201210286815.1A CN201210286815A CN102956443B CN 102956443 B CN102956443 B CN 102956443B CN 201210286815 A CN201210286815 A CN 201210286815A CN 102956443 B CN102956443 B CN 102956443B
Authority
CN
China
Prior art keywords
resist
resist layer
layer
film
hydrophobicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210286815.1A
Other languages
English (en)
Other versions
CN102956443A (zh
Inventor
萩原琢也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102956443A publication Critical patent/CN102956443A/zh
Application granted granted Critical
Publication of CN102956443B publication Critical patent/CN102956443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0046—Photosensitive materials with perfluoro compounds, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明可提高半导体器件的制造成品率。在半导体晶片(SW)上形成被加工膜(1)，在被加工膜(1)上形成抗反射膜(2)，在抗反射膜(2)上形成抗蚀层(3)后，对抗蚀层(3)进行浸液曝光、显影及冲洗处理，从而形成抗蚀图(3a)。随后，将抗蚀图(3a)作为蚀刻掩模，依序对抗反射膜(2)及被加工膜(1)进行蚀刻。在抗蚀层(3)的显影工序中，抗反射膜(2)从因显影处理而被除去了抗蚀层(3)的部分露出。在进行显影后的冲洗处理时，从抗蚀层(3)露出的抗反射膜(2)表面的憎水性与抗蚀层(3)表面(3b)的憎水性相同或更高。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，尤其涉及一种适用于使用浸液曝光的半导体器件的制造方法的有效技术。
背景技术
浸液曝光是通过在透镜与半导体晶片之间的微小间隙内利用水的表面张力形成水膜(弯液面)，从而使透镜与被照射面(半导体晶片)之间高折射率化的一种曝光方式，与通常的干式曝光相比，这种曝光方式可增大实效的透镜数值孔径(NA)。通过增大透镜数值孔径，能够对更微细的图形进行析像，因此正在推进浸液曝光在工业上的实用化。
在日本特开2009-4478号公报(专利文献1)中，公开了除去抗蚀膜表面的憎水性膜，以改善显影处理工序中的图形尺寸控制性的技术。
在日本特开2005-183709号公报(专利文献2)中，公开了对经过浸液曝光的基板进行显影的显影装置相关的技术，即：涂敷抗蚀剂并使憎水性膜成膜，之后进行浸液曝光，在将憎水性膜溶解除去之后，对抗蚀剂进行显影处理。
在日本特开2010-212270号公报(专利文献3)中，公开了无须改动抗蚀膜表面的接触角便可应对抗蚀膜及膜厚变化的半导体器件的制造方法相关的技术。在日本特开2010-212270号公报(专利文献3)中，公开了如下技术：在将液状的抗蚀剂供应到半导体晶片表面之前，具有为了使半导体晶片的表面易润湿而将预湿稀释剂供应到半导体晶片表面的工序，且在该预湿稀释剂中添加憎水性添加剂。
在日本特开2010-219150号公报(专利文献4)中，公开了用于在基板上连续多次形成抗蚀图的涂敷、显影装置相关的技术，且公开了至少对基板的侧面部进行憎水处理的技术。
在日本特开2010-128056号公报(专利文献5)中，公开了抗蚀剂表面改质液相关的技术，所述抗蚀剂表面改质液被用作抗蚀膜的曝光后加热处理工序前的表面处理液，可降低抗蚀膜的憎水性从而能抑制缺陷的产生。
专利文献1：日本特开2009-4478号公报
专利文献2：日本特开2005-183709号公报
专利文献3：日本特开2010-212270号公报
专利文献4：日本特开2010-219150号公报
专利文献5：日本特开2010-128056号公报
根据本案发明人的研究，得出了以下结论。
浸液曝光是在透镜与半导体晶片之间的微小间隙内形成弯液面(水膜)，但要形成所述弯液面，半导体晶片的被照射面(被曝光面)必须具有憎水性。这是因为，如果半导体晶片的被照射面(被曝光面)的憎水性低，则无法在透镜与半导体晶片之间顺利地形成弯液面。为了确保半导体晶片的被照射面的憎水性，例如有在半导体晶片的被照射面涂敷具备憎水性的外涂膜的方法、或者使用使憎水添加剂偏析到表面而使表面憎水化的无外涂层抗蚀剂的方法。
如上所述，在浸液曝光中，半导体晶片的被照射面必须具有憎水性，但如果在浸液曝光之后的显影处理时抗蚀剂表面的憎水性高，则会产生以下问题，即，大量产生被称为再附着缺陷或团状(blob)缺陷(干燥污痕)。这样有可能使半导体器件的制造成品率下降。
过去普遍认为这些缺陷的产生原因是：因抗蚀剂表面的憎水性高，所以与水的凝聚能相比，低表面自由能成为主导，在显影后的纯水冲洗(rinse)时，在纯水冲洗液的旋转干燥时只有水先排出到半导体晶片外而冲洗液内所含的显影难溶物则残留在半导体晶片上，或者，纯水冲洗液在旋转干燥时分散得较细且干燥后成为污痕。但是，经本案发明人对本缺陷的原因进行研究，结果明确了：不仅是上述原因，位于上层抗蚀剂之下的抗反射膜的憎水性比上层抗蚀剂低也是产生缺陷的主要原因。
发明内容
本发明的目的在于提供一种能够提高半导体器件的制造成品率的技术。
本发明的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。
下面简要说明关于本专利申请书所公开的发明中具有代表性的实施方式的概要。
作为代表性实施方式的半导体器件的制造方法，在对抗蚀层进行浸液曝光后使抗蚀层进行显影，并进行冲洗处理时，使在显影处理后露出的抗蚀层的基底层表面的憎水性与冲洗处理中的抗蚀层表面的憎水性相同或更高。
下面简要说明关于本专利申请书中所公开的发明中根据具有代表性的实施方式所获得的效果。
即，通过本发明的实施方式，能够提高半导体器件的性能。
附图说明
图1所示的是浸液曝光的说明图。
图2所示的是外涂层工艺的工艺流程图。
图3所示的是使用无外涂层抗蚀剂时浸液曝光的工艺流程的工序流程图。
图4所示的是使用无外涂层抗蚀剂时浸液曝光的工艺流程的主要部分剖面图。
图5所示的是残渣缺陷、微桥缺陷及团状缺陷(干燥污痕)的说明图。
图6所示的是缺陷产生原因的说明图。
图7所示的是缺陷产生原因的说明图。
图8所示的是本案发明人研究发现的缺陷产生原因的说明图。
图9所示的是本案发明人研究发现的缺陷产生原因的说明图。
图10所示的是冲洗液难以稳定在抗蚀图的空隙部中的状态的说明图。
图11所示的是接触角的说明图。
图12所示的是控制抗蚀层正下方的材料膜的憎水性的第1方法的说明图。
图13所示的是表示第1方法中所用的单体的例子的说明图。
图14所示的是表示第1方法中所用的单体的例子的说明图。
图15所示的是控制抗蚀层正下方的材料膜的憎水性的第2方法的说明图。
图16所示的是氟类憎水化剂、硅酮类憎水化剂、氟硅酮类憎水化剂的例子的说明图。
图17所示的是改变抗蚀剂正下方的材料膜的接触角时的三种ArF抗蚀剂的涂敷状态的说明图。
图18所示的是实施方式1的半导体器件制造工序的剖面图。
图19所示的是实施方式1的半导体器件制造工序的剖面图。
图20所示的是实施方式2的半导体器件制造工序的剖面图。
图21所示的是实施方式2的半导体器件制造工序的剖面图。
图22所示的是实施方式2的半导体器件制造工序的剖面图。
图23所示的是添加在中间层中的氟树脂的单体结构的说明图。
图24所示的是实施方式3的半导体器件制造工序的剖面图。
图25所示的是实施方式3的半导体器件制造工序的剖面图。
图26所示的是实施方式3的半导体器件制造工序的剖面图。
图27所示的是实施方式4的半导体器件制造工序的剖面图。
图28所示的是实施方式4的半导体器件制造工序的剖面图。
图29所示的是实施方式4的半导体器件制造工序的剖面图。
图30所示的是实施方式5的半导体器件制造工序的剖面图。
图31所示的是实施方式5的半导体器件制造工序的剖面图。
图32所示的是实施方式5的半导体器件制造工序的剖面图。
图33所示的是本实施方式的半导体器件的工艺流程图。
图34所示的是本实施方式的半导体器件制造工序的主要部分剖面图。
图35所示的是接着图34的半导体器件制造工序的主要部分剖面图。
图36所示的是接着图35的半导体器件制造工序的主要部分剖面图。
图37所示的是接着图36的半导体器件制造工序的主要部分剖面图。
图38所示的是接着图37的半导体器件制造工序的主要部分剖面图。
图39所示的是实施方式1～5中的接触角的关系的表。
图40所示的是本发明一实施方式的半导体器件制造工序的主要部分剖面图。
图41所示的是接着图40的半导体器件制造工序的主要部分剖面图。
图42所示的是接着图41的半导体器件制造工序的主要部分剖面图。
图43所示的是接着图42的半导体器件制造工序的主要部分剖面图。
图44所示的是接着图43的半导体器件制造工序的主要部分剖面图。
图45所示的是接着图44的半导体器件制造工序的主要部分剖面图。
图46所示的是接着图45的半导体器件制造工序的主要部分剖面图。
图47所示的是接着图46的半导体器件制造工序的主要部分剖面图。
图48所示的是接着图47的半导体器件制造工序的主要部分剖面图。
图49所示的是接着图48的半导体器件制造工序的主要部分剖面图。
图50所示的是接着图49的半导体器件制造工序的主要部分剖面图。
图51所示的是接着图50的半导体器件制造工序的主要部分剖面图。
图52所示的是接着图51的半导体器件制造工序的主要部分剖面图。
符号说明
1 被加工层
2 抗反射膜
3 抗蚀层
3a 抗蚀图
3b 表面
3c 感光区域
4 曝光用光
11 残渣
12 微桥缺陷
13 团状缺陷(干燥污痕)
14 液滴
15 显影难溶物
16 液滴
16a 液滴
17 干燥污痕
21 显影液
22 空隙部
23 抗蚀剂溶解物
24 冲洗液
25 液滴
26 材料膜
26a 表面
30 底层
31 液滴
32 底层
33 氟化合物
34 有机膜
34a 有机膜用材料
41 半导体衬底
42 氧化硅膜
43 氮化硅膜
44 抗反射膜
45 抗蚀层
45a 抗蚀图
45b 表面
46 ArF光
47 槽
48 元件隔离用氧化硅膜
49 元件隔离区域
51 下层膜
52 中间层
53 抗蚀层
53a 抗蚀图
53b 表面
54 抗蚀层
54a 抗蚀图
54b 表面
55 中间层
56 抗蚀层
56a 抗蚀图
56b 表面
57 憎水化剂药液
61 非晶碳层
62 有机抗反射膜
63 抗蚀层
63a 抗蚀图
63b 表面
71 半导体衬底
72 材料膜
73 抗蚀层
73a 抗蚀图
73b 表面
74 空隙部
81 半导体衬底
82 元件隔离区域
82a 槽
83 栅极绝缘膜
84 金属硅化物层
85 绝缘膜
86 抗反射膜
86a 表面
87 抗蚀层
87a 抗蚀图
87b 表面
91 绝缘膜
92 抗反射膜
92a 表面
93 抗蚀层
93a 抗蚀图
93b 表面
CNT 接触孔
EX n-型半导体区域
GE 栅极电极
LS 透镜
M1 布线
MK 光掩模
MS 弯液面
NZ 喷嘴
NZa 流入口
NZb 吸入口
PG 插塞
PR 抗蚀层
PW p型阱
Qn n沟道型MISFET
SD n+型半导体区域
ST 晶片平台
SP 侧墙隔离层
SW 半导体晶片
TR 槽
具体实施方式
在以下实施方式中，为了方便，在必要时将几个部分或将实施方式分割来说明，除了需要特别说明的以外，这些都不是彼此无关系的，而是与其它一部分或者全部的变形例、详细内容及补充说明等相互关联的。另外，在以下实施方式中提及要素数等(包括个数、数值、量、范围等)时，除了特别说明及原理上已经明确限定了特定的数量等情况以外，所述的特定数并非指固定的数量，而是可大于等于该特定数或可小于等于该特定数。而且，在以下实施方式中，除了特别说明及原理上已经明确了是必要时除外，所述的构成要素(包括要素步骤等)也并非一定是必须的要素。同样地，当在以下实施方式中提及构成要素等的形状、位置关系等时，除了特别说明及原理上已经明确了并非如此时，实质上包括与该形状等相近或者类似的形状、位置关系等。同理，上述的数值及范围也是同样的。
以下根据附图详细说明本发明的实施方式。另外，在用于说明实施方式的所有图中，对具有同一功能的构件采用同一符号，省略掉重复的说明。另外，在以下的实施方式中，在除了需要特别说明时以外，对于同一或同样的部分，原则上不进行重复说明。
另外，在实施方式所用的附图中，为了使图面简单易懂，有时会省略掉剖面图的剖面线。或者也会给俯视图加上剖面线。
首先，对本案发明人进行研究的经过进行说明。
图1所示的是浸液曝光的说明图。
在浸液曝光中，使用了如图1所示结构的装置。在图1所示的浸液曝光装置中，在透镜LS的下方配置半导体晶片SW，所述半导体晶片SW被配置并保持在晶片平台ST上。并且，以在透镜LS与半导体晶片SW的被照射面(被曝光面)之间填满纯水的方式，使纯水从喷嘴NZ的流入口NZa进入，并从吸入口NZb排出。通过所述纯水在透镜LS与半导体晶片SW的被照射面之间的微小间隙内形成弯液面(水膜)MS。为了形成所述弯液面MS，半导体晶片SW的被照射面必须具有憎水性。在半导体晶片SW的被照射面上，形成有微细加工用的抗蚀层(抗蚀膜、光致抗蚀层、感光性抗蚀层)PR作为单层抗蚀膜或多层抗蚀膜。
在浸液曝光(浸液光刻)中，在半导体晶片SW的主表面上的抗蚀层PR上使浸液水形成为膜状的弯液面MS，在使透过透镜LS的光通过弯液面MS并照射到半导体晶片SW上的抗蚀层PR上，同时对半导体晶片SW进行扫描以进行扫描曝光。此时，为了防止化学增幅抗蚀剂内的光酸产生剂或碱等低分子化合物等溶出到浸液水中以及为了使弯液面能够在无残留液滴的状态下高速且顺滑地移动，采用了使抗蚀层PR的表面在难以溶出的状态下赋予憎水性的技术。
本技术的内容之一为外涂层工艺，即由对抗蚀层PR进行两次涂敷处理所形成的两层膜构成，且在通常的抗蚀剂上涂敷抗蚀剂上层保护膜(外涂层)的工艺。所述外涂层是可溶于碱显影液且在显影时自动剥离的膜，且为了提高膜的憎水性，多由含有碱可溶部的含氟聚合物构成。所述外涂层工艺的工艺流程如图2所示。
在图2的外涂层工艺中，在半导体晶片上形成被加工膜，并在所述被加工膜上涂敷有机抗反射膜并使其热固化，然后在所述有机抗反射膜上涂敷感光性抗蚀膜并使其热固化，再在所述感光性抗蚀膜上涂敷外涂膜并使其热固化。接下来进行浸液曝光，并在进行曝光后的热处理后，通过感光性抗蚀膜的显影处理，从而使感光性抗蚀膜被图形化而成为抗蚀图。接着将感光性抗蚀膜(抗蚀图)作为蚀刻掩模依序对有机抗反射膜及被加工膜进行蚀刻，随后，除去感光性抗蚀膜(抗蚀图)及有机抗反射膜。被加工膜是将感光性抗蚀膜(抗蚀图)作为蚀刻掩模而受到蚀刻，从而转印图形且加工成所需的图形。
但是，所述外涂层工艺存在以下的问题，即，因进行两次涂敷处理而使工艺冗长，以及因使用抗蚀剂和外涂层这两种药液而使材料成本变高等问题。而且，由于含显影可溶基与高憎水性这两者处于协调的关系，因此也可能出现为了防止产生显影难溶物而使表面不具备充分的憎水性的情况。
此外，正在开发并销售的无外涂层抗蚀剂则为另一种技术，所述无外涂层抗蚀剂是将微量表面自由能低的高分子(含氟聚合物)作为憎水剂而混入抗蚀剂液中，在形成涂敷膜时利用憎水剂的表面偏析效应使憎水剂仅集中在表面，从而利用一次涂敷处理而作为单一涂敷膜自发形成上述抗蚀剂和外涂层这两层。通过使用所述材料，便可抑制外涂层工艺的冗长性、及由此导致的装置成本及材料成本的上升。而且，与作为涂敷膜而形成的外涂层相比，由于向无外涂层抗蚀剂中添加的憎水剂的量仅为少量即可，因此难以产生显影难溶物。因此，还具有可使用更高憎水性的材料从而能够实现高憎水表面的优点。
如上所述，通过使表面具备憎水性，从而使浸液曝光处理成为可能。初期的工艺基本上都是使用外涂层，但最近出于降低材料成本和简化工序的目的，使用无外涂层抗蚀剂的工艺逐渐成为主流。使用无外涂层抗蚀剂时的浸液曝光的工艺流程如图3及图4所示。图3所示的是使用无外涂层抗蚀剂时浸液曝光的工艺流程的工序流程图，图4所示的是使用无外涂层抗蚀剂时浸液曝光的工艺流程的主要部分剖面图。
首先，在半导体晶片(半导体衬底)SW上形成被加工膜(被加工层)1(图3及图4的步骤S1)。接着，在被加工膜1上形成抗反射膜2(图3及图4的步骤S2)。抗反射膜2采用的是使用无机膜的底部抗反射层(Bottom Antireflective Layer，BARL)或者使用有机膜的底部抗反射涂层(Bottom Antireflective Coating，BARC)。当使用入射角大的光来使光成像时，有时也会使用两个层(BARL层及BARC层)来防止反射。在形成BARC时，进行涂敷和热固化。接下来，在抗反射膜2上旋涂无外涂层抗蚀剂而形成抗蚀层(感光性抗蚀层、无外涂层抗蚀层)3(图3及图4的步骤S3)。在涂敷后进行热固化。接下来，使用浸液曝光装置进行抗蚀层3的曝光(浸液曝光)处理(图3及图4的步骤S4)。在图4的步骤S4中，用箭头模式性地示出通过光掩模MK照射到抗蚀层3上的曝光用光4。接着，进行曝光后烘烤(PEB：Post Exposure Bake)(图3及图4的步骤S5)后，将TMAH：2.38mass％(质量百分比)作为显影液进行碱显影(图3及图4的步骤S6)，由此完成了抗蚀图3a。另外，在显影处理后，还需进行冲洗处理及干燥处理。
抗蚀图3a是通过曝光和显影对抗蚀层3进行图形化而成的。通过将所述抗蚀图3a作为蚀刻掩模依序对抗反射膜2及被加工膜1进行蚀刻，从而对被加工膜1进行图形转印(图3及图4的步骤S7)。即，通过将抗蚀图3a作为蚀刻掩模被进行蚀刻而被转印抗蚀图3a的图形，从而将被加工膜1加工成与抗蚀图3a同样的图形。最后除去抗蚀图3a及抗反射膜2(图3及图4的步骤S8)，由此，便可形成被加工膜1的图形。
无外涂层抗蚀剂是提高表面憎水性以便能够进行浸液曝光的材料。若无特别的处理，则无外涂层抗蚀剂在曝光后表面憎水性仍较高，从而也可在保持高表面憎水性的状态下进行显影处理。但是已明确了如下的状况，即，在对表面憎水性高的抗蚀剂进行显影时，易产生残渣缺陷、微桥缺陷、团状缺陷(干燥污痕)等缺陷(参照图5)。图5所示的是残渣缺陷、微桥缺陷及团状缺陷(干燥污痕)的说明图。图5的(A)所示的是产生了残渣(残渣物)11的状态(的主要部分剖面图)，图5的(B)所示的是在抗蚀图3a间产生了桥状缺陷即微桥缺陷12的状态(的主要部分剖面图)，图5的(C)所示的是产生了团状缺陷(干燥污痕)13的状态(的主要部分剖面图)。这些缺陷有可能导致将抗蚀图3a作为蚀刻掩模的蚀刻中的缺陷。因此，必须针对无外涂层抗蚀剂采取应对这些缺陷的措施。
上述缺陷通常是由于以下的原因所引起：因抗蚀剂表面的憎水性高，所以与水的凝聚能相比，低表面自由能将成为主导，因而在显影后的纯水冲洗处理的旋转干燥时，只有水先排出到半导体晶片外而冲洗液内所含的显影难溶物将残留在半导体晶片上(图6)；或者，在旋转干燥时纯水冲洗液将被分散得较细，并在干燥后成为污痕(图7)。此时，图6及图7所示的是缺陷产生原因的说明图(说明缺陷产生原因的主要部分剖面图)，图6所示的是显影后冲洗处理的液滴14中所含的显影难溶物15残留在半导体晶片SW上(即抗蚀图3a上)的情况。图7所示的是显影后冲洗处理的液滴16被分散得较细而成为微细的液滴16a，而此时来自空气中的杂质或来自抗蚀剂(抗蚀层3)的溶出物混入其中(液滴16a中)，而在其(液滴16a)干燥后成为干燥污痕17的情况。
但是，本案发明人对缺陷产生的详细原因进行了调查，结果发现：除了上述缺陷产生原因以外，位于抗蚀层(上层抗蚀剂)之下的抗反射膜的憎水性比抗蚀层(上层抗蚀剂)的憎水性低也会引发缺陷。尤其在使用无外涂层抗蚀剂时，由于抗蚀剂表面的憎水性变高，因此抗蚀层(上层抗蚀剂)正下方的膜的憎水性必然比抗蚀层(上层抗蚀剂)表面的憎水性低。当对正性抗蚀剂进行曝光并进一步进行显影处理时，感光部溶解于显影液而形成空隙(抗蚀图间的空隙)，因而露出抗蚀剂正下方的膜。水易稳定在亲水性高(表面张力大)的部位，而且，易从憎水性高的部位向亲水性高(憎水性低)的部位移动。当然，在接触面积增加的槽或孔内，水在物理上变得更加稳定。由于以上原因，当抗蚀剂正下方的膜的憎水性比抗蚀剂表面低时，显影后的冲洗处理时的冲洗液(纯水)在空隙部(感光部、抗蚀图之间的空隙部)变得稳定而难以移动。
下面参照图8及图9对所述缺陷产生的现象进行更详细地说明。图8及图9所示的是本案发明人经研究发现的缺陷产生原因的说明图(说明缺陷产生原因的主要部分剖面图)。
如图8的(A)所示，在半导体晶片SW上，由下至上依序形成被加工膜1、抗反射膜2及抗蚀层(感光性抗蚀层、无外涂层抗蚀层)3，之后再对所述抗蚀层3进行浸液曝光。在图8的(A)中，箭头所示的是曝光用光4。而且，在图8的(A)中，对抗蚀层3中的感光区域(受到曝光的区域)用3c来表示。
接下来，如图8的(B)所示，利用显影液21进行显影处理。假设此时的条件为，使用无外涂层正性抗蚀剂作为抗蚀层3用的抗蚀剂材料，且显影后的抗蚀层3的表面的憎水性比抗蚀层3正下方的膜(此处为抗反射膜2)的憎水性高。
正性抗蚀剂(抗蚀层3)的感光区域(对应于上述感光区域3c)发生极性变化，而呈现出对于显影液21的溶解性。在通过显影处理使抗蚀剂(感光区域3c)溶解而形成的空隙部22内，在显影液21中存在大量抗蚀剂溶解物23。另外，抗蚀层3通过所述显影处理被将感光区域3c溶解及除去而成为抗蚀图3a，而抗蚀层3被溶解及除去的部分将成为抗蚀图3a间的空隙部22。
接下来，如图8的(C)所示，进行显影后的纯水冲洗处理。抗蚀剂溶解物23溶解于显影液21但不溶解于水，因此在将显影液21换成冲洗液(纯水)24的过程中，抗蚀剂溶解物23将被析出。而且，在亲水性更高的空隙部22内水(冲洗液24)将会稳定。
在冲洗处理后进行旋转干燥(使半导体晶片SW旋转从而使其干燥的处理)，但如图8的(D)所示，在空隙部22中水(冲洗液24)稳定而不会被排出到半导体晶片SW外，而是直接在半导体晶片SW上变干燥。结果将如图8的(E)所示，被析出的抗蚀剂溶解物23将作为残渣而残留在空隙部22内，从而造成缺陷。
而且，如图9的(A)所示，在显影后的冲洗处理时，在抗蚀层3的表面存在冲洗液的液滴25，当所述液滴25中存在抗蚀剂溶解物23的析出物或显影难溶物时，液滴25将难以移动。如前所述的液滴25在冲洗处理后的旋转干燥时，不会立即飞溅到半导体晶片SW外，而是在半导体晶片SW表面朝半导体晶片SW的外周方向移动。由于水易从憎水性高的部位向亲水性高(憎水性低)的部位移动，因此如图9的(B)所示，液滴25在半导体晶片SW的表面朝半导体晶片SW的外周方向移动的过程中，如果存在亲水性更高的空隙部22，则如图9的(C)所示，液滴25进入该空隙部22内并陷入其中。如果此时液滴25保持此状态而变干燥，则如图9的(D)所示，将因液滴25中所含的抗蚀剂溶解物23的析出物或显影难溶物残留在空隙部22内而成为缺陷。图8或图9中所说明的因显影引起的缺陷，有可能导致在将抗蚀图3a作为蚀刻掩模进行蚀刻时产生缺陷。
因图形的微细化，通过曝光机(曝光装置)形成的像的光学对比度也降低。同时，显影难溶物或抗蚀剂溶解物也更容易析出。所以，所形成的抗蚀图的线宽有时也会变细，因这些影响而产生的缺陷会直接影响制造成品率，从而导致制造成品率下降。为了提高制造成品率，必须针对这些缺陷采取应对措施。
当无法避免显影难溶物或抗蚀剂溶解物23的析出时，为了使其不会造成缺陷，只要在显影后的冲洗处理时，将其(显影难溶物或抗蚀剂溶解物23的析出物)与冲洗液24一同排出到半导体晶片SW外即可。为了使冲洗液24更容易排出到半导体晶片SW外，关键在于使冲洗液24不会稳定残留在抗蚀图3a的空隙部22内。下面参照图10进行说明。图10所示的是冲洗液24难以稳定残留在抗蚀图3a的空隙部22中的状态的说明图(主要部分剖面图)。
图10中示出的是如图8的(D)或图9的(C)所示的在抗蚀图3a的空隙部22内残留有冲洗液24的状态，此时，如果冲洗液24稳定残留在空隙部(空间)22内，并在此状态下进行干燥，则会产生如图8的(E)或图9的(D)所示的缺陷。因此，关键在于，即使冲洗液24进入抗蚀图3a的空隙部22内，残留在空隙部22内的冲洗液24也不会稳定，而是很容易移动到空隙部22的外部。
为了使冲洗液24不会稳定残留在抗蚀图3a的空隙部22内，有效的做法是：在显影后的冲洗处理时，使位于抗蚀层3(上层抗蚀膜)正下方的材料膜26(此时，抗反射膜2对应于材料膜26)的憎水性与抗蚀层3表面的憎水性相同或者比抗蚀层3表面的憎水性高。憎水性的程度以固体表面的水滴(液滴)的接触角来表示，憎水性越高，则接触角越大。如果用接触角来表达上述关系，则如以下的公式1。
θ2≥θ1……(公式1)
此公式中的θ1是抗蚀层3(上层抗蚀剂)表面3b上的冲洗液24的接触角，θ2是位于抗蚀层3正下方的材料膜26表面26a上的冲洗液24的接触角。此时，表面3b对应于显影后的冲洗处理时的抗蚀层3(抗蚀图3a)的表面(最上层的表面)。而且，表面26a对应于显影后的冲洗处理时的从抗蚀图3a的空隙部22露出的材料膜26的表面(露出面)。而且，有时也将θ1称为抗蚀层3的表面3b的接触角，将θ2称为材料膜26的表面26a的接触角。上述公式1也可记为θ2-θ1≥0。
图11所示的是接触角的说明图，表示在底层30上配置(静止配置)有液滴(水滴)31的状态。所谓的接触角是指在静止的液体(液滴31)的表面接触固体(底层30)处，液面(液滴31的表面)与固体面(底层30的表面)所形成的角，图11所示的角度θ为接触角。当底层30为抗蚀层3(抗蚀图3a)且液滴31为冲洗液24时，接触角θ为上述θ1。而且，当底层30为材料膜26且液滴31为冲洗液24时，接触角θ为上述θ2。
如果满足上述公式1，则即使如图10所示的冲洗液24进入抗蚀图3a的空隙部22内，冲洗液24也不会稳定(不会被保持)残留在空隙部22内而是容易移动到空隙部22的外部。例如，冲洗液24从空隙部22的内部朝向空隙部22的外部，且按图10中标号29的箭头所示的方向移动。而且，即使在如图9的(B)所示，液滴25在半导体晶片SW的表面朝半导体晶片SW的外周方向移动的过程中存在空隙部22的情况下，液滴25也难以陷入该空隙部22内。因此，可抑制或防止因冲洗液24残留在抗蚀图3a的空隙部22内干燥而产生的缺陷(如图8的(E)或图9的(D)所示的缺陷)。因而，能够提高半导体器件的制造成品率。
通过预先选择在显影后的冲洗处理时具备满足上述公式1的关系的表面状态的抗蚀层3和抗蚀层3正下方的材料膜26，能够减少图8及图9所示的因显影引起的缺陷。但是，如果是满足上述公式1的关系的材料，则材料的选择将受到限制。扩大材料选择的方法可以考虑如下两种，即控制抗蚀层3(上层抗蚀剂)表面的憎水性的方法与控制抗蚀层3正下方的材料膜26表面的憎水性的方法。但是，抗蚀层3必须具备足以形成低缺陷且微细的图形的光刻性能和用于使浸液曝光成为可能的表面憎水性，如果要对抗蚀层3赋予比上述更多的性能，则有可能使所述的两种性能发生恶化。因此，在不改变抗蚀层3且能满足上述公式1的条件，优选采取提高抗蚀层3正下方的材料膜26表面的憎水性的对策。
以下示出两种(第1方法与第2方法)控制抗蚀层3正下方的材料膜26的憎水性的方法。图12所示的是控制抗蚀层3正下方的材料膜26的憎水性的第1方法的说明图，图13及图14所示的是表示第1方法中所用的单体的例子的说明图。图15所示的是控制抗蚀层3正下方的材料膜26的憎水性的第2方法的说明图。
首先，通过图12～图14来说明控制抗蚀层3正下方的材料膜26的憎水性的第1方法。
第1方法中，对抗蚀层3正下方的材料膜26，使用以碳(C)为主要成分的有机膜或者以碳(C)及硅(Si)为主要成分的有机膜。为了提高该有机膜表面的憎水性，在有机膜用的涂敷药液(用于通过涂敷形成所述有机膜的药液)中混合氟树脂。混合在有机膜用的药液(对应图12所示的有机膜用材料34a)中的氟树脂(对应图12所示的氟化合物33)，在通过旋涂法向底层32上进行涂敷时(涂敷有机膜用的药液而形成有机膜时)，由于欲使氟树脂所具备的表面自由能变得最小的驱动力(driving force)，如图12所示向有机膜(对应图12所示的作为BARC的有机膜34)的表面偏析。另外，底层32是成为有机膜34的基底的膜，形成在半导体晶片的主表面上。如图12(图12的(B))所示，通过憎水性高的氟树脂(氟化合物33)向有机膜34的表面偏析，能够提高有机膜34表面的憎水性。如上所述，通过将在表面偏析有憎水性高的氟树脂(氟化合物33)的有机膜34来作为上述材料膜26，能够提高上述材料膜26的憎水性。
使用具备以下结构的材料作为上述氟树脂(氟化合物33)的方法是一种有效的方法。
混合在有机膜(34)中的氟树脂(氟化合物33)是将由化学式CH2＝C(X)COOYRf……(化学式1)表示的单量体形成的单体聚合而形成。其中，上述化学式1中的X是氢(H)原子、氟(F)原子、碳数1～20的直链状或分支状烷基、碳数1～20的直链状或分支状氟烷基、或者CFX1X2基(其中X1及X2为氢原子或氟原子)。而且，上述化学式1中的Y是直接键合或者碳数1～10的不含氟原子的二价的有机基。而且，上述化学式1中的Rf是碳数4～6的直链状或分支状的氟烷基。图13及图14中示出了由以上述化学式1表示的单量体形成的单体的例子(化学式2～化学式20)，但并不限定于这些单体。
如图13及图14所示，将一种或多种单体(化学式2～化学式20的单体)聚合而制成上述氟树脂(氟化合物33)。氟树脂的分子量为300～200000时较理想，为500～100000时则更理想。通过将氟树脂混合到上述材料膜26形成用的药液(有机膜药液)中，并利用旋涂法将所述药液(混合有氟树脂的有机膜药液)涂敷到半导体晶片(半导体衬底)SW上，从而能够形成上述材料膜26。在涂敷时，氟树脂偏析到涂敷膜(材料膜26)表面，可提高表面的憎水性。高表面憎水性必须维持到显影后的冲洗处理时，因此优选不溶于显影液(浸液曝光后进行显影处理时使用的显影液)的氟树脂。
后述的实施例2、3、5应用了所述第1方法。
接下来，使用图15来说明控制抗蚀层3正下方的材料膜26的憎水性的第2方法。
第2方法中，抗蚀层3正下方的材料膜26的材料并无特别限定，既可采用涂敷膜，也可采用CVD膜，既可为有机膜，也可为无机膜。在材料膜26成膜(形成)后，利用至少含有憎水化剂和溶剂的憎水化剂药液来对材料膜26进行憎水化处理。憎水化处理可通过以下方式来进行：例如通过图15所示的装置，对由具有一种以上憎水化剂的憎水化剂药液构成的处理药液进行搅拌，以在半导体晶片SW上(即材料膜26上)形成液膜。憎水化剂可使用氟类憎水化剂、硅酮类憎水化剂、氟硅酮类憎水化剂、硅烷耦合剂、硅烷化剂、烷化剂或酰化剂中的一种，也可将两种以上混合使用。但在任何一种情况下，对于各适合于憎水化剂的溶剂，均使用稀释成0.5～5.0mass％(质量百分比)浓度的药液。而且，通过在憎水化剂药液中添加水、酸及碱中的至少一种，便可获得充分的憎水性。对于憎水化处理中所用的憎水化剂与基板(材料膜26)之间的反应，优选在常温下使其发生反应，如果是反应性差的憎水化剂，则也可在使憎水化剂药液接触表面之后，通过加热板(热板)等以60℃～120℃的温度进行1分钟左右的热处理，但是优选在110℃～150℃左右的温度条件下进行热处理。
图16(化学式21、化学式22)是上述氟类憎水化剂、硅酮类憎水化剂、氟硅酮类憎水化剂的例子。在图16所示的化学式21中，R1、R2、R3为H、CH3、C2H5或C3H7，n为0～5的整数，R为CmF2m+1或CmH2m+1，此时，m为1～10的整数。而且，在图16所示的化学式22中，R1、R2、R3为(CH2)n-CmF2m+1，n为0～5的整数，R0为H、CkH2k+1、Si(OCH3)3、Si(OC2H5)3、Si(OC3H7)3、或者与图16的化学式22的NH键右侧的结构(SiR1R2R3)相同的结构，其中，m为1～10的整数，k为1～3的整数。
而且，当使用硅烷化剂作为憎水化剂时，例如可使用BSA(N，O-bis(trimethylsilyl)acetamide，N，O-双(三甲硅基)乙酰胺)、BSTFA(N，O-bis(trimethylsilyl)trifluoroacetamide，N，O-双(三甲基硅烷基)三氟乙酰胺)、HMDS(hexamethyldisilazane，六甲基二硅氮烷)、MSTFA(N-meyhyl-N-trimethylsilyl-trifluoroacetamide，N-甲基-N-(三甲基硅烷基)三氟乙酰胺)、TMCS(trimethylchlorosilane，三甲基氯硅烷)、TMSI(N-trimethylsilylimidazole，N-三甲基硅基咪唑)、DMSDMA(dimethylsilyl dimethylamine，二甲基硅烷基二甲基胺)等。
后述的实施例4应用了所述第2方法。
通过使用上述第1方法或第2方法所述的憎水性控制方法，只要憎水性的条件能够满足上述公式1，便可减少图8及图9所示的因显影引起的缺陷。
但是，如果抗蚀层3正下方的材料膜26的憎水性过高，则在材料膜26上涂敷抗蚀剂时抗蚀剂将因受到排斥而无法均匀地涂敷。改变抗蚀剂3正下方的材料膜26的接触角时的三种ArF抗蚀剂的涂敷状态如图17所示。图17所示的接触角对应于材料膜26表面上的纯水的接触角。而且，在图17的表(说明图)中，将涂敷性良好的情况示为“OK”，将涂敷性差的情况示为“NG”。由图17可知，为了避免损害抗蚀剂(抗蚀层3)的涂敷性，优选使抗蚀层3正下方的材料膜26的接触角(材料膜26表面上的纯水的接触角)为80°以下，如果为78°以下则更理想。即，在涂敷抗蚀剂(抗蚀层3)时，优选将基底的材料膜26的接触角(材料膜26表面的纯水的接触角)预先设为80°以下、更理想的是设为78°以下，由此，便可提高抗蚀剂的涂敷性，从而能够更可靠地形成抗蚀层3。
要满足上述公式1，必须将抗蚀层3表面3b的接触角θ1设为与抗蚀层3正下方的材料膜26的接触角θ2相同或更低。但是，在实施浸液曝光时，较为理想的是使抗蚀层3表面3b的接触角θ1扩大到一定程度，有时还需要在抗蚀层3的表面确保存在80°以上的接触角(即浸液曝光时必须为θ1≥80°)的情况。其中，只要使用显影可溶型外涂层(对应于后述的实施例1)，或者使用采用了显影可溶型憎水添加剂或极性变化型憎水添加剂的无外涂层抗蚀剂(对应于后述的实施例3～5)即可。
在使用显影可溶型外涂层时，只要对外涂层使用高憎水材料，对抗蚀剂使用比抗蚀剂正下方的膜的表面憎水性低的材料即可。由此，曝光时能够通过外涂层使抗蚀剂表面具有高憎水性，显影后外涂层溶解于显影液，因此能够降低抗蚀剂表面的憎水性，从而能够满足上述公式1。
当使用无外涂层抗蚀剂时，例如只要使用显影可溶型憎水添加剂，便可在曝光时成为高憎水性，而在显影时，表面偏析出的憎水添加剂将溶解于显影液，从而能够降低显影后的冲洗处理时的抗蚀剂表面的憎水性。而且，例如只要使用通过与碱显影液之间的反应而从憎水性极性变化为亲水性的憎水添加剂，便可在曝光时成为高憎水性，而在显影时，由于表面偏析出的憎水添加剂变为亲水性，因此能够降低抗蚀剂表面的憎水性。只要是在抗蚀剂表面的憎水性下降的状态下进行冲洗处理(显影后的冲洗处理)时满足上述公式1，便能够抑制缺陷产生。
下面以45nm技术节点的CMOS-SOC(Complementary Metal Oxide Semiconductor-System On Chip，互补型金属氧化物半导体-片上系统)器件的沟槽型元件隔离结构(STI)形成方法为例来说明本发明的实施例。当然，本发明也可应用于其他工序(沟槽型元件隔离结构形成工序以外的工序)，而且，也可同样适用于其他技术节点的SOC产品或其他类型的产品等。
<实施例1>图18及图19所示的是实施方式1的半导体器件制造工序的剖面图，表示沟槽型元件隔离结构形成工序中的主要部分剖面图。
沟槽型元件隔离结构形成工序中，首先，如图18的(A)所示，在由单晶硅等构成的半导体衬底(半导体晶片)41上，由下至上依次形成层叠的氧化硅膜42及氮化硅膜43。之后通过光刻技术，通过以下方式在氮化硅膜43上形成抗蚀图。为了形成抗蚀图而使用了BARC工艺。
首先，如图18的(B)所示，在氮化硅膜43上形成抗反射膜(BARC)44。其中，抗反射膜44形成用的药液使用ARC29A(日产化学生产)，并通过旋涂法以80nm的膜厚涂敷该药液后，再通过热处理使聚合物交联，从而形成抗反射膜44。所形成的抗反射膜44的表面接触角(对应于上述θ)为64.5°。该抗反射膜44相当于上述材料膜26(抗蚀剂正下方的膜)。
抗蚀剂选用了表面接触角比上述抗反射膜44低的材料作为正性抗蚀剂的抗蚀剂A(所谓抗蚀剂A，是指为了方便而对所用的抗蚀剂标注的名称)。
抗蚀剂A使用键合有对酸感应而脱离的甲氧基甲基(methoxymethyl group)的甲基丙烯酸树脂(添加量：相对于总质量为7.0mass％)作为基础聚合物。且抗蚀剂A使用全氟丁基磺酸三苯基锍盐(添加量：相对于基础聚合物的质量为5.0mass％)作为PAG(PhotoAcid Generator：光酸产生剂)，使用三乙醇胺(添加量：相对于基础聚合物的质量为5.0mass％)作为淬火剂。抗蚀剂A是使所述材料(上述基础聚合物、PAG、淬火剂)溶解在用作溶剂的PGMEA(丙二醇甲醚醋酸酯)中制作而成的材料。由抗蚀剂A形成的抗蚀层45的表面接触角(对应于上述θ)为62.2°。所述抗蚀层45是在抗反射膜44上通过旋涂法以150nm的膜厚涂敷上述抗蚀剂A，并以100℃进行60秒的预烘烤而形成。
接下来，在抗蚀层45的表面涂敷膜厚为90nm的显影可溶外涂层TCX041(JSR生产)作为外涂膜层。抗蚀层45的表面上形成的外涂膜层表面的接触角(对应于上述θ)为78.9°，因而具有较高憎水性，足够用于以400mm/sec的扫描速度进行浸液曝光处理。
接下来，使用中间掩模及缩小投影ArF浸液曝光装置，使中间掩模的主表面上的集成电路图形的实像成像在抗蚀层45上，对抗蚀层45进行浸液曝光(例如利用透过光掩模MK后的ArF光46进行曝光)，并将集成电路图形转印到抗蚀层45上(对应图18的(B))。接着，在100℃的温度条件下对抗蚀层45进行60秒的曝光后烘烤(Post Exposure Bake)处理。
接着，使用四甲基氢氧化铵(Tetramethyl ammonium hydroxide，简称TMAH)水溶液(TMAH浓度为质量为2.38mass％)的碱显影液，对抗蚀层45进行30秒的显影处理。通过显影处理，因抗蚀层45上的非感光部的外涂膜层在显影时溶解而使抗蚀剂露出于表面，抗蚀层45上的感光部的抗蚀剂溶解于显影液而使抗反射膜44的表面露出(对应图18的(C))。抗蚀层45因在显影处理时感光部被除去而成为抗蚀图45a。
显影处理后，抗蚀层45的非感光部表面(即抗蚀图45a的表面45b)的接触角(对应于上述θ1)为61.8°，因抗蚀层45的感光部被除去(因溶解于显影液而被除去)而露出的抗反射膜44的表面(露出面)44a的接触角(对应于上述θ2)为64.5°，成为满足上述公式1(即θ2≥θ1的关系)的状态。
显影处理后，针对具有所述表面状态(满足θ2≥θ1的关系的表面状态)的半导体晶片(半导体衬底41)，利用纯水进行30秒的冲洗处理后进行旋转干燥，随后进行缺陷检查，结果未检测到图8及图9所示的被认为起因于显影的缺陷。另外，在进行尺寸检查、外观检查便可后完成抗蚀图45a的形成工序。
随后，将抗蚀图45a作为蚀刻掩模，并利用O2、N2及HBr的混合气体来对抗反射膜44进行干蚀刻，而且，将由抗蚀图45a和抗反射膜44构成的图形作为蚀刻掩模，利用Cl、HBr、SF6及O2的混合气体来对氮化硅膜43、氧化硅膜42、半导体衬底(硅基板)41进行干蚀刻。由此，在半导体衬底41的器件区域上，形成用于进行电路的元件隔离的槽(沟槽、元件隔离槽)47(对应图18的(D))。
接着，通过O2灰化除去残留的抗蚀图45a及抗反射膜44后，并通过热氧化在槽47的内壁形成薄的热氧化膜，随后，在半导体衬底41上的整个主表面上，以填埋槽47内的方式，通过化学气相沉积(Chemical Vapor Deposition，CVD)法形成作为绝缘膜的元件隔离用氧化硅膜48(对应图19的(E))。
在形成元件隔离用氧化硅膜48后，通过化学机械研磨(Chemical MechanicalPolishing，CMP)法(将氮化硅膜43作为研磨阻挡层)对元件隔离用氧化硅膜48进行研磨，除去槽47外部的元件隔离用氧化硅膜48，并使元件隔离用氧化硅膜48只残留在槽47内(对应图19的(F))。在CMP工序后，利用热磷酸除去氮化硅膜43，以此来完成沟槽型元件隔离结构(元件隔离区域49)的形成工作(对应图19的(G))。元件隔离区域49由残留在槽47内的元件隔离用氧化硅膜48形成。
<实施例2>图20～图22所示的是实施方式2的半导体器件制造工序的剖面图，表示沟槽型元件隔离结构形成工序中的主要部分剖面图。
沟槽型元件隔离结构形成工序中，首先，如图20的(A)所示，在半导体衬底(半导体晶片)41上，由下至上依次形成层叠的氧化硅膜42及氮化硅膜43。之后通过光刻技术，通过以下方式在氮化硅膜43上形成抗蚀图。为了形成抗蚀图而使用了三层抗蚀剂工艺，以提高抗反射及加工特性。
首先，如图20的(B)所示，在氮化硅膜43上，形成以碳为主要成分的下层膜51。此时，使用HM8005(JSR生产)作为下层膜51形成用的药液，通过旋涂法以200nm的膜厚涂敷该药液后，通过热处理使聚合物交联，从而形成下层膜51。
接下来，在下层膜51上，形成以碳(C)及硅(Si)为主要成分的中间层(中间层膜)52。该中间层52相当于上述材料膜26(抗蚀剂正下方的膜)。中间层52是使用SHB-A759(信越化学生产)作为基础材料(基础树脂)。而且，作为混合在中间层52形成用的药液中的氟树脂，使用将图23的结构的单体聚合而成且分子量为35,000的共聚物。此时，图23所示的是添加在中间层52中的氟树脂的单体结构的说明图。另外，图23的化学式23中的Rf是碳数4～6的直链状或分支状的氟烷基。
将相当于基础树脂的5.0mass％的量的氟树脂混合到中间层52形成用的药液中，并通过旋涂法以80nm的膜厚涂敷该混合液，随后，通过热处理使中间层52的基础聚合物交联，从而形成中间层52。添加在中间层52形成用的药液中的氟树脂在旋涂时偏析到表面(所涂敷的膜的表面，即中间层52的表面)，结果，所形成的中间层52的表面接触角(对应于上述θ)为78.0°，中间层52的表面具有较高的憎水性。
接下来，如图20的(C)所示，在中间层52上，以150nm的膜厚涂敷作为无外涂层正性抗蚀剂的抗蚀剂B，便形成了抗蚀层53(所谓的抗蚀剂B，是指为了方便而对此处所用的抗蚀剂标注的名称)。
抗蚀剂B使用键合有对酸感应而脱离的2-甲基金刚烷基的甲基丙烯酸树脂(添加量：相对于总质量为7.0mass％)作为基础聚合物，使用全氟丁基磺酸三苯基锍盐(添加量：相对于基础聚合物的质量为5.0mass％)作为PAG。而且，抗蚀剂B使用三乙醇胺(添加量：相对于基础聚合物的质量为5.0mass％)作为淬火剂，使用不溶于碱显影液的氟化合物(添加量：相对于基础聚合物的质量为4.0mass％)作为憎水添加剂。抗蚀剂B是使所述材料(上述基础聚合物、PAG、淬火剂、憎水添加剂)溶解在用作溶剂的PGMEA(丙二醇甲醚醋酸酯)中制成的材料。添加在抗蚀剂B中的憎水添加剂在旋涂时(通过旋涂来涂敷时)偏析到表面(所涂敷的膜的表面，即抗蚀层53的表面)，结果，由抗蚀剂B形成的抗蚀层53的表面接触角(对应于上述θ)为77.2°，抗蚀层53的表面具有较高的憎水性，足够用于以400mm/sec的扫描速度进行的浸液曝光处理。
接下来，使用中间掩模及缩小投影ArF浸液曝光装置，使中间掩模的主表面上的集成电路图形的实像成像在抗蚀层53上，由此，对抗蚀层53进行浸液曝光(例如利用透过光掩模MK后的ArF光46进行曝光)，将集成电路图形转印到抗蚀层53(对应图20的(C))上。接着，以100℃对抗蚀层53进行60秒的曝光后烘烤处理。
接着，使用四甲基氢氧化铵(TMAH)水溶液(TMAH浓度为2.38mass％)的碱显影液，对抗蚀层53进行30秒的显影处理。通过显影处理，抗蚀层53上的感光部的抗蚀剂溶解于显影液而露出中间层52的表面(对应图21的(D))。抗蚀层53因在显影处理时感光部被除去而成为抗蚀图53a。
进行显影处理后，抗蚀层53的非感光部表面(即抗蚀图53a的表面53b)的接触角(对应于上述θ1)为77.0°，因抗蚀层53的感光部被除去(因溶解于显影液而被除去)而露出的中间层52的表面(露出面)52a的接触角(对应于上述θ2)为78.0°，成为满足上述公式1(即θ2≥θ1的关系)的状态。
进行显影处理后，针对具有上述表面状态(满足θ2≥θ1的关系的表面状态)的半导体晶片(半导体衬底41)，利用纯水进行30秒的冲洗处理后进行旋转干燥，随后进行缺陷检查，结果未检测到图8及图9所示的被认为起因于显影的缺陷。另外，在进行尺寸检查、外观检查后便可完成抗蚀图53a的形成工序。
接着，将抗蚀图53a作为蚀刻掩模，利用CHF3、CF4、O2的混合气体来对中间层52进行干蚀刻，将抗蚀图53a的图形转印到中间层52上。而且，将由抗蚀图53a和中间层52构成的图形作为蚀刻掩模，并通过O2、N2、HBr的混合气体来对下层膜51进行干蚀刻，以将抗蚀图53a的图形转印到下层膜51(对应图21的(E))上。在对下层膜51进行干蚀刻时，抗蚀图53a及中间层52因被除去而消失。而且，将下层膜51的图形(经过图形化的下层膜51)作为蚀刻掩模，并通过Cl、HBr、SF6、O2的混合气体来对氮化硅膜43、氧化硅膜42、半导体衬底(硅基板)41进行干蚀刻。由此，即可在半导体衬底41的器件区域上形成用于进行电路的元件隔离的槽(沟槽、元件隔离槽)47(对应图21的(F))。
接着，通过O2灰化除去残留的下层膜51后，再通过热氧化在槽47的内壁形成薄的热氧化膜，随后，在半导体衬底41上的整个主表面上，以填埋槽47内的方式，通过CVD法形成作为绝缘膜的元件隔离用氧化硅膜48(对应图22的(G))。
在形成元件隔离用氧化硅膜48后，通过将氮化硅膜43作为研磨阻挡层的CMP法对元件隔离用氧化硅膜48进行研磨，除去槽47外部的元件隔离用氧化硅膜48，使元件隔离用氧化硅膜48只残留在槽47内(对应图22的(H))。在CMP工序后，利用热磷酸除去氮化硅膜43，以完成沟槽型元件隔离结构(元件隔离区域49)的形成工作(对应图22的(I))。元件隔离区域49由残留在槽47内的元件隔离用氧化硅膜48形成。
<实施例3>图24～图26所示的是实施方式3的半导体器件制造工序的剖面图，表示沟槽型元件隔离结构形成工序中的主要部分剖面图。
沟槽型元件隔离结构形成工序中，首先，如图24的(A)所示，在半导体衬底(半导体晶片)41上，由下至上依次形成层叠的氧化硅膜42及氮化硅膜43。之后通过光刻技术，通过以下方式在氮化硅膜43上形成抗蚀图。为了形成抗蚀图而使用了三层抗蚀剂工艺，以提高抗反射及加工特性。
首先，如图24的(B)所示，在氮化硅膜43上，形成以碳为主要成分的下层膜51。此时，将HM8005(JSR生产)用作下层膜51形成用的药液，在通过旋涂法以200nm的膜厚涂敷该药液后，再通过热处理使聚合物交联，从而形成下层膜51。
接下来，在下层膜51上，形成以碳(C)及硅(Si)为主要成分的中间层(中间层膜)52。该中间层52相当于上述材料膜26(抗蚀剂正下方的膜)。中间层52是使用SHB-A759(信越化学生产)作为基础材料(基础树脂)。而且，使用将图23的结构的单体聚合而成且分子量为35,000的共聚物作为混合在中间层52形成用的药液中的氟树脂。将相对于基础树脂质量为5.0mass％的量的氟树脂混合到中间层52形成用的药液中，并通过旋涂法以80nm的膜厚涂敷该混合液，随后，通过热处理使中间层52的基础聚合物交联，从而形成中间层52。添加在中间层52形成用的药液中的氟树脂在旋涂时偏析到表面(所涂敷的膜的表面，即中间层52的表面)，结果，所形成的中间层52的表面接触角(对应于上述θ)为78.0°，中间层52的表面具有较高的憎水性。
接下来，如图24的(C)所示，在中间层52上，以150nm的膜厚涂敷作为无外涂层正性抗蚀剂的抗蚀剂C，形成抗蚀层54(所谓抗蚀剂C，是指为了方便而对此处所用的抗蚀剂标注的名称)。
抗蚀剂C使用键合有对酸感应而脱离的2-甲基金刚烷基的甲基丙烯酸树脂(添加量：相对于总质量为7.0mass％)作为基础聚合物，使用全氟丁基磺酸三苯基锍盐(添加量：相对于基础聚合物的质量为5.0mass％)作为PAG。而且，抗蚀剂C使用三乙醇胺(添加量：相对于基础聚合物的质量为5.0mass％)作为淬火剂，使用由于与碱显影液接触而发生极性变化的氟化合物(添加量：相对于基础聚合物的质量为8.0mass％)作为憎水添加剂。抗蚀剂C是使所述材料(上述基础聚合物、PAG、淬火剂、憎水添加剂)溶解在作为溶剂的PGMEA(丙二醇甲醚醋酸酯)中制作而成的材料。添加在抗蚀剂C中的憎水添加剂在旋涂时(通过旋涂来涂敷时)偏析到表面(所涂敷的膜的表面，即抗蚀层54的表面)，结果，由抗蚀剂C形成的抗蚀层54的表面接触角(对应于上述θ)为85°，抗蚀层54的表面具有较高的憎水性，足够用于以500mm/sec的扫描速度进行的浸液曝光处理。
接下来，使用中间掩模及缩小投影ArF浸液曝光装置，使中间掩模的主表面上的集成电路图形的实像成像在抗蚀层54上，由此，对抗蚀层54进行浸液曝光(例如利用透过光掩模MK后的ArF光46进行曝光)，将集成电路图形转印到抗蚀层54上(对应图24的(C))。接着，以100℃对抗蚀层54进行60秒的曝光后烘烤处理。
接着，使用四甲基氢氧化铵(TMAH)水溶液(TMAH浓度为2.38mass％)的碱显影液，对抗蚀层54进行30秒的显影处理。通过所述显影处理，抗蚀层54上的感光部的抗蚀剂将溶解于显影液而使中间层52的表面露出，抗蚀层54上的非感光部将使偏析到抗蚀剂表面的憎水添加剂发生极性变化，使抗蚀剂表面(抗蚀层54的表面)成为亲水化(对应图25的(D))。抗蚀层54因感光部在显影处理时被除去而成为抗蚀图54a。
进行显影处理后，抗蚀层54的非感光部的表面(即抗蚀图54a的表面54b)的接触角(对应于上述θ1)为76.7°，因抗蚀层54的感光部被除去(使其溶解于显影液而被除去)而露出的中间层52的表面(露出面)52a的接触角(对应于上述θ2)为78.0°，成为满足上述公式1(即θ2≥θ1的关系)的状态。
进行显影处理后，针对具有上述表面状态(满足θ2≥θ1的关系的表面状态)的半导体晶片(半导体衬底41)，利用纯水进行30秒的冲洗处理后再进行旋转干燥，随后进行缺陷检查，结果未检测到图8及图9所示的被认为起因于显影的缺陷。另外，在进行尺寸检查、外观检查后便可完成抗蚀图54a的形成工序。
随后，将抗蚀图54a作为蚀刻掩模，利用CHF3、CF4、O2的混合气体来对中间层52进行干蚀刻，并将抗蚀图54a的图形转印到中间层52上。而且，将由抗蚀图54a和中间层52构成的图形作为蚀刻掩模，利用O2、N2、HBr的混合气体来对下层膜51进行干蚀刻，将抗蚀图54a的图形转印到下层膜51上(对应图25的(E))。在对下层膜51进行干蚀刻时，抗蚀图54a及中间层52因被除去而消失。而且，将下层膜51的图形(经过图形化的下层膜51)作为蚀刻掩模，利用Cl、HBr、SF6、O2的混合气体来对氮化硅膜43、氧化硅膜42、半导体衬底(硅基板)41进行干蚀刻。由此，在半导体衬底41的器件区域上，形成用于进行电路的元件隔离的槽(沟槽、元件隔离槽)47(对应图25的(F))。
接着，通过O2灰化除去残留的下层膜51后，通过热氧化在槽47的内壁形成薄的热氧化膜，随后，在半导体衬底41上的整个主表面上，以填埋槽47内的方式，通过CVD法形成作为绝缘膜的元件隔离用氧化硅膜48(对应图26的(G))。
在形成元件隔离用氧化硅膜48后，通过将氮化硅膜43作为研磨阻挡层的CMP法对元件隔离用氧化硅膜48进行研磨，除去槽47外部的元件隔离用氧化硅膜48，以使元件隔离用氧化硅膜48只残留在槽47内(对应图26的(H))。在CMP工序后，利用热磷酸除去氮化硅膜43，以此来完成沟槽型元件隔离结构(元件隔离区域49)的形成工作(对应图26的(I))。元件隔离区域49由残留在槽47内的元件隔离用氧化硅膜48形成。
<实施例4>图27～图29所示的是实施方式4的半导体器件制造工序的剖面图，表示沟槽型元件隔离结构形成工序中的主要部分剖面图。
沟槽型元件隔离结构形成工序中，首先，如图27的(A)所示，在半导体衬底(半导体晶片)41上，由下至上依次形成层叠的氧化硅膜42及氮化硅膜43。之后通过光刻技术，通过以下方式在氮化硅膜43上形成抗蚀图。为了形成抗蚀图而使用了三层抗蚀剂工艺，以提高抗反射及加工特性。
首先，如图27的(B)所示，在氮化硅膜43上，形成以碳为主要成分的下层膜51。此时，使用HM8005(JSR生产)作为下层膜51形成用的药液，通过旋涂法以200nm的膜厚涂敷该药液后，通过热处理使聚合物交联，从而形成下层膜51。
接下来，在下层膜51上，形成以碳(C)及硅(Si)为主要成分的中间层(中间层膜)55。所述中间层55相当于上述材料膜26(抗蚀剂正下方的膜)。可使用SHB-A759(信越化学生产)并通过旋涂法将其涂敷成80nm的膜厚，随后，通过热处理使聚合物交联，从而形成中间层55。
接下来，向中间层55上喷出(供应)憎水化剂药液57，进行中间层55表面的憎水化处理。憎水化剂药液57使用的是将作为硅烷耦合剂的3，3，3-三氟丙烷三甲氧基硅烷(信越化学株式会社制KBM7103)溶解在二异戊醚中而成为3.0mass％浓度的溶液。所述中间层55表面的憎水化处理是使用图15所示的装置(涂敷杯)，在使半导体晶片(半导体衬底41)以1000rpm的转速旋转的同时，从喷嘴(直喷嘴)58向半导体晶片的主表面(即中间层55的表面)供应并涂敷上述憎水化剂药液57，在半导体晶片的顶面(上表面)、半导体晶片的侧面及半导体晶片的底面的周缘部形成憎水化处理层。由此，在中间层55的表面(上表面)形成憎水化处理层(例如1分子层左右的憎水化剂吸附层)，结果，中间层55的表面接触角(对应于上述θ)为79.3°，中间层55的表面具有较高的憎水性。
接下来，如图28的(D)所示，在中间层52上，以150nm的膜厚涂敷作为无外涂层正性抗蚀剂的抗蚀剂C，以形成抗蚀层56。此时所使用的抗蚀剂C与实施例3中使用的抗蚀剂C相同，因此不再进行重复说明。添加在抗蚀剂C中的憎水添加剂在旋涂时(通过旋涂来涂敷时)偏析到表面(所涂敷的膜的表面，即抗蚀层56的表面)，结果，由抗蚀剂C形成的抗蚀层56的表面接触角(对应于上述θ)为85°，抗蚀层56的表面具有较高的憎水性，足够用于以500mm/sec的扫描速度进行的浸液曝光处理。
接下来，使用中间掩模及缩小投影ArF浸液曝光装置，使中间掩模的主表面上的集成电路图形的实像成像在抗蚀层56上，由此对抗蚀层56进行浸液曝光(例如利用透过光掩模MK后的ArF光46进行曝光)，将集成电路图形转印到抗蚀层56上(对应图28的(D))。接着，以100℃对抗蚀层56进行60秒的曝光后烘烤处理。
接着，使用四甲基氢氧化铵(TMAH)水溶液(TMAH浓度为2.38mass％)的碱显影液，对抗蚀层56进行30秒的显影处理。通过显影处理，抗蚀层56上的感光部的抗蚀剂溶解于显影液而使中间层55的表面露出，抗蚀层56上的非感光部将使偏析到抗蚀剂表面的憎水添加剂发生极性变化，使抗蚀剂表面(抗蚀层56的表面)成为亲水化(对应图28的(E))。抗蚀层56因在显影处理时感光部被除去而成为抗蚀图56a。
进行显影处理后，抗蚀层56的非感光部表面(即抗蚀图56a的表面56b)的接触角(对应于上述θ1)为76.7°，因抗蚀层56的感光部被除去(因溶解于显影液而被除去)而露出的中间层55的表面(露出面)55a的接触角(对应于上述θ2)为79.3°，成为满足上述公式1(即θ2≥θ1的关系)的状态。
进行显影处理后，针对具有上述表面状态(满足θ2≥θ1的关系的表面状态)的半导体晶片(半导体衬底41)，利用纯水进行30秒的冲洗处理后进行旋转干燥，随后进行缺陷检查，结果未检测到图8及图9所示的被认为起因于显影的缺陷。另外，在进行尺寸检查、外观检查后便可完成抗蚀图56a的形成工序。
随后，将抗蚀图56a作为蚀刻掩模，利用CHF3、CF4、O2的混合气体来对中间层55进行干蚀刻，并将抗蚀图56a的图形转印到中间层55上。而且，将由抗蚀图56a和中间层55构成的图形作为蚀刻掩模，利用O2、N2、HBr的混合气体来对下层膜51进行干蚀刻，将抗蚀图56a的图形转印到下层膜51上(对应图28的(F))。在对下层膜51进行干蚀刻时，抗蚀图56a及中间层55因被除去而消失。而且，将下层膜51的图形(经过图形化的下层膜51)作为蚀刻掩模，利用Cl、HBr、SF6、O2的混合气体来对氮化硅膜43、氧化硅膜42、半导体衬底(硅基板)41进行干蚀刻。由此，在半导体衬底41的器件区域上，形成用于进行电路的元件隔离的槽(沟槽、元件隔离槽)47(对应图29的(G))。
接着，通过O2灰化除去残留的下层膜51后，再通过热氧化在槽47的内壁形成薄的热氧化膜，随后，在半导体衬底41上的整个主表面上，以填埋槽47内的方式，通过CVD法形成作为绝缘膜的元件隔离用氧化硅膜48(对应图29的(H))。
在形成元件隔离用氧化硅膜48后，通过将氮化硅膜43作为研磨阻挡层的CMP法对元件隔离用氧化硅膜48进行研磨，除去槽47外部的元件隔离用氧化硅膜48，而使元件隔离用氧化硅膜48只残留在槽47内(对应图29的(I))。在CMP工序后，利用热磷酸除去氮化硅膜43，以此来完成沟槽型元件隔离结构(元件隔离区域49)的形成工作(对应图29的(J))。元件隔离区域49由残留在槽47内的元件隔离用氧化硅膜48形成。
<实施例5>图30～图32所示的是实施方式5的半导体器件制造工序的剖面图，表示沟槽型元件隔离结构形成工序中的主要部分剖面图。
沟槽型元件隔离结构形成工序中，首先，如图30的(A)所示，在半导体衬底(半导体晶片)41上，由下至上依次形成层叠的氧化硅膜42及氮化硅膜43。之后通过光刻技术，通过以下方式在氮化硅膜43上形成抗蚀图。为了形成抗蚀图而使用了硬掩模工艺，以提高抗反射及加工特性。
首先，如图30的(B)所示，在氮化硅膜43上，形成非晶碳层61作为无机硬掩模(硬掩模层)。使用碳氢化合物(例如丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)或乙炔(C2H2)或其化合物)与Ar、He的混合气体，通过等离子体CVD法以50nm的膜厚沉积形成非晶碳层61。
接下来，在非晶碳层61上，为了抗反射及防止抗蚀图形状出现裙状扩展而形成有机抗反射膜(BARC)62。该有机抗反射膜62相当于上述材料膜26(抗蚀剂正下方的膜)。有机抗反射膜62是使用ARC29A(日产化学生产)作为基础材料(基础树脂)。而且，作为混合在有机抗反射膜62形成用的药液中的氟树脂，使用将图23的结构的单体聚合而成且分子量为35,000的共聚物。将相当于基础树脂的5.0mass％的量的氟树脂混合到有机抗反射膜62形成用的药液中，通过旋涂法以80nm的膜厚涂敷该混合液，随后，通过热处理使有机抗反射膜62的基础聚合物交联，从而形成有机抗反射膜62。添加在有机抗反射膜62形成用的药液中的氟树脂在旋涂时偏析到表面(所涂敷的膜的表面，即有机抗反射膜62的表面)，结果，所形成的有机抗反射膜62的表面接触角(对应于上述θ)为77.0°，有机抗反射膜62的表面具有较高的憎水性。
接下来，如图30的(C)所示，在有机抗反射膜62上，以150nm的膜厚涂敷作为无外涂层正性抗蚀剂的抗蚀剂C，以形成抗蚀层63。此时所使用的抗蚀剂C与实施例3、4中使用的抗蚀剂C相同，因此不再进行重复说明。添加在抗蚀剂C中的憎水添加剂在旋涂时(通过旋涂来涂敷时)偏析到表面(所涂敷的膜的表面，即抗蚀层63的表面)，结果，由抗蚀剂C形成的抗蚀层63的表面接触角(对应于上述θ)为85°，抗蚀层63的表面具有较高的憎水性，足够用于以500mm/sec的扫描速度进行的浸液曝光处理。
接下来，使用中间掩模及缩小投影ArF浸液曝光装置，使中间掩模的主表面上的集成电路图形的实像成像在抗蚀层63上，由此对抗蚀层63进行浸液曝光(例如利用透过光掩模MK后的ArF光46进行曝光)，将集成电路图形转印到抗蚀层63上(对应图30的(C))。接着，以100℃对抗蚀层63进行60秒的曝光后烘烤处理。
接着，使用四甲基氢氧化铵(TMAH)水溶液(TMAH浓度为2.38mass％)的碱显影液，对抗蚀层63进行30秒的显影处理。通过显影处理，抗蚀层63上的感光部的抗蚀剂溶解于显影液而使有机抗反射膜62的表面露出，抗蚀层63上的非感光部将使偏析到抗蚀剂表面的憎水添加剂发生极性变化，使抗蚀剂表面(抗蚀层63的表面)成为亲水化(对应图31的(D))。抗蚀层63因在显影处理时感光部被除去而成为抗蚀图63a。
进行显影处理后，抗蚀层63的非感光部的表面(即抗蚀图63a的表面63b)的接触角(对应于上述θ1)为76.7°，因抗蚀层63的感光部被除去(因溶解于显影液而被除去)而露出的有机抗反射膜62的表面(露出面)62a的接触角(对应于上述θ2)为77.0°，成为满足上述公式1(即θ2≥θ1的关系)的状态。
进行显影处理后，针对具有上述表面状态(满足θ2≥θ1的关系的表面状态)的半导体晶片(半导体衬底41)，利用纯水进行30秒的冲洗处理后进行旋转干燥，随后进行缺陷检查，结果未检测到图8及图9所示的被认为起因于显影的缺陷。另外，在进行尺寸检查、外观检查后便可完成抗蚀图63a的形成工序。
随后，将抗蚀图63a作为蚀刻掩模，利用O2、N2、HBr的混合气体来对有机抗反射膜62及非晶碳层61进行干蚀刻，并将抗蚀图63a的图形转印到非晶碳层61上(对应图31的(E))。对非晶碳层61进行干蚀刻时，抗蚀图63a及有机抗反射膜62因被除去而消失，或者，在对非晶碳层61进行干蚀刻后，除去抗蚀图63a及有机抗反射膜62。而且，将由非晶碳层61构成的图形作为蚀刻掩模，利用Cl、HBr、SF6、O2的混合气体来对氮化硅膜43、氧化硅膜42、半导体衬底(硅基板)41进行干蚀刻。由此，在半导体衬底41的器件区域上，形成用于进行电路的元件隔离的槽(沟槽、元件隔离槽)47(对应图31的(F))。
接着，通过O2灰化除去残留的非晶碳层61后，再通过热氧化在槽47的内壁形成薄的热氧化膜，随后，在半导体衬底41上的整个主表面上，以填埋槽47内的方式，通过CVD法形成作为绝缘膜的元件隔离用氧化硅膜48(对应图32的(G))。
在形成元件隔离用氧化硅膜48后，通过将氮化硅膜43作为研磨阻挡层的CMP法对元件隔离用氧化硅膜48进行研磨，除去槽47外部的元件隔离用氧化硅膜48，而使元件隔离用氧化硅膜48只残留在槽47内(对应图32的(H))。在CMP工序后，利用热磷酸除去氮化硅膜43，以此来完成沟槽型元件隔离结构(元件隔离区域49)的形成工作(对应图32的(I))。元件隔离区域49由残留在槽47内的元件隔离用氧化硅膜48形成。
图33所示的是将实施例1～5归纳而成的本实施方式的半导体器件的工艺流程图，图34～图38所示的是将实施例1～5归纳而成的本实施方式的半导体器件制造工序的主要部分剖面图。图39所示的是实施例1～5中的接触角的关系的表。
将实施例1～5进行归纳的工艺流程如下。
即，如图34所示，在半导体衬底71上形成材料膜72(图33的步骤S11)。此时，在半导体衬底71与材料膜72之间，也可隔有其他膜。半导体衬底71对应于上述半导体衬底41或半导体晶片SW。而且，材料膜72在图4～图10中对应于上述被加工膜1，在实施例1中对应于上述氮化硅膜43，在实施例2中对应于上述下层膜51，在实施例3中对应于上述下层膜51，在实施例4中对应于上述下层膜51，在实施例5中对应于上述非晶碳层61。
接下来，如图35所示，在材料膜72上形成材料膜(第1材料膜)26(图33的步骤S12)。所述材料膜26在图4～图10中对应于上述抗反射膜2，在实施例1中对应于上述抗反射膜44，在实施例2中对应于上述中间层52，在实施例3中对应于上述中间层52，在实施例4中对应于上述中间层55，在实施例5中对应于上述有机抗反射膜62。
接下来，如图36所示，在材料膜26上形成抗蚀层73(图33的步骤S13)。该抗蚀层73在图4～图10中对应于上述抗蚀层3，在实施例1中对应于上述抗蚀层45，在实施例2中对应于上述抗蚀层53，在实施例3中对应于上述抗蚀层54，在实施例4中对应于上述抗蚀层56，在实施例5中对应于上述抗蚀层63。抗蚀层73是在材料膜26上与材料膜26接触而形成。因此，也可将材料膜26视为抗蚀层73的基底层(基底膜)。
接下来，对抗蚀层73进行浸液曝光(图33的步骤S14)。
接下来，对抗蚀层73进行显影处理(图33的步骤S15)。在步骤S15中，如图37所示，从因显影处理而被除去(溶解除去)了抗蚀层73的部分露出材料膜26，抗蚀层73成为抗蚀图73a。所述抗蚀图73a在图4～图10中对应于上述抗蚀图3a，在实施例1中对应于上述抗蚀图45a，在实施例2中对应于上述抗蚀图53a，在实施例3中对应于上述抗蚀图54a，在实施例4中对应于上述抗蚀图56a，在实施例5中对应于上述抗蚀图63a。
步骤S15的显影处理后的抗蚀图73a(抗蚀层73)的表面(露出的表面、最表面)为表面73b，在步骤S15的显影处理后从抗蚀图73a露出的材料膜26的表面(露出面)为表面(露出面)26a。即，材料膜26的表面26a在步骤S15的显影处理之前被抗蚀层73覆盖并与抗蚀层73接触，但在步骤S15的显影处理中，抗蚀层73的一部分(在正性抗蚀剂的情况下为感光部，在负性抗蚀剂的情况下为非感光部)溶解于显影液而被除去，由此，从抗蚀层73被除去的部分(将其称为空隙部74)露出材料膜26的表面26a。即，通过步骤S15的显影处理，从抗蚀图73a(抗蚀层73)露出材料膜26的表面(露出面)26a。
抗蚀图73a(抗蚀层73)的表面73b在图10中对应于上述抗蚀图3a(抗蚀层3)的上述表面3b，在实施例1中对应于上述抗蚀图45a(抗蚀层45)的上述表面45b，在实施例2中对应于上述抗蚀图53a(抗蚀层53)的上述表面53b。而且，抗蚀图73a(抗蚀层73)的表面73b在实施例3中对应于上述抗蚀图54a(抗蚀层54)的上述表面54b，在实施例4中对应于上述抗蚀图56a(抗蚀层56)的上述表面56b，在实施例5中对应于上述抗蚀图63a(抗蚀层63)的上述表面63b。而且，空隙部74在图8～图10中对应于上述空隙部22。
接下来，利用冲洗液(洗涤液)对半导体衬底71进行冲洗处理(洗涤处理)(图33的步骤S16)。即，利用冲洗液对抗蚀层73(抗蚀图73a)及从抗蚀层73(抗蚀图73a)露出的材料膜26进行冲洗处理。冲洗液与抗蚀图73a的表面73b和从抗蚀图73a露出的材料膜26的表面26a接触。由此，可除去附着在半导体衬底71(抗蚀图73a及从抗蚀图73a露出的材料膜26)上的显影液等。冲洗处理例如可通过以下方式进行：旋转配置(保持)在晶片平台上的半导体衬底(半导体晶片)71，并从喷嘴向旋转的半导体衬底71的中央供应冲洗液，通过离心力来使冲洗液遍布半导体衬底71的整个主表面。
步骤S16的冲洗处理可通过与步骤S15的显影处理相同的装置或不同的装置来进行，使用相同的装置时，在步骤S15中以对半导体衬底71的主表面供应显影液的方式，在步骤S16中以对半导体衬底71的主表面供应冲洗液的方式来切换向半导体衬底71的主表面供应的处理液。当利用相同的装置来进行步骤S16的冲洗处理和步骤S15的显影处理时，可连续进行步骤S15的显影处理与步骤S16的冲洗处理，由此，能够缩短半导体器件的制造时间，从而提高生产能力。
接下来，使半导体衬底71干燥(图33的步骤S17)。此时，可在旋转半导体衬底71的同时进行使其干燥的旋转干燥处理。所述旋转干燥处理例如可使配置(保持)在晶片平台上的半导体衬底(半导体晶片)71旋转来进行，可通过与步骤S16的冲洗处理相同的装置或不同的装置来进行干燥处理。当利用相同的装置来进行步骤S16的冲洗处理与步骤S17的干燥处理时，可连续进行步骤S16的冲洗处理以及步骤S17的干燥处理，由此，能够缩短半导体器件的制造时间，从而提高生产能力。而且，当利用相同的装置来进行步骤S15的显影处理、步骤S16的冲洗处理以及步骤S17的干燥处理时，可连续进行步骤S15的显影处理、步骤S16的冲洗处理与步骤S17的干燥处理，由此，可进一步缩短半导体器件的制造时间，从而提高生产能力。
接下来，如图38所示，将抗蚀图73a作为蚀刻掩模来对材料膜26进行蚀刻(干蚀刻)(图33的步骤S18)。随后，进一步将抗蚀图73a(或抗蚀图73a及材料膜26的层叠图形)作为蚀刻掩模，对材料膜72进行蚀刻(干蚀刻)(图33的步骤S19)。在步骤S19中，不仅蚀刻材料膜72，有时也会对材料膜72下层的膜进行蚀刻(对应于实施例1)。而且，在步骤S19之后，有时也会将材料膜72作为蚀刻掩模来对材料膜72下层的膜进行蚀刻(对应于实施例2～5)。
本实施方式的主要特征之一是：当在进行步骤S15的显影处理之后，进行步骤S16的冲洗处理时，从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a的憎水性与抗蚀图73a(抗蚀层73)的表面73b的憎水性相同或更高。憎水性的大小关系在步骤S16的冲洗处理后的步骤S17的干燥处理时仍被维持，在进行步骤S17的干燥处理时，从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a的憎水性与抗蚀图73a(抗蚀层73)的表面73b的憎水性相同或更高。另外，“表面26a的憎水性与表面73b的憎水性相同或更高”是指“表面26a的憎水性与表面73b的憎水性相同或者表面26a的憎水性比表面73b的憎水性高(大)”。
憎水性的程度以固体表面的液滴的接触角来表示，憎水性越高则接触角θ越大，因此关于从抗蚀图73a露出的材料膜26的表面(露出面)26a与抗蚀图73a的表面73b的憎水性的大小关系为公式1的关系即θ2≥θ1。另外，在未有特别说明的情况下，憎水性是指相对于步骤S16中使用的冲洗液的憎水性，接触角是指步骤S16中使用的冲洗液的接触角(图11的上述液滴31与冲洗液为同种液体的情况)。
本实施方式中，θ1为抗蚀图73a(抗蚀层73)的表面73b上的冲洗液的接触角，θ2为从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a上的冲洗液的接触角。另外，此时所用的冲洗液与步骤S16的冲洗处理中所用的冲洗液相同，当在步骤S16中使用纯水作为冲洗液时，θ1是抗蚀图73a(抗蚀层73)的表面73b上的纯水的接触角，θ2是从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a上的纯水的接触角。
而且，上述接触角θ2、θ1可在步骤S16的冲洗处理后通过观察在步骤S16的冲洗处理中附着于抗蚀图73a的表面73b或材料膜26的表面26a上的冲洗液的液滴而获得。而且，即使进行步骤S17的干燥处理，抗蚀图73a的表面73b或材料膜26的表面26a的憎水性也不会改变，因此也可在步骤S17的干燥处理之前或之后，在抗蚀图73a的表面73b或材料膜26的表面26a上配置与步骤S16的冲洗处理中使用的相同的冲洗液的液滴，对其观察即可获得上述接触角θ2、θ1。
当在进行步骤S15的显影处理后，进行步骤S16的冲洗处理时，从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a的憎水性与抗蚀图73a(抗蚀层73)的表面73b的憎水性相同或更高，便可如上所述，可抑制或防止图8及图9所示的缺陷。换句话说，当在进行步骤S15的显影处理后，进行步骤S16的冲洗处理时，从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a上的冲洗液的接触角θ2大于等于抗蚀图73a(抗蚀层73)的表面73b上的冲洗液的接触角θ1(即θ2≥θ1)，如上所述，便可抑制或防止图8及图9所示的缺陷。
而且，当在进行步骤S15的显影处理后，进行步骤S16的冲洗处理时，优选使从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a的憎水性比抗蚀图73a的表面73b的憎水性大(即θ2＞θ1)则更为理想，由此便能更可靠地抑制或防止图8及图9所示的缺陷。因此，可更确实地提高半导体器件的制造成品率。
另外，θ2≥θ1(优选θ2＞θ1)的关系是在步骤S15的显影处理后进行步骤S16的冲洗处理时满足的条件，但是，即使在步骤S16的冲洗处理结束后该条件仍得以维持，所以在步骤S17的干燥处理时仍为θ2≥θ1(优选θ2＞θ1)的关系。因此，在步骤S16的冲洗处理后进行步骤S17的干燥处理时，从抗蚀图73a露出的材料膜26的表面(露出面)26a的憎水性与抗蚀图73a的表面73b的憎水性相同或更高(即θ2≥θ1)，但是优选比抗蚀图73a的表面73b的憎水性大(即θ2＞θ1)的情况。由此，在步骤S17的干燥处理时，冲洗液不会稳定(保持)在空隙部74(对应于上述空隙部22)内而是容易移动到空隙部74的外部，而且，即使在冲洗液的液滴在半导体晶片的表面朝半导体晶片的外周方向移动的过程中存在空隙部74的情况下，液滴也难以陷入该空隙部74内。因此，能够可靠地抑制或防止因冲洗液在抗蚀图73a的空隙部74(对应于上述空隙部22)内干燥而产生的缺陷(图8或图9中说明的缺陷)。因此，能够提高半导体器件的制造成品率。
步骤S17的干燥处理优选使半导体衬底(半导体晶片)71旋转的情况下进行的旋转干燥。由于是在满足θ2≥θ1(优选θ2＞θ1)的关系的状态下进行旋转干燥，因此随着旋转干燥的离心力，冲洗液将从空隙部74(对应于上述空隙部22)向空隙部74的外部移动，因此能更可靠地抑制或防止图8及图9所示的缺陷。因此能更可靠地提高半导体器件的制造成品率。
图39所示的是步骤S14的浸液曝光前与步骤S15的显影处理后的材料膜26及抗蚀层73的接触角的关系的总结表。
图39的表所示的是θ1、θ2、θ3的大小关系，但是，如上所述，θ1是抗蚀图73a(抗蚀层73)的表面73b上的冲洗液的接触角，θ2是从抗蚀图73a(抗蚀层73)露出的材料膜26的表面(露出面)26a上的冲洗液的接触角。θ3是进行步骤S14的浸液曝光时的抗蚀层73的表面73b上的冲洗液的接触角。另外，此处所说的冲洗液与步骤S16的冲洗处理中使用的冲洗液相同，当在步骤S16中使用纯水作为冲洗液时，θ3是抗蚀层73的表面上的纯水的接触角。
另外，可在进行步骤S14的浸液曝光之前，在抗蚀层73的表面上配置与步骤S16的冲洗处理中所用冲洗液相同的冲洗液的液滴，并对其观察而获得所述接触角θ3。
在实施例2中，由图39的表也可知，无论是在步骤S14的浸液曝光前还是在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，材料膜26表面的接触角θ2均大于等于抗蚀层73表面的接触角θ1、θ3(即θ2≥θ1且θ2≥θ3)。即，无论是在步骤S14的浸液曝光前还是在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，材料膜26表面的憎水性均与抗蚀层73表面的憎水性相同或更高。在实施例2中，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，从抗蚀图73a露出的材料膜26表面的憎水性与抗蚀图73a(抗蚀层73)表面的憎水性相同或更高(即θ2≥θ1)，如上所述，便可抑制或防止图8及图9所示的缺陷。
另一方面，在实施例1、3～5中，由图39的表也可知，在步骤S14的浸液曝光前，抗蚀层73表面的接触角θ3比材料膜26表面的接触角θ2大(即θ3＞θ2)。即，在步骤S14的浸液曝光前，抗蚀层73表面的憎水性比材料膜26表面的憎水性高(大)。并且，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，从抗蚀图73a露出的材料膜26表面的接触角θ2大于等于抗蚀图73a表面的接触角θ1(即θ2≥θ1)。即，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，从抗蚀图73a露出的材料膜26的表面26a的憎水性与抗蚀图73a的表面73b的憎水性相同或更高。此时，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)为θ2≥θ1，由此可获得抑制或防止图8及图9所示的缺陷的效果，但通过在步骤S14的浸液曝光前使θ3＞θ2，还能进一步获得如下的效果。
即，在步骤S14的浸液曝光时，如图1所说明的，优先抗蚀层73表面的憎水性较高者。另一方面，为了便于在材料膜26上形成抗蚀层73，材料膜26表面的憎水性不会过高则更理想。并且，为了抑制或防止图8及图9所示的缺陷，如上所述，必须使得在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，从抗蚀图73a露出的材料膜26表面的憎水性与抗蚀图73a表面的憎水性相同或更高(即θ2≥θ1)。
因此，为了在步骤S14的浸液曝光时获得抗蚀层73表面的高憎水性以及在步骤S15的显影处理后仍为θ2≥θ1的关系，则需在步骤S14的浸液曝光前使抗蚀层73的表面的憎水性比材料膜26的表面高，以满足θ3＞θ2的条件。并且，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，使抗蚀层73表面的憎水性与材料膜26表面的憎水性相同或更低，以满足θ2≥θ1的条件。为了实现所述设计，必须使在步骤S14的浸液曝光时，使抗蚀层73表面的憎水性在步骤S15的显影处理后从θ3＞θ2关系的高憎水性下降为θ2≥θ1关系的憎水性。具体方法在实施例1与实施例3～5中有所不同。
即，在实施例1中，在抗蚀层45(对应于抗蚀层73)的表面形成较高的憎水性(憎水性比外涂膜层形成前的抗蚀层45的表面高)的外涂膜层，并通过所述外涂膜层，提高抗蚀层45表面(此时外涂膜层构成抗蚀层45的表面)的憎水性，以便在步骤S14的浸液曝光前(步骤S14的浸液曝光时)满足θ3＞θ2的条件。并且，如果在步骤S14的浸液曝光后进行步骤S15的显影处理，则抗蚀层45的表面的外涂膜层溶解于显影液而从抗蚀层45的表面被除去，因此抗蚀层45(抗蚀图45a)表面的憎水性(接触角)下降(即变为θ3＞θ1)。由此，可在进行步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)仍满足θ2≥θ1的条件。
即，在实施例1中，在步骤S13中形成抗蚀层73(对应于抗蚀层45)，在该抗蚀层73的表面形成外涂膜层(憎水性比外涂膜层形成前的抗蚀层73的表面高的外涂膜层)，随后，在步骤S14中进行浸液曝光。在步骤S14的浸液曝光中，所述高憎水性的外涂膜层构成抗蚀层73的表面，在步骤S15的显影处理中，通过显影液从抗蚀层73的表面除去外涂膜层，可降低抗蚀层73表面的憎水性。因此在步骤S14的浸液曝光前，由外涂膜层形成的抗蚀层73表面的憎水性比材料膜26表面的憎水性高(即θ3＞θ2)，与此相对，在步骤S15的显影处理后，抗蚀图73a的表面73b的憎水性变得与从抗蚀图73a露出的材料膜26的表面26a的憎水性相同或更低(即θ2≥θ1)。
另一方面，在实施例3中，在形成抗蚀层54(对应于抗蚀层73)时使憎水添加剂偏析到抗蚀层54的表面，从而提高抗蚀层54表面的憎水性，使得在步骤S14的浸液曝光前(步骤S14的浸液曝光时)满足θ3＞θ2的条件。并且，如果在步骤S14的浸液曝光后进行步骤S15的显影处理，则偏析到抗蚀层54表面的憎水添加剂发生极性变化，抗蚀层54(抗蚀图54a)的表面成为亲水化，且憎水性(接触角)下降(即变为θ3＞θ1)。即，在步骤S15的显影处理中，通过与显影液接触，抗蚀层54(对应于抗蚀层73)表面的憎水性下降(即变为θ3＞θ1)。由此，能够使得在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，满足θ2≥θ1的关系。即，在步骤S14的浸液曝光前，偏析出憎水添加剂的抗蚀层73表面的憎水性比材料膜26表面的憎水性高(即θ3＞θ2)，与此相对，在步骤S15的显影处理后，抗蚀图73a的表面73b的憎水性变得与从抗蚀图73a露出的材料膜26的表面26a的憎水性相同或更低(即θ2≥θ1)。而且，实施例4、5也同样如此(其中，在实施例4的情况下，将抗蚀层54替换为抗蚀层56，在实施例5的情况下，将抗蚀层54替换为抗蚀层63)。
如上所述，在步骤S14的浸液曝光前(步骤S14的浸液曝光时)，提高抗蚀层73的憎水性以满足θ3＞θ2的条件，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，与步骤S14的浸液曝光前相比使抗蚀层73表面的憎水性下降(即θ3＞θ1)，以满足θ2≥θ1的条件。由此，便能更可靠地进行步骤S14的浸液曝光，并且能够抑制或防止图8及图9所示的缺陷，从而提高半导体器件的制造成品率。
而且，由图17也可知，为了更容易地形成抗蚀层73，较为理想的情况是材料膜26表面的上述接触角θ2为80°以下(即θ2≤80°)，为78°以下(即θ2≤78°)则更为理想。
而且，步骤S16的冲洗处理中使用的冲洗液优选纯水，但也可根据需要在纯水中添加有界面活性剂的溶液。
另外，材料膜26采用以碳(C)为主要成分的有机膜或者以碳(C)及硅(Si)为主要成分的有机膜，在步骤S12中，材料膜26形成用的药液含有氟树脂，将该药液涂敷到半导体衬底(半导体晶片)71上，便可形成将氟树脂偏析到表面的材料膜26。由此，可提高材料膜26表面的憎水性，在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)，更容易满足θ2≥θ1的条件。优选不溶解于步骤S15的显影处理中所用的显影液的氟树脂作为材料膜26中所含的氟树脂，由此，更容易维持材料膜26表面的高憎水性，且在步骤S15的显影处理后(即进行步骤S16的冲洗处理及步骤S17的干燥处理时)仍能满足θ2≥θ1的条件。而且，所述材料膜26中所含的氟树脂优选将由以上述化学式1表示的单量体形成的单体聚合而成的树脂。
而且，在步骤S12中形成材料膜26之后且在步骤S13中形成抗蚀层73之前，利用包含憎水化剂和溶剂的憎水化剂药液来对材料膜26的表面进行处理，可提高材料膜26表面的憎水性。而且，还可在步骤S15的显影处理后(即在进行步骤S16的冲洗处理及步骤S17的干燥处理时)较容易满足θ2≥θ1的条件。此时，憎水化剂优选含有氟类憎水化剂、硅酮类憎水化剂、氟硅酮类憎水化剂、硅烷耦合剂、硅烷化剂、烷化剂及酰化剂中的至少任一种的憎水化剂。
以上的实施例以STI工序形成方法为例进行了说明，但本发明也适用于其他工序(对于形成孔或槽之类开口部的工序较为理想)中的光刻工艺，而且，无论是否为外涂层工艺、使用无外涂层抗蚀剂的工艺，而且无论是否为曝光用光源均可适用。
接下来，参照图40～图52，对应用本实施方式的半导体器件制造工序的一例进行说明(本实施方式中以具有金属绝缘半导体场效应晶体管(Metal InsulatorSemiconductor Field Effect Transistor，MISFET)为例)。图40～图52所示的是本实施方式的半导体器件制造工序的主要部分剖面图。
首先，如图40所示，准备半导体衬底(半导体晶片)81，所述半导体衬底(半导体晶片)81例如由具有1～10Ωcm左右的比电阻的p型单晶硅等构成。接着，在半导体衬底81的主表面上形成元件隔离区域82。元件隔离区域82由氧化硅等绝缘体构成，且通过浅沟槽隔离(Shallow Trench Isolation，STI)法而形成，由埋入在半导体衬底81上所形成的槽(元件隔离槽)82a内的绝缘膜形成元件隔离区域82。所述槽82a对应于实施例1～5的槽47，元件隔离区域82对应于实施例1～5的上述元件隔离区域49，如实施例1～5所示，可形成槽82a及元件隔离区域82。
接下来，如图41所示，从半导体衬底81的主表面开始直到规定的深度而形成p型阱(阱区域)PW。p型阱PW可通过向n沟道型MISFET形成预定区域的半导体衬底81上注入硼(B)等p型杂质的离子等而形成。另外，还进行用于调整阈值的离子注入。
接下来，通过使用例如氢氟酸(HF)水溶液的湿式蚀刻等使半导体衬底81的表面洁净化(清洗)之后，在半导体衬底81的表面(即p型阱PW的表面)上形成栅极绝缘膜83。栅极绝缘膜83例如由薄的氧化硅膜等构成，例如可通过热氧化法等形成。也可形成氮氧化硅膜等来取代氧化硅膜，以作为栅极绝缘膜83，
接下来，在半导体衬底81上(即p型阱PW的栅极绝缘膜83上)，形成栅极电极形成用的导电体膜(例如掺杂多晶硅膜)，并使用光刻法及干蚀刻法对该导电体膜进行图形化，从而形成栅极电极GE。
接下来，如图42所示，对半导体衬底81(p型阱PW)的栅极电极GE两侧的区域注入磷(P)或砷(As)等n型杂质的离子，从而形成(一对)n-型半导体区域(扩展区域、源极/漏极扩展区域)EX。在所述n-型半导体区域EX形成用的离子注入时，将栅极电极GE作为掩模(离子注入阻止掩模)来向半导体衬底81(p型阱PW)注入离子，因此在p型阱PW的栅极电极GE正下方的区域，由于被栅极电极GE遮蔽而未被注入离子。
接下来，在栅极电极GE的侧壁上，形成如由氧化硅或氮化硅或者其绝缘膜的层叠膜等构成的侧墙隔离层(侧墙、侧壁隔离层、侧壁绝缘膜)SP作为侧壁绝缘膜(绝缘膜)。例如，可在半导体衬底81上以覆盖栅极电极GE的方式沉积氧化硅膜或氮化硅膜或其层叠膜，通过活性离子蚀刻(Reactive Ion Etching，RIE)法等，对所述氧化硅膜或氮化硅膜或其层叠膜进行异向性蚀刻，从而形成侧墙隔离层SP。
接下来，对半导体衬底81(p型阱PW)的栅极电极GE及侧墙隔离层SP两侧的区域注入磷(P)或砷(As)等n型杂质的离子，从而形成n+型半导体区域SD(源极、漏极)。在进行n+型半导体区域SD形成用的离子注入时，将栅极电极GE及该侧壁上的侧墙隔离层SP作为掩模(离子注入阻止掩模)来向半导体衬底81(p型阱PW)注入离子，因此在p型阱PW中的栅极电极GE及侧墙隔离层SP正下方的区域，由于被栅极电极GE及侧墙隔离层SP遮蔽而未被注入离子。因此，n-型半导体区域EX对准(自对准)栅极电极GE而形成，n+型半导体区域SD对准(自对准)栅极电极GE的侧壁上的侧墙隔离层SP而形成。
接下来，为了使通过离子注入而导入的杂质的活性化而进行退火处理(活性化退火、热处理)。
如上所述，在半导体衬底81的p型阱PW内，形成作为场效应晶体管的n沟道型MISFET(Metal Insulator Semiconductor Field Effect Transistor)Qn，即可获得图5的结构。另外，上面已对形成n沟道型MISFET的情况进行了说明，但也可使导电型反转而形成p沟道型MISFET。而且，也可同时形成n沟道型MISFET及p沟道型MISFET。
n+型半导体区域SD与n-型半导体区域EX相比，杂质浓度更高且接合深度更深。由此，由n+型半导体区域SD及n-型半导体区域EX形成具有n沟道型MISFETQn的源极或漏极作用的n型半导体区域(杂质扩散层)。因而，n沟道型MISFETQn的源极/漏极区域具有轻掺杂漏极(Lightly doped Drain，LDD)结构。
接着，如图43所示，通过自对准硅化物(Salicide：Self A1igned Silicide)技术，在栅极电极GE及n+型半导体区域SD的表面(表层部分、上层部分)形成低电阻的金属硅化物层84。
例如，如果使栅极电极GE及n+型半导体区域SD的表面(上表面)露出，再沉积钴(Co)膜或镍(Ni)类的金属膜并进行热处理，便可如图44所示，在栅极电极GE及n+型半导体区域SD的表面(表层部分、上层部分)分别形成金属硅化物层84。由此，便可使n+型半导体区域SD的扩散电阻或接触电阻等低电阻化。接着，再除去未反应的金属膜。
接下来，如图44所示，在半导体衬底81的主表面上形成绝缘膜(层间绝缘膜)85。即，以覆盖栅极电极GE及侧墙隔离层SP的方式，在具有金属硅化物层84上的半导体衬底81上形成绝缘膜85。绝缘膜85例如由氧化硅膜的单体膜构成，或者由氮化硅膜和比所述氮化硅膜厚的氧化硅膜的层叠膜等构成。接着，通过CMP法对绝缘膜85的表面(上表面)进行研磨等，以使绝缘膜85的上表面平坦化。即使因基底阶差造成绝缘膜85的表面形成有凹凸形状，通过利用CMP法对绝缘膜85的表面进行研磨，也能够获得表面平坦的层间绝缘膜。
接下来，通过实施例1～5或图33～39中所说明的方法来形成接触孔CNT。下面参照图45～图47对接触孔CNT的形成工序进行说明，对适用于实施例1的情况进行说明。
首先，如图45所示，在绝缘膜85上，以与实施例1的抗反射膜44同样的方式形成抗反射膜86后，在抗反射膜86上，以与实施例1的抗蚀层45同样的方式形成抗蚀层(光致抗蚀层)87。与抗蚀层45同样地，在抗蚀层87的表面也形成有外涂膜层(憎水性比形成外涂膜层之前的抗蚀层87的表面高的外涂膜层)，因此抗蚀层87表面的憎水性变得比抗反射膜86的憎水性高。此时，绝缘膜85对应图33～图38中的上述材料膜72，抗反射膜86对应图33～图38中的上述材料膜26，抗蚀层87对应图33～图38中的上述抗蚀层73。
接下来，如图46所示，与实施例1同样地对抗蚀层87进行浸液曝光后进行显影处理，再进行冲洗处理及干燥处理(旋转干燥)。由此，抗蚀层87便成为抗蚀图87a。进行显影处理后(进行冲洗处理及干燥处理时)，抗蚀层87(抗蚀图87a)的表面87b的憎水性变得与从抗蚀层87(抗蚀图87a)露出的抗反射膜86的表面86a的憎水性相同或更低。这主要是因为形成在抗蚀层87表面的外涂膜层溶解于显影液中而被除去的缘故。利用所述憎水性的大小关系，便可抑制或防止图8及图9所示的缺陷。
接下来，与实施例1同样地，将抗蚀图87a作为蚀刻掩模来对抗反射膜86进行干蚀刻，进一步将抗蚀图87a(或抗蚀图87a及抗反射膜86的层叠图形)作为蚀刻掩模来对绝缘膜85进行干蚀刻，便可如图47所示，在绝缘膜85上形成接触孔(贯穿孔、孔)CNT。之后，通过灰化等除去残留的抗蚀图87a及抗反射膜86。所述接触孔CNT对应于实施例1～5的槽47，而且，在实施例1～5中，绝缘膜85对应于形成有槽47的部分中将半导体衬底41、氧化硅膜42和氮化硅膜43合起来的部分。
将所述接触孔CNT的形成工序适用于实施例2时，与实施例2同样地，在绝缘膜85上形成上述下层膜51、中间层52及抗蚀层53，以取代抗反射膜86及抗蚀层87，接着再通过与实施例2同样的工序来形成对应于上述槽47的接触孔CNT。将所述接触孔CNT的形成工序适用于实施例3时，与实施例3同样地，在绝缘膜85上形成上述下层膜51、中间层52及抗蚀层54，以取代抗反射膜86及抗蚀层87，接着再通过与实施例3同样的工序来形成对应于上述槽47的接触孔CNT。将所述接触孔CNT的形成工序适用于实施例4时，与实施例4同样地，在绝缘膜85上形成上述下层膜51、中间层55及抗蚀层56，以取代抗反射膜86及抗蚀层87，接着再通过与实施例4同样的工序来形成对应于上述槽47的接触孔CNT。而且，将所述接触孔CNT的形成工序适用于实施例5时，与实施例5同样地，在绝缘膜85上形成上述非晶碳层61、有机抗反射膜62及抗蚀层63，以取代抗反射膜86及抗蚀层87，接着再通过与实施例5同样的工序来形成对应于上述槽47的接触孔CNT。
在接触孔CNT的底部，半导体衬底81的主表面的一部分露出，如n+型半导体区域SD的表面上的金属硅化物层84的一部分及栅极电极GE的表面上的金属硅化物层84的一部分露出。
接下来，如图48所示，在接触孔CNT内，形成由钨(W)等构成的导电性的插塞(连接用导体部)PG。在形成插塞PG时，例如在包含接触孔CNT的内部(底部及侧壁上)的绝缘膜85上，通过等离子体CVD法等形成阻隔导体膜(例如钛膜、氮化钛膜或其层叠膜)。接着，通过CVD法等在阻隔导体膜上以填埋接触孔CNT的方式形成由钨膜等构成的主导体膜，并通过CMP法或回蚀刻法等除去绝缘膜85上的多余的主导体膜及阻隔导体膜，从而可形成插塞PG。为了简化附图，以主导体膜和阻隔导体膜为一体来表示插塞PG。插塞PG的底部与栅极电极GE或n+型半导体区域SD的表面上的金属硅化物层84等接触而电连接。
接下来，在埋入了插塞PG的绝缘膜85上，形成绝缘膜91。绝缘膜91也可由多个绝缘膜的层叠膜所形成。
接下来，通过单镶嵌法形成第1层布线即布线M1。为了通过镶嵌法来形成布线M1，必须形成布线M1用的槽(布线槽)TR，通过实施例1～5和图33～39中说明的方法来形成槽TR。对于槽TR的形成工序，参照图49～图51来进行说明，此处对适用实施例1的方法的情况进行说明。
首先，如图49所示，在绝缘膜91上，与实施例1的抗反射膜44同样地形成抗反射膜92后，然后在抗反射膜92上，与实施例1的抗蚀层45同样地形成抗蚀层(光致抗蚀层)93。与抗蚀层45同样地，在抗蚀层93的表面也形成有外涂膜层(憎水性比形成外涂膜层之前的抗蚀层93的表面高的外涂膜层)，因此抗蚀层93表面的憎水性变得比抗反射膜92的憎水性高。另外，此时，绝缘膜91对应图33～图38中的上述材料膜72，抗反射膜92对应图33～图38中的上述材料膜26，抗蚀层93对应图33～图38中的上述抗蚀层73。
接下来，如图50所示，与实施例1同样地对抗蚀层93进行浸液曝光后进行显影处理，再进行冲洗处理及干燥处理(旋转干燥)。由此，抗蚀层93成为抗蚀图93a。在显影处理后(进行冲洗处理及干燥处理时)，抗蚀层93(抗蚀图93a)的表面93b的憎水性变得与从抗蚀层93(抗蚀图93a)露出的抗反射膜92的表面92a的憎水性相同或更低。这主要是因为形成在抗蚀层93表面的外涂膜层溶解于显影液中而被除去。利用该憎水性的大小关系，能够抑制或防止图8及图9所示的缺陷。
接下来，与实施例1同样地，将抗蚀图93a作为蚀刻掩模来对抗反射膜92进行干蚀刻，进一步将抗蚀图93a(或抗蚀图93a及抗反射膜92的层叠图形)作为蚀刻掩模来对绝缘膜91进行干蚀刻，即可如图51所示，在绝缘膜91上形成槽TR。随后，通过灰化等除去残留的抗蚀图93a及抗反射膜92。该槽TR对应于实施例1～5的槽47，而且，绝缘膜91在实施例1～5中对应于形成有槽47的部分中将半导体衬底41、氧化硅膜42和氮化硅膜43合起来的部分。
将所述槽TR的形成工序适用于实施例2时，与实施例2同样地，在绝缘膜91上形成上述下层膜51、中间层52及抗蚀层53，以取代抗反射膜92及抗蚀层93，接下来通过与实施例2同样的工序来形成对应于上述槽47的槽TR。将所述槽TR的形成工序适用于实施例3时，与实施例3同样地，在绝缘膜91上形成上述下层膜51、中间层52及抗蚀层54，以取代抗反射膜92及抗蚀层93，接着再通过与实施例3同样的工序来形成对应于上述槽47的槽TR。将槽TR的形成工序适用于实施例4时，与实施例4同样地，在绝缘膜91上形成上述下层膜51、中间层55及抗蚀层56，以取代抗反射膜92及抗蚀层93，接着再通过与实施例4同样的工序来形成对应于上述槽47的槽TR。将所述槽TR的形成工序适用于实施例5时，与实施例5同样地，在绝缘膜91上形成上述非晶碳层61、有机抗反射膜62及抗蚀层63，以取代抗反射膜86及抗蚀层87，接着再通过与实施例5同样的工序来形成对应于上述槽47的槽TR。
在形成槽TR后，在具有槽TR的底部及侧壁上的绝缘膜91上形成阻隔导体膜(例如氮化钛膜、钽膜或氮化钽膜等)。接着，通过CVD法或溅镀法等，在阻隔导体膜上形成铜的种晶层，而且，通过电镀法等在种晶层上形成镀铜膜，并将镀铜膜埋入布线槽的内部。接着，通过CMP法除去槽TR以外的区域的主导体膜(镀铜膜及种晶层)和阻隔导体膜，如图52所示，形成埋入槽TR内且以铜为主导电材料的第1层布线M1。为了简化附图，以阻隔导体膜、种晶层及镀铜膜为一体来表示布线M1。
布线M1借助于插塞PG与栅极电极GE或n+型半导体区域SD等电连接。之后再通过双镶嵌法形成第2层布线，但本文不再进行重复说明。
以上述方式制造本实施方式的半导体器件。
以上按照实施方式具体地说明了本案发明人所作的发明，但是本发明并不受到所述实施方式的限定，在不超出其要旨的范围下能够进行种种变更，在此无需赘言
产业上的可利用性
本发明可有效应用于半导体器件及其制造技术。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，包括以下工序：
工序(a)，即准备半导体衬底的工序；
工序(b)，即在所述半导体衬底上形成第1材料膜的工序；
工序(c)，即在所述第1材料膜上形成抗蚀层的工序；
工序(d)，即对所述抗蚀层进行浸液曝光的工序；
工序(e)，即在所述工序(d)后，对所述抗蚀层进行显影处理的工序；
工序(f)，即在所述工序(e)后，用冲洗液对所述半导体衬底进行冲洗处理的工序；
工序(g)，即在所述工序(f)后，旋转所述半导体衬底以使所述半导体衬底干燥的工序；以及
工序(h)，即在所述工序(g)后，将所述抗蚀层作为蚀刻掩模来对所述第1材料膜进行蚀刻的工序，
其中，在所述工序(e)中，所述第1材料膜从因显影处理而被除去了所述抗蚀层的部分露出，在进行所述工序(f)时，从所述抗蚀层露出的所述第1材料膜表面的憎水性比所述抗蚀层表面的憎水性更高。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
在进行所述工序(g)时，从所述抗蚀层露出的所述第1材料膜表面的憎水性比所述抗蚀层表面的憎水性更高。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，
在进行所述工序(f)时，将所述抗蚀层表面的所述冲洗液的接触角设为θ1、且将从所述抗蚀层露出的所述第1材料膜表面的所述冲洗液的接触角设为θ2时，所述θ2大于θ1。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，
在进行所述工序(d)时如果将所述抗蚀层表面的所述冲洗液的接触角设为θ3时，则所述θ3大于所述θ1。
5.如权利要求4所述的半导体器件的制造方法，其特征在于，
所述θ3大于所述θ2。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，
所述θ2小于等于80°。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，
所述冲洗液为纯水。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，
在所述工序(e)中，通过与显影液接触，使所述抗蚀层表面的憎水性下降。
9.如权利要求7所述的半导体器件的制造方法，其特征在于，
在所述工序(c)后且在所述工序(d)前，还包括工序(c1)，即在所述抗蚀层的表面形成外涂膜层的工序，而且在所述工序(d)中，所述外涂膜层构成所述抗蚀层的表面，在所述工序(e)中，利用显影液将所述外涂膜层从所述抗蚀层的表面除去。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述第1材料膜是以碳为主要成分的有机膜或者以碳及硅为主要成分的有机膜，在所述工序(b)中，所述第1材料膜形成用的药液含有氟树脂，通过将所述药液涂敷到所述半导体衬底上，就可形成所述氟树脂偏析在表面的所述第1材料膜。
11.如权利要求10所述的半导体器件的制造方法，其特征在于，
所述氟树脂是将由以CH2＝C(X)COOYRf……(化学式1)表示的单量体形成的单体聚合而成的树脂，
所述化学式1中的X是氢原子、氟原子、碳数1～20的直链状或分支状烷基、碳数1～20的直链状或分支状氟烷基或者CFX1X2基，
所述化学式1中的Y是直接键合或者碳数1～10的不含氟原子的二价的有机基，
所述化学式1中的Rf是碳数4～6的直链状或分支状的氟烷基，
所述X1及X2是氢原子或氟原子。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，
所述第1材料膜中所含的所述氟树脂不溶解于所述工序(e)中使用的显影液。
13.如权利要求1所述的半导体器件的制造方法，其特征在于，
在所述工序(b)后且在所述工序(c)前，还包括工序(b1)，即通过用含有憎水化剂和溶剂的憎水化剂药液对所述第1材料膜的表面进行处理，从而提高所述第1材料膜表面的憎水性的工序。
14.如权利要求13所述的半导体器件的制造方法，其特征在于，
所述憎水化剂包含氟类憎水化剂、硅酮类憎水化剂、氟硅酮类憎水化剂、硅烷耦合剂、硅烷化剂、烷化剂及酰化剂中的至少一种。
CN201210286815.1A 2011-08-26 2012-08-09 半导体器件的制造方法 Active CN102956443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011184550A JP5816488B2 (ja) 2011-08-26 2011-08-26 半導体装置の製造方法
JP2011-184550 2011-08-26

Publications (2)

Publication Number Publication Date
CN102956443A CN102956443A (zh) 2013-03-06
CN102956443B true CN102956443B (zh) 2017-04-12

Family

ID=47744318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210286815.1A Active CN102956443B (zh) 2011-08-26 2012-08-09 半导体器件的制造方法

Country Status (4)

Country Link
US (2) US8808970B2 (zh)
JP (1) JP5816488B2 (zh)
CN (1) CN102956443B (zh)
TW (1) TWI566272B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5816488B2 (ja) * 2011-08-26 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102245135B1 (ko) * 2014-05-20 2021-04-28 삼성전자 주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
JP6456238B2 (ja) * 2015-05-14 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI796958B (zh) * 2016-09-30 2023-03-21 日商富士軟片股份有限公司 半導體晶片的製造方法、套組及圖案的形成方法
KR101977122B1 (ko) * 2017-05-24 2019-05-10 한국과학기술원 나노몰드 및 그 제조방법
JP7053247B2 (ja) 2017-12-21 2022-04-12 東京応化工業株式会社 表面処理液、表面処理方法、及びパターン倒れの抑制方法
JP6916731B2 (ja) * 2017-12-28 2021-08-11 東京応化工業株式会社 基板の撥水化方法、表面処理剤、及び基板表面を洗浄液により洗浄する際の有機パターン又は無機パターンの倒れを抑制する方法
JP7361023B2 (ja) * 2018-05-08 2023-10-13 株式会社カネカ 太陽電池の製造方法及びそれに用いるホルダ
WO2020040178A1 (ja) * 2018-08-23 2020-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
US11069570B2 (en) * 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an interconnect structure
JP2021040008A (ja) * 2019-09-02 2021-03-11 キオクシア株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013268A (zh) * 2006-02-03 2007-08-08 东京毅力科创株式会社 涂敷、显影方法、涂敷、显影装置以及存储介质

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171951A (ja) * 1995-12-20 1997-06-30 Toshiba Corp レジストパターンの形成方法
ITMI20021985A1 (it) * 2002-09-18 2004-03-19 St Microelectronics Srl Metodo per la fabbricazione di dispositivi elettronici a semiconduttore
US7208249B2 (en) * 2002-09-30 2007-04-24 Applied Materials, Inc. Method of producing a patterned photoresist used to prepare high performance photomasks
JP2005101498A (ja) * 2003-03-04 2005-04-14 Tokyo Ohka Kogyo Co Ltd 液浸露光プロセス用浸漬液および該浸漬液を用いたレジストパターン形成方法
JP4106017B2 (ja) 2003-12-19 2008-06-25 東京エレクトロン株式会社 現像装置及び現像方法
CN1973000A (zh) * 2004-06-25 2007-05-30 大金工业株式会社 树脂组合物及其成型体
JP2007116073A (ja) * 2005-09-21 2007-05-10 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP4947293B2 (ja) * 2007-02-23 2012-06-06 信越化学工業株式会社 パターン形成方法
JP2008277748A (ja) * 2007-03-30 2008-11-13 Renesas Technology Corp レジストパターンの形成方法とその方法により製造した半導体デバイス
US20080241489A1 (en) * 2007-03-30 2008-10-02 Renesas Technology Corp. Method of forming resist pattern and semiconductor device manufactured with the same
JP2009004478A (ja) 2007-06-20 2009-01-08 Toshiba Corp パターン形成方法及び半導体装置の製造方法
TW200921297A (en) * 2007-09-25 2009-05-16 Renesas Tech Corp Method and apparatus for manufacturing semiconductor device, and resist material
JP4946787B2 (ja) * 2007-10-22 2012-06-06 Ｊｓｒ株式会社 レジスト下層膜用組成物及びその製造方法
JP5311331B2 (ja) * 2008-06-25 2013-10-09 ルネサスエレクトロニクス株式会社 液浸リソグラフィの現像処理方法および該現像処理方法を用いた電子デバイス
JP5222111B2 (ja) 2008-11-26 2013-06-26 東京応化工業株式会社 レジスト表面改質液及びこれを利用したレジストパターン形成方法
JP5398307B2 (ja) 2009-03-06 2014-01-29 株式会社東芝 半導体装置の製造方法
JP4853536B2 (ja) 2009-03-13 2012-01-11 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5437763B2 (ja) * 2009-10-02 2014-03-12 東京エレクトロン株式会社 現像処理方法及び基板処理方法
JP5816488B2 (ja) * 2011-08-26 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013268A (zh) * 2006-02-03 2007-08-08 东京毅力科创株式会社 涂敷、显影方法、涂敷、显影装置以及存储介质

Also Published As

Publication number Publication date
US20130052824A1 (en) 2013-02-28
US9105476B2 (en) 2015-08-11
JP2013046005A (ja) 2013-03-04
US20140342566A1 (en) 2014-11-20
CN102956443A (zh) 2013-03-06
TW201310500A (zh) 2013-03-01
JP5816488B2 (ja) 2015-11-18
TWI566272B (zh) 2017-01-11
US8808970B2 (en) 2014-08-19

Similar Documents

Publication Publication Date Title
CN102956443B (zh) 半导体器件的制造方法
US11854787B2 (en) Advanced lithography and self-assembled devices
US9418862B2 (en) Method for integrated circuit patterning
EP2839341B1 (en) Method for directed self-assembly
TWI450040B (zh) 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
KR101439394B1 (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US9229326B2 (en) Method for integrated circuit patterning
US8119531B1 (en) Mask and etch process for pattern assembly
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
US20150185620A1 (en) Photoresist pattern trimming compositions and methods
TWI699821B (zh) 半導體裝置之製造方法
US20090267175A1 (en) Double patterning techniques and structures
US9633847B2 (en) Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition
CN100499038C (zh) 接触孔的制造方法
CN101676799B (zh) 基材的蚀刻方法
KR20120027989A (ko) 반도체 소자의 패턴 형성방법
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
US7642184B2 (en) Method for dual damascene process
TWI851319B (zh) 用於形成半導體裝置的方法
US20220388232A1 (en) Method for removing material overburden via enhanced freeze-less anti-spacer formation using a bilayer system
JP2004078119A (ja) 半導体装置の製造方法
TW202411153A (zh) 先進微影及自聚合裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant