KR20120027989A - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20120027989A
KR20120027989A KR1020100089920A KR20100089920A KR20120027989A KR 20120027989 A KR20120027989 A KR 20120027989A KR 1020100089920 A KR1020100089920 A KR 1020100089920A KR 20100089920 A KR20100089920 A KR 20100089920A KR 20120027989 A KR20120027989 A KR 20120027989A
Authority
KR
South Korea
Prior art keywords
mask pattern
cap
material layer
forming
layer
Prior art date
Application number
KR1020100089920A
Other languages
English (en)
Inventor
이보희
김경미
박정주
박미라
김재호
김영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100089920A priority Critical patent/KR20120027989A/ko
Priority to US13/222,447 priority patent/US20120064724A1/en
Publication of KR20120027989A publication Critical patent/KR20120027989A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

본 발명의 사상은 더블 패터닝 공정에 있어서, ALD 산화막을 이용하지 않고 더블 패턴닝 공정을 수행할 수 있는 반도체 소자의 패턴 형성방법을 제공한다. 그 패턴 형성방법은 기판 상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 덮는 캡(Chemical Attach Process: CAP) 물질층을 형성하는 단계; 제1 베이크(bake) 및 제1 현상(develop) 공정을 통해 상기 캡 물질층 일부를 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계; 상기 마스크 패턴 및 캡 접착층을 덮는 매개 물질층을 형성하는 단계; 및 제2 베이크(bake) 및 제2 현상(develope) 공정을 통해 상기 캡 접착층을 남기면서, 상기 마스크 패턴 및 매개 물질층을 제거하는 단계;를 포함한다.

Description

반도체 소자의 패턴 형성방법{Method for forming patterns of semiconductor device}
본 발명의 사상은 반도체 소자 제조 방법에 관한 것으로, 특히 더블 패터닝(double patterning) 공정을 이용하여 기존 노광 설비의 해상 한계를 극복할 수 있는 미세 패턴을 형성하는 반도체 소자의 미세 패턴 형성 방법에 관한 것이다.
최근 반도체 소자의 디자인 룰이 급격하게 감소함에 따라 반도체 소자에 미세 피치의 패턴을 구현하는 데에, 포토리소그라피 공정의 해상 한계에 이르고 있다. 이러한 포토리소그라피 공정에서의 해상 한계를 극복하기 위하여, DPT(Double Patterning Technology) 공정을 이용하여 미세 피치를 갖는 미세 마스크 패턴을 형성하는 방법이 제안되었다.
기존 DPT 공정은 여러 스텝의 CVD(Chemical Vapor Deposition) 공정이 요구되고 또한 복잡하다. 특히, 기존 DPT 공정은 ALD(Atomic Layer Deposition) 산화막을 이용하는데, ALD 산화막을 형성하기 위한 장비는 매우 고가의 설비이고, 또한 공정 TAT(Turn Around Time)도 매우 길다. 또한, 소자가 축소됨에 따라 미세 패턴이 형성되어야 할 층들이 계속 증가하고 있어, 기존 DPT 공정을 모든 미세 패턴 형성에 사용하는 것은 비용 및 시간적인 면에서 부담으로 작용하고 있다.
본 발명의 사상이 해결하고자 하는 과제는 더블 패터닝 공정에 있어서, ALD 산화막을 이용하지 않고 더블 패턴닝 공정을 수행할 수 있는 반도체 소자의 패턴 형성방법을 제공하는 데에 있다.
상기 과제를 해결하기 위하여, 본 발명의 사상은 기판 상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 덮는 캡(Chemical Attach Process: CAP) 물질층을 형성하는 단계; 제1 베이크(bake) 및 제1 현상(develop) 공정을 통해 상기 캡 물질층 일부를 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계; 상기 마스크 패턴 및 캡 접착층을 덮는 매개 물질층을 형성하는 단계; 및 제2 베이크 및 제2 현상 공정을 통해 상기 캡 접착층을 남기면서, 상기 마스크 패턴 및 매개 물질층을 제거하는 단계;를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 캡 물질층은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질로 형성되고, 상기 캡 접착층은 상기 제1 베이크 공정을 통해 상기 캡 물질층 일부가 상기 마스크 패턴 표면에 가교 결합되어 형성될 수 있다. 또한, 상기 마스크 패턴을 형성하는 단계는, 상기 기판 상에 PAG(Photo Acid Generator)를 함유하는 레지스트층을 형성하는 단계; 및 노광 및 현상 공정을 통해 상기 레지스트층을 패터닝하는 하는 단계;를 포함하고, 상기 제1 베이크 공정에서, 상기 캡 접착층은 산(acid)이 남아 있는 상기 마스크 패턴의 측면에 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 매개 물질층은 TAG(Thermal Acid Generator)를 함유한 물질로 형성할 수 있다. 그에 따라, 상기 제2 베이크 공정에서, 상기 매개 물질층 내에 산(acid)이 발생하며, 상기 산이 상기 마스크 패턴으로 확산될 수 있다.
본 발명의 일 실시예에 있어서, 상기 캡 물질층 및 매개 물질층은 스핀 코팅 공정을 통해 형성할 수 있다. 또한, 상기 기판은 상부 영역에 타겟 패턴이 형성될 타겟 층을 포함하고, 상기 마스크 패턴은 상기 타겟 층 상으로 형성되며, 상기 마스크 패턴을 제거하는 단계 후에, 남은 상기 캡 접착층을 마스크로 하여 상기 타겟 층을 식각하는 단계;를 포함할 수 있다.
본 발명의 사상은 상기 과제를 해결하기 위하여, 기판 상에 PAG를 함유하는 레지스트층을 형성하는 단계; 노광 및 제1 현상 공정을 통해 상기 레지스트층을 패터닝하여 마스크 패턴을 형성하는 단계; 상기 기판 상에 상기 마스크 패턴을 덮는 캡 물질층을 형성하는 단계; 제1 베이크 및 제2 현상 공정을 통해 상기 캡 물질층을 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계; 상기 기판 상에 상기 마스크 패턴 및 캡 접착층을 덮는, TAG 함유 매개 물질층을 형성하는 단계; 제2 베이크 공정을 통해 상기 TAG 함유 매개 물질층 및 마스크 패턴에 산 확산 영역을 형성하는 단계; 및 제3 현상 공정을 통해 상기 캡 접착층을 남기면서 상기 산 확산 영역을 제거하여, 캡 접착 패턴을 형성하는 단계;를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
더 나아가 본 발명의 사상은 상기 과제를 해결하기 위하여, 기판 상에 PAG를 함유하는 레지스트층을 형성하는 단계; 노광 및 제1 현상 공정을 통해 상기 레지스트층을 패터닝하여 마스크 패턴을 형성하는 단계; 상기 기판 상에 상기 마스크 패턴을 덮는 캡 물질층을 형성하는 단계; 제1 베이크 및 제2 현상 공정을 통해 상기 캡 물질층의 일부를 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계; 제2 베이크 공정을 통해 상기 마스크 패턴을 산 확산 영역으로 변환시키는 단계; 및 제3 현상 공정을 통해 상기 캡 접착층을 남기면서 상기 마스크 패턴을 제거하여, 캡 접착 패턴을 형성하는 단계;를 포함하는 반도체 소자의 패턴 형성방법을 제공한다.
본 발명의 일 실시예에 있어서, 상기 캡 물질층은 TAG를 포함하는 RELACS로 형성되고, 상기 제1 베이크 공정에서, 상기 캡 물질층의 일부가 산(acid) 물질이 남아 있는 상기 마스크 패턴의 측면에 가교 결합되어 상기 캡 접착층이 형성될 수 있다. 한편, 상기 제1 베이크 공정에서, 상기 캡 접착층에 산이 발생하지 않으며, 상기 제2 베이크 공정에서 상기 캡 접착층에 산이 발생하고, 상기 산이 상기 마스크 패턴으로 확산하여, 상기 마스크 패턴이 상기 산 확산 영역으로 변환될 수 있다.
본 발명의 사상에 의한 반도체 소자의 패턴 형성 방법은 CVD 방법 대신 스핀 코팅 방법을 채용하여 더블 패터닝 공정을 수행함으로써, 반도체 소자의 미세 패턴 형성에 있어서의 비용 및 공정 시간을 현저히 낮출 수 있다.
또한, 본 발명의 사상에 의한 반도체 소자의 패턴 형성 방법은 더블 패터닝 공정에 있어서, 스핀 코팅, 베이크, 및 현상 공정을 적용하여 최종 마스크 패턴을 형성함으로써, 타겟 패턴이 형성될 타겟 층 상에 별도의 상부층들이 형성될 필요가 없고, 또한, 최종 마스크 패턴 형성을 위한 다수의 CVD 공정 및 식각 공정을 수행할 필요가 없다.
도 1 내지 7은 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성방법을 보여주는 단면도들이다.
도 8은 도 5의 베이크 공정 및 TAG 확산 과정을 보여주는 단면도이다.
도 9 내지 11은 본 발명의 다른 실시예에 따른 반도체 소자의 패턴 형성방법을 보여주는 단면도들이다.
도 12는 도 11의 베이크 공정 및 TAG 확산 과정을 보여주는 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소의 상부에 존재한다고 기술될 때, 이는 다른 구성 요소의 바로 위에 존재할 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 1 내지 7은 본 발명의 일 실시예에 따른 반도체 소자의 패턴 형성방법을 보여주는 단면도들이다.
도 1을 참조하면, 기판(100)상에 타겟 층(110)을 형성하고, 타겟 층(110) 상에 소정 형태의 마스크 패턴(120)을 형성한다.
기판(100)은 반도체 기판, 예를 들어 IV족 반도체 기판, III-V족 화합물 반도체 기판, 또는 II-VI족 산화물 반도체 기판을 포함할 수 있다. 예컨대, IV족 반도체 기판은 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판을 포함할 수 있다. 기판(100)은 벌크 웨이퍼 또는 에피택셜층을 포함할 수 있다. 본 실시예에서 기판(100)은 상부 부분에 활성 영역들, 소자 분리막들, 도전층 및 절연층 등을 포함할 수 있다.
타겟 층(110)은 목표하는 최종 패턴이 형성되는 층으로서, 형성하고자 하는 패턴의 용도에 따라 다양한 물질로 이루어질 수 있다. 기판(100)상에 게이트 전극, 즉 게이트 라인을 형성하는 경우에는 타겟 층(110)은 도전층, 예컨대, 도핑된 폴리실리콘층 또는 도핑된 폴리실리콘층과 금속 실리사이드층과의 적층 구조로 이루어질 수 있다. 또한, 기판(100)상에 비트 라인을 형성하는 경우에는 타겟 층(110)은 금속, 예컨대 텅스텐 또는 알루미늄으로 이루어질 수 있다.
최종적으로 형성하고자 하는 미세 패턴이 기판(100)에 형성되는 경우에는 타겟 층(110)은 생략될 수 있다. 예컨대, 기판(100)에 활성 영역을 정의하기 위하여 본 발명에 따른 방법을 이용하는 경우에는 타겟 층(110)을 생략할 수 있다.
마스크 패턴(120)은 타겟 층(110) 상에 제1 폭(W1) 및 제1 간격(I1)을 가지고, 기판(100)의 상면과 평행한 방향을 따라 반복적으로 형성된다.
마스크 패턴(120)은 통상의 레지스트 물질로부터 얻어지는 레지스트 패턴으로 이루어질 수 있다. 마스크 패턴(120)을 형성하기 위하여, 예컨대, 타겟 층(110) 상에 레지스트 물질을 코팅하여 레지스트층을 형성한 후, 통상의 포토리소그래피 공정에 따라 레지스트층의 노광 및 현상 공정을 거쳐, 타겟 층(110)의 상면을 제1 간격(I1)만큼 노출시키는 개구부를 갖는 레지스트 패턴, 즉 마스크 패턴(120)을 형성할 수 있다.
마스크 패턴(120)은 PAG(Photo Acid generator)를 함유하는 포지티브형 화학 증폭형 레지스트 물질로 형성될 수 있다. 예컨대, 마스크 패턴(120)은 KrF 엑시머 레이저(248 nm)용 레지스트 물질, ArF 엑시머 레이저(193 nm)용 레지스트 물질, 또는 F2 엑시머 레이저(157 nm)용 레지스트 물질로 형성될 수 있다. 포지티브형 화학 증폭형 레지스트는 산의 작용에 의해 알칼리 용해성이 변화하는 기재 성분(基材成分)과 노광에 의해 산이 발생하는 PAG를 포함할 수 있다. 예컨대, 포지티브형 화학 증폭형 레지스트는 산의 작용에 의해 알칼리 용해성을 증대시키는 수지를 함유하고 있어서, 노광에 의해 PAG로부터 산이 발생하게 되면 노광된 부분이 알카리 가용성으로 변한다. 이후, 알카리 현상액, 예컨대 TMAH(Tetra Methy1 Amonium Hydroxid) 을 통해 현상시키면 노광된 부분이 용해되어 제거된다.
여기서, 기재 성분이란 막형성능(膜形成能)을 가지는 유기 화합물로서, 분자량 500 이상의 유기화합물일 수 있다. 기재 성분은 분자량 500 이상에서 2000 이하의 저분자 유기화합물, 또는, 분자량 2000 이상의 고분자 수지를 포함할 수 있다. 기재 성분은 산해리성 용해 억제기를 가지며, 산의 작용에 의해 알칼리 용해성이 증대된다. 이러한 기재 성분을 포함한 포지티브형 화학 증폭형 레지스트는 노광 전에는 알칼리 불용성이며, 레지스트 패턴 형성시 노광에 의해 PAG로부터 산이 발생하면, 산의 작용에 의해 산해리성 용해 억제기가 해리되어, 알칼리 가용성으로 변화한다.
그에 따라, 레지스트 패턴의 형성을 위해, 포지티브형 화학 증폭형 레지스트 물질을 기판 상에 도포하고, 선택적으로 노광하면, 노광된 부분은 알칼리 가용성으로 바뀌는 한편, 노광되지 않은 부분은 알칼리 불용성인 채 변화하지 않기 때문에, 노광된 부분에 대해서만 알칼리 현상이 가능하다. 　
기재 성분으로서, 고분자 수지는 산해리성 용해 억제기를 가지는 구성 단위의 비율이 고분자 수지를 구성하는 전체 구성 단위의 합계량에 대해, 20~80 몰%, 또는 20~70 몰%나 30~60 몰%일 수 있다. 구체적으로, 산해리성 용해 억제기를 가지는 노블락 수지, 히드록시 스티렌계 수지, (α－저급 알킬) 아크릴산 에스테르 수지, 히드록시 스티렌으로부터 유도되는 구성 단위와 (α－저급 알킬) 아크릴산 에스테르로부터 유도되는 구성 단위를 함유하는 공중합 수지 등을 들 수 있다.
산발생제, 즉 PAG는 공지의 것 중에서 임의의 것을 선택해 이용할 수가 있다. 현재 PAG로서 요드늄염이나 술포늄염 등의 오늄염계 산발생제, 옥심술포네이트계 산발생제, 비스 알킬 또는 비스 아릴 술포닐디아조메탄류, 폴리(비스술포닐) 디아조 메탄류 등 의 디아조메탄계 산발생제, 니트로벤질 술포네이트계 산발생제, 이미노 술포네이트계 산발생제, 디술폰계 산발생제 등 다종의 것이 알려져 있다. 산발생제는 1종의 산발생제를 단독으로 이용해도 좋고, 2종 이상을 조합해 이용해도 좋다. 산발생제의 사용량은 기재 성분 100에 대해, 1~20 질량 %, 또는 2~10 질량%일 수 있다.
화학 증폭형 레지스트 물질에는 패턴 형상, 시간 경과 안정성 등을 향상시키기 위해서, 임의 성분으로서 질소 함유 유기 화합물(이하, '제1 임의 성분')을 배합시킬 수가 있다. 제1 임의 성분은 다양한 것이 제안되고 있으므로, 공지의 것으로부터 임의로 사용하면 되지만, 아민, 특히 제2급 저급 지방족아민이나 제3급 저급 지방족을 사용할 수 있다. 제1 임의 성분은 기재 성분 100에 대해서, 통상 0.01~5.0 질량%의 범위에서 이용될 수 있다. 　
한편, 화학 증폭형 레지스트 물질은 제1 임의 성분과의 배합에 의한 감도 열화를 막고, 또한 패턴 형상, 안정성 등의 향상을 목적으로, 임의의 성분으로서 유기 카르본산 또는 인의 옥소산 혹은 그 유도체(이하, '제2 임의 성분')를 함유시킬 수가 있다. 덧붙여, 제1 임의 성분과 제2 임의 성분은 병용할 수도 있고, 어느 쪽이든 1종을 이용할 수도 있다. 제2 임의 성분은 기재 성분 100에 대하여, 통상 0.01~5.0 질량%의 비율로 이용될 수 있다.
화학 증폭형 레지스트 물질은 원하는 바에 따라, 혼화성이 있는 첨가제, 예를 들면 레지스트 물질의 도포막의 성능을 개량하기 위한 부가적 수지, 도포성을 향상시키기 위한 계면활성제, 용해 억제제, 가소제, 안정제, 착색제, 할레이션 방지제 등을 함유시킬 수 있다.
화학 증폭형 레지스트 물질은 재료를 유기용제에 용해시켜 제조할 수가 있다. 유기용제 성분은 사용하는 각 성분을 용해하여 균일한 용액이 되도록 한다. 레지스트 물질의 유기용제로서 공지의 것 중에서 임의의 것을 1종 또는 2종 이상을 선택해 이용할 수가 있다. 유기용제 성분의 사용량은 특히 한정되는 것은 아니지만, 화학 증폭형 레지스트 물질이, 지지체 상에 도포 가능한 농도의 액체가 되도록 하는 양이 이용될 수 있다.
도면에 도시되지는 않았지만, 필요에 따라 마스크 패턴(120)을 형성하기 전에 타겟 층(110) 상에 하부 반사방지층(Bottom Anti-Reflective Coating: BARC)을 더 형성할 수도 있다.
도 2를 참조하면, 마스크 패턴(120)이 형성된 타겟 층(110) 전면으로 측벽 및 상면에 캡(Chemical Attach Process: CAP) 물질층(130)을 형성한다.
캡 물질층(130)은 고분자로 이루어질 수 있다. 예컨대, 고분자는 아크릴아미드 타입 모노머 유니트, 비닐 타입 모노머 유니트, 알킬렌글리콜 타입 모노머 유니트, 무수말레인산 모노머 유니트, 에틸렌이민 모노머 유니트, 옥사졸린기(oxazoline group)를 포함하는 모노머 유니트, 아크릴로니트릴 모노머 유니트, 알릴아미드 모노머 유니트, 3,4-디히드로피란 모노머 유니트 및 2,3-디히드로퓨란 모노머 유니트 중에서 선택되는 적어도 하나의 모노머 유니트를 반복 단위로 포함할 수 있다.
특히, 캡 물질층(130)은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질 또는 SH-114(AZ Electronic Materials 제품) 물질을 마스크 패턴(120)의 노출된 표면 상에 스핀 코팅하여 형성할 수 있다.
경우에 따라, 캡 물질층(130)은 산 또는 잠재적 산 (potential acid)으로 이루어지는 산 소스(acid source)을 포함할 수 있다. 예컨대, 캡 물질층(130)은 고분자와 산 소스와의 혼합물로 이루어질 수 있다. 캡 물질층(130)이 산 또는 잠재적 산을 포함하는 경우에 대해서는 도 9 이하의 제2 실시예 부분에서 좀더 상세히 설명한다.
도 3을 참조하면, 캡 물질층(130)을 베이크 및 현상하여 마스크 패턴(120)의 측벽으로 제2 폭(W2)을 갖는 캡 접착층(135)을 형성한다.
캡 접착층(135)을 형성하기 위한 예시적인 방법으로서, 앞서 예시한 바와 같은 수용성 고분자로 이루어지는 캡 물질층(130)을 마스크 패턴(120)의 노출된 표면에 코팅한 후, 그 결과물을 열처리, 즉 베이크하는 공정을 이용할 수 있다.
예컨대, RELACS 물질을 마스크 패턴(120)의 노출된 표면 위에 스핀 코팅한 후, 이를 소정 온도 하에서 소정 시간 동안, 예컨대 약 100 ? 130 ℃의 온도하에서 약 20 ? 70 초 동안 베이크하여 캡 접착층(135)을 형성할 수 있다.
이때, 마스크 패턴(120)의 표면에 남아 있는 산이 촉매로 작용하여 RELACSTM 물질이 마스크 패턴(120)의 표면에 가교 결합되어 캡 접착층(135)이 형성될 수 있다. 한편, 마스크 패턴(120)의 표면 중에 산이 남아 있는 부분은 노광된 부분과 접하는 측면 표면이며, 마스크 패턴(120)의 상면 표면에는 산이 존재하지 않기 때문에, 캡 접착층(135)은 마스크 패턴(120)의 측면, 즉 측벽으로만 형성될 수 있다.
한편, 캡 물질층(130)을 RELACS 물질에 산 소스들 중 어느 하나의 산 소스를 혼합한 혼합물로 형성한 경우에도, 상기의 베이크 공정을 통하여 캡 접착층(135)을 형성할 수 있음은 물론이다.
캡 접착층(135)이 형성된 후, 캡 접착층(135) 및 마스크 패턴(120) 상면 상에 가교 결합되지 않고 남은 캡 물질층은 현상 공정을 통해 제거할 수 있다. 예컨대, 물, 유기 용매, 물과 유기 용매와의 혼합물, 및 현상액 중 어느 하나의 용제를 이용하여 제거할 수 있다.
도 4를 참조하면, 타겟 층(110) 상으로, 마스크 패턴(120) 및 캡 접착층(135)을 덮는 매개 물질층(140, interlayer)을 스핀 코팅 공정을 통해 형성한다.
매개 물질층(140)은 산발생제인 TAG(Thermal Acid generator)를 함유하는 화학 증폭형 레지스트 물질로 형성될 수 있다. 즉, 매개 물질층(140)은 산의 작용에 의해 알칼리 용해성이 변화하는 기재 성분과 열에 의해 산이 발생하는 TAG를 포함할 수 있다. 매개 물질층(140)의 대표적인 예로는 ICE024(AZ Electronic Materials 제품) 물질을 들 수 있다.
기재 성분에 대해서는 앞서 마스크 패턴(120)에 대한 설명 부분에서 설명하였으므로 여기에서는 생략한다.
매개 물질층(140)의 산발생제인 TAG는 지방족(aliphatic) 또는 지환식(alicyclic) 화합물로 구성될 수 있다. 예컨대, TAG는 카르보네이트 에스테르(carbonate ester), 술포네이트 에스테르(sulfonate ester), 및 포스페이트 에스테르(phosphate ester)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다.
보다 구체적인 예로서, TAG는 시클로헥실 노나플루오로부탄술포네이트(cyclohexyl nonafluorobutanesulfonate), 노르보르닐 노나플루오로부탄술포네이트(norbornyl nonafluorobutanesulfonate), 트리시클로데카닐 노나플루오로부탄술포네이트(tricyclodecanyl nonafluorobutanesulfonate), 아다만틸 노나플루오로부탄술포네이트(adamantyl nonafluorobutanesulfonate), 시클로헥실 노나플루오로부탄카르보네이트(cyclohexyl nonafluorobutanecarbonate), 노르보르닐 노나플루오로 부탄카르보네이트(norbornyl nonafluorobutanecarbonate), 트리시클로데카닐 노나플루오로부탄카르보네이트(tricyclodecanyl nonafluorobutanecarbonate), 아다만틸 노나플루오로부탄카르보네이트(adamantyl nonafluorobutanecarbonate), 시클로헥실 노나플루오로부탄포스페이트(cyclohexyl nonafluorobutanephosphonate), 노르보르닐 노나플루오로부탄포스페이트 (norbornyl nonafluorobutanephosphonate), 트리시클로데카닐 노나플루오로부탄포스페이트 (tricyclodecanyl nonafluorobutanephosphonate), 및 아다만틸 노나플루오로부탄포스페이트 (adamantyl nonafluorobutanephosphonate)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다.
매개 물질층(140)이 기재 성분과 TAG의 혼합물로 이루어지는 경우, TAG는 기재 성분의 총질량을 기준으로 0.01 ? 50 질량%의 양으로 포함될 수 있다.
도 5를 참조하면, 매개 물질층(140)이 형성된 후, 열처리(H1), 즉 베이크 공정을 수행한다. 이러한 베이크 공정에 의해 매개 물질층(140) 내의 TAG가 산을 발생시키고, 발생된 산은 매개 물질층(140) 내부 및 마스크 패턴(120) 내부로 확산되어 산 확산 영역(150)이 형성된다. 산 확산 영역(150)을 형성하기 위한 열처리, 즉 베이크 공정 온도는 25 ~ 200℃ 정도이다.
좀더 구체적으로, 산 확산 영역(150)을 형성하는 공정은 매개 물질층(140)에 포함된 TAG로부터 산을 발생시키는 공정과 발생된 산을 확산시키는 공정으로 이루어질 수 있고, 이러한 2개의 공정은 연속적으로 수행될 수 있다. 한편, 열처리 온도의 하한은 TAG의 성분에 따른 각 TAG의 산 발생 온도이상이 되어야 함은 물론이다.
도 6을 참조하면, 현상 공정을 통해 산 확산 영역(150), 즉 산에 의해 용해성이 증대된 매개 물질층(140)과 마스크 패턴(120)을 현상액에 용해하여 제거한다. 예컨대, 물, 유기 용매, 물과 유기 용매와의 혼합물, 및 현상액 중 어느 하나의 용제를 이용하여 산 확산 영역(150)을 제거할 수 있다. 여기서, 현상액은 TMAH일 수 있다.
산 확산 영역(150)의 제거에 의해, 캡 접착층(135)만이 타겟 층(110) 상으로 남게 되고, 남은 캡 접착층(135)은 타겟 층(110) 식각을 위한 마스크로서 역할을 한다. 남은 캡 접착층(135)은 초기의 캡 접착층과 동일한 제2 폭(W2)을 유지할 수 있다. 한편, 캡 접착층(135)의 간격은 앞서 마스크 패턴(120)의 폭에 해당하는 제2 간격(I2) 부분과, 마스크 패턴 사이의 제1 간격(I1)에서 제2 폭(W2)의 2배를 뺀 제3 간격(I3) 부분을 포함할 수 있다. 최초 마스크 패턴(120)을 형성할 때, 마스크 패턴의 제1 폭(W1) 및 마스크 패턴 간의 제1 간격(I1)의 조절이나, 차후에 형성되는 캡 접착층(135)의 제2 폭(W2)을 조절함으로써, 제2 간격(I2)과 제3 간격(I3)을 동일한 간격으로 형성할 수 있음은 물론이다.
도 7을 참조하면, 캡 접착층(135)을 식각 마스크로 하여 타겟 층(110)을 식각하여 최종적인 타겟 패턴(115)을 형성한다. 타겟 패턴(115)이 형성된 후, 미세 패턴(115) 위에 잔류하는 캡 접착층(135)을 제거한다. 캡 접착층(135)을 제거하기 위하여 애싱 (ashing) 및 스트립 (strip) 공정을 이용할 수 있다.
도 8은 도 5의 베이크 공정 및 TAG 확산 과정을 보여주는 단면도이다.
도 8을 통해 알 수 있듯이, 매개 물질층(140)을 열처리(H1), 즉 베이크 공정을 수행하면, 매개 물질층(140)에 포함된 TAG에서 산, 예컨대, H+가 발생하고, 발생된 H+는 매개 물질층(140) 및 마스크 패턴(120)으로 확산하여, 기재 성분의 산해리성 용해 억제기를 해리시켜, 매개 물질층(140) 및 마스크 패턴(120)을 알칼리 가용성으로 변화시킨다. 알칼리 가용성으로 변화된 매개 물질층(140) 및 마스크 패턴(120)은 알칼리 현상액에 쉽게 용해되어 제거될 수 있다.
도 9 내지 11은 본 발명의 다른 실시예에 따른 반도체 소자의 패턴 형성방법을 보여주는 단면도들로서, 설명의 편의를 위해 앞서 도 1 내지 7에서 설명한 공정 단계 중 동일한 공정 단계에 대한 설명은 생략한다.
도 9 및 10을 참조하면, 도 9 및 도 10은 앞서 도 1 내지 7 공정 단계 중, 도 2 및 3의 공정 단계와 유사하다. 그러나, 캡 물질층(130a) 또는 캡 접착층(135a)을 이루는 성분이 도 2 또는 도 3의 캡 물질층(130) 또는 캡 접착층(135)과 다르다.
즉, 본 실시예에서, 캡 물질층(130a)은 산 또는 잠재적 산 (potential acid)으로 이루어지는 산 소스(acid source)을 포함한다. 즉, 캡 물질층(130a)은 고분자와 산 소스와의 혼합물로 이루어질 수 있다. 이러한 캡 물질층(130a)에 포함된 잠재적 산은 열에 의해 산을 발생시키는 TAG일 수 있다.
캡 물질층(130a)의 산발생제인 TAG는 앞서, 매개 물질층(140)에 포함된 TAG와 같이 지방족(aliphatic) 또는 지환식(alicyclic) 화합물로 구성될 수 있다.
한편, 본 실시예에서, 캡 물질층(130a)은 매개 물질층(140)과는 달리 산에 의해 용해성이 변화되는 기재 성분 대신, 현상액에 대해 불용성인 고분자 화합물을 포함할 수 있다. 그에 따라, 산이 발생한 경우에도 현상액에 대한 용해성이 증가하지는 않는다.
도 9에서, TAG을 포함한 캡 물질층(130a)을 마스크 패턴을 덮도록 형성하고, 도 10에서, 베이크 및 현상 공정을 통해 캡 접착층(130a)을 형성한다. 다만, 도 10에서의 베이크 공정에서는, 캡 물질층(130a)이 마스크 패턴(120)의 표면과 가교 결합할 수 있으면서, 캡 물질층(130a) 내의 TAG에서 산을 생성하지 않을 정도의 공정 온도로 열처리를 수행할 수 있다. 그에 따라, 캡 물질층(130a)은 비교적 산 발생 온도가 높은 TAG를 포함할 수 있다.
도 11을 참조하면, 캡 접착층(135a)이 형성된 후에 다시 제2 베이크 공정을 수행한다. 제2 베이크 공정에서 캡 접착층(135a) 내의 TAG에서 산이 생성되어 마스크 패턴(120)으로 확산 될 수 있다. 따라서, 제2 베이크 공정에서는 캡 접착층(135a) 내의 TAG에서 산이 생성될 수 있는 정도의 공정 온도로 열처리(H2)를 수행할 수 있다. 산 확산에 따라 마스크 패턴(120)은 산 확산 영역으로 변환한다. 즉, 마스크 패턴(120) 내의 기재 성분의 산해리성 용해 억제기가 해리되어, 마스크 패턴(120)은 알칼리 가용성으로 변화된다. 그 후의 공정은 도 6 및 7의 공정 단계와 동일하다.
도 12는 도 11의 베이크 공정 및 TAG 확산 과정을 보여주는 단면도이다.
도 12를 통해 알 수 있듯이, 캡 접착층(135a)을 열처리, 즉 베이크 공정을 수행하면, 캡 접착층(135a)에 포함된 TAG에서 산, 예컨대, H+가 발생하고, 발생된 H+는 마스크 패턴(120)으로 확산하여, 기재 성분의 산해리성 용해 억제기를 해리시켜, 마스크 패턴(120)을 알칼리 가용성으로 변화시킨다. 알칼리 가용성으로 변화된 마스크 패턴(120)은 알칼리 현상액에 쉽게 용해되어 제거될 수 있다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 기판 110: 타겟 층
115: 타겟 패턴 120: 마스크 패턴
130, 130a: 캡 물질층 135, 135a: 캡 접착층
140: 매개 물질층 150: 산 확산 영역

Claims (10)

  1. 기판 상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 덮는 캡(Chemical Attach Process: CAP) 물질층을 형성하는 단계;
    제1 베이크(bake) 및 제1 현상(develop) 공정을 통해 상기 캡 물질층 일부를 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계;
    상기 마스크 패턴 및 캡 접착층을 덮는 매개 물질층을 형성하는 단계; 및
    제2 베이크 및 제2 현상 공정을 통해 상기 캡 접착층을 남기면서, 상기 마스크 패턴 및 매개 물질층을 제거하는 단계;를 포함하는 반도체 소자의 패턴 형성방법.
  2. 제1 항에 있어서,
    상기 캡 물질층은 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 물질로 형성되고,
    상기 캡 접착층은 상기 제1 베이크 공정을 통해 상기 캡 물질층 일부가 상기 마스크 패턴 표면에 가교 결합되어 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  3. 제2 항에 있어서,
    상기 마스크 패턴을 형성하는 단계는,
    상기 기판 상에 PAG(PhotoAcid Generator)를 함유하는 레지스트층을 형성하는 단계; 및
    노광 및 현상 공정을 통해 상기 레지스트층을 패터닝하는 하는 단계;를 포함하고,
    상기 제1 베이크 공정에서, 상기 캡 접착층은 산(acid)이 남아 있는 상기 마스크 패턴의 측면에 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  4. 제1 항에 있어서,
    상기 매개 물질층은 TAG(Thermal Acid Generator)를 함유한 물질로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  5. 제4 항에 있어서,
    상기 제2 베이크 공정에서, 상기 매개 물질층 내에 산(acid)이 발생하며, 상기 산이 상기 마스크 패턴으로 확산하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  6. 제1 항에 있어서,
    상기 캡 물질층 및 매개 물질층은 스핀 코팅 공정을 통해 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  7. 기판 상에 PAG를 함유하는 레지스트층을 형성하는 단계;
    노광 및 제1 현상 공정을 통해 상기 레지스트층을 패터닝하여 마스크 패턴을 형성하는 단계;
    상기 기판 상에 상기 마스크 패턴을 덮는 캡 물질층을 형성하는 단계;
    제1 베이크 및 제2 현상 공정을 통해 상기 캡 물질층을 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계;
    상기 기판 상에 상기 마스크 패턴 및 캡 접착층을 덮는, TAG 함유 매개 물질층을 형성하는 단계;
    제2 베이크 공정을 통해 상기 TAG 함유 매개 물질층 및 마스크 패턴에 산 확산 영역을 형성하는 단계; 및
    제3 현상 공정을 통해 상기 캡 접착층을 남기면서 상기 산 확산 영역을 제거하여, 캡 접착 패턴을 형성하는 단계;를 포함하는 반도체 소자의 패턴 형성방법.
  8. 제7 항에 있어서,
    상기 캡 물질층은 RELACS 물질로 형성되고,
    상기 제1 베이크 공정에서, 상기 캡 물질층 일부가 산(acid)이 남아 있는 상기 마스크 패턴의 측면에 가교 결합되어 상기 캡 접착층이 형성되는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  9. 제7 항에 있어서,
    상기 캡 물질층 및 TAG 함유 매개 물질층은 스핀 코팅 공정을 통해 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  10. 기판 상에 PAG를 함유하는 레지스트층을 형성하는 단계;
    노광 및 제1 현상 공정을 통해 상기 레지스트층을 패터닝하여 마스크 패턴을 형성하는 단계;
    상기 기판 상에 상기 마스크 패턴을 덮는 캡 물질층을 형성하는 단계;
    제1 베이크 및 제2 현상 공정을 통해 상기 캡 물질층의 일부를 상기 마스크 패턴에 접착시켜 캡 접착층을 형성하는 단계;
    제2 베이크 공정을 통해 상기 마스크 패턴을 산 확산 영역으로 변환시키는 단계; 및
    제3 현상 공정을 통해 상기 캡 접착층을 남기면서 상기 마스크 패턴을 제거하여, 캡 접착 패턴을 형성하는 단계;를 포함하는 반도체 소자의 패턴 형성방법.
KR1020100089920A 2010-09-14 2010-09-14 반도체 소자의 패턴 형성방법 KR20120027989A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100089920A KR20120027989A (ko) 2010-09-14 2010-09-14 반도체 소자의 패턴 형성방법
US13/222,447 US20120064724A1 (en) 2010-09-14 2011-08-31 Methods of Forming a Pattern of Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089920A KR20120027989A (ko) 2010-09-14 2010-09-14 반도체 소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20120027989A true KR20120027989A (ko) 2012-03-22

Family

ID=45807134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089920A KR20120027989A (ko) 2010-09-14 2010-09-14 반도체 소자의 패턴 형성방법

Country Status (2)

Country Link
US (1) US20120064724A1 (ko)
KR (1) KR20120027989A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198023B1 (ko) 2013-10-30 2021-01-05 삼성전자주식회사 반도체 소자의 패턴 형성방법
KR102235611B1 (ko) 2014-06-13 2021-04-02 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102193680B1 (ko) * 2014-08-14 2020-12-21 삼성전자주식회사 반도체 소자의 제조 방법
CN105988284B (zh) * 2015-02-04 2019-10-22 中芯国际集成电路制造(上海)有限公司 双掩膜自对准图案化的方法
KR102398664B1 (ko) 2016-01-26 2022-05-16 삼성전자주식회사 반도체 소자의 제조 방법
US20230251570A1 (en) * 2022-02-10 2023-08-10 Tokyo Electron Limited Selective Deprotection via Dye Diffusion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314691B2 (en) * 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device
KR101096194B1 (ko) * 2008-05-29 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20110099283A (ko) * 2008-12-26 2011-09-07 후지쯔 가부시끼가이샤 패턴의 형성 방법 및 반도체 장치의 제조 방법, 및 레지스트 패턴의 피복층의 형성 재료
JP5011345B2 (ja) * 2009-05-15 2012-08-29 東京エレクトロン株式会社 レジストパターンのスリミング処理方法
TWI449084B (zh) * 2009-06-26 2014-08-11 羅門哈斯電子材料有限公司 形成電子裝置之方法
US20110081618A1 (en) * 2009-10-06 2011-04-07 Nanya Technology Corporation Litho-litho etch (lle) double patterning methods
US8940475B2 (en) * 2010-11-23 2015-01-27 Tokyo Electron Limited Double patterning with inline critical dimension slimming

Also Published As

Publication number Publication date
US20120064724A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN101572226B (zh) 形成半导体器件的精细图案的方法
US8338083B2 (en) Methods of forming electronic devices
US8394571B2 (en) Methods of forming electronic devices
US8173358B2 (en) Method of forming fine patterns of a semiconductor device
KR20170084820A (ko) 포토레지스트의 하부막 조성물 및 이를 이용한 패턴 형성 방법
US10170354B2 (en) Subtractive methods for creating dielectric isolation structures within open features
CN102347216A (zh) 使用酸扩散制造半导体器件的方法
KR20120027989A (ko) 반도체 소자의 패턴 형성방법
CN102956443B (zh) 半导体器件的制造方法
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
US11003082B2 (en) Method for forming semiconductor structure
KR101573464B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20230274940A1 (en) Method to form narrow slot contacts
US6171761B1 (en) Resist pattern forming method utilizing multiple baking and partial development steps
US11626293B2 (en) Method of manufacturing a semiconductor device
US20110244689A1 (en) Method of manufacturing semiconductor device
US8158528B2 (en) Method for forming pattern of semiconductor device
US20230314949A1 (en) Method for lithography using middle layer with porous top surface
CN114721222A (zh) 聚合物组合物以及制造半导体装置的方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid