KR102235611B1 - 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR102235611B1
KR102235611B1 KR1020140072349A KR20140072349A KR102235611B1 KR 102235611 B1 KR102235611 B1 KR 102235611B1 KR 1020140072349 A KR1020140072349 A KR 1020140072349A KR 20140072349 A KR20140072349 A KR 20140072349A KR 102235611 B1 KR102235611 B1 KR 102235611B1
Authority
KR
South Korea
Prior art keywords
region
layer
forming
capping layer
photoresist pattern
Prior art date
Application number
KR1020140072349A
Other languages
English (en)
Other versions
KR20150143169A (ko
Inventor
강율
김동원
김주영
김태훈
김혜지
박수민
이형래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140072349A priority Critical patent/KR102235611B1/ko
Priority to US14/695,047 priority patent/US9613821B2/en
Publication of KR20150143169A publication Critical patent/KR20150143169A/ko
Application granted granted Critical
Publication of KR102235611B1 publication Critical patent/KR102235611B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

패턴 형성 방법 및 집적회로 소자의 제조 방법을 제공한다. 패턴 형성 방법에서, 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 제1 개구를 한정하는 포토레지스트 패턴의 측벽에 캡핑층을 형성한다. 캡핑층으로부터의 산을 포토레지스트 패턴의 내부로 확산시켜 제1 개구 주위에 불용성 영역을 형성한다. 포토레지스트 패턴 중 불용성 영역을 사이에 두고 제1 개구와 이격된 가용성 영역을 제거하여 피식각막의 제2 영역을 노출시키는 제2 개구를 형성한다. 불용성 영역을 식각 마스크로 이용하여 피식각막을 식각한다.

Description

패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 {Method of forming patterns and method of manufacturing integrated circuit device using the same}
본 발명의 기술적 사상은 패턴 형성 방법 및 집적회로 소자의 제조 방법에 관한 것으로, 특히 자기정렬 방식을 이용하는 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것이다.
초고집적화된 집적회로 소자의 제조 공정에서, 미세 패터닝을 위하여 다양한 노광 기술 및 패터닝 기술이 제안되었다. 집적회로 소자가 점차 고집적화되고, 디자인 룰이 점차 감소됨에 따라, 노광 파장을 짧게 하거나 해상도를 높이는 기술 만으로는 제한된 면적 내에서 미세 피치로 반복 형성되는 복수의 미세 패턴을 형성하는 데 한계가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 제한된 면적 내에서 미세 피치로 반복 형성되는 다양한 형상의 복수의 미세 패턴을 용이하게 형성할 수 있는 패턴 형성 방법을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 제한된 면적 내에서 미세 피치로 반복 형성되는 복수의 미세 패턴을 포함하는 집적회로 소자를 제조하는 데 있어서, 다양한 형상의 복수의 미세 패턴 형성을 용이하게 형성함으로써 고집적화된 소자를 용이하게 구현할 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 패턴 형성 방법에서는, 피식각막 위에 상기 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 상기 제1 개구를 한정하는 상기 포토레지스트 패턴의 측벽에 산 소스 (acid source)를 포함하는 캡핑층을 형성한다. 상기 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 불용성 영역을 형성한다. 상기 포토레지스트 패턴 중 상기 불용성 영역을 사이에 두고 상기 제1 개구와 이격된 가용성 영역을 제거하여 상기 피식각막 중 상기 제1 영역으로부터 이격된 제2 영역을 노출시키는 제2 개구를 형성한다. 상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 패턴 형성 방법에서는, 산의 작용에 의해 극성이 변화될 수 있는 폴리머를 포함하는 조성물을 사용하여 피식각막 위에 포토레지스트막을 형성한다. 상기 포토레지스트막에 주 노광 영역, 상기 주노광 영역과 이격된 비노광 영역, 및 상기 주 노광 영역과 비노광 영역 사이에 배치되는 노광 에지 영역이 형성되도록 상기 포토레지스트막을 노광한다. 제1 현상액을 이용하여 상기 주 노광 영역을 제거하여 상기 노광 에지 영역을 노출시키는 내부 측벽을 가지는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 상기 노광 에지 영역으로부터 상기 비노광 영역 내로 산을 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 제2 현상액에 대한 불용성 영역을 형성한다. 상기 제2 현상액을 이용하여 상기 포토레지스트 패턴으로부터 상기 비노광 영역 중 불용성 영역을 제외한 영역을 제거하여 상기 제1 개구로부터 이격된 제2 개구를 형성한다. 상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각한다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는, 활성 영역을 가지는 기판상에 피식각막을 형성한다. 상기 피식각막 위에 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 상기 제1 개구를 한정하는 상기 포토레지스트 패턴의 측벽에 산 소스 (acid source)를 포함하는 캡핑층을 형성한다. 상기 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 불용성 영역을 형성한다. 상기 포토레지스트 패턴 중 상기 불용성 영역을 사이에 두고 상기 제1 개구와 이격된 가용성 영역을 제거하여 상기 포토레지스트 패턴을 관통하는 제2 개구를 형성한다. 상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자의 제조 방법에서는, 활성 영역을 가지는 기판상에 피식각막을 형성한다. 산의 작용에 의해 극성이 변화될 수 있는 폴리머를 포함하는 조성물을 사용하여 상기 피식각막 위에 포토레지스트막을 형성한다. 상기 포토레지스트막에 주 노광 영역, 상기 주노광 영역과 이격된 비노광 영역, 및 상기 주 노광 영역과 비노광 영역 사이에 배치되는 노광 에지 영역이 형성되도록 상기 포토레지스트막을 노광한다. 제1 현상액을 이용하여 상기 주 노광 영역을 제거하여 상기 노광 에지 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다. 상기 노광 에지 영역으로부터 상기 비노광 영역 내로 산을 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 제2 현상액에 대한 불용성 영역을 형성한다. 상기 제2 현상액을 이용하여 상기 포토레지스트 패턴으로부터 상기 비노광 영역 중 불용성 영역을 제외한 영역을 제거하여 상기 제1 개구로부터 이격된 제2 개구를 형성한다. 상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성한다.
본 발명의 기술적 사상에 의한 패턴 형성 방법에 따르면, 더블 패터닝 공정을 이용하여 고집적 반도체 소자 제조에 필요한 미세 피치의 패턴을 형성하는 데 있어서, 단일의 포토레지스트막 및 단일의 노광 공정 만을 이용하여 포토리소그래피 공정에서의 해상 한계를 초월하는 미세 피치의 패턴을 형성할 수 있다. 본 발명의 기술적 사상에 의한 패턴 형성 방법에서는 캡핑층을 형성한 후, 상기 캡핑층으로부터 확산되는 산에 의해 형성되는 불용성 영역을 식각 마스크층으로 이용한다. 따라서, 산의 확산 거리를 조절함으로써 원하는 패턴의 폭 및 형상을 제어하여 패턴의 밀도를 증가시키므로, 통상의 공정에 의하여는 제어 불가능한 미세한 폭의 패턴을 용이하게 형성할 수 있으며, 집적회로 소자의 제조에 필요한 패턴들의 밀도를 용이하게 증가시킬 수 있고, 다양한 형태의 미세 패턴을 형성할 수 있다. 따라서, 본 발명의 기술적 사상에 의한 패턴 형성 방법에 따르면, 미세 피치로 반복 형성되는 다양한 형상의 복수의 미세 패턴을 용이하게 형성할 수 있다.
또한, 본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법에 따르면, 제한된 면적 내에서 미세 피치로 반복 형성되는 다양한 형상의 미세 패턴들을 용이하게 형성함으로써, 고집적화된 소자들을 용이하게 구현할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 3은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 4a 내지 도 4g는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5a 내지 도 5c는 각각 본 발명의 기술적 사상에 의한 다른 실시예에 따른 패턴 형성 방법에 따라 형성되는 포토레지스트 패턴의 노광 에지 영역과 캡핑층과의 사이의 계면에 형성되는 화학 결합을 보다 구체적으로 설명하기 위한 단면도이다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 7a 내지 도 7d는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 단면도들이다.
도 8a 내지 도 14b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 라인 앤드 스페이스 (line and space) 패턴을 형성하는 방법을 설명하기 위한 도면들로서, 도 8a, 도 9a, ..., 및 도 14a는 각각 패턴 형성 방법을 공정 순서에 따라 도시한 평면도이고, 도 8b, 도 9b, ..., 및 도 14b는 도 8a, 도 9a, ..., 및 도 14a의 B - B' 선 단면도이다.
도 15a 내지 도 21b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀(hole) 패턴을 형성하는 방법을 설명하기 위한 도면들로서, 도 15a, 도 16a, ..., 및 도 21a는 패턴 형성 방법을 공정 순서에 따라 도시한 평면도이고, 도 15b, 도 16b, ..., 및 도 21b는 도 15a, 도 16a, ..., 및 도 21a의 B - B' 선 단면도이다.
도 22a 내지 도 22d는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀 패턴을 형성하는 방법을 설명하기 위한 평면도들이다.
도 23은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 형성된 미세 패턴의 평면도이다.
도 24a 내지 도 24c는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀 패턴을 형성하는 방법을 설명하기 위한 평면도들이다.
도 25는 본 발명의 기술적 사상에 의한 패턴 형성 방법을 이용하여 구현 가능한 집적회로 소자의 예시적인 평면 레이아웃이다.
도 26a 내지 도 26l은 본 발명의 기술적 사상에 의한 패턴 형성 방법을 이용하여 집적회로 소자를 제조하는 방법을 구체적인 예를 들어 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 27은 본 발명의 기술적 사상에 의한 패턴 형성 방법에 따라 형성되는 캡핑층의 선택적 형성 위치를 평가한 결과를 나타내는 그래프이다.
도 28은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템이다.
도 29는 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 1을 참조하면, 공정 10A에서, 피식각막 위에 상기 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성한다.
상기 피식각막은 반도체 기판으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 피식각막은 반도체 기판상에 형성된 도전막, 유전막, 절연막, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 상기 피식각막은 금속, 합금, 금속 탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 포토레지스트 패턴을 형성하기 위하여, 상기 피식각막 위에 감광성 폴리머, PAG(photoacid generator), 용매 등을 포함하는 포토레지스트 조성물을 코팅하여 포토레지스트막을 형성한 후 노광 및 현상 공정을 거칠 수 있다. 상기 포토레지스트 조성물의 코팅을 위하여 스핀 코팅(spin coating), 스프레이 코팅(spray coating), 딥 코팅(deep coating) 등을 이용할 수 있다.
상기 포토레지스트 패턴은 포지티브형 포토레지스트 재료로 이루어질 수 있다. 상기 포토레지스트 패턴은 산의 작용에 의해 극성이 증가하는 폴리머를 포함할 수 있다. 예를 들면, 상기 포토레지스트 패턴은 산 분해성 보호기 (acid-labile protecting group)를 포함하는 폴리머와, PAG (photoacid generator)를 포함하는 화학증폭형 포토레지스트로 이루어질 수 있다.
일부 실시예들에서, 상기 포토레지스트막은 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트로 이루어질 수 있다.
예를 들면, 상기 포토레지스트 패턴은 (메트)아크릴레이트계 폴리머로 이루어질 수 있다. 상기 (메트)아크릴레이트계 폴리머는 지방족 (메트)아크릴레이트계 폴리머일 수 있으며, 예를 들면, 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리(t-부틸메타크릴레이트)(poly(t-butylmethacrylate)), 폴리(메타크릴산)(poly(methacrylic acid)), 폴리(노보닐메타크릴레이트)(poly(norbornylmethacrylate)), 상기 (메트)아크릴레이트계 폴리머들의 반복단위들의 이원 또는 삼원 공중합체, 또는 이들의 조합으로 이루어질 수 있다. 또한, 상기 예시된 폴리머들은 다양한 종류의 산 분해성 보호기로 치환된 구조를 가질 수 있다. 상기 산 분해성 보호기는 제3 부톡시카르보닐(tert-butoxycarbonyl, t-BOC), 이소노르보닐, 2-메틸-2-아다만틸, 2-에틸-2-아다만틸, 3-테트라히드로푸라닐 (3-tetrahydrofuranyl), 3-옥소디클로헥실 (3-oxocyclohexyl), γ-부틸락톤-3-일 (γ-butyllactone-3-yl), 메발로닉락톤 (mavaloniclactone), γ-부티로락톤-2-일 (γ-butyrolactone-2-yl), 3-메틸-γ부티로락톤-3-일 (3-methyl-γ-butyrolactone-3-yl), 2-테트라히드로피라닐 (2-tetrahydropyranyl), 2-테트라히드로푸라닐 (2-tetrahydrofuranyl), 2,3-프로필렌카르보네이트-1-일 (2,3-propylenecarbonate-1-yl), 1-메톡시에틸 (1-methoxyethyl), 1-에톡시에틸 (1-ethoxyethyl), 1-(2-메톡시에톡시)에틸 (1-(2-methoxyethoxy)ethyl), 1-(2-아세톡시에톡시)에틸 (1-(2-acetoxyethoxy)ethyl), t-부톡시카르보닐메틸 (t-buthoxycarbonylmethyl), 메톡시메틸 (methoxymethyl), 에톡시메틸 (ethoxymethyl), 트리메톡시실릴 (trimethoxysilyl) 및 트리에톡시실릴 (triethoxysilyl)로 이루어지는 군에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
공정 10B에서, 상기 제1 개구를 한정하는 상기 포토레지스트 패턴의 측벽에 산 소스 (acid source)를 포함하는 캡핑층을 형성한다.
상기 캡핑층은 산 또는 잠재적 산 (potential acid)으로 이루어지는 산 소스(acid source)을 포함한다. 예를 들면, 상기 캡핑층은 폴리머와 상기 산 소스와의 혼합물로 이루어질 수 있다.
일부 실시예들에서, 상기 캡핑층에 포함되는 폴리머는 수용성 폴리머로 이루어질 수 있다. 상기 수용성 폴리머는 예를 들면, 아크릴아미드 타입 모노머 유니트, 비닐 타입 모노머 유니트, 알킬렌글리콜 타입 모노머 유니트, 무수말레인산 모노머 유니트, 에틸렌이민 모노머 유니트, 옥사졸린기(oxazoline group)를 포함하는 모노머 유니트, 아크릴로니트릴 모노머 유니트, 알릴아미드 모노머 유니트, 3,4-디히드로피란 모노머 유니트 및 2,3-디히드로퓨란 모노머 유니트 중에서 선택되는 적어도 하나의 모노머 유니트를 반복 단위로 포함할 수 있다.
예를 들면, 상기 캡핑층에 포함되는 폴리머는 비닐 피롤리돈(vinyl pyrrolidone), 비닐 카프롤락탐(vinyl caprolactam), 비닐 이미다졸(vinyl imidazole), 비닐 피페리딘(vinul piperidine), 비닐 피롤리딘(vinyl pyrrolidine) 등을 포함할 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 사용할 수 있다.
일부 실시예들에서, 상기 캡핑층에 포함되는 잠재적 산은 예를 들면 열에 의해 산을 발생시키는 TAG (thermoacid generator)일 수 있다. 상기 TAG는 지방족(aliphatic) 또는 지환식(alicyclic) 화합물로 구성될 수 있다. 예를 들면, 상기 TAG는 카르보네이트 에스테르(carbonate ester), 술포네이트 에스테르 (sulfonate ester), 및 포스페이트 에스테르 (phosphate ester)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다. 보다 구체적인 예로서, 상기 TAG는 시클로헥실 노나플루오로부탄술포네이트 (cyclohexyl nonafluorobutanesulfonate), 노르보르닐 노나플루오로부탄술포네이트 (norbornyl nonafluorobutanesulfonate), 트리시클로데카닐 노나플루오로부탄술포네이트 (tricyclodecanyl nonafluorobutanesulfonate), 아다만틸 노나플루오로부탄술포네이트 (adamantyl nonafluorobutanesulfonate), 시클로헥실 노나플루오로부탄카르보네이트 (cyclohexyl nonafluorobutanecarbonate), 노르보르닐 노나플루오로부탄카르보네이트 (norbornyl nonafluorobutanecarbonate), 트리시클로데카닐 노나플루오로부탄카르보네이트 (tricyclodecanyl nonafluorobutanecarbonate), 아다만틸 노나플루오로부탄카르보네이트 (adamantyl nonafluorobutanecarbonate), 시클로헥실 노나플루오로부탄포스페이트 (cyclohexyl nonafluorobutanephosphonate), 노르보르닐 노나플루오로부탄포스페이트 (norbornyl nonafluorobutanephosphonate), 트리시클로데카닐 노나플루오로부탄포스페이트 (tricyclodecanyl nonafluorobutanephosphonate), 및 아다만틸 노나플루오로부탄포스페이트 (adamantyl nonafluorobutanephosphonate)로 이루어지는 군에서 선택되는 적어도 하나의 화합물로 구성될 수 있다.
다른 일부 실시예들에서, 상기 캡핑층에 포함되는 잠재적 산은 예를 들면 C4F9SO3H (perfluorobutane sulfonic acid), CF3CO2H (trifluoroacetic acid), 및 CF3SO3H (trifluoromethanesulfonic acid) 중에서 선택되는 어느 하나일 수 있다.
또 다른 일부 실시예들에서, 상기 캡핑층에 포함되는 잠재적 산은 PAG일 수 있다. 상기 PAG는 KrF 엑시머 레이저 (248 nm), ArF 엑시머 레이저 (193 nm), 및 F2 엑시머 레이저 (157 nm) 중에서 선택되는 어느 하나의 광에 노광되면 산을 발생시킬 수 있다. 상기 PAG는 트리아릴술포늄염 (triarylsulfonium salts), 디아릴이오도늄염 (diaryliodonium salts), 술포네이트 (sulfonates) 또는 그 혼합물로 이루어질 수 있다. 예를 들면, 상기 PAG는 트리페닐술포늄 트리플레이트 (triphenylsulfonium triflate), 트리페닐술포늄 안티모네이트 (triphenylsulfonium antimonate), 디페닐이오도늄 트리플레이트 (diphenyliodonium triflate), 디페닐이오도늄 안티모네이트 (diphenyliodonium antimonate), 메톡시디페닐이오도늄 트리플레이트 (methoxydiphenyliodonium triflate), 디-t-부틸디페닐이오도늄 트리플레이트 (di-t-butyldiphenyliodonium triflate), 2,6-디니트로벤질 술포네이트 (2,6-dinitrobenzyl sulfonates), 피로갈롤 트리스(알킬술포네이트) (pyrogallol tris(alkylsulfonates)), N-히드록시숙신이미드 트리플레이트 (N-hydroxysuccinimide triflate), 노르보르넨-디카르복스이미드-트리플레이트 (norbornene-dicarboximide-triflate), 트리페닐술포늄 노나플레이트 (triphenylsulfonium nonaflate), 디페닐이오도늄 노나플레이트 (diphenyliodonium nonaflate), 메톡시디페닐이오도늄 노나플레이트 (methoxydiphenyliodonium nonaflate), 디-t-부틸디페닐이오도늄 노나플레이트 (di-t-butyldiphenyliodonium nonaflate), N-히드록시숙신이미드 노나플레이트 (N-hydroxysuccinimide nonaflate), 노르보르넨-디카르복스이미드-노나플레이트 (norbornene-dicarboximide-nonaflate), 트리페닐술포늄 퍼플루오로부탄술포네이트 (triphenylsulfonium perfluorobutanesulfonate), 트리페닐술포늄 퍼플루오로옥탄술포네이트 (PFOS) (triphenylsulfonium perfluorooctanesulfonate), 디페닐이오도늄 PFOS (diphenyliodonium PFOS), 메톡시디페닐이오도늄 PFOS (methoxydiphenyliodonium PFOS), 디-t-부틸디페닐이오도늄 트리플레이트 (di-t-butyldiphenyliodonium triflate), N-히드록시숙신이미드 PFOS (N-hydroxysuccinimide PFOS), 노르보르넨-디카르복스이미드 PFOS (norbornene-dicarboximide PFOS), 또는 이들의 혼합물로 이루어질 수 있다.
상기 캡핑층이 폴리머와 상기 산 소스와의 혼합물로 이루어지는 경우, 상기 산 소스는 상기 폴리머의 총 중량을 기준으로 0.01 ∼ 50 중량%의 양으로 포함될 수 있다.
상기 캡핑층을 형성하기 위한 예시적인 방법으로서, 물과, 수용성 폴리머와, 수용성의 산 또는 잠재적 산으로 이루어지는 산 소스와의 혼합물로 이루어지는 캡핑 조성물을 상기 포토레지스트 패턴의 노출된 표면에 코팅한 후, 상기 캡핑 조성물이 상기 포토레지스트 패턴을 덮고 있는 상태의 결과물을 열처리하는 공정을 이용할 수 있다. 상기 열처리는 약 30 ∼ 200 ℃의 온도하에서 약 3 ∼ 300 초 동안 수행될 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 캡핑층은 상온에서 형성될 수 있다. 이 경우, 상기 열처리는 생략 가능하다.
상기 캡핑 조성물은 측쇄기에 아민기(amine group)를 포함하는 모노머로부터 얻어지는 호모폴리머 또는 코폴리머와 용매를 포함할 수 있다. 상기 측쇄기(side chain)에 아민기를 포함하는 모노머로서 채용 가능한 예들 들면 화학식 1로 표시되는 비닐 피롤리돈(vinyl pyrrolidone), 화학식 2로 표시되는 비닐 카프롤락탐(vinyl caprolactam), 화학식 3의 비닐 이미다졸(vinyl imidazole), 화학식 4의 비닐 피페리딘(vinyl piperidine), 화학식 5로 표시되는 비닐 피롤리딘(vinyl pyrrolidine) 등을 들 수 있으나, 상기 모노머의 종류는 예시된 바에 한정되는 것은 아니다. 상기 모노머의 측쇄기는 수소 결합이 가능한 추가의 질소 원자, 산소(O) 원자를 더 포함할 수 있다.
Figure 112014055530186-pat00001
Figure 112014055530186-pat00002
Figure 112014055530186-pat00003
Figure 112014055530186-pat00004
Figure 112014055530186-pat00005
상기 캡핑 조성물에 포함되는 폴리머는 약 1,000 내지 100,000의 중량 평균 분자량을 가질 수 있다.
상기 캡핑 조성물에 용매는 친수성 용매를 포함할 수 있다.
상기 캡핑 조성물은 약산성을 가질 수 있다. 예를 들면, 상기 캡핑 조성물의 pH는 약 2 ∼ 13의 범위일 수 있다. 일부 실시예들에서, 상기 캡핑 조성물의 pH를 원하는 범위로 조절하기 위하여, 상기 캡핑 조성물은 pH 조절제를 더 포함할 수 있다.
공정 10B에서 형성된 캡핑층과 상기 포토레지스트 패턴과의 사이에는 수소 결합 hydrogen bond), 쌍극자 상호 작용 (dipole interaction)에 의한 결합, 또는 이온 결합 (ionic bond)이 형성될 수 있다. 이에 대한 보다 상세한 설명은 도 5a 내지 도 5c를 참조하여 후술한다.
공정 10B에서 상기 캡핑층을 형성하기 위한 다른 예시적인 방법으로서, RELACSTM 물질 (Resolution Enhancement Lithography Assisted by Chemical Shrink: AZ Electronic Materials 제품)에 위에서 설명한 바와 같은 산 소스들 중 어느 하나의 산 소스를 혼합하고, 그 혼합물을 상기 포토레지스트 패턴의 노출된 표면 위에 스핀 코팅한 후, 이를 약 100 ∼ 130 ℃의 온도하에서 약 20 ∼ 70 초 동안 베이크하여 상기 캡핑층을 형성하는 공정을 이용할 수 있다. 이 때, 상기 포토레지스트 패턴의 표면에 남아 있는 산이 촉매로 작용하여 상기 RELACSTM 물질이 상기 포토레지스트 패턴의 표면에 화학 결합되어 상기 캡핑층이 형성될 수 있다.
공정 10B에서 상기 캡핑층이 형성된 후, 상기 캡핑층 위에 남아 있는 불필요한 코팅 조성물은 물, 유기 용매, 물과 유기 용매와의 혼합물, 및 현상액 중 어느 하나의 용제를 이용하여 제거할 수 있다.
공정 10B에서 상기 캡핑층이 형성된 후 상기 캡핑층 위에 남아 있는 캡핑 조성물을 제거하지 않고 후속 공정을 진행할 수도 있다.
공정 10C에서, 상기 포토레지스트 패턴 위에 남아 있는 캡핑층에 포함된 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 불용성 영역을 형성한다.
일부 실시예들에서, 상기 불용성 영역을 형성하기 위하여, 상기 캡핑층을 열처리하여 상기 캡핑층에 함유된 TAG로부터 산을 발생시키고, 상기 TAG로부터 발생된 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴에 포함된 폴리머를 탈보호시킬 수 있다.
상기 캡핑층에 함유된 TAG로부터 산을 발생시키기 위하여, 상기 캡핑층에 대하여 약 30 ∼ 200 ℃의 온도하에서 약 3 ∼ 300 초 동안 열처리를 수행할 수 있다.
공정 10D에서, 상기 포토레지스트 패턴 중 공정 10C에서 형성된 불용성 영역을 사이에 두고 상기 제1 개구와 이격된 가용성 영역을 제거하여 상기 피식각막 중 상기 제1 영역으로부터 이격된 제2 영역을 노출시키는 제2 개구를 형성한다.
상기 가용성 영역은 상기 포토레지스트 패턴의 비노광 영역 중 산의 작용에 의해 상기 포토레지스트 패턴의 극성이 실질적으로 변화하지 않은 영역이다.
상기 가용성 영역을 제거하여 상기 제2 개구를 형성하기 위하여, 유기 용매를 이용하여 상기 포토레지스트 패턴을 현상할 수 있다. 상기 유기 용매는 상기 포토레지스트 패턴의 가용성 영역을 선택적으로 제거할 수 있는 네가티브 톤 현상액 (negative tone developer)으로 이루어질 수 있다. 상기 유기 용매는 비극성 용매로 이루어질 수 있다. 예를 들면, 상기 유기 용매는 방향족 탄화수소(aromatic hydrocarbon), 시클로헥산(cyclohexane), 시클로헥사논(cyclohexanone), 비고리형 또는 고리형의 에테르류, 아세테이트류, 프로피오네이트류, 부티레이트류, 락테이트류, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 상기 유기 용매로서 nBA (n-butyl acetate), PGME (propylene glycol methyl ether), PGMEA (propylene glycol methyl ether acetate), GBL (γ-butyrolactone), IPA (isopropanol) 등을 사용할 수 있다.
상기 가용성 영역을 제거하는 동안 상기 캡핑층은 제거되지 않고 남아 있을 수 있다. 또는, 상기 가용성 영역을 제거하는 동안 상기 캡핑층의 일부가 함께 제거되고 상기 캡핑층의 나머지 일부만 남아 있을 수 있다.
일부 실시예들에서, 상기 캡핑층을 구성하는 폴리머를 구성하는 일부 반복 단위들의 조성비를 조절함으로써, 상기 캡핑층 중 상기 유기 용매를 사용하여 상기 가용성 영역을 제거한 후 남게 되는 캡핑층의 두께를 제어할 수 있다. 예를 들면, 상기 캡핑층 내의 폴리머가 피롤리디논 (pyrrolidinone) 모노머 유니트 (P) 및 카프롤락탐 (caprolactam) 모노머 유니트(C)를 포함하는 경우, 피롤리디논 (pyrrolidinone) 모노머 유니트(P)와 카프롤락탐 (caprolactam) 모노머 유니트(C)와의 조성비를 조절함으로써, 상기 캡핑층의 유기 용매에 대한 식각량을 제어할 수 있다. 예를 들면, nBA를 사용하여 상기 가용성 영역을 제거할 때, P의 C에 대한 조성비 (P:C)가 9:1인 경우 상기 캡핑층은 nBA에 의해 거의 제거되지 않고 남아 있을 수 있다. P:C가 7:3인 경우 상기 캡핑층은 약 6 Å/sec의 식각율로 제거되어, 상기 가용성 영역이 완전히 제거된 후 상기 캡핑층의 일부만 nBA에 의해 제거되고 나머지 일부는 포토레지스트 패턴의 측벽에 남아 있을 수 있다. P:C가 5:5 또는 그 이하인 경우 상기 캡핑층은 약 60 Å/sec의 식각율로 제거되어, 상기 가용성 영역이 제거되는 동안 상기 캡핑층도 제거되어, 상기 포토레지스트 패턴의 측벽에 상기 캡핑층이 남아 있지 않을 수 있다.
공정 10E에서, 상기 불용성 영역 및 상기 캡핑층을 식각 마스크로 이용하여 상기 피식각막을 식각하여 원하는 미세 패턴을 형성한다.
상기 식각 마스크로 사용되는 캡핑층은 공정 10B에서 형성된 두께를 유지할 수도 있고, 공정 10D에서 상기 제2 개구를 형성하기 위하여 상기 가용성 영역을 제거할 때 상기 캡핑층의 일부가 제거되고 남은 부분으로 이루어질 수도 있다.
상기 피식각막을 식각한 후 얻어지는 미세 패턴은 집적회로 소자 구현에 필요한 다양한 요소들을 구성할 수 있다. 예를 들면, 상기 미세 패턴은 반도체 소자의 기판에 정의된 활성 영역일 수 있다. 다른 예에서, 상기 미세 패턴은 복수의 콘택홀 패턴, 또는 라인 앤드 스페이스 패턴 (line and space pattern)을 포함할 수 있다. 또 다른 예에서, 상기 미세 패턴은 도전 패턴 또는 절연 패턴으로 이루어질 수 있다. 예를 들면, 상기 도전 패턴은 집적회로 소자의 셀 어레이 영역 (cell array region)에 배치되는 복수의 비트 라인 형성용 패턴, 복수의 다이렉트 콘택 (direct contact) 형성용 패턴, 복수의 베리드 콘택 (buried contact) 형성용 패턴, 복수의 커패시터 하부 전극 형성용 패턴, 또는, 집적회로 소자의 코어 영역 (core region)에 배치되는 복수의 도전 패턴을 구성할 수 있다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 2를 참조하면, 도 1을 참조하여 설명한 바와 같은 공정 10A 내지 공정 10C의 공정을 수행하여, 포토레지스트 패턴에 불용성 영역을 형성한다.
도 2의 공정 20A에서, 도 1의 공정 10D에서 설명한 바와 유사하게, 상기 포토레지스트 패턴 중 가용성 영역을 제거하여 피식각막의 제2 영역을 노출시키는 제2 개구를 형성한다. 단, 상기 제2 개구를 형성하기 위하여 상기 가용성 영역을 제거하는 동안 공정 10B에서 형성한 캡핑층도 함께 제거한다.
공정 20A에서와 같이 상기 캡핑층을 제거하기 위하여, 공정 10B에서 캡핑층을 형성하기 위하여 사용되는 캡핑 조성물 내에 포함되는 폴리머의 반복 단위들의 조성비를 조절할 수 있다. 이에 대한 보다 상세한 설명은 도 1의 공정 10D에 대한 설명을 참조한다.
상기 캡핑층이 제거된 결과, 상기 피식각막의 제1 영역을 노출시키는 포토레지스트 패턴의 제1 개구의 측벽이 노출될 수 있다.
도 2의 공정 20B에서, 상기 포토레지스트 패턴의 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성한다.
상기 피식각막을 식각한 후 얻어지는 미세 패턴은 집적회로 소자 구현에 필요한 다양한 요소들을 구성할 수 있다.
도 3은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 플로차트이다.
도 4a 내지 도 4g는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 패턴 형성 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들로서, 도 3을 참조하여 설명하는 패턴 형성 방법들에 대한 보다 구체적인 예를 보여주는 도면들이다.
도 3 및 도 4a를 참조하면, 공정 30A에서, 기판(110)상의 피식각막(112) 위에 포토레지스트막(120)을 형성한다.
상기 기판(110)은 반도체 기판으로 이루어질 수 있다. 일부 실시예들에서, 상기 기판(110)은 Si 또는 Ge와 같은 반도체로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 기판(110)은 SiGe, SiC, GaAs, InAs, 또는 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 상기 기판(110)은 SOI (silicon on insulator) 구조를 가질 수 있다. 상기 기판(110)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 또한, 상기 기판(110)은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
상기 피식각막(112)은 절연막 또는 도전막일 수 있다. 예를 들면, 상기 피식각막(112)은 금속, 합금, 금속 탄화물, 금속 질화물, 금속 산질화물, 금속 산탄화물, 반도체, 폴리실리콘, 산화물, 질화물, 산질화물, 탄화수소 화합물, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 최종적으로 형성하고자 하는 패턴이 기판(110)에 구현되는 경우, 상기 피식각막(112)은 생략될 수 있다.
상기 포토레지스트막(120)은 산의 작용에 의해 극성이 변화될 수 있는 폴리머를 포함하는 포토레지스트 조성물로부터 얻어진 막으로 이루어질 수 있다. 상기 포토레지스트 조성물은 산분해성 기를 포함하는 감광성 폴리머, PAG, 용매 등을 포함하는 화학증폭형 포토레지스트로 이루어질 수 있다. 일부 실시예들에서, 상기 감광성 폴리머는 (메트)아크릴레이트계 폴리머로 이루어질 수 있다. 상기 감광성 폴리머는 산 분해성 보호기를 포함할 수 있다.
상기 포토레지스트막(120)은 KrF 엑시머 레이저(248 nm)용 레지스트, ArF 엑시머 레이저(193nm)용 레지스트, F2 엑시머 레이저(157nm)용 레지스트, 또는 극자외선(extreme ultraviolet, EUV)(13.5 nm)용 레지스트로 이루어질 수 있다. 상기 포토레지스트막(120)은 스핀 코팅, 스프레이 코팅, 딥 코팅 등을 이용하여 형성될 수 있다. 상기 포토레지스트막(120)은 약 300 ∼ 1500 Å의 두께로 형성될 수 있다. 상기 포토레지스트막(120)을 형성한 후, 약 80 ∼ 130 ℃의 온도로 약 40 ∼ 100 초 동안 소프트 베이크 (soft bake) 공정을 수행할 수 있다.
도 3 및 도 4b를 참조하면, 공정 30B에서, 상기 포토레지스트막(120)을 노광하여 상기 포토레지스트막(120)에 주 노광 영역(MR), 비노광 영역(NR), 및 노광 에지 영역(ER)을 형성한다.
상기 주 노광 영역(MR)은 염기성 수용액으로 이루어지는 제1 현상액에 의해 제거될 수 있을 정도로 극성 변화가 충분한 영역이다. 상기 비노광 영역(NR)은 극성 변화가 없는 영역이다. 그리고, 상기 노광 에지 영역(ER)은 상기 주 노광 영역(MR)과 상기 비노광 영역(NR)과의 사이에 배치되는 영역으로서, 상기 주 노광 영역(MR)으로부터 상기 비노광 영역(NR)에 가까워짐에 따라 극성 변화량이 점차 감소하는 영역이다.
상기 포토레지스트막(120)에 주 노광 영역(MR), 비노광 영역(NR), 및 노광 에지 영역(ER)을 형성하기 위하여, 공정 30B에서 상기 포토레지스트막(120)을 노광할 때 차광 영역 (light shielding area)(LS) 및 투광 영역 (light transmitting area)(LT)을 가지는 포토마스크(PM)를 통해 상기 포토레지스트막(120)에 가우시안 빔 (Gaussian beam)을 조사할 수 있다.
공정 30B에 따른 노광 공정시, 엑시머 레이저와 같은 광원으로부터의 광(L)이 포토마스크(PM)를 통해 기판(110)에 조사될 때, 광 빔은 광축(AX)에 축 대칭이고, 그 전류 밀도 분포가 G로 표시한 바와 같이 가우시안 분포를 가질 수 있다. 따라서, 광 축(AX)으로부터 멀어짐에 따라, 광 빔의 강도는 급격하게 감소된다.
따라서, 포토레지스트막(120)에서 가우시안 빔 중 노광 광 강도가 비교적 큰 고강도 영역(HI)에 대응하는 부분인 주 노광 영역(MR)만 실질적으로 포지티브 톤 현상액 (positive tone developer)에 의해 현상 가능할 정도로 극성 변화가 충분히 이루어질 수 있다. 반면, 포토레지스트막(120)에서 가우시안 빔 중 노광 광 강도가 비교적 약한 저강도 영역(LI)에 대응하는 부분인 노광 에지 영역(ER)에서는 노광 광에 의해 포토레지스트막(120) 내에 있는 PAG로부터 소량의 산이 발생될 수는 있으나, 발생되는 산의 양이 충분하지 않아서, 포토레지스트막(120)을 구성하는 폴리머의 극성 변화가 충분하지 않아 포지티브 톤 현상액에 의해 현상되지 않을 수 있다. 그리고, 포토레지스트막(PR)의 비노광 영역(NR)에서는 노광되지 않았으므로 실질적인 극성 변화가 없다. 상기 노광 에지 영역(ER)은 주 노광 영역(MR)과 비노광 영역(NR) 사이에 배치되어, 주 노광 영역(MR)으로부터 비노광 영역(NR)에 가까워짐에 따라 극성 변화량이 점차 감소할 수 있다.
공정 30B에 따라 포토레지스트막(120)을 노광할 때 상기 포토레지스트막(120)에 가우시안 빔을 조사함으로써, 상기 포토레지스트막(120)에 주 노광 영역(MR), 노광 에지 영역(ER), 및 비노광 영역(NR)이 형성될 수 있다. 상기 노광 에지 영역(ER)에서는 노광 광 강도가 비교적 약한 저강도 영역(LI)에 대응하는 부분으로서, 노광 공정에 의해 포토레지스트막(120) 내에 있는 PAG로부터 비교적 소량의 산이 발생하고, 이와 같이 발생된 소량의 산에 의해 폴리머에 결합되어 있던 산 분해성 보호기들 중 일부가 탈보호될 수 있다. 그 결과, 상기 포토레지스트 패턴(120P)에 포함된 폴리머에서 상기 산 분해성 보호기의 탈보호된 양에 비례하여 카르복실 기가 증가할 수 있다.
상기 노광된 포토레지스트막(120)에 대하여 약 80 ∼ 130 ℃의 온도로 약 40 ∼ 100 초 동안 PEB (post exposure bake) 공정을 수행할 수 있다.
도 3 및 도 4c를 참조하면, 공정 30C에서, 제1 현상액을 이용하여 포토레지스트막(120)을 현상하여 주 노광 영역(MR)을 제거한다. 그 결과, 노광 에지 영역(ER)을 노출시키는 내부 측벽(HS)을 가지는 제1 개구(H1)가 형성된 포토레지스트 패턴(120P)이 형성될 수 있다.
상기 제1 현상액은 포지티브 톤 현상액으로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 현상액은 염기성 수용액으로 이루어질 수 있다. 예를 들면, 상기 제1 현상액은 TMAH (tetramethyl ammonium hydroxide) 수용액으로 이루어질 수 있다. 상기 TMAH 수용액은 약 2 ∼ 5 중량%의 농도를 가질 수 있다. 예를 들면, 포토레지스트 패턴(120P)을 형성하기 위하여, 상기 TMAH 수용액을 이용하여 상기 노광된 포토레지스트막(120)을 약 10 ∼ 100 초 동안 현상할 수 있다.
도 3 및 도 4d를 참조하면, 공정 30D에서, 상기 제1 개구(H1)의 내부 측벽(HS)을 덮는 캡핑층(130)을 형성한다.
상기 캡핑층(130)은 상기 포토레지스트 패턴(120P)의 측벽에서 약 200 ∼ 2000 Å의 두께를 가지도록 형성될 수 있다. 반면, 상기 포토레지스트 패턴(120P) 중 비노광 영역(NR)이 노출되는 상면에는 상기 캡핑층(130)이 거의 형성되지 않거나, 포토레지스트 패턴(120P)의 측벽에 형성되는 캡핑층(130) 두께에 비해 매우 작은 두께의 캡핑층(130)이 형성될 수 있다.
상기 캡핑층(130)은 산 또는 잠재적 산 (potential acid)으로 이루어지는 산 소스(acid source)을 포함한다. 상기 캡핑층(130)에 대한 보다 상세한 사항은 도 1의 공정 10B에서 캡핑층에 대하여 설명한 바를 참조한다.
상기 캡핑층(130) 형성을 위하여 포토레지스트 패턴(120P)의 노출된 표면 위에 캡핑 조성물을 스핀 코팅하여, 상기 캡핑 조성물과 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)과의 화학 반응을 유도할 수 있다.
도 5a 내지 도 5c는 각각 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)과 캡핑층(130)과의 사이의 계면에 형성되는 화학 결합을 보다 구체적으로 설명하기 위한 단면도이다. 도 5a 및 도 5b에는 설명의 편의를 위하여 캡핑층(130)에는 폴리비닐 피롤리돈을 포함하고, 포토레지스트 패턴(120P)의 노광 에지 영역(ER)에는 폴리머의 측쇄기로서 카르복실 기를 포함하는 경우를 예로 들어 설명하지만, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다.
보다 상세히 설명하면, 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)에서는 도 4c를 참조하여 설명한 바와 같이, 노광 공정시 발생된 소량의 산에 의해 폴리머에 결합되어 있던 산 분해성 보호기들 중 일부가 탈보호된 결과, 폴리머의 측쇄기로서 카르복실 기를 포함할 수 있다.
일부 실시예들에서, 상기 캡핑 조성물이 화학식 1 내지 화학식 5에서 예시한 바와 같이 측쇄기에 아민 기를 포함하는 단량체로부터 얻어진 폴리머를 포함하는 경우, 도 5a에 예시한 바와 같이, 상기 아민 기를 구성하는 질소 원자, 또는 다른 산소 원자, 예를 들면 화학식 1에 예시한 바와 같은 피롤리돈 기에 포함된 케톤(ketone) 기의 산소 원자 등이 포토레지스트 패턴(120P) 중 노광 에지 영역(ER)에 존재하는 카르복실 기의 수소 원자와 수소 결합을 형성할 수 있다. 상기 노광 에지 영역(ER)에 존재하는 카르복실 기는 도 4B를 참조하여 설명한 노광 공정시 형성된 것일 수 있다.
다른 일부 실시예들에서, 상기 캡핑층(130)과 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)과의 계면에서 분자들이 서로 접근함에 따라, 쌍극자(dipole)가 형성될 수 있다. 보다 구체적으로 설명하면, 도 5b에 예시한 바와 같이, 상기 피롤리돈 기와 카르복실 기가 접근함에 따라 피롤리돈 기의 질소 원자에는 부분 양전하가 형성되고, 상기 카르복실 기의 산소 원자에는 부분 음전하가 형성된다. 이에 따라, 질소 원자 및 산소 원자 사이의 쌍극자 상호 작용에 의해 약한 결합이 형성될 수 있다.
또 다른 일부 실시예들에서, 도 5c에 예시한 바와 같이, 상기 캡핑층(130)과 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)과의 계면에서 이온 결합이 형성될 수도 있다. 이를 위하여, 상기 캡핑층(130) 형성을 위해 사용되는 캡핑 조성물의 pH를 조절할 수 있다. 예를 들면, 상기 캡핑 조성물의 pH가 약 4 ∼ 6의 범위인 경우, 상기 캡핑 조성물보다 pH가 더 큰 산성을 갖는 카르복실 기로부터 H+ 이온이 해리되어 포토레지스트 패턴(120P) 표면에서는 카르복실레이트 음이온이 노출될 수 있다. 상기 캡핑 조성물에 포함된 폴리머의 피롤리돈 기의 질소 원자는 H+ 이온을 수용하여 양이온으로 변화될 수 있다. 따라서, 상기 음이온과 양이온 사이에 이온 결합이 형성됨으로써, 도 4d에 예시한 바와 같이 포토레지스트 패턴(120P)의 노광 에지 영역(ER) 위에 캡핑층(130)이 형성될 수 있다. 이온 결합은 수소 결합 또는 쌍극자 상호 작용에 의한 결합 보다 강한 결합력을 가질 수 있다.
한편, 상기 포토레지스트 패턴(120P)의 비노광 영역(NR)에서는 산이 발생되지 않고, 그에 따라 폴리머의 탈보호 반응이 일어나지 않음으로써, 노광 에지 영역(ER)에 비해 카르복실 기의 함량이 매우 작을 수 있다. 따라서, 비노광 영역(NR)의 표면에는 캡핑층(130)이 형성되지 않거나, 형성되더라도 상기 노광 에지 영역(ER)의 표면에 형성되는 캡핑층(130)의 두께에 비해 매우 작은 두께를 가지는 캡핑막이 형성될 수 있다. 경우에 따라, 상기 캡핑층(130) 중 포토레지스트 패턴(120P)의 비노광 영역(NR)의 표면 위에 형성되는 부분은 본 발명의 기술적 사상에 의한 패턴 형성 방법을 구현하는 데 있어서 무시할만한 두께를 가질 수 있다.
일부 실시예들에서, 도 4d에 예시한 바와 같이 캡핑층(130)이 형성된 후, 캡핑 조성물 중 캡핑층(130) 형성을 위해 반응하지 않은 잔류물은 세정액을 이용하여 제거할 수 있다. 상기 세정액으로서 친수성 용액을 사용할 수 있다. 예를 들면, 상기 세정액으로서 물 또는 알코올을 사용할 수 있으나, 이에 한정되는 것은 아니다.
다른 일부 실시예들에서, 상기 캡핑 조성물의 잔류물 제거는 도 3의 공정 10E 및 도 4e를 참조하여 후술하는 바와 같은 산 확산 공정이 이루어진 후 수행될 수 있다.
도 3 및 도 4e를 참조하면, 공정 30E에서, 포토레지스트 패턴(120P)의 노광 에지 영역(ER)으로부터 비노광 영역(NR) 내로 산을 확산시켜 상기 포토레지스트 패턴(120P) 중 상기 제1 개구(H1) 주위에 제2 현상액에 대한 불용성 영역(INS)을 형성한다.
상기 제2 현상액은 네가티브 톤 현상액으로 이루어질 수 있다. 예를 들면, 상기 제2 현상액은 nBA, PGME, PGMEA, GBL, IPA 등과 같은 유기 용매로 이루어질 수 있다.
상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)으로부터 비노광 영역(NR) 내로 산을 확산시키기 위하여, 상기 캡핑층(130)이 형성된 결과물을 열처리할 수 있다. 상기 열처리는 약 30 ∼ 200 ℃의 온도하에서 약 3 ∼ 300 초 동안 수행될 수 있다. 예를 들면, 상기 열처리는 약 80 ∼ 150 ℃의 온도하에서 약 40 ∼ 100 초 동안 수행될 수 있다.
상기 캡핑층(130)을 열처리함으로써, 상기 캡핑층(130) 내에 있는 TAG로부터 산이 발생될 수 있다. 상기 캡핑층(130)에 포함된 산, 또는 상기 캡핑층(130) 내의 TAG로부터 발생된 산이 비노광 영역(NR) 내로 확산되어 상기 비노광 영역(NR) 중 일부 영역에서는 상기 노광 에지 영역(ER)으로부터 확산되어 온 산에 의해 산 분해성 보호기가 탈보호되고, 그 결과 극성이 변화되어 네가티브 톤 현상액에 의해 현상되지 않는 불용성 영역(INS)으로 변화될 수 있다. 또한, 상기 열처리에 의해 캡핑층(130)에서 발생된 산에 의해 상기 캡핑층(130)에 함유된 폴리머들의 화학 반응이 이루어질 수 있으며, 이에 따라 상기 캡핑층(130)이 경화될 수 있다.
상기 열처리시 산의 확산 거리를 제어함으로써 상기 불용성 영역(INS)의 폭(W)을 결정할 수 있다. 이를 위하여, 상기 열처리시의 온도 및 시간 중 적어도 하나를 제어할 수 있다. 일 예에서, 열처리 온도가 일정한 경우, 열처리 시간이 증가함에 따라 상기 불용성 영역(INS)의 폭(W)이 증가할 수 있다. 다른 예에서, 상기 열처리 시간이 일정한 경우, 열처리 온도가 증가함에 따라 상기 불용성 영역(INS)의 폭(W)이 증가할 수 있다. 따라서, 열처리 온도 및 열처리 시간 중 적어도 하나를 제어함으로써 상기 불용성 영역(INS)의 폭(W)을 조절할 수 있다.
또한, 포토레지스트 패턴(120P)이 PAG를 포함하는 포토레지스트막(120)으로부터 얻어진 경우, 상기 포토레지스트 패턴(120P)의 노광 에지 영역(ER)에는 PAG로부터 발생된 산을 포함할 수 있다. 따라서, 상기 불용성 영역(INS)을 형성하기 위하여 상기 캡핑층(130)을 얼처리하는 동안, 노광 에지 영역(ER)에 포함되어 있는 산이 상기 캡핑층(130)에 있던 산과 함께 비노광 영역(NR) 내로 확산될 수 있다.
상기 포토레지스트 패턴(120P)의 비노광 영역(NP) 중 불용성 영역(INS)을 제외한 부분은 실질적인 극성 변화가 없으므로, 네가티브 톤 현상액으로 현상 가능한 가용성 영역(SOL)이 될 수 있다.
도 3 및 도 4f를 참조하면, 공정 30F에서, 상기 제2 현상액을 이용하여 상기 포토레지스트 패턴(120P)으로부터 상기 비노광 영역(NP) 중 불용성 영역(INS)을 제외한 영역, 즉 가용성 영역(SOL)을 제거하여 상기 제1 개구(H1)로부터 이격된 제2 개구(H2)를 형성한다.
상기 제2 현상액으로서 네가티브 톤 현상액을 사용함으로써, 상기 포토레지스트 패턴(120P) 내에서 실질적으로 극성 변화가 없는 가용성 영역(SOL)을 선택적으로 제거할 수 있다.
일부 실시예들에서, 상기 제2 개구(H2)를 형성하기 위하여 상기 가용성 영역(SOL)을 제거하는 동안, 상기 캡핑층(130)의 적어도 일부가 함께 제거될 수 있다. 그러나, 도 1의 공정 10D를 참조하여 설명한 바와 같이, 상기 캡핑층(130)을 구성하는 폴리머를 구성하는 일부 반복 단위들의 조성비를 조절함으로써, 상기 캡핑층의 네가티브 톤 현상액을 사용하여 가용성 영역(SOL)을 제거할 때 야기될 수 있는 캡핑층(130)의 네가티브 톤 현상액에 의한 소모량을 결정할 수 있다. 예를 들면, 상기 가용성 영역(SOL)을 제거한 후, 도 4f에 예시한 바와 같이 상기 제1 개구(H1) 내에 캡핑층(130)의 적어도 일부가 남아 있도록 하기 위하여, 상기 캡핑층(130) 내에 포함되는 피롤리디논 모노머 유니트 (P)의 카프롤락탐 모노머 유니트(C)에 대한 조성비(P:C)를 약 7:3 또는 그 이상으로 비교적 크게 조절할 수 있다. 다른 일부 실시예들에서, 상기 가용성 영역(SOL)을 제거한 후, 상기 캡핑층(130)은 제거되지 않고 남아 있을 수 있다.
도 3 및 도 4g를 참조하면, 공정 30G에서, 상기 불용성 영역(INS) 및 캡핑층(130)을 식각 마스크로 이용하여 상기 피식각막(112)을 식각하여 미세 패턴(112P)을 형성한다.
도 6a 및 도 6b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 단면도로서, 도 4a 내지 도 4g를 참조하여 설명한 실시예의 변형예이다.
도 6a를 참조하면, 도 4a 내지 도 4e를 참조하여 설명한 일련의 공정들을 수행하여 도 4e에 예시한 바와 같이 불용성 영역(INS)을 형성한 후, 도 4f를 참조하여 설명한 바와 같이 제2 현상액을 이용하여 상기 포토레지스트 패턴(120P)으로부터 가용성 영역(SOL)을 제거하여 상기 제1 개구(H1)로부터 이격된 제2 개구(H2)를 형성한다.
단, 본 예에서는 상기 가용성 영역(SOL)을 제거하는 동안 상기 제2 현상액에 의해 상기 캡핑층(130)도 함께 제거되어 불용성 영역(INS) 중 상기 제1 개구(H1)의 내부 측벽(HS)이 다시 노출되고, 피식각막(112) 위에는 포토레지스트 패턴(120P) 중 불용성 영역(INS)만 남게 된다.
상기 제2 현상액을 이용하여 상기 가용성 영역(SOL)을 제거하는 동안 상기 캡핑층(130)도 함께 제거될 수 있도록 하기 위하여, 캡핑층(130)에 포함되는 폴리머를 구성하는 일부 반복 단위들의 조성비를 조절할 수 있다. 예를 들면, 상기 캡핑층(130) 내에 포함되는 피롤리디논 모노머 유니트 (P)의 카프롤락탐 모노머 유니트(C)에 대한 조성비(P:C)를 약 5:5 또는 그 이하로 비교적 작게 조절할 수 있다.
도 6b를 참조하면, 상기 불용성 영역(INS)을 식각 마스크로 이용하여 상기 피식각막(112)을 식각하여 미세 패턴(112Q)을 형성한다.
도 7a 내지 도 7d는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 설명하기 위한 단면도로서, 도 4a 내지 도 4g를 참조하여 설명한 실시예의 변형예이다.
도 7a를 참조하면, 도 4a 내지 도 4f를 참조하여 설명한 일련의 공정들을 수행하여, 도 4f에 예시한 바와 같이 불용성 영역(INS)의 측벽을 노출시키는 제2 개구(H2)를 형성한 후, 상기 제2 개구(H2)가 형성된 결과물을 부가 캡핑 조성물(160)로 덮어, 상기 불용성 영역(INS)의 표면이 상기 부가 캡핑 조성물(160)과 접촉하도록 한다.
상기 부가 캡핑 조성물(160)은 부가 캡핑 폴리머 및 유기 용매를 포함할 수 있다.
상기 부가 캡핑 폴리머는 상기 유기 용매에 용해되어 균일한 용액을 형성할 수 있는 것으로서, 그 종류가 특별히 제한되는 것은 아니다. 상기 부가 캡핑 폴리머는 상기 불용성 영역(INS)을 구성하는 폴리머와 동일한 모노머 또는 동일한 반복 단위를 포함할 수 있다. 일부 실시예들에서, 상기 부가 캡핑 폴리머는 히드록시 기, 카르복실 기, 락톤 기 등과 같은 친수성 기를 보호하는 산 분해성 기를 포함할 수 있다. 예를 들면, 상기 부가 캡핑 폴리머는 노볼락 수지, 하이드록시 스티렌계 수지, 또는 아크릴산 에스테르 수지 등으로 이루어질 수 있다. 상기 산 분해성 기는 에스테르기 또는 아세탈 기를 포함할 수 있다.
상기 부가 캡핑 조성물(160)은 상기 유기 용매에 대한 가용성 작용기(solubility site)를 포함할 수 있다. 상기 부가 캡핑 조성물(160)은 질소 원자를 함유하는 폴리머를 포함할 수 있다. 상기 부가 캡핑 조성물(160)은 탄소, 질소 및 수소를 함유하는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 상기 캡핑 조성물은 피롤리돈(pyrrolidone)을 함유하는 화합물 또는 이미다졸(imidazole)을 함유하는 고분자 유기 화합물을 포함할 수 있다.
상기 부가 캡핑 조성물(160)은 가용성 사이트(solubility site) 및 부착 사이트(attachment site)의 두 가지 작용기를 모두 포함할 수 있다. 예를 들어, 상기 부가 캡핑 조성물(160)은 폴리하이드록시 스티렌(polyhydroxy styrene: PHS) 모노머 유니트 또는 폴리스티렌(polystyrene: PS) 모노머 유니트를 갖는 폴리머들을 포함할 수 있다.
상기 부가 캡핑 조성물(160)은 후속 공정에서 노광 및 현상 공정을 거치지 않는 것으로서, 산 또는 산 발생제를 포함하지 않을 수 있다.
상기 불용성 영역(INS)은 염기성 수용액, 예를 들면 TMAH 수용액에 대하여는 비교적 높은 용해도를 가지고, 유기 용매에 대하여는 거의 용해되지 않는다. 따라서, 상기 부가 캡핑 조성물(160)이 유기 용매를 포함하고 있더라도 상기 부가 캡핑 조성물(160)이 코팅되어 있는 동안 상기 불용성 영역(INS)이 상기 부가 캡핑 조성물(160) 내의 유기 용매에 의해 용해되는 것이 억제될 수 있다.
도 7b를 참조하면, 부가 캡핑 조성물(160)로 덮여 있는 불용성 영역(INS)을 열처리하여 불용성 영역(INS)의 표면에 부가 캡핑층(162)을 형성한다.
보다 상세히 설명하면, 상기 부가 캡핑 조성물(160)을 열처리하면, 상기 불용성 영역(INS)과 상기 부가 캡핑 조성물(160)과의 사이의 계면에서, 상기 불용성 영역(INS)의 표면에 존재하는 산(H+)들이 촉매로 작용하는 화학 반응이 일어날 수 있다. 상기 불용성 영역(INS)에는 캡핑층(130)으로부터 확산되어 온 산들이 존재하기 때문에, 부가 캡핑 조성물(160)에 포함된 폴리머는 불용성 영역(INS)의 노출 표면에 부착되어 상기 부가 캡핑층(162)이 형성될 수 있다.
즉, 상기 열처리에 의해 불용성 영역(INS)에 존재하는 산(H+)들이 상기 부가 캡핑 조성물(160)의 내부로 확산될 수 있다. 이와 같이 확산된 산(H+)들은 상기 부가 캡핑 조성물(160)에 포함되어 있는 폴리머들을 탈보호시키고, 상기 탈보호된 폴리머들과 이온 결합을 형성할 수 있다. 따라서, 불용성 영역(INS)으로부터 확산되어 온 산(H+)들과 상기 부가 캡핑 조성물(160)과의 화학 반응에 의해 상기 불용성 영역(INS) 중 부가 캡핑 조성물(160)에 접해 있는 표면들 위에 부가 캡핑층162)이 형성될 수 있다.
상기 부가 캡핑 조성물(160)이 탄소, 질소 및 수소를 함유하는 고분자 유기 화합물, 예를 들어 피롤리돈 또는 이미다졸을 함유하는 고분자 유기 화합물을 포함하는 경우, 상기 불용성 영역(INS)의 표면에 노출되어 있는 수소 원자와, 상기 부가 캡핑 조성물(160)을 구성하는 질소 원자와의 이온 결합에 의해 상기 불용성 영역(INS)의 표면에 부가 캡핑층(162)이 형성될 수 있다.
반면, 상기 캡핑층(130) 내에서는 이미 폴리머들의 화학 반응이 이루어진 상태이므로, 상기 캡핑층(130)의 표면에는 상기 부가 캡핑층(162)이 거의 형성되지 않을 수 있다.
도 7c를 참조하면, 부가 캡핑층(162) 위에 남아 있는 부가 캡핑 조성물(160)의 잔류물을 제거한다.
일부 실시예들에서, 상기 부가 캡핑 조성물(160)의 잔류물을 제거하기 위하여, 유기 용매로 이루어지는 현상액을 사용할 수 있다.
상기 부가 캡핑 조성물(160)이 상기 불용성 영역(INS)을 구성하는 폴리머와 동일한 종류의 폴리머를 포함하는 경우, 유기 용매를 이용하여 상기 부가 캡핑 조성물(160)의 잔류물을 제거할 때, 상기 부가 캡핑층(162)이 유기 용매에 의해 소모되거나 식각되지 않을 수 있다. 즉, 상기 부가 캡핑 조성물(160)이 하이드록시 기, 카르복실 기, 락톤 기 등의 친수성 기를 보호하는 산 분해성 기를 갖는 폴리머들을 포함하는 경우, 도 7b를 참조하여 설명한 열처리 공정시 부가 캡핑 조성물(160)로 확산된 산(H+)들은 상기 부가 캡핑 조성물(160)을 구성하는 폴리머들을 탈보호시키고, 상기 폴리머들의 산 분해성 기가 친수성 기로 치환되는 탈보호 반응에 의해, 상기 불용성 영역(INS)의 표면에 부착된 부가 캡핑층(162)은 염기성 수용액에 대한 용해도가 증가하는 반면, 유기 용매를 함유하는 현상액에 대한 용해도는 감소될 수 있다. 따라서, 유기 용매를 이용한 현상 공정시 상기 부가 캡핑층(162)이 용해되지 않고 그대로 남아 있을 수 있다. 반면, 부가 캡핑 조성물(160) 중 산(H+)들과 반응하지 않고 그대로 남아 있는 부분은 유기 용매에 가용성인 폴리머들을 포함하고 있으므로, 유기 용매를 함유하는 현상액에 용해되어 제거될 수 있다. 따라서, 유기 용매를 함유하는 현상액을 이용하여 상기 부가 캡핑 조성물(160)의 잔류물을 제거한 후, 불용성 영역(INS)의 표면은 부가 캡핑층(162)으로 덮여 있게 된다.
상기 부가 캡핑층(162)이 형성됨으로써, 상기 제1 개구(H1)로부터 이격된 제2 개구(H2)(도 7a 참조)의 폭이 감소하여 상기 부가 캡핑층(162)에 의해 폭이 제한되는 제3 개구(H3)가 형성된다.
도 7d를 참조하면, 상기 불용성 영역(INS), 캡핑층(130), 및 부가 캡핑층(162)을 식각 마스크로 이용하여 상기 피식각막(112)을 식각하여 미세 패턴(112R)을 형성한다.
도 7a 내지 도 7d를 참조하여 설명한 패턴 형성 방법에 따르면, 캡핑층(130) 외에 부가 캡핑층(162)을 더 형성함으로써, 제1 개구(H1)로부터 이격된 제2 개구(H2)(도 7a 참조)의 폭이 감소하여 상기 부가 캡핑층(162)에 의해 폭이 제한되는 미세한 사이즈의 제3 개구(H3)를 형성할 수 있다. 이와 같이, 부가 캡핑층(162)을 이용하여 축소된 폭을 가지는 제3 폭(H3)을 구현함으로써, 불용성 영역(INS)에 의해 결정되는 패턴의 임계 치수를 감소시켜 미세 패턴을 구현할 수 있다.
도 8a 내지 도 14b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 라인 앤드 스페이스 (line and space) 패턴을 형성하는 방법을 설명하기 위한 도면들로서, 도 8a, 도 9a, ..., 및 도 14a는 각각 패턴 형성 방법을 공정 순서에 따라 도시한 평면도이고, 도 8b, 도 9b, ..., 및 도 14b는 도 8a, 도 9a, ..., 및 도 14a의 B - B' 선 단면도이다. 도 8a 내지 도 14b에 있어서, 도 4a 내지 도 7d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 8a 및 도 8b를 참조하면, 기판(110) 위에 피식각막(112) 및 하드마스크층(214)을 차례로 형성한다. 그리고, 상기 하드마스크층(214) 위에 반사방지막(216) 및 포토레지스트막(120)를 차례로 형성한 후, 복수의 차광 영역 및 복수의 투광 영역을 가지는 포토마스크(PM)를 상기 기판(110)상의 소정의 위치에 얼라인하고, 상기 포토마스크(PM)의 복수의 투광 영역을 통해 상기 포토레지스트막(120)을 소정의 도즈(D1)으로 노광한다. 상기 노광에 의해, 상기 포토레지스트막(120)에 포지티브 톤 현상액에 의해 제거될 수 있을 정도로 극성 변화가 충분한 주 노광 영역(120M), 극성 변화가 없는 비노광 영역(120N), 및 상기 주 노광 영역(120M)과 비노광 영역(120N) 사이에 배치되고 상기 주 노광 영역(120M)으로부터 상기 비노광 영역(120N)에 가까워짐에 따라 극성 변화량이 점차 감소하는 노광 에지 영역(120E)을 형성한다.
상기 주 노광 영역(120M), 비노광 영역(120N), 및 노광 에지 영역(120E)은 도 4b를 참조하여 주 노광 영역(MR), 비노광 영역(NR), 및 노광 에지 영역(ER)에 대하여 설명한 바와 같다.
상기 하드마스크층(214)은 피식각막(112)의 종류에 따라 다양한 막질로 이루어질 수 있다. 예를 들면, 상기 하드마스크층(214)은 산화막, 질화막, SiCN 막, 폴리실리콘막, ACL (amorphous carbon layer), 또는 SOH (spin-on hardmask) 재료와 같은 탄소 함유막으로 이루어질 수 있다. 상기 SOH 재료로 이루어지는 탄소 함유막은 그 총 중량을 기준으로 약 85 ∼ 99 중량%의 비교적 높은 탄소 함량을 가지는 유기 화합물로 이루어질 수 있다. 상기 유기 화합물은 페닐, 벤젠, 또는 나프탈렌과 같은 방향족 환을 포함하는 탄화수소 화합물 또는 그 유도체로 이루어질 수 있다.
상기 반사방지막(216)은 무기 반사방지막, 유기 반사방지막, 또는 이들의 조합으로 이루어질 수 있다.
상기 포토마스크(PM)는 투명 기판(142)과, 상기 투명 기판(142) 위에 형성된 복수의 차광 패턴(144)을 포함한다. 상기 투명 기판(142)은 석영으로 이루어질 수 있다. 상기 복수의 차광 패턴(144)은 Cr으로 이루어질 수 있다. 상기 복수의 차광 패턴(144)은 서로 평행하게 배치된 라인 패턴으로 이루어질 수 있다.
상기 노광 공정에서는 다양한 노광 파장을 가지는 조사선을 이용할 수 있다. 예를 들면, 상기 노광 공정은 i-line (365 nm), 248　nm, 193 nm, EUV (13.5 nm), 또는 157 nm의 노광 파장을 이용하여 행해질 수 있다. 일부 실시예들에서, 193 nm의 노광 파장을 이용하는 경우, 액침 리소그래피 (immersion lithography) 공정이 이용될 수도 있다. 액침 리소그래피 공정을 이용하는 경우, 액침액과 상기 포토레지스트막(130)간의 직접적인 접촉을 방지하고 상기 포토레지스트막(130)의 성분들이 액침액으로 침출되지 않도록 하기 위하여, 상기 노광 공정 전에, 상기 포토레지스트막(120)을 덮는 탑코트층(topcoat layer) (도시 생략)을 더 형성할 수 있다. 다른 일부 실시예들에서, 액침 리소그래피 공정을 이용하는 경우에도 상기 포토레지스트막(120)에 불소 함유 첨가물이 포함되도록 함으로써, 상기 탑코트층을 생략할 수도 있다.
상기 도즈(D1)는 상기 노광 공정을 통해 포토레지스트막(120)에 형성하고자 하는 주 노광 영역(120M)의 폭(WM)에 따라 설정될 수 있다. 형성하고자 하는 주 노광 영역(120M)의 폭(WM)이 작을수록 상기 도즈(D1)의 설정치는 작아질 수 있다. 그리고, 상기 주 노광 영역(120M)의 폭(WM)이 클수록 상기 도즈(D1)의 설정치는 커질 수 있다.
도 9a 및 도 9b를 참조하면, 제1 현상액을 이용하여 포토레지스트막(120)을 현상하여 주 노광 영역(120M)을 제거한다. 그 결과, 노광 에지 영역(120E)을 노출시키는 내부 측벽을 가지는 제1 개구(LH1)가 형성된 포토레지스트 패턴(120L)이 형성될 수 있다.
상기 포토레지스트 패턴(120L) 및 제1 개구(LH1)는 각각 라인 형상을 가질 수 있다. 본 예에서는 상기 포토레지스트 패턴(120L) 및 제1 개구(LH1)가 각각 길이 방향을 따라 일정한 폭(WL)을 가지는 직선 형상의 평면 구조를 가지는 것으로 예시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 상기 포토레지스트 패턴(120L) 및 제1 개구(LH1)는 각각 곡선형, 지그재그형 등 다양한 형상을 가질 수 있으며, 길이 방향을 따라 가변적인 폭을 가질 수 있다.
상기 제1 현상액은 도 3의 공정 30C 및 도 4c를 참조하여 설명한 바와 같은 포지티브 톤 현상액으로 이루어질 수 있다.
상기 포토레지스트 패턴(120L)이 형성된 후, 상기 제1 개구(LH1)를 통하여 반사방지막(216)이 노출될 수 있다.
도 10a 및 도 10b를 참조하면, 도 3의 공정 30D 및 도 4d를 참조하여 설명한 바와 유사하게, 노광 에지 영역(120E)이 노출된 제1 개구(LH1)의 내부 측벽을 덮는 캡핑층(130)을 형성한다.
상기 캡핑층(130)이 형성됨으로써, 상기 제1 개구(LH1)의 노출되는 폭(WH1)이 감소된다.
도 11a 및 도 11b를 참조하면, 도 3의 공정 30E 및 도 4e를 참조하여 설명한 바와 유사하게, 포토레지스트 패턴(120L)의 노광 에지 영역(120E)으로부터 비노광 영역(120N) 내로 산을 확산시켜 상기 포토레지스트 패턴(120L) 중 상기 제1 개구(LH1) 주위에 제2 현상액에 대한 불용성 영역(120I)을 형성한다.
도 12a 및 도 12b를 참조하면, 도 3의 공정 30F 및 도 4f를 참조하여 설명한 바와 유사하게, 네가티브 톤 현상액으로 이루어지는 제2 현상액을 이용하여 포토레지스트 패턴(120L)으로부터 상기 비노광 영역(120N) 중 불용성 영역(120I)을 제외한 영역을 제거하여 제1 개구(LH1)로부터 이격된 제2 개구(LH2)를 형성한다.
일부 실시예들에서, 상기 제2 개구(LH2)의 폭(WH2)은 상기 제1 개구(LH1)의 폭(WH1)과 동일한 크기를 가질 수 있다. 다른 일부 실시예들에서, 제1 개구(LH1)의 폭(WH1) 및 제2 개구(LH2)의 폭(WH2)은 서로 다른 크기를 가질 수 있다.
도 13a 및 도 13b를 참조하면, 도 3의 공정 30G 및 도 4g를 참조하여 설명한 바와 유사하게, 상기 불용성 영역(120I) 및 캡핑층(130)을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴(214LP)을 형성한다.
도 14a 및 도 14b를 참조하면, 하드마스크 패턴(214LP) (도 13a 및 도 13b 참조) 위의 불필요한 막들을 제거한 후 상기 하드마스크 패턴(214LP)을 식각 마스크로 이용하여 피식각막(112)을 식각하여, 상호 이격된 복수의 스페이스(112S1, 112S2)를 한정하는 미세한 라인 패턴(112LP)을 형성한다.
그 후, 필요에 따라 라인 패턴(112LP) 위에 남아 있는 하드마스크 패턴(214LP)을 제거하고 원하는 소자 형성 공정을 수행할 수 있다.
도 8a 내지 도 14b를 참조하여 설명한 패턴 형성 방법의 변형예로서, 도 6a 및 도 6b를 참조하여 설명한 바와 유사한 공정을 이용하여 패턴을 형성할 수 있다.
예를 들면, 도 12a 및 도 12b를 참조하여 설명한 바와 같이 불용성 영역(120I)을 형성한 후, 캡핑층(130)을 제거하고, 상기 불용성 영역(120I)을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴(214LP)(도 13b 참조)보다 더 작은 폭을 가지는 하드마스크 패턴을 형성한 후, 상기 하드마스크 패턴을 식각마스크로 이용하여 피식각막(112)을 식각하여 상기 복수의 라인 패턴(112LP) (도 14b 참조)보다 더 작은 폭을 가지는 복수의 라인 패턴을 형성할 수 있다.
도 8a 내지 도 14b를 참조하여 설명한 패턴 형성 방법의 다른 변형예로서, 도 7a 내지 도 7d를 참조하여 설명한 바와 유사한 공정을 이용하여 패턴을 형성할 수 있다.
예를 들면, 도 12a 및 도 12b를 참조하여 설명한 바와 같이 불용성 영역(120I)을 형성한 후, 불용성 영역(120I) 위에 도 7a 내지 도 7c를 참조하여 설명한 부가 캡핑층(162)과 유사한 부가 캡핑층을 형성하고, 상기 불용성 영역(120I), 캡핑층(130), 및 상기 부가 캡핑층을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴(214LP)(도 13b 참조)보다 더 큰 폭을 가지는 하드마스크 패턴을 형성한 후, 상기 하드마스크 패턴을 식각마스크로 이용하여 피식각막(112)을 식각하여 상기 복수의 라인 패턴(112LP) (도 14b 참조)보다 더 큰 폭을 가지는 복수의 라인 패턴을 형성할 수 있다.
도 15a 내지 도 21b는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀(hole) 패턴을 형성하는 방법을 설명하기 위한 도면들로서, 도 15a, 도 16a, ..., 및 도 21a는 패턴 형성 방법을 공정 순서에 따라 도시한 평면도이고, 도 15b, 도 16b, ..., 및 도 21b는 도 15a, 도 16a, ..., 및 도 21a의 B - B' 선 단면도이다. 도 15a 내지 도 21b에 있어서, 도 4a 내지 도 14b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 15a 및 도 15b를 참조하면, 기판(110) 위에 피식각막(112) 및 하드마스크층(214)을 차례로 형성한다. 그리고, 상기 하드마스크층(214) 위에 반사방지막(216) 및 포토레지스트막(320)를 차례로 형성한다.
상기 포토레지스트막(320)은 도 3의 공정 30A 및 도 4a를 참조하여 포토레지스트막(120)에 대하여 설명한 바와 같다.
그 후, 복수의 차광 영역 및 복수의 투광 영역을 가지는 포토마스크(PM)를 이용하여 상기 포토레지스트막(320)을 소정의 도즈(D2)로 노광하여, 포지티브 톤 현상액에 의해 제거될 수 있을 정도로 극성 변화가 충분한 주 노광 영역(320M), 극성 변화가 없는 비노광 영역(320N), 및 상기 주 노광 영역(320M)과 비노광 영역(320N) 사이에 배치되고 상기 주 노광 영역(320M)으로부터 상기 비노광 영역(320N)에 가까워짐에 따라 극성 변화량이 점차 감소하는 노광 에지 영역(320E)을 형성한다.
상기 주 노광 영역(320M), 비노광 영역(320N), 및 노광 에지 영역(320E)은 도 4b를 참조하여 주 노광 영역(MR), 비노광 영역(NR), 및 노광 에지 영역(ER)에 대하여 설명한 바와 같다.
상기 포토마스크(PM)는 투명 기판(342)과, 상기 투명 기판(342) 위에 형성된 복수의 차광 패턴(344)을 포함한다. 상기 투명 기판(342)은 석영으로 이루어질 수 있다. 상기 복수의 차광 패턴(344)은 Cr으로 이루어질 수 있다. 상기 복수의 차광 패턴(344)에는 투광 영역을 한정하기 위한 복수의 홀이 형성될 수 있다.
상기 포토마스크(PM)를 사용하는 노광 공정에 대한 보다 상세한 사항은 도 8a 및 도 8b를 참조하여 설명한 바를 참조한다. 상기 도즈(D2)는 노광 공정을 통해 포토레지스트막(320)에 형성하고자 하는 주 노광 영역(320M)의 직경(DM)에 따라 설정될 수 있다. 형성하고자 하는 주 노광 영역(320M)의 직경(DM)이 작을수록 상기 도즈(D2)의 설정치는 작아질 수 있다. 그리고, 상기 주 노광 영역(320M)의 직경(DM)이 클수록 상기 도즈(D2)의 설정치는 커질 수 있다.
도 16a 및 도 16b를 참조하면, 포지티브 톤 현상액으로 이루어지는 제1 현상액을 이용하여 포토레지스트막(320)을 현상하여 주 노광 영역(320M)을 제거한다. 그 결과, 노광 에지 영역(320E)을 노출시키는 내부 측벽을 가지는 복수의 제1 개구(CH1)가 형성된 포토레지스트 패턴(320C)이 형성될 수 있다. 상기 복수의 제1 개구(CH1)는 각각 포토레지스트 패턴(320C)을 관통하는 홀(hole) 형상을 가질 수 있다.
본 예에서는 상기 복수의 제1 개구(CH1)가 원 형상의 평면 구조를 가지는 것으로 예시되어 있으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 상기 복수의 제1 개구(CH1)는 각각 타원형, 다각형, 규칙 또는 불규칙한 폐곡선 형상 등 다양한 평면 구조를 가질 수 있다.
상기 포토레지스트 패턴(320C)이 형성된 후, 복수의 제1 개구(CH1)를 통하여 반사방지막(216)이 노출될 수 있다.
도 17a 및 도 17b를 참조하면, 도 3의 공정 30D 및 도 4d를 참조하여 설명한 바와 유사하게, 노광 에지 영역(320E)이 노출된 복수의 제1 개구(CH1)의 내부 측벽을 덮는 캡핑층(130)을 형성한다.
상기 캡핑층(130)이 형성됨으로써, 상기 복수의 제1 개구(CH1) 각각의 노출되는 직경(DH1)이 감소된다.
도 18a 및 도 18b를 참조하면, 도 3의 공정 30E 및 도 4e를 참조하여 설명한 바와 유사하게, 포토레지스트 패턴(320C)의 노광 에지 영역(320E) (도 17b 참조)으로부터 비노광 영역(320N) 내로 산을 확산시켜 상기 포토레지스트 패턴(320C) 중 상기 복수의 제1 개구(CH1) 주위에 각각 제2 현상액에 대한 불용성 영역(320I)을 형성한다.
상기 복수의 제1 개구(CH1) 주위에 각각 형성된 불용성 영역(320I)은 평면에서 볼 때, 도 18a에서 점선(DL)으로 예시한 바와 같이 상호 일체로 연결되어 있는 복수의 환형 (annular) 영역으로 이루어질 수 있다.
도 19a 및 도 19b를 참조하면, 도 3의 공정 30F 및 도 4f를 참조하여 설명한 바와 유사하게, 네가티브 톤 현상액으로 이루어지는 제2 현상액을 이용하여 포토레지스트 패턴(320C)으로부터 상기 비노광 영역(320N) 중 불용성 영역(320I)을 제외한 영역을 제거하여 복수의 제1 개구(CH1)로부터 이격된 복수의 제2 개구(CH2)를 형성한다.
일부 실시예들에서, 상기 복수의 제2 개구(CH2)의 직경(DH2)은 상기 복수의 제1 개구(CH1)의 직경(DH2)과 동일한 크기를 가질 수 있다. 다른 일부 실시예들에서, 상기 복수의 제2 개구(CH2)의 직경(DH2)과 상기 복수의 제1 개구(CH1)의 직경(DH2)은 서로 다른 크기를 가질 수 있다.
도 20a 및 도 20b를 참조하면, 도 3의 공정 30G 및 도 4g를 참조하여 설명한 바와 유사하게, 상기 불용성 영역(320I) 및 캡핑층(130)을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴(214CP)을 형성한다.
도 21a 및 도 21b를 참조하면, 하드마스크 패턴(214CP) 위의 불필요한 막들을 제거한 후 상기 하드마스크 패턴(214CP)을 식각 마스크로 이용하여 피식각막(112)을 식각하여, 상호 이격된 복수의 제1 홀(112H1) 및 복수의 제2 홀(112H2)이 형성된 미세 패턴(112HP)을 형성한다.
그 후, 필요에 따라 미세 패턴(112HP) 위에 남아 있는 하드마스크 패턴(214CP)을 제거하고 원하는 소자 형성 공정을 수행할 수 있다.
도 15a 내지 도 21b를 참조하여 설명한 예시적인 패턴 형성 방법의 변형예로서, 도 6a 및 도 6b를 참조하여 설명한 바와 유사한 공정을 이용하여 패턴을 형성할 수 있다.
예를 들면, 도 18a 및 도 18b를 참조하여 설명한 바와 같이 불용성 영역(320I)을 형성한 후, 캡핑층(130)을 제거하고, 상기 불용성 영역(320I)을 식각 마스크로 이용하여, 도 20a 및 도 20b을 참조하여 설명하는 공정에서와 유사하게 반사방지막(216) 및 하드마스크층(214)을 식각한 후, 상기 하드마스크 패턴을 식각마스크로 이용하여 피식각막(112)을 식각하여, 도 21a 및 도 21b에 예시한 복수의 제1 홀(112H1)보다 더 큰 직경을 가지는 홀이 형성된 미세 패턴을 구현할 수 있다.
도 15a 내지 도 21b를 참조하여 설명한 예시적인 패턴 형성 방법의 다른 변형예로서, 도 7a 내지 도 7d를 참조하여 설명한 바와 유사한 공정을 이용하여 패턴을 형성할 수 있다.
예를 들면, 도 18a 및 도 18b를 참조하여 설명한 바와 같이 불용성 영역(320I)을 형성한 후, 불용성 영역(320I) 위에 도 7a 내지 도 7c를 참조하여 설명한 부가 캡핑층(162)과 유사한 부가 캡핑층을 형성하고, 상기 불용성 영역(320I), 캡핑층(130), 및 상기 부가 캡핑층을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴을 형성하고, 상기 하드마스크 패턴을 식각마스크로 이용하여 피식각막(112)을 식각하여, 도 21a 및 도 21b에 예시한 복수의 제2 홀(112H2)보다 더 작은 직경을 가지는 홀이 형성된 미세 패턴을 구현할 수 있다.
도 15a 내지 도 21b의 실시예에서는 복수의 제1 개구(CH1) (도 16a 및 도 16b 참조) 및 그에 대응하여 형성되는 복수의 제1 홀(112H1) (도 21a 및 도 21b 참조)과, 복수의 제2 개구(CH2) (도 19a 및 도 19b 참조) 및 그에 대응하여 형성되는 복수의 제2 홀(112H2) (도 21a 및 도 21b 참조)이 서로 매트릭스(matrix) 형태로 배열되는 경우를 예시하였다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않는다.
도 22a 내지 도 22d는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀 패턴을 형성하는 방법을 설명하기 위한 평면도들이다. 도 22a 내지 도 22d에 있어서, 도 4a 내지 도 21b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
본 예에서는, 도 15a 내지 도 21b의 실시예에서 예시한 바와 달리, 복수의 제1 개구(CH1) (도 16a 및 도 16b 참조) 및 그에 대응하여 형성되는 복수의 제1 홀(112H1) (도 21a 및 도 21b 참조)이 허니콤(honeycomb) 구조를 이루도록 배열되고, 복수의 제2 개구(CH2) (도 19a 및 도 19b 참조) 및 그에 대응하여 형성되는 복수의 제2 홀(112H2) (도 21a 및 도 21b 참조)도 서로 허니콤 구조를 이루도록 배열됨으로써, 그 결과 피식각막(112)을 식각한 결과 얻어지는 복수의 제1 홀(112H1) 및 복수의 제2 홀(112H2)이 조합하여 매트릭스 형태의 배열을 가지는 경우를 예로 들어 설명한다.
도 22a를 참조하면, 도 15a 내지 도 16b를 참조하여 설명한 바와 유사한 공정에 따라 피식각막(도시 생략) 위에 포토레지스트막(320)에 대하여 노광 공정을 수행한 후, 포지티브 톤 현상 공정을 거쳐 상기 포토레지스트막(320)의 주 노광 영역(320M)을 제거하여, 허니콤 구조를 이루도록 배열된 복수의 제1 개구(HH1)를 한정하는 포토레지스트 패턴(320H)을 형성한다.
상기 포토레지스트 패턴(320H)은 상기 노광 공정시 형성된 노광 에지 영역(320E)과, 비노광 영역(320N)을 포함한다.
도 22b를 참조하면, 도 17a 및 도 17b를 참조하여 설명한 바와 같은 방법으로 노광 에지 영역(320E)이 노출된 복수의 제1 개구(HH1)의 내부 측벽을 덮는 캡핑층(130)을 형성한다.
도 22c를 참조하면, 도 18a 및 도 18b를 참조하여 설명한 바와 같은 방법으로 복수의 제1 개구(HH1)의 주위에 불용성 영역(320I)을 형성하고, 상기 비노광 영역(320N) 중 불용성 영역(320I)을 제외한 영역을 제거하여 복수의 제2 개구(HH2)를 형성한다.
상기 불용성 영역(320I)은 상기 복수의 제1 개구(HH1) 주위에서 복수의 제1 개구(HH1)를 포위하도록 형성되고 상호 일체로 연결되어 있는 복수의 환형 영역 내에 형성될 수 있다. 상기 복수의 제2 개구(HH2)는 서로 인접한 4개의 제1 개구(HH1)에 의해 포위되는 영역에 형성될 수 있다.
도 22d를 참조하면, 도 22c에 예시한 캡핑층(130) 및 불용성 영역(320I)을 식각 마스크로 이용하여 상기 피식각막을 식각하여, 상호 매트릭스 형태로 배열된 복수의 제1 홀(MH1) 및 복수의 제2 홀(MH2)이 형성된 미세 패턴(400)을 형성한다.
상기 복수의 제1 홀(MH1)은 상기 복수의 제1 개구(HH1)가 전사되어 형성될 수 있으며, 상기 복수의 제2 홀(MH2)은 상기 복수의 제2 개구(HH2)가 전사되어 형성될 수 있다.
도 15a 내지 도 22d를 참조하여 설명한 실시예들로부터 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 배치된 복수의 홀들을 포함하는 미세 패턴을 형성할 수 있다.
도 23은 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 형성된 미세 패턴(500)의 평면도이다.
도 23을 참조하면, 미세 패턴(500)에는 복수의 제1 홀(502H) 및 복수의 제2 홀(504H)이 형성되어 있다.
상기 복수의 제1 홀(502H)은 도 15a 내지 도 21b에 예시된 실시예에 따른 복수의 제1 개구(CH1) (도 16a 및 도 16b 참조) 형성 공정과 유사한 공정을 통해 얻어질 수 있다. 그리고, 복수의 제2 홀(504H)은 도 15a 내지 도 21b에 예시된 실시예에 따른 복수의 제2 개구(CH2) (도 19a 및 도 19b 참조) 형성 공정과 유사한 공정을 통해 얻어질 수 있다. 단, 본 예에서는 복수의 제1 개구(CH1) 및 복수의 제2 개구(CH2)의 배치를 변형하여, 도 23에 예시한 바와 같이, 상기 복수의 제1 홀(502H) 및 복수의 제2 홀(504H)이 상호 조합하여 허니콤 구조로 배열되도록 형성할 수 있다.
도 24a 내지 도 24c는 본 발명의 기술적 사상에 의한 또 다른 실시예에 따른 패턴 형성 방법을 이용하여 복수의 홀 패턴을 형성하는 방법을 설명하기 위한 평면도들이다. 도 24a 내지 도 24c에 있어서, 도 4a 내지 도 21b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 24a를 참조하면, 도 4a 내지 도 4f를 참조하여 설명한 일련의 공정들을 수행하여, 도 4f에 예시한 바와 유사하게 피식각막(112) 위에 포토레지스트 패턴의 불용성 영역(INS)과, 개구(H)를 한정하는 캡핑층(130)을 형성한다.
도 24a에는 상기 불용성 영역(INS)이 상호 이격된 복수의 환형 영역 내에 형성되어, 각각 도우넛 형상을 가지도록 형성된 경우를 예시하였다. 이와 같이 도우넛 형상의 복수의 불용성 영역(INS)을 형성하기 위하여, 도4e를 참조하여 설명한 산 확산 공정시 열처리 온도 및 열처리 시간 중 적어도 하나를 조절하여 열처리시의 산의 확산 거리를 제어할 수 있다.
도 24b를 참조하면, 도 7a 내지 도 7c를 참조하여 설명한 바와 유사한 방법으로, 불용성 영역(INS)을 덮는 부가 캡핑층(162)을 형성하여, 서로 인접한 3개의 홀(H)에 의해 포위되는 영역에 각각 자기정렬 개구(HA)을 한정한다.
상기 부가 캡핑층(162)은 평면에서 볼 때, 도 18a에 예시한 바와 같이 상호 일체로 연결되어 있는 복수의 환형 (annular) 영역으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 복수의 개구(H) 및 복수의 자기정렬 개구(HA)를 통해 피식각막(112)이 노출될 수 있다.
도 24c를 참조하면, 도 7d를 참조하여 설명한 바와 유사하게, 도 24a에 예시한 불용성 영역(INS), 도 24b에 예시한 캡핑층(130) 및 부가 캡핑층(162)을 식각 마스크로 이용하여 상기 피식각막(112)을 식각하여, 서로 이격된 복수의 제1 홀(602H) 및 복수의 제2 홀(604H)이 형성된 미세 패턴(600)을 형성한다.
상기 복수의 제1 홀(602H)은 복수의 개구(H)를 통해 피식각막(112)이 식각된 결과 얻어진 것이다. 상기 복수의 제2 홀(604H)은 상기 복수의 자기정렬 개구(HA)를 통해 피식각막(112)이 식각된 결과 얻어진 것이다. 도 24c에서, 복수의 제1 홀(602H) 및 복수의 제2 홀(604H)의 형상이 각각 원형인 것으로 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들면, 상기 복수의 제1 홀(602H) 및 복수의 제2 홀(604H) 형성을 위한 식각 공정시의 공정 조건 등에 따라 다양한 형상의 홀들이 얻어질 수 있다.
도 25는 본 발명의 기술적 사상에 의한 패턴 형성 방법을 이용하여 구현 가능한 집적회로 소자(700)의 예시적인 평면 레이아웃이다. 도 25에 예시한 레이아웃은 반도체 메모리 소자의 메모리 셀 어레이 영역을 구성할 수 있다.
도 25를 참조하면, 집적회로 소자(700)의 메모리 셀 어레이 영역은 복수의 활성 영역(ACT)을 포함한다. 복수의 워드 라인(WL)이 상기 복수의 활성 영역(ACT)을 가로질러 제1 방향 (X 방향)을 따라 상호 평행하게 연장되어 있다. 상기 복수의 워드 라인(WL)은 서로 등간격으로 배치될 수 있다. 상기 복수의 워드 라인(WL) 위에는 복수의 비트 라인(BL)이 상기 제1 방향과 직교하는 제2 방향 (Y 방향)을 따라 상호 평행하게 연장되어 있다.
상기 복수의 비트 라인(BL)은 복수의 다이렉트 콘택(DC)을 통해 상기 복수의 활성 영역(ACT)에 연결되어 있다.
복수의 베리드 콘택 (buried contact)(BC)은 복수의 비트 라인(BL) 중 상호 인접한 2 개의 비트 라인(BL) 사이의 영역으로부터 상기 상호 인접한 2 개의 비트 라인(BL) 중 어느 하나의 비트 라인(BL)의 상부까지 연장되는 콘택 구조물로 구성될 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 제1 방향 (X 방향) 및 제2 방향 (Y 방향)을 따라 일렬로 배열될 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 제2 방향 (Y 방향)을 따라 등간격으로 배치될 수 있다. 상기 복수의 베리드 콘택(BC)은 커패시터의 하부 전극(ST)을 활성 영역(ACT)에 전기적으로 연결시키는 역할을 할 수 있다.
도 1 내지 도 24c를 참조하여 설명한 실시예들에 따른 패턴 형성 방법은 도 25에 예시한 단위 소자들, 예들 들면 복수의 활성 영역(ACT), 복수의 워드 라인(WL), 복수의 비트 라인(BL), 복수의 다이렉트 콘택(DC), 복수의 베리드 콘택(BC), 복수의 하부 전극(ST) 등을 형성하는 데 적용될 수 있다.
도 26a 내지 도 26l은 도 1 내지 도 24c를 참조하여 설명한 패턴 형성 방법을 이용하여 집적회로 소자를 제조하는 방법을 구체적인 예를 들어 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 26a 내지 도 26l에 있어서, 도 4a 내지 도 25에서와 동일한 참조 부호는 동일 부재를 나타내며, 따라서 여기서는 이들에 대한 상세한 설명은 생략한다.
도 26a를 참조하면, 기판(710)에 소자분리막(712)을 형성하여 복수의 활성 영역(710A)을 정의한다.
상기 기판(710)에 대한 보다 상세한 사항은 도 3의 공정 30A 및 도 4a를 참조하여 기판(110)에 대하여 설명한 바와 같다.
상기 복수의 활성 영역(710A)은 도 25에 예시한 활성 영역(ACT)과 같이 각각 단축 및 장축을 가지는 비교적 긴 아일랜드 형상을 가질 수 있다. 상기 복수의 활성 영역(710A)을 정의하기 위하여 도 1 내지 도 24c를 참조하여 설명한 실시예들에 따른 패턴 형성 방법들 중 적어도 하나의 방법을 이용할 수 있다.
상기 소자분리막(712)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 소자분리막(712)은 1 종류의 절연막으로 이루어지는 단일층, 또는 적어도 3 종류의 절연막들의 조합으로 이루어지는 다중층으로 구성될 수 있다.
상기 기판(710)에 복수의 워드 라인 트렌치(도시 생략)를 형성한다. 상기 복수의 워드 라인 트렌치는 도 25의 X 방향을 따라 상호 평행하게 연장되며, 각각 복수의 활성 영역(710A)을 가로지르는 라인 형상을 가질 수 있다. 상기 복수의 워드 라인 트렌치의 내부에 복수의 게이트 유전막, 복수의 워드 라인(WL)(도 25 참조), 및 복수의 매몰 절연막을 차례로 형성한다.
일부 실시예들에서, 상기 워드 라인(WL)을 형성한 후, 상기 워드 라인(WL)의 양측에서 상기 기판(710)에 불순물 이온을 주입하여 복수의 활성 영역(710A)의 상면에 소스/드레인 영역을 형성할 수 있다. 다른 일부 실시예들에서, 상기 복수의 워드 라인(WL)을 형성하기 전에 소스/드레인 영역을 형성하기 위한 불순물 이온 주입 공정이 수행될 수 있다.
상기 기판(710) 상에 제1 절연막(720) 및 제2 절연막(722)을 차례로 형성한다. 상기 제1 절연막(720)은 산화막으로 이루어지고 제2 절연막(722)은 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 26b를 참조하면, 기판(710)상에 제1 도전층(726)을 형성한다.
상기 제1 도전층(726)은 도핑된 폴리실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 26c를 참조하면, 도 15a 및 도 15b를 참조하여 설명한 바와 유사한 방법으로, 제1 도전층(726) 위에 하드마스크층(214), 반사방지막(216), 및 포토레지스트막(320)을 형성하고, 상기 포토레지스트막(320)의 일부 영역을 노광하여, 주 노광 영역(320M), 비노광 영역(320N), 및 노광 에지 영역(320E)을 형성한다.
도 26d를 참조하면, 도 16a 및 도 16b를 참조하여 설명한 바와 유사한 방법으로 포지티브 톤 현상액으로 이루어지는 제1 현상액을 이용하여 포토레지스트막(320)을 현상하여 주 노광 영역(320M)을 제거한 후, 도 17a 및 도 17b를 참조하여 설명한 바와 같은 방법으로 제1 개구(CH1)를 한정하는 캡핑층(130)을 형성한다.
이어서, 도 18a 및 도 18b를 참조하여 설명한 바와 같은 방법으로 불용성 영역(320I)을 형성한다. 그 후, 도 19a 및 도 19b를 참조하여 설명한 바와 같은 방법으로 네가티브 톤 현상액으로 이루어지는 제2 현상액을 이용하여 비노광 영역(320N) 중 불용성 영역(320I)을 제외한 영역을 제거한다.
도 26e를 참조하면, 도 20a 및 도 20b를 참조하여 설명한 바와 유사한 방법으로, 캡핑층(130) 및 불용성 영역(320I)을 식각 마스크로 이용하여 반사방지막(216) 및 하드마스크층(214)을 식각하여, 하드마스크 패턴(214CP)을 형성한다.
도 26f를 참조하면, 하드마스크 패턴(214CP) 위의 불필요한 막들을 제거한 후, 상기 하드마스크 패턴(214CP)을 식각 마스크로 이용하여 제1 도전층(726)을 식각하고 그 결과 노출되는 기판(710)의 일부 및 소자분리막(712)의 일부를 식각하여, 기판(710)의 활성 영역(710A)을 노출시키는 다이렉트 콘택홀(DCH)을 형성한다.
도 26g를 참조하면, 하드마스크 패턴(214CP)(도 26f 참조)을 제거한 후, 상기 다이렉트 콘택홀(DCH)의 내부 및 상기 제1 도전층(726)의 상부에 상기 다이렉트 콘택홀(DCH)을 채우기에 충분한 두께의 제2 도전층을 형성하고, 상기 제2 도전층이 상기 다이렉트 콘택홀(DCH) 내부에만 남도록 상기 제2 도전층을 에치백하여, 상기 다이렉트 콘택홀(DCH) 내부에 남아 있는 제2 도전층으로 이루어지는 다이렉트 콘택(DC)을 형성한다.
상기 다이렉트 콘택(DC)은 도핑된 폴리실리콘으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 26h를 참조하면, 제1 도전층(726) 및 다이렉트 콘택(DC)의 상부에 제3 도전층(732), 제4 도전층(734) 및 절연 캡핑층(736)을 차례로 형성한다.
상기 제3 도전층(732) 및 제4 도전층(734)은 각각 TiN, TiSiN, W, 텅스텐 실리사이드, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제3 도전층(732)은 TiSiN을 포함하고, 상기 제4 도전층(734)은 W을 포함할 수 있다.
상기 절연 캡핑층(736)은 실리콘 질화막으로 이루어질 수 있다.
도 26i를 참조하면, 포토리소그래피 공정을 이용하여 절연 캡핑층(736)을 패터닝하여 절연 캡핑 패턴(736P)을 형성하고, 상기 절연 캡핑 패턴(736P)을 식각 마스크로 이용하여 하부 구조물 중 일부를 식각하여 복수의 비트 라인(760)을 형성한다.
일부 실시예들에서, 상기 절연 캡핑 패턴(736P)을 형성하기 위하여 도 1 내지 도 14b를 참조하여 설명한 패턴 형성 방법들 중 어느 하나의 방법을 이용할 수 있다.
상기 복수의 비트 라인(760)을 형성하기 위하여, 상기 절연 캡핑 패턴(736P)을 식각 마스크로 이용하여 제4 도전층(734), 제3 도전층(732), 제1 도전층(726) 및 다이렉트 콘택(DC)의 일부를 차례로 식각하여, 제1 도전 패턴(726P), 제3 도전 패턴(732P) 및 제4 도전 패턴(734P)으로 이루어지는 복수의 비트 라인(760)을 형성한다. 상기 복수의 비트 라인(760)은 다이렉트 콘택(DC)을 통해 기판(710)의 활성 영역(710A)에 연결될 수 있다.
도 26j를 참조하면, 복수의 비트 라인(760)이 형성된 결과물의 노출된 상면에 절연 라이너(756)를 형성한다.
상기 절연 라이너(756)는 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
도 26k를 참조하면, 도 26j의 결과물에서 복수의 비트 라인(760) 각각의 사이의 공간에 복수의 베리드 콘택(BC) (도 25 참조)과, 상기 복수의 베리드 콘택(BC)에 연결되는 복수의 도전성 랜딩 패드(LP)를 형성한다.
보다 구체적으로 설명하면, 복수의 비트 라인(760) 각각의 측벽에서 절연 라이너(756)를 덮는 절연 스페이서(S1, S2)를 형성하고, 상기 복수의 비트 라인(760) 각각의 사이의 공간에 베리드 콘택(BC)(도 25 참조)을 형성하기 위한 복수의 홀을 한정하는 복수의 절연 패턴(도 26k의 단면도에서는 보이지 않음)을 형성한 후, 상기 복수의 홀을 통해 기판(710)의 활성 영역(710A)을 노출시키고, 상기 노출된 활성 영역(710A)의 표면에 금속 실리사이드막(761)을 형성한다. 그 후, 상기 복수의 홀 각각의 내부 중 하측 일부에 도전층을 채워 상기 활성 영역(710A)에 각각 연결되는 복수의 베리드 콘택(BC)을 형성한다.
일부 실시예들에서, 상기 금속 실리사이드막(761)은 코발트 실리사이드로 이루어질 수 있다. 그러나, 본 발명의 기술적 사상에 의하면, 상기 금속 실리사이드막(761)은 상기 예시된 물질에 한정되는 것은 아니며, 다양한 종류의 금속 실리사이드 중에서 선택되는 물질로 이루어질 수 있다. 일부 실시예들에서, 상기 복수의 베리드 콘택(BC)은 도핑된 폴리실리콘으로 이루어질 수 있다. 일부 실시예들에서, 상기 금속 실리사이드막(761)은 생략 가능하다.
일부 실시예들에서, 상기 절연 스페이서(S1, S2)는 실리콘 산화막, 실리콘 질화막, 에어, 또는 이들의 조합으로 이루어질 수 있다. 본 예에서는 상기 절연 스페이서(S1, S2)가 2중 층으로 이루어진 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 단일층 또는 삼중층으로 이루어질 수도 있다. 상기 복수의 절연 패턴은 질화막, 산화막, 또는 이들의 조합으로 이루어질 수 있다.
그 후, 상기 복수의 비트 라인(760) 사이의 복수의 홀 내부에서 상기 복수의 베리드 콘택(BC) 위에 금속 실리사이드막(763)을 형성한다. 일부 실시예들에서, 상기 금속 실리사이드막(763)은 코발트 실리사이드로 이루어질 수 있다. 그러나, 본 발명의 기술적 사상에 의하면, 상기 금속 실리사이드막(763)은 상기 예시된 물질에 한정되는 것은 아니며, 다양한 종류의 금속 실리사이드 중에서 선택되는 물질로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 금속 실리사이드막(763)은 생략 가능하다.
그 후, 도전성 배리어막 및 도전층을 형성하고 절연 라이너(756)가 노출되도록 상기 도전성 배리어막 및 도전층을 에치백한다. 그 결과, 상기 도전성 배리어막의 일부 및 상기 도전층의 일부가 상기 금속 실리사이드막(263) 위에서 상기 복수의 홀 내부를 채우면서 상기 복수의 비트 라인(760)을 덮는 도전성 배리어막(764) 및 도전층(766A)의 형태로 남게 된다.
일부 실시예들에서, 상기 도전성 배리어막(764)은 Ti/TiN 적층 구조로 이루어질 수 있다. 일부 실시예들에서, 상기 도전층(766)은 도핑된 폴리실리콘, 금속, 금속 실리사이드, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다.
그 후, 셀 어레이 영역에서, 상기 도전층(766) 위에 상기 도전층(766)의 일부를 노출시키는 마스크 패턴(도시 생략)을 형성한 후, 상기 마스크 패턴을 식각 마스크로 이용하여 도전성 배리어막(764), 도전층(766) 및 그 주위의 절연막들을 식각하여, 상기 도전성 배리어막(764) 및 도전층(766) 중 남은 부분들로 이루어지는 복수의 랜딩 패드(LP)를 형성한다.
상기 복수의 랜딩 패드(LP)는 도 25에 예시한 복수의 베리드 콘택(BC)과 유사하게, 서로 이격되어 있는 복수의 아일랜드형 패턴의 형상을 가질 수 있다.
상기 복수의 랜딩 패드(LP)를 형성하기 위하여 포토리소그래피 공정을 이용할 수 있다. 이 때, 상기 복수의 랜딩 패드(LP)를 형성하기 위하여, 도 15a 내지 도 24c를 참조하여 설명한 패턴 형성 방법들 중 어느 하나의 방법을 이용할 수 있다.
도 26l을 참조하면, 복수의 도전성 랜딩 패드(LP)를 포함하는 결과물의 상부 표면에 절연 박막(780)을 형성한다. 상기 절연 박막(380)은 질화막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
그 후, 상기 절연 박막(780) 위에 절연막을 형성하고, 셀 어레이 영역에서 상기 복수의 도전성 랜딩 패드(LP)에 전기적으로 연결 가능한 복수의 커패시터 하부 전극을 형성하여, 집적회로 소자(700)를 형성할 수 있다. 상기 하부 전극은 도 25의 하부 전극(ST)에 대응할 수 있다.
도 27은 본 발명의 기술적 사상에 의한 패턴 형성 방법에 따라 형성되는 캡핑층의 선택적 형성 위치를 평가한 결과를 나타내는 그래프이다.
도 27의 평가를 위하여, 포토레지스트막에 대한 노광 공정시 노광 광의 도즈량에 따라 얻어진 포토레지스트 패턴의 두께와, 상기 포토레지스트 패턴 위에 형성된 캡핑층의 두께를 측정하였다.
도 27의 결과에서, 포토레지스트 패턴의 상면 위에 형성된 캡핑층의 두께는 약 3 Å 미만인 반면, 포토레지스트 패턴의 측벽에서는 캡핑층 두께가 약 25 Å 이상이었다. 도 27의 결과로부터, 본 발명의 기술적 사상에 의한 방법에 의해 형성되는 캡핑층이 포토레지스트 패턴의 상면에 비해 측벽에서 선택적으로 더 두껍게 형성되는 것을 확인하였다.
도 28은 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 시스템(1000)이다.
시스템(1000)은 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)를 포함한다. 상기 시스템(1000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(1010)는 시스템(1000)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(1020)는 시스템(1000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(1000)은 입/출력 장치(1020)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(1020)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(1030)는 제어기(1010)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(1010)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(1030)는 본 발명의 기술적 사상에 의한 실시예들에 따른 패턴 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1030)는 도 1 내지 도 24c를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 25 내지 도 26l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
인터페이스(1040)는 상기 시스템(1000)과 외부의 다른 장치 사이의 데이터 전송 통로일 수 있다. 제어기(1010), 입/출력 장치(1020), 기억 장치(1030), 및 인터페이스(1040)는 버스(1050)를 통해 서로 통신할 수 있다. 상기 시스템(1000)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 29는 본 발명의 기술적 사상에 의한 집적회로 소자를 포함하는 메모리 카드(1100)이다.
메모리 카드(1100)는 기억 장치(1110) 및 메모리 제어기(1120)를 포함한다.
기억 장치(1110)는 데이터를 저장할 수 있다. 일부 실시예들에서, 상기 기억 장치(1110)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 가질 수 있다. 기억 장치(1110)는 본 발명의 기술적 사상에 의한 실시예들에 따른 패턴 형성 방법 또는 집적회로 소자의 제조 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 기억 장치(1110)는 도 1 내지 도 24c를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 25 내지 도 26l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
메모리 제어기(1120)는 호스트(1130)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(1110)에 저장된 데이터를 읽거나, 기억 장치(1110)의 데이터를 저장할 수 있다. 메모리 제어기(1120)는 본 발명의 기술적 사상에 의한 실시예들에 따른 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다. 예를 들면, 상기 메모리 제어기(1120)는 도 1 내지 도 24c를 참조하여 설명한 패턴 형성 방법들 중 어느 하나, 또는 도 25 내지 도 26l을 참조하여 설명한 집적회로 소자의 제조 방법들 중 어느 하나의 방법에 의해 얻어진 적어도 하나의 집적회로 소자를 포함한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
110: 기판, 112: 피식각막, 120: 포토레지스트막, 130: 캡핑층, 160: 부가 캡핑 조성물, 162: 부가 캡핑층, ER: 노광 에지 영역, INS: 불용성 영역, MR: 주 노광 영역, NR: 비노광 영역.

Claims (20)

  1. 피식각막 위에 상기 피식각막의 제1 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성하는 단계와,
    상기 제1 개구를 한정하는 상기 포토레지스트 패턴의 측벽에 산 소스 (acid source)를 포함하는 캡핑층을 형성하는 단계와,
    상기 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 불용성 영역을 형성하는 단계와,
    상기 포토레지스트 패턴 중 상기 불용성 영역을 사이에 두고 상기 제1 개구와 이격된 가용성 영역을 제거하여 상기 피식각막 중 상기 제1 영역으로부터 이격된 제2 영역을 노출시키는 제2 개구를 형성하는 단계와,
    상기 캡핑층의 적어도 일부를 제거하는 단계와,
    상기 캡핑층의 적어도 일부가 제거된 후, 상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 포토레지스트 패턴은 산분해성 보호기 (acid-labile protecting group)를 가지는 폴리머를 포함하고,
    상기 불용성 영역을 형성하는 단계는 상기 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시켜 상기 포토레지스트 패턴에 포함된 폴리머를 탈보호시키는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 불용성 영역을 형성하는 단계는 상기 캡핑층을 열처리하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 피식각막을 식각하는 단계는 상기 식각 마스크로서 상기 불용성 영역 및 상기 캡핑층을 이용하는 것을 특징으로 하는 패턴 형성 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 캡핑층은 상기 산 소스로서 TAG (thermoacid generator)를 포함하고,
    상기 불용성 영역을 형성하는 단계는
    상기 캡핑층을 열처리하여 상기 캡핑층에 함유된 TAG로부터 산을 발생시키는 단계와,
    상기 TAG로부터 발생된 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시키는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 산의 작용에 의해 극성이 변화될 수 있는 폴리머를 포함하는 조성물을 사용하여 피식각막 위에 포토레지스트막을 형성하는 단계와,
    상기 포토레지스트막에 주 노광 영역, 상기 주노광 영역과 이격된 비노광 영역, 및 상기 주 노광 영역과 비노광 영역 사이에 배치되는 노광 에지 영역이 형성되도록 상기 포토레지스트막을 노광하는 단계와,
    제1 현상액을 이용하여 상기 주 노광 영역을 제거하여 상기 노광 에지 영역을 노출시키는 내부 측벽을 가지는 제1 개구가 형성된 포토레지스트 패턴을 형성하는 단계와,
    상기 노광 에지 영역으로부터 상기 비노광 영역 내로 산을 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 제2 현상액에 대한 불용성 영역을 형성하는 단계와,
    상기 제2 현상액을 이용하여 상기 포토레지스트 패턴으로부터 상기 비노광 영역 중 불용성 영역을 제외한 영역을 제거하여 상기 제1 개구로부터 이격된 제2 개구를 형성하는 단계와,
    상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  13. 제12항에 있어서,
    상기 불용성 영역을 형성하는 단계는
    상기 제1 개구의 내부 측벽을 덮는 산 소스 (acid source) 함유 캡핑층을 형성하는 단계와,
    상기 산 소스로부터 얻어지는 산을 상기 캡핑층으로부터 상기 포토레지스트 패턴의 내부로 확산시키는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  14. 제12항에 있어서,
    상기 불용성 영역을 형성하는 단계는
    상기 포토레지스트 패턴 중 상기 노광 에지 영역 위에 TAG를 포함하는 캡핑층을 형성하는 단계와,
    상기 TAG로부터 발생된 산을 상기 비노광 영역 내로 확산시키는 단계를 포함하는 것을 특징으로 하는 패턴 형성 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 활성 영역을 가지는 기판상에 피식각막을 형성하는 단계와,
    산의 작용에 의해 극성이 변화될 수 있는 폴리머를 포함하는 조성물을 사용하여 상기 피식각막 위에 포토레지스트막을 형성하는 단계와,
    상기 포토레지스트막에 주 노광 영역, 상기 주노광 영역과 이격된 비노광 영역, 및 상기 주 노광 영역과 비노광 영역 사이에 배치되는 노광 에지 영역이 형성되도록 상기 포토레지스트막을 노광하는 단계와,
    제1 현상액을 이용하여 상기 주 노광 영역을 제거하여 상기 노광 에지 영역을 노출시키는 제1 개구가 형성된 포토레지스트 패턴을 형성하는 단계와,
    상기 노광 에지 영역으로부터 상기 비노광 영역 내로 산을 확산시켜 상기 포토레지스트 패턴 중 상기 제1 개구 주위에 제2 현상액에 대한 불용성 영역을 형성하는 단계와,
    상기 제2 현상액을 이용하여 상기 포토레지스트 패턴으로부터 상기 비노광 영역 중 불용성 영역을 제외한 영역을 제거하여 상기 제1 개구로부터 이격된 제2 개구를 형성하는 단계와,
    상기 불용성 영역을 식각 마스크로 이용하여 상기 피식각막을 식각하여 미세 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
KR1020140072349A 2014-06-13 2014-06-13 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법 KR102235611B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140072349A KR102235611B1 (ko) 2014-06-13 2014-06-13 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US14/695,047 US9613821B2 (en) 2014-06-13 2015-04-24 Method of forming patterns and method of manufacturing integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072349A KR102235611B1 (ko) 2014-06-13 2014-06-13 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150143169A KR20150143169A (ko) 2015-12-23
KR102235611B1 true KR102235611B1 (ko) 2021-04-02

Family

ID=54836754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072349A KR102235611B1 (ko) 2014-06-13 2014-06-13 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (2)

Country Link
US (1) US9613821B2 (ko)
KR (1) KR102235611B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160001426A (ko) * 2014-06-27 2016-01-06 삼성전자주식회사 반도체 소자
KR102359267B1 (ko) 2017-10-20 2022-02-07 삼성전자주식회사 집적회로 소자 및 그 제조 방법
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
KR20210050319A (ko) * 2019-10-28 2021-05-07 삼성전자주식회사 패턴 형성을 위한 포토마스크 세트의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
CN113948473B (zh) * 2020-07-16 2024-05-21 长鑫存储技术有限公司 半导体结构及其制作方法
EP4163975A4 (en) 2020-07-16 2023-12-06 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF
JP2023038824A (ja) * 2021-09-07 2023-03-17 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073393A (ja) * 2010-09-28 2012-04-12 Sony Corp レジスト組成物及び半導体装置の製造方法
US20130171574A1 (en) 2011-12-31 2013-07-04 Rohm And Haas Electronic Materials Llc Photoresist pattern trimming methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679997B2 (ja) 2004-08-31 2011-05-11 Ａｚエレクトロニックマテリアルズ株式会社 微細パターン形成方法
KR20070076608A (ko) 2006-01-19 2007-07-25 삼성전자주식회사 포토레지스트용 화합물, 이를 포함하는 포토레지스트조성물 및 이를 이용한 포토레지스트 패턴의 형성 방법
JP5332107B2 (ja) 2007-02-01 2013-11-06 ルネサスエレクトロニクス株式会社 レジストパターン形成方法および半導体装置の製造方法
JP2009042582A (ja) 2007-08-10 2009-02-26 Tokyo Ohka Kogyo Co Ltd 微細パターン形成方法及び被覆膜形成用材料
KR20090055883A (ko) 2007-11-29 2009-06-03 주식회사 동진쎄미켐 산-확산 완충 화합물 및 이를 포함하는 포토레지스트조성물
KR101439394B1 (ko) 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
JP2009295745A (ja) 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
JP5516200B2 (ja) 2009-08-05 2014-06-11 信越化学工業株式会社 パターン形成方法、化学増幅ポジ型レジスト材料、及び、レジスト変性用組成物
KR20120027989A (ko) 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자의 패턴 형성방법
US8940475B2 (en) 2010-11-23 2015-01-27 Tokyo Electron Limited Double patterning with inline critical dimension slimming
JP5772717B2 (ja) 2011-05-30 2015-09-02 信越化学工業株式会社 パターン形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012073393A (ja) * 2010-09-28 2012-04-12 Sony Corp レジスト組成物及び半導体装置の製造方法
US20130171574A1 (en) 2011-12-31 2013-07-04 Rohm And Haas Electronic Materials Llc Photoresist pattern trimming methods

Also Published As

Publication number Publication date
KR20150143169A (ko) 2015-12-23
US20150364334A1 (en) 2015-12-17
US9613821B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
KR102235611B1 (ko) 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US12019375B2 (en) Photosensitive material and method of lithography
KR101439394B1 (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US10134606B2 (en) Method of forming patterns and method of manufacturing integrated circuit device using the same
KR100743008B1 (ko) 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그 제조 방법
US10520821B2 (en) Lithography process with enhanced etch selectivity
US8314036B2 (en) Methods of forming fine patterns of semiconductor device
KR102122461B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20120064463A1 (en) Method of Forming Micropatterns
KR20210145083A (ko) 포토레지스트 조성물 및 포토레지스트 패턴의 형성 방법
KR20120027989A (ko) 반도체 소자의 패턴 형성방법
US9773672B2 (en) Method of forming micropatterns
US20230274940A1 (en) Method to form narrow slot contacts
US9412604B2 (en) Methods of manufacturing semiconductor device
JP2712700B2 (ja) パターン形成方法
US20110244689A1 (en) Method of manufacturing semiconductor device
CN108962728A (zh) 集成电路的制造方法
US20230393478A1 (en) Underlayer composition and method of manufacturing a semiconductor device
US20220291586A1 (en) Underlayer composition and method of manufacturing a semiconductor device
US20230063073A1 (en) Method of manufacturing a semiconductor device
KR20240031093A (ko) 반도체 장치의 제조 방법
JPH10221857A (ja) 薄膜の加工方法およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant