CN102347216A - 使用酸扩散制造半导体器件的方法 - Google Patents

使用酸扩散制造半导体器件的方法 Download PDF

Info

Publication number
CN102347216A
CN102347216A CN2011102120945A CN201110212094A CN102347216A CN 102347216 A CN102347216 A CN 102347216A CN 2011102120945 A CN2011102120945 A CN 2011102120945A CN 201110212094 A CN201110212094 A CN 201110212094A CN 102347216 A CN102347216 A CN 102347216A
Authority
CN
China
Prior art keywords
area
slagging
solution
acid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102120945A
Other languages
English (en)
Inventor
李炯来
姜律
尹景煥
金亨姬
韩索拉
朴泰會
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102347216A publication Critical patent/CN102347216A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2041—Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了使用酸扩散制造半导体器件的方法。制造半导体器件的方法包括：在基板上的第一区域上形成抗蚀剂图案；使包括酸源的除渣溶液接触抗蚀剂图案和基板的第二区域；通过使用从除渣溶液中的酸源获得的酸来分解保留在基板的第二区域上的抗蚀剂残留物；以及从基板去除分解的抗蚀剂残留物和除渣溶液。

Description

使用酸扩散制造半导体器件的方法
技术领域
本发明构思的示范实施方式涉及制造半导体器件的方法，更具体地，涉及包括使用有机材料的工艺的制造半导体器件方法。
背景技术
随着半导体器件变得更加高度集成，对诸如形成光致抗蚀剂图案的微制造技术的需求已经增加。在使用光刻法的半导体器件的制造工艺中，光致抗蚀剂层可以形成在将被图案化的层上，然后在光致抗蚀剂层上进行曝光和显影工艺，由此形成光致抗蚀剂图案。此时，在进行曝光工艺之后，诸如残渣(scum)的残留物可能保留在基板的不希望的部分上，因此当进行随后的工艺时该残留物可能经常充当不希望的颗粒。特别地，当形成高度等比例缩小的(highly scaled)微尺寸器件时，由于诸如残渣的残留物引起的消极影响可能引起不希望的结果，因此会需要一种有效去除残留物的方法。
因此，在技术上需要一种制造半导体器件的方法，其通过简单的和低成本的工艺，有效地去除在经历用于形成抗蚀剂图案的曝光和显影工艺之后保留在基板的不希望的部分上的诸如残渣的残留物，而不对基板上的其它组件的形状和性能产生消极影响。
发明内容
本发明构思的示范实施方式提供一种半导体器件的制造方法，其通过简单的和低成本的工艺，有效地去除在经历用于形成抗蚀剂图案的曝光和显影工艺之后保留在基板的不希望的部分上的诸如残渣的残留物，而不对基板上的其它组件的形状和性能产生消极影响。
根据本发明构思的示范实施方式，提供一种制造半导体器件的方法，该方法包括：在基板上的第一区域上形成抗蚀剂图案；使包括酸源(acid source)的除渣溶液(descum solution)与抗蚀剂图案和基板的第二区域接触；通过使用从除渣溶液中的酸源获得的酸来分解保留在基板的第二区域上的抗蚀剂残留物，并从基板去除分解的抗蚀剂残留物和除渣溶液。
除渣溶液可以包括酸源、有机化合物和溶剂。
抗蚀剂残留物的分解可以包括通过施加热到除渣溶液来扩散从除渣溶液中的酸源获得的酸。
分解的抗蚀剂残留物和除渣溶液可以通过使用从由去离子水和碱溶液构成的组中选出的至少一种进行清洗工艺而去除。
基层(base layer)设置在基板的第一区域和第二区域上。在第一区域中的基层的一部分被抗蚀剂图案覆盖，在第二区域中的基层的表面被抗蚀剂图案暴露并在除渣溶液接触抗蚀剂图案和基板的第二区域时接触除渣溶液，该方法可以进一步包括在除渣溶液从基板去除之后通过使用抗蚀剂图案作为蚀刻掩模去除在第二区域中暴露的基层。
基层可以通过使用湿法蚀刻工艺去除。基层可以包括由绝缘材料或导电材料形成的靶层和覆盖该靶层的保护层之一，去除基层可以包括在保护层和靶层上顺序地进行湿法蚀刻工艺。
根据本发明构思的示范实施方式，提供一种制造半导体器件的方法，该方法包括：在基板上形成基层；在基层上形成抗蚀剂图案，从而暴露基层的一部分；使包括水溶性聚合物和溶剂的除渣溶液接触基层的暴露部分；施加热到除渣溶液；以及从基板去除除渣溶液。
水溶性聚合物可以包括重复单元，该重复单元具有由具有氮原子的杂环化合物组成的取代基(substituent)。
由于施加到除渣溶液的热，保留在抗蚀剂图案的表面上的酸可以扩散进除渣溶液。
除渣溶液可以进一步包括由酸和潜性酸(potential acid)之一构成的酸源。除渣溶液可以包括水溶性聚合物、热生酸剂(TAG)和去离子水，该水溶性聚合物包含吡咯烷酮(pyrrolidone)和咪唑(imidazole)的共聚物。酸可以通过施加到除渣溶液的热从TAG产生，从TAG产生的酸可以扩散到除渣溶液中。
通过使用从去离子水和四甲基氢氧化铵(TMAH)或其组合组成的组中选出的任何一个来进行清洗工艺，除渣溶液可以从基板去除。
根据本发明构思的示范实施方式，提供一种制造半导体器件的方法，该方法包括：在基板上形成覆盖基板的一部分的聚合物材料图案；使包括水溶性聚合物、酸源和溶剂的除渣溶液与基板的表面和聚合物材料接触；扩散从除渣溶液中的酸源获得的酸；以及从基板表面去除除渣溶液以及聚合物材料。
根据本发明构思的示范实施方式，提供一种制造半导体器件方法，该方法包括：在基板中形成器件隔离层以将基板划分为第一区域和第二区域并在基板中定义多个有源区域；分别在基板的第一区域和第二区域上形成多个牺牲层图案；在第一区域和第二区域中的牺牲层图案的侧壁上形成多个绝缘间隔物；将绝缘层填充在由牺牲层图案之间的绝缘间隔物定义的空间中；从第一区域和第二区域去除牺牲层图案，使得基板的有源区域通过分别形成在相邻的两个绝缘间隔物之间的第一区域中的第一空间和第二区域中的第二空间暴露；共形地形成栅绝缘层以覆盖第一区域中的第一空间和第二区域中的第二空间的暴露表面；在第一区域和第二区域中的栅绝缘层上形成第一金属堆叠层；在第一区域和第二区域中的第一金属堆叠上形成p型金属氧化物半导体(PMOS)功函数金属层；在第一区域和第二区域中形成基本覆盖PMOS功函数层的整个上表面的保护层；形成覆盖第二区域中的保护层并暴露第一区域中的保护层的表面的抗蚀剂图案；使除渣溶液与第一区域中的保护层的暴露表面接触以及与抗蚀剂图案接触，其中除渣溶液包括水溶性聚合物和溶剂；对除渣溶液进行烘烤工艺；从抗蚀剂图案和保护层的暴露表面去除除渣溶液；以及通过使用抗蚀剂图案作为蚀刻掩模来去除在第一区域中暴露的保护层。
该方法进一步包括：去除第二区域中的抗蚀剂图案；使用保留在第二区域中的保护层作为蚀刻掩模来去除第一区域中的PMOS功函数金属层；去除保留在第二区域中的保护层；在第一区域和第二区域上形成构成n型金属氧化物半导体(NMOS)功函数金属层的第二金属堆叠层；在第一区域和第二区域中的第二金属堆叠层上顺序形成第三金属堆叠层和盖层；以及在盖层上进行平坦化工艺直到在第一区域和第二区域中暴露绝缘层的上表面，从而形成保留在第一区域中的第一空间中的第一栅堆叠结构以及保留在第二区域中的第二空间中的第二栅堆叠结构。
附图说明
从以下结合附图的详细描述，本发明构思的示范实施方式将被更清楚地理解，附图中：
图1A至图1F是用于解释根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；
图2A至图2K是用于解释根据本发明构思的示范实施方式的制造半导体器件的方法的截面图；以及
图3A至图3D、图4A至图4C和图5A至图5C是用于解释根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。
具体实施方式
现在将参照附图更全面地描述本发明构思的示范实施方式。然而，示范实施方式可以以许多不同的形式实施，而不应解释为限于这里阐述的实施方式。在附图中，为了清晰夸大了层和区域的厚度。在附图中相似的附图标记表示相似的元件。
图1A至图1F是用于解释根据本发明构思的示范实施方式的制造半导体器件的方法的截面图。
参照图1A，抗蚀剂层30形成在基板10上的基层20上。
基板10可以例如是硅基板。
基层20可以配置为单层结构或多层结构，在多层结构中两个或两个以上的不同材料层顺序堆叠。在当前实施方式中，基层20例如包括靶层22和用于保护靶层22的保护层24。根据将要形成的图案的目的，靶层22可以由各种材料形成。当电极形成在基板10上时，靶层22可以由例如从金属、金属氮化物、合金、掺杂多晶硅层、金属硅化物层或其组合组成的组中选出的一种形成。替代地，靶层22可以由电介质层或者诸如硅氮化物或硅氧化物的绝缘层形成。保护层24可以形成得完全覆盖靶层22以防止靶层22在经历随后的工艺时被损坏。保护层24可以由诸如硅氧化物层的绝缘层形成。在本发明构思的示范实施方式的范围内，可以省略保护层24。
抗蚀剂层30可以由例如常规的抗蚀剂合成物形成。例如，抗蚀剂层30可以由包括光生酸剂(PAG)的正性化学增幅的抗蚀剂合成物形成。替代地，抗蚀剂层30可以由例如用于KrF准分子激光器(248nm)的抗蚀剂合成物、用于ArF准分子激光器(193nm)的抗蚀剂合成物或用于F2准分子激光器(157nm)的抗蚀剂合成物获得。当需要时，抗反射层(未示出)可以进一步形成在基层20与抗蚀剂层30之间。抗反射层可以由例如有机或无机材料形成。
参照图1B，通过曝光抗蚀剂层30的一部分并显影所曝光的抗蚀剂层30而形成抗蚀剂图案30P。此时，抗蚀剂层30的多个残留物30S(例如，残渣)可以在显影抗蚀剂层30之后保留在抗蚀剂图案30P周围的暴露的基层20的表面上。保留在基层20的表面上的残留物30S在随后的工艺中会对基层20的蚀刻工艺产生消极影响。
参照图1C，暴露的基层20接触包括例如有机化合物和酸源的除渣溶液50，从酸源获得的酸与残留物30S反应。
构成残留物30S的聚合物的保护基由于酸而被去保护，因此，残留物30S被分解并因此从基层20的表面分离。
除渣溶液50可以通过使用各种方法中的任何一种来接触基层20的表面。例如，除渣溶液50通过使用例如预湿法工艺和采用流体喷嘴的喷涂工艺被旋涂在基板的形成抗蚀剂图案30P的上部前表面上。替代地，通过使用例如包括在线性驱动型喷涂装置中的喷雾嘴可以将除渣溶液50涂覆在基层20的整个暴露表面上和抗蚀剂图案30P上。替代地，除渣溶液50可以通过使用例如包括喷淋头的喷嘴喷涂在基板10上。
除渣溶液50可以包括例如有机化合物、酸源和溶剂。
可被包括在除渣溶液50中的有机化合物可以包括例如水溶性聚合物。替代地，有机化合物可以包括例如具有氮原子的杂环化合物，或包括具有包括氮原子的杂环取代基的聚合物。例如，除渣溶液50可以包括水溶性聚合物，该水溶性聚合物包括从基于吡咯烷酮的(pyrrolidone-based)第一重复单元和基于咪唑的(imidazole-based)第二重复单元中选出的至少一种重复单元。
替代地，包括在除渣溶液50中的水溶性聚合物可以由例如包括基于吡咯烷酮的第一重复单元和具有不同于第一重复单元的结构的第二重复单元的共聚物组成。第二重复单元可以包括例如至少一个重复单元，该至少一个重复单元由从丙烯酰胺型单体、乙烯基型(vinyl type)单体、烷撑二醇型单体、马来酐单体、乙撑亚胺单体、包括恶唑啉基团的单体、丙烯腈单体、丙烯胺(allylamide)单体、3，4-二氢吡喃(dihydropyran)单体和2，3二氢呋喃单体组成的组中选择的单体衍生。
替代地，包括在除渣溶液50中的水溶性聚合物可以由例如包括基于吡咯烷酮的第一重复单元、基于咪唑的第二重复单元以及具有不同于第一和第二重复单元的第三重复单元的三元共聚物组成。第三重复单元可以包括例如至少一个重复单元，该至少一个重复单元由从丙烯酰胺型单体、乙烯基型单体、烷撑二醇型单体、马来酐单体、乙撑亚胺单体、包括恶唑啉基团的单体、丙烯腈单体、丙烯胺单体、3，4-二氢吡喃单体和2，3二氢呋喃单体组成的组中选择的单体衍生。
可被包括在除渣溶液50中的酸源可以由例如潜性酸组成，或者可以由酸组成，该潜性酸由从热生酸剂(TAG)和光生酸剂(PAG)构成的组中选出的至少一种组成。酸的类型没有限制，并且可以使用多种类型的酸。例如，可以使用诸如对甲苯磺酸(PTSA)或者CH3SO3H的磺酸。例如，当除渣溶液50包括磺酸时，磺酸的-H基可以用C1-C10烷基替代。
替代地，可被包括在除渣溶液50中的酸源可以是例如从全氟丁基磺酸(perfluorobutane sulfonic acid，C4F9SO3H)、三氟乙酸(CF3CO2H)和三氟甲磺酸(trifluoromethanesulfonic acid酸，CF3SO3H)组成的组中选出的至少一种。
替代地，可被包括在除渣溶液50中的酸源可以是例如当暴露于来自KrF准分子激光器(248nm)、ArF准分子激光器(193nm)或者F2准分子激光器(157nm)的任意一种光时产生酸的PAG。PAG可以由例如从三芳基锍盐(triarylsulfonium salts)、二芳基碘盐(diaryliodonium salts)、磺酸盐及其混合物组成的组中选择的任何一种构成。例如，PAG可以由从三苯基硫三氟甲烷磺酸盐(triphenylsulfonium triflate)、三苯基硫锑酸盐(triphenylsulfoniumantimonate)、二苯基碘三氟甲烷磺酸盐(diphenyliodonium triflate)、二苯基碘锑酸盐(diphenyliodonium antimonate)、甲氧基二苯基碘三氟甲烷磺酸盐(methoxydiphenyliodonium triflate)、二叔丁基二苯基碘三氟甲烷磺酸盐(bi-t-butyldiphenyliodonium triflate)、2，6二硝基苯磺酸盐(2，6-dinitrobenzylsulfonates)、焦酚三羟甲基氨基甲(烷基磺酸盐)(pyrogalloltris(alkylsulfonates))、羟基琥珀酰亚胺甲烷磺酸盐(hydroxysuccinimidetriflate)、降冰片烯-二甲酰亚胺-甲烷磺酸盐(norbornene-dicarboximide-triflate)、全氟丁基磺酸三苯基锍盐(triphenylsulfonium nonaflate)、全氟丁基磺酸二苯基碘盐(diphenyliodoniumnonaflate)、全氟丁基磺酸甲氧基二苯基碘(methoxydiphenyliodoniumnonaflate)、全氟丁基磺酸二叔丁基二苯碘翁(di-t-butyldiphenyliodoniumnonaflate)、N-全氟丁基磺酸羟基琥珀酰亚胺(N-hydroxysuccinimidenonaflate)、降冰片烯-二甲酰亚胺-全氟丁基磺酸(norbornene-dicarboximide-nonaflate)、全氟丁基磺酸三苯基锍盐(triphenylsulfonium perfluorobutanesulfonate)、PFOS(全氟辛烷磺酸三苯基锍盐，triphenylsulfonium perfluorooctanesulfonate)、二苯基碘PFOS(diphenyliodonium PFOS)、甲氧基二苯基碘PFOS(methoxydiphenyliodonium PFOS)、二叔丁基二苯基碘三氟甲烷磺酸盐(di-t-butyldiphenyliodonium triflate)、N-羟基琥珀酰亚胺PFOS(N-hydroxysuccinimide PFOS)、降冰片烯-二甲酰亚胺PFOS及其混合物组成的组中选择的任何一种构成。
替代地，可被包括在除渣溶液50中的酸源可以是例如通过热产生酸的TAG。TAG可以由例如脂肪质或者脂环化合物组成。例如，TAG可以由从碳酸盐酯、磺酸盐酯、磷酸酯及其混合物组成的组中选择的至少一种构成。具体地，TAG可以由从环己基九氟丁烷磺酸盐(cyclohexylnonafluorobutanesulfonate)、降冰片基九氟丁烷磺酸盐(norbornylnonafluorobutanesulfonate)、三环癸基九氟丁烷磺酸盐(tricyclodecanylnonafluorobutanesulfonate)、金刚烷基九氟丁烷磺酸盐(adamantylnonafluorobutanesulfonate)、环己基九氟丁烷碳酸盐(cyclohexylnonafluorobutanecarbonate)、降冰片基九氟丁烷碳酸盐(norbomylnonafluorobutanecarbonate)、三环癸基九氟丁烷碳酸盐(tricyclodecanylnonafluorobutanecarbonate)、金刚烷基九氟丁烷碳酸盐(adamantylnonafluorobutanecarbonate)、环己基九氟丁烷磷酸盐(cyclohexylnonafluorobutanephosphonate)、降冰片基九氟丁烷磷酸盐(norbomylnonafluorobutanephosphonate)、三环癸基九氟丁烷磷酸盐(tricyclodecanylnonafluorobutanephosphonate)、金刚烷基九氟丁烷磷酸盐(adamantylnonafluorobutanephosphonate)及其混合物组成的组中选择的至少一种化合物构成。
可被包括在除渣溶液50中的溶剂可以由例如去离子水、有机溶剂及其组合中的任何一个构成。有机溶剂可以由例如异丙醇(IPA)、戊醇、丙二醇甲醚醋酸盐(PGMEA)、乳酸乙酯(EL)、环己酮及其组合构成。
除渣溶液50可以是包括例如水溶性聚合物、酸源和去离子水的合成物，该水溶性聚合物包括具有氮原子的杂环化合物。例如，当除渣溶液50包括TAG作为酸源时，除渣溶液50被涂覆在基层20上，然后在约25℃至约180℃的温度烘烤约20秒至约180秒，由此从TAG产生酸。
替代地，除渣溶液50可以是包括例如R-607、酸源和去离子水的合成物，R-607是一种RELACSTM(化学收缩辅助的分辩率增强平版印刷术：AZElectronic Materials的产品)。在这种情况下，例如，除渣溶液50可以被涂覆在基层20上，然后可以在约100℃至约150℃的温度烘烤约20秒至约70秒。
在除渣溶液50中，聚合物含量可以被确定在例如在除渣溶液50的总重量的基础上的约1wt％至约50wt％的范围内。另外，在除渣溶液50中，酸源含量可以被确定在例如在除渣溶液50的总重量的基础上的约1wt％至约20wt％的范围内。此外，在除渣溶液50中，溶剂含量可以被确定在例如在除渣溶液50的总重量的基础上的约30wt％至约98wt％的范围内。
如以上参照图1C所述，在使暴露的基层20与除渣溶液50接触之后，为了利于酸在除渣溶液50中扩散和促进酸与残留物30S之间的反应，可以增加烘烤工艺，该烘烤工艺用于施加热到除渣溶液被涂敷在基板10上的所得结构。此时，可以例如在约100℃至约150℃的温度进行烘烤工艺约20秒至约70秒。
替代地，在本发明构思的示范实施方式的范围内，除渣溶液50可以不包括诸如酸或潜性酸的酸源。例如，当在形成抗蚀剂图案30P时使用正性化学增幅的抗蚀剂合成物时，酸可以保留在抗蚀剂图案30P的外表面上。这样，当覆盖抗蚀剂图案30P和基层20的暴露部分的除渣溶液50被烘烤而酸保留在抗蚀剂图案30P的表面上时，保留在抗蚀剂图案30P的表面上的酸扩散到除渣溶液50中的残留物30S并与残留物30S反应，由此分解残留物30S。可以通过以上参照图1C所述的烘烤工艺来促进保留在抗蚀剂图案30P的表面上的酸到除渣溶液50中的扩散。
如上所述，暴露的基层20接触除渣溶液50，因此酸与残留物30S反应。结果，残留物30S被分解并因此与基层的表面分离，残留物30S保留在除渣溶液50中。
参照图1D，除渣溶液50和通过与酸反应而分解的残留物30S被去除。在去除除渣溶液50时，分解的残留物30S也可以被去除。
例如，去除除渣溶液50，可以通过使用从去离子水和碱溶液或其组合组成的组中选择的任何一种在除渣溶液50保留在基板10上的所得结构上进行清洗工艺，直到除渣溶液50和分解的残留物30S被完全去除。碱溶液可以包括例如重量比为2.38％的四甲基氢氧化铵(TMAH)。
参照图1E，构成基层20的靶层22和保护层24的暴露部分通过使用抗蚀剂图案30P作为蚀刻掩模而被顺序地蚀刻，由此形成由靶层图案22P和保护层图案24P组成的基底图案20P。
参照图1F，抗蚀剂图案30P被去除从而暴露保护层图案24P的上表面，然后保护层图案24P被去除从而暴露靶层图案22P的上表面。
在参照图1A至图1F所述的以上实施方式中，进行使用除渣溶液的湿法工艺以去除诸如残渣的抗蚀剂残留物。因此，不必使用在通过氧等离子体或紫外线(UV)照射来去除诸如残渣的抗蚀剂残留物的工艺中通常使用的昂贵和大型的设备。此外，通过使用相对简单的湿法工艺有效地去除了抗蚀剂残留物而不引起抗蚀剂图案的不希望的变形。
图2A至图2K是用于解释根据本发明构思的实施方式制造半导体器件的方法的截面图。
图2A至图2K示出根据本发明构思的示范实施方式制造半导体器件的方法，其被应用于逻辑互补金属氧化物半导体(CMOS)制造，特别是用于形成逻辑CMOS的金属栅电极的工艺。
参照图2A，器件隔离层102形成在具有第一区域I和第二区域II的基板100中以定义多个有源区域104，然后多个牺牲层图案112分别形成在基板100的第一区域I和第二区域II中。
第一区域I和第二区域II可以被器件隔离层102划分。在本实施方式中，第一区域I可以例如是n型金属氧化物半导体(NMOS)区域，第二区域II可以例如是p型金属氧化物半导体(PMOS)区域。例如，基板100可以由硅形成，器件隔离层102可以由从氧化物层、氮化物层及其组合组成的组中选择的任何一种形成。牺牲层图案112可以由例如多晶硅形成。
多个绝缘间隔物114沿着每个牺牲层图案112的两个侧壁形成。绝缘间隔物114可以由例如从氧化物层、氮化物层及其组合组成的组中选择的任何一种形成。
例如，在形成多个绝缘间隔物114之前，可以通过使用牺牲层图案112作为离子注入掩模来进行离子注入工艺，以在基板100的第一区域I和第二区域II的各自有源区域104中形成多个轻掺杂漏极(LDD)区域122和124。在形成绝缘间隔物114之后，通过使用例如牺牲层图案112和绝缘间隔物114作为离子注入掩模在基板100的第一区域I和第二区域II的有源区域104上进行离子注入工艺，然后可以进行退火工艺以在基板100的各自有源区域104中形成多个源极/漏极区域126和多个源极/漏极区域128。
在基板100的第一区域I中，可以离子注入例如n型掺杂剂以形成n型LDD区域122和n型源/漏区域126。在基板100的第二区域II中，可以离子注入p型掺杂剂以形成p型LDD区域124和p型源/漏区域128。
然后，绝缘层130填充在由牺牲层图案112之间的绝缘间隔物114定义的多个空间的每个中。
绝缘层130可以包括例如硅氧化物或具有低介电常数的材料。为了形成绝缘层130，绝缘材料沉积在基板100上以具有足够的厚度从而填充由牺牲层图案112之间的绝缘间隔物114所定义的空间，然后可以在其上进行诸如化学机械抛光(CMP)的平坦化工艺直到牺牲层图案112的上表面被暴露。
参照图2B，在第一区域I和第二区域II中，牺牲层图案112被去除，使得基板100的有源区域104通过分别形成在相邻的两个绝缘间隔物114之间的第一空间S1和第二空间S2暴露。
牺牲层图案112可以通过使用例如湿法蚀刻工艺去除。
参照图2C，形成栅绝缘层140以共形地覆盖第一区域I中的第一空间S1和第二区域II中的第二空间S2的暴露表面。第一金属堆叠层150形成在栅绝缘层140上，PMOS功函数金属层160形成在第一金属堆叠层150上。
例如，栅绝缘层140可以具有硅氧化物层和高介电层堆叠的结构。高介电层可以由例如用锆(Zr)掺杂的铪氧化物(HfO2)层形成。
例如，第一金属堆叠层150可以具有其中氮化钛(TiN)层和基于钽(Ta)的金属层顺序地堆叠的结构。关于这一点，基于Ta的金属层可以由氮化钽(TaN)形成。
PMOS功函数金属层160可以由例如TiN层形成。仅在作为PMOS区域的第二区域II中需要PMOS功函数金属层160，因此需要去除形成在第一区域I中的PMOS功函数金属层160。
参照图2D，为了选择性地去除PMOS功函数金属层160在第一区域I中的部分，在第二区域II中形成覆盖PMOS功函数金属层160的抗蚀剂图案164。
此时，为了保护第二区域II中的PMOS功函数金属层160，可以在形成抗蚀剂图案164之前形成覆盖PMOS功函数金属层160的整个上表面的保护层162，并且抗蚀剂图案164可以形成在保护层162上。保护层162可以由例如硅氧化物层形成。
在形成抗蚀剂图案164之后，多个抗蚀剂残留物164S诸如残渣可能保留在第一区域I中的保护层162的表面上。保留在保护层162上的残留物164S会对将在后面进行的PMOS功函数金属层160的蚀刻工艺产生消极影响。
参照图2E，当进行参照图1C所述的方法时，暴露在第一区域I中的保护层162的表面可以与除渣溶液170接触。
为了使保护层162的表面与除渣溶液170接触，除渣溶液170可以例如被旋涂在形成有抗蚀剂图案164的所得结构上。
关于除渣溶液170的细节与以上参照图1C所述的除渣溶液50的相同。在除渣溶液170被涂敷在形成有抗蚀剂图案164的所得结构上之后，根据以上参照图1C所述的条件进行烘烤工艺，因此使得从包括在除渣溶液170中的酸源获得的酸扩散，由此分解残留物164S。
在当前实施方式中，由于使用除渣溶液170的湿法工艺被用于去除残留物164S，所以即使在第一区域I中的第一空间S1中形成保护层162之后剩余的空间小，存在于第一空间S1中的残留物164S也可以充分地接触除渣溶液170。因此，由于除渣溶液170的扩散，包括在除渣溶液170中的酸到达存在于第一空间S1中的每个残留物164S，由此有效地分解残留物164S。
参照图2F，除渣溶液170通过使用以上参照图1D所述的方法被去除，残留物164S通过与包括在除渣溶液170中的酸反应而分解。在去除除渣溶液170期间被分解的残留物164S也被去除，因此保护层162的表面可以在第一区域I中以清洁的状态被完全暴露。
为了去除除渣溶液170，可以通过使用例如从去离子水和碱溶液及其组合组成的组中选择的任何一种来清洗除渣溶液170保留在基板100上的所得结构，直到除渣溶液170和分解的残留物164S被完全去除。
参照图2G，暴露在第一区域I中的保护层162可以通过使用例如抗蚀剂图案164作为蚀刻掩模而去除。然后，保留在第二区域II中的抗蚀剂图案164被去除，并且形成在第一区域I中的PMOS功函数金属层160通过例如使用保留在第二区域II中的保护层162作为蚀刻掩模而去除。
保护层162和PMOS功函数金属层160可以通过使用例如湿法蚀刻工艺去除。这样，当通过使用湿法蚀刻工艺去除保护层162和PMOS功函数金属层160时，防止了当使用诸如等离子体蚀刻工艺的干法蚀刻工艺时可能发生的麻烦，诸如对下部结构的损坏或变形，例如抗蚀剂图案164的剥离。当保护层162由硅氧化物层形成时，可以使用例如氟化氢(HF)溶液的湿法蚀刻工艺来去除保护层162。另外，当PMOS功函数金属层160由TiN形成时，可以使用例如包括过氧化氢(H2O2)的蚀刻溶液的湿法蚀刻工艺来去除PMOS功函数金属层160。
由于保护层162和形成在保护层162下面的PMOS功函数金属层160在第一区域I中被去除并且抗蚀剂图案164在第二区域II中被去除，所以在第一区域I中第一金属堆叠层150的上表面被暴露，在第二区域II中保护层162的上表面被暴露。
参照图2H，保留在第二区域II中的保护层162被去除从而暴露第二区域II中的PMOS功函数金属层160的上表面。
参照图2I，多个第二金属堆叠层172分别形成在第一区域I和第二区域II中。
第二金属堆叠层172可以构成NMOS功函数金属层。例如，第二金属堆叠层172可以由钛铝(TiAl)层形成。
参照图2J，第三金属堆叠层174和盖层176可以顺序地形成在第二金属堆叠层172上。
第三金属堆叠层174可以具有其中例如TiN层和TiAl层被顺序地堆叠的结构。盖层176可以由例如铝钛氧化物(A1TiO)层形成。
参照图2K，图2J的所得结构通过使用例如CMP工艺平坦化以去除盖层176、第三金属堆叠层174、第二金属堆叠层172、PMOS功函数金属层160、第一金属堆叠层150和栅绝缘层140的部分，直到绝缘层130的上表面在第一区域I和第二区域II中被暴露，使得位于第一区域I中的剩余的盖层176、剩余的第三金属堆叠层174、剩余的第二金属堆叠层172、剩余的第一金属堆叠层150和剩余的栅绝缘层140构成保留在第一区域I中的第一空间S1中的第一栅堆叠结构182，并使得在第二区域II中的剩余的盖层176、剩余的第三金属堆叠层174、剩余的第二金属堆叠层172、剩余的PMOS功函数金属层160、剩余的第一金属堆叠层150和剩余的栅绝缘层140构成保留在第二区域II中的第二空间S2中的第二栅堆叠结构184。
根据参照图2A至图2K所述的本发明构思的示范实施方式，在形成不同的栅结构从而在形成NMOS晶体管的第一区域I和形成PMOS晶体管的第二区域II中包括具有不同功函数的材料，当仅在第一区域I和第二区域II之一中选择性地去除预定层时，采用上述除渣溶液的湿法工艺被用于去除可能在形成抗蚀剂图案之后产生的诸如残渣的抗蚀剂残留物，以使用抗蚀剂材料作为蚀刻掩模。因此，不必使用在通过氧等离子体或紫外线(UV)照射去除诸如残渣的抗蚀剂残留物的工艺中通常使用的昂贵和大型的设备。此外，通过使用相对简单的湿法工艺有效地去除了抗蚀剂残留物而不引起抗蚀剂图案的不希望的变形。
图3A至图3D、图4A至图4C和图5A至图5C是用于解释根据本发明构思的实施方式的制造半导体器件的方法的截面图。
图3A至图3D、图4A至图4C和图5A至图5C示出根据本发明构思的示范实施方式制造半导体器件的方法，其被应用于制造动态随机存取存储器(DRAM)器件的工艺。
图3A是示出DRAM器件的存储器单元区域的主要部件的布局图。图3B是沿图3A的线3B-3B′截取的截面图。图3C是沿图3A的线3C-3C′截取的截面图。图3D是示出在DRAM器件中位于图3A所示的存储器单元区域周围的核心区域或外围电路区域(在下文，称为核心/外围区域，并在图3D中示出为核心/外围)的截面图。
参照图3A至图3D，多条掩埋字线320在第一方向(例如图3A中的x方向)上彼此平行地延伸，交叉多个有源区域310。有源区域310限定在基板300中以被多个绝缘层312和多个器件隔离层314围绕。多条位线330在有源区域310和掩埋字线320上沿第二方向(例如，图3A中的y方向)彼此平行地延伸，该第二方向交叉基板300上的第一方向。
外围电路栅电极350形成在图3D所示的核心/外围区域中。
如图3B和图3C所示，为了在形成于单元阵列区域中的每条位线330的两个侧壁上形成绝缘间隔物，间隔物形成绝缘层332完全形成在形成了位线330的基板300上的单元阵列区域中。间隔物形成绝缘层332可以由例如从氧化物层、氮化物层及其组合组成的组中选择的任何一种形成。然后，覆盖核心/外围区域的抗蚀剂图案360形成为暴露单元阵列区域，如图3D所示。
诸如残渣的抗蚀剂残留物(未示出)可能保留在其中抗蚀剂图案360例如形成在单元阵列区域中的间隔物形成绝缘层332的表面上的所得结构上。保留在间隔物形成绝缘层332上的抗蚀剂残留物会在随后的工艺中具有不希望的消极影响。
图4A至图4C示出图3B至图3D的所得结构通过使用参照图1C所述的方法接触除渣溶液370的情况。
除渣溶液370可以通过例如旋涂来接触其中形成间隔物形成绝缘层332和抗蚀剂图案360的所得结构。关于除渣溶液370的细节与参照图1C所述的除渣溶液50的相同。如图4A-图4C所示，在除渣溶液370涂敷在其中形成间隔物形成绝缘层332和抗蚀剂图案360的所得结构上之后，根据参照图1C描述的条件进行烘烤工艺，因此从包括在除渣溶液370中的酸源获得的酸扩散，由此分解抗蚀剂残留物(未示出)。
参照图5A至图5C，除渣溶液370通过使用以上参照图1D所述的方法来去除，抗蚀剂残留物通过与包括在除渣溶液370内的酸反应而分解。在去除除渣溶液370期间，被分解的抗蚀剂残留物也被去除，因此形成在单元阵列区域中的间隔物形成绝缘层332的表面可以以清洁的状态被暴露。
除渣溶液370可以通过使用例如从去离子水、碱溶液及其组合组成的组中选择的任何一种的清洗工艺而去除。
然后，如图5A-图5C所示，通过使用例如抗蚀剂图案360作为蚀刻掩模，在单元阵列区域中的间隔物形成绝缘层332上进行回蚀刻工艺，由此在每条位线330的两个侧壁上形成多个绝缘间隔物332S。
在当前实施方式中，例如，在通过在单元阵列区域中的间隔物形成绝缘层332上选择性地进行回蚀刻工艺而在基板300上形成绝缘间隔物332S的过程中，使用上述除渣溶液370的湿法工艺可以用来去除诸如残渣的抗蚀剂残留物，该抗蚀剂残留物可能在形成覆盖核心/外围区域的抗蚀剂图案360之后产生。因此，不必使用在通过氧等离子体或UV照射去除诸如残渣的抗蚀剂残留物的工艺中通常使用的昂贵和大型的设备。此外，通过使用相对简单的湿法工艺有效地去除了抗蚀剂残留物而不引起抗蚀剂图案的不希望的变形。此外，在高度等比例缩小且因此具有精细设计规则的单元阵列区域中进行的回蚀刻工艺期间，可以防止由于抗蚀剂残留物引起的不希望的缺陷。
在当前实施方式中，已经描述了用于制造具有掩埋栅结构的DRAM器件的工艺。例如，在当前实施方式中在单元阵列区域中形成绝缘间隔物332S期间，在形成用于保护其它部分的抗蚀剂图案360之后应用根据本发明构思的示范实施方式的方法。然而，本发明构思的示范实施方式不限于此。
例如，本方法可以应用于用于制造诸如快闪存储器、相变随机存取存储器(PRAM)、铁电随机存储器(FRAM)、磁随机存取存储器(MRAM)、静态随机存取存储器(SRAM)、嵌入存储器逻辑、CMOS图像传感器等的各种器件的工艺，并且本方法可以应用于这些器件中的诸如单元阵列区域、核心区域、外围电路区域、逻辑区域、输入/输出区域等的各种区域。此外，根据本发明构思的示范实施方式的包括通过酸扩散去除残留物的工艺的用于制造半导体器件的工艺可以应用于使用抗蚀剂图案的各种工艺，例如蚀刻工艺、离子注入工艺或修整工艺(trimming process)。
例如，在用于制造快闪存储器的工艺中，当抗蚀剂图案在形成多条字线与X解码器之间的连接部分的配线图案修整工艺期间或形成多条位线与Y解码器之间的连接部分的配线图案修整工艺期间用作配线修整的蚀刻掩模时，可以应用通过使用除渣溶液而由于酸的扩散去除残留物的工艺，由此增加产品产率。
此外，在包括具有NMOS晶体管区域和PMOS晶体管区域的逻辑区域的半导体器件中，当应用应力记忆技术(SMT)、双应力衬层(DSL)或硅化物阻挡层或者应用使用沟道工程技术(channel engineering technology)的预定工艺时，以上技术可以仅在逻辑区域的NMOS晶体管区域和PMOS晶体管区域之一中应用，以形成特定的结构。此时，可能仅需要在选择的区域中进行用于形成特定结构的工艺，而未选择的区域用抗蚀剂图案覆盖以不经历用于形成特定结构的工艺。然而，当在形成抗蚀剂图案之后在选择的区域中进行用于形成特定结构的工艺时，由于保留在选择的区域的表面上的诸如残渣的抗蚀剂残留物，可能发生缺陷或产量降低。根据本发明构思的示范实施方式，在未选择的区域中形成抗蚀剂图案之后在进行用于在选择的区域中配置特定结构的工艺之前，通过例如使用上述除渣溶液的湿法工艺，可以从选择的区域去除诸如残渣的抗蚀剂残留物。这样，可以通过使用相对简单的湿法工艺有效地去除抗蚀剂残留物，由此防止在半导体器件制造工艺期间产生不希望的缺陷。
在根据本发明构思的示范实施方式的制造半导体器件的方法中，在通过进行曝光和显影工艺形成抗蚀剂图案之后，通过使用酸的扩散的湿法工艺去除保留在基板上的诸如残渣的残留物，因此可以通过简单和低成本的工艺有效地去除残留物而对基板上的其它的组件的形状和性能没有消极影响，由此增加产品的产量。
已经描述了本发明构思的示范实施方式，还应指出，这里可以进行各种变形而不脱离由权利要求的边界所限定的本发明的精神和范围。
本申请要求于2010年7月27日提交的韩国专利申请No.10-2010-0072484的权益，其公开内容通过引用整体结合于此。

Claims (20)

1.一种制造半导体器件的方法，该方法包括：
在基板上的第一区域上形成抗蚀剂图案；
使除渣溶液与所述抗蚀剂图案和所述基板的第二区域接触，所述除渣溶液包括酸源；
通过使用从所述除渣溶液中的所述酸源获得的酸来分解保留在所述基板的所述第二区域上的抗蚀剂残留物；以及
从所述基板去除分解的抗蚀剂残留物和所述除渣溶液。
2.如权利要求1所述的方法，其中所述除渣溶液包括所述酸源、有机化合物和溶剂。
3.如权利要求1所述的方法，其中所述酸源由从热生酸剂和光生酸剂组成的组中选择的至少一种形成。
4.如权利要求1所述的方法，其中所述酸源由从磺酸和乙酸组成的组中选择的至少一种形成。
5.如权利要求1所述的方法，其中所述抗蚀剂残留物的分解包括通过施加热到所述除渣溶液来扩散从所述除渣溶液中的所述酸源获得的酸。
6.如权利要求1所述的方法，其中通过使用从去离子水和碱溶液组成的组中选择的至少一种来进行清洗工艺而去除所述分解的抗蚀剂残留物和所述除渣溶液。
7.如权利要求1所述的方法，其中基层设置在所述基板的所述第一区域和所述第二区域上，其中所述基层的一部分被所述第一区域中的所述抗蚀剂图案覆盖，在第二区域中的所述基层的表面被所述抗蚀剂图案暴露并在所述除渣溶液接触所述抗蚀剂图案和所述基板的第二区域时接触所述除渣溶液，所述方法还包括在从所述基板去除所述除渣溶液之后通过使用所述抗蚀剂图案作为蚀刻掩模来去除暴露在所述第二区域中的所述基层。
8.如权利要求7所述的方法，其中通过使用湿法蚀刻工艺去除所述基层。
9.如权利要求7所述的方法，其中所述基层包括由绝缘材料或导电材料形成的靶层以及覆盖所述靶层的保护层之一，去除所述基层包括在所述保护层和所述靶层上顺序地进行湿法蚀刻工艺。
10.一种制造半导体器件的方法，所述方法包括：
在基板上形成基层；
在所述基层上形成抗蚀剂图案，由此暴露所述基层的一部分；
使除渣溶液接触所述基层的被暴露的部分，所述除渣溶液包括水溶性聚合物和溶剂；
施加热到所述除渣溶液；以及
从所述基板去除所述除渣溶液。
11.如权利要求10所述的方法，其中所述水溶性聚合物包括重复单元，所述重复单元具有包括氮原子的杂环取代基。
12.如权利要求10所述的方法，其中由于在施加热到所述除渣溶液期间的热，保留在所述抗蚀剂图案的表面上的酸扩散到所述除渣溶液中。
13.如权利要求10所述的方法，其中所述除渣溶液还包括酸源，该酸源包括酸和潜性酸之一。
14.如权利要求13所述的方法，其中所述除渣溶液包括水溶性聚合物、热生酸剂和去离子水，该水溶性聚合物包含吡咯烷酮和咪唑的共聚物。
15.如权利要求14所述的方法，其中在将所述热施加到所述除渣溶液期间，酸通过所述热从所述热生酸剂产生，并且从所述热生酸剂产生的所述酸扩散到所述除渣溶液中。
16.一种制造半导体器件的方法，所述方法包括：
在包括第一区域和第二区域的基板中形成器件隔离层，以在所述基板中定义多个有源区域；
分别在所述基板的所述第一区域和所述第二区域上形成多个牺牲层图案；
在所述第一区域和所述第二区域中的所述牺牲层图案的侧壁上形成多个绝缘间隔物；
将绝缘层填充在由所述牺牲层图案之间的所述绝缘间隔物定义的空间中；
从所述第一区域和所述第二区域去除所述牺牲层图案，使得所述基板的所述有源区域通过分别形成在相邻的两个绝缘间隔物之间的所述第一区域中的第一空间和所述第二区域中的第二空间暴露；
共形地形成栅绝缘层以覆盖所述第一区域中的第一空间和所述第二区域中的第二空间的暴露表面；
在所述第一区域和所述第二区域中的所述栅绝缘层上形成第一金属堆叠层；
在所述第一区域和所述第二区域中的所述第一金属堆叠层上形成p型金属氧化物半导体功函数金属层；
在所述第一区域和所述第二区域中形成基本覆盖所述p型金属氧化物半导体功函数层的整个上表面的保护层；
形成覆盖所述第二区域中的所述保护层且暴露所述第一区域中的所述保护层的表面的抗蚀剂图案；
使除渣溶液与所述第一区域中的所述保护层的暴露表面和与所述抗蚀剂图案接触，其中所述除渣溶液包括水溶性聚合物和溶剂；
对所述除渣溶液进行烘烤工艺；
从所述保护层的暴露表面和所述抗蚀剂图案去除所述除渣溶液；
通过使用所述抗蚀剂图案作为蚀刻掩模去除在所述第一区域中暴露的所述保护层；
去除所述第二区域中的所述抗蚀剂图案；
使用保留在所述第二区域中的所述保护层作为蚀刻掩模去除所述第一区域中的所述p型金属氧化物半导体功函数金属层；
去除保留在所述第二区域中的所述保护层；
在所述第一区域和所述第二区域上形成构成n型金属氧化物半导体功函数金属层的第二金属堆叠层；
在所述第一区域和所述第二区域中的所述第二金属堆叠层上顺序地形成第三金属堆叠层和盖层；和
在所述盖层上进行平坦化工艺直到暴露所述第一区域和所述第二区域中的所述绝缘层的上表面，使得形成保留在所述第一区域中的第一空间中的第一栅堆叠结构并形成保留在所述第二区域中的第二空间中的第二栅堆叠结构。
17.如权利要求16所述的方法，其中在形成所述抗蚀剂图案中使用正性化学增幅抗蚀剂合成物。
18.如权利要求16所述的方法，其中所述除渣溶液还包括酸源，该酸源包括酸或潜性酸之一。
19.如权利要求16所述的方法，其中在100℃至150℃的温度进行烘烤工艺20秒至70秒，其中在所述第一区域中暴露的所述保护层以及形成在所述第一区域中的所述p型金属氧化物半导体功函数金属层通过湿法蚀刻工艺去除。
20.如权利要求16所述的方法，其中所述平坦化工艺包括去除一部分所述盖层、所述第三金属堆叠层、所述第二金属堆叠层、所述p型金属氧化物半导体功函数金属层、所述第一金属堆叠层和所述栅绝缘层，直到所述绝缘层的上表面在所述第一区域和所述第二区域中暴露，其中每个位于所述第一区域中的剩余的盖层、剩余的第三金属堆叠层、剩余的第二金属堆叠层、剩余的第一金属堆叠层和剩余的栅绝缘层构成所述第一栅堆叠结构，并且其中每个位于所述第二区域中的剩余的盖层、剩余的第三金属堆叠层、剩余的第二金属堆叠层、剩余的p型金属氧化物半导体功函数金属层、剩余的第一金属堆叠层和剩余的栅绝缘层构成所述第二栅堆叠结构。
CN2011102120945A 2010-07-27 2011-07-27 使用酸扩散制造半导体器件的方法 Pending CN102347216A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0072484 2010-07-27
KR1020100072484A KR101675458B1 (ko) 2010-07-27 2010-07-27 산 확산을 이용하는 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN102347216A true CN102347216A (zh) 2012-02-08

Family

ID=45527161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102120945A Pending CN102347216A (zh) 2010-07-27 2011-07-27 使用酸扩散制造半导体器件的方法

Country Status (4)

Country Link
US (1) US8623739B2 (zh)
JP (1) JP2012027473A (zh)
KR (1) KR101675458B1 (zh)
CN (1) CN102347216A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915331A (zh) * 2012-12-31 2014-07-09 罗门哈斯电子材料有限公司 离子注入方法
CN103943472A (zh) * 2012-12-31 2014-07-23 罗门哈斯电子材料有限公司 离子注入方法
CN105261551A (zh) * 2014-07-09 2016-01-20 格罗方德半导体公司 多层电路组件的制造
CN105448918A (zh) * 2014-09-30 2016-03-30 联华电子股份有限公司 互补金属氧化物半导体与其制作方法
CN109427789A (zh) * 2017-08-28 2019-03-05 三星电子株式会社 半导体器件

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187122A1 (en) * 2012-01-19 2013-07-25 Taiwan Semicondutor Manufacturing Company, Ltd. Photonic device having embedded nano-scale structures
US20130320451A1 (en) * 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
KR101913765B1 (ko) 2012-09-14 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8895434B2 (en) * 2012-11-14 2014-11-25 International Business Machines Corporation Replacement metal gate structure for CMOS device
WO2014160412A1 (en) 2013-03-14 2014-10-02 Geekin Ventures Llc System, method and apparatus for content eavesdropping
CN103280403B (zh) * 2013-05-14 2015-04-08 上海华力微电子有限公司 双栅氧器件的制造方法
US9590065B2 (en) * 2013-12-04 2017-03-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with metal gate structure comprising work-function metal layer and work-fuction adjustment layer
US20150187664A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. High Productivity Combinatorial Testing of Multiple Work Function Materials on the Same Semiconductor Substrate
US9536877B2 (en) * 2014-03-03 2017-01-03 Globalfoundries Inc. Methods of forming different spacer structures on integrated circuit products having differing gate pitch dimensions and the resulting products
KR102127644B1 (ko) * 2014-06-10 2020-06-30 삼성전자 주식회사 반도체 소자의 제조 방법
US20160041471A1 (en) * 2014-08-07 2016-02-11 International Business Machines Corporation Acidified conductive water for developer residue removal
US9721839B2 (en) * 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
JP6684583B2 (ja) * 2015-12-10 2020-04-22 東京応化工業株式会社 レジストパターン形成方法
US9559016B1 (en) * 2016-01-15 2017-01-31 International Business Machines Corporation Semiconductor device having a gate stack with tunable work function
DE102017200678B4 (de) 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
CN107452604B (zh) 2016-06-01 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN108666310B (zh) 2017-03-28 2021-04-13 联华电子股份有限公司 半导体存储装置及其形成方法
US11199778B2 (en) * 2019-03-12 2021-12-14 International Business Machines Corporation Polymer brush adhesion promoter with UV cleavable linker
CN111415865A (zh) * 2020-04-08 2020-07-14 Tcl华星光电技术有限公司 基板金属结构蚀刻方法、tft制备方法、tft以及显示装置
US20220344153A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980031853A (ko) 1996-10-31 1998-07-25 김영환 반도체 장치의 콘택홀 형성방법
TWI288777B (en) 2000-04-26 2007-10-21 Daikin Ind Ltd Detergent composition
US6991893B2 (en) * 2002-10-31 2006-01-31 Intel Corporation Controlling resist profiles through substrate modification
KR100666881B1 (ko) 2005-06-10 2007-01-10 삼성전자주식회사 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR100913003B1 (ko) * 2007-10-18 2009-08-20 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
US20090214985A1 (en) 2008-02-27 2009-08-27 Tokyo Electron Limited Method for reducing surface defects on patterned resist features
JP5592083B2 (ja) * 2009-06-12 2014-09-17 アイメック 基板処理方法およびそれを用いた半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915331A (zh) * 2012-12-31 2014-07-09 罗门哈斯电子材料有限公司 离子注入方法
CN103943472A (zh) * 2012-12-31 2014-07-23 罗门哈斯电子材料有限公司 离子注入方法
CN103943472B (zh) * 2012-12-31 2017-06-09 罗门哈斯电子材料有限公司 离子注入方法
CN103915331B (zh) * 2012-12-31 2017-06-23 罗门哈斯电子材料有限公司 离子注入方法
CN105261551A (zh) * 2014-07-09 2016-01-20 格罗方德半导体公司 多层电路组件的制造
CN105448918A (zh) * 2014-09-30 2016-03-30 联华电子股份有限公司 互补金属氧化物半导体与其制作方法
CN105448918B (zh) * 2014-09-30 2020-05-12 联华电子股份有限公司 互补金属氧化物半导体与其制作方法
CN109427789A (zh) * 2017-08-28 2019-03-05 三星电子株式会社 半导体器件
CN109427789B (zh) * 2017-08-28 2024-03-15 三星电子株式会社 半导体器件

Also Published As

Publication number Publication date
US8623739B2 (en) 2014-01-07
JP2012027473A (ja) 2012-02-09
KR101675458B1 (ko) 2016-11-14
KR20120010860A (ko) 2012-02-06
US20120028434A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
CN102347216A (zh) 使用酸扩散制造半导体器件的方法
US20200110338A1 (en) Photosensitive Material and Method of Lithography
JP3633595B2 (ja) レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
KR101439394B1 (ko) 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
US7781153B2 (en) Polymer resin composition, related method for forming a pattern, and related method for fabricating a capacitor
KR100351652B1 (ko) 메모리 디바이스의 트랜지스터 형성 방법
US9613821B2 (en) Method of forming patterns and method of manufacturing integrated circuit device
KR100934912B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
US20070224537A1 (en) Resist composition, method for forming resist pattern, and semiconductor device and method for manufacturing the same
CN102956443B (zh) 半导体器件的制造方法
KR20150133550A (ko) 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US10079178B1 (en) Formation method of semiconductor device structure using multilayer resist layer
US11003082B2 (en) Method for forming semiconductor structure
US20120064724A1 (en) Methods of Forming a Pattern of Semiconductor Devices
US20060003588A1 (en) Flash memory cells with reduced distances between cell elements
US20110244689A1 (en) Method of manufacturing semiconductor device
KR20160072619A (ko) 미세 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR100932314B1 (ko) 반도체 소자의 제조 방법
CN100426472C (zh) 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法
US20240192601A1 (en) Photoresist top coating material for etching rate control
US20220181146A1 (en) Method of manufacturing integrated circuit device
US20220334482A1 (en) Photoresist top coating material for etching rate control
KR20110083978A (ko) 반도체 소자의 미세 패턴 형성방법
JP2009128409A (ja) レジストパターン形状制御材料、半導体装置の製造方法、及び磁気ヘッドの製造方法
CN106373885A (zh) 一种半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208