KR100934912B1 - 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법 - Google Patents

레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100934912B1
KR100934912B1 KR1020070077221A KR20070077221A KR100934912B1 KR 100934912 B1 KR100934912 B1 KR 100934912B1 KR 1020070077221 A KR1020070077221 A KR 1020070077221A KR 20070077221 A KR20070077221 A KR 20070077221A KR 100934912 B1 KR100934912 B1 KR 100934912B1
Authority
KR
South Korea
Prior art keywords
resist pattern
thickening material
resist
pattern
pattern thickening
Prior art date
Application number
KR1020070077221A
Other languages
English (en)
Other versions
KR20080028268A (ko
Inventor
고지 노자키
미와 고자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080028268A publication Critical patent/KR20080028268A/ko
Application granted granted Critical
Publication of KR100934912B1 publication Critical patent/KR100934912B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/17—Amines; Quaternary ammonium compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은, ArF 레이저광을 이용할 수 있으며, ArF 레지스트 패턴 등의 위에 도포 등을 실시하는 것만으로, 그 사이즈 의존성 없이 후육화가 가능하고, 에칭 내성이 우수하여, 노광 한계를 넘어 미세한 레지스트 제거 패턴 등을 저비용으로 간편하게 형성할 수 있는 레지스트 패턴 후육화 재료 등을 제공하는 것을 과제로 한다. 수지와 하기 일반식 1로 표시되는 화합물을 적어도 포함하고, 비수계이며, 또한 산 발생제 및 가교제를 포함하지 않는 레지스트 패턴 후육화 재료이다.
[일반식 1]
Figure 112007056122221-pat00001
일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬기 중 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상의 정수를 나타내고, n은 0 이상의 정수를 나타낸다.
[구조식 1]
Figure 112007056122221-pat00002
구조식 1 중, R1 및 R2는 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기 중 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.

Description

레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법{RESIST PATTERN THICKENING MATERIAL, METHOD FOR FORMING RESIST PATTERN, SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 장치를 제조할 때에 형성하는 레지스트 패턴을 후육화시켜, 기존 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 형성할 수 있는 레지스트 패턴 후육화 재료, 그것을 이용한 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법에 관한 것이다.
현재는, 반도체 집적 회로의 고집적화가 진행되어, LSI나 VLSI가 실용화되어 있고, 그에 따라 배선 패턴이 미세화되고 있다. 배선 패턴을 미세하게 형성하기 위해서는, 피처리 기판 위를 레지스트막으로 피복하여, 그 레지스트막에 대하여 선택 노광을 한 후에 현상함으로써 레지스트 패턴을 형성하고, 그 레지스트 패턴을 마스크로 하여 상기 피처리 기판에 대하여 드라이 에칭을 실시하고, 그 후에 그 레지스트 패턴을 제거함으로써 원하는 패턴(예컨대 배선 패턴 등)을 얻는 리소그래피 기술이 매우 유용하다. 광 노광에 의한 리소그래피 기술은, 패턴이 점점 더 미세하게 되어 가는 지금도 높은 양산성의 유지를 목적으로 하여, 미세 가공에의 이용이 여 전히 강하게 요구되고 있다. 이 때문에, 노광 광(노광에 이용하는 빛)으로서, 보다 파장이 짧은 심자외선을 추구할 뿐 아니라, 마스크 패턴 자체나 광원의 형상 등에 관해서, 여러 가지 창의적인 연구가 이루어지고 있다. 이와 같이, 보다 미세한 패턴을 묘화하기 위한 광 노광의 연명을, 제조자에게 있어서 용이한 수법으로 가능하게 하는 기술의 개발은 여전히 수요가 높다.
예컨대, 기존의 레지스트 재료를 이용하여 형성한 레지스트 패턴을 후육화하여, 미세한 레지스트 제거 패턴을 얻는 것을 가능하게 하는 레지스트 패턴 후육화 재료(「레지스트 팽윤제」라 부르는 경우가 있음)를 이용하여, 보다 미세한 패턴을 형성하는 기술이 제안되어 있다. 예컨대, 레지스트 패턴을 형성한 후, 가교성을 갖는 폴리비닐아세탈 수지나 실리콘계 수지를 기재로 한 수용액계 재료를, 상기 레지스트 패턴에 도포하여 도포막을 형성하여 가열함으로써, 그 레지스트 패턴 중의 잔류 산을 이용하여 상기 도포막과 상기 레지스트 패턴을 그 접촉 계면에 있어서 가교 반응시킨 후, 물 또는 알칼리성 수용액으로 현상함으로써, 상기 레지스트 패턴을 후육화(이하 「팽윤」이라고 부르는 경우가 있음)시킴으로써 그 레지스트 패턴 사이의 거리를 짧게 하여, 미세한 레지스트 제거 패턴을 형성하고, 그 후에 상기 레지스트 제거 패턴과 동일 형상의 원하는 패턴(예컨대 배선 패턴 등)을 형성하는 기술이 제안되어 있다(특허문헌 1 참조). 또한, 이러한 수용액계 재료에는, 상기 레지스트 제거 패턴 폭의 큰 축소 효과를 기대할 수 있다는 점에서, 가교제를 더욱 첨가한 조성이 제안되어 있다.
그러나, 현재의 반도체 프로세스에서 사용되는 코터/디벨로퍼에 이어 넣는 약액의 종류는 레지스트 재료나 린스 용액에 한정되고 있어, 새로운 약액 라인의 설치는 통상 곤란하다. 또한, 수용액계 재료를 도포하는 것이 상정되어 있지 않기 때문에, 새로운 폐액 관리가 필요하게 된다는 점에서도 적용하기가 곤란하다.
또한, 가교 반응을 이용한 이들의 재료 조성에서는, 반응량의 제어가 곤란하며, 레지스트 패턴의 초기 패턴 사이즈에 의한 반응량의 차이, 레지스트 제거 패턴의 메워짐에 의한 소실, 반응량의 패턴 형상 의존 등이 생기기 쉬워, 프로세스 여유도가 낮다고 하는 결점이 있다.
미세한 배선 패턴 등을 형성하는 관점에서는, 노광 광으로서, KrF(불화크립톤) 엑시머 레이저광(파장 248 nm)보다도 단파장의 빛, 예컨대 ArF(불화아르곤) 엑시머 레이저광(파장 193 nm) 등을 이용할 것이 요구된다. 한편, 상기 ArF(불화아르곤) 엑시머 레이저광(파장 193 nm)보다도 더욱 단파장의 X선, 전자선 등을 이용한 패턴 형성의 경우에는, 고비용 저생산성이 되기 때문에, 상기 ArF(불화아르곤) 엑시머 레이저광(파장 193 nm)을 이용할 것이 요구된다.
그러나, 상기 특허문헌 1에 기재된 수용액계 재료의 조성에서는, 페놀계 수지를 이용하는 KrF 레지스트 패턴의 후육화(팽윤)에는 유효하지만, 수지계가 다른 ArF 레지스트 패턴의 후육화(팽윤)에는 유효하지 않다는 것이 알려져 있어, 선단 디바이스의 가공에 사용되고 있는 ArF 레지스트에는 적용할 수 없다고 하는 문제가 있다.
또한, 상기 특허문헌 1에 기재된 기술에 의해 얻어진 축소 후의 레지스트 패턴은, 상기 폴리비닐아세탈 수지를 기재로 하는 경우, 드라이 에칭 내성이 부족한 경우가 있어, 가공성에 문제가 생기는 경우가 있다. 한편, 상기 실리콘계 수지를 기재로 하는 경우, 드라이 에칭 내성은 충분하지만, 그 실리콘계 수지의 에칭 잔사가 생기기 때문에, 그 잔사의 제거 공정이 더욱 필요하게 되는 경우가 많아 실용적이지 못하다.
따라서, 새로운 장치의 설치가 불필요하고, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광을 이용할 수 있으며, 상기 가교성을 갖는 수지 내지 상기 가교제를 포함하는 수지로 이루어지는 수용액계 재료로는 충분히 후육화(팽윤)시킬 수 없는 ArF 레지스트 패턴 등을 충분히 후육화할 수 있고, 미세한 레지스트 제거 패턴의 형성 내지 배선 패턴 등의 형성을 저비용으로 간편하게 형성할 수 있는 기술의 개발이 요구되고 있다.
<특허문헌 1>
일본 특허 공개 평11-283910호 공보
본 발명은, 종래에 있어서의 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉 본 발명은, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, ArF 레지스트 등으로 형성된 레지스트 패턴 상에 도포 등을 실시하는 것만으로, 라인형 패턴 등의 레지스트 패턴을 그 사이즈에 상관없이 후육화할 수 있고, 물 내지 알칼리 현상액에 의한 현상이 가능하며, 에칭 내성이 특히 우수하여, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 저비용으로 간편하게 효율적으로 형성할 수 있는 레지스트 패턴 후육화 재료를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 새로운 장치의 설치가 불필요하고, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, 라인형 패턴 등의 레지스트 패턴을 그 사이즈에 상관없이 후육화할 수 있어, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 저비용으로 간편하게 효율적으로 형성할 수 있는 레지스트 패턴의 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 새로운 장치의 설치가 불필요하고, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 형성할 수 있고, 그 레지스트 제거 패턴을 이용하여 형성한 미세한 배선 패턴을 갖는 고성능의 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법 및 이 반도체 장치의 제조 방법에 의해 제조되어, 미세한 배선 패턴을 지니며, 고성능인 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제에 감안하여 예의 검토를 한 결과, 이하의 지견을 얻었다. 즉, 지방족계 수지, 실리콘 수지 등과 가교제를 포함하는 종래의 레지스트 팽윤제를 이용한 레지스트 패턴의 팽윤화에서는, 잔류 산에 의한 가교 반응을 이용하지 않으면 후육화시킬 수 없었지만, 이 대신에, 수지와, 벤질알코올, 벤질아민, 및 이들의 유도체 등을 적어도 포함하고, 비수계이며, 또한 산 발생제 및 가교제를 포함하지 않는 레지스트 패턴 후육화 재료를 이용하면, 가교 반응이 생기지 않기 때문에, 반응의 제어가 용이하게 되어, 레지스트 패턴을 그 사이즈에 상관없이 후육화할 수 있고, 더구나, 그 레지스트 패턴 후육화 재료는 물 내지 알칼리 현상액에 의해 현상하는 것이 가능함을 지견했다. 또한, 상기 수지로서, 페놀계 수지, 폴리비닐피롤리돈 등을 이용하면, 이들 수지 및 상기 벤질알코올 등은 구조의 일부에 방향족환을 갖고 있기 때문에, 에칭 내성이 특히 우수한 레지스트 패턴 후육화 재료를 얻을 수 있음을 알아내어, 본 발명을 완성하기에 이르렀다.
본 발명은, 본 발명자들의 상기 지견에 기초한 것으로, 상기 과제를 해결하기 위한 수단은 후술하는 부기에 열거한 것과 같다.
본 발명의 레지스트 패턴 후육화 재료는, 수지와, 하기 일반식 1로 표시되는 화합물을 적어도 포함하고, 비수계이며, 또한 산 발생제 및 가교제를 포함하지 않는 것을 특징으로 한다.
[일반식 1]
Figure 112007056122221-pat00003
단, 상기 일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상 의 정수를 나타내고, n은 O 이상의 정수를 나타낸다.
[구조식 1]
Figure 112007056122221-pat00004
단, 상기 구조식 1 중, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
상기 레지스트 패턴 후육화 재료가 레지스트 패턴 상에 도포되면, 그 레지스트 패턴 후육화 재료 중, 상기 레지스트 패턴과의 계면 부근에 있는 것이 상기 레지스트 패턴에 스며들어 그 레지스트 패턴의 재료와 상호작용(믹싱)하는 동시에, 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응한다. 이 때, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴과의 친화성이 양호하기 때문에, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴이 상호작용하여 이루어지 표층(믹싱층)이 효율적으로 형성된다. 그 결과, 상기 레지스트 패턴이, 상기 레지스트 패턴 후육화 재료에 의해 효율적으로 후육화된다. 이렇게 해서 후육화(「팽윤」이라고 부르는 경우가 있음)된 레지스트 패턴(이하 「후육화 레지스트 패턴」이라고 부르는 경우가 있음)은, 상기 레지스트 패턴 후육화 재료에 의해 균일하게 후육화되고 있다. 이 때문에, 상기 후육화 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴(이하 「 제거 패턴」이라고 부르는 경우가 있음)은 노광 한계(해상 한계)를 넘어 보다 미세한 구조를 갖는다. 한편, 본 발명의 레지스트 패턴 후육화 재료는, 상기 일반식 1로 표시되는 화합물을 함유하고 있기 때문에, 상기 레지스트 패턴 재료의 종류나 크기 등에 관계없이 양호하고 또 균일한 후육화 효과를 보여, 상기 레지스트 패턴 재료나 크기에 대한 의존성이 적다. 또한, 상기 수지로서, 페놀계 수지, 폴리비닐피롤리돈 등을 이용하는 경우에는, 이들 수지 및 상기 일반식 1로 표시되는 화합물이 방향족환을 갖고 있기 때문에, 에칭 내성이 특히 우수하다. 이 때문에, 다양한 사이즈의 레지스트 패턴이 혼재하는 LOGIC LSI의 배선층에 이용되는 라인형 패턴 등의 레지스트 패턴의 형성에도 적합하게 적용할 수 있다.
본 발명의 레지스트 패턴의 형성 방법은, 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포하는 것을 포함하는 것을 특징으로 한다.
상기 레지스트 패턴의 형성 방법에 있어서는, 레지스트 패턴이 형성된 후, 그 레지스트 패턴 상에 상기 레지스트 패턴 후육화 재료가 도포되면, 상기 레지스트 패턴 후육화 재료 중, 상기 레지스트 패턴과의 계면 부근에 있는 것이 상기 레지스트 패턴에 스며들어 상기 레지스트 패턴의 재료와 상호작용(믹싱)하는 동시에, 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응한다. 이 때문에, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴에 의한 표층(믹싱층)이 형성된다. 이렇게 해서 후육화된 후육화 레지스트 패턴은, 상기 레지스트 패턴 후육화 재료에 의해 균일하 게 후육화되고 있다. 이 때문에, 상기 후육화 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계(해상 한계)를 넘어 보다 미세한 구조를 갖는다. 한편, 상기 레지스트 패턴 후육화 재료가, 상기 일반식 1로 표시되는 화합물을 함유하고 있기 때문에, 상기 레지스트 패턴 재료의 종류나 크기 등에 관계없이 양호하고 또 균일한 후육화 효과를 보여, 상기 레지스트 패턴 재료나 크기에 대한 의존성이 적다. 또한, 상기 수지로서, 페놀계 수지, 폴리비닐피롤리돈 등을 이용하는 경우에는, 이들 수지 및 상기 일반식 1로 표시되는 화합물이 방향족환을 갖고 있기 때문에, 에칭 내성이 특히 우수하다. 이 때문에, 상기 레지스트 패턴의 형성 방법은, 컨택트 홀 패턴뿐만 아니라, 다양한 사이즈의 레지스트 패턴이 혼재하는 LOGIC LSI의 배선층에 이용되는 라인형 패턴 등의 레지스트 패턴의 형성에도 적합하게 적용할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포함으로써 상기 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에서는, 우선, 상기 레지스트 패턴 형성 공정에 있어서, 배선 패턴 등의 패턴을 형성하는 대상인 상기 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료가 도포된다. 그렇게 하면, 상기 레지스트 패턴 후육화 재료 중, 상 기 레지스트 패턴과의 계면 부근에 있는 것이 상기 레지스트 패턴에 스며들어 상기 레지스트 패턴의 재료와 상호작용(믹싱)하는 동시에, 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응한다. 이 때문에, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴이 상호작용하여 이루어지는 표층(믹싱층)이 형성된다. 이렇게 해서 후육화된 후육화 레지스트 패턴은, 상기 레지스트 패턴 후육화 재료에 의해 균일하게 후육화되고 있다. 이 때문에, 상기 후육화 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계(해상 한계)를 넘어 보다 미세한 구조를 갖는다. 한편, 상기 레지스트 패턴 후육화 재료는, 상기 일반식 1로 표시되는 화합물을 함유하고 있기 때문에, 상기 레지스트 패턴 재료의 종류나 크기 등에 관계없이 양호하고 또 균일한 후육화 효과를 보여, 상기 레지스트 패턴 재료나 크기에 대한 의존성이 적다. 또한, 상기 수지로서, 페놀계 수지, 폴리비닐피롤리돈 등을 이용하는 경우에는, 이들 수지 및 상기 일반식 1로 표시되는 화합물이 방향족환을 갖고 있기 때문에, 에칭 내성이 특히 우수하다. 이 때문에, 컨택트 홀 패턴뿐만 아니라, 다양한 사이즈의 레지스트 패턴이 혼재하는 반도체 장치인 LOGIC LSI의 배선층에 이용되는 라인형 패턴 등의 후육화 레지스트 패턴이 용이하고 또 고선명하게 형성된다.
이어서, 상기 패터닝 공정에 있어서는, 상기 레지스트 패턴 형성 공정에 있어서 후육화된 후육화 레지스트 패턴을 이용하여 에칭을 행함으로써, 상기 피가공면이 미세하고 또 고선하게로 더구나 치수 정밀도도 좋게 패터닝되어, 매우 미세하고 또 고선명이며, 게다가 치수 정밀도가 우수한 배선 패턴 등의 패턴을 갖는 고품 질이며 고성능의 반도체 장치가 효율적으로 제조된다.
본 발명의 반도체 장치는, 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 한다. 상기 반도체 장치는, 매우 미세하고 또 고선명이며, 게다가 치수 정밀도가 우수한 배선 패턴 등의 패턴을 지니고, 고품질이며 고성능이다.
본 발명에 의하면, 종래에 있어서의 문제를 해결할 수 있어, 상기 목적을 달성할 수 있다.
또한, 본 발명에 의하면, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, ArF 레지스트 등으로 형성된 레지스트 패턴 상에 도포 등을 실시하는 것만으로, 라인형 패턴 등의 레지스트 패턴을 그 사이즈에 상관없이 후육화할 수 있고, 물 내지 알칼리 현상액에 의한 현상이 가능하며, 에칭 내성이 특히 우수하여, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 저비용으로 간편하게 효율적으로 형성할 수 있는 레지스트 패턴 후육화 재료를 제공할 수 있다.
또한, 본 발명에 의하면, 새로운 장치의 설치가 불필요하고, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, 라인형 패턴 등의 레지스트 패턴을 그 사이즈에 상관없이 후육화할 수 있어, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 저비용으로 간편하게 효율적으로 형성할 수 있는 레지스트 패턴의 형성 방법을 제공할 수 있다.
또한, 본 발명에 의하면, 새로운 장치의 설치가 불필요하고, 패터닝시에 노광 광으로서 ArF(불화아르곤) 엑시머 레이저광도 이용할 수 있으며, 노광 장치의 광원에 있어서의 노광 한계(해상 한계)를 넘어 미세한 레지스트 제거 패턴을 형성할 수 있어, 상기 레지스트 제거 패턴을 이용하여 형성한 미세한 배선 패턴을 갖는 고성능의 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법 및 상기 반도체 장치의 제조 방법에 의해 제조되어, 미세한 배선 패턴을 지니고, 고성능인 반도체 장치를 제공할 수 있다.
(레지스트 패턴 후육화 재료)
본 발명의 레지스트 패턴 후육화 재료는, 수지와, 하기 일반식 1로 표시되는 화합물을 적어도 함유하여 이루어지고, 또한 필요에 따라서 적절하게 선택한, 계면활성제, 유기 용매, 그 밖의 성분 등을 함유하여 이루어지며, 비수계이고, 또한 산 발생제 및 가교제를 포함하지 않는다.
[일반식 1]
Figure 112007056122221-pat00005
단, 상기 일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬 기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상의 정수를 나타내고, n은 O 이상의 정수를 나타낸다.
[구조식 1]
Figure 112007056122221-pat00006
단, 상기 구조식 1 중, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
본 발명의 레지스트 패턴 후육화 재료는 비수계이다. 여기서, 「비수계」란, 물을 함유하지 않음을 의미하며, 비수계 용매, 예컨대 후술하는 유기 용매를 포함하고 있는 것이 바람직하다.
본 발명의 상기 레지스트 패턴 후육화 재료는, 산 발생제 및 가교제를 포함하지 않을 필요가 있으며, 상기 레지스트 패턴 후육화 재료에 의한 레지스트 패턴의 후육화는, 산의 확산에 의한 가교 반응을 이용한 종래의 레지스트 패턴의 팽윤화 기술과는 다르다.
본 발명의 레지스트 패턴 후육화 재료는, 수용성 내지 알칼리 가용성인 것이 바람직하다. 이 경우, 물 내지 알칼리 현상액에 의한 현상(미반응부의 제거)이 가능하고, 레지스트 패턴의 형성시에, 현상용의 새로운 약액 라인의 설치가 불필요하며, 레지스트 코터 컵을 공용할 수 있어, 장치 비용의 저감을 도모할 수 있다.
상기 수용성으로서는, 미반응부의 제거가 가능할 정도로 용해성이 있다면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 25℃의 물100 g에 대하여, 상기 레지스트 패턴 후육화 재료가 0.1 g 이상 용해하는 수용성이 바람직하다.
상기 알칼리 가용성으로서는, 상기와 마찬가지로 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 25℃의 2.38 중량% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액 100 g에 대하여, 상기 레지스트 패턴 후육화 재료가 0.1 g 이상 용해하는 알칼리 가용성이 바람직하다.
본 발명의 레지스트 패턴 후육화 재료의 형태로서는, 균일용액, 콜로이드액, 에멀젼액 등의 형태라도 좋지만, 유기용액인 것이 바람직하다.
- 수지 -
상기 수지로서는, 특별히 제한은 없고 목적에 따라서 적절하게 선택할 수 있는데, 상기 레지스트 패턴 후육화 재료에 우수한 에칭 내성을 부여할 수 있다는 점에서, 환상 구조를 적어도 일부에 갖고 있는 것이 바람직하며, 예컨대, 페놀계 수지, 폴리비닐피롤리돈, 스티렌-말레산 공중합체, 알키드 수지 및 이들의 혼합물에서 선택되는 적어도 1종을 적합하게 들 수 있다.
상기 페놀계 수지로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 폴리파라히드록시스티렌, 노볼락 수지 등을 적합하게 들 수 있다.
상기 수지는 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 이들 중에서도, 폴리파라히드록시스티렌, 노볼락 수지, 폴리비닐피롤리돈이 바 람직하다.
상기 수지의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량은, 후술하는 일반식 1로 표시되는 화합물, 계면활성제, 유기 용매 등의 종류나 함유량 등에 따라서 적절하게 결정할 수 있다.
- 일반식 1로 표시되는 화합물 -
[일반식 1]
Figure 112007056122221-pat00007
상기 일반식 1로 표시되는 화합물로서는, 방향족환을 구조의 일부에 지니고, 하기 일반식 1로 표시되는 한 특별히 제한은 없으며, 목적에 따라서 적절하게 선택할 수 있다. 상기 방향족환을 가짐으로써, 우수한 에칭 내성을 상기 레지스트 패턴 후육화 재료에 부여할 수 있다는 점에서 유리하다.
단, 상기 일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
m은 1 이상의 정수를 나타내고, n은 O 이상의 정수를 나타낸다. 가교 반응의 발생을 방지하여 반응을 용이하게 제어할 수 있다는 점에서, m은 1인 것이 바람직하다.
[구조식 1]
Figure 112007056122221-pat00008
단, 상기 구조식 1 중, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
상기 구조식 1 중, R1 및 R2는 수소인 것이 바람직하다. 상기 R1 및 R2가 수소이면, 수용성의 면에서 유리한 경우가 많다.
상기 구조식 1 중, R1 및 R2가 상기 치환기인 경우, 그 치환기로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 케톤(알킬카르보닐)기, 알콕시카르보닐기, 알킬기 등을 들 수 있다.
상기 일반식 1로 표시되는 화합물의 구체적인 예로서는, 예컨대 벤질알코올 구조를 갖는 화합물, 벤질아민 구조를 갖는 화합물 등을 적합하게 들 수 있다.
상기 벤질알코올 구조를 갖는 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 벤질알코올 및 그 유도체가 바람직하고, 구체적으로는, 벤질알코올, 2-히드록시벤질알코올(살리실알코올), 4-히드록시벤질알코올, 2-아미노벤질알코올, 4-아미노벤질알코올, 2,4-디히드록시벤질알코올, 1,4-벤젠디메탄올, 1,3-벤젠디메탄올, 1-페닐-1,2-에탄디올, 4-메톡시메틸페놀 등을 들 수 있다.
상기 벤질아민 구조를 갖는 화합물로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대 벤질아민 및 그 유도체가 바람직하고, 구체적으로는 벤질아민, 2-히드록시벤질아민, 2-메톡시벤질아민 등을 들 수 있다.
이들은 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다.
상기 일반식 1로 표시되는 화합물의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 상기 레지스트 패턴 후육화 재료의 전량에 대하여, 0.01∼50 중량부가 바람직하고, 0.1∼10 중량부가 보다 바람직하다.
상기 일반식 1로 표시되는 화합물의 함유량이, O.01 중량부 미만이면, 원하는 반응량을 얻기가 어려운 경우가 있고, 50 중량부를 넘으면, 도포시에 석출되거나, 패턴 상에서 결함으로 되거나 할 가능성이 높아지기 때문에 바람직하지 못하다.
- 계면활성제 -
상기 계면활성제는, 레지스트 패턴 후육화 재료와 레지스트 패턴과의 친화성을 개선시키고 싶은 경우, 보다 큰 후육화량이 요구되는 경우, 레지스트 패턴 후육화 재료와 레지스트 패턴과의 계면에 있어서의 후육화 효과의 면내 균일성을 향상시키고 싶은 경우, 소포성이 필요한 경우 등에 첨가하면, 이들 요구를 실현할 수 있다.
상기 계면활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 비이온성 계면활성제, 양이온성 계면활성제, 음이온성 계면활성제, 양성 계면활성제 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 이들 중에서도, 나트륨염, 칼륨염 등의 금속 이온을 함유하지 않는다는 점에서 비이온성 계면활성제가 바람직하다.
상기 비이온성 계면활성제로서는, 알콕시레이트계 계면활성제, 지방산에스테르계 계면활성제, 아미드계 계면활성제, 알코올계 계면활성제, 에틸렌디아민계 계면활성제 및 실리콘계 계면활성제에서 선택되는 것을 적합하게 들 수 있다. 한편, 이들의 구체적인 예로서는, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트 화합물, 옥틸페놀에톡시레이트 화합물, 라우릴알코올에톡시레이트 화합물, 올레일알코올에톡시레이트 화합물, 지방산에스테르계, 아미드계, 천연알코올계, 에틸렌디아민계, 제2급 알코올에톡시레이트계 등을 적합하게 들 수 있다.
상기 양이온성 계면활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 알킬 양이온계 계면활성제, 아미드형 4급 양이온계 계면활성제, 에스테르형 4급 양이온계 계면활성제 등을 적합하게 들 수 있다.
상기 양성 계면활성제로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 예컨대, 아민옥사이드계 계면활성제, 베타인계 계면활성제 등을 들 수 있다.
상기 계면활성제의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량은, 특별히 제한은 없고, 상기 수지, 상기 일반식 1로 표시되는 화합물 등의 종류나 함유량 등에 따라 적절하게 선택할 수 있는데, 예컨대, 상기 레지스트 패턴 후육화 재료 100 중량부에 대하여, 0.005 중량부 이상인 것이 바람직하고, 반응량과 면내 균일성이 우수하다는 점에서, 0.05∼2 중량부가 보다 바람직하고, 0.08∼0.25 중량부가 더욱 바람직하다.
상기 함유량이 0.005 중량부 미만이면, 도포성의 향상에는 효과가 있지만, 레지스트 패턴과의 반응량에 있어서는, 계면활성제가 들어가지 않는 경우와 큰 차이가 없는 경우가 많다.
- 유기 용매 -
상기 유기 용매로서는, 상기 레지스트 패턴을 실질적으로 용해하지 않는 것이면 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 탄소수 4 이상의 알코올계 용매, 탄소수 2 이상의 글리콜계 용매 등을 적합하게 들 수 있다.
상기 레지스트 패턴 후육화 재료가 상기 유기 용매를 함유하고 있으면, 그 레지스트 패턴 후육화 재료에 있어서의, 상기 수지, 상기 일반식 1로 표시되는 화합물 등의 용해성을 향상시킬 수 있다는 점에서 유리하다.
상기 탄소수 4 이상의 알코올계 용매로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 탄소수가 4∼5인 것이 바람직하며, 예컨대, 이소부탄올, n-부탄올, 4-메틸-2-펜탄올 등을 적합하게 들 수 있다.
상기 탄소수 2 이상의 글리콜계 용매로서는, 특별히 제한은 없고, 목적에 따 라서 적절하게 선택할 수 있는데, 탄소수가 2∼3인 것이 바람직하며, 예컨대, 에틸렌글리콜, 프로필렌글리콜 등을 적합하게 들 수 있다.
이들 유기 용매는 1종 단독으로 사용하더라도 좋고, 2종 이상을 병용하더라도 좋다. 이들 중에서도, 상기 레지스트 패턴 후육화 재료 도포시의 급속한 건조를 억제하여, 양호하게 도포를 할 수 있다는 점에서, 80∼200℃ 정도의 비점을 갖는 것이 바람직하다.
상기 유기 용매의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 수지, 상기 일반식 1로 표시되는 화합물, 상기 계면활성제 등의 종류나 함유량 등에 따라서 적절하게 결정할 수 있다.
- 그 밖의 성분 -
상기 그 밖의 성분으로서는, 본 발명의 효과를 해하지 않는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 공지의 각종 첨가제, 예컨대, 열산발생제, 아민계, 아미드계 등으로 대표되는 억제제 등을 들 수 있다.
상기 그 밖의 성분의 상기 레지스트 패턴 후육화 재료에 있어서의 함유량으로서는, 상기 수지, 상기 일반식 1로 표시되는 화합물, 상기 계면활성제 등의 종류나 함유량 등에 따라서 적절하게 결정할 수 있다.
- 사용 등 -
본 발명의 레지스트 패턴 후육화 재료는 상기 레지스트 패턴 상에 도포하여 사용할 수 있다.
한편, 상기한 도포를 할 때, 상기 계면활성제는, 상기 레지스트 패턴 후육화 재료에 함유시키지 않고, 그 레지스트 패턴 후육화 재료를 도포하기 전에 별도로 도포하더라도 좋다.
상기 레지스트 패턴 후육화 재료를 상기 레지스트 패턴 상에 도포하면, 그 레지스트 패턴과 상호작용(믹싱)하는 동시에, 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응하여, 상기 레지스트 패턴의 표면에, 상기 레지스트 패턴 후육화 재료와 상기 레지스트 패턴이 상호작용하여 이루어지는 층(믹싱층)이 형성된다. 그 결과, 상기 레지스트 패턴은, 상기 믹싱층이 형성된 분만큼 후육화되어, 후육화된 레지스트 패턴이 형성된다.
이 때, 상기 레지스트 패턴 후육화 재료 중에 상기 일반식 1로 표시되는 화합물이 포함되어 있기 때문에, 상기 레지스트 패턴 재료의 종류나 크기 등에 관계없이 양호하고 또 균일한 후육화 효과를 얻을 수 있으며, 상기 레지스트 패턴의 재료나 크기에 대하여, 후육화량의 의존성이 적다.
이렇게 해서 후육화된 상기 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 직경 내지 폭은, 후육화 전의 상기 레지스트 패턴에 의해 형성되어 있었던 상기 레지스트 제거 패턴의 직경 내지 폭보다도 작아진다. 그 결과, 상기 레지스트 패턴의 패터닝시에 이용한 노광 장치의 광원의 노광 한계(해상 한계)를 넘어(상기 광원에 이용되는 빛의 파장으로 패터닝이 가능한 개구 내지 패턴 간격의 크기의 한계치보다도 작게), 보다 미세한 상기 레지스트 제거 패턴이 형성된다. 즉, 상기 레지스트 패턴의 패터닝시에 ArF 엑시머 레이저광을 이용하여 얻어진 레지스트 패턴에 대하여, 본 발명의 상기 레지스트 패턴 후육화 재료를 이용하여 후육화 하면, 후육화된 레지스트 패턴에 의해 형성된 레지스트 제거 패턴은, 예컨대 마치 전자선을 이용하여 패터닝한 것과 같은 미세하고 또 고선명인 것으로 된다.
한편, 상기 레지스트 패턴의 후육화량은 상기 레지스트 패턴 후육화 재료의 점도, 도포 두께, 베이크 온도, 베이크 시간 등을 적절하게 조절함으로써, 원하는 범위로 제어할 수 있다.
- 레지스트 패턴의 재료 -
상기 레지스트 패턴(본 발명의 레지스트 패턴 후육화 재료가 도포되는 레지스트 패턴)의 재료로서는, 특별히 제한은 없고, 공지의 레지스트 재료 중에서 목적에 따라서 적절하게 선택할 수 있으며, 네가티브형, 포지티브형의 어느 것이라도 좋고, 예컨대, g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝할 수 있는 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 적합하게 들 수 있다. 이들은 화학 증폭형이라도 좋고, 비화학 증폭형이라도 좋다. 이들 중에서도, KrF 레지스트, ArF 레지스트, 아크릴계 수지를 포함하여 이루어지는 레지스트 등이 바람직하고, 보다 미세한 패터닝, 작업 처리량 향상 등의 관점에서는, 해상 한계의 연신이 급무로 여겨지고 있는 ArF 레지스트 및 아크릴계 수지를 포함하여 이루어지는 레지스트의 적어도 어느 하나가 보다 바람직하다.
상기 레지스트 패턴 재료의 구체적인 예로서는, 아다만틸기를 측쇄에 갖는 아크릴계 레지스트, 시클로올레핀-말레산무수물계(COMA계) 레지스트, 시클로올레핀 계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은 불소 수식 등이 되어 있더라도 좋다.
상기 레지스트 패턴의 형성 방법, 크기, 두께 등은 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있으며, 특히 두께는, 가공 대상인 피가공면, 에칭 조건 등에 따라 적절하게 결정할 수 있는데, 일반적으로 0.2∼700 μm 정도이다.
본 발명의 레지스트 패턴 후육화 재료를 이용한 상기 레지스트 패턴의 후육화에 대해서 이하에 도면을 참조하면서 설명한다.
도 1에 도시한 바와 같이, 피가공면(기재)(5) 상에 레지스트 패턴(3)을 형성한 후, 레지스트 패턴(3)의 표면에 레지스트 패턴 후육화 재료(1)를 부여(도포)하고, 베이크(가온 및 건조)하여 도포막을 형성한다. 그렇게 하면, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 레지스트 패턴 후육화 재료(1)의 레지스트 패턴(3)에의 믹싱(함침)이 발생하는 동시에, 상기 레지스트 패턴 후육화 재료(1) 중의 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응하여, 도 2에 도시한 바와 같이, 내층 레지스트 패턴(10b)(레지스트 패턴(3))과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 상기 믹싱(함침)한 부분이 반응하여 표층(믹싱층)(10a)이 형성된다. 이 때, 레지스트 패턴 후육화 재료(1) 중에 상기 일반식 1로 표시되는 화합물이 포함되어 있기 때문에, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 크기에 좌우되지 않고(의존하지 않고) 안정적으로 또 균일하게 내층 레지스트 패턴(10b)(레지스트 패턴(3))이 후육화된다.
이 후, 도 3에 도시한 바와 같이, 현상 처리를 함으로써, 부여(도포)한 레지스트 패턴 후육화 재료(1) 중, 레지스트 패턴(3)과 상호작용(믹싱)하지 않는 부분 내지 상호작용(믹싱)이 약한 부분(알칼리 가용성이 높은 부분)이 용해 제거되어, 균일하게 후육화된 후육화 레지스트 패턴(10)이 형성(현상)된다.
한편, 상기 현상 처리는 물 현상이라도 좋고, 알칼리 현상액에 의한 현상이라도 좋다.
후육화 레지스트 패턴(10)은, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 표면에, 레지스트 패턴 후육화 재료(1)가 반응하여 형성된 표층(믹싱층)(10a)을 구비하여 이루어진다. 후육화 레지스트 패턴(10)은, 레지스트 패턴(3)에 비해서 표층(믹싱층)(10a)의 두께분만큼 후육화되어 있기 때문에, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 제거 패턴의 크기(인접하는 후육화 레지스트 패턴(10) 사이의 거리 또는 후육화 레지스트 패턴(10)에 의해 형성된 홀 패턴의 개구경)는, 후육화 전의 레지스트 패턴(3)에 의해 형성되는 레지스트 제거 패턴의 상기 크기보다도 작다. 이 때문에, 레지스트 패턴(3)을 형성할 때의 노광 장치에 있어서의 광원의 노광 한계(해상 한계)를 넘어 상기 레지스트 제거 패턴을 미세하게 형성할 수 있다. 즉, 예컨대, ArF 엑시머 레이저광을 이용하여 노광한 경우임에도 불구하고, 예컨대, 마치 전자선을 이용하여 노광한 것과 같은, 미세한 상기 레지스트 제거 패턴을 형성할 수 있다. 후육화 레지스트 패턴(10)에 의해 형성되는 상기 레지스트 제거 패턴은, 레지스트 패턴(3)에 의해 형성되는 상기 레지스트 제거 패턴보다도 미세하고 또 고선명이다.
후육화 레지스트 패턴(10)에 있어서의 표층(믹싱층)(10a)은 레지스트 패턴 후육화 재료(1)에 의해 형성된다. 레지스트 패턴 후육화 재료(1)에 있어서의 상기 일반식 1로 표시되는 화합물이 방향족환을 갖기 때문에, 레지스트 패턴(3)(내층 레지스트 패턴(10b))이 에칭 내성이 뒤떨어지는 재료라도, 얻어지는 후육화 레지스트 패턴(10)은 에칭 내성이 우수하고, 레지스트 패턴 후육화 재료(1)에 있어서의 수지가, 환상 구조를 포함하는 상기 페놀계 수지 등인 경우에는, 에칭 내성이 더욱 향상된다.
본 발명의 레지스트 패턴 후육화 재료는, 레지스트 패턴을 후육화하여, 노광 한계를 넘어 상기 레지스트 제거 패턴을 미세화하는 데 적합하게 사용할 수 있다. 또한, 본 발명의 레지스트 패턴 후육화 재료는, 본 발명의 레지스트 패턴의 형성 방법, 본 발명의 반도체 장치의 제조 방법 등에 특히 적합하게 사용할 수 있다.
또한, 본 발명의 레지스트 패턴 후육화 재료에 있어서의, 상기 일반식 1로 표시되는 화합물이 방향족환을 갖기 때문에, 플라즈마 등에 노출되어, 표면의 에칭 내성을 향상시킬 필요가 있는 수지 등에 의해 형성된 레지스트 패턴의 피복화 내지 후육화에 적합하게 사용할 수 있다. 더욱이 본 발명의 레지스트 패턴 후육화 재료에 있어서의 상기 수지가, 환상 구조를 포함하는 상기 페놀계 수지 등인 경우에는, 그 레지스트 패턴의 피복화 내지 후육화에 보다 적합하게 사용할 수 있다.
또, 본 발명의 레지스트 패턴 후육화 재료를 이용하면, 예컨대, 상기 레지스트 패턴 후육화 재료의 처리 전에 알카리성 수용액(pH를 10 이상)으로 전처리한 후에 사용한 경우나, 노광 후 1년간 클린룸 밖의 통상 분위기 하에 방치한 레지스트 패턴에 대하여 사용한 경우에도, 이러한 조작을 했을 때와 같은 정도의 후육화가 가능하다. 또한, 산이나 산 발생제 등을 함유하지 않는, 예컨대 폴리메틸메타크릴레이트로 이루어지는 비화학 증폭형 레지스트를 이용하여, 전자선 노광에 의해 형성한 레지스트 패턴에 대하여 사용하더라도, 화학 증폭형 레지스트와 마찬가지로 후육화시킬 수 있다. 이들 사실로부터, 산의 확산에 의해 가교 반응을 이용하는 종래의 팽윤화 기술과는 다른 반응 형태를 취하고 있는 것을 용이하게 이해할 수 있다. 또한, 본 발명의 상기 레지스트 패턴 후육화 재료를 이용한 경우에는, 상기 레지스트 패턴과, 상기 레지스트 패턴 후육화 재료에 의해 형성되는 상기 믹싱층과의 사이의 수지의 상용성에 의존하여 후육화가 실현되는 것으로 추측할 수 있다.
(레지스트 패턴의 형성 방법)
본 발명의 레지스트 패턴의 형성 방법에 있어서는, 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포하는 것을 포함하며, 또한 필요에 따라서 적절하게 선택한 그 밖의 처리를 포함한다.
상기 레지스트 패턴의 재료로서는, 본 발명의 상기 레지스트 패턴 후육화 재료에 있어서 상술한 것을 적합하게 들 수 있다.
상기 레지스트 패턴은 공지의 방법에 따라서 형성할 수 있다.
상기 레지스트 패턴은, 피가공면(기재) 상에 형성할 수 있으며, 상기 피가공면(기재)은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 상기 레지스트 패턴이 반도체 장치에 형성되는 경우에는, 그 피가공면(기재)으로서는, 반도체 기재 표면을 들 수 있고, 구체적으로는 실리콘 웨이퍼 등의 기판, 각종 산화막 등을 적합하게 들 수 있다.
상기 레지스트 패턴 후육화 재료의 도포의 방법은, 특별히 제한은 없고, 목적에 따라서 공지의 도포 방법 중에서 적절하게 선택할 수 있으며, 예컨대, 스핀코트법 등을 적합하게 들 수 있다. 상기 스핀코트법의 경우, 그 조건으로는 예컨대, 회전수가 100∼10,000 rpm 정도이며, 800∼5,000 rpm이 바람직하고, 시간이 1초간∼10분간 정도이며, 1∼90초간이 바람직하다.
상기 도포를 할 때의 도포 두께는, 통상 100∼10,000Å(10∼1,000 nm) 정도이며, 1,000∼5,000Å(100∼500 nm) 정도가 바람직하다.
한편, 상기 도포를 할 때, 상기 계면활성제는, 상기 레지스트 패턴 후육화 재료에 함유시키지 않고, 상기 레지스트 패턴 후육화 재료를 도포하기 전에 별도로 도포하더라도 좋다.
상기 도포를 할 때 내지 그 후에, 도포한 상기 레지스트 패턴 후육화 재료를 가열(프리베이크 : 가온 및 건조)하는 것이 바람직하다. 이 경우, 상기 레지스트 패턴과 상기 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 레지스트 패턴 후육화 재료의 상기 레지스트 패턴에의 믹싱(함침)을 효율적으로 생기게 할 수 있다.
한편, 상기 프리베이크(가온 및 건조)의 조건, 방법 등은, 레지스트 패턴을 연화시키지 않는 한 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 그 횟수는, 1회라도 좋고, 2회 이상이라도 좋다. 2회 이상인 경우, 각 회에 있어서의 프리베이크의 온도는 일정하더라도 좋고, 다르더라도 좋으며, 상기 일정한 경우, 40∼150℃ 정도가 바람직하고, 70∼120℃가 보다 바람직하며, 또한, 그 시간은, 10초간∼5분간 정도가 바람직하고, 40∼100초간이 보다 바람직하다.
또한, 필요에 따라서, 상기 프리베이크(가온 및 건조) 후에, 더욱 가열하여, 도포한 상기 레지스트 패턴 후육화 재료의 반응을 촉진하는 반응 베이크를 행하는 것도, 상기 레지스트 패턴과 레지스트 패턴 후육화 재료와의 계면에 있어서 상기 믹싱(함침)한 부분의 반응을 효율적으로 진행시킬 수도 있다는 등의 점에서 바람직하다.
한편, 상기 반응 베이크의 조건, 방법 등은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 상기 프리베이크(가온 및 건조)보다도 통상 높은 온도 조건이 채용된다. 상기 반응 베이크의 조건은, 예컨대, 온도가 70∼150℃ 정도이며, 90∼130℃가 바람직하고, 시간이 10초간∼5분간 정도이며, 40∼100초간이 바람직하다.
더욱이, 상기 반응 베이크 후에, 도포한 상기 레지스트 패턴 후육화 재료에 대하여, 현상(미반응부의 제거) 처리를 하는 것이 바람직하다. 이 경우, 도포한 레지스트 패턴 후육화 재료 중, 상기 레지스트 패턴과 상호작용(믹싱) 및 반응하지 않는 부분 내지 상호작용(믹싱)이 약한 부분(알칼리 가용성이 높은 부분)을 용해 제거하여, 후육화 레지스트 패턴을 현상할 수(얻을 수) 있다는 점에서 바람직하다.
상기 현상 처리에 이용하는 현상액으로서는, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있는데, 예컨대, 알칼리 현상액, 물(순수)을 적합하게 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고, 병용하더라도 좋다. 이들에 의 한 현상 처리에서는, 새로운 약액 라인의 설치가 불필요이며, 레지스트 현상 컵을 공용할 수 있어, 장치 비용의 저감을 도모할 수 있다.
상기 알칼리 현상액으로서는, 예컨대 2.38 중량% 테트라메틸암모늄하이드로옥사이드(TMAH) 수용액을 적합하게 들 수 있다.
여기서, 본 발명의 레지스트 패턴의 형성 방법에 관해서 이하에 도면을 참조하면서 설명한다.
도 4에 도시한 바와 같이, 피가공면(기재)(5) 상에 레지스트재(3a)를 도포한 후, 도 5에 도시한 바와 같이, 이것을 패터닝하여 레지스트 패턴(3)을 형성한 후, 도 6에 도시한 바와 같이, 레지스트 패턴(3)의 표면에 레지스트 패턴 후육화 재료(1)를 도포하고, 베이크(가온 및 건조)하여 도포막을 형성한다. 그렇게 하면, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 레지스트 패턴 후육화 재료(1)의 레지스트 패턴(3)에의 상호작용(믹싱(함침))이 발생하여, 도 7에 도시한 바와 같이, 레지스트 패턴(3)과 레지스트 패턴 후육화 재료(1)와의 계면에 있어서 상기 상호작용(믹싱(함침))이 이루어지고, 계속해서, 레지스트 패턴 후육화 재료(1) 중의 상기 일반식 1로 표시되는 화합물이, 근방에 존재하는 상기 수지와 반응한다. 이 후, 도 8에 도시한 바와 같이, 현상 처리를 하면, 도포한 레지스트 패턴 후육화 재료(1) 중, 레지스트 패턴(3)과 반응하지 않는 부분 내지 상호작용(믹싱)이 약한 부분(알칼리 가용성이 높은 부분)이 용해 제거되어, 내층 레지스트 패턴(10b)(레지스트 패턴(3)) 상에 표층(10a)을 구비하여 이루어지는 후육화 레지스트 패턴(10)이 형성(현상)된다.
한편, 상기 현상 처리는 물 현상이라도 좋고, 알칼리 현상액에 의한 현상이라도 좋다.
후육화 레지스트 패턴(10)은, 레지스트 패턴 후육화 재료(1)에 의해 후육화되어, 내층 레지스트 패턴(10b)(레지스트 패턴(3))의 표면에, 레지스트 패턴 후육화 재료(1)가 반응하여 형성된 표층(10a)을 구비하여 이루어진다. 이 때, 레지스트 패턴 후육화 재료(1)는, 상기 일반식 1로 표시되는 화합물을 함유하고 있기 때문에, 레지스트 패턴(3)의 크기나 재료의 종류에 관계없이 양호하고 또 균일하게 후육화 레지스트 패턴(10)은 후육화된다. 레지스트 패턴(10)은, 레지스트 패턴(3)(내층 레지스트 패턴(10b))에 비해서 표층(10a)의 두께분만큼 후육화되어 있기 때문에, 후육화 레지스트 패턴(10)에 의해 형성되는 레지스트 제거 패턴의 폭은, 레지스트 패턴(3)(내층 레지스트 패턴(10b))에 의해 형성되는 레지스트 제거 패턴의 폭보다도 작고, 후육화 레지스트 패턴(10)에 의해 형성되는 상기 레지스트 제거 패턴은 미세하다.
후육화 레지스트 패턴(10)에 있어서의 표층(10a)은, 레지스트 패턴 후육화 재료(1)에 의해 형성되고, 레지스트 패턴 후육화 재료(1)에 있어서의, 상기 일반식 1로 표시되는 화합물이 방향족환을 갖기 때문에, 레지스트 패턴(3)(내층 레지스트 패턴(10b))이 에칭 내성이 뒤떨어지는 재료라도, 그 표면에 에칭 내성이 우수한 표층(믹싱층)(10a)을 갖는 후육화 레지스트 패턴(10)을 형성할 수 있다. 또한, 레지스트 패턴 후육화 재료(1)에 있어서의 상기 수지가, 환상 구조를 포함하는 상기 페놀계 수지 등인 경우에는, 표층(믹싱층)(10a)의 에칭 내성이 더욱 향상된다.
본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 레지스트 패턴(「후육화 레지스트 패턴」이라고 부르는 경우가 있음)은, 상기 레지스트 패턴의 표면에 본 발명의 상기 레지스트 패턴 후육화 재료가 상호작용(믹싱)하여 형성된 표층을 구비하여 이루어진다. 이 레지스트 패턴 후육화 재료는, 방향족환을 갖는 상기 일반식 1로 표시되는 화합물을 포함하기 때문에, 상기 레지스트 패턴이 에칭 내성이 뒤떨어지는 재료였다고 해도, 상기 레지스트 패턴의 표면에 에칭 내성이 우수한 표층(믹싱층)을 갖는 후육화 레지스트 패턴을 효율적으로 제조할 수 있어, 상기 레지스트 패턴 후육화 재료에 있어서의 수지가, 환상 구조를 포함하는 상기 페놀계 수지 등인 경우에는, 에칭 내성을 더욱 향상시킬 수 있다. 또한, 본 발명의 레지스트 패턴의 형성 방법에 의해 제조된 후육화 레지스트 패턴은, 상기 레지스트 패턴에 비해서 상기 표층(믹싱층)의 두께분만큼 후육화되어 있기 때문에, 제조된 후육화 레지스트 패턴(10)에 의해 형성되는 상기 레지스트 제거 패턴의 크기(직경, 폭 등)는, 상기 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴의 크기(직경, 폭 등)보다도 작으므로, 본 발명의 레지스트 패턴의 형성 방법에 따르면, 미세한 상기 레지스트 제거 패턴을 효율적으로 제조할 수 있다.
상기 후육화 레지스트 패턴은, 에칭 내성이 우수한 것이 바람직하며, 상기 레지스트 패턴에 비하여 에칭 속도(nm/min)가 동등 이하인 것이 바람직하다. 구체적으로는, 동일 조건 하에서 측정한 경우에 있어서의, 상기 표층(믹싱층)의 에칭 속도(nm/min)와 상기 레지스트 패턴의 에칭 속도(nm/min)와의 비(레지스트 패턴/표층(믹싱층))가 1.1 이상인 것이 바람직하고, 1.2 이상인 것이 보다 바람직하고, 1.3 이상인 것이 특히 바람직하다.
한편, 상기 에칭 속도(nm/min)는, 예컨대 공지의 에칭 장치를 이용하여 소정 시간 에칭 처리를 실시하여 시료의 감막량을 측정하여, 단위시간당 감막량을 산출함으로써 측정할 수 있다.
상기 표층(믹싱층)은, 본 발명의 상기 레지스트 패턴 후육화 재료를 이용하여 적합하게 형성할 수 있으며, 에칭 내성의 한층 더한 향상의 관점에서는 상기 페놀계 수지 등의 환상 구조를 포함하는 것이 바람직하다.
상기 표층(믹싱층)이 상기 환상 구조를 포함하는지의 여부는, 예컨대 상기 표층(믹싱층)에 관해 IR 흡수 스펙트럼을 분석하는 것 등에 의해 확인할 수 있다.
본 발명의 레지스트 패턴의 형성 방법은, 각종 레지스트 제거 패턴, 예컨대, 라인&스페이스 패턴, 홀 패턴(컨택트 홀용 등), 트렌치(홈) 패턴 등의 형성에 적합하며, 상기 레지스트 패턴의 형성 방법에 의해 형성된 후육화 레지스트 패턴은, 예컨대, 마스크 패턴, 레티클 패턴 등으로서 사용할 수 있고, 금속 플러그, 각종 배선, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로액츄에이터 등의 미세 부품, 반도체 장치의 제조에 적합하게 사용할 수 있으며, 후술하는 본 발명의 반도체 장치의 제조 방법에 적합하게 사용할 수 있다.
(반도체 장치 및 그 제조 방법)
본 발명의 반도체 장치의 제조 방법은, 레지스트 패턴 형성 공정과, 패터닝 공정을 포함하며, 더욱 필요에 따라서 적절하게 선택한 그 밖의 공정을 포함한다.
본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조된다.
상기 레지스트 패턴 형성 공정은, 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 본 발명의 상기 레지스트 패턴 후육화 재료를 도포함으로써 상기 레지스트 패턴을 후육화하는 공정이다. 상기 레지스트 패턴 형성 공정에 의해, 후육화된 후육화 레지스트 패턴이 상기 피가공면 상에 형성된다.
상기 레지스트 패턴 형성 공정에 있어서의 상세한 것은, 본 발명의 상기 레지스트 패턴의 형성 방법과 마찬가지이며, 상기 레지스트 패턴 후육화 재료의 도포 후, 가열하여, 현상 처리하는 것을 포함하는 것이 바람직하다.
한편, 상기 피가공면으로서는, 반도체 장치에 있어서의 각종 부재의 표면층을 들 수 있는데, 실리콘 웨이퍼 등의 기판 내지 그 표면, 각종 산화막 등을 적합하게 들 수 있다. 상기 레지스트 패턴은 상술한 것과 같으며, 상기 레지스트 패턴의 재료로서는, 상기 ArF 레지스트, 상기 아크릴계 수지를 포함하여 이루어지는 레지스트 등이 바람직하다. 상기 도포 방법, 상기 가열(상기 프리베이크, 상기 반응 베이크) 방법 및 상기 현상 처리는 상술한 것과 같다.
상기 패터닝 공정은, 상기 레지스트 패턴 형성 공정에 의해 형성한 상기 후육화 레지스트 패턴을 마스크 등으로서 이용하여(마스크 패턴 등으로서 이용하여) 에칭을 행함으로써, 상기 피가공면을 패터닝하는 공정이다.
상기 에칭 방법은, 특별히 제한은 없고, 공지의 방법 중에서 목적에 따라서 적절하게 선택할 수 있는데, 예컨대 드라이 에칭을 적합하게 들 수 있다. 상기 에칭의 조건은, 특별히 제한은 없고, 목적에 따라서 적절하게 선택할 수 있다.
상기 그 밖의 공정으로서는, 예컨대 계면활성제 도포 공정 등을 적합하게 들 수 있다.
상기 계면활성제 도포 공정은, 상기 후육화 레지스트 패턴 형성 공정 전에, 상기 레지스트 패턴의 표면에 상기 계면활성제를 도포하는 공정이다.
상기 계면활성제로서는, 특별히 제한은 없고 목적에 따라서 적절하게 선택할 수 있는데, 예컨대 상술한 것을 적합하게 들 수 있으며, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트 화합물, 옥틸페놀에톡시레이트 화합물, 라우릴알코올에톡시레이트 화합물, 올레일알코올에톡시레이트 화합물, 지방산에스테르계, 아미드계, 천연알코올계, 에틸렌디아민계, 제2급 알코올에톡시레이트계, 알킬 양이온계, 아미드형 4급 양이온계, 에스테르형 4급 양이온계, 아민옥사이드계, 베타인계, 실리콘계 등을 들 수 있다.
본 발명의 반도체 장치의 제조 방법에 의하면, 예컨대, 로직 디바이스, 플래시 메모리, DRAM, FRAM 등을 비롯한 각종 반도체 장치를 효율적으로 제조할 수 있다.
<실시예>
이하, 본 발명의 실시예에 관해서 설명하지만, 본 발명은 이들 실시예에 하등 한정되는 것이 아니다.
(실시예 1)
- 레지스트 패턴 후육화 재료의 조제 -
표 1에 나타내는 조성을 갖는, 비수계이며, 산 발생제 및 가교제를 포함하지 않는 레지스트 패턴 후육화 재료 A∼O를 조제했다.
한편, 표 1에 있어서, 「후육화 재료」는 레지스트 패턴 후육화 재료를 의미하며, 「A」∼「O」는 상기 레지스트 패턴 후육화 재료 A∼O에 대응하고 있다. 상기 레지스트 패턴 후육화 재료 A∼O 중, 상기 레지스트 패턴 후육화 재료 A는 비교예에 상당하고, 상기 레지스트 패턴 후육화 재료 B∼O는 실시예(본 발명)에 상당한다. 표 1 중의 괄호 안의 수치의 단위는 「중량부」를 나타낸다.
상기 레지스트 패턴 후육화 재료 B∼O의 「일반식 1로 표시되는 화합물」란에 있어서의, 벤질알코올, 벤질아민 및 그 유도체는 하기 일반식 1로 표시되는 화합물이다.
[일반식 1]
Figure 112007056122221-pat00009
단, 상기 일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬 기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상의 정수를 나타내고, n은 0 이상의 정수를 나타낸다.
[구조식 1]
Figure 112007056122221-pat00010
단, 상기 구조식 1 중, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
또한, 「수지」란에 있어서의 「PHS」는, 폴리파라히드록시스티렌 수지(「마르카린카」; 마루젠세끼유가가쿠 제조)를 나타내고, 「PVPd」는 폴리비닐피롤리돈 수지(「PVPd K=30」; 간토가가쿠 제조)를 나타낸다. 「poly(HS90-Pd10)」은 히드록시스티렌-비닐피롤리돈 공중합체(분자량=6,800)를 나타내고, 통상의 방법에 따라서 AIBN(아조비스이소부티로니트릴)를 라디칼 개시제로 한 중합 반응에 의해 합성했다. 「노볼락 수지」는 니혼제온 제조이다.
「계면활성제」란에 있어서의, 「KP-341」은 실리콘계 비이온성 계면활성제(신에츠가가쿠고교 제조)를 나타내고, 「PC-6」은 비이온성 계면활성제(ADEKA 제조, 다핵 페놀계 계면활성제)를 나타낸다. TN-80은 비이온성 계면활성제(ADEKA 제조, 제1급 알코올에톡시레이트계 계면활성제), L-64는 비이온성 계면활성제(ADEKA 제조, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물)를 나타낸다.
후육화 재료 수지(중량부) 일반식 1로 표시되는 화합물(중량부) 용매(중량부) 계면활성제(중량부
A PHS(4) - 이소부탄올(96) -
B PHS(4) 4-히드록시벤질알콜(1) 이소부탄올(96) -
C PHS(4) 2-히드록시벤질알콜(1) 에틸렌글리콜(40)/이소부탄올(56) -
D PHS(4) 2-히드록시벤질알콜(1) 이소부탄올(96) -
D' PHS(4) 2-히드록시벤질알콜(1) 이소부탄올(96) TN-80(0.25)
E PHS(4) 2-히드록시벤질알콜(1) 이소부탄올(96) KP-341(0.005)
F PVPd(4) 4-히드록시벤질알콜(1) 이소부탄올(80)/ 디이소펜틸에테르(16) -
G PVPd(4) 2-히드록시벤질알콜(1) 이소부탄올(96) -
G' PVPd(4) 2-히드록시벤질알콜(1) 이소부탄올(96) L-64 (0.1)
H PVPd(4) 2-히드록시벤질알콜(1) n-부탄올(96) PC-6(0.003)
I PVPd(4) 2-아미노벤질알콜(1) 3-메틸-3-펜탄올(46)/이소부탄올(50) -
J poly(HS90-Pd10)(4) 2-히드록시벤질알콜(1) 이소부탄올(90)/ 에틸렌글리콜(6) -
K 노볼락수지(4) 2,4-디히드록시벤질알콜(1) 이소부탄올(36)/ 에틸렌글리콜(60) -
L PHS(4) 2-히드록시벤질아민(1) 이소부탄올(96) -
M PVPd(4) 2-히드록시벤질아민(1) 이소부탄올(56)/ 에틸렌글리콜(40) -
N PHS(4) 2-메톡시벤질아민(1) 이소부탄올(96) -
O PVPd(4) 2-메톡시벤질아민(1) 3-메틸-3-펜탄올(46)/이소부탄올(50) -
(실시예 2)
- 레지스트 패턴의 형성 -
실시예 1에서 조제한 레지스트 패턴 후육화 재료 A∼O를 상기 ArF 레지스트(「AR1244J」; JSR사 제조)에 의해 형성한 홀 패턴(표 2에 있어서의 「후육화 전의 레지스트 제거 패턴 사이즈」로 나타내어지는 개구경을 지님) 상에, 스핀코트법에 의해, 처음에 1,000 rpm/5s의 조건으로, 다음에 3,500 rpm/40s의 조건으로 도포한 후, 110℃/60s의 조건으로 베이크를 했다. 계속해서, 레지스트 패턴 후육화 재료 A∼E, J∼L, 및 N에 대해서는, 2.38 중량% TMAH 알칼리 현상액으로 60초 동안 린스한 후, 순수로 60초 동안 린스하고, 레지스트 패턴 후육화 재료 F∼I, M 및 O에 대해서는, 순수 또는 2.38 중량% TMAH 알칼리 현상액으로 60초 동안 린스한 후, 순수로 60초 동안 린스하여, 각각 상호작용(믹싱)하지 않는 미반응부를 제거하고, 레지스트 패턴 후육화 재료 A∼O에 의해 후육화된 레지스트 패턴을 현상시킴으로써, 후육화 레지스트 패턴을 형성했다.
얻어진 후육화 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 사이즈(표 2에 있어서의 「후육화 후의 레지스트 제거 패턴 사이즈」)에 대해서, 초기 패턴 사이즈(후육화 전의 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 사이즈를 의미하며, 표 2에 있어서의 「후육화 전의 레지스트 제거 패턴 사이즈」에 관한 것)와 함께 표 2에 나타냈다. 한편, 표 2에 있어서, 「A」∼「K」는 상기 레지스트 패턴 후육화 재료 A∼O에 대응한다.
후육화 재료 후육화전의 레지스트 제거 패턴 사이즈(nm) 후육화후의 레지스트 제거 패턴 사이즈(nm)
A 107.5 107.3
B 102.3 95.4
C 106.8 98.6
D 108.7 100.6
D' 105.8 88.1
E 106.1 98.3
F 103.5 95.0
G 108.0 99.2
G' 106.3 90.3
H 105.1 96.3
I 104.2 97.4
J 103.9 96.9
K 105.5 98.5
L 105.5 94.3
M 103.3 92.4
N 107.1 98.5
O 106.0 94.7
표 2로부터, 본 발명의 레지스트 패턴 후육화 재료 B∼O를 홀 패턴의 형성에 이용하면, 홀 패턴 내경을 좁게 할 수 있음을 알았다. 한편, 상기 일반식 1로 표시되는 화합물을 포함하지 않는, 비교예의 레지스트 패턴 후육화 재료 A를 홀 패턴의 형성에 이용하면, 그 홀 패턴의 내경은 거의 변화가 없어, 좁게 할 수 없음을 알았다. 또한, 레지스트 패턴 후육화 재료 A∼O에서는, 레지스트 패턴의 후육화 후의 상기 레지스트 패턴이 용해하지 않아, 형상 열화는 관찰되지 않았다.
(실시예 3)
- 레지스트 패턴의 형성 -
실시예 1에서 조제한 본 발명의 레지스트 패턴 후육화 재료 D 및 G를 상기 ArF 레지스트(「AR1244J」; JSR사 제조)에 의해 형성한, 다양한 사이즈(표 3에 있어서의 「후육화 전의 레지스트 제거 패턴 사이즈」란에 기재한 사이즈, 즉 110 nm, 200 nm, 300 nm 및 500 nm)의 스페이스부를 갖는 라인&스페이스 패턴 상에, 스핀코트법에 의해, 처음에 1,000 rpm/5s의 조건으로, 다음에 3,500 rpm/40s의 조건으로 도포하고, 110℃/60s의 조건으로 베이크를 했다. 계속해서, 레지스트 패턴 후육화 재료 D에 대해서는, 2.38 중량% TMAH 현상액으로 60초 동안 린스한 후, 순수로 60초 동안 린스를 하고, 레지스트 패턴 후육화 재료 G에 대해서는, 순수로 60초 동안 린스를 하여, 각각 상호작용(믹싱)하지 않은 미반응부를 제거하고, 레지스트 패턴 후육화 재료 D 및 G에 의해 후육화된 레지스트 패턴을 현상시킴으로써, 후육화 레지스트 패턴을 형성했다.
얻어진 후육화 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 사이즈 축소량(nm)(「후육화 후의 레지스트 제거 패턴 사이즈」와 「후육화 전의 레지스트 제거 패턴 사이즈」의 차)에 관해서, 초기 패턴 사이즈(후육화 전의 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 사이즈를 의미하며, 표 3에 있어서의 「후육화 전의 레지스트 제거 패턴 사이즈」에 관한 것)와 함께 표 3에 나타냈다. 한편, 표 3에 있어서, 「후육화 재료 D」 및 「후육화 재료 G」는 상기 레지스트 패턴 후육화 재료 D 및 G에 대응한다.
후육화전의 레지스트 제거 패턴 사이즈(nm) 후육화후의 레지스트 제거 패턴 사이즈의 축소량(nm)
후육화재료 G 후육화 재료 D
110 7.5 8.6
200 8.3 9.1
300 8.1 9.2
500 9.4 10.1
표 3으로부터, 본 발명의 레지스트 패턴 후육화 재료 D 및 G를 라인&스페이스 패턴의 형성에 이용하면, 레지스트 제거 패턴(스페이스부)의 폭을 축소화할 수 있고, 더구나, 폭이 작은 패턴과 폭이 큰 패턴의, 반응성(레지스트 제거 패턴의 축소량)의 차가 2 nm 이하로 작아, 상기 라인&스페이스 패턴의 사이즈에 대한 의존성이 적은 상태에서, 그 스페이스 패턴을 좁고 균일하게 미세하게 할 수 있음을 알았다.
(실시예 4)
- 레지스트 패턴의 형성 -
실시예 1에서 조제한 본 발명의 레지스트 패턴 후육화 재료 D를 비화학 증폭형 전자선 레지스트(「Nano495PMMA」; 미국 MicroChem사 제조)를 이용하여, 전자선 노광에 의해 형성한, 개구경 580 nm의 개구(홀)를 갖는 홀 패턴 상에, 스핀코트법에 의해, 처음에 1,000 rpm/5s의 조건으로, 다음에 3,500 rpm/40s의 조건으로 도포한 후, 110℃/60s의 조건으로 베이크를 했다. 계속해서, 순수로 레지스트 패턴 후육화 재료 D를 60초 동안 린스하여, 상호작용(믹싱)하지 않는 미반응부를 제거하고, 레지스트 패턴 후육화 재료 D에 의해 후육화된 레지스트 패턴을 현상시킴으로써, 후육화 레지스트 패턴을 형성했다. 얻어진 후육화 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 사이즈는 450 nm이었다.
본 발명의 레지스트 패턴 후육화 재료는, 비화학 증폭형 전자선 레지스트에 대하여도 후육화가 가능하며, 이 때문에, 레지스트 패턴 내의 산을 이용하여 후육화를 하는 것이 아니며, 상기 상호작용(믹싱)은, 산의 확산에 의한 가교 반응이 아님을 알았다.
(실시예 5)
- 에칭 내성의 평가 -
실리콘 기판 상에 형성한 레지스트의 표면에, 본 발명의 레지스트 패턴 후육화 재료 D, G, 및 K를 도포하여 두께가 0.5 μm인 표층을 형성했다.
또한, 이들 표층과의 비교를 위해, 종래의 지방족계 수지를 기재로서 이용한 하기 조성을 갖는 수계의 레지스트 패턴 후육화 재료(비교 재료)를 조제하여, 그 비교 재료에 의한 표층을 마찬가지로 형성했다.
<비교 재료의 조성>
기재 수지 : 폴리비닐아세탈 수지(「KW-3」; 세끼수이가가쿠 제조) … 16 중량부
가교제 : 테트라메톡시메틸글리콜우릴 … 1.35 중량부
용매 : 순수 98.6 중량부+이소프로필알코올 0.4 중량부
얻어진 각 표층에 대하여, 에칭 장치(평행평판형 RIE 장치, 후지쯔(주) 제조)를 이용하여, Pμ=200 W, 압력=2.666 Pa(0.02 Torr), CF4 가스=100 sccm의 조건 하에서 3분간 에칭을 하여, 샘플의 감막량을 측정하고, 에칭율을 산출하여, 상기 비교 재료의 에칭율을 기준으로 하여 상대 평가를 했다. 결과를 표 4에 나타낸다.
재료 에칭율(nm/min) 에칭율 비
비교재료 627 1.00
D 606 0.98
G 589 0.94
K 575 0.92
표 4로부터, 본 발명의 레지스트 패턴 후육화 재료에서는, 종래의 수계의 레지스트 패턴 후육화 재료에 비하여, 현저히 우수한 에칭 내성을 갖는 것을 알았다.
이상에서, 본 발명의 레지스트 패턴 후육화 재료를 이용하면, 레지스트 패턴의 사이즈에 대한 의존성이 적은 상태에서, 레지스트 제거 패턴을 좁고 균일하게 미세하게 할 수 있고, 더구나 순수 내지 알칼리 현상액에 의해 현상이 가능하기 때문에, 현상용의 새로운 약액 라인의 설치가 불필요하고, 레지스트 코터 컵을 공용할 수 있어, 장치 비용의 저감을 도모할 수 있다. 또한, 비수계인 본 발명의 상기 레지스트 패턴 후육화 재료에 의해 형성된 후육화 레지스트 패턴은, 드라이 에칭 내성이 우수하고, 가공성이 양호하다.
(실시예 6)
- 플래시 메모리 및 그 제조 -
실시예 6은, 본 발명의 레지스트 패턴 후육화 재료를 이용한 본 발명의 반도체 장치 및 그 제조 방법의 일례이다. 한편, 이 실시예 6에서는, 이하의 레지스트막(26, 27, 29 및 32)이, 본 발명의 레지스트 패턴 후육화 재료를 이용하여 실시예 2 및 3에 있어서와 같은 방법에 의해 후육화된 것이다.
도 9 및 도 10은 FLOTOX형 또는 ETOX형이라고 불리는 FLASH EPROM의 평면도(평면도)이며, 도 11∼도 19는 상기 FLASH EPROM의 제조 방법에 관한 일례를 설명하기 위한 단면 개략도로, 이들 도면에 있어서의, 좌측도는 메모리셀부(제1 소자 영역)로, 플로팅 게이트 전극을 갖는 MOS 트랜지스터가 형성되는 부분의 게이트 폭 방향(도 9 및 도 10에 있어서의 X 방향)의 단면(A 방향 단면) 개략도이며, 중앙도는 상기 좌측도와 동일 부분의 메모리셀부로서, 상기 X 방향과 직교하는 게이트 길이 방향(도 9 및 도 10에 있어서의 Y 방향)의 단면(B 방향 단면) 개략도이며, 우측도는 주변회로부(제2 소자 영역)의 MOS 트랜지스터가 형성되는 부분의 단면(도 9 및 도 10에 있어서의 A 방향 단면) 개략도이다.
우선, 도 11에 도시한 바와 같이, p형의 Si 기판(22) 상의 소자 분리 영역에 선택적으로 SiO2막에 의한 필드산화막(23)을 형성했다. 그 후, 메모리셀부(제1 소자 영역)의 MOS 트랜지스터에 있어서의 제1 게이트 절연막(24a)을 두께가 100∼300Å(10∼30 nm)이 되도록 열산화로 SiO2막에 의해 형성하고, 또한 다른 공정에서, 주변회로부(제2 소자 영역)의 MOS 트랜지스터에 있어서의 제2 게이트 절연막(24b)을 두께가 100∼500Å(10∼50 nm)이 되도록 열산화로 SiO2막에 의해 형성했다. 한편, 제1 게이트 절연막(24a) 및 제2 게이트 절연막(24b)을 동일 두께로 하는 경우에는, 동일한 공정에서 동시에 산화막을 형성하더라도 좋다.
이어서, 상기 메모리셀부(도 11의 좌측도 및 중앙도)에 n형 디플렉션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 상기 주변회로부(도 11의 우측도)를 레지스트막(26)에 의해 마스크했다. 그리고, 플로팅 게이트 전극 바로 아래의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1×1011∼1×1014cm-2의 인(P) 또는 비소(As)를 이온주입법에 의해 도입하여, 제1 임계치 제어층(25a)을 형성했다. 한편, 이 때의 도우즈량 및 불순물의 도전형은, 디플렉션 타입으로 하는지 어큐뮬레이션 타입으로 하는지에 의해 적절하게 선택할 수 있다.
이어서, 상기 주변회로부(도 12의 우측도)에 n형 디플렉션 타입의 채널을 갖는 MOS 트랜지스터를 형성하기 위해서, 임계치 전압을 제어할 목적으로 메모리셀부(도 12의 좌측도 및 중앙도)를 레지스트막(27)에 의해 마스크했다. 그리고, 게이트 전극 바로 아래의 채널 영역이 되는 영역에, n형 불순물로서 도우즈량 1×1011∼1×1014cm-2의 인(P) 또는 비소(As)를 이온주입법에 의해 도입하여, 제2 임계치 제어층(25b)을 형성했다.
이어서, 상기 메모리셀부(도 13의 좌측도 및 중앙도)의 MOS 트랜지스터의 플로팅 게이트 전극 및 상기 주변회로부(도 13의 우측도)의 MOS 트랜지스터의 게이트 전극으로서, 두께가 500∼2,000Å(50∼200 nm)인 제1 폴리실리콘막(제1 도전체막)(28)을 전면에 형성했다.
그 후, 도 14에 도시한 바와 같이, 마스크로서 형성한 레지스트막(29)에 의해 제1 폴리실리콘막(28)을 패터닝하여 상기 메모리셀부(도 14의 좌측도 및 중앙도)의 MOS 트랜지스터에 있어서의 플로팅 게이트 전극(28a)을 형성했다. 이 때, 도 14에 도시한 바와 같이, X 방향은 최종적인 치수 폭이 되도록 패터닝하고, Y 방향은 패터닝하지 않고 S/D 영역층이 되는 영역은 레지스트막(29)에 의해 피복된 채 그대로로 했다.
이어서, (도 15의 좌측도 및 중앙도)에 도시한 바와 같이, 레지스트막(29)을 제거한 후, 플로팅 게이트 전극(28a)을 피복하도록 하여, SiO2막으로 이루어지는 커패시터 절연막(30a)을 두께가 약 200∼500Å(20∼50 nm)이 되도록 열산화로 형성했다. 이 때, 상기 주변회로부(도 15의 우측도)의 제1 폴리실리콘막(28) 상에도 SiO2막으로 이루어지는 커패시터 절연막(30b)이 형성된다. 한편, 여기서는, 커패시터 절연막(30a 및 30b)은 SiO2막만으로 형성되어 있지만, SiO2막 및 Si3N4막이 2∼3 적층된 복합막으로 형성되어 있더라도 좋다.
이어서, 도 15에 도시한 바와 같이, 플로팅 게이트 전극(28a) 및 커패시터 절연막(30a)을 피복하도록 하여, 컨트롤 게이트 전극이 되는 제2 폴리실리콘막(제2 도전체막)(31)을 두께가 500∼2,000Å(50∼200 nm)이 되도록 형성했다.
이어서, 도 16에 도시한 바와 같이, 상기 메모리셀부(도 16의 좌측도 및 중앙도)를 레지스트막(32)에 의해 마스크하고, 상기 주변회로부(도 16의 우측도)의 제2 폴리실리콘막(31) 및 커패시터 절연막(30b)을 순차 에칭에 의해 제거하여, 제1 폴리실리콘막(28)을 표출시켰다.
이어서, 도 17에 도시한 바와 같이, 상기 메모리셀부(도 17의 좌측도 및 중앙도)의 제2 폴리실리콘막(31), 커패시터 절연막(30a) 및 X 방향만 패터닝되어 있는 제1 폴리실리콘막(28a)에 대하여, 레지스트막(32)을 마스크로 하여, 제1 게이트부(33a)의 최종적인 치수가 되도록 Y 방향의 패터닝을 하고, Y 방향으로 폭 약 1 μm의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로팅 게이트 전극(28c)에 의한 적층을 형성하는 동시에, 상기 주변회로부(도 17의 우측도)의 제1 폴리실리콘막(28)에 대하여, 레지스트막(32)을 마스크로 하여, 제2 게이트부(33b)의 최종적인 치수가 되도록 패터닝을 하여, 폭 약 1 μm의 게이트 전극(28b)을 형성했다.
이어서, 상기 메모리셀부(도 18의 좌측도 및 중앙도)의 컨트롤 게이트 전극(31a)/커패시터 절연막(30c)/플로팅 게이트 전극(28c)에 의한 적층을 마스크로 하여, 소자 형성 영역의 Si 기판(22)에 도우즈량 1×1014∼1×1016cm-2의 인(P) 또는 비소(As)를 이온주입법에 의해 도입하여, n형의 S/D 영역층(35a 및 35b)을 형성하는 동시에, 상기 주변회로부(도 18의 우측도)의 게이트 전극(28b)을 마스크로 하여, 소자 형성 영역의 Si 기판(22)에 n형 불순물로서 도우즈량 1×1014∼1×1016cm-2의 인(P) 또는 비소(As)를 이온주입법에 의해 도입하여, S/D 영역층(36a 및 36b)을 형성했다.
이어서, 상기 메모리셀부(도 19의 좌측도 및 중앙도)의 제1 게이트부(33a) 및 상기 주변회로부(도 19의 우측도)의 제2 게이트부(33b)를, PSG막에 의한 층간 절연막(37)을 두께가 약 5,000Å(500 nm)이 되도록 하여 피복 형성했다.
그 후, S/D 영역층(35a 및 35b) 및 S/D 영역층(36a 및 36b) 상에 형성한 층간 절연막(37)에, 컨택트 홀(38a 및 38b) 및 컨택트 홀(39a 및 39b)을 형성한 후, S/D 전극(40a 및 40b) 및 S/D 전극(41a 및 41b)을 형성했다. 한편, 컨택트 홀(38a 및 38b) 및 컨택트 홀(39a 및 39b)의 형성은, 레지스트 재료에 의한 홀 패턴을 형성하고, 그 홀 패턴을 형성하는 레지스트 패턴을 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화하여, 미세한 레지스트 제거 패턴(홀 패턴)을 형성하고 나서, 통상의 방법에 따라서 행했다.
이상에 의해, 도 19에 도시한 바와 같이, 반도체 장치로서 FLASH EPROM을 제조했다.
이 FLASH EPROM에 있어서는, 상기 주변회로부(도 11∼도 19에 있어서의 우측도)의 제2 게이트 절연막(24b) 형성 후부터 시종, 제1 폴리실리콘막(28) 또는 게이트 전극(28b)에 의해 피복되어 있기(도 11∼도 19에 있어서의 우측도) 때문에, 제2 게이트 절연막(24b)은 맨 처음에 형성되었을 때의 두께를 유지한 채 그대로이다. 이 때문에, 제2 게이트 절연막(24b)의 두께 제어를 용이하게 행할 수 있는 동시에, 임계치 전압의 제어를 위한 도전형 불순물 농도 조정도 용이하게 행할 수 있다.
한편, 상기 실시예에서는, 제1 게이트부(33a)를 형성하는 데, 우선 게이트 폭 방향(도 9 및 도 10에 있어서의 X 방향)으로 소정 폭으로 패터닝한 후, 게이트 길이 방향(도 9 및 도 10에 있어서의 Y 방향)으로 패터닝하여 최종적인 소정 폭으로 하고 있지만, 반대로, 게이트 길이 방향(도 9 및 도 10에 있어서의 Y 방향)으로 소정 폭으로 패터닝한 후, 게이트 폭 방향(도 9 및 도 10에 있어서의 X 방향)으로 패터닝하여 최종적인 소정 폭으로 하여도 좋다.
도 20∼도 22에 도시하는 FLASH EPROM의 제조예는, 상기 실시예에 있어서 도 19에서 도시한 공정 후가 도 20∼도 22에 도시한 바와 같이 변경된 것 이외에는 상기 실시예와 마찬가지다. 즉, 도 20에 도시한 바와 같이, 상기 메모리셀부(도 20에 있어서의 좌측도 및 중앙도)의 제2 폴리실리콘막(31) 및 상기 주변회로부(도 20의 우측도)의 제1 폴리실리콘막(28) 상에, 텅스텐(W)막 또는 티탄(Ti)막으로 이루어지는 고융점 금속막(제4 도전체막)(42)을 두께가 약 2,000Å(200 nm)이 되도록 형성하여 폴리사이드막을 형성한 점에서만 상기 실시예와 다르다. 도 20 후의 공정, 즉 도 21∼도 22에 도시하는 공정은 도 17∼도 19와 같은 식으로 행했다. 도 17∼도 19와 같은 공정에 대해서는 설명을 생략하고, 도 20∼도 22에 있어서는 도 17∼도 19와 같은 것은 동일 기호로 표시했다.
이상에 의해, 도 22에 도시한 바와 같이 반도체 장치로서 FLASH EPROM을 제조했다.
이 FLASH EPROM에 있어서는, 컨트롤 게이트 전극(31a) 및 게이트 전극(28b) 상에, 고융점 금속막(제4 도전체막)(42a 및 42b)을 갖기 때문에, 전기 저항치를 한층 더 저감할 수 있다.
한편, 여기서는, 고융점 금속막(제4 도전체막)으로서 고융점 금속막(제4 도전체막)(42a 및 42b)을 이용하고 있지만, 티탄실리사이드(TiSi)막 등의 고융점 금속 실리사이드막을 이용하더라도 좋다.
도 23∼도 25에 도시하는 FLASH EPROM의 제조예는, 상기 실시예에 있어서, 상기 주변회로부(제2 소자 영역)(도 23에 있어서의 우측도)의 제2 게이트부(33c)도, 상기 메모리셀부(제1 소자 영역)(도 23에 있어서의 좌측도 및 중앙도)의 제1 게이트부(33a)와 마찬가지로, 제1 폴리실리콘막(28b)(제1 도전체막)/SiO2막(30d)(커패시터 절연막)/제2 폴리실리콘막(31b)(제2 도전체막)이라는 구성으로 하여, 도 24 또는 도 25에 도시한 바와 같이, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 쇼트시켜 게이트 전극을 형성하고 있다는 점에서 다른 것 이외에는 상기 실시예와 마찬가지다.
여기서는, 도 24에 도시한 바와 같이, 제1 폴리실리콘막(28b)(제1 도전체막)/SiO2막(30d)(커패시터 절연막)/제2 폴리실리콘막(31b)(제2 도전체막)을 관통하는 개구부(52a)를, 예컨대 도 23에 도시하는 제2 게이트부(33c)와는 다른 부위, 예컨대 절연막(54) 상에 형성하고, 개구부(52a) 내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53a)을 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 쇼트시키고 있다. 또한, 도 25에 도시한 바와 같이, SiO2막(30d)(커패시터 절연막)/제2 폴리실리콘막(31b)(제2 도전체막)을 관통하는 개구부(52b)를 형성하여 개구부(52b)의 바닥부에 하층의 제1 폴리실리콘막(28b)을 표출시킨 후, 개구부(52b) 내에 제3 도전체막, 예컨대 W막 또는 Ti막 등의 고융점 금속막(53b)을 매립함으로써, 제1 폴리실리콘막(28b) 및 제2 폴리실리콘막(31b)을 쇼트시키고 있다.
이 FLASH EPROM에 있어서는, 상기 주변회로부의 제2 게이트부(33c)는, 상기 메모리셀부의 제1 게이트부(33a)와 동일 구조이기 때문에, 상기 메모리셀부를 형성할 때에 동시에 상기 주변회로부를 형성할 수 있어, 제조 공정을 간단하게 할 수 있어 효율적이다.
한편, 여기서는, 제3 도전체막(53a 또는 53b)과, 고융점 금속막(제4 도전체막)(42)을 각각 따로따로 형성하고 있지만, 공통의 고융점 금속막으로서 동시에 형성하더라도 좋다.
여기서, 본 발명의 바람직한 형태를 부기하면, 다음과 같다.
(부기 1) 수지와, 하기 일반식 1로 표시되는 화합물을 적어도 포함하고, 비수계이며, 또한 산 발생제 및 가교제를 포함하지 않는 것을 특징으로 하는 레지스트 패턴 후육화 재료.
[일반식 1]
Figure 112007056122221-pat00011
단, 상기 일반식 1 중, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상의 정수를 나타내고, n은 0 이상의 정수를 나타낸다.
[구조식 1]
Figure 112007056122221-pat00012
단, 상기 구조식 1 중, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기의 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다.
(부기 2) 수용성 내지 알칼리 가용성인 부기 1에 기재한 레지스트 패턴 후육화 재료.
(부기 3) 일반식 1 중, m이 1인 부기 1 또는 2에 기재한 레지스트 패턴 후육화 재료.
(부기 4) 수지가, 페놀계 수지, 폴리비닐피롤리돈 및 이들의 혼합물에서 선택되는 적어도 1종인 부기 1 내지 3 중 어느 것에 기재한 레지스트 패턴 후육화 재료.
(부기 5) 페놀계 수지가, 폴리파라히드록시스티렌 및 노볼락 수지의 적어도 어느 하나인 부기 4에 기재한 레지스트 패턴 후육화 재료.
(부기 6) 계면활성제를 포함하는 부기 1 내지 5 중 어느 것에 기재한 레지스트 패턴 후육화 재료.
(부기 7) 계면활성제가, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트 화합물, 옥틸페놀에톡시레이트 화합물, 라우릴알코올에톡시레이트 화합물, 올레일알코올에톡시레이트 화합물, 지방산에스테르계 계면활성제, 아미드계 계면활성제, 천연알코올계 계면활성제, 에틸렌디아민계 계면활성제, 제2급 알코올에톡시레이트 화합물, 알킬 양이온계 계면활성제, 아미드형 4급 양이온계 계면활성제, 에스테르형 4급 양이온계 계면활성제, 아민옥사이드계 계면활성제, 베타인계 계면활성제, 및 실리콘계 계면활성제에서 선택되는 적어도 1종인 부기 6에 기재한 레지스트 패턴 후육화 재료.
(부기 8) 계면활성제의 레지스트 패턴 후육화 재료에 있어서의 함유량이, 그 레지스트 패턴 후육화 재료 100 중량부에 대하여, 0.005 중량부 이상인 부기 6 내지 7 중 어느 것에 기재한 레지스트 패턴 후육화 재료.
(부기 9) 레지스트 패턴 후육화 재료가 도포되는 레지스트 패턴을 실질적으로 용해하지 않는 유기 용매를 포함하는 부기 1 내지 8 중 어느 것에 기재한 레지스트 패턴 후육화 재료.
(부기 10) 유기 용매가, 탄소수 4 이상의 알코올계 용매 및 탄소수 2 이상의 글리콜계 용매에서 선택되는 적어도 1종인 부기 9에 기재한 레지스트 패턴 후육화 재료.
(부기 11) 피가공면 상에 레지스트 패턴을 형성한 후, 그 레지스트 패턴의 표면을 덮도록 부기 1 내지 10 중 어느 것에 기재한 레지스트 패턴 후육화 재료를 도포함으로써 상기 레지스트 패턴을 후육화하는 레지스트 패턴 형성 공정과, 상기 후육화한 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면을 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12) 레지스트 패턴 형성 공정이, 레지스트 패턴 후육화 재료의 도포 후, 가열하여, 현상 처리하는 것을 포함하는 부기 11에 기재한 반도체 장치의 제조 방법.
(부기 13) 레지스트 패턴 형성 공정 전에, 레지스트 패턴의 표면에, 계면활성제를 도포하는 계면활성제 도포 공정을 포함하는 부기 11 또는 12에 기재한 반도체 장치의 제조 방법.
(부기 14) 계면활성제가, 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄지방산에스테르 화합물, 글리세린지방산에스테르 화합물, 제1급 알코올에톡시레이트 화합물, 페놀에톡시레이트 화합물, 노닐페놀에톡시레이트 화합물, 옥틸페놀에톡시레이트 화합물, 라우릴알코올에톡시레이트 화합물, 올레일알코올에톡시레이트 화합물, 지방산에스테르계 계면활성제, 아미드계 계면활성제, 천연알코올계 계면활성제, 에틸렌디아민계 계면활성제, 제2급 알코올에톡시레이트 화합물, 알킬 양이온계 계면활성제, 아미드형 4급 양이온계 계면활성제, 에스테르형 4급 양이온계 계면활성제, 아민옥사이드계 계면활성제, 베타인계 계면활성제 및 실리콘계 계면활성제에서 선택되는 적어도 1종인 부기 13에 기재한 반도체 장치의 제조 방법.
(부기 15) 레지스트 패턴이, ArF 레지스트 및 아크릴계 수지를 포함하여 이루어지는 레지스트의 적어도 어느 하나로 형성된 부기 11 내지 14 중 어느 것에 기재한 반도체 장치의 제조 방법.
(부기 16) 부기 11 내지 15 중 어느 것에 기재한 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 하는 반도체 장치.
본 발명의 레지스트 패턴 후육화 재료는, ArF 레지스트 등에 의한 레지스트 패턴을 후육화하여, 패터닝의 노광시에는 빛을 사용하면서도, 그 빛의 노광 한계를 넘어 레지스트 제거 패턴 내지 배선 패턴 등의 패턴을 미세화하여 형성하는 데에 적합하게 이용할 수 있어, 각종 패터닝 방법, 반도체의 제조 방법 등에 적합하게 적용할 수 있으며, 본 발명의 레지스트 패턴 후육화 재료는, 본 발명의 레지스트 패턴의 형성 방법, 본 발명의 반도체 장치의 제조 방법에 특히 적합하게 이용할 수 있다.
본 발명의 레지스트 패턴의 형성 방법은, 예컨대 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성표면파 필터) 등의 기능 부품, 광 배선의 접속에 이용되는 광 부품, 마이크로액츄에이터 등의 미세 부품, 반도체 장치의 제조에 적합하게 적용할 수 있어, 본 발명의 반도체 장치의 제조 방법에 적합하게 이용할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 플래시 메모리, DRAM, FRAM 등을 비롯한 각종 반도체 장치의 제조에 적합하게 이용할 수 있으며, 특히 본 발명의 반도 체 장치의 제조에 적합하게 이용할 수 있다.
도 1은 레지스트 패턴을 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화하는 메카니즘의 설명도이며, 레지스트 패턴 후육화 재료를 레지스트 패턴의 표면에 부여한 상태를 나타낸다.
도 2는 레지스트 패턴을 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화하는 메카니즘의 설명도이며, 레지스트 패턴 후육화 재료가 레지스트 패턴 표면에 스며든 상태를 나타낸다.
도 3은 레지스트 패턴을 본 발명의 레지스트 패턴 후육화 재료를 이용하여 후육화하는 메카니즘의 설명도이며, 레지스트 패턴 후육화 재료에 의해 레지스트 패턴 표면이 후육화된 상태를 나타낸다.
도 4는 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이며, 레지스트막을 형성한 상태를 나타낸다.
도 5는 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이며, 레지스트막을 패턴화하여 레지스트 패턴을 형성한 상태를 나타낸다.
도 6은 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이며, 레지스트 패턴 표면에 레지스트 패턴 후육화 재료를 부여한 상태를 나타낸다.
도 7은 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이며, 레지스트 패턴 후육화 재료가 레지스트 패턴 표면에 믹싱하여, 스며든 상태를 나타낸다.
도 8은 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이며, 후육화 레지스트 패턴을 현상한 상태를 나타낸다.
도 9는 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 FLASH EPROM의 제1예를 도시하는 평면도이다.
도 10은 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 FLASH EPROM의 제1예를 도시하는 평면도이다.
도 11은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이다.
도 12는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략설명도이며, 도 11의 다음 단계를 나타낸다.
도 13은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 12의 다음 단계를 나타낸다.
도 14는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 13의 다음 단계를 나타낸다.
도 15는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 14의 다음 단계를 나타낸다.
도 16은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 15의 다음 단계를 나타낸다.
도 17은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 16의 다음 단계를 나타낸다.
도 18은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 17의 다음 단계를 나타낸다.
도 19는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제1예의 개략 설명도이며, 도 18의 다음 단계를 나타낸다.
도 20은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제2예의 개략 설명도이다.
도 21은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제2예의 개략 설명도이며, 도 20의 다음 단계를 나타낸다.
도 22는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제2예의 개략 설명도이며, 도 21의 다음 단계를 나타낸다.
도 23은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제3예의 개략 설명도이다.
도 24는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제3예의 개략 설명도이며, 도 23의 다음 단계를 나타낸다.
도 25는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM의 제조의 제3예의 개략 설명도이며, 도 24의 다음 단계를 나타낸다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 레지스트 패턴 후육화 재료 3 : 레지스트 패턴
5 : 피가공면(기재) 10 : 레지스트 패턴(본 발명)
10a : 표층 10b : 내층 레지스트 패턴
22 : Si 기판(반도체 기판) 23 : 필드산화막
24a : 제1 게이트 절연막 24b : 제2 게이트 절연막
25a : 제1 임계치 제어층 25b : 제2 임계치 제어층
26 : 레지스트막 27 : 레지스트막
28 : 제1 폴리실리콘층(제1 도전체막) 28a : 플로팅 게이트 전극
28b : 게이트 전극(제1 폴리실리콘막) 28c : 플로팅 게이트 전극
29 : 레지스트막 30a : 커패시터 절연막
30b : 커패시터 절연막 30c : 커패시터 절연막
30d : SiO2막 31 : 제2 폴리실리콘층(제2 도전체막)
31a : 컨트롤 게이트 전극 31b : 제2 폴리실리콘막
32 : 레지스트막 33a : 제1 게이트부
33b : 제2 게이트부 33c : 제2 게이트부
35a : S/D(소스·드레인) 영역층 35b : S/D(소스·드레인) 영역층
36a : S/D(소스·드레인) 영역층 36a : S/D(소스·드레인) 영역층
37 : 층간 절연막 38a : 컨택트 홀
38b : 컨택트 홀 39a : 컨택트 홀
39b : 컨택트 홀 40a : S/D(소스ㅇ드레인) 전극
40b : S/D(소스ㅇ드레인) 전극 41a : S/D(소스ㅇ드레인) 전극
41b : S/D(소스ㅇ드레인) 전극 42 : 고융점 금속막(제4 도전체막)
42a : 고융점 금속막(제4 도전체막) 42b : 고융점 금속막(제4 도전체막)
44a : 제1 게이트부 44b : 제2 게이트부
45a : S/D(소스·드레인) 영역층 45b : S/D(소스·드레인) 영역층
46a : S/D(소스·드레인) 영역층 46b : S/D(소스·드레인) 영역층
47 : 층간 절연막 48a : 컨택트 홀
48b : 컨택트 홀 49a : 컨택트 홀
49b : 컨택트 홀 50a : S/D(소스·드레인) 전극
50b : S/D(소스·드레인) 전극 51a : S/D(소스·드레인) 전극
51b : S/D(소스·드레인) 전극 52a : 개구부
52b : 개구부 53a : 고융점 금속막(제3 도전체막)
53b : 고융점 금속막(제3 도전체막) 54 : 절연막

Claims (9)

  1. 적어도 하기 일반식 1로 표시되는 화합물과 수지를 포함하고, 비수계이며 또한 산발생제 및 가교제를 포함하지 않는 것을 특징으로 하는 레지스트 패턴 후육화 재료.
    [일반식 1]
    Figure 112007056122221-pat00013
    (단, 상기 화학식 1에서, X는 하기 구조식 1로 표시되는 작용기를 나타낸다. Y는 수산기, 아미노기, 알킬기 치환 아미노기, 알콕시기, 알콕시카르보닐기 및 알킬기 중 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다. m은 1 이상의 정수를 나타내고, n은 O 이상의 정수를 나타낸다)
    [구조식 1]
    Figure 112007056122221-pat00014
    (단, 상기 구조식 1에서, R1 및 R2는 서로 동일하더라도 좋고 다르더라도 좋으며, 수소 또는 치환기를 나타낸다. Z는 수산기, 아미노기, 알킬기 치환 아미노기 및 알콕시기 중 적어도 어느 하나를 나타내고, 알킬 치환기의 수는 1 또는 2이다)
  2. 제1항에 있어서, 수지는 페놀계 수지, 폴리비닐피롤리돈 및 이들의 혼합물에서 선택되는 1종 이상인 레지스트 패턴 후육화 재료.
  3. 제2항에 있어서, 페놀계 수지는 폴리파라히드록시스티렌 수지 및 노볼락 수지 중 적어도 어느 하나인 레지스트 패턴 후육화 재료.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서, 계면활성제를 포함하며, 레지스트 패턴 후육화 재료 중의 계면 활성제의 함유량은 레지스트 패턴 후육화 재료 100 중량부에 대하여, 0.005 중량부 이상인 레지스트 패턴 후육화 재료.
  5. 제1항 내지 제3항 중의 어느 한 항에 있어서, 레지스트 패턴 후육화 재료가 도포되는 레지스트 패턴을 용해시키지 않는 유기 용매를 포함하는 레지스트 패턴 후육화 재료.
  6. 제5항에 있어서, 유기 용매는 탄소수 4 이상의 알코올계 용매 및 탄소수 2 이상의 글리콜계 용매에서 선택되는 1종 이상인 레지스트 패턴 후육화 재료.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020070077221A 2006-09-26 2007-07-31 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법 KR100934912B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006260854 2006-09-26
JPJP-P-2006-00260854 2006-09-26
JPJP-P-2007-00189182 2007-07-20
JP2007189182A JP5018307B2 (ja) 2006-09-26 2007-07-20 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049800A Division KR100988901B1 (ko) 2006-09-26 2009-06-05 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080028268A KR20080028268A (ko) 2008-03-31
KR100934912B1 true KR100934912B1 (ko) 2010-01-06

Family

ID=39134619

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070077221A KR100934912B1 (ko) 2006-09-26 2007-07-31 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
KR1020090049800A KR100988901B1 (ko) 2006-09-26 2009-06-05 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020090049800A KR100988901B1 (ko) 2006-09-26 2009-06-05 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US8420288B2 (ko)
JP (1) JP5018307B2 (ko)
KR (2) KR100934912B1 (ko)
DE (1) DE102007035766A1 (ko)
TW (1) TWI450040B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595141B2 (en) * 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP4657899B2 (ja) * 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US8470189B2 (en) * 2008-06-03 2013-06-25 Tdk Corporation Method of forming mask pattern, method of forming thin film pattern and method of forming magnetoresistive element
JP5240297B2 (ja) * 2008-12-26 2013-07-17 富士通株式会社 パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
CN103226285B (zh) * 2008-12-26 2015-09-16 富士通株式会社 图案形成方法和半导体装置的制造方法
JP5659873B2 (ja) * 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
KR101902402B1 (ko) 2012-04-05 2018-09-28 삼성전자 주식회사 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP6075724B2 (ja) * 2012-10-01 2017-02-08 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
JP5527440B2 (ja) * 2013-01-07 2014-06-18 富士通株式会社 パターンの形成方法及び半導体装置の製造方法
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
JP6459759B2 (ja) * 2014-05-26 2019-01-30 信越化学工業株式会社 パターン形成方法及びシュリンク剤
US11650505B2 (en) * 2014-08-08 2023-05-16 Nissan Chemical Industries, Ltd. Resist underlayer film-forming composition containing novolac resin reacted with aromatic methylol compound
EP3032333B1 (en) * 2014-12-08 2017-05-24 Shin-Etsu Chemical Co., Ltd. Shrink material and pattern forming process
EP3032332B1 (en) * 2014-12-08 2017-04-05 Shin-Etsu Chemical Co., Ltd. Shrink material and pattern forming process
JP6735205B2 (ja) * 2016-10-06 2020-08-05 東京応化工業株式会社 レジストパターンのラフネスを低減させるために用いられる被覆剤、及びラフネスが低減されたレジストパターンの製造方法
US10684549B2 (en) 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods
KR102053921B1 (ko) * 2019-03-13 2019-12-09 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0140371A2 (en) * 1983-10-31 1985-05-08 Fuji Photo Film Co., Ltd. Internal latent image-type direct positive silver halide light-sensitive material
KR20040050843A (ko) * 2002-12-09 2004-06-17 후지쯔 가부시끼가이샤 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법
JP2004264373A (ja) * 2003-02-24 2004-09-24 Clariant (Japan) Kk 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
KR20050016115A (ko) * 2003-08-04 2005-02-21 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
KR20060039313A (ko) * 2004-11-02 2006-05-08 주식회사 하이닉스반도체 반도체 소자의 미세 콘택 홀 형성 방법
KR20060093024A (ko) * 2005-02-18 2006-08-23 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283475A (en) * 1979-08-21 1981-08-11 Fuji Photo Film Co., Ltd. Pentamethine thiopyrylium salts, process for production thereof, and photoconductive compositions containing said salts
RO84528B1 (ro) * 1981-07-20 1984-08-30 Dan Constantin Giurgiu Compozitie de pasta pentru articole de scris cu bila
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
DE3810247A1 (de) * 1987-03-26 1988-10-06 Toshiba Kawasaki Kk Lichtempfindliche beschichtungsmasse
JPH05107763A (ja) * 1991-10-17 1993-04-30 Japan Synthetic Rubber Co Ltd 感放射線性樹脂組成物
JPH05181281A (ja) * 1991-11-01 1993-07-23 Fuji Photo Film Co Ltd フオトレジスト組成物及びエツチング方法
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP3271728B2 (ja) * 1994-02-14 2002-04-08 日本電信電話株式会社 ポジ型レジスト組成物
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
US5955241A (en) * 1996-10-25 1999-09-21 Tokyo Ohka Kogyo Co., Ltd. Chemical-amplification-type negative resist composition and method for forming negative resist pattern
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) * 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
US6534243B1 (en) * 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
JP3633595B2 (ja) * 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
US20040029047A1 (en) * 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP3850772B2 (ja) 2002-08-21 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP3850781B2 (ja) * 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
US20050008661A1 (en) * 2003-03-31 2005-01-13 Fereira Pamela J. Non-aqueous single phase vehicles and formulations utilizing such vehicles
JP4396134B2 (ja) * 2003-05-09 2010-01-13 藤倉化成株式会社 導電性銅ペースト組成物
WO2005008340A1 (ja) * 2003-07-17 2005-01-27 Az Electronic Materials (Japan) K.K. 微細パターン形成材料およびそれを用いた微細パターン形成方法
DE602005001341T2 (de) * 2004-04-14 2008-02-21 Rohm and Haas Electronic Materials, L.L.C., Marlborough Zusammensetzungen für Wellenleiter und daraus hergestellte Wellenleiter
EP1757990B1 (en) * 2004-05-26 2013-10-09 JSR Corporation Resin compositions for miniaturizing the resin pattern spaces or holes and method for miniaturizing the resin pattern spaces or holes using the same
SG119379A1 (en) * 2004-08-06 2006-02-28 Nippon Catalytic Chem Ind Resin composition method of its composition and cured formulation
US20060188805A1 (en) * 2005-02-18 2006-08-24 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4724073B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
KR20120032024A (ko) * 2007-05-23 2012-04-04 제이에스알 가부시끼가이샤 감방사선성 수지 조성물

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0140371A2 (en) * 1983-10-31 1985-05-08 Fuji Photo Film Co., Ltd. Internal latent image-type direct positive silver halide light-sensitive material
KR20040050843A (ko) * 2002-12-09 2004-06-17 후지쯔 가부시끼가이샤 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법
JP2004264373A (ja) * 2003-02-24 2004-09-24 Clariant (Japan) Kk 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
KR20050016115A (ko) * 2003-08-04 2005-02-21 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법
KR20060039313A (ko) * 2004-11-02 2006-05-08 주식회사 하이닉스반도체 반도체 소자의 미세 콘택 홀 형성 방법
KR20060093024A (ko) * 2005-02-18 2006-08-23 후지쯔 가부시끼가이샤 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008107788A (ja) 2008-05-08
JP5018307B2 (ja) 2012-09-05
KR20080028268A (ko) 2008-03-31
US8945822B2 (en) 2015-02-03
KR100988901B1 (ko) 2010-10-20
TW200815926A (en) 2008-04-01
TWI450040B (zh) 2014-08-21
US20080073322A1 (en) 2008-03-27
DE102007035766A1 (de) 2008-04-03
KR20090077739A (ko) 2009-07-15
US8420288B2 (en) 2013-04-16
US20130200500A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR100934912B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
KR100743008B1 (ko) 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그 제조 방법
KR100806160B1 (ko) 레지스트 패턴의 형성 방법 및 반도체 장치의 제조 방법
KR100901837B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
KR102117302B1 (ko) 이온 주입 방법
KR100758893B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
KR102346806B1 (ko) 포토레지스트 패턴 트리밍 조성물 및 방법
JP5816488B2 (ja) 半導体装置の製造方法
KR100845486B1 (ko) 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
JP2007057967A (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US8906598B2 (en) Pattern forming method, method for manufacturing semiconductor device, and material for forming coating layer of resist pattern
KR100933538B1 (ko) 레지스트 커버막 형성 재료, 레지스트 패턴의 형성 방법,전자 디바이스 및 그 제조 방법
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
KR100760110B1 (ko) 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그의 제조 방법
KR20030097407A (ko) 마스크 반전 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 10