JP5018307B2 - レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 - Google Patents

レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5018307B2
JP5018307B2 JP2007189182A JP2007189182A JP5018307B2 JP 5018307 B2 JP5018307 B2 JP 5018307B2 JP 2007189182 A JP2007189182 A JP 2007189182A JP 2007189182 A JP2007189182 A JP 2007189182A JP 5018307 B2 JP5018307 B2 JP 5018307B2
Authority
JP
Japan
Prior art keywords
resist pattern
resist
thickening material
pattern
pattern thickening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007189182A
Other languages
English (en)
Other versions
JP2008107788A (ja
Inventor
耕司 野崎
美和 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007189182A priority Critical patent/JP5018307B2/ja
Priority to TW096127260A priority patent/TWI450040B/zh
Priority to DE102007035766A priority patent/DE102007035766A1/de
Priority to US11/831,576 priority patent/US8420288B2/en
Priority to KR1020070077221A priority patent/KR100934912B1/ko
Publication of JP2008107788A publication Critical patent/JP2008107788A/ja
Priority to KR1020090049800A priority patent/KR100988901B1/ko
Application granted granted Critical
Publication of JP5018307B2 publication Critical patent/JP5018307B2/ja
Priority to US13/835,393 priority patent/US8945822B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/16—Nitrogen-containing compounds
    • C08K5/17—Amines; Quaternary ammonium compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、半導体装置を製造する際に形成するレジストパターンを厚肉化させて、既存の露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを形成可能なレジストパターン厚肉化材料、それを用いた、レジストパターンの形成方法、半導体装置及びその製造方法に関する。
現在では、半導体集積回路の高集積化が進み、ＬＳＩやＶＬＳＩが実用化されており、それに伴って配線パターンが微細化されてきている。配線パターンを微細に形成するには、被処理基板上をレジスト膜で被覆し、該レジスト膜に対して選択露光を行った後に現像することによりレジストパターンを形成し、該レジストパターンをマスクとして前記被処理基板に対してドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターン（例えば配線パターンなど）を得るリソグラフィ技術が非常に有用である。光露光によるリソグラフィ技術は、パターンがますます微細になりゆく今でも、高い量産性の維持を目的として、微細加工への利用が依然として強く望まれている。このため、露光光（露光に用いる光）として、より波長の短い深紫外線を追究するだけでなく、マスクパターン自体や光源の形状等に関して、種々の創意工夫がなされてきている。このように、より微細なパターンを描画するための光露光の延命を、製造者にとって容易な手法で可能とする技術の開発は依然として需要が高い。
例えば、既存のレジスト材料を用いて形成したレジストパターンを厚肉化し、微細なレジスト抜きパターンを得ることを可能にするレジストパターン厚肉化材料（「レジスト膨潤剤」と称することがある）を用いて、より微細なパターンを形成する技術が提案されている。例えば、レジストパターンを形成した後、架橋性を有するポリビニルアセタール樹脂やシリコーン系樹脂を基材とした水溶液系材料を、前記レジストパターンに塗布して塗膜を形成し加熱することにより、該レジストパターン中の残留酸を利用して該塗膜と前記レジストパターンとをその接触界面において架橋反応させた後、水またはアルカリ性水溶液で現像することにより、前記レジストパターンを厚肉化（以下「膨潤」と称することがある）させることにより該レジストパターン間の距離を短くし、微細なレジスト抜きパターンを形成し、その後に該レジスト抜きパターンと同形状の所望のパターン（例えば配線パターンなど）を形成する技術が提案されている（特許文献１参照）。また、このような水溶液系材料には、前記レジスト抜きパターンの幅の大きな縮小効果が期待することができる点で、更に架橋剤を添加した組成が提案されている。
しかしながら、現在の半導体プロセスで使用されるコータ／デベロッパに繋ぎ込める薬液の種類は、レジスト材料やリンス溶液に限定されており、新たな薬液ラインの設置は、通常困難である。また、水溶液系材料を塗布することが想定されていないため、新たな廃液管理が必要となる点でも、適用困難である。
また、架橋反応を利用したこれらの材料組成では、反応量の制御が困難であり、レジストパターンの初期パターンサイズによる反応量の違い、レジスト抜きパターンの埋まりによる消失、反応量のパターン形状依存などが生じ易く、プロセス裕度が低いという欠点がある。
微細な配線パターン等を形成する観点からは、露光光として、ＫｒＦ（フッ化クリプトン）エキシマレーザー光（波長２４８ｎｍ）よりも短波長の光、例えば、ＡｒＦ（フッ化アルゴン）エキシマレーザー光（波長１９３ｎｍ）などを利用することが望まれる。一方、該ＡｒＦ（フッ化アルゴン）エキシマレーザー光（波長１９３ｎｍ）よりも更に短波長のＸ線、電子線などを利用したパターン形成の場合には、高コストで低生産性となるため、前記ＡｒＦ（フッ化アルゴン）エキシマレーザー光（波長１９３ｎｍ）を利用することが望まれる。
しかし、前記特許文献１に記載の水溶液系材料の組成では、フェノール系樹脂を用いるＫｒＦレジストパターンの厚肉化（膨潤）には有効であるものの、樹脂系の異なるＡｒＦレジストパターンの厚肉化（膨潤）には有効ではないことが知られており、先端デバイスの加工に使用されているＡｒＦレジストには適用することができないという問題がある。
また、前記特許文献１に記載の技術により得られた縮小後のレジストパターンは、前記ポリビニルアセタール樹脂を基材とする場合、ドライエッチング耐性が不足することがあり、加工性に問題が生じることがある。一方、前記シリコーン系樹脂を基材とする場合、ドライエッチング耐性は充分であるものの、該シリコーン系樹脂のエッチング残渣が生じるため、該残渣の除去工程が更に必要になることが多く、実用的でない。
したがって、新たな装置の設置が不要で、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光を利用することができ、前記架橋性を有する樹脂乃至前記架橋剤を含む樹脂からなる水溶液系材料では充分に厚肉化（膨潤）させることができないＡｒＦレジストパターン等を充分に厚肉化可能であり、微細なレジスト抜きパターンの形成乃至配線パターン等の形成を低コストで簡便に形成可能な技術の開発が望まれている。
特開平１１−２８３９１０号公報
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、
本発明は、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、ＡｒＦレジスト等で形成されたレジストパターン上に塗布等するだけで、ライン状パターン等のレジストパターンをそのサイズに依存することなく厚肉化することができ、水乃至アルカリ現像液による現像が可能で、エッチング耐性に特に優れ、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを低コストで簡便に効率よく形成可能なレジストパターン厚肉化材料を提供することを目的とする。
また、本発明は、新たな装置の設置が不要で、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、ライン状パターン等のレジストパターンをそのサイズに依存することなく厚肉化することができ、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを低コストで簡便に効率よく形成可能なレジストパターンの形成方法を提供することを目的とする。
また、本発明は、新たな装置の設置が不要で、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを形成可能であり、該レジスト抜きパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細な配線パターンを有し、高性能な半導体装置を提供することを目的とする。
本発明者等は、前記課題に鑑み、鋭意検討を行った結果、以下の知見を得た。即ち、脂肪族系樹脂、シリコーン樹脂等と、架橋剤とを含む従来のレジスト膨潤剤を用いたレジストパターンの膨潤化では、残留酸による架橋反応を利用しなければ厚肉化させることができなかったが、これに代えて、樹脂と、ベンジルアルコール、ベンジルアミン、及びこれらの誘導体等とを少なくとも含み、非水系であり、かつ酸発生剤及び架橋剤を含まないレジストパターン厚肉化材料を用いると、架橋反応が生じないため、反応の制御が容易となり、レジストパターンをそのサイズに依存することなく厚肉化することができ、しかも、該レジストパターン厚肉化材料は、水乃至アルカリ現像液により現像することが可能であることを知見した。また、前記樹脂として、フェノール系樹脂、ポリビニルピロリドン等を用いると、これらの樹脂及び前記ベンジルアルコール等は、構造の一部に芳香族環を有しているため、エッチング耐性に特に優れるレジストパターン厚肉化材料が得られることを見出し、本発明を完成するに至った。
本発明は、本発明者等の前記知見に基づくものであり、前記課題を解決するための手段としては、後述する付記に列挙した通りである。
本発明のレジストパターン厚肉化材料は、樹脂と、下記一般式（１）で表される化合物とを少なくとも含み、非水系であり、かつ酸発生剤及び架橋剤を含まないことを特徴とする。
Figure 0005018307
 ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。ｍは１以上の整数を表し、ｎは０以上の整数を表す。
Figure 0005018307
 ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
該レジストパターン厚肉化材料がレジストパターン上に塗布されると、該レジストパターン厚肉化材料のうち、前記レジストパターンとの界面付近にあるものが該レジストパターンに染み込んで該レジストパターンの材料と相互作用（ミキシング）すると共に、前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応する。このとき、前記レジストパターン厚肉化材料と前記レジストパターンとの親和性が良好であるため、該レジストパターンを内層としてその表面上に、該レジストパターン厚肉化材料と該レジストパターンとが相互作用してなる表層（ミキシング層）が効率よく形成される。その結果、前記レジストパターンが、前記レジストパターン厚肉化材料により効率よく厚肉化される。こうして厚肉化（「膨潤」と称することがある）されたレジストパターン（以下「厚肉化レジストパターン」と称することがある）は、前記レジストパターン厚肉化材料により均一に厚肉化されている。このため、該厚肉化レジストパターンにより形成されるレジスト抜きパターン（以下「抜きパターン」と称することがある）は露光限界（解像限界）を超えてより微細な構造を有する。なお、本発明のレジストパターン厚肉化材料は、前記一般式（１）で表される化合物を含有しているので、前記レジストパターンの材料の種類や大きさ等に関係なく良好なかつ均一な厚肉化効果を示し、前記レジストパターンの材料や大きさに対する依存性が少ない。また、前記樹脂として、フェノール系樹脂、ポリビニルピロリドン等を用いる場合には、これらの樹脂及び前記一般式（１）で表される化合物が芳香族環を有しているので、エッチング耐性に特に優れる。このため、種々のサイズのレジストパターンが混在するＬＯＧＩＣ ＬＳＩの配線層に用いられるライン状パターン等のレジストパターンの形成にも好適に適用可能である。
本発明のレジストパターンの形成方法は、レジストパターンを形成後、該レジストパターンの表面を覆うように本発明の前記レジストパターン厚肉化材料を塗布することを含むことを特徴とする。
該レジストパターンの形成方法においては、レジストパターンが形成された後、該レジストパターン上に前記レジストパターン厚肉化材料が塗布されると、該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに染み込んで該レジストパターンの材料と相互作用（ミキシング）すると共に、前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応する。このため、該レジストパターンを内層としてその表面上に、該レジストパターン厚肉化材料と該レジストパターンとによる表層（ミキシング層）が形成される。こうして厚肉化された厚肉化レジストパターンは、前記レジストパターン厚肉化材料により均一に厚肉化されている。このため、該厚肉化レジストパターンにより形成されるレジスト抜きパターンは、露光限界（解像限界）を超えてより微細な構造を有する。なお、前記レジストパターン厚肉化材料が、前記一般式（１）で表される化合物を含有しているので、前記レジストパターンの材料の種類や大きさ等に関係なく良好なかつ均一な厚肉化効果を示し、前記レジストパターンの材料や大きさに対する依存性が少ない。また、前記樹脂として、フェノール系樹脂、ポリビニルピロリドン等を用いる場合には、これらの樹脂及び前記一般式（１）で表される化合物が芳香族環を有しているので、エッチング耐性に特に優れる。このため、前記レジストパターンの形成方法は、コンタクトホールパターンのみならず、種々のサイズのレジストパターンが混在するＬＯＧＩＣ ＬＳＩの配線層に用いられるライン状パターン等のレジストパターンの形成にも好適に適用可能である。
本発明の半導体装置の製造方法は、被加工面上にレジストパターンを形成後、該レジストパターンの表面を覆うように本発明の前記レジストパターン厚肉化材料を塗布することにより該レジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする。
該半導体装置の製造方法では、まず、前記レジストパターン形成工程において、配線パターン等のパターンを形成する対象である前記被加工面上にレジストパターンを形成した後、該レジストパターンの表面を覆うように本発明の前記レジストパターン厚肉化材料が塗布される。すると、該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに染み込んで該レジストパターンの材料と相互作用（ミキシング）すると共に、前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応する。このため、該レジストパターンを内層としてその表面上に、該レジストパターン厚肉化材料と該レジストパターンとが相互作用してなる表層（ミキシング層）が形成される。こうして厚肉化された厚肉化レジストパターンは、前記レジストパターン厚肉化材料により均一に厚肉化されている。このため、該厚肉化レジストパターンにより形成されるレジスト抜きパターンは、露光限界（解像限界）を超えてより微細な構造を有する。なお、前記レジストパターン厚肉化材料は、前記一般式（１）で表される化合物を含有しているので、前記レジストパターンの材料の種類や大きさ等に関係なく良好なかつ均一な厚肉化効果を示し、前記レジストパターンの材料や大きさに対する依存性が少ない。また、前記樹脂として、フェノール系樹脂、ポリビニルピロリドン等を用いる場合には、これらの樹脂及び前記一般式（１）で表される化合物が芳香族環を有しているので、エッチング耐性に特に優れる。このため、コンタクトホールパターンのみならず、種々のサイズのレジストパターンが混在する半導体装置であるＬＯＧＩＣ ＬＳＩの配線層に用いられるライン状パターン等の厚肉化レジストパターンが容易にかつ高精細に形成される。
次に、前記パターニング工程においては、前記レジストパターン形成工程において厚肉化された厚肉化レジストパターンを用いてエッチングを行うことにより、前記被加工面が微細かつ高精細にしかも寸法精度よくパターニングされ、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有する高品質かつ高性能な半導体装置が効率よく製造される。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されることを特徴とする。該半導体装置は、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有し、高品質かつ高性能である。
本発明によると、従来における問題を解決することができ、前記目的を達成することができる。
また、本発明によると、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、ＡｒＦレジスト等で形成されたレジストパターン上に塗布等するだけで、ライン状パターン等のレジストパターンをそのサイズに依存することなく厚肉化することができ、水乃至アルカリ現像液による現像が可能で、エッチング耐性に特に優れ、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを低コストで簡便に効率よく形成可能なレジストパターン厚肉化材料を提供することができる。
また、本発明によると、新たな装置の設置が不要で、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、ライン状パターン等のレジストパターンをそのサイズに依存することなく厚肉化することができ、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを低コストで簡便に効率よく形成可能なレジストパターンの形成方法を提供することができる。
また、本発明によると、新たな装置の設置が不要で、パターニング時に露光光としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、露光装置の光源における露光限界（解像限界）を超えて微細なレジスト抜きパターンを形成可能であり、該レジスト抜きパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置を効率的に量産可能な半導体装置の製造方法、及び該半導体装置の製造方法により製造され、微細な配線パターンを有し、高性能な半導体装置を提供することができる。
（レジストパターン厚肉化材料）
本発明のレジストパターン厚肉化材料は、樹脂と、下記一般式（１）で表される化合物とを少なくとも含有してなり、更に必要に応じて適宜選択した、界面活性剤、有機溶剤、その他の成分などを含有してなり、非水系であり、かつ酸発生剤及び架橋剤を含まない。
Figure 0005018307
 ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。ｍは１以上の整数を表し、ｎは０以上の整数を表す。
Figure 0005018307
 ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
本発明のレジストパターン厚肉化材料は、非水系である。ここで、「非水系」とは、水を含まないことを意味し、非水系溶剤、例えば、後述する有機溶剤を含んでいるのが好ましい。
本発明の前記レジストパターン厚肉化材料は、酸発生剤及び架橋剤を含まないことが必要であり、該レジストパターン厚肉化材料によるレジストパターンの厚肉化は、酸の拡散による架橋反応を利用した従来のレジストパターンの膨潤化技術とは異なる。
本発明のレジストパターン厚肉化材料は、水溶性乃至アルカリ可溶性であるのが好ましい。この場合、水乃至アルカリ現像液による現像（未反応部の除去）が可能であり、レジストパターンの形成時に、現像用の新たな薬液ラインの設置が不要で、レジストコータカップを共用することができ、装置コストの低減を図ることができる。
前記水溶性としては、未反応部の除去が可能な程度に溶解性があれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、２５℃の水１００ｇに対し、前記レジストパターン厚肉化材料が０．１ｇ以上溶解する水溶性が好ましい。
前記アルカリ可溶性としては、上記同様に特に制限はなく、目的に応じて適宜選択することができるが、例えば、２５℃の２．３８質量％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液１００ｇに対し、前記レジストパターン厚肉化材料が０．１ｇ以上溶解するアルカリ可溶性が好ましい。
本発明のレジストパターン厚肉化材料の態様としては、水溶液、コロイド液、エマルジョン液などの態様であってもよいが、水溶液であるのが好ましい。
−樹脂−
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、前記レジストパターン厚肉化材料に優れたエッチング耐性を付与することができる点で、環状構造を少なくとも一部に有しているのが好ましく、例えば、フェノール系樹脂、ポリビニルピロリドン、スチレン−マレイン酸共重合体、アルキッド樹脂及びこれらの混合物から選択される少なくとも１種が好適に挙げられる。
前記フェノール系樹脂としては、特に制限はなく、目的に応じて適宜選択することができるが、ポリパラヒドロキシスチレン樹脂、ノボラック樹脂、などが好適に挙げられる。
前記樹脂は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、ポリパラヒドロキシスチレン樹脂、ノボラック樹脂、ポリビニルピロリドンが好ましい。
前記樹脂の前記レジストパターン厚肉化材料における含有量としては、後述の一般式（１）で表される化合物、界面活性剤、有機溶剤等の種類や含有量などに応じて適宜決定することができる。
−一般式（１）で表される化合物−
前記一般式（１）で表される化合物としては、芳香族環を構造の一部に有し、下記一般式（１）で表される限り特に制限はなく、目的に応じて適宜選択することができる。該芳香族環を有することにより、優れたエッチング耐性を前記レジストパターン厚肉化材料に付与することができる点で有利である。
Figure 0005018307
 ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
ｍは１以上の整数を表し、ｎは０以上の整数を表す。架橋反応の発生を防止して反応を容易に制御することができる点で、ｍは１であるのが好ましい。
Figure 0005018307
 ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
前記構造式（１）中、Ｒ１及びＲ２は水素であるのが好ましい。該Ｒ１及びＲ２が水素であると、水溶性の面で有利であることが多い。
前記構造式（１）中、Ｒ１及びＲ２が前記置換基である場合、該置換基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ケトン（アルキルカルボニル）基、アルコキシカルボニル基、アルキル基、などが挙げられる。
前記一般式（１）で表される化合物の具体例としては、例えば、ベンジルアルコール構造を有する化合物、ベンジルアミン構造を有する化合物、などが好適に挙げられる。
前記ベンジルアルコール構造を有する化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ベンジルアルコール及びその誘導体が好ましく、具体的には、ベンジルアルコール、２−ヒドロキシベンジルアルコール（サリチルアルコール）、４−ヒドロキシベンジルアルコール、２−アミノベンジルアルコール、４−アミノベンジルアルコール、２，４−ジヒドロキシベンジルアルコール、１，４−ベンゼンジメタノール、１，３−ベンゼンジメタノール、１−フェニル−１，２−エタンジオール、４−メトキシメチルフェノール、などが挙げられる。
前記ベンジルアミン構造を有する化合物としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ベンジルアミン及びその誘導体が好ましく、具体的には、ベンジルアミン、２−ヒドロキシベンジルアミン、２−メトキシベンジルアミン、などが挙げられる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記一般式（１）で表される化合物の前記レジストパターン厚肉化材料における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、前記レジストパターン厚肉化材料の全量に対し、０．０１〜５０質量部が好ましく、０．１〜１０質量部がより好ましい。
前記一般式（１）で表される化合物の含有量が、０．０１質量部未満であると、所望の反応量が得られにくいことがあり、５０質量部を超えると、塗布時に析出したり、パターン上で欠陥となったりする可能性が高くなるため好ましくない。
−界面活性剤−
前記界面活性剤は、レジストパターン厚肉化材料とレジストパターンとの馴染みが改善させたい場合、より大きな厚肉化量が要求される場合、レジストパターン厚肉化材料とレジストパターンとの界面における厚肉化効果の面内均一性を向上させたい場合、消泡性が必要な場合、等に添加すると、これらの要求を実現することができる。
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、ナトリウム塩、カリウム塩等の金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、エチレンジアミン系界面活性剤、及びシリコーン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート化合物、オクチルフェノールエトキシレート化合物、ラウリルアルコールエトキシレート化合物、オレイルアルコールエトキシレート化合物、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第２級アルコールエトキシレート系、などが好適に挙げられる。
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤などが好適に挙げられる。
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
前記界面活性剤の前記レジストパターン厚肉化材料における含有量としては、特に制限はなく、前記樹脂、前記一般式（１）で表される化合物等の種類や含有量などに応じて適宜選択することができるが、例えば、前記レジストパターン厚肉化材料１００質量部に対し、０．００５質量部以上であるのが好ましく、反応量と面内均一性とに優れる点で、０．０５〜２質量部がより好ましく、０．０８〜０．２５質量部が更に好ましい。
前記含有量が０．００５質量部未満であると、塗布性の向上には効果があるものの、レジストパターンとの反応量については、界面活性剤を入れない場合と大差がないことが多い。
−有機溶剤−
前記有機溶剤としては、前記レジストパターンを実質的に溶解しないものであれば特に制限はなく、目的に応じて適宜選択することができるが、例えば、炭素数４以上のアルコール系溶剤、炭素数２以上のグリコール系溶剤などが好適に挙げられる。
前記レジストパターン厚肉化材料が前記有機溶剤を含有していると、該レジストパターン厚肉化材料における、前記樹脂、前記一般式（１）で表される化合物等の溶解性を向上させることができる点で有利である。
前記炭素数４以上のアルコール系溶剤としては、特に制限はなく、目的に応じて適宜選択することができるが、炭素数が４〜５であるのが好ましく、例えば、イソブタノール、ｎ−ブタノール、４−メチル−２−ペンタノール、などが好適に挙げられる。
前記炭素数２以上のグリコール系溶剤としては、特に制限はなく、目的に応じて適宜選択することができるが、炭素数が２〜３であるのが好ましく、例えば、エチレングリコール、プロピレングリコールなどが好適に挙げられる。
これらの有機溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、前記レジストパターン厚肉化材料の塗布時の急速な乾燥を抑制し、良好に塗布を行うことができる点で、８０〜２００℃程度の沸点を有するものが好ましい。
前記有機溶剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記一般式（１）で表される化合物、前記界面活性剤等の種類や含有量などに応じて適宜決定することができる。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、等に代表されるクエンチャーなどが挙げられる。
前記その他の成分の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記一般式（１）で表される化合物、前記界面活性剤等の種類や含有量などに応じて適宜決定することができる。
−使用等−
本発明のレジストパターン厚肉化材料は、前記レジストパターン上に塗布して使用することができる。
なお、前記塗布の際、前記界面活性剤については、前記レジストパターン厚肉化材料に含有させずに、該レジストパターン厚肉化材料を塗布する前に別途に塗布してもよい。
前記レジストパターン厚肉化材料を前記レジストパターン上に塗布すると、該レジストパターンと相互作用（ミキシング）すると共に、前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応し、前記レジストパターンの表面に、前記レジストパターン厚肉化材料と前記レジストパターンとが相互作用してなる層（ミキシング層）が形成される。その結果、前記レジストパターンは、前記ミキシング層が形成された分だけ、厚肉化され、厚肉化されたレジストパターンが形成される。
このとき、前記レジストパターン厚肉化材料中に前記一般式（１）で表される化合物が含まれているので、前記レジストパターンの材料の種類や大きさ等に関係なく良好なかつ均一な厚肉化効果が得られ、前記レジストパターンの材料や大きさに対して、厚肉化量の依存性が少ない。
こうして厚肉化された前記レジストパターンにより形成された前記レジスト抜きパターンの径乃至幅は、厚肉化前の前記レジストパターンにより形成されていた前記レジスト抜きパターンの径乃至幅よりも小さくなる。その結果、前記レジストパターンのパターニング時に用いた露光装置の光源の露光限界（解像限界）を超えて（前記光源に用いられる光の波長でパターニング可能な開口乃至パターン間隔の大きさの限界値よりも小さく）、より微細な前記レジスト抜きパターンが形成される。即ち、前記レジストパターンのパターニング時にＡｒＦエキシマレーザー光を用いて得られたレジストパターンに対し、本発明の前記レジストパターン厚肉化材料を用いて厚肉化すると、厚肉化されたレジストパターンにより形成されたレジスト抜きパターンは、例えば、あたかも電子線を用いてパターニングしたかのような微細かつ高精細なものとなる。
なお、前記レジストパターンの厚肉化量は、前記レジストパターン厚肉化材料の粘度、塗布厚み、ベーク温度、ベーク時間等を適宜調節することにより、所望の範囲に制御することができる。
−レジストパターンの材料−
前記レジストパターン（本発明のレジストパターン厚肉化材料が塗布されるレジストパターン）の材料としては、特に制限はなく、公知のレジスト材料の中から目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、ｇ線、ｉ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー、Ｆ２エキシマレーザー、電子線等でパターニング可能なｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト、電子線レジスト等が好適に挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、ＫｒＦレジスト、ＡｒＦレジスト、アクリル系樹脂を含んでなるレジスト、などが好ましく、より微細なパターニング、スループットの向上等の観点からは、解像限界の延伸が急務とされているＡｒＦレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかがより好ましい。
前記レジストパターンの材料の具体例としては、アダマンチル基を側鎖に有するアクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジスト、などが挙げられる。これらは、フッ素修飾等されていてもよい。
前記レジストパターンの形成方法、大きさ、厚み等については、特に制限はなく、目的に応じて適宜選択することができ、特に厚みについては、加工対象である被加工面、エッチング条件等により適宜決定することができるが、一般に０．２〜７００μｍ程度である。
本発明のレジストパターン厚肉化材料を用いた前記レジストパターンの厚肉化について以下に図面を参照しながら説明する。
図１に示すように、被加工面（基材）５上にレジストパターン３を形成した後、レジストパターン３の表面にレジストパターン厚肉化材料１を付与（塗布）し、ベーク（加温及び乾燥）をして塗膜を形成する。すると、レジストパターン３とレジストパターン厚肉化材料１との界面においてレジストパターン厚肉化材料１のレジストパターン３へのミキシング（含浸）が起こると共に、該レジストパターン厚肉化材料１中の前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応し、図２に示すように、内層レジストパターン１０ｂ（レジストパターン３）とレジストパターン厚肉化材料１との界面において前記ミキシング（含浸）した部分が反応して表層（ミキシング層）１０ａが形成される。このとき、レジストパターン厚肉化材料１中に前記一般式（１）で表される化合物が含まれているので、内層レジストパターン１０ｂ（レジストパターン３）の大きさに左右されず（依存せず）安定にかつ均一に内層レジストパターン１０ｂ（レジストパターン３）が厚肉化される。
この後、図３に示すように、現像処理を行うことによって、付与（塗布）したレジストパターン厚肉化材料１の内、レジストパターン３と相互作用（ミキシング）していない部分乃至相互作用（ミキシング）が弱い部分（アルカリ可溶性の高い部分）が溶解除去され、均一に厚肉化された厚肉化レジストパターン１０が形成（現像）される。
なお、前記現像処理は、水現像であってもよいし、アルカリ現像液による現像であってもよい。
厚肉化レジストパターン１０は、内層レジストパターン１０ｂ（レジストパターン３）の表面に、レジストパターン厚肉化材料１が反応して形成された表層（ミキシング層）１０ａを有してなる。厚肉化レジストパターン１０は、レジストパターン３に比べて表層（ミキシング層）１０ａの厚み分だけ厚肉化されているので、厚肉化レジストパターン１０により形成されるレジスト抜きパターンの大きさ（隣接する厚肉化レジストパターン１０間の距離、又は、厚肉化レジストパターン１０により形成されたホールパターンの開口径）は、厚肉化前のレジストパターン３により形成されるレジスト抜きパターンの前記大きさよりも小さい。このため、レジストパターン３を形成する時の露光装置における光源の露光限界（解像限界）を超えて前記レジスト抜きパターンを微細に形成することができる。即ち、例えば、ＡｒＦエキシマレーザー光を用いて露光した場合にもかかわらず、例えば、あたかも電子線を用いて露光したかのような、微細な前記レジスト抜きパターンを形成することができる。厚肉化レジストパターン１０により形成される前記レジスト抜きパターンは、レジストパターン３により形成される前記レジスト抜きパターンよりも微細かつ高精細である。
厚肉化レジストパターン１０における表層（ミキシング層）１０ａは、レジストパターン厚肉化材料１により形成される。レジストパターン厚肉化材料１における前記一般式（１）で表される化合物が芳香族環を有するので、レジストパターン３（内層レジストパターン１０ｂ）がエッチング耐性に劣る材料であっても、得られる厚肉化レジストパターン１０はエッチング耐性に優れ、レジストパターン厚肉化材料１における樹脂が、環状構造を含む前記フェノール系樹脂等である場合には、エッチング耐性が更に向上する。
本発明のレジストパターン厚肉化材料は、レジストパターンを厚肉化し、露光限界を超えて前記レジスト抜きパターンを微細化するのに好適に使用することができる。また、本発明のレジストパターン厚肉化材料は、本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法などに特に好適に使用することができる。
また、本発明のレジストパターン厚肉化材料における、前記一般式（１）で表される化合物が芳香族環を有するので、プラズマ等に晒され、表面のエッチング耐性を向上させる必要がある樹脂等により形成されたレジストパターンの被覆化乃至厚肉化に好適に使用することができる。更に本発明のレジストパターン厚肉化材料における前記樹脂が、環状構造を含む前記フェノール系樹脂等である場合には、該レジストパターンの被覆化乃至厚肉化に、より好適に使用することができる。
なお、本発明のレジストパターン厚肉化材料を用いると、例えば、該レジストパターン厚肉化材料の処理前にアルカリ性水溶液（ｐＨを１０以上）で前処理した後に使用した場合や、露光後１年間クリーンルーム外の通常雰囲気下に放置したレジストパターンに対して使用した場合にも、このような操作を行わなかったときと同程度の厚肉化が可能である。また、酸や酸発生剤等を含有しない、例えば、ポリメチルメタクリレートからなる非化学増幅型レジストを用い、電子線露光により形成したレジストパターンに対して使用しても、化学増幅型レジストと同様に厚肉化させることができる。これらの事実から、酸の拡散により架橋反応を利用する従来の膨潤化技術とは異なる反応形態をとっていることが容易に理解できる。また、本発明の前記レジストパターン厚肉化材料を用いた場合には、前記レジストパターンと、前記レジストパターン厚肉化材料により形成される前記ミキシング層との間の樹脂の相溶性に依存して厚肉化が実現されるものと推測することができる。
（レジストパターンの形成方法）
本発明のレジストパターンの形成方法においては、レジストパターンを形成後、該レジストパターンの表面を覆うように本発明の前記レジストパターン厚肉化材料を塗布することを含み、更に必要に応じて適宜選択したその他の処理を含む。
前記レジストパターンの材料としては、本発明の前記レジストパターン厚肉化材料において上述したものが好適に挙げられる。
前記レジストパターンは、公知の方法に従って形成することができる。
前記レジストパターンは、被加工面（基材）上に形成することができ、該被加工面（基材）としては、特に制限はなく、目的に応じて適宜選択することができるが、該レジストパターンが半導体装置に形成される場合には、該被加工面（基材）としては、半導体基材表面が挙げられ、具体的には、シリコンウエハ等の基板、各種酸化膜等が好適に挙げられる。
前記レジストパターン厚肉化材料の塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１０，０００ｒｐｍ程度であり、８００〜５，０００ｒｐｍが好ましく、時間が１秒間〜１０分間程度であり、１〜９０秒間が好ましい。
前記塗布の際の塗布厚みとしては、通常、１００〜１０，０００Å（１０〜１，０００ｎｍ）程度であり、１，０００〜５，０００Å（１００〜５００ｎｍ）程度が好ましい。
なお、前記塗布の際、前記界面活性剤については、前記レジストパターン厚肉化材料に含有させずに、該レジストパターン厚肉化材料を塗布する前に別途に塗布してもよい。
前記塗布の際乃至その後で、塗布した前記レジストパターン厚肉化材料を加熱（プリベーク：加温及び乾燥）を行うのが好ましい。この場合、該レジストパターンと前記レジストパターン厚肉化材料との界面において該レジストパターン厚肉化材料の該レジストパターンへのミキシング（含浸）を効率よく生じさせることができる。
なお、前記プリベーク（加温及び乾燥）の条件、方法等としては、レジストパターンを軟化させない限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、その回数としては、１回であってもよいし、２回以上であってもよい。２回以上の場合、各回におけるプリベークの温度は、一定であってもよいし、異なっていてもよく、前記一定である場合、４０〜１５０℃程度が好ましく、７０〜１２０℃がより好ましく、また、その時間としては、１０秒間〜５分間程度が好ましく、４０〜１００秒間がより好ましい。
また、必要に応じて、前記プリベーク（加温及び乾燥）の後で、更に加熱し、塗布した前記レジストパターン厚肉化材料の反応を促進する反応ベークを行うことも、前記レジストパターンとレジストパターン厚肉化材料との界面において前記ミキシング（含浸）した部分の反応を効率的に進行させることもできる等の点で好ましい。
なお、前記反応ベークの条件、方法等としては、特に制限はなく、目的に応じて適宜選択することができるが、前記プリベーク（加温及び乾燥）よりも通常高い温度条件が採用される。前記反応ベークの条件としては、例えば、温度が７０〜１５０℃程度であり、９０〜１３０℃が好ましく、時間が１０秒間〜５分間程度であり、４０〜１００秒間が好ましい。
更に、前記反応ベークの後で、塗布した前記レジストパターン厚肉化材料に対し、現像（未反応部の除去）処理を行うのが好ましい。この場合、塗布したレジストパターン厚肉化材料の内、前記レジストパターンと相互作用（ミキシング）及び反応していない部分乃至相互作用（ミキシング）が弱い部分（アルカリ可溶性の高い部分）を溶解除去し、厚肉化レジストパターンを現像する（得る）ことができる点で好ましい。
前記現像処理に用いる現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルカリ現像液、水（純水）が好適に挙げられる。これらは１種単独で使用してもよいし、併用してもよい。これらによる現像処理では、新たな薬液ラインの設置が不要であり、レジスト現像カップを共用することができ、装置コストの低減を図ることができる。
前記アルカリ現像液としては、例えば、２．３８質量％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液が好適に挙げられる。
ここで、本発明のレジストパターンの形成方法について以下に図面を参照しながら説明する。
図４に示すように、被加工面（基材）５上にレジスト材３ａを塗布した後、図５に示すように、これをパターニングしてレジストパターン３を形成した後、図６に示すように、レジストパターン３の表面にレジストパターン厚肉化材料１を塗布し、ベーク（加温及び乾燥）をして塗膜を形成する。すると、レジストパターン３とレジストパターン厚肉化材料１との界面においてレジストパターン厚肉化材料１のレジストパターン３への相互作用（ミキシング（含浸））が起こり、図７に示すように、レジストパターン３とレジストパターン厚肉化材料１との界面において前記相互作用（ミキシング（含浸））が行われ、次いで、レジストパターン厚肉化材料１中の前記一般式（１）で表される化合物が、近傍に存在する前記樹脂と反応する。この後、図８に示すように、現像処理を行うと、塗布したレジストパターン厚肉化材料１の内、レジストパターン３と反応していない部分乃至相互作用（ミキシング）が弱い部分（アルカリ可溶性の高い部分）が溶解除去され、内層レジストパターン１０ｂ（レジストパターン３）上に表層１０ａを有してなる厚肉化レジストパターン１０が形成（現像）される。
なお、前記現像処理は、水現像であってもよいし、アルカリ現像液による現像であってもよい。
厚肉化レジストパターン１０は、レジストパターン厚肉化材料１により厚肉化され、内層レジストパターン１０ｂ（レジストパターン３）の表面に、レジストパターン厚肉化材料１が反応して形成された表層１０ａを有してなる。このとき、レジストパターン厚肉化材料１は、前記一般式（１）で表される化合物を含有しているので、レジストパターン３の大きさや材料の種類に関係なく良好かつ均一に厚肉化レジストパターン１０は、厚肉化される。レジストパターン１０は、レジストパターン３（内層レジストパターン１０ｂ）に比べて表層１０ａの厚み分だけ厚肉化されているので、厚肉化レジストパターン１０により形成されるレジスト抜きパターンの幅は、レジストパターン３（内層レジストパターン１０ｂ）により形成されるレジスト抜きパターンの幅よりも小さく、厚肉化レジストパターン１０により形成される前記レジスト抜きパターンは微細である。
厚肉化レジストパターン１０における表層１０ａは、レジストパターン厚肉化材料１により形成され、レジストパターン厚肉化材料１における、前記一般式（１）で表される化合物が芳香族環を有するので、レジストパターン３（内層レジストパターン１０ｂ）がエッチング耐性に劣る材料であっても、その表面にエッチング耐性に優れる表層（ミキシング層）１０ａを有する厚肉化レジストパターン１０を形成することができる。また、レジストパターン厚肉化材料１における前記樹脂が、環状構造を含む前記フェノール系樹脂等である場合には、表層（ミキシング層）１０ａのエッチング耐性が更に向上する。
本発明のレジストパターンの形成方法により製造されたレジストパターン（「厚肉化レジストパターン」と称することがある）は、前記レジストパターンの表面に本発明の前記レジストパターン厚肉化材料が相互作用（ミキシング）して形成された表層を有してなる。該レジストパターン厚肉化材料は、芳香族環を有する前記一般式（１）で表される化合物を含むので、前記レジストパターンがエッチング耐性に劣る材料であったとしても、該レジストパターンの表面にエッチング耐性に優れる表層（ミキシング層）を有する厚肉化レジストパターンを効率的に製造することができ、前記レジストパターン厚肉化材料における樹脂が、環状構造を含む前記フェノール系樹脂等である場合には、エッチング耐性を更に向上させることができる。また、本発明のレジストパターンの形成方法により製造された厚肉化レジストパターンは、前記レジストパターンに比べて前記表層（ミキシング層）の厚み分だけ厚肉化されているので、製造された厚肉化レジストパターン１０により形成される前記レジスト抜きパターンの大きさ（径、幅等）は、前記レジストパターンにより形成されるレジスト抜きパターンの大きさ（径、幅等）よりも小さいため、本発明のレジストパターンの形成方法によれば、微細な前記レジスト抜きパターンを効率的に製造することができる。
前記厚肉化レジストパターンは、エッチング耐性に優れていることが好ましく、前記レジストパターンに比しエッチング速度（ｎｍ／ｍｉｎ）が同等以下であるのが好ましい。具体的には、同条件下で測定した場合における、前記表層（ミキシング層）のエッチング速度（ｎｍ／ｍｉｎ）と前記レジストパターンのエッチング速度（ｎｍ／ｍｉｎ）との比（レジストパターン／表層（ミキシング層））が、１．１以上であるのが好ましく、１．２以上であるのがより好ましく、１．３以上であるのが特に好ましい。
なお、前記エッチング速度（ｎｍ／ｍｉｎ）は、例えば、公知のエッチング装置を用いて所定時間エッチング処理を行い試料の減膜量を測定し、単位時間当たりの減膜量を算出することにより測定することができる。
前記表層（ミキシング層）は、本発明の前記レジストパターン厚肉化材料を用いて好適に形成することができ、エッチング耐性の更なる向上の観点からは前記フェノール系樹脂等の環状構造を含むのが好ましい。
前記表層（ミキシング層）が前記環状構造を含むか否かについては、例えば、該表層（ミキシング層）につきＩＲ吸収スペクトルを分析すること等により確認することができる。
本発明のレジストパターンの形成方法は、各種のレジスト抜きパターン、例えば、ライン＆スペースパターン、ホールパターン（コンタクトホール用など）、トレンチ（溝）パターン、などの形成に好適であり、該レジストパターンの形成方法により形成された厚肉化レジストパターンは、例えば、マスクパターン、レチクルパターンなどとして使用することができ、金属プラグ、各種配線、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に使用することができ、後述する本発明の半導体装置の製造方法に好適に使用することができる。
（半導体装置及びその製造方法）
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを含み、更に必要に応じて適宜選択したその他の工程とを含む。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造される。
前記レジストパターン形成工程は、被加工面上にレジストパターンを形成後、該レジストパターンの表面を覆うように本発明の前記レジストパターン厚肉化材料を塗布することにより該レジストパターンを厚肉化する工程である。該レジストパターン形成工程により、厚肉化された厚肉化レジストパターンが前記被加工面上に形成される。
該レジストパターン形成工程における詳細は、本発明の前記レジストパターンの形成方法と同様であり、前記レジストパターン厚肉化材料の塗布後、加熱し、現像処理することを含むのが好ましい。
なお、前記被加工面としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウエハ等の基板乃至その表面、各種酸化膜などが好適に挙げられる。前記レジストパターンは上述した通りであり、該レジストパターンの材料としては、前記ＡｒＦレジスト、前記アクリル系樹脂を含んでなるレジスト等が好ましい。前記塗布の方法、前記加熱（前記プリベーク、前記反応ベーク）の方法、及び前記現像処理は上述した通りである。
前記パターニング工程は、前記レジストパターン形成工程により形成した前記厚肉化レジストパターンをマスク等として用いて（マスクパターン等として用いて）エッチングを行うことにより、前記被加工面をパターニングする工程である。
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
前記その他の工程としては、例えば、界面活性剤塗布工程などが好適に挙げられる。
前記界面活性剤塗布工程は、前記厚肉化レジストパターン形成工程の前に、前記レジストパターンの表面に前記界面活性剤を塗布する工程である。
前記界面活性剤としては、特に制限はなく目的に応じて適宜選択することができるが、例えば、上述したものが好適に挙げられ、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート化合物、オクチルフェノールエトキシレート化合物、ラウリルアルコールエトキシレート化合物、オレイルアルコールエトキシレート化合物、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第２級アルコールエトキシレート系、アルキルカチオン系、アミド型４級カチオン系、エステル型４級カチオン系、アミンオキサイド系、ベタイン系、シリコーン系、などが挙げられる。
本発明の半導体装置の製造方法によると、例えば、ロジックデバイス、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置を効率的に製造することができる。
以下、本発明の実施例について説明するが、本発明はこれらの実施例に何ら限定されるものではない。
（実施例１）
−レジストパターン厚肉化材料の調製−
表１に示す組成を有する、非水系であり、酸発生剤及び架橋剤を含まないレジストパターン厚肉化材料Ａ〜Ｏを調製した。
なお、表１において、「厚肉化材料」は、レジストパターン厚肉化材料を意味し、「Ａ」〜「Ｏ」は、前記レジストパターン厚肉化材料Ａ〜Ｏに対応している。前記レジストパターン厚肉化材料Ａ〜Ｏの内、前記レジストパターン厚肉化材料Ａは比較例に相当し、前記レジストパターン厚肉化材料Ｂ〜Ｏは実施例（本発明）に相当する。表１中のカッコ内の数値の単位は、「質量部」を表す。
前記レジストパターン厚肉化材料Ｂ〜Ｏの「一般式（１）表される化合物」の欄における、ベンジルアルコール、ベンジルアミン、及びその誘導体は、下記一般式（１）で表される化合物である。
Figure 0005018307
 ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。ｍは１以上の整数を表し、ｎは０以上の整数を表す。
Figure 0005018307
 ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
また、「樹脂」の欄における「ＰＨＳ」は、ポリパラヒドロキシスチレン樹脂（「マルカリンカー」；丸善石油化学製）を表し、「ＰＶＰｄ」は、ポリビニルピロリドン樹脂（「ＰＶＰｄ Ｋ＝３０」；関東化学製）を表す。「ｐｏｌｙ（ＨＳ９０−Ｐｄ１０）」は、ヒドロキシスチレン−ビニルピロリドン共重合体（分子量＝６，８００）を表し、常法に従ってＡＩＢＮ（アゾビスイソブチロニトリル）をラジカル開始剤とした重合反応により合成した。「ノボラック樹脂」は、日本ゼオン製である。
「界面活性剤」の欄における、「ＫＰ−３４１」は、シリコーン系非イオン性界面活性剤（信越化学工業製）を表し、「ＰＣ−６」は、非イオン性界面活性剤（ＡＤＥＫＡ製、多核フェノール系界面活性剤）を表す。ＴＮ−８０は、非イオン性界面活性剤（ＡＤＥＫＡ製、第１級アルコールエトキシレート系界面活性剤）、Ｌ−６４は、非イオン性界面活性剤（ＡＤＥＫＡ製、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物）を表す。
Figure 0005018307
（実施例２）
−レジストパターンの形成−
実施例１で調製したレジストパターン厚肉化材料Ａ〜Ｏを、前記ＡｒＦレジスト（「ＡＲ１２４４Ｊ」；ＪＳＲ社製）により形成したホールパターン（表２における「厚肉化前のレジスト抜きパターンサイズ」で示される開口径を有する）上に、スピンコート法により、初めに１，０００ｒｐｍ／５ｓの条件で、次に３，５００ｒｐｍ／４０ｓの条件で塗布した後、１１０℃／６０ｓの条件でベークを行った。次いで、レジストパターン厚肉化材料Ａ〜Ｅ、Ｊ〜Ｌ、及びＮについては、２．３８質量％ＴＭＡＨアルカリ現像液で６０秒間リンスした後、純水で６０秒間リンスし、レジストパターン厚肉化材料Ｆ〜Ｉ、Ｍ及びＯについては、純水又は２．３８質量％ＴＭＡＨアルカリ現像液で６０秒間リンスした後、純水で６０秒間リンスし、それぞれ相互作用（ミキシング）していない未反応部を除去し、レジストパターン厚肉化材料Ａ〜Ｏにより厚肉化したレジストパターンを現像させることにより、厚肉化レジストパターンを形成した。
得られた厚肉化レジストパターンにより形成された前記レジスト抜きパターンのサイズ（表２における「厚肉化後のレジスト抜きパターンサイズ」）について、初期パターンサイズ（厚肉化前のレジストパターンにより形成された前記レジスト抜きパターンのサイズを意味し、表２における「厚肉化前のレジスト抜きパターンサイズ」のこと）と共に表２に示した。なお、表２において、「Ａ」〜「Ｏ」は、前記レジストパターン厚肉化材料Ａ〜Ｏに対応する。
Figure 0005018307
表２より、本発明のレジストパターン厚肉化材料Ｂ〜Ｏを、ホールパターンの形成に用いると、ホールパターン内径を狭くすることができることが判った。一方、前記一般式（１）で表される化合物を含まない、比較例のレジストパターン厚肉化材料Ａを、ホールパターンの形成に用いると、該ホールパターンの内径は殆ど変化がなく、狭くすることができないことが判った。また、レジストパターン厚肉化材料Ａ〜Ｏでは、レジストパターンの厚肉化後の該レジストパターンが溶解することなく、形状劣化は観察されなかった。
（実施例３）
−レジストパターンの形成−
実施例１で調製した本発明のレジストパターン厚肉化材料Ｄ及びＧを、前記ＡｒＦレジスト（「ＡＲ１２４４Ｊ」；ＪＳＲ社製）により形成した、様々なサイズ（表３における「厚肉化前のレジスト抜きパターンサイズ」の欄に記載のサイズ、即ち１１０ｎｍ、２００ｎｍ、３００ｎｍ及び５００ｎｍ）のスペース部を有するライン＆スペースパターン上に、スピンコート法により、初めに１，０００ｒｐｍ／５ｓの条件で、次に３，５００ｒｐｍ／４０ｓの条件で塗布し、１１０℃／６０ｓの条件でベークを行った。次いで、レジストパターン厚肉化材料Ｄについては、２．３８質量％ＴＭＡＨ現像液で６０秒間リンスした後、純水で６０秒間リンスを行い、レジストパターン厚肉化材料Ｇについては、純水で６０秒間リンスを行い、それぞれ相互作用（ミキシング）しなかった未反応部を除去し、レジストパターン厚肉化材料Ｄ及びＧにより厚肉化したレジストパターンを現像させることにより、厚肉化レジストパターンを形成した。
得られた厚肉化レジストパターンにより形成された前記レジスト抜きパターンのサイズの縮小量（ｎｍ）（「厚肉化後のレジスト抜きパターンサイズ」と「厚肉化前のレジスト抜きパターンサイズ」との差）について、初期パターンサイズ（厚肉化前のレジストパターンにより形成された前記レジスト抜きパターンのサイズを意味し、表３における「厚肉化前のレジスト抜きパターンサイズ」のこと）と共に表３に示した。なお、表３において、「厚肉化材料Ｄ」及び「厚肉化材料Ｇ」は、前記レジストパターン厚肉化材料Ｄ及びＧに対応する。
Figure 0005018307
表３より、本発明のレジストパターン厚肉化材料Ｄ及びＧを、ライン＆スペースパターンの形成に用いると、レジスト抜きパターン（スペース部）の幅を縮小化することができ、しかも、幅の小さなパターンと幅の大きなパターンとの、反応性（レジスト抜きパターンの縮小量）の差が、２ｎｍ以下と小さく、該ライン＆スペースパターンのサイズに対する依存性が少ない状態で、該スペースパターンを狭く均一に微細にすることができることが判った。
（実施例４）
−レジストパターンの形成−
実施例１で調製した本発明のレジストパターン厚肉化材料Ｄを、非化学増幅型電子線レジスト（「Ｎａｎｏ４９５ＰＭＭＡ」；米ＭｉｃｒｏＣｈｅｍ社製）を用い、電子線露光により形成した、開口径５８０ｎｍの開口（ホール）を有するホールパターン上に、スピンコート法により、初めに１，０００ｒｐｍ／５ｓの条件で、次に３，５００ｒｐｍ／４０ｓの条件で塗布した後、１１０℃／６０ｓの条件でベークを行った。次いで、純水でレジストパターン厚肉化材料Ｄを６０秒間リンスし、相互作用（ミキシング）していない未反応部を除去し、レジストパターン厚肉化材料Ｄにより厚肉化したレジストパターンを現像させることにより、厚肉化レジストパターンを形成した。得られた厚肉化レジストパターンにより形成された前記レジスト抜きパターンのサイズは４５０ｎｍであった。
本発明のレジストパターン厚肉化材料は、非化学増幅型電子線レジストに対しても厚肉化可能であり、このことから、レジストパターン内の酸を利用して厚肉化を行うものではなく、前記相互作用（ミキシング）は、酸の拡散による架橋反応ではないことが判った。
（実施例５）
−エッチング耐性の評価−
シリコン基板上に形成したレジストの表面に、本発明のレジストパターン厚肉化材料Ｄ、Ｇ、及びＫを塗布して厚みが０．５μｍである表層を形成した。
また、これらの表層との比較のため、従来の脂肪族系樹脂を基材として用いた下記組成を有する水系のレジストパターン厚肉化材料（比較材料）を調製し、該比較材料による表層を同様に形成した。
＜比較材料の組成＞
基材樹脂：ポリビニルアセタール樹脂（「ＫＷ−３」；積水化学製）・・・１６質量部
架橋剤：テトラメトキシメチルグリコールウリル・・・１．３５質量部
溶剤：純水９８．６質量部＋イソプロピルアルコール０．４質量部
得られた各表層に対し、エッチング装置（平行平板型ＲＩＥ装置、富士通（株）製）を用いて、Ｐμ＝２００Ｗ、圧力＝２．６６６Ｐａ（０．０２Ｔｏｒｒ）、ＣＦ４ガス＝１００ｓｃｃｍの条件下で３分間エッチングを行い、サンプルの減膜量を測定し、エッチングレートを算出し、前記比較材料のエッチングレートを基準として相対評価を行った。結果を表４に示す。
Figure 0005018307
表４より、本発明のレジストパターン厚肉化材料では、従来の水系のレジストパターン厚肉化材料に比して、顕著に優れたエッチング耐性を有することが判った。
以上より、本発明のレジストパターン厚肉化材料を用いると、レジストパターンのサイズに対する依存性が少ない状態で、レジスト抜きパターンを狭く均一に微細にすることができ、しかも純水乃至アルカリ現像液により現像可能であるため、現像用の新たな薬液ラインの設置が不要で、レジストコータカップを共用することができ、装置コストの低減を図ることができる。また、非水系である本発明の前記レジストパターン厚肉化材料により形成された厚肉化レジストパターンは、ドライエッチング耐性に優れ、加工性が良好である。
（実施例６）
−フラッシュメモリ及びその製造−
実施例６は、本発明のレジストパターン厚肉化材料を用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例６では、以下のレジスト膜２６、２７、２９及び３２が、本発明のレジストパターン厚肉化材料を用いて実施例２及び３におけるのと同様の方法により厚肉化されたものである。
図９及び図１０は、ＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＡＳＨ ＥＰＲＯＭの上面図（平面図）であり、図１１〜図１９は、該ＦＬＡＳＨ ＥＰＲＯＭの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部（第１素子領域）であって、フローティングゲート電極を有するＭＯＳトランジスタの形成される部分のゲート幅方向（図９及び図１０におけるＸ方向）の断面（Ａ方向断面）概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記Ｘ方向と直交するゲート長方向（図９及び図１０におけるＹ方向）の断面（Ｂ方向断面）概略図であり、右図は周辺回路部（第２素子領域）のＭＯＳトランジスタの形成される部分の断面（図９及び図１０におけるＡ方向断面）概略図である。
まず、図１１に示すように、ｐ型のＳｉ基板２２上の素子分離領域に選択的にＳｉＯ２膜によるフィールド酸化膜２３を形成した。その後、メモリセル部（第１素子領域）のＭＯＳトランジスタにおける第１ゲート絶縁膜２４ａを厚みが１００〜３００Å（１０〜３０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成し、また別の工程で、周辺回路部（第２素子領域）のＭＯＳトランジスタにおける第２ゲート絶縁膜２４ｂを厚みが１００〜５００Å（１０〜５０ｎｍ）となるように熱酸化にてＳｉＯ２膜により形成した。なお、第１ゲート絶縁膜２４ａ及び第２ゲート絶縁膜２４ｂを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
次に、前記メモリセル部（図１１の左図及び中央図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部（図１１の右図）をレジスト膜２６によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第１閾値制御層２５ａを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
次に、前記周辺回路部（図１２の右図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部（図１２の左図及び中央図）をレジスト膜２７によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第２閾値制御層２５ｂを形成した。
次に、前記メモリセル部（図１３の左図及び中央図）のＭＯＳトランジスタのフローティングゲート電極、及び前記周辺回路部（図１３の右図）のＭＯＳトランジスタのゲート電極として、厚みが５００〜２，０００Å（５０〜２００ｎｍ）である第１ポリシリコン膜（第１導電体膜）２８を全面に形成した。
その後、図１４に示すように、マスクとして形成したレジスト膜２９により第１ポリシリコン膜２８をパターニングして前記メモリセル部（図１４の左図及び中央図）のＭＯＳトランジスタにおけるフローティングゲート電極２８ａを形成した。このとき、図１４に示すように、Ｘ方向は最終的な寸法幅になるようにパターニングし、Ｙ方向はパターニングせずＳ／Ｄ領域層となる領域はレジスト膜２９により被覆されたままにした。
次に、（図１５の左図及び中央図）に示すように、レジスト膜２９を除去した後、フローティングゲート電極２８ａを被覆するようにして、ＳｉＯ２膜からなるキャパシタ絶縁膜３０ａを厚みが約２００〜５００Å（２０〜５０ｎｍ）となるように熱酸化にて形成した。このとき、前記周辺回路部（図１５の右図）の第１ポリシリコン膜２８上にもＳｉＯ２膜からなるキャパシタ絶縁膜３０ｂが形成される。なお、ここでは、キャパシタ絶縁膜３０ａ及び３０ｂはＳｉＯ２膜のみで形成されているが、ＳｉＯ２膜及びＳｉ３Ｎ４膜が２〜３積層された複合膜で形成されていてもよい。
次に、図１５に示すように、フローティングゲート電極２８ａ及びキャパシタ絶縁膜３０ａを被覆するようにして、コントロールゲート電極となる第２ポリシリコン膜（第２導電体膜）３１を厚みが５００〜２，０００Å（５０〜２００ｎｍ）となるように形成した。
次に、図１６に示すように、前記メモリセル部（図１６の左図及び中央図）をレジスト膜３２によりマスクし、前記周辺回路部（図１６の右図）の第２ポリシリコン膜３１及びキャパシタ絶縁膜３０ｂを順次、エッチングにより除去し、第１ポリシリコン膜２８を表出させた。
次に、図１７に示すように、前記メモリセル部（図１７の左図及び中央図）の第２ポリシリコン膜３１、キャパシタ絶縁膜３０ａ及びＸ方向だけパターニングされている第１ポリシリコン膜２８ａに対し、レジスト膜３２をマスクとして、第１ゲート部３３ａの最終的な寸法となるようにＹ方向のパターニングを行い、Ｙ方向に幅約１μｍのコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層を形成すると共に、前記周辺回路部（図１７の右図）の第１ポリシリコン膜２８に対し、レジスト膜３２をマスクとして、第２ゲート部３３ｂの最終的な寸法となるようにパターニングを行い、幅約１μｍのゲート電極２８ｂを形成した。
次に、前記メモリセル部（図１８の左図及び中央図）のコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層をマスクとして、素子形成領域のＳｉ基板２２にドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、ｎ型のＳ／Ｄ領域層３５ａ及び３５ｂを形成すると共に、前記周辺回路部（図１８の右図）のゲート電極２８ｂをマスクとして、素子形成領域のＳｉ基板２２にｎ型不純物としてドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、Ｓ／Ｄ領域層３６ａ及び３６ｂを形成した。
次に、前記メモリセル部（図１９の左図及び中央図）の第１ゲート部３３ａ及び前記周辺回路部（図１９の右図）の第２ゲート部３３ｂを、ＰＳＧ膜による層間絶縁膜３７を厚みが約５，０００Å（５００ｎｍ）となるようにして被覆形成した。
その後、Ｓ／Ｄ領域層３５ａ及び３５ｂ並びにＳ／Ｄ領域層３６ａ及び３６ｂ上に形成した層間絶縁膜３７に、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂを形成した後、Ｓ／Ｄ電極４０ａ及び４０ｂ並びにＳ／Ｄ電極４１ａ及び４１ｂを形成した。なお、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂの形成は、レジスト材料によるホールパターンを形成し、該ホールパターンを形成するレジストパターンを本発明のレジストパターン厚肉化材料を用いて厚肉化し、微細なレジスト抜きパターン（ホールパターン）を形成してから、常法に従って行った。
以上により、図１９に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部（図１１〜図１９における右図）の第２ゲート絶縁膜２４ｂが形成後から終始、第１ポリシリコン膜２８又はゲート電極２８ｂにより被覆されている（図１１〜図１９における右図）ので、第２ゲート絶縁膜２４ｂは最初に形成された時の厚みを保持したままである。このため、第２ゲート絶縁膜２４ｂの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
なお、上記実施例では、第１ゲート部３３ａを形成するのに、まずゲート幅方向（図９及び図１０におけるＸ方向）に所定幅でパターニングした後、ゲート長方向（図９及び図１０におけるＹ方向）にパターニングして最終的な所定幅としているが、逆に、ゲート長方向（図９及び図１０におけるＹ方向）に所定幅でパターニングした後、ゲート幅方向（図９及び図１０におけるＸ方向）にパターニングして最終的な所定幅としてもよい。
図２０〜図２２に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において図１９で示した工程の後が図２０〜図２２に示すように変更した以外は上記実施例と同様である。即ち、図２０に示すように、前記メモリセル部（図２０における左図及び中央図）の第２ポリシリコン膜３１及び前記周辺回路部（図２０の右図）の第１ポリシリコン膜２８上に、タングステン（Ｗ）膜又はチタン（Ｔｉ）膜からなる高融点金属膜（第４導電体膜）４２を厚みが約２，０００Å（２００ｎｍ）となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図２０の後の工程、即ち図２１〜図２２に示す工程は、図１７〜図１９と同様に行った。図１７〜図１９と同様の工程については説明を省略し、図２０〜図２２においては図１７〜図１９と同じものは同記号で表示した。
以上により、図２２に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
このＦＬＡＳＨ ＥＰＲＯＭにおいては、コントロールゲート電極３１ａ及びゲート電極２８ｂ上に、高融点金属膜（第４導電体膜）４２ａ及び４２ｂを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜（第４導電体膜）として高融点金属膜（第４導電体膜）４２ａ及び４２ｂを用いているが、チタンシリサイド（ＴｉＳｉ）膜等の高融点金属シリサイド膜を用いてもよい。
図２３〜図２５に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において、前記周辺回路部（第２素子領域）（図２３における右図）の第２ゲート部３３ｃも、前記メモリセル部（第１素子領域）（図２３における左図及び中央図）の第１ゲート部３３ａと同様に、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）という構成にし、図２４又は図２５に示すように、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
ここでは、図２４に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ａを、例えば図２３に示す第２ゲート部３３ｃとは別の箇所、例えば絶縁膜５４上に形成し、開口部５２ａ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ａを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。また、図２５に示すように、ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ｂを形成して開口部５２ｂの底部に下層の第１ポリシリコン膜２８ｂを表出させた後、開口部５２ｂ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ｂを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部の第２ゲート部３３ｃは、前記メモリセル部の第１ゲート部３３ａと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第３導電体膜５３ａ又は５３ｂと、高融点金属膜（第４導電体膜）４２とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 樹脂と、下記一般式（１）で表される化合物とを少なくとも含み、非水系であり、かつ酸発生剤及び架橋剤を含まないことを特徴とするレジストパターン厚肉化材料。
Figure 0005018307
 ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。ｍは１以上の整数を表し、ｎは０以上の整数を表す。
Figure 0005018307
 ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
（付記２） 水溶性乃至アルカリ可溶性である付記１に記載のレジストパターン厚肉化材料。
（付記３） 一般式（１）中、ｍが１である付記１から２のいずれかに記載のレジストパターン厚肉化材料。
（付記４） 樹脂が、フェノール系樹脂、ポリビニルピロリドン、及びこれらの混合物から選択される少なくとも１種である付記１から３のいずれかに記載のレジストパターン厚肉化材料。
（付記５） フェノール系樹脂が、ポリパラヒドロキシスチレン樹脂及びノボラック樹脂の少なくともいずれかである付記４に記載のレジストパターン厚肉化材料。
（付記６） 界面活性剤を含む付記１から５のいずれかに記載のレジストパターン厚肉化材料。
（付記７） 界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート化合物、オクチルフェノールエトキシレート化合物、ラウリルアルコールエトキシレート化合物、オレイルアルコールエトキシレート化合物、脂肪酸エステル系界面活性剤、アミド系界面活性剤、天然アルコール系界面活性剤、エチレンジアミン系界面活性剤、第２級アルコールエトキシレート化合物、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤、アミンオキサイド系界面活性剤、ベタイン系界面活性剤、及びシリコーン系界面活性剤から選択される少なくとも１種である付記６に記載のレジストパターン厚肉化材料。
（付記８） 界面活性剤のレジストパターン厚肉化材料における含有量が、該レジストパターン厚肉化材料１００質量部に対し、０．００５質量部以上である付記６から７のいずれかに記載のレジストパターン厚肉化材料。
（付記９） レジストパターン厚肉化材料が塗布されるレジストパターンを実質的に溶解しない有機溶剤を含む付記１から８のいずれかに記載のレジストパターン厚肉化材料。
（付記１０） 有機溶剤が、炭素数４以上のアルコール系溶剤、及び炭素数２以上のグリコール系溶剤から選択される少なくとも１種である付記９に記載のレジストパターン厚肉化材料。
（付記１１） 被加工面上にレジストパターンを形成後、該レジストパターンの表面を覆うように付記１から１０のいずれかに記載のレジストパターン厚肉化材料を塗布することにより該レジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
（付記１２） レジストパターン形成工程が、レジストパターン厚肉化材料の塗布後、加熱し、現像処理することを含む付記１１に記載の半導体装置の製造方法。
（付記１３） レジストパターン形成工程の前に、レジストパターンの表面に、界面活性剤を塗布する界面活性剤塗布工程を含む付記１１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４） 界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート化合物、オクチルフェノールエトキシレート化合物、ラウリルアルコールエトキシレート化合物、オレイルアルコールエトキシレート化合物、脂肪酸エステル系界面活性剤、アミド系界面活性剤、天然アルコール系界面活性剤、エチレンジアミン系界面活性剤、第２級アルコールエトキシレート化合物、アルキルカチオン系界面活性剤、アミド型４級カチオン系界面活性剤、エステル型４級カチオン系界面活性剤、アミンオキサイド系界面活性剤、ベタイン系界面活性剤、及びシリコーン系界面活性剤から選択される少なくとも１種である付記１３に記載の半導体装置の製造方法。
（付記１５） レジストパターンが、ＡｒＦレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかで形成された付記１１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６） 付記１１から１５のいずれかに記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
本発明のレジストパターン厚肉化材料は、ＡｒＦレジスト等によるレジストパターンを厚肉化し、パターニングの露光時には光を使用しつつも、該光の露光限界を超えてレジスト抜きパターン乃至配線パターン等のパターンを微細化に形成するのに好適に用いることができ、各種のパターニング方法、半導体の製造方法等に好適に適用することができ、本発明のレジストパターン厚肉化材料は、本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法に特に好適に用いることができる。
本発明のレジストパターンの形成方法は、例えば、マスクパターン、レチクルパターン、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に適用することができ、本発明の半導体装置の製造方法に好適に用いることができる。
本発明の半導体装置の製造方法は、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭ、等を初めとする各種半導体装置の製造に好適に用いることができ、特に、本発明の半導体装置の製造に好適に用いることができる。
図１は、レジストパターンを本発明のレジストパターン厚肉化材料を用いて厚肉化するメカニズムの説明図であり、レジストパターン厚肉化材料をレジストパターンの表面に付与した状態を表す。 図２は、レジストパターンを本発明のレジストパターン厚肉化材料を用いて厚肉化するメカニズムの説明図であり、レジストパターン厚肉化材料がレジストパターン表面に染み込んだ状態を表す。 図３は、レジストパターンを本発明のレジストパターン厚肉化材料を用いて厚肉化するメカニズムの説明図であり、レジストパターン厚肉化材料によりレジストパターン表面が厚肉化された状態を表す。 図４は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジスト膜を形成した状態を表す。 図５は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジスト膜をパターン化してレジストパターンを形成した状態を表す。 図６は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジストパターン表面にレジストパターン厚肉化材料を付与した状態を表す。 図７は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、レジストパターン厚肉化材料がレジストパターン表面にミキシングし、染み込んだ状態を表す。 図８は、本発明のレジストパターンの形成方法の一例を説明するための概略図であり、厚肉化レジストパターンを現像した状態を表す。 図９は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ ＥＰＲＯＭの第一の例を示す平面図である。 図１０は、本発明の半導体装置の製造方法により製造されるＦＬＡＳＨ ＥＰＲＯＭの第一の例を示す平面図である。 図１１は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図である。 図１２は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１１の次のステップを表す。 図１３は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１２の次のステップを表す。 図１４は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１３の次のステップを表す。 図１５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１４の次のステップを表す。 図１６は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１５の次のステップを表す。 図１７は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１６の次のステップを表す。 図１８は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１７の次のステップを表す。 図１９は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第一の例の概略説明図であり、図１８の次のステップを表す。 図２０は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第二の例の概略説明図である。 図２１は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第二の例の概略説明図であり、図２０の次のステップを表す。 図２２は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第二の例の概略説明図であり、図２１の次のステップを表す。 図２３は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第三の例の概略説明図である。 図２４は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第三の例の概略説明図であり、図２３の次のステップを表す。 図２５は、本発明の半導体装置の製造方法によるＦＬＡＳＨ ＥＰＲＯＭの製造の第三の例の概略説明図であり、図２４の次のステップを表す。
符号の説明
１ レジストパターン厚肉化材料
３ レジストパターン
５ 被加工面（基材）
１０ レジストパターン（本発明）
１０ａ 表層
１０ｂ 内層レジストパターン
２２ Ｓｉ基板（半導体基板）
２３ フィールド酸化膜
２４ａ 第１ゲート絶縁膜
２４ｂ 第２ゲート絶縁膜
２５ａ 第１閾値制御層
２５ｂ 第２閾値制御層
２６ レジスト膜
２７ レジスト膜
２８ 第１ポリシリコン層（第１導電体膜）
２８ａ フローティングゲート電極
２８ｂ ゲート電極（第１ポリシリコン膜）
２８ｃ フローティングゲート電極
２９ レジスト膜
３０ａ キャパシタ絶縁膜
３０ｂ キャパシタ絶縁膜
３０ｃ キャパシタ絶縁膜
３０ｄ ＳｉＯ２膜
３１ 第２ポリシリコン層（第２導電体膜）
３１ａ コントロールゲート電極
３１ｂ 第２ポリシリコン膜
３２ レジスト膜
３３ａ 第１ゲート部
３３ｂ 第２ゲート部
３３ｃ 第２ゲート部
３５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３７ 層間絶縁膜
３８ａ コンタクトホール
３８ｂ コンタクトホール
３９ａ コンタクトホール
３９ｂ コンタクトホール
４０ａ Ｓ／Ｄ（ソース・ドレイン）電極
４０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４１ａ Ｓ／Ｄ（ソース・ドレイン）電極
４１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４２ 高融点金属膜（第４導電体膜）
４２ａ 高融点金属膜（第４導電体膜）
４２ｂ 高融点金属膜（第４導電体膜）
４４ａ 第１ゲート部
４４ｂ 第２ゲート部
４５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４７ 層間絶縁膜
４８ａ コンタクトホール
４８ｂ コンタクトホール
４９ａ コンタクトホール
４９ｂ コンタクトホール
５０ａ Ｓ／Ｄ（ソース・ドレイン）電極
５０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５１ａ Ｓ／Ｄ（ソース・ドレイン）電極
５１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５２ａ 開口部
５２ｂ 開口部
５３ａ 高融点金属膜（第３導電体膜）
５３ｂ 高融点金属膜（第３導電体膜）
５４ 絶縁膜

Claims (9)

  1. ポリビニルピロリドン、ポリパラヒドロキシスチレン樹脂及びノボラック樹脂の少なくともいずれかと、下記一般式（１）で表される化合物とを少なくとも含み、非水系であり、かつ酸発生剤及び架橋剤を含まないことを特徴とするレジストパターン厚肉化材料。
    Figure 0005018307
     ただし、前記一般式（１）中、Ｘは下記構造式（１）で表される官能基を表す。Ｙは水酸基、アミノ基、アルキル基置換アミノ基、アルコキシ基、アルコキシカルボニル基、及びアルキル基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。ｍは１以上の整数を表し、ｎは０以上の整数を表す。
    Figure 0005018307
     ただし、前記構造式（１）中、Ｒ１及びＲ２は、互いに同一であってもよいし異なっていてもよく、水素又は置換基を表す。Ｚは水酸基、アミノ基、アルキル基置換アミノ基、及びアルコキシ基の少なくともいずれかを表し、アルキル置換基の数は、１及び２のいずれかである。
  2. 界面活性剤を含み、該界面活性剤のレジストパターン厚肉化材料における含有量が、該レジストパターン厚肉化材料１００質量部に対し、０．００５質量部以上である請求項１に記載のレジストパターン厚肉化材料。
  3. レジストパターン厚肉化材料が塗布されるレジストパターンを実質的に溶解しない有機溶剤を含む請求項１から２のいずれかに記載のレジストパターン厚肉化材料。
  4. 前記有機溶剤が、炭素数４以上のアルコール系溶剤、及び炭素数２以上のグリコール系溶剤から選択される少なくとも１種である請求項３に記載のレジストパターン厚肉化材料。
  5. 前記炭素数４以上のアルコール系溶剤が、イソブタノール、ｎ−ブタノール、及び４−メチル−２−ペンタノールから選択される少なくとも１種である請求項４に記載のレジストパターン厚肉化材料。
  6. 前記炭素数２以上のグリコール系溶剤が、エチレングリコール及びプロピレングリコールから選択される少なくとも１種である請求項４から５のいずれかに記載のレジストパターン厚肉化材料。
  7. 被加工面上にレジストパターンを形成後、該レジストパターンの表面を覆うように請求項１から６のいずれかに記載のレジストパターン厚肉化材料を塗布することにより該レジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
  8. レジストパターンが、ＡｒＦレジスト、及びアクリル系樹脂を含んでなるレジストの少なくともいずれかで形成された請求項７に記載の半導体装置の製造方法。
  9. 請求項７から８のいずれかに記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
JP2007189182A 2006-09-26 2007-07-20 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 Active JP5018307B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007189182A JP5018307B2 (ja) 2006-09-26 2007-07-20 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
TW096127260A TWI450040B (zh) 2006-09-26 2007-07-26 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
DE102007035766A DE102007035766A1 (de) 2006-09-26 2007-07-27 Resiststruktur-Verdickungsmarerial, Verfahren zum Ausbilden einer Resiststruktur, Halbleitervorrichtung und Verfahren zum Herstellen derselben
KR1020070077221A KR100934912B1 (ko) 2006-09-26 2007-07-31 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법,반도체 장치 및 그 제조 방법
US11/831,576 US8420288B2 (en) 2006-09-26 2007-07-31 Resist pattern thickening material, method for forming resist pattern, semiconductor device and method for manufacturing the same
KR1020090049800A KR100988901B1 (ko) 2006-09-26 2009-06-05 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
US13/835,393 US8945822B2 (en) 2006-09-26 2013-03-15 Resist pattern thickening material, method for forming resist pattern, semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006260854 2006-09-26
JP2006260854 2006-09-26
JP2007189182A JP5018307B2 (ja) 2006-09-26 2007-07-20 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008107788A JP2008107788A (ja) 2008-05-08
JP5018307B2 true JP5018307B2 (ja) 2012-09-05

Family

ID=39134619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007189182A Active JP5018307B2 (ja) 2006-09-26 2007-07-20 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US8420288B2 (ja)
JP (1) JP5018307B2 (ja)
KR (2) KR100934912B1 (ja)
DE (1) DE102007035766A1 (ja)
TW (1) TWI450040B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595141B2 (en) * 2004-10-26 2009-09-29 Az Electronic Materials Usa Corp. Composition for coating over a photoresist pattern
JP4657899B2 (ja) * 2005-11-30 2011-03-23 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US8470189B2 (en) * 2008-06-03 2013-06-25 Tdk Corporation Method of forming mask pattern, method of forming thin film pattern and method of forming magnetoresistive element
CN103226285B (zh) * 2008-12-26 2015-09-16 富士通株式会社 图案形成方法和半导体装置的制造方法
WO2010073390A1 (ja) * 2008-12-26 2010-07-01 富士通株式会社 パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
JP5659873B2 (ja) * 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
KR101902402B1 (ko) 2012-04-05 2018-09-28 삼성전자 주식회사 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP6075724B2 (ja) * 2012-10-01 2017-02-08 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 微細レジストパターン形成用組成物およびそれを用いたパターン形成方法
JP5527440B2 (ja) * 2013-01-07 2014-06-18 富士通株式会社 パターンの形成方法及び半導体装置の製造方法
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
JP6459759B2 (ja) * 2014-05-26 2019-01-30 信越化学工業株式会社 パターン形成方法及びシュリンク剤
WO2016021594A1 (ja) * 2014-08-08 2016-02-11 日産化学工業株式会社 芳香族メチロール化合物が反応したノボラック樹脂を含むレジスト下層膜形成組成物
EP3032332B1 (en) 2014-12-08 2017-04-05 Shin-Etsu Chemical Co., Ltd. Shrink material and pattern forming process
EP3032333B1 (en) 2014-12-08 2017-05-24 Shin-Etsu Chemical Co., Ltd. Shrink material and pattern forming process
JP6735205B2 (ja) * 2016-10-06 2020-08-05 東京応化工業株式会社 レジストパターンのラフネスを低減させるために用いられる被覆剤、及びラフネスが低減されたレジストパターンの製造方法
US10684549B2 (en) * 2016-12-31 2020-06-16 Rohm And Haas Electronic Materials Llc Pattern-formation methods
KR102053921B1 (ko) * 2019-03-13 2019-12-09 영창케미칼 주식회사 반도체 제조 공정에 있어서 식각 패턴 신규 형성 방법

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283475A (en) * 1979-08-21 1981-08-11 Fuji Photo Film Co., Ltd. Pentamethine thiopyrylium salts, process for production thereof, and photoconductive compositions containing said salts
RO84528B1 (ro) * 1981-07-20 1984-08-30 Dan Constantin Giurgiu Compozitie de pasta pentru articole de scris cu bila
JPS6095533A (ja) * 1983-10-31 1985-05-28 Fuji Photo Film Co Ltd 内部潜像型直接ポジハロゲン化銀感光材料
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
DE3810247A1 (de) * 1987-03-26 1988-10-06 Toshiba Kawasaki Kk Lichtempfindliche beschichtungsmasse
JPH05107763A (ja) * 1991-10-17 1993-04-30 Japan Synthetic Rubber Co Ltd 感放射線性樹脂組成物
JPH05181281A (ja) * 1991-11-01 1993-07-23 Fuji Photo Film Co Ltd フオトレジスト組成物及びエツチング方法
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP3271728B2 (ja) * 1994-02-14 2002-04-08 日本電信電話株式会社 ポジ型レジスト組成物
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
US5955241A (en) * 1996-10-25 1999-09-21 Tokyo Ohka Kogyo Co., Ltd. Chemical-amplification-type negative resist composition and method for forming negative resist pattern
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) * 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はｘ線用ネガ型レジスト組成物
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
US6534243B1 (en) * 2000-10-23 2003-03-18 Advanced Micro Devices, Inc. Chemical feature doubling process
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
US20040029047A1 (en) * 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP3850772B2 (ja) 2002-08-21 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP2004093832A (ja) * 2002-08-30 2004-03-25 Renesas Technology Corp 微細パターン形成材料、微細パターン形成方法および半導体装置の製造方法
JP3850781B2 (ja) * 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP3895269B2 (ja) * 2002-12-09 2007-03-22 富士通株式会社 レジストパターンの形成方法並びに半導体装置及びその製造方法
JP4235466B2 (ja) 2003-02-24 2009-03-11 Ａｚエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
DE602004015755D1 (de) * 2003-03-31 2008-09-25 Alza Corp Nicht wässrige einphasige visköse vehikel und formulierungen die diese vehikel verwenden
JP4396134B2 (ja) * 2003-05-09 2010-01-13 藤倉化成株式会社 導電性銅ペースト組成物
US7399582B2 (en) * 2003-07-17 2008-07-15 Az Electronic Materials Usa Corp. Material for forming fine pattern and method for forming fine pattern using the same
WO2005013011A1 (ja) * 2003-08-04 2005-02-10 Fujitsu Limited レジストパターン厚肉化材料、それを用いたレジストパターンの製造方法及び半導体装置の製造方法
DE602005001341T2 (de) * 2004-04-14 2008-02-21 Rohm and Haas Electronic Materials, L.L.C., Marlborough Zusammensetzungen für Wellenleiter und daraus hergestellte Wellenleiter
JP4687651B2 (ja) * 2004-05-26 2011-05-25 Ｊｓｒ株式会社 微細パターン形成用樹脂組成物および微細パターン形成方法
SG119379A1 (en) * 2004-08-06 2006-02-28 Nippon Catalytic Chem Ind Resin composition method of its composition and cured formulation
KR100578229B1 (ko) * 2004-11-02 2006-05-12 주식회사 하이닉스반도체 반도체 소자의 미세 콘택 홀 형성 방법
JP4676325B2 (ja) * 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
US20060188805A1 (en) * 2005-02-18 2006-08-24 Fujitsu Limited Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP4566862B2 (ja) * 2005-08-25 2010-10-20 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4724073B2 (ja) * 2006-08-17 2011-07-13 富士通株式会社 レジストパターンの形成方法、半導体装置及びその製造方法
WO2008143301A1 (ja) * 2007-05-23 2008-11-27 Jsr Corporation パターン形成方法及びそれに用いる樹脂組成物

Also Published As

Publication number Publication date
TW200815926A (en) 2008-04-01
KR20090077739A (ko) 2009-07-15
KR100988901B1 (ko) 2010-10-20
JP2008107788A (ja) 2008-05-08
KR100934912B1 (ko) 2010-01-06
US20130200500A1 (en) 2013-08-08
KR20080028268A (ko) 2008-03-31
US20080073322A1 (en) 2008-03-27
US8420288B2 (en) 2013-04-16
TWI450040B (zh) 2014-08-21
US8945822B2 (en) 2015-02-03
DE102007035766A1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
JP5018307B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801477B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4676325B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566862B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4657899B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP3633595B2 (ja) レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP5816488B2 (ja) 半導体装置の製造方法
US20060188805A1 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
JP3850781B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
CN106324998A (zh) 光刻图形的形成方法
JPWO2010073390A1 (ja) パターンの形成方法及び半導体装置の製造方法、並びにレジストパターンの被覆層の形成材料
JP4739150B2 (ja) レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
US8518634B2 (en) Cleaning process for semiconductor device fabrication
JP4490228B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2006060006A (ja) 半導体装置及びその製造方法、並びに、レジストパターンの形成方法
JP2006276864A (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3