JP3895269B2 - レジストパターンの形成方法並びに半導体装置及びその製造方法 - Google Patents
レジストパターンの形成方法並びに半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3895269B2 JP3895269B2 JP2002356506A JP2002356506A JP3895269B2 JP 3895269 B2 JP3895269 B2 JP 3895269B2 JP 2002356506 A JP2002356506 A JP 2002356506A JP 2002356506 A JP2002356506 A JP 2002356506A JP 3895269 B2 JP3895269 B2 JP 3895269B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- surfactant
- resist
- film
- thickening material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/17—Construction or disposition of windings
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、半導体集積回路は高集積化が進み、ＬＳＩやＶＬＳＩが実用化されており、それに伴って配線パターンは０．２μｍ以下、最小パターンは０．１μｍ以下の領域に及んでいる。微細な配線パターンの形成には、薄膜を形成した被処理基板上をレジスト膜で被覆し、選択露光を行った後に現像してレジストパターンを作り、これをマスクとしてドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターンを得るリソグラフィ技術が非常に重要である。
【０００３】
微細な配線パターンの形成には、露光装置における光源の短波長化と、その光源の特性に応じた高解像度を有するレジスト材料の開発との両方が必要とされる。しかしながら、前記露光装置における光源の短波長化のためには、莫大なコストを要する露光装置の更新が必要となる。一方、短波長の光源を用いた露光に対応するためのレジスト材料の開発も容易ではない。
【０００４】
また、半導体装置の製造プロセスにおいては、レジストパターンによる微細なレジスト抜けパターンを形成した上で、該レジストパターンをマスクとして用いて微細なパターニングを行うため、該レジストパターンは、エッチング耐性に優れていることが望まれる。ところが、最新技術であるＡｒＦ（フッ化アルゴン）エキシマレーザ露光技術においては、使用するレジスト材料のエッチング耐性が十分でないという問題がある。そこで、エッチング耐性に優れるＫｒＦ（フッ化クリプトン）レジストを使用することも考えられるが、エッチング条件が厳しい場合、被加工層が厚い場合、微細パターンを形成する場合、レジスト厚が薄い場合などにおいてはエッチング耐性が不足する可能性があり、エッチング耐性に優れたレジストパターンを形成し、該レジストパターンによる微細なレジスト抜けパターンを形成可能な技術の開発が望まれている。
【０００５】
なお、レジストの前記露光光として前記深紫外線であるＫｒＦ（フッ化クリプトン）エキシマレーザー光（波長２４８ｎｍ）を使用することにより、微細な抜けパターンを形成可能なＲＥＬＡＣＳと呼ばれるレジスト抜けパターンの微細化技術が提案されている（例えば、特許文献１参照）。この技術は、前記露光光としてＫｒＦ（フッ化クリプトン）エキシマレーザー（波長２４８ｎｍ）を使用し前記レジスト（ポジ型又はネガ型）を露光することによりレジストパターンを形成した後、水溶性樹脂組成物を用いて該レジストパターンを覆うように塗膜を設け、該塗膜と該レジストパターンとをその界面において該レジストパターンの材料中の残留酸を利用して相互作用させ、該レジストパターンを厚肉化（以下「膨潤」と称することがある）させることにより該レジストパターン間の距離を短くし、微細なレジスト抜けパターンを形成する技術である。
【０００６】
しかし、この場合、使用するＫｒＦ（フッ化クリプトン）レジストは、ノボラック樹脂、ナフトキノンジアジド等の芳香族系樹脂組成物であり、該芳香族系樹脂組成物に含まれる芳香環が前記ＡｒＦエキシマレーザー光を強く吸光してしまうため、該ＡｒＦ（フッ化アルゴン）エキシマレーザー光が前記ＫｒＦ（フッ化クリプトン）レジストを透過できず、前記露光光として該ＡｒＦ（フッ化アルゴン）エキシマレーザー光を使用することができないという問題がある。
【０００７】
微細な配線パターンを形成する観点からは、露光装置における光源として、ＫｒＦ（フッ化クリプトン）エキシマレーザー光よりも短波長であるＡｒＦ（フッ化アルゴン）エキシマレーザー光をも使用可能であることが望まれる。
【０００８】
したがって、パターニング時に露光装置の光源としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、微細かつエッチング耐性に優れたレジスト抜けパターンを低コストで簡便に形成可能な技術は未だ提供されていないのが現状である。
【０００９】
【特許文献１】
特開平１０−７３９２７号公報
【００１０】
【発明が解決しようとする課題】
本発明は、かかる要望に応え、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するための手段は、後述する（付記１）〜（付記２１）に記載した通りである。
【００１２】
本発明のレジストパターンの製造方法は、下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布する。本発明のレジストパターンの形成方法においては、形成されたレジストパターン上に前記界面活性剤含有液が塗布されると、該界面活性剤含有液中に含まれる界面活性剤が前記レジストパターンに染み込む。その結果、該レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が改善される。その後、更に前記レジストパターン厚肉化材料が塗布されると、塗布された該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに極めて容易に染み込んでミキシング層が効率よく形成される。このとき、前記レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。こうして形成された厚肉化レジストパターンは、前記レジストパターン厚肉化材料により厚肉化されているため、該レジストパターンにより形成されるレジスト抜けパターンは、露光限界を超えてより微細な構造を有する。
【００１３】
本発明の半導体装置の製造方法は、本発明のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記下地層をパターニングするパターニング工程とを含む。本発明の半導体装置の製造方法においては、下地層上にレジストパターンが形成された後、該レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液が塗布された後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料が塗布されると、該界面活性剤含有液中に含まれる界面活性剤が前記レジストパターンに染み込む。その結果、該レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が改善される。その後、更に前記レジストパターン厚肉化材料が塗布されると、塗布された該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに極めて容易に染み込んでミキシング層が効率よく形成される。このとき、前記レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。こうして形成されたレジストパターンは、前記レジストパターン厚肉化材料により厚肉化されているため、該厚肉化されたレジストパターンによるパターンの幅は、厚肉化される前のレジストパターンによるパターン幅よりも前記レジストパターン厚肉化材料により厚肉化された分だけ小さくなっており（微細化されており）、該レジストパターンにより形成されるパターンは、光の露光限界を超えてより微細に形成される。そして、この微細に形成されたレジストパターンをマスクとしてエッチングを行うことにより、前記下地層が微細にパターニングされる。その結果、極めて微細なパターンを有する高性能な半導体装置が効率良く製造される。
【００１４】
本発明の半導体装置は、本発明の半導体装置の製造方法により製造される。本発明の半導体装置は、微細な配線パターン等を有し、高性能であり、各種用途に好適である。
【００１５】
【発明の実施の形態】
（レジストパターンの形成方法）
本発明のレジストパターンの製造方法においては、下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後（界面活性剤含有液塗布工程）、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布する（レジストパターン厚肉化材料塗布工程）。本発明のレジストパターンの製造方法においては、本発明の効果を害しない限り、その他の処理乃至工程等を行ってもよい。
【００１６】
＜界面活性剤含有液＞
前記界面活性剤含有液は、界面活性剤を少なくとも含有してなり、更に必要に応じて適宜選択した溶剤、その他の成分を含有してなる。
【００１７】
−界面活性剤−
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、シリコーン系界面活性剤などが挙げられる。
【００１８】
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第一級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第二級アルコールエトキシレート系、などが挙げられる。
【００１９】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型四級カチオン系界面活性剤、エステル型四級カチオン系界面活性剤などが挙げられる。
【００２０】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００２１】
これらの界面活性剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で金属非含有界面活性剤が好ましく、その中でも非イオン性界面活性剤が好ましい。
【００２２】
前記界面活性剤の選択は、前記レジストパターンとの親和性を考慮して行うのが好ましく、該レジストパターンとの親和性に優れたものを選択するのが好まし好ましい。
前記界面活性剤として、前記レジストパターンとの親和性に優れたものを選択すると、前記レジストパターン厚肉化材料を直接、該レジストパターン上に塗布しても、該レジストパターン厚肉化材料が十分に含浸せず、十分な厚肉化効果が得られないような場合、即ち、該界面活性剤が該レジストパターン厚肉化材料中の樹脂成分の溶解性には優れるものの、前記レジストパターン表面への含浸性（ミキシング性）には劣る場合であっても、該レジストパターン厚肉化材料を効率よく前記レジストパターン表面に含浸させることが可能となる。即ち、まず、前記レジストパターン表面への含浸性（ミキシング性）に富む界面活性剤を含有する前記界面活性剤含有液を前記レジストパターン上に塗布することにより、該界面活性剤含有液が該レジストパターン表面に効率よく含浸（ミキシング）される。その結果、該レジストパターンの表面の親和性を、前記レジストパターン厚肉化材料との親和性に劣る状態から優れた状態に変化させることができる。そして、次に、前記レジストパターン厚肉化材料を前記レジストパターン上に塗布すると、該レジストパターンの表面は、前記レジストパターン厚肉化材料との親和性に劣る状態から富む状態に変化しているので、該レジストパターン厚肉化材料が該レジストパターン表面に容易に染み込み、該レジストパターンが効率よく厚肉化される。本発明においては、前記界面活性剤含有液中の界面活性剤が、前記レジストパターンヘの含浸（ミキシング）剤等として機能し、前記レジストパターン厚肉化材料中の界面活性剤が、該レジストパターン厚肉化材料中の樹脂成分等の溶剤等として機能し、前記レジストパターン上に複数回塗布を行う液中の界面活性剤に異なる機能を働かせることにより、前記レジストパターンの厚肉化が効率よく行われる。
【００２３】
前記界面活性剤の前記界面活性剤含有液における含有量としては、前記レジストパターンの材料、前記レジストパターン厚肉化材料の組成等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００２４】
−溶剤−
前記溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記レジストパターンを実質的に溶解させないレジストパターン非溶解性溶剤が好ましく、水であるのが特に好ましい。これらの溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２５】
前記溶剤の前記界面活性剤含有液における含有量としては、前記レジストパターンの材料、前記レジストパターン厚肉化材料の組成等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００２６】
−塗布等−
前記界面活性剤含有液の塗布の方法としては、前記界面活性剤含有液を前記レジストパターンの表面を覆うようにして塗布することができる限り特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができるが、例えば、スピンコート法、などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１００００ｒｐｍ程度であり、８００〜５０００ｒｐｍが好ましく、時間が１秒〜１０分程度であり、１秒〜９０秒が好ましい。
【００２７】
前記塗布の際の塗布厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記塗布の回数としては、特に制限はなく、前記界面活性剤含有液の組成、前記レジストパターン厚肉化材料の組成等に応じて適宜選択することができ、通常、１回であるが、２回以上であってもよい。
【００２８】
本発明においては、前記界面活性剤含有液の塗布後、前記レジストパターンを加熱してもよい。
【００２９】
前記加熱の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、７０〜１５０℃が好ましく、溶剤の沸点、前記レジストパターンの耐熱性（変形の発生）を考慮すると、８５〜１２０℃がより好ましい。
【００３０】
前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、３０秒〜３分間程度が好ましい。
前記加熱の方法としては、特に制限はなく、公知の加熱装置等を用いて行うことができる。
【００３１】
＜レジストパターン厚肉化材料＞
前記レジストパターン厚肉化材料は、水溶性乃至アルカリ可溶性の組成物であり、通常、水溶液状であるが、コロイド状液、エマルジョン状液、等であってもよい。
【００３２】
前記レジストパターン厚肉化材料としては、樹脂及び界面活性剤を少なくとも含有してなり、更に必要に応じて、架橋剤、有機溶剤、含環状構造化合物、その他の成分を含有してなる。なお、前記樹脂は、環状構造を一部に有してなる樹脂であってもよい。
【００３３】
−樹脂−
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、水溶性（樹脂）乃至アルカリ可溶性（樹脂）であるのが好ましく、架橋反応を生ずることができる、あるいは架橋剤と混合可能であるのがより好ましい。
前記樹脂は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３４】
前記樹脂が水溶性樹脂である場合、該水溶性樹脂としては、２５℃の水に対し０．１ｇ以上溶解する水溶性を示すものが好ましく、０．３ｇ以上溶解する水溶性を示すものがより好ましく、０．５ｇ以上溶解する水溶性を示すものが特に好ましい。
【００３５】
前記水溶性樹脂としては、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリジノン（ポリビニルピロリドン）、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂などが挙げられる。
【００３６】
前記樹脂がアルカリ可溶性樹脂である場合、該アルカリ可溶性樹脂としては、２５℃の２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液に対し、０．１ｇ以上溶解するアルカリ可溶性を示すものが好ましく、０．３ｇ以上溶解するアルカリ可溶性を示すものがより好ましく、０．５ｇ以上溶解するアルカリ可溶性を示すものが特に好ましい。
【００３７】
前記アルカリ可溶性樹脂としては、例えば、ノボラック樹脂、ビニルフェノール樹脂、ポリアクリル酸、ポリメタクリル酸、ポリp−ヒドロキシフェニルアクリラート、ポリp−ヒドロキシフェニルメタクリラート、これらの共重合体などが挙げられる。
【００３８】
これらの樹脂の中でも、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリジノン、などが好ましく、ポリビニルアセタールを含有しているのがより好ましく、架橋により容易に溶解性が変化可能である点で該ポリビニルアセタールを５〜４０質量％含有しているのが更に好ましい。
【００３９】
なお、前記樹脂としては、環状構造を少なくともその一部に有する樹脂であってもよい。この場合、厚肉化したレジストパターンのエッチング耐性を厚肉化前に比べて顕著に向上させることができる点で有利である。
【００４０】
前記環状構造としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、芳香族化合物、脂環族化合物及びヘテロ環状化合物の少なくともいずれかから選択される構造が好適に挙げられる。
【００４１】
前記芳香族化合物としては、例えば、多価フェノール化合物、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、ポルフィン、水溶性フェノキシ樹脂、芳香族含有水溶性色素、これらの誘導体、これらの配糖体、などが挙げられる。これらは、1種単独で使用してもよいし、２種以上を併用してもよい。
【００４２】
前記多価フェノール化合物としては、例えば、レゾルシン、レゾルシン［４］アレーン、ピロガロール、没食子酸、これらの誘導体又は配糖体などが挙げられる。
【００４３】
前記ポリフェノール化合物及びその誘導体としては、例えば、カテキン、アントシアニジン（ペラルゴジン型（４’−ヒドロキシ），シアニジン型（３’，４’−ジヒドロキシ），デルフィニジン型（３’，４’，５’−トリヒドロキシ））、フラバン−３，４−ジオール、プロアントシアニジン、これらの誘導体又は配糖体などが挙げられる。
【００４４】
前記芳香族カルボン酸化合物及びその誘導体としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、これらの誘導体又は配糖体、などが挙げられる。
【００４５】
前記ナフタレン多価アルコール化合物及びその誘導体としては、例えば、ナフタレンジオール、ナフタレントリオール、これらの誘導体又は配糖体などが挙げられる。
【００４６】
前記ベンゾフェノン化合物及びその誘導体としては、例えば、アリザリンイエローＡ、これらの誘導体又は配糖体などが挙げられる。
【００４７】
前記フラボノイド化合物及びその誘導体としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−３−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、これらの誘導体又は配糖体などが挙げられる。
【００４８】
前記脂環族化合物としては、例えば、ポリシクロアルカン類、シクロアルカン類、縮合環、これらの誘導体、これらの配糖体、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００４９】
前記ポリシクロアルカン類としては、例えば、ノルボルナン、アダマンタン、ノルピナン、ステランなどが挙げられる。
前記シクロアルカン類としては、例えば、シクロペンタン、シクロヘキサン、などが挙げられる。
前記縮合環としては、例えば、ステロイドなどが挙げられる。
【００５０】
前記ヘテロ環状化合物としては、例えば、ピロリジン、ピリジン、イミダゾール、オキサゾール、モルホリン、ピロリドン等の含窒素環状化合物、フラン、ピラン、五炭糖、六炭糖等を含む多糖類等の含酸素環状化合物、などが好適に挙げられる。
【００５１】
前記樹脂及び環状構造を少なくともその一部に有する樹脂の中でも、水溶性及びアルカリ可溶性の少なくともいずれかに優れる点で、極性基を２以上有するものが好ましい。
【００５２】
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、カルボニル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基などが挙げられる。これらの極性基の中でも、水酸基、カルボキシル基、カルボニル基、アミノ基、スルホニル基が好適に挙げられる。
【００５３】
また、前記樹脂が前記環状構造を少なくとも一部に有する樹脂である場合、前記環状構造以外の樹脂部分については、樹脂全体が水溶性又はアルカリ性であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、上述したポリビニルアルコール、ポリビニルアセタールなどの水溶性樹脂、ノボラック樹脂、ビニルフェノール樹脂などのアルカリ可溶性樹脂が好適に挙げられる。
【００５４】
また、前記樹脂が前記環状構造を少なくともその一部に有する樹脂である場合、該環状構造のモル含有率としては、特に制限はなく、目的に応じて適宜選択することができるが、高いエッチング耐性を必要とする場合には５ｍｏｌ％以上であるのが好ましく、１０ｍｏｌ％以上であるのがより好ましい。
【００５５】
なお、前記モル含有率は、例えば、ＮＭＲ等を用いて測定することができる。
【００５６】
前記樹脂の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等により異なり一概に規定することができず、目的に応じて適宜決定することができる。
【００５７】
−界面活性剤−
前記界面活性剤は、前記レジストパターン厚肉化材料と該レジストパターン厚肉化材料を塗布するレジストパターン（例えば、ＡｒＦレジスト等）との親和性が十分でない場合に好適に使用することができ、該界面活性剤を前記レジストパターン厚肉化材料に含有させると、前記レジストパターンを効率的にかつ面内均一性に優れた状態で厚肉化することができ、エッチング耐性に優れた微細パターンを均一に効率よく形成することができ、該レジストパターン厚肉化材料が発泡するのを効果的に抑制することができる。
【００５８】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、シリコーン系界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属非含有界面活性剤が好ましく、更にその中でも非イオン性界面活性剤が好ましい。
【００５９】
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第一級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第二級アルコールエトキシレート系、などが挙げられる。
【００６０】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型四級カチオン系界面活性剤、エステル型四級カチオン系界面活性剤などが挙げられる。
【００６１】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００６２】
以上の界面活性剤の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等の種類・含有量等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００６３】
−架橋剤−
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができるが、水溶性乃至アルカリ可溶性であるものが好ましく、また、熱又は酸によって架橋反応を生じるものが好ましく、例えば、アミノ系架橋剤が好適に挙げられる。
【００６４】
前記アミノ系架橋剤としては、例えば、ユリア誘導体、メラミン誘導体、ウリル誘導体などが好適に挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体などが挙げられる。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
【００６５】
前記架橋剤の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等により、異なり一概に規定することができず、目的に応じて適宜決定することができる。
【００６６】
−有機溶剤−
前記有機溶剤は、前記レジストパターン厚肉化材料に含有させることにより、該レジストパターン厚肉化材料における、前記樹脂、前記架橋剤、前記含環状構造化合物、前記環状構造を一部に有してなる樹脂等の溶解性を向上させることができる。
【００６７】
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、などが挙げられる。
【００６８】
前記アルコール系有機溶剤としては、例えば、メタノール、エタノール、プロピルアルコール、イソプロピルアルコール、ブチルアルコールなどが挙げられる。
【００６９】
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系有機溶剤などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノン等のケトン系有機溶剤、などが挙げられる。
【００７０】
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテル、などが挙げられる。
前記環状エーテルとしては、例えば、テトラヒドロフラン、ジオキサン、などが挙げられる。
【００７１】
これらの有機溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、厚肉化を精細に行うことができる点で、８０〜２００℃程度の沸点を有するものが好ましい。
【００７２】
前記有機溶剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００７３】
−含環状構造化合物−
前記含環状構造化合物としては、前記環状構造を含むものであれば特に制限はなく、目的に応じて適宜選択することができ、化合物であってもよいし、樹脂であってよく、水溶性乃至アルカリ可溶性であるのが好ましい。
【００７４】
前記レジストパターン厚肉化材料が該含環状構造化合物を含有していると、厚肉化したレジストパターンのエッチング耐性を厚肉化前に比べて顕著に向上させることができる点で有利である。
【００７５】
前記含環状構造化合物が水溶性である場合、該水溶性としては、例えば、２５℃の水１００ｇに対し、０．１ｇ以上溶解する水溶性を示すものが好ましく、０．３ｇ以上溶解する水溶性を示すものがより好ましく、０．５ｇ以上溶解する水溶性を示すものが特に好ましい。
【００７６】
前記含環状構造化合物がアルカリ可溶性である場合、該アルカリ可溶性としては、例えば、２５℃の２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液に対し、０．１ｇ以上溶解するアルカリ可溶性を示すものが好ましく、０．３ｇ以上溶解するアルカリ可溶性を示すものがより好ましく、０．５ｇ以上溶解するアルカリ可溶性を示すものが特に好ましい。
【００７７】
前記含環状構造化合物としては、例えば、前記芳香族化合物、前記脂環族化合物、前記ヘテロ環状化合物などが好適に挙げられる。これらの具体例は、上述した通りである。
【００７８】
前記含環状構造化合物の中でも、水溶性及びアルカリ可溶性の少なくともいずれかに優れる点で、極性基を２以上有するものが好ましく、３個以上有するものがより好ましく、４個以上有するものが特に好ましい。
【００７９】
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、カルボニル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基などが挙げられる。これらの極性基の中でも、水酸基、カルボキシル基、カルボニル基、アミノ基、スルホニル基が好適に挙げられる。
【００８０】
前記含環状構造化合物が樹脂である場合、該樹脂に対する前記環状構造のモル含有率としては、特に制限はなく、目的に応じて適宜選択することができるが、高いエッチング耐性を必要とする場合には５ｍｏｌ％以上であるのが好ましく、１０ｍｏｌ％以上であるのがより好ましい。
なお、前記モル含有率は、例えば、ＮＭＲ等を用いて測定することができる。
【００８１】
前記含環状構造化合物の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００８２】
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、アンモニウム塩素等に代表されるクエンチャーなどが好適に挙げられる。
【００８３】
前記その他の成分の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００８４】
−塗布等−
前記レジストパターン厚肉化材料の塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１００００ｒｐｍ程度であり、８００〜５０００ｒｐｍが好ましく、時間が１秒〜１０分程度であり、１秒〜９０秒が好ましい。
前記塗布の際の塗布厚みとしては、通常、１００〜１００００Å程度であり、５００〜５０００Å程度が好ましい。
【００８５】
前記塗布の際乃至その後で、塗布した前記レジストパターン厚肉化材料をプリベーク（加温・乾燥）するのが、該レジストパターンと前記レジストパターン厚肉化材料との界面において該レジストパターン厚肉化材料の該レジストパターンへのミキシング（含浸）を効率良く生じさせることができる等の点で好ましい。
【００８６】
なお、前記プリベーク（加温・乾燥）の条件、方法等にとしては、レジストパターンを軟化させない限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、温度が４０〜１２０℃程度であり、７０〜１００℃が好ましく、時間が１０秒〜５分程度であり、４０秒〜１００秒が好ましい。
【００８７】
また、前記プリベーク（加温・乾燥）の後で、塗布した前記レジストパターン厚肉化材料をベークを行うのが、前記レジストパターンとレジストパターン厚肉化材料との界面において前記ミキシングを効率的に進行させることができる等の点で好ましい。
【００８８】
なお、前記ベークの条件、方法等にとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記プリベーク（加温・乾燥）よりも通常高い温度条件が採用される。前記ベークの条件としては、例えば、温度が７０〜１５０℃程度であり、９０〜１３０℃が好ましく、時間が１０秒〜５分程度であり、４０秒〜１００秒が好ましい。
【００８９】
更に、前記ベークの後で、塗布した前記レジストパターン厚肉化材料に対し、現像処理を行うのが好ましい。この場合、塗布したレジストパターン厚肉化材料の内、前記レジストパターンとミキシングしていない部分を溶解除去し、厚肉化レジストパターンを現像する（得る）ことができる点で好ましい。
【００９０】
なお、前記現像処理は、水現像であってもよいし、アルカリ現像液による現像であってもよいが、低コストで効率的に現像処理を行うことができる点で水現像が好ましい。
【００９１】
前記レジストパターン厚肉化材料を前記レジストパターン上に塗布すると、該レジストパターンが厚肉化され、厚肉化レジストパターンが形成される。このとき、前記レジストパターンの表面は、前記界面活性剤含有液が含浸されており、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。
【００９２】
こうして得られた前記厚肉化レジストパターンにより形成されたレジスト抜けパターンの径乃至幅（開口寸法）は、前記レジストパターンにより形成されていたレジスト抜けパターンの径乃至幅よりも小さくなる。前記レジストパターンのパターニング時に用いた露光装置の光源の露光限界を超えて、より微細なレジスト抜けパターンが形成される。例えば、前記レジストパターンのパターニング時にＡｒＦエキシマレーザー光を用いた場合、得られたレジストパターンに対し、本発明のレジストパターン厚肉化材料を用いて厚肉化を行い、厚肉化レジストパターンを形成すると、該厚肉化レジストパターンにより形成されたレジスト抜けパターンは、電子線を用いてパターニングした時と同様の微細なレジスト抜けパターンが得られる。
【００９３】
このとき、前記レジストパターンの厚肉化量は、前記界面活性剤含有液に用いる界面活性剤の種類や量、前記レジストパターン厚肉化材料における界面活性剤の種類や量、該レジストパターン厚肉化材料の粘度、塗布厚み、ベーク温度、ベーク時間等を適宜調節することにより、所望の範囲に制御することができる。
【００９４】
−レジストパターンの材料−
なお、前記レジストパターン（前記レジストパターン厚肉化材料が塗布されるレジストパターン）の材料としては、特に制限はなく、公知のレジスト材料の中から目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、ｇ線、ｉ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー、Ｆ２エキシマレーザー、電子線等でパターニング可能なｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト、電子線レジスト等が好適に挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、ＫｒＦレジスト、ＡｒＦレジストなどが好ましく、ＡｒＦレジストがより好ましい。
【００９５】
前記レジストパターンの材料の具体例としては、ノボラック系レジスト、ＰＨＳ系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジストなどが挙げられる。これらは、フッ素修飾等されていてもよい。
【００９６】
前記レジストパターンの形成方法、大きさ、厚み等については、特に制限はなく、目的に応じて適宜選択することができ、特に厚みについては、加工対象である下地、エッチング条件等により適宜決定することができるが、一般に０．２〜２００μｍ程度である。
【００９７】
なお、前記レジストパターンは、下地（基材）上に形成することができ、該下地（基材）としては、特に制限はなく、目的に応じて適宜選択することができるが、該レジストパターンが半導体装置に形成される場合には、該下地（基材）としては、通常、シリコンウエハ等の半導体基板、各種酸化膜、などが好適に挙げられる。
【００９８】
ここで、本発明のレジストパターンの形成方法における前記レジストパターンの厚肉化について、以下に図面を参照しながら説明する。
図１における（ｉ）に示すように、下地層（基材）上にレジストパターン１ａを形成した後、（ii）に示すように、レジストパターン１ａの表面に、界面活性剤含有液２を塗布する。（iii）に示すように、必要に応じて加熱した後、（iv）に示すように、レジストパターン厚肉化材料３を塗布し、レジストパターン１ａとレジストパターン厚肉化材料３との界面付近においてレジストパターン厚肉化材料３のレジストパターン１ａへのミキシング（含浸）が起こる。そして、プリベーク（加温・乾燥）等を行うことにより、ミキシング（含浸）部分が架橋し、（ｖ）に示すように、レジストパターン１ａの表面において、レジストパターン１ａとレジストパターン厚肉化材料３とがミキシングしてなるミキシング層１ｃが形成される。この後、図１における（vi）に示すように、現像処理を行うことによって、塗布したレジストパターン厚肉化材料３の内、レジストパターン１ａとミキシングしていない部分が溶解除去され、厚肉化されたレジストパターン（処理後パターン１ｄ）が形成（現像）される。
【００９９】
厚肉化されたレジストパターン（処理後パターン１ｄ）は、レジストパターン１ａの表面に、レジストパターン厚肉化材料２がミキシング（含浸）し架橋することにより形成されたミキシング層１ｃ（表層）を有してなる。厚肉化されたレジストパターン（処理後パターン１ｄ）は、レジストパターン１ａに比べて表層の厚み分だけ厚肉化されているので、厚肉化されたレジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンの幅は、レジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンの幅よりも小さい。このため、レジストパターン１ａを形成する時の露光装置における光源の露光限界を超えてレジスト抜けパターンを微細に形成することができ、厚肉化されたレジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンは、レジストパターン１ａにより形成されるレジスト抜けパターンよりも微細である。
【０１００】
こうして厚肉化されたレジストパターンは、例えば、マスクパターン、レチクルパターン、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置等に好適に使用することができ、後述する本発明の半導体装置及びその製造方法に好適に使用することができる。
【０１０１】
（半導体装置及びその製造方法）
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを含み、更に必要に応じて適宜選択したその他の工程とを含む。本発明の半導体装置は、本発明の半導体装置の製造方法により製造することができる。以下、本発明の半導体装置の製造方法についての説明を通じて本発明の半導体装置についても説明することとする。
【０１０２】
前記レジストパターン形成工程は、本発明のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化する工程である。
なお、前記下地（下地層）としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウエハ等の半導体基板乃至その表面層が好適に挙げられる。前記レジストパターンは上述した通りである。前記塗布の方法は上述した通りである。また、該塗布の後では、上述のプリベーク、架橋ベーク等を行うのが好ましい。
【０１０３】
前記パターニング工程は、前記レジストパターン形成工程により形成した厚肉化レジストパターンを用いて（マスクパターン等として用いて）エッチング等を行うことにより前記下地（下地層）をパターニングする工程である。
【０１０４】
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１０５】
前記その他の工程としては、例えば、現像処理工程などが好適に挙げられる。前記現像処理工程は、前記レジストパターン形成工程の後であって前記パターニング工程の前に、塗布したレジストパターン厚肉化材料の現像処理を行う工程である。なお、前記現像処理は、上述した通りである。
【０１０６】
以上説明した本発明の半導体装置の製造方法により製造された本発明の半導体装置は、微細な配線パターン等を有し、高性能であり、各種用途に好適に使用することができる。該半導体装置の具体例としては、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭなどが好適に挙げられる。
【０１０７】
【実施例】
以下、本発明の実施例を具体的に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【０１０８】
（実施例１）
−界面活性剤含有液及びレジストパターン厚肉化材料の調製−
表１に示す組成を有する界面活性剤含有液Ａ〜Ｂを調製し、表２に示す組成を有するレジストパターン厚肉化材料１〜３を調製した。
なお、表１において、カッコ内の数値の単位は、質量部を表す。「界面活性剤」の欄における、「ＴＮ−８０」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表し、「ＰＣ−６」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表す。「溶剤」の欄における、「水」は、純水（脱イオン水）を表す。
【０１０９】
また、表２において、カッコ内の数値の単位は、質量部を表す。「樹脂」の欄における、「ＫＷ−３」は、ポリビニルアセタール樹脂（積水化学社製）を表し、「ポリビニルピロリジノン」は関東化学製のものでる。「界面活性剤」の欄における、「ＴＮ−８０」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表し、「ＰＣ−６」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表す。また、前記樹脂を除いた主溶剤成分として、純水（脱イオン水）とイソプロピルアルコールとの混合液（質量比が純水（脱イオン水）：イソプロピルアルコール＝９８．６：０．４）を使用した。
【０１１０】
【表１】
【０１１１】
【表２】
【０１１２】
−レジストパターンの形成−
以上により調製した界面活性剤含有液を、脂環族系ＡｒＦレジスト（住友化学（株）製、ＰＡＲ７００）により形成したレジストパターン上に、スピンコート法により、３５００ｒｐｍ×４０ｓの条件で塗布した後、１００℃／６０ｓの条件でベークした。
【０１１３】
次に、この上に、上記組成のレジストパターン厚肉化材料を、スピンコート法により、３５００ｒｐｍ×４０ｓの条件で塗布した後、８５℃／７０ｓ、更に１１０℃／７０ｓの条件でベークを行った後、純水でレジストパターン厚肉化材料を６０秒間リンスし、ミキシングしていない部分を除去し、レジストパターン厚肉化材料により厚肉化したレジストパターンを現像させることにより、本発明のレジストパターンの形成方法を実施し、厚肉化されたレジストパターンを形成した。
【０１１４】
（実施例２）
脂環族系ＡｒＦレジストで加工した２００ｎｍのホール（開口）サイズのホールパターンに対し、実施例１と同様にして前記界面活性剤含有液、前記レジストパターン厚肉化材料を塗布し、該ホールパターン（レジスト抜けパターン）を形成するレジストパターンを実施例１と同様に本発明のレジストパターンの形成方法により厚肉化し、厚肉化されたレジストパターンを形成した。処理後のパターンサイズ（ｎｍ）を表３に示した。
【０１１５】
【表３】
【０１１６】
なお、実施例１において、界面活性剤含有液を塗布後にベーク処理を行わなかった以外は、実施例１と同様にし、前記レジストパターン厚肉化材料１を用いたところ、処理後のパターンサイズ（ｎｍ）は、前記界面活性剤含有液を用いなかった場合には１５０．８ｎｍであり、前記界面活性剤含有液として界面活性剤含有液Ａを用いた場合には１４１．０ｎｍであり、前記界面活性剤含有液として界面活性剤含有液Ｂを用いた場合には１３２．７ｎｍであった。
【０１１７】
表３に示す結果から、前記レジストパターン上に前記レジストパターン厚肉化材料を塗布する前に、前記界面活性剤含有液を該レジストパターン上に塗布した場合、即ち、本発明のレジストパターン形成方法による場合、該界面活性剤含有液を塗布しない場合に比べて、前記レジストパターンをより厚肉化することができ、該レジストパターンにより形成されるホールパターン（レジスト抜けパターン）の開口径はより小さく、繊細化されたことが明らかである。
【０１１８】
（実施例３）
図２（ａ）に示すように、シリコン基板１１上に層間絶縁膜１２を形成し、図２（ｂ）に示すように、層間絶縁膜１２上にスパッタリング法によりチタン膜１３を形成した。次に、図２（ｃ）に示すように、公知のフォトリソグラフィー技術によりレジストパターン１４を形成し、これをマスクとして用い、反応性イオンエッチングによりチタン膜１３をパターニングして開口部１５ａを形成した。引き続き、図２（ｄ）に示すように、反応性イオンエッチングによりレジストパターン１４を除去するととともに、チタン膜１３をマスクにして層間絶縁膜１２に開口部１５ｂを形成した。
【０１１９】
次に、チタン膜１３をウェット処理により除去し、図３（ａ）に示すように層間絶縁膜１２上にＴｉＮ膜１６をスパッタリング法により形成し、続いて、ＴｉＮ膜１６上にＣｕ膜１７を電解めっき法で成膜した。次いで、図３（ｂ）に示すように、ＣＭＰにて開口部１５ｂ（図１（ｄ））に相当する溝部のみにバリアメタルとＣｕ膜（第一の金属膜）を残して平坦化し、第一層の配線１７ａを形成した。
【０１２０】
次いで、図３（ｃ）に示すように、第一層の配線１７ａの上に層間絶縁膜１８を形成した後、図２（ｂ）〜（ｄ）と図３（ａ）及び（ｂ）と同様にして、図３（ｄ）に示すように、第一層の配線１７ａを、後に形成する上層配線と接続するＣｕプラグ（第二の金属膜）１９を形成した。
【０１２１】
上述の各工程を繰り返すことにより、図４に示すように、シリコン基板１１上に第一層の配線１７ａ、第二層の配線２０、及び第三層の配線２１を含む多層配線構造を備えた半導体装置を製造した。なお、図３においては、各層の配線の下層に形成したバリアメタル層は、図示を省略した。
【０１２２】
この実施例３では、レジストパターン１４が、実施例１における場合と同様に本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターンである。
【０１２３】
（実施例４）
−フラッシュメモリ及びその製造−
実施例４は、本発明のレジストパターンの形成方法により形成したレジストパターンを用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例４では、以下のレジスト膜２６、２７、２９、３２及び３４が、本発明のレジストパターンの形成方法により、実施例１及び２におけるのと同様に厚肉化されたレジストパターンである。
【０１２４】
図５における（ａ）及び（ｂ）は、ＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＡＳＨ ＥＰＲＯＭの上面図（平面図）であり、図６における（ａ）〜（ｃ）、図７における（ｄ）〜（ｆ）、図８（ｇ）〜（ｉ）は、該ＦＬＡＳＨ ＥＰＲＯＭの製造方法に関する一例を説明するための断面概略図であり、図６〜図８における、左図はメモリセル部（第１素子領域）であって、フローティングゲート電極を有するＭＯＳトランジスタの形成される部分のゲート幅方向（図５におけるＸ方向）の断面（Ａ方向断面）概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記Ｘ方向と直交するゲート長方向（図５におけるＹ方向）の断面（Ｂ方向断面）概略図であり、右図は周辺回路部（第２素子領域）のＭＯＳトランジスタの形成される部分の断面（図５におけるＡ方向断面）概略図である。
【０１２５】
まず、図６（ａ）に示すように、ｐ型のＳｉ基板２２上の素子分離領域に選択的にＳｉＯ２膜によるフィールド酸化膜２３を形成した。その後、メモリセル部（第１素子領域）のＭＯＳトランジスタにおける第１ゲート絶縁膜２４ａを厚みが１００〜３００Åとなるように熱酸化にてＳｉＯ２膜により形成し、また別の工程で、周辺回路部（第２素子領域）のＭＯＳトランジスタにおける第２ゲート絶縁膜２４ｂを厚みが１００〜５００Åとなるように熱酸化にてＳｉＯ２膜により形成した。なお、第１ゲート絶縁膜２４ａ及び第２ゲート絶縁膜２４ｂを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
【０１２６】
次に、前記メモリセル部（図６（ａ）の左図及び中央図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部（図６（ａ）の右図）をレジスト膜２６によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第１閾値制御層２５ａを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
【０１２７】
次に、前記周辺回路部（図６（ｂ）の右図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部（図６（ｂ）の左図及び中央図）をレジスト膜２７によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第２閾値制御層２５ｂを形成した。
【０１２８】
次に、前記メモリセル部（図６（ｃ）の左図及び中央図）のＭＯＳトランジスタのフローティングゲート電極、及び前記周辺回路部（図６（ｃ）の右図）のＭＯＳトランジスタのゲート電極として、厚みが５００〜２０００Åである第１ポリシリコン膜（第１導電体膜）２８を全面に形成した。
【０１２９】
その後、図７（ｄ）に示すように、マスクとして形成したレジスト膜２９により第１ポリシリコン膜２８をパターニングして前記メモリセル部（図８（ｄ）の左図及び中央図）のＭＯＳトランジスタにおけるフローティングゲート電極２８ａを形成した。このとき、図７（ｄ）に示すように、Ｘ方向は最終的な寸法幅になるようにパターニングし、Ｙ方向はパターニングせずＳ／Ｄ領域層となる領域はレジスト膜２９により被覆されたままにした。
【０１３０】
次に、（図７（ｅ）の左図及び中央図）に示すように、レジスト膜２９を除去した後、フローティングゲート電極２８ａを被覆するようにして、ＳｉＯ２膜からなるキャパシタ絶縁膜３０ａを厚みが約２００〜５００Åとなるように熱酸化にて形成した。このとき、前記周辺回路部（図７（ｅ）の右図）の第１ポリシリコン膜２８上にもＳｉＯ２膜からなるキャパシタ絶縁膜３０ｂが形成される。なお、ここでは、キャパシタ絶縁膜３０ａ及び３０ｂはＳｉＯ２膜のみで形成されているが、ＳｉＯ２膜及びＳｉ３Ｎ４膜が２〜３積層された複合膜で形成されていてもよい。
【０１３１】
次に、図７（ｅ）に示すように、フローティングゲート電極２８ａ及びキャパシタ絶縁膜３０ａを被覆するようにして、コントロールゲート電極となる第２ポリシリコン膜（第２導電体膜）３１を厚みが５００〜２０００Åとなるように形成した。
【０１３２】
次に、図７（ｆ）に示すように、前記メモリセル部（図７（ｆ）の左図及び中央図）をレジスト膜３２によりマスクし、前記周辺回路部（図７（ｆ）の右図）の第２ポリシリコン膜３１及びキャパシタ絶縁膜３０ｂを順次、エッチングにより除去し、第１ポリシリコン膜２８を表出させた。
【０１３３】
次に、図８（ｇ）に示すように、前記メモリセル部（図８（ｇ）の左図及び中央図）の第２ポリシリコン膜３１、キャパシタ絶縁膜３０ａ及びＸ方向だけパターニングされている第１ポリシリコン膜２８ａに対し、レジスト膜３２をマスクとして、第１ゲート部３３ａの最終的な寸法となるようにＹ方向のパターニングを行い、Ｙ方向に幅約１μｍのコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層を形成すると共に、前記周辺回路部（図８（ｇ）の右図）の第１ポリシリコン膜２８に対し、レジスト膜３２をマスクとして、第２ゲート部３３ｂの最終的な寸法となるようにパターニングを行い、幅約１μｍのゲート電極２８ｂを形成した。
【０１３４】
次に、前記メモリセル部（図８（ｈ）の左図及び中央図）のコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層をマスクとして、素子形成領域のＳｉ基板２２にドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、ｎ型のＳ／Ｄ領域層３５ａ及び３５ｂを形成すると共に、前記周辺回路部（図８（ｈ）の右図）のゲート電極２８ｂをマスクとして、素子形成領域のＳｉ基板２２にｎ型不純物としてドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、Ｓ／Ｄ領域層３６ａ及び３６ｂを形成した。
【０１３５】
次に、前記メモリセル部（図８（ｉ）の左図及び中央図）の第１ゲート部３３ａ及び前記周辺回路部（図８（ｉ）の右図）の第２ゲート部３３ｂを、ＰＳＧ膜による層間絶縁膜３７を厚みが約５０００Åとなるようにして被覆形成した。
【０１３６】
その後、Ｓ／Ｄ領域層３５ａ及び３５ｂ並びにＳ／Ｄ領域層３６ａ及び３６ｂ上に形成した層間絶縁膜３７に、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂを形成した後、Ｓ／Ｄ電極４０ａ及び４０ｂ並びにＳ／Ｄ電極４１ａ及び４１ｂを形成した。
以上により、図８（ｉ）に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
【０１３７】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部（図６（ａ）〜８（ｆ）における右図）の第２ゲート絶縁膜２４ｂが形成後から終始、第１ポリシリコン膜２８又はゲート電極２８ｂにより被覆されている（図７（ｃ）〜図８（ｆ）における右図）ので、第２ゲート絶縁膜２４ｂは最初に形成された時の厚みを保持したままである。このため、第２ゲート絶縁膜２４ｂの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
【０１３８】
なお、上記実施例では、第１ゲート部３３ａを形成するのに、まずゲート幅方向（図５におけるＸ方向）に所定幅でパターニングした後、ゲート長方向（図５におけるＹ方向）にパターニングして最終的な所定幅としているが、逆に、ゲート長方向（図５におけるＹ方向）に所定幅でパターニングした後、ゲート幅方向（図５におけるＸ方向）にパターニングして最終的な所定幅としてもよい。
【０１３９】
図９（ａ）〜（ｃ）に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において図７（ｆ）で示した工程の後が図９（ａ）〜（ｃ）に示すように変更した以外は上記実施例と同様である。即ち、図９（ａ）に示すように、前記メモリセル部（図９（ａ）における左図及び中央図）の第２ポリシリコン膜３１及び前記周辺回路部（図９（ａ）の右図）の第１ポリシリコン膜２８上に、タングステン（Ｗ）膜又はチタン（Ｔｉ）膜からなる高融点金属膜（第４導電体膜）４２を厚みが約２０００Åとなるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図９（ａ）の後の工程、即ち図９（ｂ）〜（ｃ）に示す工程は、図８（ｇ）〜（ｉ）と同様に行った。図８（ｇ）〜（ｉ）と同様の工程については説明を省略し、図９（ａ）〜（ｃ）においては図８（ｇ）〜（ｉ）と同じものは同記号で表示した。
以上により、図９（ｃ）に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
【０１４０】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、コントロールゲート電極３１ａ及びゲート電極２８ｂ上に、高融点金属膜（第４導電体膜）４２ａ及び４２ｂを有するので、電気抵抗値を一層低減することができる。
【０１４１】
なお、ここでは、高融点金属膜（第４導電体膜）として高融点金属膜（第４導電体膜）４２ａ及び４２ｂを用いているが、チタンシリサイド（ＴｉＳｉ）膜等の高融点金属シリサイド膜を用いてもよい。
【０１４２】
図１０（ａ）〜（ｃ）に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において、前記周辺回路部（第２素子領域）（図１０（ａ）における右図）の第２ゲート部３３ｃも、前記メモリセル部（第１素子領域）（図１０（ａ）における左図及び中央図）の第１ゲート部３３ａと同様に、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）という構成にし、図１０（ｂ）又は（ｃ）に示すように、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
【０１４３】
ここでは、図１０（ｂ）に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ａを、例えば図１０（ａ）に示す第２ゲート部３３ｃとは別の箇所、例えば絶縁膜５４上に形成し、開口部５２ａ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ａを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。また、図１０（ｃ）に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）を貫通する開口部５２ｂを形成して開口部５２ｂの底部に下層の第１ポリシリコン膜２８ｂを表出させた後、開口部５２ｂ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ｂを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。
【０１４４】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部の第２ゲート部３３ｃは、前記メモリセル部の第１ゲート部３３ａと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
【０１４５】
なお、ここでは、第３導電体膜５３ａ又は５３ｂと、高融点金属膜（第４導電体膜）４２とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
【０１４６】
（実施例５）
−磁気ヘッドの製造−
実施例５は、本発明のレジストパターンの形成方法により形成したレジストパターンを用いた磁気ヘッドの製造に関する。なお、この実施例５では、以下のレジストパターン１０２及び１２６が、実施例１におけるのと同様にして本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターンである。
【０１４７】
図１１（Ａ）〜（Ｄ）は、磁気ヘッドの製造を説明するための工程図である。まず、図１１（Ａ）に示すように、層間絶縁層１００上に、厚みが６μｍとなるようにレジスト膜を形成し、露光、現像を行って、渦巻状の薄膜磁気コイル形成用の開口パターンを有するレジストパターン１０２を形成した。
【０１４８】
次に、図１１（Ｂ）に示すように、層間絶縁層１００上における、レジストパターン１０２上及びレジストパターン１０２が形成されていない部位、即ち開口部１０４の露出面上に、厚みが０．０１μｍであるＴｉ密着膜と厚みが０．０５μｍであるＣｕ密着膜とが積層されてなるメッキ下地層１０６を蒸着法により形成した。
【０１４９】
次に、図１１（Ｃ）に示すように、層間絶縁層１００上における、レジストパターン１０２が形成されていない部位、即ち開口部１０４の露出面上に形成されたメッキ下地層１０６の表面に、厚みが３μｍであるＣｕメッキ膜からなる薄膜導体１０８を形成した。
【０１５０】
次に、図１１（Ｄ）に示すように、レジストパターン１０２を溶解除去し層間絶縁層１００上からリフトオフすると、薄膜導体１０８の渦巻状パターンによる薄膜磁気コイル１１０が形成される。
以上により磁気ヘッドを製造した。
【０１５１】
ここで得られた磁気ヘッドは、本発明のレジストパターン厚肉化材料を用いて厚肉化されたレジストパターン１０２により渦巻状パターンが微細に形成されているので、薄膜磁気コイル１１０は微細かつ精細であり、しかも量産性に優れる。
【０１５２】
図１２〜図１７は、他の磁気ヘッドの製造を説明するための工程図である。
図１２示すように、セラミック製の非磁性基板１１２上にスパッタリング法によりギャップ層１１４を被覆形成した。なお、非磁性基板１１２上には、図示していないが予め酸化ケイ素による絶縁体層及びＮｉ−Ｆｅパーマロイからなる導電性下地層がスパッタリング法により被覆形成され、更にＮｉ−Ｆｅパーマロイからなる下部磁性層が形成されている。そして、図示しない前記下部磁性層の磁性先端部となる部分を除くギャップ層１１４上の所定領域に熱硬化樹脂により樹脂絶縁膜１１６を形成した。次に、樹脂絶縁膜１１６上にレジスト材を塗布してレジスト膜１１８を形成した。
【０１５３】
次に、図１３に示すように、レジスト膜１１８に露光、現像を行い、渦巻状パターンを形成した。そして、図１４に示すように、この渦巻状パターンのレジスト膜１１８を数百℃で一時間程度熱硬化処理を行い、突起状の第１渦巻状パターン１２０を形成した。更に、その表面にＣｕからなる導電性下地層１２２を被覆形成した。
【０１５４】
次に、図１５に示すように、導電性下地層１２２上にレジスト材をスピンコート法により塗布してレジスト膜１２４を形成した後、レジスト膜１２４を第１渦巻状パターン１２０上にパターニングしてレジストパターン１２６を形成した。
【０１５５】
次に、図１６に示すように、導電性下地層１２２の露出面上に、即ちレジストパターン１２６が形成されていない部位上に、Ｃｕ導体層１２８をメッキ法により形成した。その後、図１７に示すように、レジストパターン１２６を溶解除去することにより、導電性下地層１２２上からリフトオフし、Ｃｕ導体層１２８による渦巻状の薄膜磁気コイル１３０を形成した。
以上により、図１８の平面図に示すような、樹脂絶縁膜１１６上に磁性層１３２を有し、表面に薄膜磁気コイル１３０が設けられた磁気ヘッドを製造した。
【０１５６】
ここで得られた磁気ヘッドは、本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターン１２６により形成された渦巻状パターン（レジスト抜けパターン）が微細に形成されているので、薄膜磁気コイル１３０は微細かつ精細であり、しかも量産性に優れる。
【０１５７】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布することを特徴とするレジストパターンの形成方法。
（付記２） 界面活性剤含有液の塗布後であってレジストパターン厚肉化材料の塗布前に、レジストパターンを加熱する付記１に記載のレジストパターンの形成方法。
（付記３） 加熱が７０〜１５０℃で行われる付記２に記載のレジストパターンの形成方法。
（付記４） 界面活性剤含有液がレジストパターン非溶解性溶剤を含有する付記１から３のいずれかに記載のレジストパターンの形成方法。
（付記５） レジストパターン非溶解性溶剤が水である付記４に記載のレジストパターンの形成方法。
（付記６） 界面活性剤含有液が含有する界面活性剤が、金属非含有界面活性剤である付記１から５のいずれかに記載のレジストパターンの形成方法。
（付記７） レジストパターン厚肉化材料が含有する界面活性剤が、金属非含有界面活性剤である付記１から６のいずれかに記載のレジストパターンの形成方法。
（付記８） 金属非含有界面活性剤が、非イオン性界面活性剤から選択される付記６及び７のいずれかに記載のレジストパターンの形成方法。
（付記９） 非イオン性界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択される付記８に記載のレジストパターンの形成方法。
（付記１０） レジストパターン厚肉化材料が水溶性乃至アルカリ可溶性である付記１から９のいずれかに記載のレジストパターンの形成方法。
（付記１１） レジストパターン厚肉化材料が架橋剤を含有する付記１から１０のいずれかに記載のレジストパターンの形成方法。
（付記１２） 架橋剤が、メラミン誘導体、ユリア誘導体及びウリル誘導体から選択される少なくとも１種である付記１１に記載のレジストパターンの形成方法。
（付記１３） レジストパターン厚肉化材料が含有する樹脂が、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸及びポリビニルピロリジノンから選択される少なくとも１種である付記１から１２のいずれかに記載のレジストパターンの形成方法。
（付記１４） レジストパターン厚肉化材料が有機溶剤を含有する付記１から１３のいずれかに記載のレジストパターンの形成方法。
（付記１５） 有機溶剤が、アルコール系溶剤、鎖状エステル系溶剤、環状エステル系溶剤、ケトン系溶剤、鎖状エーテル系溶剤、及び環状エーテル系溶剤から選択される少なくとも1種である付記１４に記載のレジストパターンの形成方法。
（付記１６） レジストパターン厚肉化材料の塗布後、現像処理を行う付記１から１５のいずれかに記載のレジストパターンの形成方法。
（付記１７） 現像処理が純水を用いて行われる付記１６に記載のレジストパターンの形成方法。
（付記１８） レジストパターンが、ＡｒＦレジストで形成された付記１から１７のいずれかに記載のレジストパターンの形成方法。
（付記１９） ＡｒＦレジストが、脂環族系官能基を側鎖に有するアクリル系レジスト、シクロオレフィン−マレイン酸無水物系レジスト及びシクロオレフィン系レジストから選択される少なくとも１種である付記１８に記載のレジストパターンの形成方法。
（付記２０） 付記１から１９のいずれかに記載のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
（付記２１） 付記２０に記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
【０１５８】
【発明の効果】
本発明によると、前記要望に応え、従来における前記諸問題を解決することができ、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明のレジストパターンの形成方法におけるレジストパターンの厚肉化のメカニズムを説明するための概略図である。
【図２】図２は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その１）。
【図３】図３は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その２）。
【図４】図４は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その３）。
【図５】図５は、本発明の半導体装置の一例であるＦＬＡＳＨ ＥＰＲＯＭを説明するための上面図である。
【図６】図６は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その１）である。
【図７】図７は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その２）である。
【図８】図８は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その３）である。
【図９】図９は、本発明の半導体装置の製造方法に関する他の一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図である。
【図１０】図１０は、本発明の半導体装置の製造方法に関する他の一例であるＦＬＡＳＨＥＰＲＯＭの製造方法を説明するための断面概略図である。
【図１１】図１１は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した一例を説明するための断面概略図である。
【図１２】図１２は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その１）を説明するための断面概略図である。
【図１３】図１３は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その２）を説明するための断面概略図である。
【図１４】図１４は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その３）を説明するための断面概略図である。
【図１５】図１５は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その４）を説明するための断面概略図である。
【図１６】図１６は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その５）を説明するための断面概略図である。
【図１７】図１７は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その６）を説明するための断面概略図である。
【図１８】図１８は、図１３〜図１８の工程で製造された磁気ヘッドの一例を示す平面図である。
【符号の説明】
１ａ レジストパターン
１ｂ 界面活性剤含有層（含界面活性剤層）
１ｃ ミキシング層
１ｄ 処理後パターン
２ 界面活性剤含有液
３ レジストパターン厚肉化材料
１１ シリコン基板
１２ 層間絶縁膜
１３ チタン膜
１４ レジストパターン
１５ａ 開口部
１５ｂ 開口部
１６ ＴｉＮ膜
１７ Ｃｕ膜
１７ａ 第一層の配線
１８ 層間絶縁膜
１９ Ｃｕプラグ
２０ 第二層の配線
２１ 第三層の配線
２２ Ｓｉ基板（半導体基板）
２３ フィールド酸化膜
２４ａ 第１ゲート絶縁膜
２４ｂ 第２ゲート絶縁膜
２５ａ 第１閾値制御層
２５ｂ 第２閾値制御層
２６ レジスト膜
２７ レジスト膜
２８ 第１ポリシリコン層（第１導電体膜）
２８ａ フローティングゲート電極
２８ｂ ゲート電極（第１ポリシリコン膜）
２８ｃ フローティングゲート電極
２９ レジスト膜
３０ａ キャパシタ絶縁膜
３０ｂ キャパシタ絶縁膜
３０ｃ キャパシタ絶縁膜
３０ｄ ＳｉＯ２膜
３１ 第２ポリシリコン層（第２導電体膜）
３１ａ コントロールゲート電極
３１ｂ 第２ポリシリコン膜
３２ レジスト膜
３３ａ 第１ゲート部
３３ｂ 第２ゲート部
３３ｃ 第２ゲート部
３４ レジスト膜
３５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３７ 層間絶縁膜
３８ａ コンタクトホール
３８ｂ コンタクトホール
３９ａ コンタクトホール
３９ｂ コンタクトホール
４０ａ Ｓ／Ｄ（ソース・ドレイン）電極
４０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４１ａ Ｓ／Ｄ（ソース・ドレイン）電極
４１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４２ 高融点金属膜（第４導電体膜）
４２ａ 高融点金属膜（第４導電体膜）
４２ｂ 高融点金属膜（第４導電体膜）
４４ａ 第１ゲート部
４４ｂ 第２ゲート部
４５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４７ 層間絶縁膜
４８ａ コンタクトホール
４８ｂ コンタクトホール
４９ａ コンタクトホール
４９ｂ コンタクトホール
５０ａ Ｓ／Ｄ（ソース・ドレイン）電極
５０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５１ａ Ｓ／Ｄ（ソース・ドレイン）電極
５１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５２ａ 開口部
５２ｂ 開口部
５３ａ 高融点金属膜（第３導電体膜）
５３ｂ 高融点金属膜（第３導電体膜）
５４ 絶縁膜
１００ 層間絶縁層
１０２ レジストパターン
１０４ 開口部
１０６ メッキ下地層
１０８ 薄膜導体（Ｃｕメッキ膜）
１１０ 薄膜磁気コイル
１１２ 非磁性基板
１１４ ギャップ層
１１６ 樹脂絶縁層
１１８ レジスト膜
１１８ａ レジストパターン
１２０ 第１渦巻状パターン
１２２ 導電性下地層
１２４ レジスト膜
１２６ レジストパターン
１２８ Ｃｕ導体膜
１３０ 薄膜磁気コイル
１３２ 磁性層
【発明の属する技術分野】
本発明は、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
現在、半導体集積回路は高集積化が進み、ＬＳＩやＶＬＳＩが実用化されており、それに伴って配線パターンは０．２μｍ以下、最小パターンは０．１μｍ以下の領域に及んでいる。微細な配線パターンの形成には、薄膜を形成した被処理基板上をレジスト膜で被覆し、選択露光を行った後に現像してレジストパターンを作り、これをマスクとしてドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターンを得るリソグラフィ技術が非常に重要である。
【０００３】
微細な配線パターンの形成には、露光装置における光源の短波長化と、その光源の特性に応じた高解像度を有するレジスト材料の開発との両方が必要とされる。しかしながら、前記露光装置における光源の短波長化のためには、莫大なコストを要する露光装置の更新が必要となる。一方、短波長の光源を用いた露光に対応するためのレジスト材料の開発も容易ではない。
【０００４】
また、半導体装置の製造プロセスにおいては、レジストパターンによる微細なレジスト抜けパターンを形成した上で、該レジストパターンをマスクとして用いて微細なパターニングを行うため、該レジストパターンは、エッチング耐性に優れていることが望まれる。ところが、最新技術であるＡｒＦ（フッ化アルゴン）エキシマレーザ露光技術においては、使用するレジスト材料のエッチング耐性が十分でないという問題がある。そこで、エッチング耐性に優れるＫｒＦ（フッ化クリプトン）レジストを使用することも考えられるが、エッチング条件が厳しい場合、被加工層が厚い場合、微細パターンを形成する場合、レジスト厚が薄い場合などにおいてはエッチング耐性が不足する可能性があり、エッチング耐性に優れたレジストパターンを形成し、該レジストパターンによる微細なレジスト抜けパターンを形成可能な技術の開発が望まれている。
【０００５】
なお、レジストの前記露光光として前記深紫外線であるＫｒＦ（フッ化クリプトン）エキシマレーザー光（波長２４８ｎｍ）を使用することにより、微細な抜けパターンを形成可能なＲＥＬＡＣＳと呼ばれるレジスト抜けパターンの微細化技術が提案されている（例えば、特許文献１参照）。この技術は、前記露光光としてＫｒＦ（フッ化クリプトン）エキシマレーザー（波長２４８ｎｍ）を使用し前記レジスト（ポジ型又はネガ型）を露光することによりレジストパターンを形成した後、水溶性樹脂組成物を用いて該レジストパターンを覆うように塗膜を設け、該塗膜と該レジストパターンとをその界面において該レジストパターンの材料中の残留酸を利用して相互作用させ、該レジストパターンを厚肉化（以下「膨潤」と称することがある）させることにより該レジストパターン間の距離を短くし、微細なレジスト抜けパターンを形成する技術である。
【０００６】
しかし、この場合、使用するＫｒＦ（フッ化クリプトン）レジストは、ノボラック樹脂、ナフトキノンジアジド等の芳香族系樹脂組成物であり、該芳香族系樹脂組成物に含まれる芳香環が前記ＡｒＦエキシマレーザー光を強く吸光してしまうため、該ＡｒＦ（フッ化アルゴン）エキシマレーザー光が前記ＫｒＦ（フッ化クリプトン）レジストを透過できず、前記露光光として該ＡｒＦ（フッ化アルゴン）エキシマレーザー光を使用することができないという問題がある。
【０００７】
微細な配線パターンを形成する観点からは、露光装置における光源として、ＫｒＦ（フッ化クリプトン）エキシマレーザー光よりも短波長であるＡｒＦ（フッ化アルゴン）エキシマレーザー光をも使用可能であることが望まれる。
【０００８】
したがって、パターニング時に露光装置の光源としてＡｒＦ（フッ化アルゴン）エキシマレーザー光をも利用可能であり、微細かつエッチング耐性に優れたレジスト抜けパターンを低コストで簡便に形成可能な技術は未だ提供されていないのが現状である。
【０００９】
【特許文献１】
特開平１０−７３９２７号公報
【００１０】
【発明が解決しようとする課題】
本発明は、かかる要望に応え、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
前記課題を解決するための手段は、後述する（付記１）〜（付記２１）に記載した通りである。
【００１２】
本発明のレジストパターンの製造方法は、下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布する。本発明のレジストパターンの形成方法においては、形成されたレジストパターン上に前記界面活性剤含有液が塗布されると、該界面活性剤含有液中に含まれる界面活性剤が前記レジストパターンに染み込む。その結果、該レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が改善される。その後、更に前記レジストパターン厚肉化材料が塗布されると、塗布された該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに極めて容易に染み込んでミキシング層が効率よく形成される。このとき、前記レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。こうして形成された厚肉化レジストパターンは、前記レジストパターン厚肉化材料により厚肉化されているため、該レジストパターンにより形成されるレジスト抜けパターンは、露光限界を超えてより微細な構造を有する。
【００１３】
本発明の半導体装置の製造方法は、本発明のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記下地層をパターニングするパターニング工程とを含む。本発明の半導体装置の製造方法においては、下地層上にレジストパターンが形成された後、該レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液が塗布された後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料が塗布されると、該界面活性剤含有液中に含まれる界面活性剤が前記レジストパターンに染み込む。その結果、該レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が改善される。その後、更に前記レジストパターン厚肉化材料が塗布されると、塗布された該レジストパターン厚肉化材料のうち、該レジストパターンとの界面付近にあるものが該レジストパターンに極めて容易に染み込んでミキシング層が効率よく形成される。このとき、前記レジストパターンの表面は、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。こうして形成されたレジストパターンは、前記レジストパターン厚肉化材料により厚肉化されているため、該厚肉化されたレジストパターンによるパターンの幅は、厚肉化される前のレジストパターンによるパターン幅よりも前記レジストパターン厚肉化材料により厚肉化された分だけ小さくなっており（微細化されており）、該レジストパターンにより形成されるパターンは、光の露光限界を超えてより微細に形成される。そして、この微細に形成されたレジストパターンをマスクとしてエッチングを行うことにより、前記下地層が微細にパターニングされる。その結果、極めて微細なパターンを有する高性能な半導体装置が効率良く製造される。
【００１４】
本発明の半導体装置は、本発明の半導体装置の製造方法により製造される。本発明の半導体装置は、微細な配線パターン等を有し、高性能であり、各種用途に好適である。
【００１５】
【発明の実施の形態】
（レジストパターンの形成方法）
本発明のレジストパターンの製造方法においては、下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後（界面活性剤含有液塗布工程）、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布する（レジストパターン厚肉化材料塗布工程）。本発明のレジストパターンの製造方法においては、本発明の効果を害しない限り、その他の処理乃至工程等を行ってもよい。
【００１６】
＜界面活性剤含有液＞
前記界面活性剤含有液は、界面活性剤を少なくとも含有してなり、更に必要に応じて適宜選択した溶剤、その他の成分を含有してなる。
【００１７】
−界面活性剤−
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、シリコーン系界面活性剤などが挙げられる。
【００１８】
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第一級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第二級アルコールエトキシレート系、などが挙げられる。
【００１９】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型四級カチオン系界面活性剤、エステル型四級カチオン系界面活性剤などが挙げられる。
【００２０】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００２１】
これらの界面活性剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で金属非含有界面活性剤が好ましく、その中でも非イオン性界面活性剤が好ましい。
【００２２】
前記界面活性剤の選択は、前記レジストパターンとの親和性を考慮して行うのが好ましく、該レジストパターンとの親和性に優れたものを選択するのが好まし好ましい。
前記界面活性剤として、前記レジストパターンとの親和性に優れたものを選択すると、前記レジストパターン厚肉化材料を直接、該レジストパターン上に塗布しても、該レジストパターン厚肉化材料が十分に含浸せず、十分な厚肉化効果が得られないような場合、即ち、該界面活性剤が該レジストパターン厚肉化材料中の樹脂成分の溶解性には優れるものの、前記レジストパターン表面への含浸性（ミキシング性）には劣る場合であっても、該レジストパターン厚肉化材料を効率よく前記レジストパターン表面に含浸させることが可能となる。即ち、まず、前記レジストパターン表面への含浸性（ミキシング性）に富む界面活性剤を含有する前記界面活性剤含有液を前記レジストパターン上に塗布することにより、該界面活性剤含有液が該レジストパターン表面に効率よく含浸（ミキシング）される。その結果、該レジストパターンの表面の親和性を、前記レジストパターン厚肉化材料との親和性に劣る状態から優れた状態に変化させることができる。そして、次に、前記レジストパターン厚肉化材料を前記レジストパターン上に塗布すると、該レジストパターンの表面は、前記レジストパターン厚肉化材料との親和性に劣る状態から富む状態に変化しているので、該レジストパターン厚肉化材料が該レジストパターン表面に容易に染み込み、該レジストパターンが効率よく厚肉化される。本発明においては、前記界面活性剤含有液中の界面活性剤が、前記レジストパターンヘの含浸（ミキシング）剤等として機能し、前記レジストパターン厚肉化材料中の界面活性剤が、該レジストパターン厚肉化材料中の樹脂成分等の溶剤等として機能し、前記レジストパターン上に複数回塗布を行う液中の界面活性剤に異なる機能を働かせることにより、前記レジストパターンの厚肉化が効率よく行われる。
【００２３】
前記界面活性剤の前記界面活性剤含有液における含有量としては、前記レジストパターンの材料、前記レジストパターン厚肉化材料の組成等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００２４】
−溶剤−
前記溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記レジストパターンを実質的に溶解させないレジストパターン非溶解性溶剤が好ましく、水であるのが特に好ましい。これらの溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００２５】
前記溶剤の前記界面活性剤含有液における含有量としては、前記レジストパターンの材料、前記レジストパターン厚肉化材料の組成等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００２６】
−塗布等−
前記界面活性剤含有液の塗布の方法としては、前記界面活性剤含有液を前記レジストパターンの表面を覆うようにして塗布することができる限り特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができるが、例えば、スピンコート法、などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１００００ｒｐｍ程度であり、８００〜５０００ｒｐｍが好ましく、時間が１秒〜１０分程度であり、１秒〜９０秒が好ましい。
【００２７】
前記塗布の際の塗布厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記塗布の回数としては、特に制限はなく、前記界面活性剤含有液の組成、前記レジストパターン厚肉化材料の組成等に応じて適宜選択することができ、通常、１回であるが、２回以上であってもよい。
【００２８】
本発明においては、前記界面活性剤含有液の塗布後、前記レジストパターンを加熱してもよい。
【００２９】
前記加熱の温度としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、７０〜１５０℃が好ましく、溶剤の沸点、前記レジストパターンの耐熱性（変形の発生）を考慮すると、８５〜１２０℃がより好ましい。
【００３０】
前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、３０秒〜３分間程度が好ましい。
前記加熱の方法としては、特に制限はなく、公知の加熱装置等を用いて行うことができる。
【００３１】
＜レジストパターン厚肉化材料＞
前記レジストパターン厚肉化材料は、水溶性乃至アルカリ可溶性の組成物であり、通常、水溶液状であるが、コロイド状液、エマルジョン状液、等であってもよい。
【００３２】
前記レジストパターン厚肉化材料としては、樹脂及び界面活性剤を少なくとも含有してなり、更に必要に応じて、架橋剤、有機溶剤、含環状構造化合物、その他の成分を含有してなる。なお、前記樹脂は、環状構造を一部に有してなる樹脂であってもよい。
【００３３】
−樹脂−
前記樹脂としては、特に制限はなく目的に応じて適宜選択することができるが、水溶性（樹脂）乃至アルカリ可溶性（樹脂）であるのが好ましく、架橋反応を生ずることができる、あるいは架橋剤と混合可能であるのがより好ましい。
前記樹脂は、１種単独で使用してもよいし、２種以上を併用してもよい。
【００３４】
前記樹脂が水溶性樹脂である場合、該水溶性樹脂としては、２５℃の水に対し０．１ｇ以上溶解する水溶性を示すものが好ましく、０．３ｇ以上溶解する水溶性を示すものがより好ましく、０．５ｇ以上溶解する水溶性を示すものが特に好ましい。
【００３５】
前記水溶性樹脂としては、例えば、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリジノン（ポリビニルピロリドン）、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂などが挙げられる。
【００３６】
前記樹脂がアルカリ可溶性樹脂である場合、該アルカリ可溶性樹脂としては、２５℃の２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液に対し、０．１ｇ以上溶解するアルカリ可溶性を示すものが好ましく、０．３ｇ以上溶解するアルカリ可溶性を示すものがより好ましく、０．５ｇ以上溶解するアルカリ可溶性を示すものが特に好ましい。
【００３７】
前記アルカリ可溶性樹脂としては、例えば、ノボラック樹脂、ビニルフェノール樹脂、ポリアクリル酸、ポリメタクリル酸、ポリp−ヒドロキシフェニルアクリラート、ポリp−ヒドロキシフェニルメタクリラート、これらの共重合体などが挙げられる。
【００３８】
これらの樹脂の中でも、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸、ポリビニルピロリジノン、などが好ましく、ポリビニルアセタールを含有しているのがより好ましく、架橋により容易に溶解性が変化可能である点で該ポリビニルアセタールを５〜４０質量％含有しているのが更に好ましい。
【００３９】
なお、前記樹脂としては、環状構造を少なくともその一部に有する樹脂であってもよい。この場合、厚肉化したレジストパターンのエッチング耐性を厚肉化前に比べて顕著に向上させることができる点で有利である。
【００４０】
前記環状構造としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、芳香族化合物、脂環族化合物及びヘテロ環状化合物の少なくともいずれかから選択される構造が好適に挙げられる。
【００４１】
前記芳香族化合物としては、例えば、多価フェノール化合物、ポリフェノール化合物、芳香族カルボン酸化合物、ナフタレン多価アルコール化合物、ベンゾフェノン化合物、フラボノイド化合物、ポルフィン、水溶性フェノキシ樹脂、芳香族含有水溶性色素、これらの誘導体、これらの配糖体、などが挙げられる。これらは、1種単独で使用してもよいし、２種以上を併用してもよい。
【００４２】
前記多価フェノール化合物としては、例えば、レゾルシン、レゾルシン［４］アレーン、ピロガロール、没食子酸、これらの誘導体又は配糖体などが挙げられる。
【００４３】
前記ポリフェノール化合物及びその誘導体としては、例えば、カテキン、アントシアニジン（ペラルゴジン型（４’−ヒドロキシ），シアニジン型（３’，４’−ジヒドロキシ），デルフィニジン型（３’，４’，５’−トリヒドロキシ））、フラバン−３，４−ジオール、プロアントシアニジン、これらの誘導体又は配糖体などが挙げられる。
【００４４】
前記芳香族カルボン酸化合物及びその誘導体としては、例えば、サリチル酸、フタル酸、ジヒドロキシ安息香酸、タンニン、これらの誘導体又は配糖体、などが挙げられる。
【００４５】
前記ナフタレン多価アルコール化合物及びその誘導体としては、例えば、ナフタレンジオール、ナフタレントリオール、これらの誘導体又は配糖体などが挙げられる。
【００４６】
前記ベンゾフェノン化合物及びその誘導体としては、例えば、アリザリンイエローＡ、これらの誘導体又は配糖体などが挙げられる。
【００４７】
前記フラボノイド化合物及びその誘導体としては、例えば、フラボン、イソフラボン、フラバノール、フラボノン、フラボノール、フラバン−３−オール、オーロン、カルコン、ジヒドロカルコン、ケルセチン、これらの誘導体又は配糖体などが挙げられる。
【００４８】
前記脂環族化合物としては、例えば、ポリシクロアルカン類、シクロアルカン類、縮合環、これらの誘導体、これらの配糖体、などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
【００４９】
前記ポリシクロアルカン類としては、例えば、ノルボルナン、アダマンタン、ノルピナン、ステランなどが挙げられる。
前記シクロアルカン類としては、例えば、シクロペンタン、シクロヘキサン、などが挙げられる。
前記縮合環としては、例えば、ステロイドなどが挙げられる。
【００５０】
前記ヘテロ環状化合物としては、例えば、ピロリジン、ピリジン、イミダゾール、オキサゾール、モルホリン、ピロリドン等の含窒素環状化合物、フラン、ピラン、五炭糖、六炭糖等を含む多糖類等の含酸素環状化合物、などが好適に挙げられる。
【００５１】
前記樹脂及び環状構造を少なくともその一部に有する樹脂の中でも、水溶性及びアルカリ可溶性の少なくともいずれかに優れる点で、極性基を２以上有するものが好ましい。
【００５２】
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、カルボニル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基などが挙げられる。これらの極性基の中でも、水酸基、カルボキシル基、カルボニル基、アミノ基、スルホニル基が好適に挙げられる。
【００５３】
また、前記樹脂が前記環状構造を少なくとも一部に有する樹脂である場合、前記環状構造以外の樹脂部分については、樹脂全体が水溶性又はアルカリ性であれば特に制限はなく、目的に応じて適宜選択することができ、例えば、上述したポリビニルアルコール、ポリビニルアセタールなどの水溶性樹脂、ノボラック樹脂、ビニルフェノール樹脂などのアルカリ可溶性樹脂が好適に挙げられる。
【００５４】
また、前記樹脂が前記環状構造を少なくともその一部に有する樹脂である場合、該環状構造のモル含有率としては、特に制限はなく、目的に応じて適宜選択することができるが、高いエッチング耐性を必要とする場合には５ｍｏｌ％以上であるのが好ましく、１０ｍｏｌ％以上であるのがより好ましい。
【００５５】
なお、前記モル含有率は、例えば、ＮＭＲ等を用いて測定することができる。
【００５６】
前記樹脂の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等により異なり一概に規定することができず、目的に応じて適宜決定することができる。
【００５７】
−界面活性剤−
前記界面活性剤は、前記レジストパターン厚肉化材料と該レジストパターン厚肉化材料を塗布するレジストパターン（例えば、ＡｒＦレジスト等）との親和性が十分でない場合に好適に使用することができ、該界面活性剤を前記レジストパターン厚肉化材料に含有させると、前記レジストパターンを効率的にかつ面内均一性に優れた状態で厚肉化することができ、エッチング耐性に優れた微細パターンを均一に効率よく形成することができ、該レジストパターン厚肉化材料が発泡するのを効果的に抑制することができる。
【００５８】
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、シリコーン系界面活性剤などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、金属非含有界面活性剤が好ましく、更にその中でも非イオン性界面活性剤が好ましい。
【００５９】
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第一級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第二級アルコールエトキシレート系、などが挙げられる。
【００６０】
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型四級カチオン系界面活性剤、エステル型四級カチオン系界面活性剤などが挙げられる。
【００６１】
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
【００６２】
以上の界面活性剤の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等の種類・含有量等に応じて異なり一概に規定することはできず、目的に応じて適宜選択することができる。
【００６３】
−架橋剤−
前記架橋剤としては、特に制限はなく、目的に応じて適宜選択することができるが、水溶性乃至アルカリ可溶性であるものが好ましく、また、熱又は酸によって架橋反応を生じるものが好ましく、例えば、アミノ系架橋剤が好適に挙げられる。
【００６４】
前記アミノ系架橋剤としては、例えば、ユリア誘導体、メラミン誘導体、ウリル誘導体などが好適に挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
前記ユリア誘導体としては、例えば、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体などが挙げられる。
前記メラミン誘導体としては、例えば、アルコキシメチルメラミン、これらの誘導体などが挙げられる。
前記ウリル誘導体としては、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体などが挙げられる。
【００６５】
前記架橋剤の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質等により、異なり一概に規定することができず、目的に応じて適宜決定することができる。
【００６６】
−有機溶剤−
前記有機溶剤は、前記レジストパターン厚肉化材料に含有させることにより、該レジストパターン厚肉化材料における、前記樹脂、前記架橋剤、前記含環状構造化合物、前記環状構造を一部に有してなる樹脂等の溶解性を向上させることができる。
【００６７】
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコール系有機溶剤、鎖状エステル系有機溶剤、環状エステル系有機溶剤、ケトン系有機溶剤、鎖状エーテル系有機溶剤、環状エーテル系有機溶剤、などが挙げられる。
【００６８】
前記アルコール系有機溶剤としては、例えば、メタノール、エタノール、プロピルアルコール、イソプロピルアルコール、ブチルアルコールなどが挙げられる。
【００６９】
前記鎖状エステル系有機溶剤としては、例えば、乳酸エチル、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）などが挙げられる。
前記環状エステル系有機溶剤としては、例えば、γ−ブチロラクトン等のラクトン系有機溶剤などが挙げられる。
前記ケトン系有機溶剤としては、例えば、アセトン、シクロヘキサノン、ヘプタノン等のケトン系有機溶剤、などが挙げられる。
【００７０】
前記鎖状エーテル系有機溶剤としては、例えば、エチレングリコールジメチルエーテル、などが挙げられる。
前記環状エーテルとしては、例えば、テトラヒドロフラン、ジオキサン、などが挙げられる。
【００７１】
これらの有機溶剤は、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、厚肉化を精細に行うことができる点で、８０〜２００℃程度の沸点を有するものが好ましい。
【００７２】
前記有機溶剤の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００７３】
−含環状構造化合物−
前記含環状構造化合物としては、前記環状構造を含むものであれば特に制限はなく、目的に応じて適宜選択することができ、化合物であってもよいし、樹脂であってよく、水溶性乃至アルカリ可溶性であるのが好ましい。
【００７４】
前記レジストパターン厚肉化材料が該含環状構造化合物を含有していると、厚肉化したレジストパターンのエッチング耐性を厚肉化前に比べて顕著に向上させることができる点で有利である。
【００７５】
前記含環状構造化合物が水溶性である場合、該水溶性としては、例えば、２５℃の水１００ｇに対し、０．１ｇ以上溶解する水溶性を示すものが好ましく、０．３ｇ以上溶解する水溶性を示すものがより好ましく、０．５ｇ以上溶解する水溶性を示すものが特に好ましい。
【００７６】
前記含環状構造化合物がアルカリ可溶性である場合、該アルカリ可溶性としては、例えば、２５℃の２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液に対し、０．１ｇ以上溶解するアルカリ可溶性を示すものが好ましく、０．３ｇ以上溶解するアルカリ可溶性を示すものがより好ましく、０．５ｇ以上溶解するアルカリ可溶性を示すものが特に好ましい。
【００７７】
前記含環状構造化合物としては、例えば、前記芳香族化合物、前記脂環族化合物、前記ヘテロ環状化合物などが好適に挙げられる。これらの具体例は、上述した通りである。
【００７８】
前記含環状構造化合物の中でも、水溶性及びアルカリ可溶性の少なくともいずれかに優れる点で、極性基を２以上有するものが好ましく、３個以上有するものがより好ましく、４個以上有するものが特に好ましい。
【００７９】
前記極性基としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、水酸基、シアノ基、アルコキシル基、カルボキシル基、カルボニル基、アミノ基、アミド基、アルコキシカルボニル基、ヒドロキシアルキル基、スルホニル基、酸無水物基、ラクトン基、シアネート基、イソシアネート基、ケトン基などが挙げられる。これらの極性基の中でも、水酸基、カルボキシル基、カルボニル基、アミノ基、スルホニル基が好適に挙げられる。
【００８０】
前記含環状構造化合物が樹脂である場合、該樹脂に対する前記環状構造のモル含有率としては、特に制限はなく、目的に応じて適宜選択することができるが、高いエッチング耐性を必要とする場合には５ｍｏｌ％以上であるのが好ましく、１０ｍｏｌ％以上であるのがより好ましい。
なお、前記モル含有率は、例えば、ＮＭＲ等を用いて測定することができる。
【００８１】
前記含環状構造化合物の前記レジストパターン厚肉化材料における含有量としては、前記界面活性剤含有液の組成、前記レジストパターンの材質、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００８２】
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤、例えば、熱酸発生剤、アミン系、アミド系、アンモニウム塩素等に代表されるクエンチャーなどが好適に挙げられる。
【００８３】
前記その他の成分の前記レジストパターン厚肉化材料における含有量としては、前記樹脂、前記含環状構造化合物、前記架橋剤、前記界面活性剤等の種類・含有量等に応じて適宜決定することができる。
【００８４】
−塗布等−
前記レジストパターン厚肉化材料の塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができ、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては例えば、回転数が１００〜１００００ｒｐｍ程度であり、８００〜５０００ｒｐｍが好ましく、時間が１秒〜１０分程度であり、１秒〜９０秒が好ましい。
前記塗布の際の塗布厚みとしては、通常、１００〜１００００Å程度であり、５００〜５０００Å程度が好ましい。
【００８５】
前記塗布の際乃至その後で、塗布した前記レジストパターン厚肉化材料をプリベーク（加温・乾燥）するのが、該レジストパターンと前記レジストパターン厚肉化材料との界面において該レジストパターン厚肉化材料の該レジストパターンへのミキシング（含浸）を効率良く生じさせることができる等の点で好ましい。
【００８６】
なお、前記プリベーク（加温・乾燥）の条件、方法等にとしては、レジストパターンを軟化させない限り特に制限はなく、目的に応じて適宜選択することができるが、例えば、温度が４０〜１２０℃程度であり、７０〜１００℃が好ましく、時間が１０秒〜５分程度であり、４０秒〜１００秒が好ましい。
【００８７】
また、前記プリベーク（加温・乾燥）の後で、塗布した前記レジストパターン厚肉化材料をベークを行うのが、前記レジストパターンとレジストパターン厚肉化材料との界面において前記ミキシングを効率的に進行させることができる等の点で好ましい。
【００８８】
なお、前記ベークの条件、方法等にとしては、特に制限はなく、目的に応じて適宜選択することができるが、前記プリベーク（加温・乾燥）よりも通常高い温度条件が採用される。前記ベークの条件としては、例えば、温度が７０〜１５０℃程度であり、９０〜１３０℃が好ましく、時間が１０秒〜５分程度であり、４０秒〜１００秒が好ましい。
【００８９】
更に、前記ベークの後で、塗布した前記レジストパターン厚肉化材料に対し、現像処理を行うのが好ましい。この場合、塗布したレジストパターン厚肉化材料の内、前記レジストパターンとミキシングしていない部分を溶解除去し、厚肉化レジストパターンを現像する（得る）ことができる点で好ましい。
【００９０】
なお、前記現像処理は、水現像であってもよいし、アルカリ現像液による現像であってもよいが、低コストで効率的に現像処理を行うことができる点で水現像が好ましい。
【００９１】
前記レジストパターン厚肉化材料を前記レジストパターン上に塗布すると、該レジストパターンが厚肉化され、厚肉化レジストパターンが形成される。このとき、前記レジストパターンの表面は、前記界面活性剤含有液が含浸されており、前記レジストパターン厚肉化材料に対する親和性が良好に改善されているので、該レジストパターンには、前記レジストパターン厚肉化材料が均一にしかも容易に染み込むため、前記ミキシング層が容易に形成される。その結果、該レジストパターンの表面において、該レジストパターン厚肉化材料と該レジストパターンとが効率よく一体化され（ミキシング層が効率よく形成され）、該レジストパターンが効率よく厚肉化される。
【００９２】
こうして得られた前記厚肉化レジストパターンにより形成されたレジスト抜けパターンの径乃至幅（開口寸法）は、前記レジストパターンにより形成されていたレジスト抜けパターンの径乃至幅よりも小さくなる。前記レジストパターンのパターニング時に用いた露光装置の光源の露光限界を超えて、より微細なレジスト抜けパターンが形成される。例えば、前記レジストパターンのパターニング時にＡｒＦエキシマレーザー光を用いた場合、得られたレジストパターンに対し、本発明のレジストパターン厚肉化材料を用いて厚肉化を行い、厚肉化レジストパターンを形成すると、該厚肉化レジストパターンにより形成されたレジスト抜けパターンは、電子線を用いてパターニングした時と同様の微細なレジスト抜けパターンが得られる。
【００９３】
このとき、前記レジストパターンの厚肉化量は、前記界面活性剤含有液に用いる界面活性剤の種類や量、前記レジストパターン厚肉化材料における界面活性剤の種類や量、該レジストパターン厚肉化材料の粘度、塗布厚み、ベーク温度、ベーク時間等を適宜調節することにより、所望の範囲に制御することができる。
【００９４】
−レジストパターンの材料−
なお、前記レジストパターン（前記レジストパターン厚肉化材料が塗布されるレジストパターン）の材料としては、特に制限はなく、公知のレジスト材料の中から目的に応じて適宜選択することができ、ネガ型、ポジ型のいずれであってもよく、例えば、ｇ線、ｉ線、ＫｒＦエキシマレーザー、ＡｒＦエキシマレーザー、Ｆ２エキシマレーザー、電子線等でパターニング可能なｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジスト、Ｆ２レジスト、電子線レジスト等が好適に挙げられる。これらは、化学増幅型であってもよいし、非化学増幅型であってもよい。これらの中でも、ＫｒＦレジスト、ＡｒＦレジストなどが好ましく、ＡｒＦレジストがより好ましい。
【００９５】
前記レジストパターンの材料の具体例としては、ノボラック系レジスト、ＰＨＳ系レジスト、アクリル系レジスト、シクロオレフィン−マレイン酸無水物系（ＣＯＭＡ系）レジスト、シクロオレフィン系レジスト、ハイブリッド系（脂環族アクリル系−ＣＯＭＡ系共重合体）レジストなどが挙げられる。これらは、フッ素修飾等されていてもよい。
【００９６】
前記レジストパターンの形成方法、大きさ、厚み等については、特に制限はなく、目的に応じて適宜選択することができ、特に厚みについては、加工対象である下地、エッチング条件等により適宜決定することができるが、一般に０．２〜２００μｍ程度である。
【００９７】
なお、前記レジストパターンは、下地（基材）上に形成することができ、該下地（基材）としては、特に制限はなく、目的に応じて適宜選択することができるが、該レジストパターンが半導体装置に形成される場合には、該下地（基材）としては、通常、シリコンウエハ等の半導体基板、各種酸化膜、などが好適に挙げられる。
【００９８】
ここで、本発明のレジストパターンの形成方法における前記レジストパターンの厚肉化について、以下に図面を参照しながら説明する。
図１における（ｉ）に示すように、下地層（基材）上にレジストパターン１ａを形成した後、（ii）に示すように、レジストパターン１ａの表面に、界面活性剤含有液２を塗布する。（iii）に示すように、必要に応じて加熱した後、（iv）に示すように、レジストパターン厚肉化材料３を塗布し、レジストパターン１ａとレジストパターン厚肉化材料３との界面付近においてレジストパターン厚肉化材料３のレジストパターン１ａへのミキシング（含浸）が起こる。そして、プリベーク（加温・乾燥）等を行うことにより、ミキシング（含浸）部分が架橋し、（ｖ）に示すように、レジストパターン１ａの表面において、レジストパターン１ａとレジストパターン厚肉化材料３とがミキシングしてなるミキシング層１ｃが形成される。この後、図１における（vi）に示すように、現像処理を行うことによって、塗布したレジストパターン厚肉化材料３の内、レジストパターン１ａとミキシングしていない部分が溶解除去され、厚肉化されたレジストパターン（処理後パターン１ｄ）が形成（現像）される。
【００９９】
厚肉化されたレジストパターン（処理後パターン１ｄ）は、レジストパターン１ａの表面に、レジストパターン厚肉化材料２がミキシング（含浸）し架橋することにより形成されたミキシング層１ｃ（表層）を有してなる。厚肉化されたレジストパターン（処理後パターン１ｄ）は、レジストパターン１ａに比べて表層の厚み分だけ厚肉化されているので、厚肉化されたレジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンの幅は、レジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンの幅よりも小さい。このため、レジストパターン１ａを形成する時の露光装置における光源の露光限界を超えてレジスト抜けパターンを微細に形成することができ、厚肉化されたレジストパターン（処理後パターン１ｄ）により形成されるレジスト抜けパターンは、レジストパターン１ａにより形成されるレジスト抜けパターンよりも微細である。
【０１００】
こうして厚肉化されたレジストパターンは、例えば、マスクパターン、レチクルパターン、磁気ヘッド、ＬＣＤ（液晶ディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）、ＳＡＷフィルタ（弾性表面波フィルタ）等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置等に好適に使用することができ、後述する本発明の半導体装置及びその製造方法に好適に使用することができる。
【０１０１】
（半導体装置及びその製造方法）
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを含み、更に必要に応じて適宜選択したその他の工程とを含む。本発明の半導体装置は、本発明の半導体装置の製造方法により製造することができる。以下、本発明の半導体装置の製造方法についての説明を通じて本発明の半導体装置についても説明することとする。
【０１０２】
前記レジストパターン形成工程は、本発明のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化する工程である。
なお、前記下地（下地層）としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウエハ等の半導体基板乃至その表面層が好適に挙げられる。前記レジストパターンは上述した通りである。前記塗布の方法は上述した通りである。また、該塗布の後では、上述のプリベーク、架橋ベーク等を行うのが好ましい。
【０１０３】
前記パターニング工程は、前記レジストパターン形成工程により形成した厚肉化レジストパターンを用いて（マスクパターン等として用いて）エッチング等を行うことにより前記下地（下地層）をパターニングする工程である。
【０１０４】
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
【０１０５】
前記その他の工程としては、例えば、現像処理工程などが好適に挙げられる。前記現像処理工程は、前記レジストパターン形成工程の後であって前記パターニング工程の前に、塗布したレジストパターン厚肉化材料の現像処理を行う工程である。なお、前記現像処理は、上述した通りである。
【０１０６】
以上説明した本発明の半導体装置の製造方法により製造された本発明の半導体装置は、微細な配線パターン等を有し、高性能であり、各種用途に好適に使用することができる。該半導体装置の具体例としては、フラッシュメモリ、ＤＲＡＭ、ＦＲＡＭなどが好適に挙げられる。
【０１０７】
【実施例】
以下、本発明の実施例を具体的に説明するが、本発明はこれらの実施例に何ら限定されるものではない。
【０１０８】
（実施例１）
−界面活性剤含有液及びレジストパターン厚肉化材料の調製−
表１に示す組成を有する界面活性剤含有液Ａ〜Ｂを調製し、表２に示す組成を有するレジストパターン厚肉化材料１〜３を調製した。
なお、表１において、カッコ内の数値の単位は、質量部を表す。「界面活性剤」の欄における、「ＴＮ−８０」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表し、「ＰＣ−６」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表す。「溶剤」の欄における、「水」は、純水（脱イオン水）を表す。
【０１０９】
また、表２において、カッコ内の数値の単位は、質量部を表す。「樹脂」の欄における、「ＫＷ−３」は、ポリビニルアセタール樹脂（積水化学社製）を表し、「ポリビニルピロリジノン」は関東化学製のものでる。「界面活性剤」の欄における、「ＴＮ−８０」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表し、「ＰＣ−６」は、非イオン性界面活性剤（旭電化社製、ポリオキシエチレンモノアルキルエーテル系界面活性剤）を表す。また、前記樹脂を除いた主溶剤成分として、純水（脱イオン水）とイソプロピルアルコールとの混合液（質量比が純水（脱イオン水）：イソプロピルアルコール＝９８．６：０．４）を使用した。
【０１１０】
【表１】
【表２】
−レジストパターンの形成−
以上により調製した界面活性剤含有液を、脂環族系ＡｒＦレジスト（住友化学（株）製、ＰＡＲ７００）により形成したレジストパターン上に、スピンコート法により、３５００ｒｐｍ×４０ｓの条件で塗布した後、１００℃／６０ｓの条件でベークした。
【０１１３】
次に、この上に、上記組成のレジストパターン厚肉化材料を、スピンコート法により、３５００ｒｐｍ×４０ｓの条件で塗布した後、８５℃／７０ｓ、更に１１０℃／７０ｓの条件でベークを行った後、純水でレジストパターン厚肉化材料を６０秒間リンスし、ミキシングしていない部分を除去し、レジストパターン厚肉化材料により厚肉化したレジストパターンを現像させることにより、本発明のレジストパターンの形成方法を実施し、厚肉化されたレジストパターンを形成した。
【０１１４】
（実施例２）
脂環族系ＡｒＦレジストで加工した２００ｎｍのホール（開口）サイズのホールパターンに対し、実施例１と同様にして前記界面活性剤含有液、前記レジストパターン厚肉化材料を塗布し、該ホールパターン（レジスト抜けパターン）を形成するレジストパターンを実施例１と同様に本発明のレジストパターンの形成方法により厚肉化し、厚肉化されたレジストパターンを形成した。処理後のパターンサイズ（ｎｍ）を表３に示した。
【０１１５】
【表３】
なお、実施例１において、界面活性剤含有液を塗布後にベーク処理を行わなかった以外は、実施例１と同様にし、前記レジストパターン厚肉化材料１を用いたところ、処理後のパターンサイズ（ｎｍ）は、前記界面活性剤含有液を用いなかった場合には１５０．８ｎｍであり、前記界面活性剤含有液として界面活性剤含有液Ａを用いた場合には１４１．０ｎｍであり、前記界面活性剤含有液として界面活性剤含有液Ｂを用いた場合には１３２．７ｎｍであった。
【０１１７】
表３に示す結果から、前記レジストパターン上に前記レジストパターン厚肉化材料を塗布する前に、前記界面活性剤含有液を該レジストパターン上に塗布した場合、即ち、本発明のレジストパターン形成方法による場合、該界面活性剤含有液を塗布しない場合に比べて、前記レジストパターンをより厚肉化することができ、該レジストパターンにより形成されるホールパターン（レジスト抜けパターン）の開口径はより小さく、繊細化されたことが明らかである。
【０１１８】
（実施例３）
図２（ａ）に示すように、シリコン基板１１上に層間絶縁膜１２を形成し、図２（ｂ）に示すように、層間絶縁膜１２上にスパッタリング法によりチタン膜１３を形成した。次に、図２（ｃ）に示すように、公知のフォトリソグラフィー技術によりレジストパターン１４を形成し、これをマスクとして用い、反応性イオンエッチングによりチタン膜１３をパターニングして開口部１５ａを形成した。引き続き、図２（ｄ）に示すように、反応性イオンエッチングによりレジストパターン１４を除去するととともに、チタン膜１３をマスクにして層間絶縁膜１２に開口部１５ｂを形成した。
【０１１９】
次に、チタン膜１３をウェット処理により除去し、図３（ａ）に示すように層間絶縁膜１２上にＴｉＮ膜１６をスパッタリング法により形成し、続いて、ＴｉＮ膜１６上にＣｕ膜１７を電解めっき法で成膜した。次いで、図３（ｂ）に示すように、ＣＭＰにて開口部１５ｂ（図１（ｄ））に相当する溝部のみにバリアメタルとＣｕ膜（第一の金属膜）を残して平坦化し、第一層の配線１７ａを形成した。
【０１２０】
次いで、図３（ｃ）に示すように、第一層の配線１７ａの上に層間絶縁膜１８を形成した後、図２（ｂ）〜（ｄ）と図３（ａ）及び（ｂ）と同様にして、図３（ｄ）に示すように、第一層の配線１７ａを、後に形成する上層配線と接続するＣｕプラグ（第二の金属膜）１９を形成した。
【０１２１】
上述の各工程を繰り返すことにより、図４に示すように、シリコン基板１１上に第一層の配線１７ａ、第二層の配線２０、及び第三層の配線２１を含む多層配線構造を備えた半導体装置を製造した。なお、図３においては、各層の配線の下層に形成したバリアメタル層は、図示を省略した。
【０１２２】
この実施例３では、レジストパターン１４が、実施例１における場合と同様に本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターンである。
【０１２３】
（実施例４）
−フラッシュメモリ及びその製造−
実施例４は、本発明のレジストパターンの形成方法により形成したレジストパターンを用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例４では、以下のレジスト膜２６、２７、２９、３２及び３４が、本発明のレジストパターンの形成方法により、実施例１及び２におけるのと同様に厚肉化されたレジストパターンである。
【０１２４】
図５における（ａ）及び（ｂ）は、ＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＯＴＯＸ型又はＥＴＯＸ型と呼ばれるＦＬＡＳＨ ＥＰＲＯＭの上面図（平面図）であり、図６における（ａ）〜（ｃ）、図７における（ｄ）〜（ｆ）、図８（ｇ）〜（ｉ）は、該ＦＬＡＳＨ ＥＰＲＯＭの製造方法に関する一例を説明するための断面概略図であり、図６〜図８における、左図はメモリセル部（第１素子領域）であって、フローティングゲート電極を有するＭＯＳトランジスタの形成される部分のゲート幅方向（図５におけるＸ方向）の断面（Ａ方向断面）概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記Ｘ方向と直交するゲート長方向（図５におけるＹ方向）の断面（Ｂ方向断面）概略図であり、右図は周辺回路部（第２素子領域）のＭＯＳトランジスタの形成される部分の断面（図５におけるＡ方向断面）概略図である。
【０１２５】
まず、図６（ａ）に示すように、ｐ型のＳｉ基板２２上の素子分離領域に選択的にＳｉＯ２膜によるフィールド酸化膜２３を形成した。その後、メモリセル部（第１素子領域）のＭＯＳトランジスタにおける第１ゲート絶縁膜２４ａを厚みが１００〜３００Åとなるように熱酸化にてＳｉＯ２膜により形成し、また別の工程で、周辺回路部（第２素子領域）のＭＯＳトランジスタにおける第２ゲート絶縁膜２４ｂを厚みが１００〜５００Åとなるように熱酸化にてＳｉＯ２膜により形成した。なお、第１ゲート絶縁膜２４ａ及び第２ゲート絶縁膜２４ｂを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
【０１２６】
次に、前記メモリセル部（図６（ａ）の左図及び中央図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部（図６（ａ）の右図）をレジスト膜２６によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第１閾値制御層２５ａを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
【０１２７】
次に、前記周辺回路部（図６（ｂ）の右図）にｎ型ディプレションタイプのチャネルを有するＭＯＳトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部（図６（ｂ）の左図及び中央図）をレジスト膜２７によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、ｎ型不純物としてドーズ量１×１０１１〜１×１０１４ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、第２閾値制御層２５ｂを形成した。
【０１２８】
次に、前記メモリセル部（図６（ｃ）の左図及び中央図）のＭＯＳトランジスタのフローティングゲート電極、及び前記周辺回路部（図６（ｃ）の右図）のＭＯＳトランジスタのゲート電極として、厚みが５００〜２０００Åである第１ポリシリコン膜（第１導電体膜）２８を全面に形成した。
【０１２９】
その後、図７（ｄ）に示すように、マスクとして形成したレジスト膜２９により第１ポリシリコン膜２８をパターニングして前記メモリセル部（図８（ｄ）の左図及び中央図）のＭＯＳトランジスタにおけるフローティングゲート電極２８ａを形成した。このとき、図７（ｄ）に示すように、Ｘ方向は最終的な寸法幅になるようにパターニングし、Ｙ方向はパターニングせずＳ／Ｄ領域層となる領域はレジスト膜２９により被覆されたままにした。
【０１３０】
次に、（図７（ｅ）の左図及び中央図）に示すように、レジスト膜２９を除去した後、フローティングゲート電極２８ａを被覆するようにして、ＳｉＯ２膜からなるキャパシタ絶縁膜３０ａを厚みが約２００〜５００Åとなるように熱酸化にて形成した。このとき、前記周辺回路部（図７（ｅ）の右図）の第１ポリシリコン膜２８上にもＳｉＯ２膜からなるキャパシタ絶縁膜３０ｂが形成される。なお、ここでは、キャパシタ絶縁膜３０ａ及び３０ｂはＳｉＯ２膜のみで形成されているが、ＳｉＯ２膜及びＳｉ３Ｎ４膜が２〜３積層された複合膜で形成されていてもよい。
【０１３１】
次に、図７（ｅ）に示すように、フローティングゲート電極２８ａ及びキャパシタ絶縁膜３０ａを被覆するようにして、コントロールゲート電極となる第２ポリシリコン膜（第２導電体膜）３１を厚みが５００〜２０００Åとなるように形成した。
【０１３２】
次に、図７（ｆ）に示すように、前記メモリセル部（図７（ｆ）の左図及び中央図）をレジスト膜３２によりマスクし、前記周辺回路部（図７（ｆ）の右図）の第２ポリシリコン膜３１及びキャパシタ絶縁膜３０ｂを順次、エッチングにより除去し、第１ポリシリコン膜２８を表出させた。
【０１３３】
次に、図８（ｇ）に示すように、前記メモリセル部（図８（ｇ）の左図及び中央図）の第２ポリシリコン膜３１、キャパシタ絶縁膜３０ａ及びＸ方向だけパターニングされている第１ポリシリコン膜２８ａに対し、レジスト膜３２をマスクとして、第１ゲート部３３ａの最終的な寸法となるようにＹ方向のパターニングを行い、Ｙ方向に幅約１μｍのコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層を形成すると共に、前記周辺回路部（図８（ｇ）の右図）の第１ポリシリコン膜２８に対し、レジスト膜３２をマスクとして、第２ゲート部３３ｂの最終的な寸法となるようにパターニングを行い、幅約１μｍのゲート電極２８ｂを形成した。
【０１３４】
次に、前記メモリセル部（図８（ｈ）の左図及び中央図）のコントロールゲート電極３１ａ／キャパシタ絶縁膜３０ｃ／フローティングゲート電極２８ｃによる積層をマスクとして、素子形成領域のＳｉ基板２２にドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、ｎ型のＳ／Ｄ領域層３５ａ及び３５ｂを形成すると共に、前記周辺回路部（図８（ｈ）の右図）のゲート電極２８ｂをマスクとして、素子形成領域のＳｉ基板２２にｎ型不純物としてドーズ量１×１０１４〜１×１０１６ｃｍ−２のリン（Ｐ）又は砒素（Ａｓ）をイオン注入法により導入し、Ｓ／Ｄ領域層３６ａ及び３６ｂを形成した。
【０１３５】
次に、前記メモリセル部（図８（ｉ）の左図及び中央図）の第１ゲート部３３ａ及び前記周辺回路部（図８（ｉ）の右図）の第２ゲート部３３ｂを、ＰＳＧ膜による層間絶縁膜３７を厚みが約５０００Åとなるようにして被覆形成した。
【０１３６】
その後、Ｓ／Ｄ領域層３５ａ及び３５ｂ並びにＳ／Ｄ領域層３６ａ及び３６ｂ上に形成した層間絶縁膜３７に、コンタクトホール３８ａ及び３８ｂ並びにコンタクトホール３９ａ及び３９ｂを形成した後、Ｓ／Ｄ電極４０ａ及び４０ｂ並びにＳ／Ｄ電極４１ａ及び４１ｂを形成した。
以上により、図８（ｉ）に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
【０１３７】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部（図６（ａ）〜８（ｆ）における右図）の第２ゲート絶縁膜２４ｂが形成後から終始、第１ポリシリコン膜２８又はゲート電極２８ｂにより被覆されている（図７（ｃ）〜図８（ｆ）における右図）ので、第２ゲート絶縁膜２４ｂは最初に形成された時の厚みを保持したままである。このため、第２ゲート絶縁膜２４ｂの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
【０１３８】
なお、上記実施例では、第１ゲート部３３ａを形成するのに、まずゲート幅方向（図５におけるＸ方向）に所定幅でパターニングした後、ゲート長方向（図５におけるＹ方向）にパターニングして最終的な所定幅としているが、逆に、ゲート長方向（図５におけるＹ方向）に所定幅でパターニングした後、ゲート幅方向（図５におけるＸ方向）にパターニングして最終的な所定幅としてもよい。
【０１３９】
図９（ａ）〜（ｃ）に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において図７（ｆ）で示した工程の後が図９（ａ）〜（ｃ）に示すように変更した以外は上記実施例と同様である。即ち、図９（ａ）に示すように、前記メモリセル部（図９（ａ）における左図及び中央図）の第２ポリシリコン膜３１及び前記周辺回路部（図９（ａ）の右図）の第１ポリシリコン膜２８上に、タングステン（Ｗ）膜又はチタン（Ｔｉ）膜からなる高融点金属膜（第４導電体膜）４２を厚みが約２０００Åとなるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図９（ａ）の後の工程、即ち図９（ｂ）〜（ｃ）に示す工程は、図８（ｇ）〜（ｉ）と同様に行った。図８（ｇ）〜（ｉ）と同様の工程については説明を省略し、図９（ａ）〜（ｃ）においては図８（ｇ）〜（ｉ）と同じものは同記号で表示した。
以上により、図９（ｃ）に示すように、半導体装置としてＦＬＡＳＨ ＥＰＲＯＭを製造した。
【０１４０】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、コントロールゲート電極３１ａ及びゲート電極２８ｂ上に、高融点金属膜（第４導電体膜）４２ａ及び４２ｂを有するので、電気抵抗値を一層低減することができる。
【０１４１】
なお、ここでは、高融点金属膜（第４導電体膜）として高融点金属膜（第４導電体膜）４２ａ及び４２ｂを用いているが、チタンシリサイド（ＴｉＳｉ）膜等の高融点金属シリサイド膜を用いてもよい。
【０１４２】
図１０（ａ）〜（ｃ）に示すＦＬＡＳＨ ＥＰＲＯＭの製造例は、上記実施例において、前記周辺回路部（第２素子領域）（図１０（ａ）における右図）の第２ゲート部３３ｃも、前記メモリセル部（第１素子領域）（図１０（ａ）における左図及び中央図）の第１ゲート部３３ａと同様に、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）という構成にし、図１０（ｂ）又は（ｃ）に示すように、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
【０１４３】
ここでは、図１０（ｂ）に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）／第２ポリシリコン膜３１ｂ（第２導電体膜）を貫通する開口部５２ａを、例えば図１０（ａ）に示す第２ゲート部３３ｃとは別の箇所、例えば絶縁膜５４上に形成し、開口部５２ａ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ａを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。また、図１０（ｃ）に示すように、第１ポリシリコン膜２８ｂ（第１導電体膜）／ＳｉＯ２膜３０ｄ（キャパシタ絶縁膜）を貫通する開口部５２ｂを形成して開口部５２ｂの底部に下層の第１ポリシリコン膜２８ｂを表出させた後、開口部５２ｂ内に第３導電体膜、例えばＷ膜又はＴｉ膜等の高融点金属膜５３ｂを埋め込むことにより、第１ポリシリコン膜２８ｂ及び第２ポリシリコン膜３１ｂをショートさせている。
【０１４４】
このＦＬＡＳＨ ＥＰＲＯＭにおいては、前記周辺回路部の第２ゲート部３３ｃは、前記メモリセル部の第１ゲート部３３ａと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
【０１４５】
なお、ここでは、第３導電体膜５３ａ又は５３ｂと、高融点金属膜（第４導電体膜）４２とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
【０１４６】
（実施例５）
−磁気ヘッドの製造−
実施例５は、本発明のレジストパターンの形成方法により形成したレジストパターンを用いた磁気ヘッドの製造に関する。なお、この実施例５では、以下のレジストパターン１０２及び１２６が、実施例１におけるのと同様にして本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターンである。
【０１４７】
図１１（Ａ）〜（Ｄ）は、磁気ヘッドの製造を説明するための工程図である。まず、図１１（Ａ）に示すように、層間絶縁層１００上に、厚みが６μｍとなるようにレジスト膜を形成し、露光、現像を行って、渦巻状の薄膜磁気コイル形成用の開口パターンを有するレジストパターン１０２を形成した。
【０１４８】
次に、図１１（Ｂ）に示すように、層間絶縁層１００上における、レジストパターン１０２上及びレジストパターン１０２が形成されていない部位、即ち開口部１０４の露出面上に、厚みが０．０１μｍであるＴｉ密着膜と厚みが０．０５μｍであるＣｕ密着膜とが積層されてなるメッキ下地層１０６を蒸着法により形成した。
【０１４９】
次に、図１１（Ｃ）に示すように、層間絶縁層１００上における、レジストパターン１０２が形成されていない部位、即ち開口部１０４の露出面上に形成されたメッキ下地層１０６の表面に、厚みが３μｍであるＣｕメッキ膜からなる薄膜導体１０８を形成した。
【０１５０】
次に、図１１（Ｄ）に示すように、レジストパターン１０２を溶解除去し層間絶縁層１００上からリフトオフすると、薄膜導体１０８の渦巻状パターンによる薄膜磁気コイル１１０が形成される。
以上により磁気ヘッドを製造した。
【０１５１】
ここで得られた磁気ヘッドは、本発明のレジストパターン厚肉化材料を用いて厚肉化されたレジストパターン１０２により渦巻状パターンが微細に形成されているので、薄膜磁気コイル１１０は微細かつ精細であり、しかも量産性に優れる。
【０１５２】
図１２〜図１７は、他の磁気ヘッドの製造を説明するための工程図である。
図１２示すように、セラミック製の非磁性基板１１２上にスパッタリング法によりギャップ層１１４を被覆形成した。なお、非磁性基板１１２上には、図示していないが予め酸化ケイ素による絶縁体層及びＮｉ−Ｆｅパーマロイからなる導電性下地層がスパッタリング法により被覆形成され、更にＮｉ−Ｆｅパーマロイからなる下部磁性層が形成されている。そして、図示しない前記下部磁性層の磁性先端部となる部分を除くギャップ層１１４上の所定領域に熱硬化樹脂により樹脂絶縁膜１１６を形成した。次に、樹脂絶縁膜１１６上にレジスト材を塗布してレジスト膜１１８を形成した。
【０１５３】
次に、図１３に示すように、レジスト膜１１８に露光、現像を行い、渦巻状パターンを形成した。そして、図１４に示すように、この渦巻状パターンのレジスト膜１１８を数百℃で一時間程度熱硬化処理を行い、突起状の第１渦巻状パターン１２０を形成した。更に、その表面にＣｕからなる導電性下地層１２２を被覆形成した。
【０１５４】
次に、図１５に示すように、導電性下地層１２２上にレジスト材をスピンコート法により塗布してレジスト膜１２４を形成した後、レジスト膜１２４を第１渦巻状パターン１２０上にパターニングしてレジストパターン１２６を形成した。
【０１５５】
次に、図１６に示すように、導電性下地層１２２の露出面上に、即ちレジストパターン１２６が形成されていない部位上に、Ｃｕ導体層１２８をメッキ法により形成した。その後、図１７に示すように、レジストパターン１２６を溶解除去することにより、導電性下地層１２２上からリフトオフし、Ｃｕ導体層１２８による渦巻状の薄膜磁気コイル１３０を形成した。
以上により、図１８の平面図に示すような、樹脂絶縁膜１１６上に磁性層１３２を有し、表面に薄膜磁気コイル１３０が設けられた磁気ヘッドを製造した。
【０１５６】
ここで得られた磁気ヘッドは、本発明のレジストパターンの形成方法により形成した、厚肉化されたレジストパターン１２６により形成された渦巻状パターン（レジスト抜けパターン）が微細に形成されているので、薄膜磁気コイル１３０は微細かつ精細であり、しかも量産性に優れる。
【０１５７】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１） 下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布することを特徴とするレジストパターンの形成方法。
（付記２） 界面活性剤含有液の塗布後であってレジストパターン厚肉化材料の塗布前に、レジストパターンを加熱する付記１に記載のレジストパターンの形成方法。
（付記３） 加熱が７０〜１５０℃で行われる付記２に記載のレジストパターンの形成方法。
（付記４） 界面活性剤含有液がレジストパターン非溶解性溶剤を含有する付記１から３のいずれかに記載のレジストパターンの形成方法。
（付記５） レジストパターン非溶解性溶剤が水である付記４に記載のレジストパターンの形成方法。
（付記６） 界面活性剤含有液が含有する界面活性剤が、金属非含有界面活性剤である付記１から５のいずれかに記載のレジストパターンの形成方法。
（付記７） レジストパターン厚肉化材料が含有する界面活性剤が、金属非含有界面活性剤である付記１から６のいずれかに記載のレジストパターンの形成方法。
（付記８） 金属非含有界面活性剤が、非イオン性界面活性剤から選択される付記６及び７のいずれかに記載のレジストパターンの形成方法。
（付記９） 非イオン性界面活性剤が、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第１級アルコールエトキシレート化合物、フェノールエトキシレート化合物、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択される付記８に記載のレジストパターンの形成方法。
（付記１０） レジストパターン厚肉化材料が水溶性乃至アルカリ可溶性である付記１から９のいずれかに記載のレジストパターンの形成方法。
（付記１１） レジストパターン厚肉化材料が架橋剤を含有する付記１から１０のいずれかに記載のレジストパターンの形成方法。
（付記１２） 架橋剤が、メラミン誘導体、ユリア誘導体及びウリル誘導体から選択される少なくとも１種である付記１１に記載のレジストパターンの形成方法。
（付記１３） レジストパターン厚肉化材料が含有する樹脂が、ポリビニルアルコール、ポリビニルアセタール、ポリビニルアセテート、ポリアクリル酸及びポリビニルピロリジノンから選択される少なくとも１種である付記１から１２のいずれかに記載のレジストパターンの形成方法。
（付記１４） レジストパターン厚肉化材料が有機溶剤を含有する付記１から１３のいずれかに記載のレジストパターンの形成方法。
（付記１５） 有機溶剤が、アルコール系溶剤、鎖状エステル系溶剤、環状エステル系溶剤、ケトン系溶剤、鎖状エーテル系溶剤、及び環状エーテル系溶剤から選択される少なくとも1種である付記１４に記載のレジストパターンの形成方法。
（付記１６） レジストパターン厚肉化材料の塗布後、現像処理を行う付記１から１５のいずれかに記載のレジストパターンの形成方法。
（付記１７） 現像処理が純水を用いて行われる付記１６に記載のレジストパターンの形成方法。
（付記１８） レジストパターンが、ＡｒＦレジストで形成された付記１から１７のいずれかに記載のレジストパターンの形成方法。
（付記１９） ＡｒＦレジストが、脂環族系官能基を側鎖に有するアクリル系レジスト、シクロオレフィン−マレイン酸無水物系レジスト及びシクロオレフィン系レジストから選択される少なくとも１種である付記１８に記載のレジストパターンの形成方法。
（付記２０） 付記１から１９のいずれかに記載のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
（付記２１） 付記２０に記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
【０１５８】
【発明の効果】
本発明によると、前記要望に応え、従来における前記諸問題を解決することができ、ＡｒＦレジスト等で形成されたレジストパターンを厚肉化し、既存の露光装置の光源における露光限界を超えて微細なレジスト抜けパターンを簡便に形成可能なレジストパターンの形成方法、並びに、該レジストパターンの形成方法により形成した微細なレジスト抜けパターンを用いて形成した微細パターンを有してなる高性能な半導体装置及びそれを効率よく製造可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明のレジストパターンの形成方法におけるレジストパターンの厚肉化のメカニズムを説明するための概略図である。
【図２】図２は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その１）。
【図３】図３は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その２）。
【図４】図４は、本発明の半導体装置の製造方法により、多層配線構造を備えた半導体装置を製造するプロセスの一例を説明するための概略図である（その３）。
【図５】図５は、本発明の半導体装置の一例であるＦＬＡＳＨ ＥＰＲＯＭを説明するための上面図である。
【図６】図６は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その１）である。
【図７】図７は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その２）である。
【図８】図８は、本発明の半導体装置の製造方法に関する一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図（その３）である。
【図９】図９は、本発明の半導体装置の製造方法に関する他の一例であるＦＬＡＳＨ ＥＰＲＯＭの製造方法を説明するための断面概略図である。
【図１０】図１０は、本発明の半導体装置の製造方法に関する他の一例であるＦＬＡＳＨＥＰＲＯＭの製造方法を説明するための断面概略図である。
【図１１】図１１は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した一例を説明するための断面概略図である。
【図１２】図１２は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その１）を説明するための断面概略図である。
【図１３】図１３は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その２）を説明するための断面概略図である。
【図１４】図１４は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その３）を説明するための断面概略図である。
【図１５】図１５は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その４）を説明するための断面概略図である。
【図１６】図１６は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その５）を説明するための断面概略図である。
【図１７】図１７は、本発明のレジストパターンの形成方法により厚肉化したレジストパターンを磁気ヘッドの製造に応用した他の例の工程（その６）を説明するための断面概略図である。
【図１８】図１８は、図１３〜図１８の工程で製造された磁気ヘッドの一例を示す平面図である。
【符号の説明】
１ａ レジストパターン
１ｂ 界面活性剤含有層（含界面活性剤層）
１ｃ ミキシング層
１ｄ 処理後パターン
２ 界面活性剤含有液
３ レジストパターン厚肉化材料
１１ シリコン基板
１２ 層間絶縁膜
１３ チタン膜
１４ レジストパターン
１５ａ 開口部
１５ｂ 開口部
１６ ＴｉＮ膜
１７ Ｃｕ膜
１７ａ 第一層の配線
１８ 層間絶縁膜
１９ Ｃｕプラグ
２０ 第二層の配線
２１ 第三層の配線
２２ Ｓｉ基板（半導体基板）
２３ フィールド酸化膜
２４ａ 第１ゲート絶縁膜
２４ｂ 第２ゲート絶縁膜
２５ａ 第１閾値制御層
２５ｂ 第２閾値制御層
２６ レジスト膜
２７ レジスト膜
２８ 第１ポリシリコン層（第１導電体膜）
２８ａ フローティングゲート電極
２８ｂ ゲート電極（第１ポリシリコン膜）
２８ｃ フローティングゲート電極
２９ レジスト膜
３０ａ キャパシタ絶縁膜
３０ｂ キャパシタ絶縁膜
３０ｃ キャパシタ絶縁膜
３０ｄ ＳｉＯ２膜
３１ 第２ポリシリコン層（第２導電体膜）
３１ａ コントロールゲート電極
３１ｂ 第２ポリシリコン膜
３２ レジスト膜
３３ａ 第１ゲート部
３３ｂ 第２ゲート部
３３ｃ 第２ゲート部
３４ レジスト膜
３５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
３７ 層間絶縁膜
３８ａ コンタクトホール
３８ｂ コンタクトホール
３９ａ コンタクトホール
３９ｂ コンタクトホール
４０ａ Ｓ／Ｄ（ソース・ドレイン）電極
４０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４１ａ Ｓ／Ｄ（ソース・ドレイン）電極
４１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
４２ 高融点金属膜（第４導電体膜）
４２ａ 高融点金属膜（第４導電体膜）
４２ｂ 高融点金属膜（第４導電体膜）
４４ａ 第１ゲート部
４４ｂ 第２ゲート部
４５ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４５ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ａ Ｓ／Ｄ（ソース・ドレイン）領域層
４６ｂ Ｓ／Ｄ（ソース・ドレイン）領域層
４７ 層間絶縁膜
４８ａ コンタクトホール
４８ｂ コンタクトホール
４９ａ コンタクトホール
４９ｂ コンタクトホール
５０ａ Ｓ／Ｄ（ソース・ドレイン）電極
５０ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５１ａ Ｓ／Ｄ（ソース・ドレイン）電極
５１ｂ Ｓ／Ｄ（ソース・ドレイン）電極
５２ａ 開口部
５２ｂ 開口部
５３ａ 高融点金属膜（第３導電体膜）
５３ｂ 高融点金属膜（第３導電体膜）
５４ 絶縁膜
１００ 層間絶縁層
１０２ レジストパターン
１０４ 開口部
１０６ メッキ下地層
１０８ 薄膜導体（Ｃｕメッキ膜）
１１０ 薄膜磁気コイル
１１２ 非磁性基板
１１４ ギャップ層
１１６ 樹脂絶縁層
１１８ レジスト膜
１１８ａ レジストパターン
１２０ 第１渦巻状パターン
１２２ 導電性下地層
１２４ レジスト膜
１２６ レジストパターン
１２８ Ｃｕ導体膜
１３０ 薄膜磁気コイル
１３２ 磁性層
Claims (10)
- 下地層上にレジストパターンを形成後、前記レジストパターンの表面を覆うようにして、界面活性剤を少なくとも含有する界面活性剤含有液を塗布した後、樹脂及び界面活性剤を少なくとも含有するレジストパターン厚肉化材料を塗布することを特徴とするレジストパターンの形成方法。
- 界面活性剤含有液の塗布後であってレジストパターン厚肉化材料の塗布前に、レジストパターンを加熱する請求項１に記載のレジストパターンの形成方法。
- 界面活性剤含有液がレジストパターン非溶解性溶剤を含有する請求項１及び２のいずれかに記載のレジストパターンの形成方法。
- レジストパターン非溶解性溶剤が水系溶剤から選択される請求項３に記載のレジストパターンの形成方法。
- 界面活性剤含有液が含有する界面活性剤が、金属非含有界面活性剤である請求項１から４のいずれかに記載のレジストパターンの形成方法。
- 金属非含有界面活性剤が、非イオン性界面活性剤から選択される請求項５に記載のレジストパターンの形成方法。
- レジストパターン厚肉化材料が水溶性乃至アルカリ可溶性である請求項１から６のいずれかに記載のレジストパターンの形成方法。
- レジストパターン厚肉化材料が架橋剤を含有する請求項１から７のいずれかに記載のレジストパターンの形成方法。
- レジストパターンが、ＡｒＦ（フッ化アルゴン）エキシマレーザー光に感光性を有するレジストで形成された請求項１から８のいずれかに記載のレジストパターンの形成方法。
- 請求項１から９のいずれかに記載のレジストパターンの形成方法により、下地層上に形成したレジストパターンを厚肉化するレジストパターン形成工程と、該厚肉化したレジストパターンをマスクとしてエッチングにより前記下地層をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356506A JP3895269B2 (ja) | 2002-12-09 | 2002-12-09 | レジストパターンの形成方法並びに半導体装置及びその製造方法 |
| US10/720,097 US8338080B2 (en) | 2002-12-09 | 2003-11-25 | Process for forming resist pattern, semiconductor device and fabrication thereof |
| CNB2003101186743A CN1261977C (zh) | 2002-12-09 | 2003-11-28 | 形成抗蚀剂图案的工艺和制造半导体器件的工艺 |
| KR1020030085950A KR100941040B1 (ko) | 2002-12-09 | 2003-11-29 | 레지스트 패턴의 형성 방법과 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356506A JP3895269B2 (ja) | 2002-12-09 | 2002-12-09 | レジストパターンの形成方法並びに半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004191465A JP2004191465A (ja) | 2004-07-08 |
| JP3895269B2 true JP3895269B2 (ja) | 2007-03-22 |
Family
ID=32463412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002356506A Expired - Fee Related JP3895269B2 (ja) | 2002-12-09 | 2002-12-09 | レジストパターンの形成方法並びに半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8338080B2 (ja) |
| JP (1) | JP3895269B2 (ja) |
| KR (1) | KR100941040B1 (ja) |
| CN (1) | CN1261977C (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4864698B2 (ja) * | 2004-04-23 | 2012-02-01 | 東京応化工業株式会社 | リソグラフィー用リンス液 |
| US7595141B2 (en) * | 2004-10-26 | 2009-09-29 | Az Electronic Materials Usa Corp. | Composition for coating over a photoresist pattern |
| JP4588551B2 (ja) * | 2005-06-16 | 2010-12-01 | 富士通株式会社 | レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法 |
| JP4566862B2 (ja) | 2005-08-25 | 2010-10-20 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| US7365022B2 (en) * | 2006-01-20 | 2008-04-29 | Palo Alto Research Center Incorporated | Additive printed mask process and structures produced thereby |
| US20070212649A1 (en) * | 2006-03-07 | 2007-09-13 | Asml Netherlands B.V. | Method and system for enhanced lithographic patterning |
| KR100781542B1 (ko) | 2006-06-08 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| JP4724073B2 (ja) * | 2006-08-17 | 2011-07-13 | 富士通株式会社 | レジストパターンの形成方法、半導体装置及びその製造方法 |
| JP4807749B2 (ja) * | 2006-09-15 | 2011-11-02 | 東京エレクトロン株式会社 | 露光・現像処理方法 |
| JP5018307B2 (ja) * | 2006-09-26 | 2012-09-05 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| US9164037B2 (en) | 2007-01-26 | 2015-10-20 | Palo Alto Research Center Incorporated | Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances |
| US8821799B2 (en) | 2007-01-26 | 2014-09-02 | Palo Alto Research Center Incorporated | Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity |
| KR100814407B1 (ko) | 2007-02-08 | 2008-03-18 | 삼성전자주식회사 | 미세 패턴 형성용 조성물 및 이를 이용한 패턴의 형성 방법 |
| US7923200B2 (en) * | 2007-04-09 | 2011-04-12 | Az Electronic Materials Usa Corp. | Composition for coating over a photoresist pattern comprising a lactam |
| JP5069494B2 (ja) | 2007-05-01 | 2012-11-07 | ＡｚエレクトロニックマテリアルズＩｐ株式会社 | 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法 |
| JP4551913B2 (ja) * | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5058733B2 (ja) | 2007-09-12 | 2012-10-24 | ＡｚエレクトロニックマテリアルズＩｐ株式会社 | ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法 |
| US8551556B2 (en) * | 2007-11-20 | 2013-10-08 | Palo Alto Research Center Incorporated | Method for obtaining controlled sidewall profile in print-patterned structures |
| US8629981B2 (en) | 2008-02-01 | 2014-01-14 | Palo Alto Research Center Incorporated | Analyzers with time variation based on color-coded spatial modulation |
| US8373860B2 (en) | 2008-02-01 | 2013-02-12 | Palo Alto Research Center Incorporated | Transmitting/reflecting emanating light with time variation |
| JP4476336B2 (ja) | 2008-02-28 | 2010-06-09 | 東京エレクトロン株式会社 | パターン形成方法及び半導体装置の製造方法 |
| US7745077B2 (en) * | 2008-06-18 | 2010-06-29 | Az Electronic Materials Usa Corp. | Composition for coating over a photoresist pattern |
| US8723140B2 (en) | 2011-08-09 | 2014-05-13 | Palo Alto Research Center Incorporated | Particle analyzer with spatial modulation and long lifetime bioprobes |
| US9029800B2 (en) | 2011-08-09 | 2015-05-12 | Palo Alto Research Center Incorporated | Compact analyzer with spatial modulation and multiple intensity modulated excitation sources |
| KR20130043472A (ko) * | 2011-10-20 | 2013-04-30 | 에스케이하이닉스 주식회사 | 홀을 구비한 상변화 메모리 장치의 제조방법 및 반도체 장치의 제조방법 |
| US8968586B2 (en) * | 2012-02-15 | 2015-03-03 | Jsr Corporation | Pattern-forming method |
| US9012126B2 (en) | 2012-06-15 | 2015-04-21 | Az Electronic Materials (Luxembourg) S.A.R.L. | Positive photosensitive material |
| US8906594B2 (en) | 2012-06-15 | 2014-12-09 | Az Electronic Materials (Luxembourg) S.A.R.L. | Negative-working thick film photoresist |
| EP2682440A1 (en) * | 2012-07-06 | 2014-01-08 | Basf Se | A chemical mechanical polishing (cmp) composition comprising a non-ionic surfactant and a carbonate salt |
| US9017927B2 (en) * | 2013-02-25 | 2015-04-28 | Eastman Kodak Company | Patterning of transparent conductive coatings |
| JP6459759B2 (ja) * | 2014-05-26 | 2019-01-30 | 信越化学工業株式会社 | パターン形成方法及びシュリンク剤 |
| US9696625B2 (en) * | 2014-10-17 | 2017-07-04 | Tokyo Ohka Kogyo Co., Ltd. | Method of forming resist pattern |
| JP6503206B2 (ja) | 2015-03-19 | 2019-04-17 | 東京応化工業株式会社 | レジストパターン修復方法 |
| TWI731961B (zh) | 2016-04-19 | 2021-07-01 | 德商馬克專利公司 | 正向感光材料及形成正向凸紋影像之方法 |
| US10692732B2 (en) * | 2018-09-21 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMP slurry and CMP method |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2199470B1 (ja) * | 1971-06-21 | 1977-12-30 | Wave Energy Systems | |
| DE59010728D1 (de) * | 1989-04-24 | 1997-07-31 | Siemens Ag | Verfahren zur Erzeugung ätzresistenter Strukturen |
| JP3281053B2 (ja) * | 1991-12-09 | 2002-05-13 | 株式会社東芝 | パターン形成方法 |
| JP3175126B2 (ja) | 1992-01-21 | 2001-06-11 | ジェイエスアール株式会社 | 感放射線性樹脂組成物 |
| TW353158B (en) * | 1994-03-09 | 1999-02-21 | Nat Starch Chem Invest | Aqueous photoresist composition, method for preparing the same and circuit board comprising thereof |
| JP3071401B2 (ja) | 1996-07-05 | 2000-07-31 | 三菱電機株式会社 | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| JP3821961B2 (ja) * | 1998-09-25 | 2006-09-13 | 株式会社ルネサステクノロジ | パターン形成方法及び半導体装置の製造方法及び感放射線組成物 |
| JP2000347414A (ja) | 1999-06-01 | 2000-12-15 | Tokyo Ohka Kogyo Co Ltd | レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法 |
| JP3950584B2 (ja) * | 1999-06-29 | 2007-08-01 | Ａｚエレクトロニックマテリアルズ株式会社 | 水溶性樹脂組成物 |
| JP3812622B2 (ja) * | 1999-09-17 | 2006-08-23 | 信越化学工業株式会社 | レジスト材料及びパターン形成方法 |
| JP2001228616A (ja) | 2000-02-16 | 2001-08-24 | Mitsubishi Electric Corp | 微細パターン形成材料及びこれを用いた半導体装置の製造方法 |
| JP2002006491A (ja) | 2000-06-27 | 2002-01-09 | Fuji Photo Film Co Ltd | 電子線又はｘ線用ネガ型レジスト組成物 |
| JP2002049161A (ja) | 2000-08-04 | 2002-02-15 | Clariant (Japan) Kk | 被覆層現像用界面活性剤水溶液 |
| KR100760113B1 (ko) | 2001-11-27 | 2007-09-18 | 후지쯔 가부시끼가이샤 | 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법 |
| JP3850767B2 (ja) * | 2002-07-25 | 2006-11-29 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| KR100480611B1 (ko) | 2002-08-14 | 2005-03-31 | 삼성전자주식회사 | 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법 |
-
2002
- 2002-12-09 JP JP2002356506A patent/JP3895269B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-25 US US10/720,097 patent/US8338080B2/en not_active Expired - Fee Related
- 2003-11-28 CN CNB2003101186743A patent/CN1261977C/zh not_active Expired - Fee Related
- 2003-11-29 KR KR1020030085950A patent/KR100941040B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1507010A (zh) | 2004-06-23 |
| US8338080B2 (en) | 2012-12-25 |
| KR20040050843A (ko) | 2004-06-17 |
| CN1261977C (zh) | 2006-06-28 |
| JP2004191465A (ja) | 2004-07-08 |
| KR100941040B1 (ko) | 2010-02-10 |
| US20040110099A1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895269B2 (ja) | レジストパターンの形成方法並びに半導体装置及びその製造方法 | |
| JP3850767B2 (ja) | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 | |
| JP3850781B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法 | |
| US8349542B2 (en) | Manufacturing process of semiconductor device | |
| JP3850772B2 (ja) | レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法 | |
| JP4566862B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 | |
| US20090226844A1 (en) | Resist pattern thickening material and process for forming resist pattern,and semiconductor device and process for manufacturing the same | |
| US20060188805A1 (en) | Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same | |
| JP4316222B2 (ja) | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 | |
| KR100711743B1 (ko) | 레지스트 패턴 후육화 재료, 레지스트 패턴 형성 방법, 및반도체 장치의 제조 방법 | |
| JP4490228B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 | |
| JP4409524B2 (ja) | レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法 | |
| JP4440285B2 (ja) | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 | |
| KR100760113B1 (ko) | 레지스트 패턴 후막화 재료, 레지스트 패턴 및 그의 제조방법, 및 반도체 장치 및 그의 제조 방법 | |
| JP4447569B2 (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法 | |
| JP2005055873A (ja) | レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法 | |
| JP2006060006A (ja) | 半導体装置及びその製造方法、並びに、レジストパターンの形成方法 | |
| JP4402068B2 (ja) | レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3895269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |