KR100781542B1 - 반도체 소자의 미세 패턴 형성 방법 - Google Patents

반도체 소자의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR100781542B1
KR100781542B1 KR1020060051383A KR20060051383A KR100781542B1 KR 100781542 B1 KR100781542 B1 KR 100781542B1 KR 1020060051383 A KR1020060051383 A KR 1020060051383A KR 20060051383 A KR20060051383 A KR 20060051383A KR 100781542 B1 KR100781542 B1 KR 100781542B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
forming
material layer
polymer
Prior art date
Application number
KR1020060051383A
Other languages
English (en)
Inventor
이두열
이석주
강율
조한구
강창진
유재옥
박성찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060051383A priority Critical patent/KR100781542B1/ko
Priority to US11/711,781 priority patent/US7842450B2/en
Priority to CN2007101041085A priority patent/CN101086961B/zh
Priority to TW096119007A priority patent/TWI362688B/zh
Application granted granted Critical
Publication of KR100781542B1 publication Critical patent/KR100781542B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Abstract

반도체 소자의 미세한 패턴을 형성하는 방법이 설명된다. 본 발명의 실시예에 의한 반도체 소자의 미세한 패턴을 형성하는 방법은, 하부 물질막 상에 하부 물질막을 선택적으로 노출시키는 제 1 마스크 패턴을 형성하고, 제 1 마스크 패턴의 표면 전체 및 노출된 하부 물질막 상에 중간 물질막 패턴을 형성하고, 중간 물질막 패턴 상에 중간 물질막 패턴의 상부가 일부 노출되는 제 2 마스크 패턴을 형성하고, 노출된 중간 물질막 패턴을 하부 물질막 표면까지 제거하여 제 1 마스크 패턴을 노출시키고, 제 1 및 제 2 마스크 패턴을 패터닝 마스크로 하부 물질막을 패터닝하고, 및 제 1 및 제 2 마스크 패턴을 제거하는 단계들을 포함한다.
반도체, 미세 패턴, 중간 물질, 폴리머

Description

반도체 소자의 미세 패턴 형성 방법{Method for forming fine patterns of semiconductor devices}
도 1a 내지 도 1b는 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 단계별로 나타낸 순서도이다.
도 2a 내지 도 2g는 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 상세하게 설명하기 위하여 도시한 개략적인 종단면도들이다.
도 3a 내지 도 3l은 본 발명의 다른 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 상세하게 설명하기 위하여 개략적으로 도시한 종단면도들이다.
(도면의 주요부분에 대한 부호의 설명)
110, 210: 하부 물질막 120, 220: 하드 마스크
225: 반사 방지막 130, 230: 제 1 마스크 패턴
140: 중간 물질막 패턴 240: 폴리머 패턴
150, 250: 제 2 마스크 패턴
본 발명은 반도체 소자의 미세한 패턴을 형성하는 방법에 관한 것으로서 특 히 포토 레지스트 패턴에 유기물, 무기물 또는 폴리머를 증착하여 더 미세한 패턴을 형성할 수 있는 방법에 관한 것이다.
고성능, 대용량 반도체 소자의 개발은 반도체 소자의 패턴을 미세하게 제조할 수 있는 기술에 달려있다. 또한, 반도체 소자의 패턴을 미세하게 제조하는 것은 결국 포토리소그래피 공정의 기술차에 달려있다 할 것이다. 따라서 모든 반도체 소자 제조업체(maker)들은 미세한 패턴을 형성할 수 있는 포토리소그래피 기술의 개발에 가장 심혈을 기울이고 있다. 그 결과로 미세한 반도체 패턴을 형성하기 위한 다양한 포토리소그래피 기술들이 개발되었다. 예를 들어, 사용하는 빛을 더 파장이 짧은 빛으로 바꾸기 위하여 노광원(light source), 노광 장비(stepper or scanner) 및 렌즈를 개발하고, 노광기술에서도 위상전이마스크(PSM: Phase Shifting Mask), 비축조명(OAI: Off Axis Illumination) 및 이머젼(Immersion) 리소그래피 방법 등이 제안되었고, 연구, 개발되고 있다. 그러나 이러한 개발 과제들은 대개 막대한 연구개발비를 필요로 한다. 본 발명은 이러한 기술들과 달리, 반도체 소자 제조용 기판, 즉 웨이퍼 상에 형성된 포토레지스트 패턴을 이용하여 더욱 미세한 패턴을 형성할 수 있는 기술이다. 본 발명에 의하면 다른 방법들에 비하여 빠르고 손쉽게 미세한 패턴을 안정적으로 형성할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 제조 공정중, 미세한 패턴을 형성하는 방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으 며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법은, 하부 물질막 상에 하부 물질막을 선택적으로 노출시키는 제 1 마스크 패턴을 형성하고, 제 1 마스크 패턴의 표면 전체 및 노출된 하부 물질막 상에 중간 물질막 패턴을 형성하고, 중간 물질막 패턴 상에 중간 물질막 패턴의 상부가 일부 노출되는 제 2 마스크 패턴을 형성하고, 노출된 중간 물질막 패턴을 하부 물질막 표면까지 제거하여 제 1 마스크 패턴을 노출시키고, 제 1 및 제 2 마스크 패턴을 패터닝 마스크로 하부 물질막을 패터닝하고, 및 제 1 및 제 2 마스크 패턴을 제거하는 단계들을 포함한다.
또한, 상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 반도체 소자의 미세 패턴 형성 방법은, 하부 물질막 상에 하부 물질막을 선택적으로 노출시키는 제 1 마스크 패턴을 형성하고, 제 1 마스크 패턴의 표면 전체 및 노출된 하부 물질막 상에 폴리머 패턴을 형성하고, 폴리머 패턴의 표면에 폴리머 패턴의 상부를 일부 노출시키는 제 2 마스크 패턴을 형성하고, 노출된 폴리머 패턴을 하부 물질막 표면까지 제거하여 제 1 마스크 패턴을 노출시키고, 제 1 및 제 2 마스크 패턴을 마스크로 물질막을 패터닝하고, 및 제 1 및 제 2 마스크 패턴을 제거하는 단계들을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1b는 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 단계별로 나타낸 순서도이다.
도 1a를 참조하면, 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법은, 패터닝할 타겟막 상에 제 1 마스크 패턴을 형성하고(S110), 제 1 마스크 패턴 표면에 중간 물질막 패턴을 형성하고(S120), 중간 물질막 패턴 표면에 제 2 마스크 패턴을 형성하고(S130), 중간 물질막 패턴을 제거하고(S140), 하부 물질막을 패터닝하고(S150), 및 제 1 및 제 2 마스크 패턴을 제거하는 단계(160)들을 포함한다.
구체적으로, 먼저 패터닝할 타겟막 상에 제 1 마스크 패턴을 형성한다. 보다 상세하게, 타겟막은 마스크 패턴들을 사용하여 패터닝할 물질막이며 최종적으로 패터닝해야 할 막일 수도 있고, 또 다른 마스크, 예를 들어 하드 마스크일 수도 있다. 타겟막은 실리콘 기판(silicon substrate)또는 웨이퍼거나 폴리 실리콘(poly Siicon), 금속 실리사이드(metal Silicide) 또는 금속(metal) 등을 포함하는 도전막(conductive layer)이거나 실리콘 산화막(silicon oxide: SiO2), 실리콘 질화막(silicon nitride: Si3N4), 실리콘 산화질화막(silicon oxy-nitride: SixOyNz) 또는 기타 절연막일 수 있다.
제 1 마스크 패턴은 예를 들어 포토레지스트 패턴일 수 있고, 특히 실리콘을 함유한 포토레지스트(silicon-containing photoresist)일 수 있다. 보다 상세하게, 제 1 마스크 패턴을 형성하는 것은 하부 물질막 상에 코팅, 디스펜스 또는 라미네이션 방법을 이용하여 포토레지스트 막을 형성한 후, 포토리소그래피 공정을 이용하여 노광 및 현상함으로써 제 1 마스크 패턴을 형성할 수 있다. 제 1 마스크 패턴 이 형성되면 하부 물질막의 표면이 선택적으로 노출된다.
중간 물질막 패턴은 제 1 마스크 패턴의 표면 및 선택적으로 노출된 하부 물질막의 표면 상에 형성될 수 있다. 중간 물질막 패턴은 제 1 마스크 패턴과 식각 선택비를 가질 수 있는 물질로 형성할 수 있다. 예를 들어, 실리콘을 함유하지 않은 유기물 또는 다양한 무기물로 형성할 수 있다. 유기물로 형성할 경우 코팅, 디스펜싱 또는 라미네이션 방법으로 형성할 수 있고, 무기물로 형성할 경우 코팅 또는 증착 방법으로 형성할 수 있다. 본 실시예에서는 예를 들어, 실리콘 산화막 또는 비정질 카본막 등을 형성할 수 있다. 형성 방법은 물리적 증착 방법, 화학적 증착법, 원자층 증착법 등을 다양하게 이용할 수 있다.
중간 물질막 패턴 상에 제 2 마스크 패턴을 형성한다. 제 2 마스크 패턴은 제 1 마스크 패턴과 동일한 물질일 수 있다. 제 1 마스크 패턴을 형성할 때, 전면적으로 표면을 제거하는 공정, 예를 들어 전면 식각, 전면 애싱 또는 전면 노광후 표면 현상 방법 등을 이용하여 전체 두께를 얇게 하여 중간 물질막의 상부를 일부분 노출시킬 수 있다.
중간 물질막 패턴을 제거하는 것은, 건식 식각 방법을 이용할 수 있고 습식 식각 방법도 배제되지 않는다. 제거 방법은 중간 물질막 패턴의 재질에 따라 달라질 수 있다. 중간 물질막 패턴의 다양한 막질을 각기 그 재질에 따라 제거하는 방법들은 잘 알려져있다. 제거 할 때는 이방성 제거 방법을 사용할 수 있고, 하부 물질막 상에서 멈출 수 있다.
하부 물질막 상에 남은 제 1 마스크 패턴 및 제 2 마스크 패턴을 식각 마스 크로 이용하여 하부 물질막을 패터닝한다.
이후, 제 1 및 제 2 마스크 패턴들을 제거한다.
하부 물질막과 제 1 마스크 패턴의 사이에 반사 방지막을 더 형성할 수 있다. 반사 방지막은 유기 또는 무기 반사 방지막 중에 임의로 선택하여 형성할 수 있다. 유기 반사 방지막의 경우 마스크 패턴들 또는 중간 물질막과 동일한 재질의 유기물을 형성할 수 있다. 무기 반사 방지막의 경우 중간 물질막과 동일한 재질의 무기물을 형성할 수도 있고, 실리콘 질화막 또는 실리콘 산화질화막 등을 형성할 수 있다.
유기 반사 방지막의 경우, 포토레지스트를 비롯한 기타 유기물과 유사한 방법으로 패터닝 또는 제거할 수 있고, 무기 반사 방지막의 경우, 실리콘 질화막 등을 비롯한 무기물과 유사한 방법으로 패터닝 또는 제거할 수 있다. 따라서 각 공정의 특성에 따라 다양한 선택이 가능하다.
또한, 하부 물질막과 제 1 마스크 패턴의 사이에 하드 마스크를 더 형성할 수 있다. 반사 방지막을 형성할 경우 하부 물질막과 반사 방지막 사이에 하드 마스크가 더 형성될 수 있다. 하드 마스크는 예를 들어 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중에 어느 하나가 선택되어 형성될 수 이다. 반사 방지막 및 하드 마스크에 대한 더 상세한 설명은 도 2a 내지 도 2f를 참조하여 후술된다.
도 1b는 본 발명의 다른 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 단계별로 나타낸 순서도이다.
도 1b를 참조하면, 본 발명의 다른 실시예에 의한 반도체 소자의 미세 패턴 형성 방법은, 타겟막 상에 제 1 마스크 패턴을 형성하고(S210), 제 1 마스크 패턴 및 타겟막의 표면에 폴리머 패턴을 형성하고(S220), 폴리머 패턴 상에 제 2 마스크 패턴을 형성하고(S230), 폴리머 패턴을 제거하고(S240), 제 1 및 제 2 마스크 패턴을 이용하여 타겟막을 패터닝하고(S250), 및 제 1 및 제 2 마스크 패턴들을 제거하는 단계(S260)들을 포함한다. 타겟막, 제 1 및 제 2 마스크 패턴들을 형성, 패터닝 또는 제거하는 방법은 도 1a 및 그 설명을 참조할 수 있다. 폴리머 패턴을 형성하는 것은 도 3a 내지 도 3l을 참조하여 상세하게 후술된다.
도 2a 내지 도 2g는 도 1a의 순서도에 부합하는 본 발명의 일 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 상세하게 설명하기 위하여 도시한 개략적인 종단면도들이다.
본 실시예들에 대한 설명중, 최종적으로 패터닝할 막이 하부 물질막, 하드 마스크 및 그외 다른 막질이 될 수 있다. 그러므로 최종적으로 특별히 패터닝할 막을 의미하기 위하여 타겟막이라는 용어를 사용할 수 있다. 타겟막은 도면에서 하부 물질막일 수도 있고, 하드 마스크일 수도 있으며 도시되지 않은 다른 막일 수도 있다.
도 2a를 참조하면, 먼저 하부 물질막(110) 상에 하드 마스크(120)를 형성하고, 하드 마스크(120) 상에 제 1 마스크 패턴(130)을 형성한다. 하드 마스크(120)는 생략될 수 있다. 본 실시예에서는 되도록 상세한 공정을 예시하기 위하여 하드 마스크(130)를 도시한 것이며, 하드 마스크(120)의 존재에 따라 본 발명이 한정되는 것이 아니다.
구체적으로, 하부 물질막(110)은 패터닝하고자 하는 최종 타겟막일 수 있다. 하드 마스크(120)는 하부 물질막(110)을 좀 더 미세하게 패터닝하기 위하여 형성될 수 있다. 전형적인 패터닝 공정은 유기물인 포토레지스트 패턴을 식각 마스크로 타겟막을 식각하여 패터닝한다. 그러나, 유기물인 포토레지스트는 타겟막과의 식각 선택비가 충분히 크지 않기 때문에 타겟막을 미세하게 패터닝하는데 어려움이 있다. 식각 선택비를 확보하려면 충분히 두껍게 형성해야 하는데, 두께가 두꺼울수록 미세하게 패터닝하기 어렵기 때문이다. 이를 극복하기 위하여 타겟막과 식각 선택비가 포토레지스트보다 좋은 무기물이 식각 마스크로 사용될 경우, 포토레지스트의 두께를 낮출 수 있기 때문에 미세하게 패터닝하는데 유리하다. 본 실시예에서는 더욱 미세한 패턴을 형성하는 방법을 설명하기 위하여 하드 마스크(120)도 적용한 공정을 예시한다.
또한, 반사 방지막이 하드 마스크(120) 상에 더 형성될 수 있다. 반사 방지막에 대한 상세한 설명은 도 3a 내지 도 3l 및 그 설명들을 참조할 수 있다. 그러므로, 본 실시예에 대한 설명에서 제 1 및 제 2 마스크 패턴들(130, 150a) 및 중간 물질막 패턴(140)만이 하드 마스크(120) 상에 형성되는 것으로 도시되고 설명되지만, 반사 방지막이 하드 마스크(120) 상에 더 형성될 수도 있다. 그러나 하드 마스크(120)를 형성하지 않고 하부 물질막(110) 상에 직접 형성될 수도 있다.
반사 방지막이나 하드 마스크(120) 중에 어느 하나만 존재하는 경우, 둘 다 존재하는 경우, 및 둘 다 존재하지 않는 경우들은 모두 본 발명의 실시예에서 설명되는 것으로 이해되어야 하며, 본 발명의 기술적 사상 및 범위 내에 포함된다.
참고로, 반사 방지막 및 하드 마스크(120)가 모두 형성되는 경우는 도 3a 내지 도 3l을 참조한 본 발명의 다른 실시예에서 설명된다.
제 1 마스크 패턴(130)은 예를 들어 포토레지스트 패턴일 수 있다. 구체적으로, 하드 마스크(120) 상에 포토레지스트막을 형성한 후, 포토리소그래피 방법을 수행하여 노광, 현상함으로써 제 1 마스크 패턴(130)을 형성한다. 전형적인 경우, 제 1 마스크 패턴(130)들의 상호 간격이 패터닝할 타겟막 패턴들의 간격과 같아야 하지만, 본 실시예에서는 제 1 마스크 패턴(130)들의 간격이 타겟막 패턴들의 간격보다 넓게 형성된다. 본 실시예에서는 예시적으로 약 3배로 형성할 수 있다. 즉, 전형적인 경우보다 간격이 더 넓게 형성되는 것이므로 제 1 마스크 패턴(130)은 전형적인 경우보다 더 용이하고 정교하게 형성될 수 있다. 또한 제 1 마스크 패턴(130)은 실리콘을 함유한 포토레지스트 패턴일 수 있다. 다른 말로, 제 1 마스크 패턴(130)은 실리콘을 함유한 포토레지스트로 형성된 패턴일 수 있다. 제 1 마스크 패턴(130)이 실리콘을 함유하면 후에 형성되는 중간 물질막 패턴(140)이 유기물일 경우, 중간 물질막 패턴(140)과 좋은 식각 선택비 또는 애싱 선택비를 가질 수 있다. 즉, 제 1 마스크 패턴(130)은 실리콘을 함유하고, 반대로 중간 물질막 패턴(140)은 실리콘을 함유하지 않은 유기물일 수 있으며, 그 반대의 경우도 가능하다. 제 1 마스크 패턴(130)이 형성되면, 하부의 하드 마스크(120)의 표면이 선택적으로 노출된다. 중간 물질막 패턴(140)이 무기물일 경우 제 1 마스크 패턴(130)은 실리콘을 함유하지 않을 수 있다.
도 2b를 참조하면, 제 1 마스크 패턴(130) 및 선택적으로 노출된 하드 마스 크(120)의 표면에 중간 물질막 패턴(140)을 형성한다. 구체적으로, 중간 물질막 패턴(140)은 유기물 또는 무기물로 형성될 수 있다. 유기물일 경우, 코팅, 디스펜싱, 또는 라미네이션 방법으로 형성될 수 있다. 또한 상술한 것처럼 제 1 마스크 패턴(130)과 상반되도록 실리콘을 함유한 유기물일 수 있다. 예를 들어 실리콘을 함유한 포토레지스트 또는 레진(resin)일 수 있다. 무기물일 경우 증착 방법 등으로 형성될 수 있으며 다양한 막질을 적용할 수 있으나, 특히 저온 공정에서 형성될 수 있는 막질을 적용하면 더 좋은 결과를 얻을 수 있다. 만약 제 1 마스크 패턴(130)이 포토레지스트라면, 고온 공정을 적용할 경우 제 1 마스크 패턴(130)이 고체 상태에서 점성이 있는 액체 상태로 변하여 형성된 모양을 잃을 수도 있기 때문이다. 즉, 제 1 마스크 패턴(130)의 유리 전이 온도(Tg: glass temperature)보다 낮은 온도로 형성될 수 있는 무기물을 적용할 수 있으면 더 좋은 결과를 얻을 수 있다. 제 1 마스크 패턴(130)의 유리 전이 온도는 사용된 레진에 따라 매우 다양하고, 첨가제(additive)에 따라 변하므로 본 명세서에서 특정한 온도를 언급할 필요는 없다. 각 레진 및 첨가제에 따라 정해지는 유리 전이 온도의 범위는 알려져있다. 같은 맥락으로, 제 1 마스크 패턴(130)이 실리콘을 함유할 경우 유리 전이 온도를 높일 수 있다. 즉, 중간 물질막 패턴(140)이 무기물일 경우에도 제 1 마스크 패턴(130)이 실리콘을 함유하고 있을 경우, 유리 전이 온도가 높아질 수 있기 때문에 중간 물질막 패턴(140)을 형성하는 방법이 다양해질 수 있기 때문에 본 발명의 기술적 사상을 수월하게 실시할 수 있다. 본 실시예에서 특히 실리콘 산화막 또는 비정질 카본막을 형성하는 경우를 예시하나 본 발명이 이에 한정되는 것이 아니다. 실시자의 환경에 따라 더 다양한 무기물이 이용될 수 있다. 형성 방법으로는 균일성(conformality)를 좋게 하기 위하여 실리콘 산화막을 증착할 때 특히 원자층 증착 방법으로 형성할 수 있고, 다른 방법으로 일반적인 증착 방법을 적용한 비정질 카본막을 형성할 수 있다. 본 실시예에서는 실리콘 산화막과 비정질 카본막을 예시하였으나 그 외의 다양한 무기물이 적용될 수 있다. 또, 무기물의 두께나 폭은 한정될 필요가 없다. 형성하고자 하는 타겟 물질의 패턴 크기, 또는 기타 다른 공정을 수행할 수 있는 능력에 따라 다양하게 형성될 수 있다. 본 실시예에서는 예시적으로 제 1 마스크 패턴(130)과 동일한 폭 및 두께로 형성한다. 즉, 제 1 마스크 패턴(130)의 좌우로 동일한 폭의 중간 물질막 패턴이 형성된 경우를 도시한다. 이는 본 발명의 기술적 사상을 이해하기 쉽도록 간결하게 표현하고 설명하고자 함일 뿐이며 본 발명을 한정하고자 함이 아니다.
도 2c를 참조하면, 중간 물질막 패턴(140)의 표면 상에 마스크층(150)을 형성한다. 구체적으로, 마스크층(150)은 제 1 마스크 패턴(130)과 동일한 물질일 수 있다. 즉, 실리콘을 함유한 포토레지스트일 수 있다. 그러나 상술하였듯이, 중간 물질막 패턴(140)이 실리콘을 함유한 유기물일 경우 실리콘을 함유하지 않은 포토레지스트일 수 있다. 마스크층(150)은 코팅, 디스펜싱 또는 라미네이션 방법으로 형성될 수 있다. 도면에는 마스크층(150)이 중간 물질막 패턴(140)의 상부 보다 약간 높게 형성된 것으로 도시되었으나, 이에 한정될 필요가 없다. 즉, 중간 물질막 패턴(140)의 상부보다 더 높게, 즉 두껍게 형성될 수도 있지만, 중간 물질막 패턴(140)의 상부와 비슷한 높이로 형성될 수도 있고, 약간 못미치도록 형성될 수도 있다. 즉, 마스크층(150)은 도 2c에 도시된 모양의 단계를 거치지 않고 곧장 도 2d에 도시된 모양으로 형성될 수도 있다.
도 2d를 참조하면, 마스크층(150)의 표면을 약간 제거하여 중간 물질막 패턴(140)의 상부를 노출시킨다. 마스크층(150)의 표면을 약간 제거 하는 단계는 애싱 공정 또는 식각 공정을 수행할 수 있다. 중간 물질막 패턴(140)이 유기물일 경우 애싱 공정을 사용할 수 있고, 무기물일 경우 식각 공정을 사용할 수 있다. 애싱 공정은 예를 들면 O2 플라즈마를 이용하여 대상물을 제거하는 공정이고, 식각 공정은 할로겐족 원소(F, Cl, Br 등)를 포함한 가스들을 사용하여 대상물을 제거하는 공정이라 할 수 있다. 습식 공정을 사용할 수도 있다. 포토레지스트용 현상액 또는 습식 식각용 식각액으로 대상물을 제거할 수도 있다. 포토레지스트용 현상액이나 습식 식각용 식각액은 잘 알려져 있다. 도 2d의 단계는 중간 물질막 패턴(140)의 상부가 노출되지 않을 수도 있다. 중간 물질막 패턴(140)의 상부가 마스크층(150)의 표면과 비슷한 높이에 위치할 수 있어도 본 실시예를 실시할 수 있다. 또는 중간 물질막 패턴(140)의 상부 표면뿐 아니라 측면의 일부분까지 노출되어도 본 실시예를 실시할 수 있다. 도 2d는 이상적으로 도시된 것이며, 제 2 마스크 패턴(150a)의 표면이 중간 물질막 패턴(140)의 상부 표면과 평면상이 아닐 수도 있다. 즉, 더 높을 수도, 더 낮을 수도 있다.
추가적으로, 도면에 도시되지 않은 다른 영역에 제 2 마스크 패턴(150a)이 형성되지 않아야 하는 영역이 존재할 수 있다. 이 경우에는 제 2 마스크 패 턴(150a)으로 포토레지스트를 사용하고 선택적인 포토리소그래피 공정을 수행하여 제 2 마스크 패턴(150a)이 부분적으로 형성되지 않은 영역들을 형성할 수 있다. 보다 상세하게, 제 2 마스크 패턴(150a)이 형성될 영역을 포토마스킹하고 제 2 마스크 패턴(150a)이 형성되지 않아야 하는 영역을 포토마스킹하지 않고 노광하는 포토리소그래피 공정을 수행하여 제 2 마스크 패턴(150a)이 제거된 영역을 형성할 수 있다. 또한 반대로, 제 2 마스크 패턴(150a)이 가공물 상, 즉 중간 물질막 패턴(140) 상에 전면적으로 형성되어도 무방하다면 포토레지스트를 사용하지 않고 레진만을 사용할 수도 있다. 레진만 사용할 경우 포토레지스트와 달리 감광성(photosensitive)을 나타내지 않는다.
도 2e를 참조하면, 중간 물질막 패턴(140)을 하드 마스크(120)의 표면까지 제거한다. 그러면 하드 마스크(120)의 표면을 선택적으로 노출시키는 제 1 및 제 2 마스크 패턴들(130, 150a)을 형성한다. 구체적으로, 중간 물질막 패턴(140)을 이방성으로 식각하여 하부에 위치한 하드 마스크(120)를 선택적으로 노출시킨다. 이때, 상부에 제 2 마스크 패턴(150a)이 형성된 중간 물질막 패턴(140a)은 형성된다. 중간 물질막 패턴(140)을 제거하는 방법은 이미 설명하였듯이, 유기물일 경우 O2 가스를 이용한 애싱 공정이 수행될 수 있고 무기물일 경우 할로겐족 원소를 포함한 가스를 이용한 플라즈마 식각 방법이 수행될 수 있다. 제 1 및 제 2 마스크 패턴들(130, 150a)은 중간 물질막 패턴(140)과 식각 선택비 또는 애싱 선택비를 갖도록 형성하였으므로 모양을 유지하고 남아 있을 수 있다. 만약 애싱 또는 식각되어 본 래의 모양을 잃는다고 하더라도, 하부의 하드 마스크(120) 또는 하부 물질막(110) 등 타겟막을 패터닝하는데 식각 마스크로 사용될 수 있을 정도의 패턴 모양과 두께를 유지할 수 있다.
도 2f를 참조하면, 제 1 및 제 2 마스크 패턴(130, 150a)을 식각 마스크로 하드 마스크(120)를 패터닝하여 하드 마스크 패턴(120a)을 형성한다. 하드 마스크 패턴(120a)을 형성하는 공정은 각 막질의 종류에 따라 다양한 공정이 적용될 수 있고 이러한 공정들은 잘 알려져있으므로 상세한 설명을 생략한다.
도 2g를 참조하면, 제 1 및 제 2 마스크 패턴(130, 150a) 및 제 2 마스크 패턴(150a) 하부에 남았던 중간 물질막 패턴(140a)을 제거하여 하드 마스크 패턴(120a)만 하부 막질 상에 남긴다. 만약 하부 물질막(110)을 패터닝 할 경우, 제 1 및 제 2 마스크 패턴들(130, 150a)을 제거하는 공정을 거치지 않고 하부 물질막(110)을 패터닝한 다음 제거될 수도 있다. 도 2g 단계 이후에 하드 마스크 패턴(120a)를 이용하여 하부 물질막(110)을 더 패터닝할 수도 있지만, 하드 마스크 패턴(120) 자체가 패터닝하려는 타겟막일 수도 있다. 만약 다마신(damascene)과 같은 공정을 수행하기 위해서라면 하드 마스크 패턴(120a)이 하드 마스크가 아닌 최종 타겟막일 것이다. 따라서 더 이상의 도면 및 설명을 생략한다.
도 3a 내지 도 3l은 도 1b에 부합하는 본 발명의 다른 실시예에 의한 반도체 소자의 미세 패턴 형성 방법을 상세하게 설명하기 위하여 개략적으로 도시한 종단면도들이다. 도 3a 내지 도 3l을 참조한 설명 중 부족한 부분이나 누락된 부분들은 도 2a 내지 도 2g 및 그 설명들과 중첩되는 부분들에 한하여 참조할 수 있다.
도 3a를 참조하면, 하부 물질막(210) 상에 하드 마스크(220) 및 반사 방지막(225)을 형성하고 제 1 마스크 패턴(230)을 형성한다. 하부 물질막(210), 하드 마스크(220) 및 제 1 마스크 패턴(230)에 관한 상세한 설명은 도 2a 및 그 설명을 참조할 수 있다. 반사 방지막(225)은 포토리소그래피 공정 시에 노광원이 하드 마스크(220) 또는 하부 물질막(210)의 표면 또는 계면에서 반사되어 포토레지스트가 비정상적으로 노광되는 현상을 방지하기 위하여 형성될 수 있다. 반사 방지막(225)은 유기물 또는 무기물로 형성될 수 있다. 유기물일 경우 포토레지스트와 같거나 다른 레진을 코팅, 디스펜싱 또는 코팅 방법으로 형성할 수 있다. 무기물일 경우 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 등이 증착 방법으로 형성될 수 있다, 반사 방지막(225)들의 두께는 사용하는 노광원의 파장 등에 따라 다양하며 일정한 두께로 형성되는 것이 아니므로 구체적으로 언급하지 않는다. 또한 사용하는 노광원의 파장에 따라 반사 방지막(225)의 두께를 결정하는 방법도 잘 알려져있다. 도 3a 내지 도 3l을 참조한 실시예에서도, 반사 방지막(225)은 도 2a 내지 도 2g에 도시된 실시예처럼 생략될 수 있다. 물론, 하드 마스크(220) 및 반사 방지막(225)이 모두 생략될 수도 있다.
도 3b를 참조하면, 제 1 마스크 패턴(230) 및 반사 방지막(225)의 노출된 표면 상에 제 1 폭(w1) 및 제 1 두께(t1)의 제 1 폴리머 패턴(240a)을 형성한다. 제 1 폴리머 패턴(240a)은 CxFy 계열의 폴리머일 수 있으며 제 1 마스크 패턴(230) 및 반사 방지막(225)의 노출된 표면과 화학적 결합을 하지 않고 증착 또는 퇴적된다. 제 1 폴리머 패턴(240a)을 형성하는 것은 CxFy 계열의 가스들, 예를 들어 CF4, CHF3, C2F6, C3F6, C4F8 등의 C와 F가 결합한 가스들 또는 CO2와 WF6 등 C를 포함한 가스와 F를 포함한 가스들을 진공 챔버 내에 주입하고 플라즈마 상태로 여기시켜 형성할 수 있다. 다른 표현으로, 건식 식각용 챔버 또는 증착용 챔버 내에 C 와 F를 함유한 가스들을 주입하고 플라즈마 상태로 여기시켜 형성할 수 있다. 일반적으로 CxFy 계열의 가스들은 플라즈마 상태로 건식 식각 공정을 수행할 때 널리 사용되므로 본 실시예에서는 건식 식각용 진공 챔버 내에서 실시하였다. 건식 식각 공정을 수행할 때의 공정 조건을 조절하여 제 1 마스크 패턴(230), 즉 포토레지스트 패턴 상에 CxFy 계열의 폴리머를 증착할 수도 있고 제거할 수도 있다. 통상적으로 건식 식각 공정의 조건들은 주입 가스의 종류와 유량, 챔버 내부의 압력 및 온도, 플라즈마의 밀도, 챔버에 인가되는 DC 및 AC 바이어스 등이 있는데, 그 공정 조건들을 다양하게 조절하여 본 실시예를 실시할 수 있다. 대표적으로, 폴리머를 증착하는 공정과 제거하는 공정의 가장 큰 차이는 우선 O2 가스의 주입량과 가공물 - 웨이퍼, 본 실시예에서는 제 1 마스크 패턴(230), 하부 물질막(210) 또는 그 기판이라 볼 수 있다 - 의 온도라고 볼 수 있다. 공정 중에 O2 가스를 거의 주입하지 않거나 가공물의 온도를 낮게하면 CxFy 계열의 폴리머가 제 1 마스크 패턴(230) 표면에 증착된다. 이어 O2 가스를 주입하거나 가공물의 온도를 높이면 제 1 마스크 패턴(230)의 표면에 증착되어 있던 CxFy 계열의 폴리머가 제거된다. 이러한 폴리머 증착 및 제거 주기를 반복하면 폴리머가 증착되는 프로파일을 원하는 모양으로 조절할 수 있다.
O2 가스 주입량은 공정 챔버 및 가공물의 크기, 사용하는 공정의 종류, 또는 다른 가스와의 상대적인 유량 등이 매우 다양하게 변하기 때문에 절대적으로 어느 정도의 유량으로 주입한다고 언급할 수가 없다. 다만, 상대적으로, 폴리머를 형성하는 공정과 제거 하는 공정은 대략(broadly) 10:1 정도로 설정하나 그에 구애받지 않고 자유롭게 조절할 수 있다. 본 실시예에서는 실험적으로 대략 5배 내외로 조절하여 실시한다.
가공물의 온도도 매우 다양한 변수를 가지고 있으므로 정확한 온도 범위를 언급할 수는 없으나 저온 공정일수록 좋은 효과를 얻을 수 있으므로 대략 200℃ 이내에서 조절할 수 있다. 본 실시예의 경우 실험적으로 100℃ 이하의 온도 차이로 실시한다.
간단하게(briefly), 제 1 폴리머 패턴(240a)은 C와 F를 포함한 가스를 주입하고 플라즈마 공정을 이용하여 제 1 마스크 패턴(230)의 표면에 형성될 수 있다.
도 3c를 참조하면, 제 1 폴리머 패턴(240a)을 얇게(thinning)하는 공정을 수행하여 제 2 폭(w2)의 제 2 폴리머 패턴(240b)을 형성한다. 제 2 폴리머 패턴(240b)은 제 1 폴리머 패턴(240a)과는 달리 제 1 마스크 패턴(230)의 상부 또는 노출된 반사 방지막(225)의 표면 상에 폴리머가 형성되지 않는다. 즉, 그 부분에 형성되어 있던 제 1 폴리머 패턴(240a)을 제거한다. 이방성 공정을 진행하면 제 1 마스크 패턴(230)의 측면에 형성된 폴리머들은 상대적으로 덜 제거되고 제 1 마스크 패턴(230)의 상부 및 노출된 반사 방지막(225)의 표면 상에 형성되어 있던 폴리머들은 상대적으로 많이 제거된다. 즉, 폴리머 제거 공정을 전면적으로 실시하여 제 1 폴리머 패턴(240a)이 제 2 폴리머 패턴(240b)으로 변형된다. 도면은 이상적으로 도시된 것이므로, 실제로는 도면과 달리 제 1 마스크 패턴(240a)의 상부 또는 노출된 반사 방지막(225)의 표면 상에 폴리머가 남아 있을 수도 있다. 제 2 폭(w2)은 제 1 폭(w1)보다 작을 수 있다. (w1 ≥ w2)
도 3d를 참조하면, 다시 폴리머 형성 공정을 수행하여 제 3 폭(w3) 및 제 2 두께(t2)의 제 3 폴리머 패턴(240c)을 형성한다. 구체적으로, 제 1 폭(w1)보다 두꺼운 제 3 폭(w3)의 제 3 폴리머 패턴(240c)을 형성한다. 제 1 마스크 패턴(230)의 상부 및 노출된 반사 방지막(225)의 표면에 제 2 두께(t2)의 폴리머가 다시 형성된다. 제 3 폭(w3)은 제 1 폭(w1)보다 두터울 수 있고 제 2 두께(t2)는 제 1 두께(t1)와 특별한 상관관계를 갖지 않을 수 있다. (w3 ≥ w1)
도 3e를 참조하면, 다시 폴리머 제거 공정을 수행하여 제 4 폭(w4)의 제 4 폴리머 패턴(240d)을 형성한다. 도 3c 및 그 설명을 참조할 수 있다. 구체적으로 제 1 마스크 패턴(230)의 상부 및 노출된 반사 방지막(225)의 표면에 형성되었던 폴리머를 제거 또는 얇게 하는 공정을 수행한다. 제 4 폭(w4)은 제 3 폭(w3)보다 작을 수 있다. (w3 ≥ w4)
도 3f를 참조하면, 다시 폴리머 형성 공정을 수행하여 제 5 폭(w5) 및 제 3 두께(t3)의 제 5 폴리머 패턴(240e)을 형성한다. 도 3b, 도 3d 및 그 설명들을 참 조할 수 있다. 제 1 마스크 패턴(230) 및 노출된 반사 방지막(225)의 표면에 다시 제 3 두께(t3)의 폴리머가 형성될 수 있고, 제 1 마스크 패턴(230)의 측면에 제 5 폭(w5)의 폴리머가 다시 형성된다. 제 5 폭(w5)은 제 3 폭(w3)보다 클 수 있다. (w5 ≥ w3)
도 3g를 참조하면, 다시 폴리머 제거 공정을 수행하여 제 6 폭(w6)의 제 6 폴리머 패턴(240f)을 형성한다. 도 3c, 도 3e 및 그 설명들을 참조할 수 있다. 제 1 마스크 패턴(230)의 상부 및 노출된 반사 방지막(225)의 표면에 형성되었던 폴리머가 다시 제거 또는 얇게 된다. 제 6 폭(w6)은 제 5 폭(w5)보다 작을 수 있다. (w5 ≥ w6)
도 3h를 참조하면, 다시 폴리머 형성 공정을 수행하여 제 7 폭(w7) 및 제 4 두께(t4)의 제 7 폴리머 패턴(240g)을 형성한다. 도 3b, 도 3d, 도 3f 및 그 설명들을 참조할 수 있다. 제 7 폭(w7)은 제 5 폭(w5)보다 클 수 있다. (w7 ≥ w5)
도 3i를 참조하면, 다시 폴리머 제거 공정을 수행하여 제 8 폭(w8)의 제 8 폴리머 패턴(240h)을 형성한다. 도 3c, 도 3e, 도 3g 및 그 설명들을 참조할 수 있다. 제 8 폭(w8)은 최종적인 두께일 수 있고, 제 7 폭(w7)보다 작을 수 있다. (w7 ≥ w8) 본 실시예에서는 제 8 폭(w8)이 제 1 마스크 패턴(230)의 폭과 유사하고, 또한 제 8 폴리머 패턴(240h)들의 간격과 유사하다. 이것은 본 발명 및 본 실시예를 이해하기 쉽도록 도면을 간결하게 도시하기 위한 것이며 본 발명을 한정하는 것이 아니다. 최종적으로 패터닝될 타겟막의 패턴 간격은 폴리머 패턴의 크기에 해당되므로 도시된 제 8 폴리머 패턴(240h)의 폭(w8)은 다양한 설계 및 공정에 따라 다 양하게 설정될 것이다.
본 실시예에서는 폴리머 패턴(240)을 형성하는 과정을 각 3회씩 폴리머를 증착(deposition) 및 제거(thinning)하는 것으로 설명하였으나, 이는 예시적일 뿐이다. 즉, 실시자의 의도 및 환경에 따라 폴리머층을 형성 및 제거하는 단계들을 1회만 반복하여 형성할 수도 있고, 수 회 반복할 수도 있으며 수 십회 이상 반복할 수도 있다. 또한 RF 바이어스를 이용할 경우, (+) 주기와 (-) 주기를 각각 증착 및 제거의 개념(또는 그 반대도 가능하다)으로 볼 수 있으므로 횟수를 한정할 수 없는 반복주기를 수행할 수 있다. RF 바이어스를 이용할 경우, 파형(wave)의 듀레이션(duration)을 기준으로 (+) 또는 (-)로 치우치도록하여 폴리머 증착 주기 및 제거 주기를 설정할 수 있다.
도 3j를 참조하면, 제 1 마스크 패턴(230), 반사 방지막(225), 및 제 8 폴리머 패턴(240h)의 노출된 표면 상에 제 2 마스크 패턴(250)을 형성한다. 또는 노출된 반사 방지막(225)의 표면 및 제 8 폴리머 패턴(240h)의 측면에 제 2 마스크 패턴(250)을 형성한다. 즉, 제 1 마스크 패턴(230) 및 제 8 폴리머 패턴(240h)의 상부에는 제 2 마스크 패턴(250)이 형성되지 않을 수 있다. 또한 도 2c를 참조하여 마스크층을 형성하고 패터닝하여 제 2 마스크 패턴(250)을 형성할 수도 있다. 구체적으로, 제 2 마스크 패턴(250)을 제 1 마스크 패턴(230), 제 8 폴리머 패턴(240h) 및 반사 방지막(225)의 노출된 표면을 모두 덮도록 형성한 다음, 전면적으로 제 2 마스크 패턴(250)의 표면을 제거 또는 얇게 하는 공정을 수행하여 도 3j에 도시된 프로파일의 제 2 마스크 패턴(250)을 완성할 수 있다. 제 2 마스크 패턴(250)의 표 면을 제거 또는 얇게 하는 공정은 도 2c를 참조할 수 있다. 제 2 마스크 패턴(250)의 표면이 제거 또는 얇게 되면 제 1 마스크 패턴 및 폴리머 패턴의 상부가 노출된다. 제 2 마스크 패턴(250)은 제 1 마스크 패턴(230)과 같은 포토레지스트일 수 있다. 또한 실리콘을 함유할 수도 있다.
도 3k를 참조하면, 노출된 제 8 폴리머 패턴(240h)의 상부로부터 반사 방지막(225)의 표면에 이르도록 제 8 폴리머 패턴(240h)을 제거하여 반사 방지막(225)의 표면을 노출시킨다. 제 8 폴리머 패턴(240h)을 제거하는 공정은 이방성 공정일 수 있으며, 애싱 공정일 수 있다. CxFy 계열의 폴리머는 O2 가스를 이용한 애싱 공정을 수행하여 쉽게 제거된다. 이때, 제 1 및 제 2 마스크 패턴들(230, 250)이 포토레지스트일 경우, CxFy 애싱 선택비를 가질 수 있도록 제 1 및 제 2 마스크 패턴들(230, 250)은 실리콘을 함유할 수 있다.
도 3l을 참조하면, 제 1 마스크 패턴(230) 및 제 2 마스크 패턴(250)을 마스크로 반사 방지막(225), 하드 마스크(220)을 패터닝한다. 반사 방지막(225)이 유기물일 경우 도 3k의 단계에서 제 8 폴리머(240h)를 제거하기 위한 애싱 공정에 의하여 패터닝될 수도 있다. 또한 도 3l의 단계에서 별도의 반사 방지막(225) 패터닝 공정에 의하여 패터닝될 수도 있다. 반사 방지막(225)이 무기물일 경우 식각 공정에 의해 패터닝될 수 있다. 반사 방지막(225)이 무기물일 경우 반사 방지막(225)을 패터닝하는 공정과 하드 마스크(220)를 패터닝하는 공정이 인시투(in-situ)로 수행될 수 있다. 즉, 연속 공정으로 진행될 수 있따. 반사 방지막(225) 및 하드 마스 크(220)를 패터닝하는 공정은 상세하게 설명하였으므로 더 이상 설명하지 않는다.
도 3l 단계 이후, 제 1 및 제 2 마스크 패턴들(230, 250)을 완전하게 제거하여 타겟막 패턴을 형성한다. 타겟막 패턴은 반사 방지막 패턴(225a), 하드 마스크 패턴(220a) 및 하부 물질막(210)중 하나 이상이 패터닝된 모습으로 남은 패턴일 수 있다. 제 1 및 제 2 마스크 패턴들(230, 250)을 제거하는 공정은 도 2g 및 그 설명을 참조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이 본 발명의 실시예들에 의한 반도체 소자의 미세 패턴을 형성하는 방법에 의하면, 노광 장비 등을 교체하지 않고 안정적으로 미세한 패턴을 형성할 수 있어서 경제적이고 보다 빨리 고성능 대용량 반도체 소자를 개발 및 생산할 수 있다.

Claims (20)

  1. 하부 물질막 상에 상기 하부 물질막을 선택적으로 노출시키는 제 1 마스크 패턴을 형성하고,
    상기 제 1 마스크 패턴의 표면 전체 및 상기 노출된 하부 물질막 상에 중간 물질막 패턴을 형성하고,
    상기 중간 물질막 패턴의 상부를 완전히 덮는 마스크 층을 형성하고,
    상기 마스크 층의 표면을 얇게 하여 상기 중간 물질막 패턴의 상부가 일부 노출되는 제 2 마스크 패턴을 형성하고,
    상기 노출된 중간 물질막 패턴을 하부 물질막 표면까지 제거하여 상기 제 1 마스크 패턴을 노출시키고,
    상기 제 1 및 제 2 마스크 패턴을 패터닝 마스크로 상기 하부 물질막을 패터닝하고, 및
    상기 제 1 및 제 2 마스크 패턴을 제거하는 것을 포함하는 반도체 소자의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 마스크 패턴은 포토레지스트 패턴인 반도체 소자의 미세 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 포토레지스트 패턴은 실리콘을 함유하는 반도체 소자의 미세 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 중간 물질막 패턴은 원자층 증착 방법으로 형성된 무기물 패턴인 반도체 소자의 미세 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 무기물 패턴은 실리콘 산화막 패턴인 반도체 소자의 미세 패턴 형성 방법.
  6. 제 1 항에 있어서,
    상기 중간 물질막 패턴은 비정질 카본막 패턴인 반도체 소자의 미세 패턴 형성 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 하부 물질막과 상기 제 1 마스크 패턴 사이에 반사 방지막이 더 형성되고 패터닝되는 반도체 소자의 미세 패턴 형성 방법.
  9. 제 8 항에 있어서,
    상기 반사 방지막은 유기물인 반도체 소자의 미세 패턴 형성 방법.
  10. 제 1 항에 있어서,
    상기 하부 물질막은 무기물 하드 마스크인 반도체 소자의 미세 패턴 형성 방법.
  11. 하부 물질막 상에 상기 하부 물질막을 선택적으로 노출시키는 제 1 마스크 패턴을 형성하고,
    상기 제 1 마스크 패턴의 표면 전체 및 상기 노출된 하부 물질막 상에 폴리머 패턴을 형성하고,
    상기 폴리머 패턴의 표면에 상기 폴리머 패턴의 상부를 일부 노출시키는 제 2 마스크 패턴을 형성하고,
    상기 노출된 폴리머 패턴을 하부 물질막 표면까지 제거하여 상기 제 1 마스크 패턴을 노출시키고,
    상기 제 1 및 제 2 마스크 패턴을 마스크로 상기 물질막을 패터닝하고, 및
    상기 제 1 및 제 2 마스크 패턴을 제거하는 것을 포함하는 반도체 소자의 패턴 형성 방법.
  12. 제 11 항에 있어서,
    상기 제 1 및 제 2 마스크 패턴은 포토레지스트 패턴인 반도체 소자의 미세 패턴 형성 방법.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 포토레지스트 패턴은 실리콘을 함유하는 반도체 소자의 미세 패턴 형성 방법.
  14. 제 11 항에 있어서,
    상기 폴리머 패턴을 형성하는 것은,
    상기 제 1 마스크 패턴 표면에 폴리머를 증착하는 단계와 및 증착된 폴리머를 얇게 하는 단계를 반복하는 반도체 소자의 미세 패턴 형성 방법.
  15. 제 14 항에 있어서,
    상기 폴리머는 CxFy 계열의 폴리머를 포함하는 반도체 소자의 미세 패턴 형 성 방법.
  16. 제 11 항에 있어서,
    상기 제 2 마스크 패턴을 형성하는 것은,
    상기 폴리머 패턴의 상부를 완전히 덮는 마스크층을 형성하고, 및
    상기 마스크층을 전면적으로 얇게 하여 상기 폴리머 패턴의 상부를 노출시키는 제 2 마스크 패턴을 형성하는 반도체 소자의 미세 패턴 형성 방법.
  17. 제 11 항에 있어서,
    상기 폴리머 패턴을 제거하는 것은 O2 가스를 주입한 플라즈마 공정인 반도체 소자의 미세 패턴 형성 방법.
  18. 제 11 항에 있어서,
    상기 하부 물질막과 상기 제 1 마스크 패턴 사이에 반사 방지막이 더 형성되고 패터닝되는 반도체 소자의 미세 패턴 형성 방법.
  19. 제 18 항에 있어서,
    상기 반사 방지막은 유기물인 반도체 소자의 미세 패턴 형성 방법.
  20. 제 11 항에 있어서,
    상기 하부 물질막은 무기물 하드 마스크인 반도체 소자의 미세 패턴 형성 방법.
KR1020060051383A 2006-06-08 2006-06-08 반도체 소자의 미세 패턴 형성 방법 KR100781542B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060051383A KR100781542B1 (ko) 2006-06-08 2006-06-08 반도체 소자의 미세 패턴 형성 방법
US11/711,781 US7842450B2 (en) 2006-06-08 2007-02-28 Method of forming a semiconductor device
CN2007101041085A CN101086961B (zh) 2006-06-08 2007-05-16 形成半导体器件的方法
TW096119007A TWI362688B (en) 2006-06-08 2007-05-28 Method of forming a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060051383A KR100781542B1 (ko) 2006-06-08 2006-06-08 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100781542B1 true KR100781542B1 (ko) 2007-12-03

Family

ID=38822504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060051383A KR100781542B1 (ko) 2006-06-08 2006-06-08 반도체 소자의 미세 패턴 형성 방법

Country Status (4)

Country Link
US (1) US7842450B2 (ko)
KR (1) KR100781542B1 (ko)
CN (1) CN101086961B (ko)
TW (1) TWI362688B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082092B1 (ko) 2007-12-20 2011-11-10 주식회사 하이닉스반도체 스페이서를 이용한 반도체소자의 패턴 형성방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843948B1 (ko) * 2006-07-10 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
JP5086283B2 (ja) * 2008-02-15 2012-11-28 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
JP5254049B2 (ja) * 2008-02-15 2013-08-07 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
US8394280B1 (en) * 2009-11-06 2013-03-12 Western Digital (Fremont), Llc Resist pattern protection technique for double patterning application
KR20110093495A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
CN102201365B (zh) * 2010-03-22 2014-06-04 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
US8314034B2 (en) * 2010-12-23 2012-11-20 Intel Corporation Feature size reduction
TWI640042B (zh) * 2015-03-09 2018-11-01 聯華電子股份有限公司 半導體裝置之圖案化結構的製作方法
CN107275202B (zh) * 2016-04-07 2020-03-10 中芯国际集成电路制造(上海)有限公司 刻蚀方法及半导体结构的形成方法
US20180323061A1 (en) * 2017-05-03 2018-11-08 Tokyo Electron Limited Self-Aligned Triple Patterning Process Utilizing Organic Spacers
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
CN108847387A (zh) * 2018-06-22 2018-11-20 长江存储科技有限责任公司 一种孔形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051000A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 미세 패턴 형성 방법
JP2004191465A (ja) 2002-12-09 2004-07-08 Fujitsu Ltd レジストパターンの形成方法並びに半導体装置及びその製造方法
KR20040081865A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
KR20060100251A (ko) * 2005-03-16 2006-09-20 가부시끼가이샤 도시바 패턴 형성 방법 및 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225060B1 (ko) 1996-07-25 1999-10-15 윤종용 반도체 장치의 제조 방법
KR19980030450A (ko) 1996-10-29 1998-07-25 김영환 마스크롬의 제조방법
JP2002110654A (ja) 2000-10-04 2002-04-12 Sony Corp 半導体装置の製造方法
US6667237B1 (en) * 2000-10-12 2003-12-23 Vram Technologies, Llc Method and apparatus for patterning fine dimensions
US6833232B2 (en) * 2001-12-20 2004-12-21 Dongbu Electronics Co., Ltd. Micro-pattern forming method for semiconductor device
KR101200938B1 (ko) * 2005-09-30 2012-11-13 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051000A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 반도체 소자의 미세 패턴 형성 방법
JP2004191465A (ja) 2002-12-09 2004-07-08 Fujitsu Ltd レジストパターンの形成方法並びに半導体装置及びその製造方法
KR20040081865A (ko) * 2003-03-17 2004-09-23 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법
KR20060100251A (ko) * 2005-03-16 2006-09-20 가부시끼가이샤 도시바 패턴 형성 방법 및 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082092B1 (ko) 2007-12-20 2011-11-10 주식회사 하이닉스반도체 스페이서를 이용한 반도체소자의 패턴 형성방법

Also Published As

Publication number Publication date
US20070287299A1 (en) 2007-12-13
US7842450B2 (en) 2010-11-30
TW200807502A (en) 2008-02-01
TWI362688B (en) 2012-04-21
CN101086961A (zh) 2007-12-12
CN101086961B (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
KR100781542B1 (ko) 반도체 소자의 미세 패턴 형성 방법
TWI493626B (zh) 使蝕刻底蝕最小化並提供完全金屬剝落（ｌｉｆｔｏｆｆ）的方法
US8932957B2 (en) Method of fabricating a FinFET device
US7531456B2 (en) Method of forming self-aligned double pattern
US8476002B2 (en) Methods of forming patterned masks
US9589800B2 (en) Method for integrated circuit patterning
US7635649B2 (en) Method for manufacturing semiconductor device
TW201923834A (zh) 半導體結構的形成方法
KR100714477B1 (ko) 반도체 집적 회로 장치의 제조 방법
CN101335184B (zh) 形成半导体器件的微图案的方法
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
CN107785252B (zh) 双重图形化的方法
KR100816210B1 (ko) 반도체 장치 형성 방법
KR100843948B1 (ko) 반도체 소자의 미세 패턴 형성방법
CN112951718A (zh) 半导体结构及其形成方法
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
US20060138085A1 (en) Plasma etching method with reduced particles production
KR101614410B1 (ko) 높은 선택비를 갖는 식각방법 및 이를 이용한 패턴 형성방법
KR100920837B1 (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
US8716139B2 (en) Method of patterning a semiconductor device
KR20030048957A (ko) 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법
Mebarki et al. Self-aligned double patterning process for 32/32nm contact/space and beyond using 193 immersion lithography
US6541387B1 (en) Process for implementation of a hardmask
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
KR20080060549A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 13