TWI640042B - 半導體裝置之圖案化結構的製作方法 - Google Patents
半導體裝置之圖案化結構的製作方法 Download PDFInfo
- Publication number
- TWI640042B TWI640042B TW104107459A TW104107459A TWI640042B TW I640042 B TWI640042 B TW I640042B TW 104107459 A TW104107459 A TW 104107459A TW 104107459 A TW104107459 A TW 104107459A TW I640042 B TWI640042 B TW I640042B
- Authority
- TW
- Taiwan
- Prior art keywords
- spacer layer
- conformal spacer
- layer
- conformal
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 181
- 238000000034 method Methods 0.000 claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000012545 processing Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 238000009966 trimming Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Abstract
一種半導體裝置之圖案化結構的製作方法包括下列步驟。於基底上形成支撐構件。於支撐構件以及基底之表面上形成第一保形間隔層，於第一保形間隔層上形成第二保形間隔層，於第二保形間隔層上形成覆蓋層。第一保形間隔層、第二保形間隔層與覆蓋層填入支撐構件間的缺口中。進行第一製程以移除部分之覆蓋層、部分之第一保形間隔層與部分之第二保形間隔層。進行第二製程以移除支撐構件或移除位於支撐構件與第二保形間隔層之間的第一保形間隔層，並暴露出基底之部分的表面。
Description
本發明係關於一種半導體裝置之圖案化結構的製作方法，尤指一種利用多層堆疊之保形(conformal)間隔層來增加圖案密度之半導體裝置之圖案化結構的製作方法。
半導體積體電路之技術隨著時間不斷地進步成長，每個新世代製程下的產品都較前一個世代具有更小且更複雜的電路設計。在各晶片區域上的功能元件因產品革新需求而必須使其數量與密度不斷地提升，當然也就使得各元件幾何尺寸需越來越小。然而，一般的半導體製程中係利用光學微影製程來形成圖案化結構，受限於光學微影技術之最小曝光極限，圖案化結構的尺寸與間距的縮小程度存在瓶頸而不易克服。雖然目前業界已發展出側壁圖案轉移(Sidewall Image Transfer,SIT)技術，利用尺度小於光學微影之曝光極限的側壁子來進行圖案轉移，但仍不易製造出尺寸與間距均極微小且圖案密度更高的圖案化結構。
本發明提供了一種半導體裝置之圖案化結構的製作方法，利用多層堆疊之保形(conformal)間隔層以及覆蓋層形成於支撐構件與基底上，並搭配對應的蝕刻製程來形成比原本支撐構件密度更高的遮罩圖案。
根據本發明之一實施例，本發明提供了一種半導體裝置之圖案化結構的製作方法，包括下列步驟。首先，於一基底之一表面上形成複數個支撐構件，兩相鄰之支撐構件之間係被一缺口隔離。然後，於支撐構件以及基底之表面上形成一第一保形間隔層，於第一保形間隔層上形成一第二保形間隔層，並於第二保形間隔層上形成一覆蓋層。第一保形間隔層、第二保形間隔層以及覆蓋層係填入支撐構件之間的缺口中，且缺口中之覆蓋層未接觸基底之表面。於覆蓋層形成之後，進行一第一製程，第一製程係移除部分之覆蓋層、部分之第一保形間隔層以及部分之第二保形間隔層，用以部分暴露出支撐構件、第一保形間隔層以及第二保形間隔層。之後，進行一第二製程，第二製程係移除支撐構件或移除位於支撐構件與第二保形間隔層之間的第一保形間隔層，用以暴露出基底之部分的表面。
在本發明之半導體裝置之圖案化結構的製作方法中，多層保形間隔層以及覆蓋層係互相堆疊形成於支撐構件與基底上，藉由移除部分之支撐構件或/及保形間隔層可形成比原本支撐構件密度更高的遮罩圖案，藉此可應用於形成原本受限於曝光極限而無法製作之高密度圖案化結構。
10‧‧‧基底
10S‧‧‧表面
11‧‧‧半導體基底
11F‧‧‧鰭狀結構
12‧‧‧底部遮罩層
13‧‧‧蝕刻阻擋層
20‧‧‧支撐構件
30‧‧‧第一保形間隔層
30S‧‧‧第一上表面
30T‧‧‧第二處理區
30U‧‧‧第一U形間隔層
40‧‧‧第二保形間隔層
40S‧‧‧第二上表面
40T‧‧‧第一處理區
40U‧‧‧第二U形間隔層
50‧‧‧覆蓋層
100‧‧‧圖案化結構
D1‧‧‧水平方向
D2‧‧‧垂直方向
G‧‧‧缺口
T1‧‧‧第一處理
T2‧‧‧第二處理
TK1‧‧‧第一厚度
TK2‧‧‧第二厚度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
第1圖至第9圖繪示了本發明第一實施例之半導體裝置之圖案化結構的製作方法示意圖。
第10圖與第11圖繪示了本發明第二實施例之半導體裝置之圖案化結構的製作方法示意圖。
第12圖至第15圖繪示了本發明第三實施例之半導體裝置之圖案化結構的製作方法示意圖。
請參閱第1圖至第9圖。第1圖至第9圖繪示了本發明第一實施例之半導體裝置之圖案化結構的製作方法示意圖。本實施例提供一種半導體裝置之圖案化結構的製作方法，包括下列步驟。首先，如第1圖所示，於一基底10之一表面10S上形成複數個支撐構件20，各支撐構件20係沿一水平方向D1重複排列，且於水平方向D1上兩相鄰之支撐構件20之間係被一缺口G隔離。支撐構件20可藉由一般的光學微影(photolithography)製程形成，而此時的支撐構件20於水平方向D1上之寬度最小可與此光學微影製程最小曝光極限相近，但本發明並不以此為限。在本發明之其他實施例中亦可視需要使用其他製程手法例如雙重曝光(Double Patterning)技術或側壁圖案轉移(Sidewall Image Transfer,SIT)技術來製作支撐構件20。此外，本實施例之基底10可包括一半導體基底11、一底部遮罩層12以及一蝕刻阻擋層13於一垂直方向D2上依序互相堆疊設置，而表面10S即為蝕刻阻擋層13的上表面，但本發明並不以此為限。在本發明之其他實施例中，亦可視需要使用其他結構之基底10。蝕刻阻擋層13的材料較佳係選自可阻擋形成支撐構件20時及後續可能進行之其他蝕刻製程，舉例來說當支撐構件20的材料為碳時，蝕刻阻擋層13的材料可為矽或氧化矽，但並不以此為限，支撐構件20亦可視需要包括矽、氧化矽或氮化矽等材料並搭配適合之蝕刻阻擋層13。此外，底部遮罩層12可與支撐構件20相同，而半導體基底11可包括磊晶矽基底(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底等，但並不以此為限。
接著，如第2圖所示，本實施例之製作方法可選擇性地進行一修整(trimming)製程，用以縮小支撐構件20的大小，此修整製程可依據支撐構件20的材料狀況選擇適合之乾式或濕式蝕刻製程，但並不以此為限。然後，
如第3圖所示，於上述之修整製程之後，於支撐構件20以及基底10之表面10S上形成一第一保形(conformal)間隔層30，也就是說第一保形間隔層30並不具有平坦化效果，第一保形間隔層30形成之後的表面地形起伏狀況與未形成第一保形間隔層30之前由基底10之表面10S與各支撐構件20所形成之地形起伏狀況大體上相似，而第一保形間隔層30於表面10S上的厚度亦大體上與形成於各支撐構件20於水平方向D1上兩側之第一保形間隔層30的厚度相同。然後，於第一保形間隔層30上形成一第二保形間隔層40。第二保形間隔層40亦不具有平坦化效果，第二保形間隔層40於垂直方向D2上的厚度亦大體上與形成於各支撐構件20於水平方向D1上兩側之第二保形間隔層40的厚度相同。第一保形間隔層30與第二保形間隔層40係填入各缺口G中，但各缺口G並未被第一保形間隔層30與第二保形間隔層40填滿。此外，第一保形間隔層30與第二保形間隔層40可分別以適合之製程方式例如化學氣相沉積(chemical vapor deposition,CVD)所形成，而第一保形間隔層30之厚度較佳可與第二保形間隔層40之厚度相同，但並不以此為限。第一保形間隔層30與第二保形間隔層40之材料不同且較佳係彼此具有蝕刻選擇比之不同材料，舉例來說，當第一保形間隔層30的材料為四乙氧基矽烷(tetraethoxy silane,TEOS)時，第二保形間隔層40的材料較佳為可抵抗對TEOS進行之蝕刻製程的材料例如高分子材料，但並不以此為限。
然後，如第4圖所示，於第二保形間隔層40上形成一覆蓋層50。覆蓋層50較佳可為填洞能力較佳的材料，例如以旋轉塗佈(spin-on coating)方式形成之光阻材料、底抗反射層(bottom anti-reflection coating,BARC)、有機介電層(organic dielectric layer,ODL)等材料，藉此可確保覆蓋層50填入各缺口G的狀況，但並不以此為限。第一保形間隔層30、第二保形間隔層40以及覆蓋層50係填入支撐構件20之間的各缺口G中，且缺口G中之覆蓋層50與第二保形間隔層40均未接觸基底10之表面10S。各缺口G係被堆疊之第
一保形間隔層30、第二保形間隔層40以及覆蓋層50所填滿，且各支撐構件20於水平方向D1上的寬度、各缺口G中之覆蓋層50於水平方向D1上的寬度、各缺口G的上部中之第一保形間隔層30於水平方向D1上的厚度以及各缺口G的上部中之第二保形間隔層40於水平方向D1上的厚度較佳係彼此相等，藉此可於後續經由移除部分之材料層來形成所需之圖案化遮罩，但並不以此為限。舉例來說，各支撐構件20於水平方向D1上可具有一第一寬度W1，各缺口G中之覆蓋層50於水平方向D1上可具有一第二寬度W2，第一保形間隔層30可具有一第一厚度TK1，第二保形間隔層40可具有一第二厚度TK2，而第一寬度W1、第二寬度W2、第一厚度TK1以及第二厚度TK2較佳係彼此相等，故各支撐構件20於水平方向D1上的節距(pitch)較佳為每一支撐構件20寬度的6倍，但並不以此為限。在本發明之其他實施例中，亦可視設計需要使第一寬度W1、第二寬度W2、第一厚度TK1以及第二厚度TK2均不相同或僅部分相同，藉以形成所需之圖案化遮罩。
如第5圖與第6圖所示，於覆蓋層50形成之後，進行一第一製程，第一製程係移除部分之覆蓋層50、部分之第一保形間隔層30以及部分之第二保形間隔層40，用以部分暴露出支撐構件20、第一保形間隔層30以及第二保形間隔層40。本實施例之第一製程可包括一蝕刻製程或/及一化學機械研磨(chemical mechanical polish,CMP)製程，但並不以此為限而可使用其他之方式來移除部分之覆蓋層50、部分之第一保形間隔層30以及部分之第二保形間隔層40。舉例來說，如第5圖所示，本實施例之第一製程可包括先對覆蓋層50進行一回蝕刻(etching back)製程，用以移除部分之覆蓋層50並暴露出部分之第二保形間隔層40。然後，如第6圖所示，再進行一化學機械研磨製程來移除部分之覆蓋層50、部分之第一保形間隔層30以及部分之第二保形間隔層40，並部分暴露出支撐構件20、第一保形間隔層30以及第二保形間隔層40。在第一製程之後，位於缺口G中之第一保形間隔層30可為一第一
U形間隔層30U，缺口G中之第二保形間隔層40可為一第二U形間隔層40U，且第二U形間隔層40U係形成於缺口G中之覆蓋層50與第一U形間隔層30U之間。
之後，如第6圖至第7圖所示，進行一第二製程，以移除支撐構件20、部分之第二保形間隔層40以及於垂直方向D2上位於第二保形間隔層40以及基底10之間的部分之第一保形間隔層30，用以暴露出基底10之部分的表面10S。本實施例之第二製程可包括一次或多次不同的蝕刻製程，用以分別針對支撐構件20、第二保形間隔層40以及第一保形間隔層30的材料進行蝕刻。在此第二製程之後，部分之第一保形間隔層30以及部分之第二保形間隔層40在垂直方向D2上存在於覆蓋層50與基底10之間，用以避免欲保留之覆蓋層50因底部被掏空而一併被移除。因此，用以移除部分之第一保形間隔層30與部分之第二保形間隔層40的蝕刻製程較佳係分別為非等向性蝕刻(anisotropic etching)，但並不以此為限。值得說明的是，藉由控制第一保形間隔層30以及第二保形間隔層40的厚度，可使得第二製程之後所剩下之圖案於水平方向D1上具有等寬與等間距的特性，且第二製程之後所剩下之圖案密度可為原先之支撐構件20的圖案分布密度的3倍，但並不以此為限。在本發明之其他實施例中，亦可藉由調整第一保形間隔層30以及第二保形間隔層40的厚度來使得第二製程之後所剩下之圖案可具有不同的寬度或/及不同的間距。
然後，如第7圖至第8圖所示，本實施例之製作方法可更包括於上述之第二製程之後，以剩下之第一保形間隔層30、覆蓋層50以及在垂直方向D2上位於覆蓋層50與基底10之間的第二保形間隔層40當作一遮罩對基底10進行蝕刻。換句話說，也就是可先將第二製程後剩下的材料層之圖形轉移到底部遮罩層12，再藉由底部遮罩層12當作蝕刻遮罩對半導體基底11
進行圖案化製程，以形成如第9圖所示之半導體裝置之圖案化結構100，但並不以此為限。在本發明之其他實施例中，亦可不設置且不經由上述之底部遮罩層12當作蝕刻遮罩而直接對所需進行圖案化之物件或目標層進行蝕刻。圖案化結構100可包括多個鰭狀結構11F，而此鰭狀結構11F可用於形成鰭式場效電晶體(FinFET)，但並不以此為限。換句話說，藉由本實施例之製作方法，可使原先以光學微影形成之圖形的圖案密度提升至約三倍，藉此可應用於製作更高密度之圖案化結構。在本發明之其他實施例中，圖案化結構100亦可包括其他結構例如閘極，或者亦可視需要再進行側壁圖案轉移製程來更進一步提升圖案密度。
下文將針對本發明的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第10圖與第11圖。第10圖與第11圖繪示了本發明第二實施例之半導體裝置之圖案化結構的製作方法示意圖。如第10圖所示，與上述第一實施例不同的地方在於，本實施例之製作方法更包括於上述之覆蓋層形成之前，對第二保形間隔層40水平部分之第二上表面40S進行一第一處理T1，用以於第二保形間隔層40中形成複數個第一處理區40T。第一處理T1可包括一熱處理、一電漿處理、一摻雜處理或其他適合之處理製程，用以改變第二保形間隔層40之第一處理區40T的材料特性，使得於後續之第二製程中，第二保形間隔層40之第一處理區40T之蝕刻率低於第二保形間隔層40中其他垂直部分之蝕刻率。因此，如第11圖所示，在第二製程之後，部分之第一處理區40T係於垂直方向D2上仍存留於覆蓋層50與基底10之間，藉此可避免欲保留之覆蓋層50因為其下方之第二保形間隔層40於第二製程時
被掏空而一併被移除。
請參閱第12圖與第15圖。第12圖至第15圖繪示了本發明第三實施例之半導體裝置之圖案化結構的製作方法示意圖。如第12圖至第13圖所示，與上述第一實施例不同的地方在於，於第二保形間隔層40形成之前，即對第一保形間隔層30水平部分之第一上表面30S進行一第二處理T2，用以於第一保形間隔層30中形成複數個第二處理區30T，然後再依序形成第二保形間隔層40與覆蓋層50。同樣地，第二處理T2可包括一熱處理、一電漿處理、一摻雜處理或其他適合之處理製程，用以改變第一保形間隔層30之第二處理區30T的材料特性，使得於後續之第二製程中，第一保形間隔層30之第二處理區30T之蝕刻率低於第一保形間隔層30中其他垂直部分之蝕刻率。此外，對第二保形間隔層40之第一處理T1以及對第一保形間隔層30之第二處理T2，可擇一實施或兩者俱行。
此外，如第13圖至第14圖所示，本實施例製作方法與上述第一實施例不同的地方在於，本實施例之第二製程係移除位於支撐構件20與第二保形間隔層40之間的第一保形間隔層30、覆蓋層50、於垂直方向D2上位於覆蓋層50與基底10之間的第一保形間隔層30以及於垂直方向D2上位於覆蓋層50與基底10之間的第二保形間隔層40，用以呈現如第14圖的狀況而暴露出基底10之部分的表面10S。於第二製程之後，部分之第一保形間隔層30於垂直方向D2上存在於第二保形間隔層40與基底10之間。在本實施例中，於第二製程之後，部分之第二處理區30T係於垂直方向D2上存在於第二保形間隔層40與基底10之間，藉此可避免欲保留之第二保形間隔層40因為其下方之第一保形間隔層30於第二製程時被掏空而一併被移除。
接著，如第15圖所示，本實施例之製作方法可更包括於上述之第
二製程之後，以剩下之支撐構件20、第二保形間隔層40以及在垂直方向D2上位於第二保形間隔層40與基底10之間的第一保形間隔層30當作一遮罩對基底10進行蝕刻，藉以形成半導體裝置之圖案化結構。
綜上所述，本發明之半導體裝置之圖案化結構的製作方法係利用多層保形間隔層以及覆蓋層堆疊形成於以光學微影製程所形成之支撐構件與基底上，並藉由移除部分之支撐構件或/及部分之保形間隔層來形成比原本支撐構件密度更高的遮罩圖案，故可應用於形成原本受限於曝光極限而無法製作之高密度圖案化結構。此外，本發明更利用對部分區域之保形間隔層進行處理以改變其部分區域之被蝕刻率，藉此確保可形成所需之圖案化遮罩，進而達到提升製造良率之目的。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
Claims (19)
- 一種半導體裝置之圖案化結構的製作方法，包括：於一基底之一表面上形成複數個支撐構件，其中兩相鄰之該等支撐構件之間係被一缺口隔離；於該等支撐構件以及該基底之該表面上形成一第一保形間隔層；於該第一保形間隔層上形成一第二保形間隔層；於該第二保形間隔層上形成一覆蓋層，其中該第一保形間隔層、該第二保形間隔層以及該覆蓋層係填入該等支撐構件之間的該缺口中，且該缺口中之該覆蓋層未接觸該基底之該表面；於該覆蓋層形成之後，進行一第一製程，該第一製程係移除部分之該覆蓋層、部分之該第一保形間隔層以及部分之該第二保形間隔層，用以部分暴露出該等支撐構件、該第一保形間隔層以及該第二保形間隔層；以及進行一第二製程，該第二製程係移除該等支撐構件，用以暴露出該基底之部分的該表面，其中互相垂直堆疊且設置於該等支撐構件與該覆蓋層之間的間隔中的該第二保形間隔層的一部分以及該第一保形間隔層的一部分存在於該第二製程之前，且該第二製程係移除該等支撐構件以及互相垂直堆疊且設置於該等支撐構件與該覆蓋層之間的該間隔中的該第二保形間隔層的該部分以及該第一保形間隔層的該部分。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，更包括：於形成該第一保形間隔層之前，進行一修整製程，用以縮小該等支撐構件的大小。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中該第一製程 包括一蝕刻製程或/及一化學機械研磨製程。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中於該第二製程之後，部分之該第一保形間隔層以及部分之該第二保形間隔層在該垂直方向上存在於該覆蓋層與該基底之間。
- 如請求項4所述之半導體裝置之圖案化結構的製作方法，更包括：於該第二製程之後，以該第一保形間隔層、該覆蓋層以及在該垂直方向上位於該覆蓋層與該基底之間的該第二保形間隔層當作一遮罩對該基底進行蝕刻。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，更包括：於該覆蓋層形成之前，對該第二保形間隔層之一上表面進行一第一處理，用以於該第二保形間隔層中形成一第一處理區。
- 如請求項6所述之半導體裝置之圖案化結構的製作方法，其中於該第二製程中，該第二保形間隔層之該第一處理區之蝕刻率係低於該第二保形間隔層中其他部分之蝕刻率，且於該第二製程之後，部分之該第一處理區於該垂直方向上存在於該覆蓋層與該基底之間。
- 如請求項6所述之半導體裝置之圖案化結構的製作方法，其中該第一處理包括一熱處理、一電漿處理或一摻雜處理。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中該基底包括一蝕刻阻擋層、一底部遮罩層以及一半導體基底於一垂直方向上互相堆疊。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中於該第一 製程之後以及該第二製程之前，位於該缺口中之該第一保形間隔層包括一第一U形間隔層，且該缺口中之該第二保形間隔層包括一第二U形間隔層。
- 如請求項10所述之半導體裝置之圖案化結構的製作方法，其中該第二U形間隔層係形成於該缺口中之該覆蓋層與該第一U形間隔層之間。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中該第一保形間隔層之厚度係與該第二保形間隔層之厚度相同。
- 如請求項1所述之半導體裝置之圖案化結構的製作方法，其中該第一製程包括一回蝕刻製程，該回蝕刻製程係移除部分之該覆蓋層以暴露出部分之該第二保形間隔層。
- 一種半導體裝置之圖案化結構的製作方法，包括：於一基底之一表面上形成複數個支撐構件，其中兩相鄰之該等支撐構件之間係被一缺口隔離；於該等支撐構件以及該基底之該表面上形成一第一保形間隔層；於該第一保形間隔層上形成一第二保形間隔層；於該第二保形間隔層上形成一覆蓋層，其中該第一保形間隔層、該第二保形間隔層以及該覆蓋層係填入該等支撐構件之間的該缺口中，且該缺口中之該覆蓋層未接觸該基底之該表面；於該覆蓋層形成之後，進行一第一製程，該第一製程係移除部分之該覆蓋層、部分之該第一保形間隔層以及部分之該第二保形間隔層，用以部分暴露出該等支撐構件、該第一保形間隔層以及該第二保形間隔層；以及進行一第二製程，其中該第二製程係移除位於該支撐構件與該第二保形間 隔層之間的該第一保形間隔層、該覆蓋層、於一垂直方向上位於該覆蓋層與該基底之間的該第一保形間隔層以及於該垂直方向上位於該覆蓋層與該基底之間的該第二保形間隔層，用以暴露出該基底之部分的該表面。
- 如請求項14所述之半導體裝置之圖案化結構的製作方法，其中於該第二製程之後，部分之該第一保形間隔層於該垂直方向上存在於該第二保形間隔層與該基底之間。
- 如請求項15所述之半導體裝置之圖案化結構的製作方法，更包括：於該第二製程之後，以該等支撐構件、該第二保形間隔層以及在該垂直方向上位於該第二保形間隔層與該基底之間的該第一保形間隔層當作一遮罩對該基底進行蝕刻。
- 如請求項14所述之半導體裝置之圖案化結構的製作方法，其中於該第二保形間隔層形成之前，對該第一保形間隔層之一上表面進行一第二處理，用以於該第一保形間隔層中形成一第二處理區。
- 如請求項17所述之半導體裝置之圖案化結構的製作方法，其中於該第二製程中，該第一保形間隔層之該第二處理區之蝕刻率係低於該第一保形間隔層中其他部分之蝕刻率，且於該第二製程之後，部分之該第二處理區於該垂直方向上存在於該第二保形間隔層與該基底之間。
- 如請求項17所述之半導體裝置之圖案化結構的製作方法，其中該第二處理包括一熱處理、一電漿處理或一摻雜處理。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104107459A TWI640042B (zh) | 2015-03-09 | 2015-03-09 | 半導體裝置之圖案化結構的製作方法 |
| US14/683,120 US9673049B2 (en) | 2015-03-09 | 2015-04-09 | Manufacturing method of patterned structure of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104107459A TWI640042B (zh) | 2015-03-09 | 2015-03-09 | 半導體裝置之圖案化結構的製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201633407A TW201633407A (zh) | 2016-09-16 |
| TWI640042B true TWI640042B (zh) | 2018-11-01 |
Family
ID=56886981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104107459A TWI640042B (zh) | 2015-03-09 | 2015-03-09 | 半導體裝置之圖案化結構的製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9673049B2 (zh) |
| TW (1) | TWI640042B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108417631B (zh) * | 2017-02-09 | 2022-06-03 | 联华电子股份有限公司 | 鳍状结构旁的绝缘层和移除鳍状结构的方法 |
| US20180323061A1 (en) * | 2017-05-03 | 2018-11-08 | Tokyo Electron Limited | Self-Aligned Triple Patterning Process Utilizing Organic Spacers |
| TW201917775A (zh) * | 2017-07-15 | 2019-05-01 | 美商微材料有限責任公司 | 用於利用放大的epe窗口切割圖案流程的遮罩方案 |
| US10147611B1 (en) * | 2017-08-28 | 2018-12-04 | Nanya Technology Corporation | Method for preparing semiconductor structures |
| TW201921498A (zh) | 2017-09-27 | 2019-06-01 | 美商微材料有限責任公司 | 選擇性氧化鋁蝕刻的使用 |
| US10475648B1 (en) * | 2018-05-01 | 2019-11-12 | United Microelectronics Corp. | Method for patterning a semiconductor structure |
| US10566194B2 (en) * | 2018-05-07 | 2020-02-18 | Lam Research Corporation | Selective deposition of etch-stop layer for enhanced patterning |
| CN110544688A (zh) * | 2018-05-29 | 2019-12-06 | 长鑫存储技术有限公司 | 有源阵列、有源阵列的制造方法和随机存储器 |
| CN110600429B (zh) * | 2018-06-13 | 2020-09-15 | 联华电子股份有限公司 | 形成电容掩模的方法 |
| JP2020145309A (ja) * | 2019-03-06 | 2020-09-10 | 株式会社東芝 | パターン形成方法及びパターン構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070148968A1 (en) * | 2005-12-26 | 2007-06-28 | Samsung Electronics Co., Ltd. | Method of forming self-aligned double pattern |
| US7919413B2 (en) * | 2007-08-06 | 2011-04-05 | Industrial Technology Research Institute | Methods for forming patterns |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3242113A1 (de) | 1982-11-13 | 1984-05-24 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper |
| US4648937A (en) | 1985-10-30 | 1987-03-10 | International Business Machines Corporation | Method of preventing asymmetric etching of lines in sub-micrometer range sidewall images transfer |
| US5429988A (en) | 1994-06-13 | 1995-07-04 | United Microelectronics Corporation | Process for producing high density conductive lines |
| US7696101B2 (en) | 2005-11-01 | 2010-04-13 | Micron Technology, Inc. | Process for increasing feature density during the manufacture of a semiconductor device |
| KR100781542B1 (ko) * | 2006-06-08 | 2007-12-03 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100817088B1 (ko) * | 2007-02-16 | 2008-03-26 | 삼성전자주식회사 | 다마신 공정을 이용한 반도체 소자의 미세 금속 배선 패턴형성 방법 |
| KR100817089B1 (ko) | 2007-02-28 | 2008-03-26 | 삼성전자주식회사 | 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법 |
| US7659208B2 (en) | 2007-12-06 | 2010-02-09 | Micron Technology, Inc | Method for forming high density patterns |
| US8549458B2 (en) | 2009-11-09 | 2013-10-01 | Cadence Design Systems, Inc. | Method, system, and program product for routing an integrated circuit to be manufactured by sidewall-image transfer |
| US8314034B2 (en) | 2010-12-23 | 2012-11-20 | Intel Corporation | Feature size reduction |
| JP5289479B2 (ja) * | 2011-02-14 | 2013-09-11 | 株式会社東芝 | 半導体装置の製造方法 |
| KR102015568B1 (ko) * | 2012-08-27 | 2019-08-28 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US9159579B2 (en) * | 2013-10-25 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography using multilayer spacer for reduced spacer footing |
-
2015
- 2015-03-09 TW TW104107459A patent/TWI640042B/zh active
- 2015-04-09 US US14/683,120 patent/US9673049B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070148968A1 (en) * | 2005-12-26 | 2007-06-28 | Samsung Electronics Co., Ltd. | Method of forming self-aligned double pattern |
| US7919413B2 (en) * | 2007-08-06 | 2011-04-05 | Industrial Technology Research Institute | Methods for forming patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201633407A (zh) | 2016-09-16 |
| US9673049B2 (en) | 2017-06-06 |
| US20160268142A1 (en) | 2016-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI640042B (zh) | 半導體裝置之圖案化結構的製作方法 | |
| KR101730709B1 (ko) | 이중 패터닝을 사용한 자기-정렬 나노와이어 형성 | |
| KR102436100B1 (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
| KR102603019B1 (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
| TWI651809B (zh) | 特徵尺寸縮減技術(三) | |
| TWI647764B (zh) | 半導體元件及其製作方法 | |
| TW201830576A (zh) | 半導體製程及形成罩幕圖案之方法 | |
| US9318334B2 (en) | Method for fabricating semiconductor device | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| CN104733322B (zh) | 用于制造多栅器件的鳍的方法和用于制造鳍的芯结构 | |
| KR20170042056A (ko) | 반도체 소자의 패턴 형성 방법 | |
| TWI641134B (zh) | 半導體裝置以及半導體裝置之導電結構的製作方法 | |
| US20150035064A1 (en) | Inverse side-wall image transfer | |
| KR20210053212A (ko) | 자체 정렬된 이중 패터닝 | |
| JP6814377B2 (ja) | ビア対グリッドのパターニングにおけるオーバレイエラーを減少する方法 | |
| US10475649B2 (en) | Patterning method | |
| TW201435974A (zh) | 形成目標圖案的方法 | |
| US9564371B2 (en) | Method for forming semiconductor device | |
| US10056291B2 (en) | Post spacer self-aligned cuts | |
| TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
| CN109494149B (zh) | 半导体结构的制作方法 | |
| US9281209B1 (en) | Method for fabricating semiconductor device | |
| KR100886004B1 (ko) | 반도체 소자 제조 방법 | |
| TWI715967B (zh) | 半導體結構及其製造方法 | |
| TWI716055B (zh) | 具有精細圖案的半導體元件結構及其製備方法 |