KR100920837B1 - 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 - Google Patents
미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100920837B1 KR100920837B1 KR1020070137549A KR20070137549A KR100920837B1 KR 100920837 B1 KR100920837 B1 KR 100920837B1 KR 1020070137549 A KR1020070137549 A KR 1020070137549A KR 20070137549 A KR20070137549 A KR 20070137549A KR 100920837 B1 KR100920837 B1 KR 100920837B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- forming
- photoresist
- photoresist pattern
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 101
- 239000010410 layer Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000012782 phase change material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 229910052990 silicon hydride Inorganic materials 0.000 claims description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 2
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 47
- 238000000206 photolithography Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
더블 패터닝 방식을 이용하여, 포토레지스트 패턴의 변형없이 미세한 직경의 콘택홀을 제작할 수 있는 상변화 메모리 소자의 제조방법에 대해 개시한다. 개시된 본 발명의 상변화 메모리 소자의 제조방법은 다음과 같다. 먼저, 반도체 기판 상부에 층간 절연막을 형성한다음, 상기 층간 절연막 상부에 소정 간격을 가지고 이격된 제 1 포토레지스트 패턴을 형성한다. 그리고 나서, 상기 제 1 포토레지스트 패턴이 형성된 층간 절연막 상부에 균일한 두께로 하드 마스크막을 형성한 다음, 상기 제 1 포토레지스트 패턴 상부의 상기 하드 마스크막 표면을 노출시키면서 상기 제 1 포토레지스트 패턴 사이의 공간에 제 2 포토레지스트막을 형성한다. 이어서, 상기 노출된 하드 마스크막을 선택적으로 제거하여, 상기 잔류하는 제 2 포토레지스트막으로 제 2 포토레지스트 패턴을 형성한다. 그 후, 상기 제 1 및 제 2 포토레지스트 패턴의 형태로 상기 층간 절연막을 식각하여 콘택홀을 형성한다. 이러한 콘택홀의 직경은 상기 하드 마스크막의 두께에 의해 결정된다.
PRAM, 더블 패터닝, 다기능 하드 마스크막(MFHM), 자기 정렬
Description
본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는 미세한 직경을 갖는 콘택홀(이하, 미세 콘택홀)을 구비한 상변화 메모리 소자의 제조방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있다.
더욱이 현재의 반도체 소자는 그 디자인 룰이 노광 장비의 한계치보다 더욱 미세해지므로, KrF 광원 또는 ArF 광원을 이용하는 포토리소그라피 공정으로는 미세 패턴을 제작하기 어려운 실정이다. 그러므로, 노광 장비를 변경하지 않는 범위내에서 더욱 미세한 사이즈를 갖는 패턴을 제작하기 위한 방법이 연구 개발중이다.
현재, 현 노광 장비를 이용하면서 보다 미세한 사이즈의 콘택홀 내지는 패턴을 제공하기 위하여, 더블 패터닝(double patterning) 방식(혹은 이중 리소그라피 방식)이 제안되고 있다. 이러한 더블 패터닝 방식은 두 번의 포토리소그라피 공정 을 통해, 노광 한계치 정도의 간격을 갖는 포토레지스트 패턴 사이에 다시 포토레지스트 패턴을 형성하는 방식이다. 이러한 더블 패터닝 방식은 노광 한계치 이하(예컨대, 노광원 파장의 1/2 이하)의 간격(또는 선폭)을 갖는 미세 콘택홀 내지 미세 패턴을 형성할 수 있다는 장점을 갖는다.
하지만, 이러한 더블 패터닝 방식은 두 번째 포토리소그라피 공정시, 특히 노광 및 현상 공정시, 첫 번째 포토리소그라피 공정에 의해 형성된 포토레지스트 패턴의 형상이 변형되거나, 유실될 수 있다. 이로 인해, 원하는 형태의 콘택홀 내지는 패턴을 형성하기 어렵다.
또한, 첫 번째 포토레지스트 패턴의 형상 변형을 위해 추가의 공정이 요구되므로, 공정이 복잡하다는 문제점이 있다.
따라서, 본 발명의 목적은 포토레지스트 패턴의 변형을 방지하여, 미세한 직경의 콘택홀을 제작할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 본 발명의 상변화 메모리 소자의 제조방법은 다음과 같다.
먼저, 반도체 기판 상부에 층간 절연막을 형성한다음, 상기 층간 절연막 상부에 소정 간격을 가지고 이격된 제 1 포토레지스트 패턴을 형성한다. 그리고 나서, 상기 제 1 포토레지스트 패턴이 형성된 층간 절연막 상부에 균일한 두께로 하드 마스크막을 형성한 다음, 상기 제 1 포토레지스트 패턴 상부의 상기 하드 마스크막 표면을 노출시키면서 상기 제 1 포토레지스트 패턴 사이의 공간에 제 2 포토레지스트막을 형성한다. 이어서, 상기 노출된 하드 마스크막을 선택적으로 제거하여, 상기 잔류하는 제 2 포토레지스트막으로 제 2 포토레지스트 패턴을 형성한다. 그 후, 상기 제 1 및 제 2 포토레지스트 패턴의 형태로 상기 층간 절연막을 식각하여 콘택홀을 형성한다. 상기 콘택홀의 직경은 상기 하드 마스크막의 두께에 의해 결정된다.
상기 하드 마스크막은 실리콘 산화 탄소막(SiOC) 및 실리콘 수소화 산화막(SiOH)과 같은 유기막(organic film)이 이용될 수 있다.
상기 하드 마스크막이 유기막인 경우, 상기 노출된 하드 마스크막을 선택적으로 제거하는 단계는, 상기 제 1 포토레지스트 패턴을 감싸고 있는 상기 하드 마 스크막을 선택적으로 노광하는 단계, 및 상기 노광된 하드 마스크막을 현상 처리에 의해 제거하는 단계를 포함할 수 있다.
또한, 상기 제 1 포토레지스트 패턴 및 상기 제 2 포토레지스트 패턴 사이의 간격은 상기 하드 마스크막의 두께에 의해 결정된다.
본 발명에 의하면, 노광 한계치 정도의 간격으로 제 1 포토레지스트 패턴을 형성한 다음, 제 1 포토레지스트 패턴 표면에 다기능 하드 마스크막을 형성한다. 그 후, 제 1 포토레지스트 패턴 사이의 공간에 제 2 포토레지스트막을 충진한다음, 제1 포토레지스트 패턴을 감싸고 있는 상기 다기능 하드 마스크막을 선택적으로 제거하므로써, 자기 정렬적으로 제 2 포토레지스트 패턴을 한정한다. 이에 따라, 두 번의 포토리소그라피 공정을 수행하면서도 제 1 포토레지스트 패턴의 형태를 보존함과 동시에, 상기 다기능 하드 마스크막을 제거함에 의해 제 2 포토레지스트 패턴을 자기 정렬적으로 형성할 수 있다. 이에 따라, 원하는 형상을 유지하면서, 노광 한계 이하의 직경을 갖는 콘택홀을 제작할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다.
먼저, 도 1을 참조하면, 반도체 기판(100) 상부에 피식각층으로서, 층간 절연막(110)을 형성한다. 층간 절연막(110)으로는 예컨대, 비정질 탄소층(a-C), 실리콘 탄소층(Si-C), 탄소 질화층(CNx)와 같은 저유전막 또는 실리콘 산화막이 이용될 수 있다.
도 2를 참조하면, 층간 절연막(110) 상부에 박막의 BARC(Bottom anti-reflective coating)층(115)을 형성한다. 알려진 바와 같이, BARC층(115)은 이후, 노광 공정시 난반사를 방지하기 위하여 제공된다. BARC층(115) 상부에 제 1 포토레지스트막(120)을 도포한다. 제 1 포토레지스트막(120)은 예컨대, 포지티브(positive) 타입의 포토레지스트일 수 있다.
다음, 도 3에 도시된 바와 같이, 제 1 포토레지스트막(120) 상부에 콘택홀을 형성하기 위한 제 1 레티클(200)을 얼라인(align)한다. 제 1 레티클(200)은 알려진 바와 같이, 노광광에 대해 투명한 기판(210), 및 상기 투명 기판(210)의 일표면에 배치되며 노광광에 대해 불투명한 패턴(220)으로 구성된다. 이러한 제 1 레티클(200)을 제 1 포토레지스트막(120) 상부에 배치시킨다음, 노광 공정을 진행한다. 그러면, 상기 불투명한 패턴(220)에 의해 노출된 제 1 포토레지스트막(120) 부분만이 노광된다. 여기서, 도면 부호 120a는 노광된 포토레지스트막을 나타낸다. 그 후, 상기 제 1 포토레지스트막(120,120a)을 경화 처리(PEB(post exposure bake))한다.
이어서, 도 4를 참조하면, 제 1 포토레지스트막(120)의 노광된 부분(120a)을 공지의 현상 공정에 의해 제거하여, 제 1 포토레지스트 패턴(125)을 형성한다. 이때, 제 1 포토레지스트 패턴(125)은 제 1 간격을 가지고 이격될 수 있으며, 상기 제 1 간격은 포토리소그라피 공정시 사용되는 노광원으로 제작할 수 있는 노광 한계치일 수 있다.
그 후, 도 5에 도시된 바와 같이, 제 1 포토레지스트 패턴(125)이 형성된 반도체 기판(100) 결과물 상부에 다기능 하드 마스크막(MFHM:multi function hard mask:130)을 균일한 두께로 형성한다. 이때, 상기 다기능 하드 마스크막(130)의 두께는 이후 형성될 콘택홀의 직경을 결정한다. 보다 구체적으로, 본 실시예에서 제 1 포토레지스트 패턴(125)의 측벽에 형성되는 다기능 하드 마스크막(130)의 두께는 이후 형성될 콘택홀의 직경이 된다. 그러므로, 콘택홀의 직경을 고려하여 상기 다기능 하드 마스크막(130)의 두께를 결정한다. 이러한 다기능 하드 마스크막(130)은 포토레지스트 물질과 유사한 특성을 갖는 막으로서, 예컨대, 실리콘 산화 탄소막(SiOC) 또는 실리콘 수소화 산화막(SiOH)과 같은 유기막(organic layer)이 이용될 수 있다. 그 후, 상기 다기능 하드 마스크막(130)을 100 내지 200℃의 온도로 경화한다.
도 6을 참조하면, 다기능 하드 마스크막(130) 상부에 제 2 포토레지스트막(135)을 도포한다. 상기 제 2 포토레지스트막(135)은 제 1 포토레지스트 패턴(125) 사이의 공간이 충분히 충진될 수 있는 정도의 두께로 도포될 수 있다. 이어서, 제 2 포토레지스트막(135)을 소정 온도, 예컨대 100 내지 200℃의 온도로 경화한다. 이때, 상기 경화 공정에 의해, 제 2 포토레지스트막(135)의 사이즈가 감축될 수 있다. 이어서, 다기능 하드 마스크막(130) 표면이 노출되도록 상기 제 2 포토레지스트막(135)을 제거할 수 있다. 이때, 제 2 포토레지스트막(135)을 제거하는 공정은 상기 경화 공정에 의해 달성될 수도 있다.
도 7을 참조하면, 경화 처리된 제 2 포토레지스트막(135) 상부에 제 2 레티 클(205)을 얼라인시킨다. 제 2 레티클(205)은 제 1 레티클(200)과 마찬가지로 광에 대해 투명한 기판(200) 및 광에 대해 불투명한 패턴(215)을 포함한다. 이때, 상기 광에 대해 불투명한 패턴(215)은 상기 제 2 포토레지스트막(135) 상부에 위치된다. 다음, 제 2 레티클(205)을 마스크로 이용하여, 반도체 기판(100) 결과물을 노광한다. 이에 따라, 제 1 포토레지스트 패턴(125)을 덮고 있는 다기능 하드 마스크막(130)만이 노광이 이루어진다.
다음, 도 8을 참조하면, 노광 처리된 반도체 기판(100) 결과물을 현상한다. 그러면, 노광된 다기능 하드 마스크막(130)이 상기 현상 공정에 의해 제거되어, 상기 노광 처리가 되지 않은 제 2 포토레지스트막(135)만이 남겨지게 되고, 이러한 잔류 제 2 포토레지스트막(135)이 곧 제 2 포토레지스트 패턴(135)이 된다. 그러므로, 본 실시예에서의 제 2 포토레지스트 패턴(135)은 다기능 하드 마스크막(130)의 선택적 제거에 의해 자기 정렬적으로 형성된다. 이때, 상기 제 1 포토레지스트 패턴(125)은 상술한 바와 같이 그 간격이 노광 한계치 정도를 갖고, 상기 간격내에 추가의 제 2 포토레지스트 패턴이 형성되는 것이므로, 상기 제 1 및 제 2 포토레지스트 패턴(135)의 간격은 현 노광 장치에서 제작할 수 있는 노광 한계치보다 작은 값을 갖게 된다. 여기서, 제 1 포토레지스트 패턴(125)은 상기 BARC층(115) 상부에 형성되고, 상기 제 2 포토레지스트 패턴(135)은 다기능 하드 마스크막(130) 상부에 형성되므로, 제 1 포토레지스트 패턴(125)과 제 2 포토레지스트 패턴(135) 사이에 상기 다기능 하드 마스크막(130)의 두께 만큼의 단차가 존재하게 된다.
도 9를 참조하면, 제 1 및 제 2 포토레지스트 패턴(125,135)을 마스크로 이 용하여, BARC막(115) 및 층간 절연막(110)을 식각하여, 상기 층간 절연막(110) 내부에 콘택홀(140)을 형성한다. 상기 콘택홀(140)은 상기와 같이 더블 패터닝 공정에 의해 형성된 포토레지스트 패턴들(125,135)에 의해 형성되므로, 노광 한계치 이하의 직경을 갖게 된다.
다음, 도 10을 참조하면, 잔류하는 제 1, 제 2 포토레지스트 패턴(125,135) 및 BARC막(115)을 공지의 방식으로 제거한다. 그리고 나서, 상기 콘택홀(140)이 충분히 매립될 수 있도록 n형의 SEG층(150a)을 충진시킨 후, n형의 SEG층(150a) 상부에 p형의 불순물을 주입하여, p형의 SEG층(150b)을 형성한다. 이에 따라, 상기 콘택홀(140)내에 pn 다이오드(150)를 형성한다.
본 발명에 의하면, 노광 한계치 정도의 간격으로 제 1 포토레지스트 패턴(125)을 형성한 다음, 제 1 포토레지스트 패턴(125) 표면에 다기능 하드 마스크막(130)을 형성한다. 그 후, 제 1 포토레지스트 패턴(125) 사이의 공간에 제 2 포토레지스트막을 충진한다음, 제1 포토레지스트 패턴(125)을 감싸고 있는 상기 다기능 하드 마스크막(130)을 선택적으로 제거하므로써, 자기 정렬적으로 제 2 포토레지스트 패턴(135)을 한정한다. 이에 따라, 두번의 포토리소그라피 공정을 수행하면서도 제 1 포토레지스트 패턴의 형태를 보존함과 동시에, 상기 다기능 하드 마스크막(130)을 제거함에 의해 제 2 포토레지스트 패턴(135)을 자기 정렬적으로 형성할 수 있다. 이에 따라, 원하는 형상을 유지하면서, 노광 한계 이하의 직경을 갖는 콘택홀을 제작할 수 있다.
도 11은 본 실시예와 같이 다기능 하드 마스크막(130)을 이용하여 더블 패터 닝 공정을 수행하였을 때, 제 1 및 제 2 포토레지스트 패턴(125,135)을 보여주는 SEM(Scanning Electron Microscope) 사진이다. 도 13에 의하면, 더블 패터닝 공정에 의해 포토레지스트 패턴(125,135)을 형성하여도, 먼저 형성된 제 1 포토레지스트 패턴(125)은 다기능 하드 마스크막(130)에 의해 그 형상이 보존된다. 이에 따라, 미세한 직경을 갖는 형상 변형이 없는 콘택홀 형성을 위한 포토레지스트 패턴들(125,135)을 형성할 수 있다.
본 발명은 상기한 실시예에 국한되는 것만은 아니다.
본 실시예에서는 상변화 메모리 소자의 pn 다이오드(150)가 형성되는 콘택홀을 예를 들어 설명하였지만, 여기에 한정되지 않고, 도 12에 도시된 바와 같이, 상기 pn 다이오드(150)와 콘택되는 하부 전극 콘택(160)을 형성하기 위한 콘택홀, 및 도 13에 도시된 바와 같이, 상변화 물질막(165)과 콘택되는 상부 전극 콘택(175)을 형성하기 위한 콘택홀 형성에도 동일하게 이용될 수 있다. 여기서, 도 11의 미설명 도면 부호 110b는 층간 절연막을 나타내고, 160a는 Ti/TiN과 같은 장벽 금속막을 나타내며, 160b는 매립 금속막을 나타낸다. 또한, 도 12의 미설명 도면 부호 170은 층간 절연막을 나타내고, 175a는 Ti/TiN과 같은 장벽 금속막을 나타내며, 160b는 매립 금속막을 나타낸다.
이상 본 발명은 상기 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1 내지 도 9는 본 발명의 실시예에 따른 더블 패터닝 방식에 따른 상변화 메모리 소자의 미세 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도,
도 10은 본 발명의 실시예에 따른 미세 콘택홀내에 pn 다이오드를 형성하는 방법을 설명하기 위한 단면도,
도 11은 본 발명의 실시예에 따라 형성된 제 1 및 제 2 포토레지스트 패턴을 보여주는 SEM(Scanning Electron Microscope) 사진,
도 12는 본 발명의 다른 실시예에 따른 미세 콘택홀내에 하부 전극 콘택을 형성하는 방법을 설명하기 위한 단면도, 및
도 13은 본 발명의 또 다른 실시예에 따른 미세 콘택홀내에 상부 전극 콘택을 형성하는 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 층간 절연막
125 : 제 1 포토레지스트 패턴 130 : 다기능 하드 마스크막
135 : 제 2 포토레지스트 패턴
Claims (10)
- 상변화 물질막의 비정질 및 결정질 상태에 의해 메모리 동작을 수행하는 상변화 메모리 반도체 소자의 제조방법으로서,반도체 기판 상부에 층간 절연막을 형성하는 단계;상기 층간 절연막 상부에 소정 간격을 가지고 이격된 제 1 포토레지스트 패턴을 형성하는 단계;상기 층간 절연막 및 상기 제 1 포토레지스 패턴 표면을 따라 균일한 두께로 하드 마스크막을 형성하는 단계;상기 제 1 포토레지스트 패턴 상부의 상기 하드 마스크막 표면이 노출되면서, 상기 제 1 포토레지스트 패턴 사이의 공간에 제 2 포토레지스트막을 형성하는 단계;상기 노출된 하드 마스크막을 선택적으로 제거하여, 상기 잔류하는 제 2 포토레지스트막으로 제 2 포토레지스트 패턴을 형성하는 단계; 및상기 제 1 및 제 2 포토레지스트 패턴의 형태로 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계를 포함하며,상기 콘택홀의 직경은 상기 하드 마스크막의 두께에 의해 결정되는 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 층간 절연막은 비정질 탄소막(a-C), 실리콘 탄소막(SiC), 및 탄화 질화막(CNx) 중 선택되는 하나의 저유전막인 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 층간 절연막을 형성하는 단계, 및 상기 제 1 포토레지스트 패턴을 형성하는 단계 사이에,상기 층간 절연막 상부에 BARC(bottom anti reflective coating)막을 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 하드 마스크막은 실리콘 산화 탄소막(SiOC) 및 실리콘 수소화 산화막(SiOH)과 같은 유기막(organic film)인 상변화 메모리 소자의 제조방법.
- 제 4 항에 있어서,상기 노출된 하드 마스크막을 선택적으로 제거하는 단계는,상기 제 1 포토레지스트 패턴을 감싸고 있는 상기 하드 마스크막을 선택적으로 노광하는 단계; 및상기 노광된 하드 마스크막을 현상 처리에 의해 제거하는 단계를 포함하는 상변화 메모리 소자의 제조방법.
- 제 5 항에 있어서,상기 제 1 포토레지스트 패턴 및 상기 제 2 포토레지스트 패턴 사이의 간격 은 상기 하드 마스크막의 두께에 의해 결정되는 상변화 메모리 소자의 제조방법.
- 제 1 항 또는 제 4 항에 있어서,상기 하드 마스크막을 형성하는 단계와, 상기 제 2 포토레지스트막을 형성하는 단계 사이에,상기 하드 마스크막을 경화하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 콘택홀을 형성하는 단계 이후에,상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계;상기 콘택홀내에 n형의 SEG층을 형성하는 단계; 및상기 n형의 SEG층 상부에 p형의 불순물 영역을 형성하여, pn 다이오드를 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 반도체 기판은 pn 다이오드를 포함하고,상기 콘택홀을 형성하는 단계 이후에,상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계; 및상기 콘택홀내에 상기 pn 다이오드와 콘택되도록 하부 전극 콘택을 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 반도체 기판은 pn 다이오드, 상기 pn 다이오드와 전기적으로 콘택되는 하부 전극 콘택, 및 상기 하부 전극 콘택과 전기적으로 콘택되는 상변화 물질막을 포함하고,상기 콘택홀을 형성하는 단계 이후에,상기 제 1 및 제 2 포토레지스트 패턴을 제거하는 단계; 및상기 콘택홀내에, 상기 상변화 물질막과 콘택되도록 상부 전극 콘택을 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137549A KR100920837B1 (ko) | 2007-12-26 | 2007-12-26 | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137549A KR100920837B1 (ko) | 2007-12-26 | 2007-12-26 | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090069769A KR20090069769A (ko) | 2009-07-01 |
| KR100920837B1 true KR100920837B1 (ko) | 2009-10-08 |
Family
ID=41321379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070137549A KR100920837B1 (ko) | 2007-12-26 | 2007-12-26 | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100920837B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754789B2 (en) | 2013-10-21 | 2017-09-05 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device and computing system for implementing the method |
| KR20240062563A (ko) * | 2022-11-02 | 2024-05-09 | 한국과학기술원 | 포토리소그라피 패터닝 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11327121A (ja) | 1998-05-20 | 1999-11-26 | Toppan Printing Co Ltd | ハーフトーン型位相シフトマスクの製造方法およびハーフトーン型位相シフトマスクのブランク |
| KR20060133394A (ko) * | 2005-06-20 | 2006-12-26 | 삼성전자주식회사 | 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들 |
| KR20070002861A (ko) * | 2005-06-30 | 2007-01-05 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100790999B1 (ko) | 2006-10-17 | 2008-01-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
-
2007
- 2007-12-26 KR KR1020070137549A patent/KR100920837B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11327121A (ja) | 1998-05-20 | 1999-11-26 | Toppan Printing Co Ltd | ハーフトーン型位相シフトマスクの製造方法およびハーフトーン型位相シフトマスクのブランク |
| KR20060133394A (ko) * | 2005-06-20 | 2006-12-26 | 삼성전자주식회사 | 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들 |
| KR20070002861A (ko) * | 2005-06-30 | 2007-01-05 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| KR100790999B1 (ko) | 2006-10-17 | 2008-01-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090069769A (ko) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10049919B2 (en) | Semiconductor device including a target integrated circuit pattern | |
| US9934971B2 (en) | Method of forming an integrated circuit using a patterned mask layer | |
| US8476002B2 (en) | Methods of forming patterned masks | |
| US9214356B2 (en) | Mechanisms for forming patterns | |
| US9589800B2 (en) | Method for integrated circuit patterning | |
| KR101150639B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20110055912A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| KR100905827B1 (ko) | 반도체 소자의 하드 마스크 패턴 형성방법 | |
| US20090170325A1 (en) | Method of forming a semiconductor device pattern | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| KR100920837B1 (ko) | 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법 | |
| US9412615B2 (en) | Patterning method and semiconductor structure including forming a plurality of holes using line pattern masks | |
| JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
| US8124534B2 (en) | Multiple exposure and single etch integration method | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| US11688610B2 (en) | Feature patterning using pitch relaxation and directional end-pushing with ion bombardment | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| CN112670168B (zh) | 半导体结构的形成方法、晶体管 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100944344B1 (ko) | 반도체소자의 제조방법 | |
| US20090102022A1 (en) | Method for manufacturing semiconductor device | |
| US9396966B1 (en) | Patterning method and semiconductor structure | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20070070655A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |