CN107452604B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107452604B
CN107452604B CN201610379443.5A CN201610379443A CN107452604B CN 107452604 B CN107452604 B CN 107452604B CN 201610379443 A CN201610379443 A CN 201610379443A CN 107452604 B CN107452604 B CN 107452604B
Authority
CN
China
Prior art keywords
groove
work function
regulating course
function regulating
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610379443.5A
Other languages
English (en)
Other versions
CN107452604A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610379443.5A priority Critical patent/CN107452604B/zh
Priority to US15/473,205 priority patent/US11227867B2/en
Priority to EP17173723.2A priority patent/EP3252817A1/en
Publication of CN107452604A publication Critical patent/CN107452604A/zh
Application granted granted Critical
Publication of CN107452604B publication Critical patent/CN107452604B/zh
Priority to US17/643,504 priority patent/US11818874B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。该方法包括：提供衬底结构，其包括衬底以及形成在衬底上的层间电介质层，层间电介质层包括用于半导体装置的多个沟槽，该多个沟槽在其底部处露出衬底的部分表面，该多个沟槽至少包括分别用于在其中形成第一晶体管、第二晶体管和第三晶体管的栅极结构的第一沟槽、第二沟槽和第三沟槽；在多个沟槽的底部的衬底表面上形成界面层；在界面层上以及在多个沟槽的侧壁上形成高k电介质层；在第三沟槽的高k电介质层上形成第一PMOS功函数调节层；在多个沟槽中形成第二PMOS功函数调节层；在多个沟槽中形成NMOS功函数调节层；以及在多个沟槽中形成阻挡层和在阻挡层上的金属电极层。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置及其制造方法。
背景技术
图1是示意性地示出现有技术中的SRAM(Static Random Access Memory，静态随机存储器)的电路结构示意图。如图1所示，传统的SRAM包括6个晶体管，分别为对称设置的两个上拉晶体管(Pull up transistor，PU)11和14、两个下拉晶体管(Pull downtransistor，PD)12和15，以及两个传输门晶体管(Pass gate transistor，PG)13和16。在SRAM中，上拉晶体管通常为PMOS晶体管，其栅极结构一般采用PMOS金属栅极膜堆叠。下拉晶体管和传输门晶体管通常为NMOS晶体管，其栅极结构一般采用NMOS金属栅极膜堆叠。
对于FinFET(Fin Field-Effect Transistor，鳍片式场效应晶体管)SRAM来说，其电源电压Vdd可以减小到0.8V以下，静态噪声容限(read noise margin)减小，这对于提高SRAM增益来说是一个很大的挑战。
在现有技术中，为了提高SRAM的读噪声容限，可以通过提高β比率来实现，其中Ion(PD)为下拉晶体管的导通电流，Ion(PG)为传输门晶体管的导通电流。对于双端口和三端口SRAM来说，β比率尤其难以提高。为了提高SRAM的写容限(writemargin)，可以通过增加γ比率来实现，其中Ion(PG)为传输门晶体管的导通电流，Ion(PU)为上拉晶体管的导通电流。现有技术中，在提高β比率和γ比率方面有限，成为一个比较大的挑战。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的目的之一是提供一种半导体装置的制造方法。本发明的目的之一是提供一种半导体装置。本发明的半导体装置可以提高SRAM中的β比率或γ比率。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：
(a)提供衬底结构，所述衬底结构包括衬底以及形成在所述衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在其底部处露出所述衬底的部分表面，所述多个沟槽至少包括用于在其中形成第一晶体管的栅极结构的第一沟槽、用于在其中形成第二晶体管的栅极结构的第二沟槽和用于在其中形成第三晶体管的栅极结构的第三沟槽；
(b)在所述多个沟槽的底部的衬底表面上形成界面层；
(c)在所述界面层上以及在所述多个沟槽的侧壁上形成高k电介质层；
(d)在所述第三沟槽的所述高k电介质层上形成第一PMOS功函数调节层；
(e)在步骤(d)之后，在所述多个沟槽中形成第二PMOS功函数调节层；
(f)在步骤(e)之后，在所述多个沟槽中形成NMOS功函数调节层；以及
(g)在步骤(f)之后，在所述多个沟槽中形成阻挡层和在所述阻挡层上的金属电极层。
在一些实施例中，所述第一PMOS功函数调节层和所述第二PMOS功函数调节层用于增加所述第三晶体管的阈值电压；所述NMOS功函数调节层用于增加所述第一晶体管的阈值电压。
在一些实施例中，所述步骤(a)包括在衬底上形成层间电介质层的步骤，其中在衬底上形成层间电介质层之前，所述步骤(a)还包括：对所述衬底中其上将要形成第一沟槽的部分执行第一掺杂，对所述衬底中其上将要形成第二沟槽的部分执行第二掺杂，对所述衬底中其上将要形成第三沟槽的部分执行第三掺杂。
在一些实施例中，所述第一掺杂为N型掺杂；所述第二掺杂为第一P型掺杂；所述第三掺杂为第二P型掺杂。
在一些实施例中，所述第一掺杂的杂质浓度大于所述第三掺杂的杂质浓度。
在一些实施例中，所述第一掺杂的杂质浓度为1×1016至1×1017atom/cm3；所述第二掺杂的杂质浓度为1×1016至3×1018atom/cm3；所述第三掺杂的杂质浓度为1×1016至1×1017atom/cm3。
在一些实施例中，所述步骤(d)包括：(d1)在所述多个沟槽的所述高k电介质层上形成第一PMOS功函数调节层；以及(d2)去除所述第一沟槽和所述第二沟槽中的第一PMOS功函数调节层以露出所述高k电介质层。
在一些实施例中，所述多个沟槽还包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽，所述第四沟槽和所述第五沟槽在底部露出所述衬底的部分表面；
所述步骤(d)还包括：在所述第四沟槽的所述高k电介质层上形成第一PMOS功函数调节层。
在一些实施例中，所述多个沟槽还包括用于逻辑PMOS装置的第四沟槽和用于逻辑NMOS装置的第五沟槽，所述第四沟槽和所述第五沟槽在底部露出所述衬底的部分表面；
所述步骤(d2)还包括：去除所述第五沟槽中的第一PMOS功函数调节层以露出所述高k电介质层。
在一些实施例中，所述第一PMOS功函数调节层和所述第二PMOS功函数调节层的材料分别包括：氮化钛；所述NMOS功函数调节层的材料包括：碳化钛铝。
在一些实施例中，所述NMOS功函数调节层的厚度大于所述第一PMOS功函数调节层与所述第二PMOS功函数调节层的厚度之和。
在一些实施例中，所述第一PMOS功函数调节层的厚度为5至所述第二PMOS功函数调节层的厚度为10至所述NMOS功函数调节层的厚度为30至
在一些实施例中，所述界面层的材料包括：二氧化硅；所述阻挡层的材料包括：氮化钛；所述金属电极层的材料包括：钨。
在一些实施例中，所述界面层的厚度为5至所述高k电介质层的厚度为5至所述阻挡层的厚度为15至
在一些实施例中，所述第一晶体管为用于SRAM中的上拉晶体管；所述第二晶体管为用于SRAM中的下拉晶体管；所述第三晶体管为用于SRAM中的传输门晶体管。
根据本发明的第一方面，提供了一种半导体装置，包括：
衬底；
形成在所述衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在其底部处露出所述衬底的部分表面，所述多个沟槽至少包括用于在其中形成第一晶体管的栅极结构的第一沟槽、用于在其中形成第二晶体管的栅极结构的第二沟槽和用于在其中形成第三晶体管的栅极结构的第三沟槽；
在所述多个沟槽的底部的衬底表面上的界面层；
在所述界面层上以及在所述多个沟槽的侧壁上的高k电介质层；
在所述第三沟槽的所述高k电介质层上的第一PMOS功函数调节层；
在所述第一和第二沟槽的高k电介质层上以及在所述第三沟槽的第一PMOS功函数调节层上的第二PMOS功函数调节层；
在所述第一、第二和第三沟槽的第二PMOS功函数调节层上的NMOS功函数调节层；以及
在所述第一、第二和第三沟槽的NMOS功函数调节层上的阻挡层和在所述阻挡层上的金属电极层。
在一些实施例中，所述第一PMOS功函数调节层和所述第二PMOS功函数调节层用于增加所述第三晶体管的阈值电压；所述NMOS功函数调节层用于增加所述第一晶体管的阈值电压。
在一些实施例中，在所述衬底中其上形成有第一沟槽的部分包含有N型杂质；在所述衬底中其上形成有第二沟槽的部分包含有第一P型杂质；在所述衬底中其上形成有第三沟槽的部分包含有第二P型杂质。
在一些实施例中，所述N型杂质的杂质浓度大于所述第二P型杂质的杂质浓度。
在一些实施例中，所述N型杂质的杂质浓度为1×1016至1×1017atom/cm3；所述第一P型杂质的杂质浓度为1×1016至3×1018atom/cm3；所述第二P型杂质的杂质浓度为1×1016至1×1017atom/cm3。
在一些实施例中，所述多个沟槽还包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽；其中在所述第四沟槽和所述第五沟槽的底部的衬底表面上形成有界面层，在所述界面层以及在所述第四沟槽和所述第五沟槽的侧壁上形成有高k电介质层；
所述半导体装置还包括：
在所述第四沟槽的所述高k电介质层上的第一PMOS功函数调节层；
在所述第五沟槽的高k电介质层上以及在所述第四沟槽的第一PMOS功函数调节层上的第二PMOS功函数调节层；
在所述第四和第五沟槽的第二PMOS功函数调节层上的NMOS功函数调节层；以及
在所述第四和第五沟槽的NMOS功函数调节层上的阻挡层和在所述阻挡层上的金属电极层。
在一些实施例中，所述第一PMOS功函数调节层和所述第二PMOS功函数调节层的材料分别包括：氮化钛；所述NMOS功函数调节层的材料包括：碳化钛铝。
在一些实施例中，所述NMOS功函数调节层的厚度大于所述第一PMOS功函数调节层与所述第二PMOS功函数调节层的厚度之和。
在一些实施例中，所述第一PMOS功函数调节层的厚度为5至所述第二PMOS功函数调节层的厚度为10至所述NMOS功函数调节层的厚度为30至
在一些实施例中，所述界面层的材料包括：二氧化硅；所述阻挡层的材料包括：氮化钛；所述金属电极层的材料包括：钨。
在一些实施例中，所述界面层的厚度为5至所述高k电介质层的厚度为5至所述阻挡层的厚度为15至
在一些实施例中，所述第一晶体管为用于SRAM中的上拉晶体管；所述第二晶体管为用于SRAM中的下拉晶体管；所述第三晶体管为用于SRAM中的传输门晶体管。
根据本发明实施例的制造方法形成的半导体装置可以增加SRAM中β比率或γ比率，从而可以提高SRAM的读噪声容限或写容限。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出现有技术中的SRAM的电路结构示意图。
图2是示出根据本发明一些实施例的半导体装置的制造方法的流程图。
图3A是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3B是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3C是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3D是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3E是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3F是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3G是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3H是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3I是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3J是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图3K是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图4G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5A是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5B是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5C是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5D是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5E是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5F是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5G是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5H是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5I是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
图5J是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中一个阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示出根据本发明一些实施例的半导体装置的制造方法的流程图。图3A至图3K是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图2以及图3A至图3K来详细描述本发明一些实施例的半导体装置的制作方法。
如图2所示，在步骤S201，提供衬底结构。
图3A是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S201的结构的横截面示意图。如图3A所示，提供衬底结构30，该衬底结构30可以包括衬底(例如硅衬底)31以及形成在衬底31上的层间电介质层(例如二氧化硅)32。该层间电介质层32可以包括用于半导体装置的多个沟槽，所述多个沟槽在其底部处露出衬底31的部分表面。例如所述多个沟槽至少可以包括用于在其中形成第一晶体管(例如可以为用于SRAM中的上拉晶体管)的栅极结构的第一沟槽321、用于在其中形成第二晶体管(例如可以为用于SRAM中的下拉晶体管)的栅极结构的第二沟槽322和用于在其中形成第三晶体管(例如可以为用于SRAM中的传输门晶体管)的栅极结构的第三沟槽323。
在本发明一些实施例中，如图3A所示，衬底31可以包括鳍片结构311，其中层间电介质层的各个沟槽分别形成在鳍片结构中的相应的各个鳍片上。本领域技术人员可以理解，本发明实施例的衬底结构还可以包括位于鳍片中的源极和漏极(图中未示出)，例如源极和漏极可以分别位于在鳍片中在沟槽的两侧。
为了图示方便，附图中示出的衬底中用于各个晶体管的鳍片为横向排列，但是本领域技术人员应该明白，上述各个鳍片也可以是纵向排列，或者以其他方式排列，例如各个鳍片不在同一条直线上，因此本发明的范围并不仅限于附图所示的鳍片排列方式。
回到图2，在步骤S202，在所述多个沟槽的底部的衬底表面上形成界面层。
图3B是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S202的结构的横截面示意图。如图3B所示，例如可以通过沉积或者氧化工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)的底部的衬底表面上形成界面层33。例如，该界面层的材料可以包括二氧化硅。在一些实施例中，该界面层的厚度可以为5至例如
回到图2，在步骤S203，在界面层上以及在所述多个沟槽的侧壁上形成高k(介电常数)电介质层。
图3C是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S203的结构的横截面示意图。如图3C所示，例如可以通过沉积工艺在界面层33上以及在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)的侧壁上形成高k电介质层34。例如该高k电介质层的材料可以包括硅的氮化物等。在一些实施例中，该高k电介质层的厚度可以为5至例如或等。
回到图2，在步骤S204，在第三沟槽的高k电介质层上形成第一PMOS功函数调节层。
图3E是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S204的结构的横截面示意图。如图3E所示，例如可以通过沉积工艺在第三沟槽323的高k电介质层上形成第一PMOS功函数调节层41。例如，该第一PMOS功函数调节层的材料可以包括氮化钛(TiN)。在一些实施例中，该第一PMOS功函数调节层的厚度可以为5至例如
在本发明的一些实施例中，该步骤S204可以包括：如图3D所示，(例如通过沉积工艺)在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)的高k电介质层34上形成第一PMOS功函数调节层41。
可选地，该步骤S204还可以包括：如图3E所示，去除第一沟槽321和第二沟槽322中的第一PMOS功函数调节层以露出高k电介质层34。例如，可以通过图案化的掩模层(例如光致抗蚀剂)将第三沟槽323覆盖，去除被暴露的第一沟槽321和第二沟槽322中的第一PMOS功函数调节层，然后去除上述掩模层，从而实现图3E所示的结构。
在一些实施例中，在步骤S204之前，步骤S203之后，该制造方法还可以包括对图3C所示的半导体结构执行退火的步骤。例如，这里的退火步骤可以采用尖峰退火工艺。
回到图2，在步骤S205，在所述多个沟槽中形成第二PMOS功函数调节层。
图3F是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S205的结构的横截面示意图。如图3F所示，例如可以通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)中形成第二PMOS功函数调节层42。例如，该第二PMOS功函数调节层的材料可以包括氮化钛。在一些实施例中，该第二PMOS功函数调节层的厚度可以为10至例如或等。
回到图2，在步骤S206，在所述多个沟槽中形成NMOS功函数调节层。
图3G是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S206的结构的横截面示意图。如图3G所示，例如可以通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)中形成NMOS功函数调节层43。例如，该NMOS功函数调节层的材料可以包括碳化钛铝(TiAlC)。在一些实施例中，该NMOS功函数调节层的厚度可以为30至例如或等。
在一些实施例中，NMOS功函数调节层的厚度大于第一PMOS功函数调节层与第二PMOS功函数调节层的厚度之和。
回到图2，在步骤S207，在所述多个沟槽中形成阻挡层和在该阻挡层上的金属电极层。
图3J是示意性地示出根据本发明一些实施例的半导体装置的制造过程中步骤S207的结构的横截面示意图。如图3J所示，在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)中形成阻挡层45和在该阻挡层上的金属电极层46。例如该阻挡层的材料可以包括氮化钛。在一些实施例中，该阻挡层的厚度可以为15至例如或等。例如，该金属电极层的材料可以包括诸如钨的金属。
在一些实施例中，该步骤S207可以包括：如图3H所示，例如通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322和第三沟槽323)中形成阻挡层45。该阻挡层可以起到粘结、吸附，以及阻挡例如钨扩散的作用。
可选地，该步骤S207还可以包括：如图3I所示，在图3H所示的半导体结构上沉积金属电极层46，以填充所述多个沟槽，例如第一沟槽321、第二沟槽322和第三沟槽323。
可选地，该步骤S207还可以包括：如图3J所示，对金属电极层46执行平坦化(例如化学机械平坦化)。
至此，描述了本发明一些实施例的半导体装置的制造方法。
在本发明的一些实施例中，第一PMOS功函数调节层和第二PMOS功函数调节层可以用于增加第三晶体管的阈值电压。对于第三晶体管，第一PMOS功函数调节层和第二PMOS功函数调节层二者结合起来比较厚且距离栅极结构下面的衬底中的沟道区(图中未示出)比较近，因此其对器件的阈值电压的调节作用明显，而NMOS功函数调节层虽然也比较厚但是其距离沟道区比较远，所以其对器件的阈值电压的调节作用可以忽略，因此第三晶体管的栅极结构的功函数层主要是PMOS功函数层。
在本发明的实施例中，第三晶体管可以是用于SRAM中的传输门晶体管。在现有技术中，传输门晶体管是NMOS晶体管，其栅极结构中采用NOMS功函数层。而在本发明的实施例中，将第三晶体管的功函数层采用PMOS功函数调节层，由于相对NMOS功函数调节层，PMOS功函数调节层可以增加第三晶体管的阈值电压，即相对现有技术，本发明的实施例可以增加传输门晶体管的阈值电压，从而导致传输门晶体管的导通电流Ion(PG)减小。
而下拉晶体管的导通电流Ion(PD)可以不变。这是因为第二晶体管可以是用于SRAM中的下拉晶体管，而用于第二晶体管的栅极结构包括第二PMOS功函数调节层和NMOS功函数调节层，由于相比第二PMOS功函数调节层，NMOS功函数调节层更厚，其对阈值电压的调节作用更大，第二PMOS功函数调节层对阈值电压的调节作用可以忽略，因此第二晶体管的栅极结构的功函数层主要是NMOS功函数层。这与现有技术中，下拉晶体管的栅极结构中采用NMOS功函数层的情况类似，因此，可以看作下拉晶体管的导通电流Ion(PD)不变。
因此，传输门晶体管的导通电流Ion(PG)减小，下拉晶体管的导通电流Ion(PD)不变的情况下，β比率将增加，进而可以提高SRAM的读噪声容限。
在本发明的一些实施例中，NMOS功函数调节层可以用于增加第一晶体管的阈值电压。第一晶体管例如可以是用于SRAM中的上拉晶体管。用于第一晶体管的栅极结构包括第二PMOS功函数调节层和NMOS功函数调节层，由于相比第二PMOS功函数调节层，NMOS功函数调节层更厚，其对阈值电压的调节作用更大，第二PMOS功函数调节层对阈值电压的调节作用可以忽略，因此第一晶体管的栅极结构的功函数层主要是NMOS功函数层。现有技术中，上拉晶体管一般为PMOS晶体管，其栅极结构中的功函数层采用PMOS功函数层。由于相对PMOS功函数调节层，NMOS功函数调节层可以增加第一晶体管的阈值电压，即相对现有技术，本发明的实施例可以增加上拉晶体管的阈值电压，从而导致上拉晶体管的导通电流Ion(PU)减小。
因此，在本发明的一些实施例中，对于γ比率Ion(PG)和Ion(PU)均有所减小。在本发明的实施例中，可以采取下面的措施使得Ion(PU)比Ion(PG)减小得更多，从而使得γ比率增加，进而提高SRAM的写容限。
例如，可以使得NMOS功函数调节层的厚度大于第一PMOS功函数调节层与第二PMOS功函数调节层的厚度之和。即，可以在制造过程中调节功函数层的厚度，使得上拉晶体管(即第一晶体管)的NMOS功函数调节层相比传输门晶体管(即第三晶体管)的PMOS功函数调节层更厚，从而使得上拉晶体管的阈值电压增加得更多，从而使得Ion(PU)比Ion(PG)减小得更多，提高γ比率。
又例如，可以使得上拉晶体管(即第一晶体管)的衬底中的沟道掺杂浓度相比传输门晶体管(即第三晶体管)更大一些，使得上拉晶体管的阈值电压增加得更多，从而使得Ion(PU)比Ion(PG)减小得更多，提高γ比率。
在本发明的一些实施例中，步骤S201可以包括在衬底上形成层间电介质层的步骤。可选地，在衬底上形成层间电介质层之前，该步骤S201还可以包括：对衬底中其上将要形成第一沟槽的部分执行第一掺杂，对衬底中其上将要形成第二沟槽的部分执行第二掺杂，对衬底中其上将要形成第三沟槽的部分执行第三掺杂。
例如，该第一掺杂可以为N型掺杂；该第二掺杂可以为第一P型掺杂；该第三掺杂可以为第二P型掺杂。
在一些实施例中，第一掺杂的杂质浓度大于第三掺杂的杂质浓度。
在一些实施例中，第一掺杂的杂质浓度为1×1016至1×1017atom/cm3。
在一些实施例中，第二掺杂的杂质浓度为1×1016至3×1018atom/cm3。
在一些实施例中，第三掺杂的杂质浓度为1×1016至1×1017atom/cm3。
图4A至图4G示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图4A至图4G详细描述在衬底中执行第一掺杂、第二掺杂和第三掺杂的过程。
首先，如图4A所示，提供初始结构60，该初始结构60可以包括：衬底31，该衬底31可以包括鳍片结构311，该鳍片结构311包括多个鳍片。可选地，该初始结构60还可以包括：位于衬底31上的多个伪栅极结构，所述多个伪栅极结构至少包括用于第一晶体管的第一伪栅极结构51、用于第二晶体管的第二伪栅极结构52和用于第三晶体管的第三伪栅极结构53。如图4A所示，第一伪栅极结构51、第二伪栅极结构52和第三伪栅极结构53分别位于鳍片结构311的相应的各个鳍片上。
在一些实施例中，第一伪栅极结构51可以包括：位于衬底31上的第一伪栅极绝缘物512和位于该第一伪栅极绝缘物512上的第一伪栅极511。例如，第一伪栅极绝缘物的材料可以包括二氧化硅，第一伪栅极的材料可以包括多晶硅。
在一些实施例中，第二伪栅极结构52可以包括：位于衬底31上的第二伪栅极绝缘物522和位于该第二伪栅极绝缘物522上的第二伪栅极521。例如，第二伪栅极绝缘物的材料可以包括二氧化硅，第二伪栅极的材料可以包括多晶硅。
在一些实施例中，第三伪栅极结构53可以包括：位于衬底31上的第三伪栅极绝缘物532和位于该第三伪栅极绝缘物532上的第三伪栅极531。例如，第三伪栅极绝缘物的材料可以包括二氧化硅，第三伪栅极的材料可以包括多晶硅。
接下来，如图4B所示，利用图案化的第一掩模层(例如光致抗蚀剂)55覆盖其上形成有第二伪栅极结构52和第三伪栅极结构53的部分衬底，露出其上形成有第一伪栅极结构51的部分衬底，对该步骤中露出的衬底(该部分衬底即为在后续步骤中其上将要形成第一沟槽的部分衬底)执行第一掺杂(例如离子注入)，在衬底31中形成第一掺杂区域61。例如，该第一掺杂可以为N型掺杂，即掺杂的杂质为N型杂质。又例如，该第一掺杂的杂质浓度为1×1016至1×1017atom/cm3。在执行完毕该第一掺杂后，去除该第一掩模层55。
接下来，如图4C所示，利用图案化的第二掩模层(例如光致抗蚀剂)56覆盖其上形成有第一伪栅极结构51和第三伪栅极结构53的部分衬底，露出其上形成有第二伪栅极结构52的部分衬底，对该步骤中露出的衬底(该部分衬底即为在后续步骤中其上将要形成第二沟槽的部分衬底)执行第二掺杂(例如离子注入)，在衬底31中形成第二掺杂区域62。例如，该第二掺杂可以为第一P型掺杂，即掺杂的杂质为P型杂质。又例如，该第二掺杂的杂质浓度为1×1016至3×1018atom/cm3。在执行完毕该第二掺杂后，去除该第二掩模层56。
接下来，如图4D所示，利用图案化的第三掩模层(例如光致抗蚀剂)57覆盖其上形成有第一伪栅极结构51和第二伪栅极结构52的部分衬底，露出其上形成有第三伪栅极结构53的部分衬底，对该步骤中露出的衬底(该部分衬底即为在后续步骤中其上将要形成第三沟槽的部分衬底)执行第三掺杂(例如离子注入)，在衬底31中形成第三掺杂区域63。例如，该第三掺杂可以为第二P型掺杂，即掺杂的杂质为P型杂质。又例如，第三掺杂的杂质浓度为1×1016至1×1017atom/cm3。在执行完毕该第三掺杂后，去除该第三掩模层57。
在一些实施例中，第一掺杂的杂质浓度大于第三掺杂的杂质浓度。这可以使得第一晶体管(例如上拉晶体管)的衬底中的沟道掺杂浓度相比第三晶体管(例如传输门晶体管)更大一些，使得第一晶体管的阈值电压增加得更多，从而提高SRAM中的γ比率。
接下来，如图4E所示，在执行过第一掺杂、第二掺杂和第三掺杂的半导体结构上沉积层间电介质层32，该层间电介质层32覆盖衬底31以及其上的所述多个伪栅极结构，例如第一伪栅极结构51、第二伪栅极结构52和第三伪栅极结构53。
接下来，如图4F所示，对层间电介质层32执行平坦化，露出所述多个伪栅极结构，例如第一伪栅极结构51、第二伪栅极结构52和第三伪栅极结构53。
接下来，如图4G所示，去除被露出的所述多个伪栅极结构，例如被露出的第一伪栅极结构51、第二伪栅极结构52和第三伪栅极结构53，从而形成所需要的衬底结构。
至此，描述了对衬底执行第一掺杂、第二掺杂和第三掺杂的方法。应理解，上述第一掺杂、第二掺杂和第三掺杂的先后顺序仅是示意性的，本领域技术人员可以根据需要来调整上述三个掺杂操作的顺序，因此本发明的范围并不仅限于上面所描述的第一掺杂、第二掺杂和第三掺杂的顺序。
在本发明的上述实施例中，结合图4A至图4G所描述的对衬底执行上述三个掺杂的方法是在形成伪栅极结构后执行的。在另一些实施例中，还可以在形成伪栅极结构之前执行上述三个掺杂操作。即在形成上述伪栅极结构之前，对衬底中其上将要形成第一沟槽的部分执行第一掺杂，对衬底中其上将要形成第二沟槽的部分执行第二掺杂，对衬底中其上将要形成第三沟槽的部分执行第三掺杂。因此，本发明的范围并不仅限于在形成伪栅极结构后执行上述掺杂的方法。
本发明还提供另一些实施例的半导体装置的制造方法，包括：提供经过第一掺杂、第二掺杂和第三掺杂的衬底结构(如图4G所示)，然后执行步骤S202至S207的操作(前面已经描述了步骤S202至S207的操作，这里不再赘述)，从而形成图3K所示的半导体装置。
在本发明的实施例中，第一晶体管、第二晶体管和第三晶体管分别可以为SRAM中的上拉晶体管、下拉晶体管和传输门晶体管，这些晶体管可以用作SRAM中的存储单元。在本发明的实施例中，SRAM还可以包括逻辑单元(图中未示出)，该逻辑单元可以包括一些外围电路，例如编码电路或读写电路等。这些编码电路或者读写电路可以包括一些逻辑PMOS器件和逻辑NMOS器件，可以用于进行编码、读写操作等。
在本发明一些实施例中，层间电介质层还可以包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽，该第四沟槽和该第五沟槽在底部露出衬底的部分表面。
可选地，步骤S204还可以包括：在第四沟槽的高k电介质层上形成第一PMOS功函数调节层。
可选地，去除第一沟槽和第二沟槽中的第一PMOS功函数调节层以露出高k电介质层的步骤还可以包括：去除第五沟槽中的第一PMOS功函数调节层以露出高k电介质层。
图5A至图5J是示意性地示出根据本发明另一些实施例的半导体装置的制造过程中若干阶段的结构的横截面示意图。下面结合图5A至图5J来详细描述本发明另一些实施例的半导体装置的制作方法。
首先，如图5A所示，提供衬底结构70。该衬底结构70包括衬底31以及形成在该衬底31上的层间电介质层32。该层间电介质层32可以包括用于半导体装置的多个沟槽，所述多个沟槽在底部露出衬底31的部分表面。所述多个沟槽至少可以包括用于在其中形成第一晶体管的栅极结构的第一沟槽321、用于在其中形成第二晶体管的栅极结构的第二沟槽322和用于在其中形成第三晶体管的栅极结构的第三沟槽323。如图5A所示，所述多个沟槽还可以包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽324和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽325。该第四沟槽324和该第五沟槽325在底部露出衬底31的部分表面。
在一些实施例中，如图5A所示，在衬底31中在第一沟槽下方形成有第一掺杂区域61，在第二沟槽下方形成有第二掺杂区域62，以及在第三沟槽下方形成有第三掺杂区域63。
接下来，如图5B所示，例如可以通过沉积或者氧化工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)的底部的衬底表面上形成界面层33。
接下来，如图5C所示，如图5C所示，例如可以通过沉积工艺在界面层33上以及在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)的侧壁上形成高k电介质层34。
接下来，如图5D所示，例如通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)的高k电介质层34上形成第一PMOS功函数调节层41。
接下来，如图5E所示，去除第一沟槽321、第二沟槽322和第五沟槽325中的第一PMOS功函数调节层以露出高k电介质层34。
接下来，如图5F所示，例如可以通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)中形成第二PMOS功函数调节层42。
接下来，如图5G所示，例如可以通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)中形成NMOS功函数调节层43。
接下来，如图5H所示，例如通过沉积工艺在所述多个沟槽(例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325)中形成阻挡层45。
接下来，如图5I所示，在图5H所示的半导体结构上沉积金属电极层46，以填充所述多个沟槽，例如第一沟槽321、第二沟槽322、第三沟槽323、第四沟槽324和第五沟槽325。
接下来，如图5J所示，对金属电极层46执行平坦化。
至此，描述了根据本发明另一些实施例的半导体装置的制造方法。
本发明的实施例还提供了一种半导体装置，如图3K所示，该半导体装置可以包括衬底(例如硅衬底)31。
可选地，如图3K所示，该半导体装置还可以包括形成在衬底31上的层间电介质层32。该层间电介质层包括用于半导体装置的多个沟槽。所述多个沟槽在其底部处露出衬底31的部分表面。所述多个沟槽至少包括用于在其中形成第一晶体管的栅极结构的第一沟槽321、用于在其中形成第二晶体管的栅极结构的第二沟槽322和用于在其中形成第三晶体管的栅极结构的第三沟槽323。
在一些实施例中，第一晶体管可以为用于SRAM中的上拉晶体管；第二晶体管可以为用于SRAM中的下拉晶体管；第三晶体管可以为用于SRAM中的传输门晶体管。
可选地，如图3K所示，该半导体装置还可以包括在所述多个沟槽的底部的衬底表面上的界面层33。例如，该界面层的材料可以包括二氧化硅。在一些实施例中，该界面层的厚度可以为5至例如
可选地，如图3K所示，该半导体装置还可以包括在界面层33上以及在所述多个沟槽的侧壁上的高k电介质层34。例如该高k电介质层的材料可以包括硅的氮化物等。在一些实施例中，该高k电介质层的厚度可以为5至例如或等。
可选地，如图3K所示，该半导体装置还可以包括在第三沟槽323的高k电介质层34上的第一PMOS功函数调节层41。例如，该第一PMOS功函数调节层的材料可以包括氮化钛(TiN)。在一些实施例中，该第一PMOS功函数调节层的厚度可以为5至例如
可选地，如图3K所示，该半导体装置还可以包括在第一沟槽321和第二沟槽322的高k电介质层34上以及在第三沟槽323的第一PMOS功函数调节层41上的第二PMOS功函数调节层42。例如，该第二PMOS功函数调节层的材料可以包括氮化钛。在一些实施例中，该第二PMOS功函数调节层的厚度可以为10至例如或等。
在一些实施例中，第一PMOS功函数调节层和第二PMOS功函数调节层用于增加第三晶体管的阈值电压。
可选地，如图3K所示，该半导体装置还可以包括在第一沟槽321、第二沟槽322和第三沟槽323的第二PMOS功函数调节层42上的NMOS功函数调节层43。例如，该NMOS功函数调节层的材料可以包括碳化钛铝。在一些实施例中，该NMOS功函数调节层的厚度可以为30至例如或等。
在一些实施例中，NMOS功函数调节层用于增加第一晶体管的阈值电压。
在一些实施例中，NMOS功函数调节层的厚度大于第一PMOS功函数调节层与第二PMOS功函数调节层的厚度之和。
可选地，如图3K所示，该半导体装置还可以包括在第一沟槽321、第二沟槽322和第三沟槽323的NMOS功函数调节层43上的阻挡层45和在阻挡层45上的金属电极层46。例如该阻挡层的材料可以包括氮化钛。在一些实施例中，该阻挡层的厚度可以为15至例如或等。例如，该金属电极层的材料可以包括诸如钨的金属。
在一些实施例中，如图3K所示，在衬底31中其上形成有第一沟槽的部分(即第一掺杂区域61)包含有N型杂质。例如，该N型杂质的杂质浓度可以为1×1016至1×1017atom/cm3。
在一些实施例中，如图3K所示，在衬底31中其上形成有第二沟槽的部分(即第二掺杂区域62)包含有第一P型杂质。例如，该第一P型杂质的杂质浓度可以为1×1016至3×1018atom/cm3。
在一些实施例中，如图3K所示，在衬底31中其上形成有第三沟槽的部分(即第三掺杂区域63)包含有第二P型杂质。例如，该第二P型杂质的杂质浓度可以为1×1016至1×1017atom/cm3。
在一些实施例中，N型杂质的杂质浓度大于第二P型杂质的杂质浓度。
本发明的实施例还提供了另一种半导体装置，如图5J所示，该半导体装置除了包括与图3K相同或相似的结构之外，位于衬底31上的层间电介质层32所包括的多个沟槽还可以包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽324和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽325。其中在第四沟槽324和第五沟槽325的底部的衬底表面上形成有界面层33，在界面层33以及在第四沟槽324和第五沟槽325的侧壁上形成有高k电介质层34。
可选地，如图5J所示，该半导体装置还可以包括在第四沟槽324的高k电介质层34上的第一PMOS功函数调节层41。
可选地，如图5J所示，该半导体装置还可以包括在第五沟槽325的高k电介质层34上以及在第四沟槽324的第一PMOS功函数调节层41上的第二PMOS功函数调节层42。
可选地，如图5J所示，该半导体装置还可以包括在第四沟槽324和第五沟槽325的第二PMOS功函数调节层42上的NMOS功函数调节层43。
可选地，如图5J所示，该半导体装置还可以包括在第四沟槽324和第五沟槽325的NMOS功函数调节层43上的阻挡层45和在阻挡层45上的金属电极层46。
本发明实施例的半导体装置可以增加SRAM中β比率或γ比率，从而可以提高SRAM的读噪声容限或写容限。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (21)

1.一种半导体装置的制造方法，其特征在于，包括：
(a)提供衬底结构，所述衬底结构包括衬底以及形成在所述衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在其底部处露出所述衬底的部分表面，所述多个沟槽至少包括用于在其中形成第一晶体管的栅极结构的第一沟槽、用于在其中形成第二晶体管的栅极结构的第二沟槽和用于在其中形成第三晶体管的栅极结构的第三沟槽；
(b)在所述多个沟槽的底部的衬底表面上形成界面层；
(c)在所述界面层上以及在所述多个沟槽的侧壁上形成高k电介质层；
(d)在所述第三沟槽的所述高k电介质层上形成第一PMOS功函数调节层；
(e)在步骤(d)之后，在所述多个沟槽中形成第二PMOS功函数调节层；
(f)在步骤(e)之后，在所述多个沟槽中形成NMOS功函数调节层；以及
(g)在步骤(f)之后，在所述多个沟槽中形成阻挡层和在所述阻挡层上的金属电极层；
所述第一PMOS功函数调节层和所述第二PMOS功函数调节层用于增加所述第三晶体管的阈值电压；所述NMOS功函数调节层用于增加所述第一晶体管的阈值电压；
所述第一晶体管为用于SRAM中的上拉晶体管；所述第二晶体管为用于SRAM中的下拉晶体管；所述第三晶体管为用于SRAM中的传输门晶体管；
所述NMOS功函数调节层的厚度大于所述第一PMOS功函数调节层与所述第二PMOS功函数调节层的厚度之和。
2.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述步骤(a)包括在衬底上形成层间电介质层的步骤，
其中在衬底上形成层间电介质层之前，所述步骤(a)还包括：
对所述衬底中其上将要形成第一沟槽的部分执行第一掺杂，对所述衬底中其上将要形成第二沟槽的部分执行第二掺杂，对所述衬底中其上将要形成第三沟槽的部分执行第三掺杂。
3.根据权利要求2所述半导体装置的制造方法，其特征在于，
所述第一掺杂为N型掺杂；
所述第二掺杂为第一P型掺杂；
所述第三掺杂为第二P型掺杂。
4.根据权利要求2或3所述半导体装置的制造方法，其特征在于，
所述第一掺杂的杂质浓度大于所述第三掺杂的杂质浓度。
5.根据权利要求2或3所述半导体装置的制造方法，其特征在于，
所述第一掺杂的杂质浓度为1×1016至1×1017atom/cm3；
所述第二掺杂的杂质浓度为1×1016至3×1018atom/cm3；
所述第三掺杂的杂质浓度为1×1016至1×1017atom/cm3。
6.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述步骤(d)包括：
(d1)在所述多个沟槽的所述高k电介质层上形成第一PMOS功函数调节层；以及
(d2)去除所述第一沟槽和所述第二沟槽中的第一PMOS功函数调节层以露出所述高k电介质层。
7.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述多个沟槽还包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽，所述第四沟槽和所述第五沟槽在底部露出所述衬底的部分表面；
所述步骤(d)还包括：在所述第四沟槽的所述高k电介质层上形成第一PMOS功函数调节层。
8.根据权利要求6所述半导体装置的制造方法，其特征在于，
所述多个沟槽还包括用于逻辑PMOS装置的第四沟槽和用于逻辑NMOS装置的第五沟槽，所述第四沟槽和所述第五沟槽在底部露出所述衬底的部分表面；
所述步骤(d2)还包括：去除所述第五沟槽中的第一PMOS功函数调节层以露出所述高k电介质层。
9.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第一PMOS功函数调节层和所述第二PMOS功函数调节层的材料分别包括：氮化钛；
所述NMOS功函数调节层的材料包括：碳化钛铝。
10.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述第一PMOS功函数调节层的厚度为5至
所述第二PMOS功函数调节层的厚度为10至
所述NMOS功函数调节层的厚度为30至
11.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述界面层的材料包括：二氧化硅；
所述阻挡层的材料包括：氮化钛；
所述金属电极层的材料包括：钨。
12.根据权利要求1所述半导体装置的制造方法，其特征在于，
所述界面层的厚度为5至
所述高k电介质层的厚度为5至
所述阻挡层的厚度为15至
13.一种半导体装置，其特征在于，包括：
衬底；
形成在所述衬底上的层间电介质层，所述层间电介质层包括用于半导体装置的多个沟槽，所述多个沟槽在其底部处露出所述衬底的部分表面，所述多个沟槽至少包括用于在其中形成第一晶体管的栅极结构的第一沟槽、用于在其中形成第二晶体管的栅极结构的第二沟槽和用于在其中形成第三晶体管的栅极结构的第三沟槽；
在所述多个沟槽的底部的衬底表面上的界面层；
在所述界面层上以及在所述多个沟槽的侧壁上的高k电介质层；
在所述第三沟槽的所述高k电介质层上的第一PMOS功函数调节层；
在所述第一和第二沟槽的高k电介质层上以及在所述第三沟槽的第一PMOS功函数调节层上的第二PMOS功函数调节层；
在所述第一、第二和第三沟槽的第二PMOS功函数调节层上的NMOS功函数调节层；以及
在所述第一、第二和第三沟槽的NMOS功函数调节层上的阻挡层和在所述阻挡层上的金属电极层；
所述第一PMOS功函数调节层和所述第二PMOS功函数调节层用于增加所述第三晶体管的阈值电压；所述NMOS功函数调节层用于增加所述第一晶体管的阈值电压；
所述第一晶体管为用于SRAM中的上拉晶体管；所述第二晶体管为用于SRAM中的下拉晶体管；所述第三晶体管为用于SRAM中的传输门晶体管；
所述NMOS功函数调节层的厚度大于所述第一PMOS功函数调节层与所述第二PMOS功函数调节层的厚度之和。
14.根据权利要求13所述半导体装置，其特征在于，
在所述衬底中其上形成有第一沟槽的部分包含有N型杂质；
在所述衬底中其上形成有第二沟槽的部分包含有第一P型杂质；
在所述衬底中其上形成有第三沟槽的部分包含有第二P型杂质。
15.根据权利要求14所述半导体装置，其特征在于，
所述N型杂质的杂质浓度大于所述第二P型杂质的杂质浓度。
16.根据权利要求14所述半导体装置，其特征在于，
所述N型杂质的杂质浓度为1×1016至1×1017atom/cm3；
所述第一P型杂质的杂质浓度为1×1016至3×1018atom/cm3；
所述第二P型杂质的杂质浓度为1×1016至1×1017atom/cm3。
17.根据权利要求13所述半导体装置，其特征在于，
所述多个沟槽还包括用于在其中形成逻辑PMOS装置的栅极结构的第四沟槽和用于在其中形成逻辑NMOS装置的栅极结构的第五沟槽；其中在所述第四沟槽和所述第五沟槽的底部的衬底表面上形成有界面层，在所述界面层以及在所述第四沟槽和所述第五沟槽的侧壁上形成有高k电介质层；
所述半导体装置还包括：
在所述第四沟槽的所述高k电介质层上的第一PMOS功函数调节层；
在所述第五沟槽的高k电介质层上以及在所述第四沟槽的第一PMOS功函数调节层上的第二PMOS功函数调节层；
在所述第四和第五沟槽的第二PMOS功函数调节层上的NMOS功函数调节层；以及
在所述第四和第五沟槽的NMOS功函数调节层上的阻挡层和在所述阻挡层上的金属电极层。
18.根据权利要求13所述半导体装置，其特征在于，
所述第一PMOS功函数调节层和所述第二PMOS功函数调节层的材料分别包括：氮化钛；
所述NMOS功函数调节层的材料包括：碳化钛铝。
19.根据权利要求13所述半导体装置，其特征在于，
所述第一PMOS功函数调节层的厚度为5至
所述第二PMOS功函数调节层的厚度为10至
所述NMOS功函数调节层的厚度为30至
20.根据权利要求13所述半导体装置，其特征在于，
所述界面层的材料包括：二氧化硅；
所述阻挡层的材料包括：氮化钛；
所述金属电极层的材料包括：钨。
21.根据权利要求13所述半导体装置，其特征在于，
所述界面层的厚度为5至
所述高k电介质层的厚度为5至
所述阻挡层的厚度为15至
CN201610379443.5A 2016-06-01 2016-06-01 半导体装置及其制造方法 Active CN107452604B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610379443.5A CN107452604B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法
US15/473,205 US11227867B2 (en) 2016-06-01 2017-03-29 Method and device for finFET SRAM
EP17173723.2A EP3252817A1 (en) 2016-06-01 2017-05-31 Method and device for finfet sram
US17/643,504 US11818874B2 (en) 2016-06-01 2021-12-09 Method and device for finFET SRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610379443.5A CN107452604B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN107452604A CN107452604A (zh) 2017-12-08
CN107452604B true CN107452604B (zh) 2019-11-01

Family

ID=58873741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610379443.5A Active CN107452604B (zh) 2016-06-01 2016-06-01 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11227867B2 (zh)
EP (1) EP3252817A1 (zh)
CN (1) CN107452604B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452604B (zh) 2016-06-01 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10515969B2 (en) * 2016-11-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10867864B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10622461B1 (en) * 2019-01-15 2020-04-14 United Microelectronics Corp. Manufacturing method of semiconductor device having replacement gate in trench

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390638A (zh) * 2012-05-11 2013-11-13 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931267B2 (ja) * 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
KR101675458B1 (ko) * 2010-07-27 2016-11-14 삼성전자 주식회사 산 확산을 이용하는 반도체 소자의 제조 방법
US9917087B2 (en) * 2013-08-07 2018-03-13 GlobalFoundries, Inc. Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same
CN104795395B (zh) * 2014-01-20 2018-08-10 中芯国际集成电路制造(上海)有限公司 静态随机存储器及其形成方法
US9362180B2 (en) * 2014-02-25 2016-06-07 Globalfoundries Inc. Integrated circuit having multiple threshold voltages
CN105428361B (zh) * 2014-09-19 2019-02-01 中国科学院微电子研究所 Cmos器件及其制造方法
CN105514105B (zh) * 2014-09-26 2019-08-06 联华电子股份有限公司 集成电路与其形成方法
KR102235612B1 (ko) * 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
TWI635535B (zh) * 2015-03-10 2018-09-11 聯華電子股份有限公司 具有不同臨界電壓的金屬閘極的半導體製程及半導體結構
KR102290685B1 (ko) * 2015-06-04 2021-08-17 삼성전자주식회사 반도체 장치
CN106409830B (zh) * 2015-07-27 2020-05-05 联华电子股份有限公司 具有金属栅极的半导体元件及其制作方法
US9960284B2 (en) * 2015-10-30 2018-05-01 Globalfoundries Inc. Semiconductor structure including a varactor
CN107452604B (zh) 2016-06-01 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390638A (zh) * 2012-05-11 2013-11-13 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20170352668A1 (en) 2017-12-07
CN107452604A (zh) 2017-12-08
US11227867B2 (en) 2022-01-18
US11818874B2 (en) 2023-11-14
EP3252817A1 (en) 2017-12-06
US20220102361A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US9111794B2 (en) Method for producing a semiconductor device having SGTS
KR101949605B1 (ko) 상이한 트랜지스터들의 소스/드레인 영역들을 형성하기 위한 주입들
US20220359537A1 (en) Fin-Based Strap Cell Structure for Improving Memory Performance
US9640540B1 (en) Structure and method for an SRAM circuit
CN103426928B (zh) 半导体器件和该器件的制造方法
US8859372B2 (en) Double channel doping in transistor formation
CN107452604B (zh) 半导体装置及其制造方法
CN108122913B (zh) 半导体器件及其形成方法
JPWO2015068226A1 (ja) Ｓｇｔを有する半導体装置と、その製造方法
US11508735B2 (en) Cell manufacturing
TW201639122A (zh) 記憶體元件佈局、半導體元件及製造記憶體元件的方法
US20130121087A1 (en) Semiconductor manufacturing method
US11757014B2 (en) Memory chip structure having GAA transistors with different threshold voltages and work functions for improving performances in multiple applications
US20220278110A1 (en) Integrated circuit with embedded high-density and high-current sram macros
CN105990137B (zh) 晶体管及其形成方法、半导体结构及其形成方法
CN107039439A (zh) 存储器及其形成方法
CN109817640B (zh) 包括存储器件的集成电路(ic)及其制造方法
TWI807241B (zh) 半導體裝置及其製造方法
CN106601741A (zh) 一种半导体器件及其制备方法、电子装置
CN106601685A (zh) 一种半导体器件及其制备方法、电子装置
CN109285810A (zh) 一种半导体器件及其制造方法和电子装置
US11302584B2 (en) Semiconductor structures and static random access momories
TWI815211B (zh) 柱狀半導體裝置及其製造方法
JPWO2022130451A5 (zh)
CN113964129A (zh) 一种埋槽式eFlash bitcell结构制作方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant