CN100426472C - 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法 - Google Patents

耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法 Download PDF

Info

Publication number
CN100426472C
CN100426472C CNB038253488A CN03825348A CN100426472C CN 100426472 C CN100426472 C CN 100426472C CN B038253488 A CNB038253488 A CN B038253488A CN 03825348 A CN03825348 A CN 03825348A CN 100426472 C CN100426472 C CN 100426472C
Authority
CN
China
Prior art keywords
resist
manufacture method
organic compound
mentioned
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038253488A
Other languages
English (en)
Other versions
CN1701419A (zh
Inventor
野崎耕司
武田正行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1701419A publication Critical patent/CN1701419A/zh
Application granted granted Critical
Publication of CN100426472C publication Critical patent/CN100426472C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/47—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明目的在于提供一种固化耐腐蚀性差的抗蚀剂图形的表面以提高其耐腐蚀性且适合于微细、高精细的图形形成的表面固化抗蚀剂图形及其有效的制造方法。本发明的表面固化抗蚀剂图形的制造方法是一种表面具有耐腐蚀性的表面固化抗蚀剂图形的制造方法，其特征在于，在抗蚀剂图形上选择性地淀积有机化合物。优选地，使用介电气体的等离子体来进行上述淀积的方式、对向设置在衬底上淀积的有机化合物和被处理对象来进行上述淀积的方式，优选从与淀积有有机化合物的衬底侧相反的一侧导入上述介电气体的等离子体等。

Description

耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法
技术领域
本发明涉及一种提高被处理表面、抗蚀剂膜表面及微细加工用抗蚀剂图形表面的耐腐蚀性、更详细地涉及一种作为具有耐腐蚀性的掩膜材料等可适当设置在耐腐蚀性差的基底层上的耐腐蚀性膜及其有效的制造方法；一种以提高其耐腐蚀性的方式固化耐腐蚀性差的抗蚀剂图形的表面，并适合于微细、高精细的图形形成的表面固化抗蚀剂图形及其有效的制造方法；以及一种具有微细、高精细布线图形的高性能且高品质的半导体器件及其有效的制造方法。
背景技术
随着半导体集成电路器件(LSI)的微细化，曝光光源也逐步短波长化，90nm节点的器件中使用氟化氩(ArF)准分子激光器(波长193nm)。为了对应曝光光源的短波长化，担负微细加工的抗蚀剂材料也逐步从现有的酚类材料改变为短波长区域中透明性更高的丙烯酸类材料。今后，所谓在65nm节点的器件中使用氟(F2)准分子激光器(波长157nm)，作为能够进行这种微细加工的抗蚀剂材料，近些时候，正不断地积极开发含氟的降冰片烯类、丙烯酸类抗蚀剂。
但是，在对应于这些短波长的丙烯酸类抗蚀剂或降冰片烯类抗蚀剂等的ArF(氟化氩)准分子激光器光刻中使用的抗蚀剂等情况下，与现有的酚类抗蚀剂相比，存在所谓加工时的耐等离子体腐蚀性差的问题。为此，以往开始，为了提高在上述ArF(氟化氩)准分子激光器光刻中使用的抗蚀剂的耐腐蚀性，提出了一种在该抗蚀剂的衬底树脂中导入光刻时在波长区域中的吸光系数低的多环性脂环族的抗蚀剂等。但是，在这些抗蚀剂的情况下，存在所谓难于获得与现有的酚类抗蚀剂相等的透明性和耐腐蚀性的问题。此外，在ArF(氟化氩)准分子激光器光刻中使用的抗蚀剂等的情况下，由于耐腐蚀性不够，就会存在所谓的LSI加工时必须采用使用三层等的硬掩膜的复杂加工的问题。不利用这种复杂的多层加工，使用含有Si的抗蚀剂的两层抗蚀剂方法也是周知的，但此时，会存在当腐蚀时在含有Si的层中产生SiO2等残渣这样的问题，不能实现实用化。另一方面，提出了一种利用离子束照射在抗蚀剂图形上淀积硅树脂的技术(例如，参考专利文献1)等，此时也会存在所谓与上述两层抗蚀剂法相同的腐蚀时产生残渣等问题。
因此，现状还没有提供一种腐蚀时不产生多余的残渣等、且可提高各种被处理表面、抗蚀剂膜表面以及微细加工用抗蚀剂图形表面等的耐腐蚀性的技术。此外，现今还没有提供一种不需要复杂的加工工艺、将在ArF(氟化氩)准分子激光器光刻中使用的抗蚀剂等作为掩膜使用从而进行腐蚀处理的技术。
专利文献1：特开平8-31720号公报
发明内容
本发明的目的在于提供一种作为具有耐腐蚀等的掩膜材料等可适当设置于耐腐蚀性差的基底层上(被处理表面)的耐腐蚀性膜及其有效的制造方法。
本发明的目的在于提供一种以提高其耐腐蚀性的方式固化耐腐蚀性差的抗蚀剂图形的表面并适合于微细、高精细的图形形成的表面固化抗蚀剂图形及其有效的制造方法。
本发明的目的在于提供一种具有微细、高精细布线图形的高性能且高品质的半导体器件及其有效的制造方法。
本发明的表面固化抗蚀剂图形的制造方法，使等离子体与淀积在衬底上的具有耐腐蚀性的有机化合物相接触，而使该有机化合物从该衬底脱离，从而在抗蚀剂图形上选择性地淀积有机化合物。其结果，在该抗蚀剂图形的表面上就形成具有耐腐蚀性的膜、制造表面具有耐腐蚀性的表面固化抗蚀剂图形。根据本发明的表面固化抗蚀剂图形的制造方法，例如，通过在对应于ArF准分子光的光刻胶图形，即通常所谓耐腐蚀性差的抗蚀剂图形上，选择性地淀积作为上述有机化合物的酚类树脂等芳香族树脂，就能够制造出可进一步提高表面耐腐蚀性的表面固化抗蚀剂图形。
本发明的表面固化抗蚀剂图形是利用上述的表面固化抗蚀剂图形的制造方法制造出来的。由于所获得的表面固化抗蚀剂图形以其表面具有耐腐蚀性地被固化，所以能够进行将该抗蚀剂图形作为掩膜使用，腐蚀抗蚀剂图形的基底层等，适合于进行构图等的、微细且高精细的构图。
本发明的耐腐蚀性膜的制造方法，使等离子体与淀积在基板上的具有耐腐蚀性的有机化合物相接触，而使该有机化合物从该基板脱离，从而在被处理对象上选择性地淀积有机化合物。其结果，由于在该被处理对象的表面选择性地形成具有耐腐蚀性的膜，所以就能够在不具有耐腐蚀性的部位以所希望的形状形成耐腐蚀性膜，大幅度地提高该部位的可靠性、寿命等。此外，利用本发明的耐腐蚀性膜的制造方法时，由于能够以所希望的形状选择性地形成耐腐蚀性膜，所以容易地形成将半导体器件中的层间绝缘膜等作为起始的任意形状的膜。利用本发明的耐腐蚀性膜的制造方法获得的耐腐蚀性膜特别适用于在要求耐腐蚀性的环境下等的使用。
本发明的耐腐蚀性膜形成在基底层上，相同条件下的该表层的腐蚀速度(nm/s)和该基底层的腐蚀速度(nm/s)之比(基底层/表层)为1.1或1.1以上。由于该腐蚀性膜比上述基底层耐腐蚀性相对优良，所以特别适合于在要求耐腐蚀性的环境下等中使用。
本发明的半导体器件的制造方法，包括：在基底层上形成抗蚀剂图形后，通过在该抗蚀剂图形上选择性地淀积有机化合物，形成表面固化抗蚀剂图形的抗蚀剂图形表面固化工序；将该表面固化抗蚀剂图形作为掩膜，通过进行腐蚀构图上述基底层的构图工序。在该半导体器件的制造方法中，在上述抗蚀剂图形表面固化工序中，在上述基底层上形成抗蚀剂图形后，在该抗蚀剂图形上选择性地淀积有机化合物，形成表面固化抗蚀剂图形。在上述构图工序中，将该表面固化抗蚀剂图形作为掩膜进行腐蚀，构图上述基底层。其结果，在该基底层形成微细且高精细的布线图形等。
本发明还提供一种表面固化抗蚀剂图形的制造方法，使等离子体与淀积在衬底上的具有耐腐蚀性的有机化合物相接触，使得该有机化合物从该衬底脱离，从而在抗蚀剂图形的顶部淀积该有机化合物，其特征在于，将该衬底配置在抗蚀剂图形的上方，并使该有机化合物向位于下方的该抗蚀剂图形脱离。
本发明还提供一种耐腐蚀性膜的制造方法，使等离子体与淀积在衬底上的具有耐腐蚀性的有机化合物相接触，使得该有机化合物从该衬底脱离，从而在抗蚀剂膜或抗蚀剂图形的顶部淀积该有机化合物，其特征在于，将该衬底配置在该抗蚀剂膜以及该抗蚀剂图形的上方，并使该有机化合物向位于下方的该抗蚀剂膜或者该抗蚀剂图形脱离。
本发明还提供一种通过上述的耐腐蚀性膜的制造方法制造的耐腐蚀性膜。
本发明还提供一种半导体器件的制造方法，其特征在于，包括：抗蚀剂图形表面固化工序，在基底层上形成抗蚀剂图形之后，通过在该抗蚀剂图形的顶部淀积具有耐腐蚀性的机化合物，形成表面固化抗蚀剂图形；以及构图工序，通过将该表面固化抗蚀剂图形作为掩膜进行腐蚀，对上述基底层进行构图。
利用上述半导体器件的制造方法来制造本发明的半导体器件。该半导体器件由于是利用上述半导体器件的制造方法来制造的，所以具有微细且高精细的布线图形等，并且具有高品质，可适合于在各种用途及领域中使用。
附图说明
图1是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其1)，示出了在等离子体气氛下，将在衬底上淀积的有机化合物与抗蚀剂图形对向配置的状态的示意图。
图2是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其2)，示出了从在衬底上淀积的有机化合物直至将该有机化合物淀积在抗蚀剂图形上的状态的示意图。
图3是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其3)，示出了从在衬底上淀积的有机化合物直至将该有机化合物淀积在抗蚀剂图形上后的状态的示意图。
图4是用于说明本发明的耐腐蚀性膜的制造方法中的工序的一个例子的图(其1)，示出了在等离子体气氛下，将在衬底上淀积的有机化合物与被处理表面进行对向配置的状态的示意图。
图5是用于说明本发明的耐腐蚀性膜的制造方法中的工序的一个例子的图(其2)，示出了从在衬底上淀积的有机化合物直至将该有机化合物淀积在被处理表面上的状态的示意图。
图6是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其1)，示出了在等离子体气氛下将在具有图形状贯通孔的衬底上淀积的有机化合物与抗蚀剂图形进行对向配置的状态的示意图。
图7是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其2)，示出了从在具有图形状贯通孔的衬底上淀积的有机化合物直至将该有机化合物淀积在抗蚀剂图形上的状态的示意图。
图8是用于说明本发明的表面固化抗蚀剂图形的制造方法中的工序的一个例子的图(其3)，示出了从在具有图形状贯通孔的衬底上淀积的有机化合物直至将该有机化合物淀积在被处理表面后的状态的示意图。
图9A及图9B是用于说明本发明的半导体器件的一个例子的快闪存储器(FLASH EPROM)的俯视图。
图10A～图10C是用于说明有关本发明的半导体器件的制造方法的一个例子的FLASH EPROM的制造方法的截面示意图(其1)。
图11D～图11F是用于说明有关本发明的半导体器件的制造方法的一个例子的FLASH EPROM的制造方法的截面示意图(其2)。
图12G～图12I是用于说明有关本发明的半导体器件的制造方法的一个例子的FLASH EPROM的制造方法的截面示意图(其3)。
图13A～图13C是用于说明有关本发明的半导体器件的制造方法的另一个例子的FLASH EPROM的制造方法的截面示意图。
图14A～图14C是用于说明有关本发明的半导体器件的制造方法的另一个例子的FLASH EPROM的制造方法的截面示意图。
图15A～图15D是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的一个例子的截面示意图。
图16是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其1)的截面示意图。
图17是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其2)的截面示意图。
图18是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其3)的截面示意图。
图19是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其4)的截面示意图。
图20是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其5)的截面示意图。
图21是用于说明将利用本发明的表面固化抗蚀剂图形的制造方法获得的表面固化抗蚀剂图形应用于制造磁头的另一个例子的工序(其6)的截面示意图。
图22是表示利用图16～图21的工序制造出的磁头的一个例子的平面图。
图23是表示使用由本发明的耐腐蚀性膜的制造方法所获得的耐腐蚀性膜的本发明的半导体器件的一个例子的简要说明图。
具体实施方式
(表面固化抗蚀剂图形及其制造方法、以及耐腐蚀性膜及其制造方法)
本发明的表面固化抗蚀剂图形的制造方法是一种表面具有耐腐蚀性的表面固化抗蚀剂图形的制造方法，其中，将有机化合物选择性地淀积在抗蚀剂图形上。本发明的耐腐蚀性膜的制造方法是一种表面具有耐腐蚀性的耐腐蚀性膜的制造方法，其中，将有机化合物选择性地淀积在被处理对象上。对上述表面固化抗蚀剂图形的制造方法和上述耐腐蚀性膜的制造方法而言，淀积上述有机化合物的对象是不同的，前者的情况是上述抗蚀剂图形，后者的情况是上述被处理表面。
而且，虽然利用本发明的表面固化抗蚀剂图形的制造方法制造的表面固化抗蚀剂图形具有耐腐蚀性，但该耐腐蚀性也可是由其自身具有耐腐蚀性的上述有机化合物等引起而发现的耐腐蚀性；也可是不具有耐腐蚀性的物质，作为其结果而发现的耐腐蚀性等。此外，虽然利用本发明的表面固化抗蚀剂图形的制造方法制造的表面固化抗蚀剂图形具有耐腐蚀性，但该耐腐蚀性也可是由其自身具有耐腐蚀性的上述有机化合物等引起而发现的耐腐蚀性；也可是不具有耐腐蚀性的物质，作为其结果而发现的耐腐蚀性等。
本发明的表面固化抗蚀剂图形是利用本发明的上述表面固化抗蚀剂图形的制造方法适当地进行制造，本发明的耐腐蚀性膜是利用本发明的上述耐腐蚀性膜的制造方法适当地进行制造。以下，根据上述表面固化抗蚀剂图形的制造方法及上述耐腐蚀性膜的制造方法的说明，来描述上述表面固化抗蚀剂图形及上述耐腐蚀性膜的内容。
-有机化合物-
作为上述有机化合物，虽然没有特别地限制，可以根据目的适宜地进行选择，但优选其自身具有耐腐蚀性的物质，例如可以适当地列举出含有环状烃结构及杂环结构中的至少一种的物质。
作为该有机化合物的具体例子，可适当地列举出：酚醛清漆树脂、聚乙烯酚醛树脂(ポリビニルフエノ一ル樹脂)、聚苯乙烯树脂、乙烯安息香酸树脂、聚乙烯基吡啶树脂、聚降冰片烯树脂、聚乙烯金刚烷树脂、聚p-羟基苯基丙烯酸酯树脂、聚p-羟基苯基丙烯酸甲酯，及他们的衍生物、共聚物等。
这些有机化合物既可一种单独使用，也可两种以上共用。在这些有机化合物之中，优选自酚醛清漆树脂、聚乙烯酚醛树脂、聚苯乙烯树脂中选择出的至少一种。
作为上述有机化合物，不限定于上述树脂这样的高分子化合物，也可是低分子化合物。
当上述有机化合物是上述高分子化合物时，作为其分子量，即重均分子量(Mw)，优选为500～500000，更优选为1000～100000。
如上所述，作为上述有机化合物，虽然优选其自身具有耐腐蚀性的有机化合物，但也可是其自身不具有耐腐蚀性，而附加了具有耐腐蚀性化合物的有机化合物，在此情况下，例如可列举出在不具有耐腐蚀性的树脂中将具有耐腐蚀性的化合物与其侧链键合而成的物质等。
不特别限制作为上述没有耐腐蚀性的树脂，可列举出公知的通用树脂等。
不特别限制作为上述具有耐腐蚀性的化合物，可根据目的适宜地进行选择，例如可适当列举出：芳香族化合物、脂环族化合物、杂环化合物等。这些化合物既可一种单独使用，也可两种以上共用。
作为上述芳香族化合物，例如可列举出苯衍生物等。
作为上述脂环族化合物，例如可列举出环链烷烃类等。
作为上述杂环化合物，例如可列举出：吡咯烷、吡啶、咪唑、噁唑、吗啉、吡咯烷酮等含氮环状化合物、含呋喃、吡喃、五碳糖、六碳糖等的多糖类等的含氧环状化合物等。
此外，当上述有机化合物是将具有耐腐蚀性的化合物与不具有耐腐蚀性的树脂的侧链键合而成的物质时，作为具有该耐腐蚀性的化合物的摩尔含量，不进行特别限制，可根据目的适当地进行选择，在需要高的耐腐蚀性的情况下，优选为5摩尔％或5mol％以上，更优选10mol％或10mol％以上。而且，例如，可采用NMR等来测量上述摩尔含量。
上述有机化合物具有耐腐蚀性的情况下，作为其耐腐蚀性，如果是比由该有机化合物构成的膜所形成的对象的基底层(例如，被处理表面、抗蚀剂图形等)的耐腐蚀性高，不进行特别限制，例如，优选相同条件下的该有机化合物的腐蚀速度(nm/s)和该基底层的腐蚀速度(nm/s)之比(基底层/有机化合物)为1.1或1.1以上，更优选为1.2或1.2以上，特别优选为1.3或1.3以上。
而且，例如，使用公知的腐蚀装置，通过测量进行规定时间腐蚀处理的试验品的膜减少量，计算出每单位时间的膜减少量来测量上述腐蚀速度(nm/s)。
而且，在上述有机化合物中，在不妨碍本发明效果的范围下，也可添加按照目的适当地进行选择出的其它成分。
-抗蚀剂图形及被处理表面-
作为上述抗蚀剂图形的材料，不进行特别限定，可以从公知的抗蚀剂材料之中按照目的适当地进行选择，可为负型、正型抗蚀剂中任意一种，例如，可适当地列举出：可利用g射线、i射线、KrF准分子激光器、ArF准分子激光器、F2准分子激光器、电子束等通过曝光能构图的g射线抗蚀剂、i射线抗蚀剂、KrF抗蚀剂、ArF抗蚀剂、F2抗蚀剂、电子束抗蚀剂等。这些抗蚀剂既可是化学放大型也可为非化学放大型。
在这些抗蚀剂图形的材料中，根据进行微细构图的观点，优选选自非芳香族树脂中的至少一种材料，更优选该材料的ArF抗蚀剂、F2抗蚀剂等。作为非芳香族树脂，优选脂环族类树脂，在该脂环族类树脂中，优选选自丙烯酸类树脂、降冰片烯树脂及氟类树脂的物质。
而且，作为适合于上述抗蚀剂图形的材料的具体例子，作为上述ArF抗蚀剂可列举出：酚醛清漆类抗蚀剂、PHS类抗蚀剂、丙烯酸类抗蚀剂、具有金刚烷(アダマンチル)基侧链的丙烯酸类抗蚀剂、环烯马来酸无水物类(COMA类)抗蚀剂、环烯类抗蚀剂、混合类(脂环族丙烯酸类-COMA类共聚物)抗蚀剂等，作为上述F2抗蚀剂，可列举出：氟化降冰片烯类抗蚀剂、氟化丙烯酸类抗蚀剂、氰化丙烯酸类抗蚀剂等。也可对这些抗蚀剂进行氟改性等。
对上述抗蚀剂图形的形成方法、尺寸、厚度等没有特别地进行限制，可按照目的适当地进行选择。
对于上述抗蚀剂图形的形成方法，可采用公知的方法，例如，可以通过将上述抗蚀剂图形的材料即抗蚀剂材料溶解的涂敷液涂敷在基底(层)、例如基板等的表面，进行选择性曝光、显影等，按照要求进行预烘焙、曝光烘焙等，就能够形成所希望的图形。
对于上述基底(层)，没有特别限定，按照目的能够适当地进行选择，可列举出各种衬底，其中，可适当地列举出由腐蚀处理进行构图的材料等，例如，可适当地列举出硅晶片等的基板、各种氧化膜等。
对于上述曝光，没有特别限制，可使用公知的光源、曝光装置等适当地进行。
对于上述显影，没有特别限制，可通过公知的碱性显影等来进行。
对于上述预烘焙及上述曝光烘焙，对其条件等没有特别限制，例如，作为温度，可为70～150℃左右，优选90～130℃，作为时间，可为10秒～5分钟左右，优选40秒～100秒。
对于上述抗蚀剂图形的厚度，由于作为加工对象的基底(层)、腐蚀条件等不同，不能统一加以规定，而适当地决定，一般为0.1～500μm左右。
对于上述被处理表面，没有特别限制，可按照目的适当地进行选择，例如，可列举出：需要进行构图的表面，需要进行腐蚀处理的表面，需要提高可靠性的表面，需要利用干燥加工形成覆盖膜的表面等各种表面。
-淀积-
作为上述淀积的方法，没有特别地限制，可以按照目的适当地进行选择，例如优选利用介电气体的等离子体来进行淀积的方法。
在利用上述介电气体的等离子体来进行上述淀积的情况下，优选作为淀积上述有机化合物的对象的上述抗蚀剂图形的表面及上述被处理表面不能由该等离子体来进行腐蚀。
作为不能利用该等离子体腐蚀上述抗蚀剂图形的表面及上述被处理表面的方法，没有特别地限定，可按照要求适当地进行选择，例如可特别适当地列举出，当存在等离子体时，将在衬底上淀积的上述有机化合物和上述抗蚀剂图形或上述被处理对象进行对向配置的方法等。而且，此时，根据利用上述等离子体不能腐蚀上述抗蚀剂图形或上述被处理对象(进行保护)的观点，优选将上述有机化合物淀积在衬底上。
对于上述衬底，没有特别地限定，可按照目的适当地进行选择，优选可遮蔽上述等离子体，例如可适当地列举出陶瓷等。此外，对于上述衬底的形状，没有特别地限定，可按照目的适当地进行选择，例如可适当地列举出基板状等，也可以在这些衬底中形成按图形形状形成的贯通孔。当在上述衬底形成有贯通孔时，就会存在可更有效地进行上述淀积的情况。
对于上述介电气体的等离子体的产生、导入，没有特别地限定，可以按照公知的方法进行。
例如，上述产生可以使用公知的等离子体产生装置适当的进行，例如可使用RIE、ICP、螺旋器(ヘリコン)等适当地进行。
将在上述衬底上淀积的上述化合物与上述抗蚀剂图形的表面或上述被处理表面对向配置的情况下，优选从上述衬底侧即与淀积上述有机化合物侧相反的侧面进行上述导入。
作为上述等离子体的介电气体，没有特别限制，可以从公知的物质中适宜地进行选择，例如可列举出：氧、氯氟烷、氩、氮等。这些介电气体既可一种单独使用、也可两种以上并用。
作为上述对向配置时，不特别地限定在上述衬底上淀积的上述有机化合物与上述抗蚀剂图形或上述被处理对象间的间隙(间隔)，可按照上述衬底的尺寸、该抗蚀剂图形或被处理表面的尺寸适宜地进行选择，例如优选为1～50000μm，更优选10～1000μm。
上述间隙(间隔)不在上述数值范围内时，就有不能更有效地进行上述淀积的情况。
利用以上的本发明的表面固化抗蚀剂图形的制造方法，就能够制造出本发明的表面固化抗蚀剂图形，利用本发明的耐腐蚀性膜的制造方法，就能够制造出本发明的耐腐蚀性膜。
本发明的表面固化抗蚀剂图形，具有如下结构，即在将形成该抗蚀剂图形的衬底(基板)等作为底部时，在相当于顶部的表面即除该表面固化抗蚀剂图形中的侧壁以外的表面，淀积上述有机化合物，以形成有膜及层(以下，“表面固化层”)。
例如，通过分析该表面固化层的IR吸收光谱等，就能够确认上述表面固化层是否含有上述有机化合物。
对本发明的表面固化抗蚀剂图形中的上述表面固化层、或本发明的耐腐蚀性膜的形状、结构、厚度、尺寸等，没有特别限制；可以按照目的适宜地进行选择，作为上述形状，可列举出平面薄膜形状、图形状等；作为上述结构，可以是单独使用一种上述有机化合物或并用两种以上有机化合物来形成的单层结构及叠层结构任何一种；上述厚度和上述尺寸，可按照此后的腐蚀处理条件等适当地进行选择。
对于本发明的固化抗蚀剂图形中的上述表面固化层或本发明的耐腐蚀性膜的耐腐蚀性，没有特别地限制，例如，在以相同条件测量的情况下，优选上述表面固化层的腐蚀速度(nm/S)与作为上述表面固化层的下层的抗蚀剂图形的腐蚀速度(纳米/秒nm/s)之比(抗蚀剂图形/表面固化层)，或上述耐腐蚀性膜的腐蚀速度(nm/s)与上述耐腐蚀性膜的基底(层)的腐蚀速度(nm/s)之比(基底(层)/耐腐蚀性膜)为1.1或1.1以上，更优选1.2或1.2以上、特别优选1.3或1.3以上。
而且，例如，可利用公知的腐蚀装置来测量进行规定时间腐蚀处理的试验品的膜减少量，并计算出每单位时间的膜减少量，由此就能够测量上述腐蚀速度(nm/s)。
在此，参照附图来说明本发明的表面固化抗蚀剂图形的制造方法的一个例子。
如图1所示，在基底层(衬底)上涂敷使上述ArF抗蚀剂等的抗蚀剂材料溶解的涂敷液形成抗蚀剂膜之后，通过对该抗蚀剂膜按所需形状进行曝光、显影、烘焙等，形成抗蚀剂图形2后，相对于该抗蚀剂图形2的顶部(除侧壁以外的部分)，在平行平板型RIE装置内，设计固定的间隙(间隔)，配置在硅衬底等衬底5上淀积形成的酚醛清漆树脂、聚乙烯酚醛树脂、聚苯乙烯树脂等上述有机化合物的层(膜)6(以下，将此叠层物称为“靶”)。并且，在衬底5中，从与形成上述有机化合物层(膜)6一侧相反的侧面，即露出衬底5的一侧，导入Q2气等上述介电气体的等离子体。
于是，如图2所示，当上述等离子体向抗蚀剂图形2侧缓慢移动到达衬底5位置时，一旦被衬底5遮蔽，就妨碍了其前进。并且，被衬底5遮蔽的上述等离子体，自衬底5的四周侧面环绕上述有机化合物层(膜)6的表面侧，其一部分与上述有机化合物层(膜)6的表面接触。于是，该有机化合物的粒子6a就从承受该接触的上述有机化合物层(膜)6的表面脱离。此时，将上述有机化合物层(膜)6配置在抗蚀剂图形2的上方时，脱离了的上述有机化合物的粒子6a向抗蚀剂图形2的顶部(除了侧壁以外的部分)移动。并且，移动的上述有机化合物的粒子6a就不会淀积在基底层(衬底)1上，通过与抗蚀剂图形2的相互作用，就会淀积在抗蚀剂图形2的顶部(除了侧壁以外的部分)。
经过规定时间(例如，5分钟)后，如图3所示，在抗蚀剂图形2的顶部(除侧壁以外的部分)表面上通过淀积上述有机化合物，形成具有耐腐蚀性的表面固化层10。此表面固化层10在表面上形成的抗蚀剂图形是本发明的表面固化抗蚀剂图形。由于在该表面固化抗蚀剂图形的表面形成有耐腐蚀性优良的表面固化层10，所以即使作为表面固化层10的基底层位置的抗蚀剂图形是耐腐蚀性差的材料(例如，ArF抗蚀剂)，也可提高耐腐蚀性，就能够进行腐蚀处理。
此外，参照下面的附图来说明本发明的耐腐蚀性膜的制造方法的一个例子。
图4、图5，在基底层(衬底)1上形成的不是抗蚀剂图形2，而是作为上述被处理表面且不具有耐腐蚀性的树脂层(膜)3这点上，分别与图1、图2不同，但在此所起的作用效果与图1～图2所示的是相同的。即，通过上述等离子体的作用，脱离了的上述有机化合物的粒子6a向不具有耐腐蚀性的树脂层(膜)3移动。并且，移动了的上述有机化合物粒子6a就不会淀积在基底层(衬底)1上，而是通过与不具有耐腐蚀性的树脂层(膜)3的相互作用，淀积在无耐腐蚀性的树脂层(膜)3的表面上，形成耐腐蚀性膜。
此外，参照以下附图来说明本发明的耐腐蚀性膜的制造方法的另一个例子。
图6、图7、图8，在形成具有上述耐腐蚀性的膜(层)6的衬底5具有按图形形状来形成的贯通孔5a这点上，分别与图1、图2、图3不同，但在此所起的作用效果与图1～图3所示的是相同的。即通过上述等离子体的作用，脱离了的上述有机化合物的粒子6a向抗蚀剂图形2移动。并且，移动了的上述有机化合物粒子6a没有淀积在基底层(衬底)1上，而是通过与没抗蚀剂图形2的相互作用，淀积在抗蚀剂图形2的表面上，形成具有耐腐蚀性的表面固化层10。
由本发明的表面固化抗蚀剂图形的制造方法制造出的本发明的表面固化抗蚀剂图形例如可以适用于掩膜图形、标度线(reticule)图形、磁头、LCD(液晶显示器)、PDP(等离子体显示面板)、SAW滤波器(弹性表面波滤波器)等功能部件、用于光学布线连接的光部件、微驱动器等微细部件、快闪存储器、DRAM、FRAM等半导体器件等，可以适用于后述的本发明的半导体器件及其制造方法。
由本发明的耐腐蚀性膜的制造方法制造出的本发明的耐腐蚀性膜，能够适用于各种领域，例如，可作为构图时的掩膜、腐蚀处理时的保护膜、用于提高耐久性的保护膜、半导体器件中的层间绝缘膜等适当使用。
以上说明的本发明的表面固化抗蚀剂图形的制造方法及其耐腐蚀性膜的制造方法，能够特别适用于后述的本发明的半导体器件及其制造方法。
(半导体器件及其制造方法)
本发明的半导体器件，除至少具有使用本发明的表面固化抗蚀剂图形形成的图形形成之外，没有特别地限制，具有按照目的适当进行选择的公知的部件等而形成。
作为本发明的半导体器件的具体例子，可适当列举出快闪存储器、DRAM、FRAM等。
本发明的半导体器件，能够利用下面说明的本发明的半导体器件的制造方法来适当地进行制造。
本发明的半导体器件的制造方法包含表面固化抗蚀剂图形形成工序、构图工序，还包含根据需要适当选择的其它工序。
上述表面固化抗蚀剂图形形成工序，是在上述基底层上形成上述抗蚀剂图形后，在该抗蚀剂图形上通过选择性地淀积上述有机化合物，形成表面固化抗蚀剂图形的工序。
而且，作为上述有机化合物如上所述。作为上述基底层如上所述，可列举出半导体器件中的各种部件的表面层等，可适当列举出硅晶片等的衬底到其表面层。上述抗蚀剂图形及其形成如上所述。
上述构图工序是通过将上述表面固化抗蚀剂图形作为掩膜，进行腐蚀来构图上述基底层的工序。
作为上述腐蚀的方法，没有特别限制，可以从公知的方法中按照目的适当地进行选择，例如可适当地列举出干法腐蚀。作为该腐蚀的条件，没有特别限制，可按照目的适当地进行选择。
虽然下文具体说明本发明的实施例，但本发明并不限定于任何这些实施例。
(实施例1)
在作为基底层的SiN衬底上，涂敷脂环族丙烯酸类抗蚀剂(ArF抗蚀剂)，并进行烘焙，形成0.3μm的抗蚀剂膜。对该抗蚀剂膜，使用ArF准分子曝光机(NA＝0.68)进行曝光，用2.38％TMAH显影后，得到150nm线&间隔图形。
在此线&间隔图形的上方隔出600μm的间隙(间隔)，使在作为上述靶的硅衬底上进行涂敷、烘焙而形成的厚1μm的聚乙烯酚醛树脂(マルカリンカ-M、丸善石油制)的层(膜)处于相互面对的状态下，配置在ICP腐蚀装置的室内。设极板(Platen)可施加电压为10W、线圈(Coil)可施加电压为60W，使用O2气为100sccm、压力为0.2mTorr的条件，产生5分钟的等离子体后，取出形成有上述线&间隔图形的SiN衬底。
分割形成该线&间隔图形的SiN衬底，观察该线&间隔图形的截面时，仅在抗蚀剂图形上选择淀积作为上述表面固化层的由聚乙烯酚醛树脂形成的层(膜)。由该聚乙烯酚醛树脂形成的层(膜)的厚度为0.1μm。
(实施例2)
除用酚醛清漆抗蚀剂(PFI-55、住友化学制造)代替实施例1中的聚乙烯酚醛树脂之外，与实施例1相同。分割形成该线&间隔图形的SiN衬底，观察该线&间隔图形的截面时，仅在抗蚀剂图形上选择淀积作为上述表面固化层的由酚醛清漆抗蚀剂形成的层(膜)。由该酚醛清漆抗蚀剂形成的层(膜)的厚度为0.12μm。
(实施例3)
除用COMA类抗蚀剂(ArF抗蚀剂)代替实施例1中的脂环类丙烯酸类抗蚀剂之外，与实施例1相同。分割形成该线&间隔图形的SiN衬底，观察该线&间隔图形的截面时，仅在抗蚀剂图形上选择淀积作为上述表面固化层的由聚乙烯酚醛树脂形成的层(膜)。由该聚乙烯酚醛树脂形成的层(膜)的厚度为0.12μm。
(实施例4)
相对于形成有使由上述实施例中1的作为上述表面固化层的聚乙烯酚醛树脂形成的层(膜)淀积在表面的线&间隔图形的SiN衬底，使用RIE装置，以CHF3 20sccm、O2 20sccm、Ar 130sccm、压力15mT、RF 200W的条件，腐蚀处理70nm上述SiN衬底的露出部分时，观察到由作为上述表面固化层的聚乙烯酚醛树脂形成的层(膜)在表面淀积形成的抗蚀剂图形，即使经过腐蚀处理也不会受到大的损伤。此外，对在此表面上形成有表面固化层的抗蚀剂图形，进行利用O2等离子体的灰化时，SiN衬底中的开口部的尺寸为145nm，未观察到针孔。
(实施例5)
除用形成有线&间隔图形的实施例2中的SiN衬底代替实施例4中的、形成有线&间隔图形的实施例1中的SiN衬底之外，与实施例4相同。可观察到上述表面固化层在表面淀积的抗蚀剂图形即使经过腐蚀处理也没有受到大的损伤。此外，对形成表面固化层的抗蚀剂图形，进行利用O2等离子体的灰化时，SiN衬底中的开口部的尺寸为140nm，未观察到针孔。
(实施例6)
除用形成有线&间隔图形的实施例3中的SiN衬底代替实施例4中的、形成有线&间隔图形的实施例1中的SiN衬底之外，与实施例4相同。可观察到上述表面固化层在表面淀积形成的抗蚀剂图形即使经过腐蚀处理也没有受到大的损伤。此外，对形成有表面固化层的抗蚀剂图形，进行利用O2等离子体的灰化时，SiN衬底中的开口部的尺寸为142nm，未观察到针孔。
(比较例1)
使用用脂环族丙烯酸类抗蚀剂(ArF抗蚀剂)形成150nm的线&间隔图形的SiN衬底，用RIE装置，以CHF3 20sccm、O2 20sccm、Ar 130sccm、压力15mT、RF 200W的条件，腐蚀处理上述SiN衬底的露出部分70nm时，由脂环族丙烯酸类抗蚀剂(ArF抗蚀剂)形成的抗蚀剂图形被腐蚀，观察到受损伤。此外，利用O2等离子体对由上述脂环族丙烯酸类抗蚀剂(ArF抗蚀剂)形成的抗蚀剂图形进行灰化时，上述SiN衬底中的开口部的尺寸扩宽为180nm，在各处产生有针孔。这是根据上述抗蚀剂图形受到损伤的部分被腐蚀的结果推测出来的。
(实施例7)
从实施例1至3中，对于在SiN衬底上的抗蚀剂图形表面上淀积的上述表面固化层、用于比较的KrF抗蚀剂(シプレイ公司制、UV-6)、用于比较的聚甲基丙烯酸甲酯(PMMA)、脂环族丙烯酸类抗蚀剂、COMA类抗蚀剂，使用腐蚀装置(平行平板型RIE装置、富士通(株)制)，在Pμ＝200W、压力＝0.02乇(Torr)、CF4气体＝100sccm的条件下，进行三分钟腐蚀，测量样品的膜减少量，并计算腐蚀速度，将上述KrF抗蚀剂的腐蚀速度作为基准进行比较评价。
表1
  材料名   腐蚀速度(nm/s)  腐蚀速度比(抗蚀剂图形/表面固化层)   KrF抗蚀剂基准速度比
  UV-6   627  -   1.00
  PMMA   770  -   1.23
  脂环族丙烯酸类抗蚀剂 672 - 1.07
  COMA类抗蚀剂   665  -   1.06
  实施例1   545  1.23   0.87
  实施例2   515  1.30   0.82
  实施例3   545  1.22   0.87
(实施例8)
-快闪存储器及其制造方法-
实施例8是使用本发明的表面固化抗蚀剂图形的本发明的半导体器件及其制造方法的一个例子。而且，在本实施例8中，下面的抗蚀剂膜26、27、29、32及34是利用本发明的表面固化抗蚀剂图形的制造方法制造出来的表面固化抗蚀剂图形。
图9A及图9B是称作FLOTOX型或ETOX型的快闪电可编程存储器(FLASH EPROM)的上面图(俯视图)，图10A～图10C、图11D～F、图12G～I是用于说明有关该FLASH EPROM的制造方法的一个例子的截面示意图，在图10A～图12I中，左图是作为存储单元部(第一元件区)、且是具有浮置栅电极的MOS晶体管的形成部分的栅极宽度方向(图9A及图9B中的X方向)的截面(A方向截面)示意图，中央图是作为与上述左图相同部分的存储单元部、且与上述X方向正交的栅极长度方向(图9A及图9B中的Y方向)的截面(B方向截面)示意图，右图是外围电路部(第二元件区)的MOS晶体管的形成部分的截面(图9A及图9B中的A方向截面)示意图。
首先，如图10A所示，在p型Si衬底22上的元件隔离区选择地形成由SiO2膜形成的场氧化膜23。此后，利用热氧化由SiO2膜形成厚度为100～300
Figure C0382534800211
的存储单元部(第一元件区)的MOS晶体管中的第一栅绝缘膜24a，而且在其它工序中，利用热氧化由SiO2膜形成厚度为100～500
Figure C0382534800212
的外围电路部(第二元件区)的MOS晶体管中的第二栅绝缘膜24b。而且，在热第一栅绝缘膜24a和第二栅绝缘膜24b为同一厚度的情况下，也可在同一工序同时形成氧化膜。
接着，为了在上述存储单元部(图10A的左图及中央图)形成具有n型耗尽型沟道的MOS晶体管，以控制阈值电压的目的，利用抗蚀剂膜26遮蔽上述外围电路部(图10A的右图)。并且，对成为浮置栅电极正下方的沟道区的区域，利用离子注入法导入剂量1×1011～1×1014cm-2的作为n型杂质的磷(P)或砷(As)，形成第一阈值控制层25a。而且，可以任意地进行选择此时的剂量及杂质的导电类型为耗尽型或是增强型。
接着，为了在上述外围电路部(图10B的右图)形成具有n型耗尽型沟道的MOS晶体管，在控制阈值电压的目的下，利用抗蚀剂膜27遮蔽上述存储单元部(图10B的左图及中央图)。并且，对成为浮置栅电极正下方的沟道区的区域，利用离子注入法导入剂量1×1011～1×1014cm-2的作为n型杂质的磷(P)或砷(As)，形成第二阈值控制层25b。
接着，在整个面上形成厚度为500～2000的第一多晶硅膜(第一导电膜)28，作为上述存储单元部(图10C的左图及中央图)的MOS晶体管的浮置栅电极及上述外围电路部(图10C的右图)的MOS晶体管的栅电极。
此后，如图11D所示，利用作为掩膜形成的抗蚀剂膜29来构图第一多晶硅膜28，形成上述存储单元部(图11D的左图及中央图)的MOS晶体管中的浮置栅电极28a。此时，如图11D所示，进行构图，使X方向成为最终的尺寸宽度，Y方向利用抗蚀剂膜29覆盖成为未构图的S/D区域的区域。
接着，如(图11E的左图及中央图)所示，去除抗蚀剂膜29后，利用热氧化形成厚度约200～500
Figure C0382534800214
的由SiO2膜构成的电容器绝缘膜30a，以覆盖浮置栅电极28a。此时，还在外围电路部(图11E的右图)的第一多晶硅膜28上形成由SiO2膜构成的电容器绝缘膜30b。而且，在此，虽然仅由SiO2膜形成电容器绝缘膜30a及30b，但也可用将SiO2膜及Si3N4膜层叠2～3层的复合膜来形成电容器绝缘膜30a及30b。
接着，如图11E所示，形成厚为500～2000
Figure C0382534800221
的作为浮置栅电极的第二多晶硅膜(第二导电膜)31，以覆盖浮置栅电极28a及电容器绝缘膜30a。
接着，如图11F所示，利用抗蚀剂膜32遮蔽上述存储单元部(图11F的左图及中央图)，通过腐蚀，依次去除上述外围电路部(图11F的右图)的第二多晶硅膜31及电容器绝缘膜30b，暴露出第一多晶硅膜28。
接着，如图12G所示，将抗蚀剂膜32作为掩膜，对上述存储单元部(图12G的左图及中央图)的第二多晶硅膜31、电容器绝缘膜30a及仅X方向构图的第一多晶硅膜28a，进行Y方向的构图，以形成第一栅极部33a的最终的尺寸，在Y方向形成宽度约1μm的控制栅电极31a/电容器绝缘膜30c/浮置栅电极28c构成的叠层，同时，将抗蚀剂膜32作为掩膜，对上述外围电路部(图12G的右图)的第一多晶硅膜28进行构图，以形成第二栅极部33b的最终的尺寸，形成宽度约1μm的栅电极28b。
接着，将由上述存储单元部(图12H的左图及中央图)的控制栅电极31a/电容器绝缘膜30c/浮置栅电极28c构成的叠层作为掩膜，通过离子注入对元件形成区的Si衬底22导入剂量1×1014～1×1016cm-2的磷(P)或砷(As)，形成n型S/D区域层35a及35b，同时将上述外围电路部(图12H的右图)的栅电极28b作为掩膜，通过离子注入对元件形成区的Si衬底22导入剂量1×1014～1×1016cm-2的n型杂质的磷(P)或砷(As)，形成n型S/D区域层36a及36b。
接着，覆盖形成上述存储单元部(图12I的左图及中央图)的第一栅极部33a及上述外围电路部(图12I的右图)的第二栅极部33b，以由PGS膜形成的层间绝缘膜37的厚为约5000
Figure C0382534800222
此后，在S/D区域层35a及35b、以及S/D区域层36a/36b上形成的层间绝缘膜37上，形成接触孔38a及38b、以及接触孔39a及39b之后，形成S/D电极40a及40b、以及S/D电极41a/41b。
由此，如图12I所示，制造出作为半导体器件的FLASH EPROM。
在此FLASH EPROM中，由于自形成上述外围电路部(图10A～图11F中的右图)的第二栅绝缘膜24b后始终被第一多晶硅膜28或栅电极28b覆盖(图10C～图11F中的右图)，所以第二栅绝缘膜24b仍旧保持最初形成时的厚度。为此，在可容易地控制第二栅绝缘膜24b的厚度的同时也可易于调整用于控制阈值电压的导电型杂质浓度。
而且，在上述实施例中，为了形成第一栅极部33a，首先在栅极宽度方向(图9A及图9B中的X方向)以规定宽度构图后，在栅极长度方向(图9A及图9B中的Y方向)进行构图，以便作为最终的规定宽度，相反，也可在栅极长度方向(图9A及图9B中的Y方向)以规定宽度进行构图后，在栅极宽度方向(图9A及图9B中的X方向)进行构图，以便作为最终的规定宽度。
如图13A～C所示，除了上述实施例中图11F所表示的工序之后有改变外，图13A～C所示的FLASH EPROM的制造例子与上述实施例相同。即，如图13A所示，仅在上述存储单元部图13A中的左图及中央图的第二多晶硅膜31及上述外围电路部13A的右图的第一多晶硅膜28上，形成由厚约2000
Figure C0382534800231
的钨(W)膜或钛(Ti)膜构成的高熔点金属膜(第四导电膜)42，设置多晶金属硅化物膜这点上与上述实施例不同。与图12G～I同样地进行图13A之后的工序，即图13B～C所示的工序。省略说明与图12G～I相同的工序，在图13A～C中，与图12G～I相同的内容用相同的标记进行表示。
如上所述，如图13C所示，制造了作为半导体器件的FLASH FPROM。
在此FLASH EPROM中，由于在控制栅电极31a及栅电极28b上，具有高熔点金属膜(第四导电膜)42a及42b，所以能够进一步降低电阻值。
而且，在此，作为高熔点金属膜(第四导电膜)，使用高熔点金属膜(第四导电膜)42a及42b，但也可使用钛硅化物(TiSi)膜等的高熔点金属硅化物膜。
除了在上述实施例中，上述外围电路部(第二元件区)(图14A中的右图)的第二栅极部33c也与上述存储单元部(第一元件区)(图14A中的左图及中央图)的第一栅极部33a相同，构成所谓第一多晶硅膜28b(第一导电膜)/SiO2膜30d(电容器绝缘膜)/第二多晶硅膜31b(第二导电膜)的结构、如图14B或C所示，使第一多晶硅膜28b及第二多晶硅膜31b短路以形成栅电极这点不同之外，图14A～C所示的FLASH EPROM的制造例子与上述实施例相同。
在此，如图14B所示，将贯通第一多晶硅膜28b(第一导电膜)/SiO2膜30d(电容器绝缘膜)/第二多晶硅膜31b(第二导电膜)的开口部52a形成在例如不同于图14A所示的第二栅极部33c的其它位置，例如形成在绝缘膜54上，通过在开口部52a内嵌入第三导电膜、例如W膜或Ti膜等高熔点金属膜53a，使第一多晶硅膜28b及第二多晶硅膜31b短路。此外，如图14C所示，形成贯通第一多晶硅膜28b(第一导电膜)/SiO2膜30d(电容器绝缘膜)的开口部52b，在开口部52b的底部使下层的第一多晶硅膜28b露出后，在开口部52b内，通过嵌入第三导电膜、例如W膜或Ti膜等高熔点金属膜53b，使第一多晶硅膜28b及第二多晶硅膜31b短路。
在此FLASH EPROM中，由于上述外围电路部的第二栅极部33c与上述存储单元部的第一栅极部33a结构相同，所以就能够在形成上述存储单元部的同时，形成外围电路部，由此可有效地简化制造工序。
而且，在此，虽然分别形成第三导电膜53a或53b和高熔点金属膜(第四导电膜)42，但作为共通的高熔点金属膜也可同时形成。
(实施例9)
-磁头的制造-
实施例9是涉及作为通过本发明的表面固化抗蚀剂图形的制造方法制造的表面固化抗蚀剂图形的应用例子的磁头的制造。而且，在本实施例9中，下面的抗蚀剂膜102及126是用本发明的表面固化抗蚀剂图形的制造方法制造出来的表面固化抗蚀剂图形。
图15A～图15D是用于说明磁头的制造的工序图。
首先，如图15A所示，在层间绝缘层100上形成厚6μm的抗蚀剂膜，进行曝光、显影，形成具有用于形成涡旋状的薄膜磁线圈的开口图形的抗蚀剂图形102。
接着，如图15B所示，在层间绝缘层100上的抗蚀剂图形102上及没有形成抗蚀剂图形102的部位即开口部104的露出面上，利用蒸镀法，形成由厚0.01μm的Ti粘接膜和厚0.05μm的Cu粘接膜层叠而成的镀层基底层106。
接着，如图15C所示，在层间绝缘层100上的没有形成抗蚀剂图形102的部位即开口部104的露出面上形成的镀层基底层106的表面上，形成由厚3μm的Cu镀层膜构成的薄膜导体108。
接着，如图15D所示，溶解去除抗蚀剂图形102并从层间绝缘层100上脱离时，按照薄膜导体108的涡旋状图形，形成薄膜磁线圈110。
如上所述，就制造了磁头。
由此获得的磁头由于是按照作为本发明的表面固化抗蚀剂图形的抗蚀剂图形102精细地形成涡旋状图形，所以薄膜磁线圈110微细且精细，并且批量生产性好。
图16～图21是用于说明另一磁头的制造方法的工序图。
如图16所示，在陶瓷制造的非磁性衬底112上，利用溅射法，覆盖形成间隙层114。而且，在非磁性衬底112上，虽未图示，利用溅射法，覆盖形成由预氧化硅构成的绝缘体层及由Ni-Fe高导磁铁镍合金构成的导电性基底层，进一步形成由Ni-Fe高导磁铁镍合金构成的下部磁性层。并且，除了作为未图示的上述下部磁性层的磁性前端部的部分之外，在间隙层114上的规定区域由热硬化树脂形成树脂绝缘膜116。接着，在树脂绝缘膜116上涂敷抗蚀剂材料，形成抗蚀剂膜118。
接着，如图17所示，对抗蚀剂膜118进行曝光、显影，形成涡旋状图形。并且，如图18所示，在数百℃下对此涡旋状图形的抗蚀剂膜118进行1小时左右的热固化处理，形成突起状的第一涡旋状图形120。并且，在其表面覆盖形成由Cu构成的导电性基底层122。
接着，如图19所示，利用旋涂法，在导电性基底层122上涂敷抗蚀剂材料，形成抗蚀剂膜124之后，在第一涡旋状图形120上构图抗蚀剂膜124形成抗蚀剂图形126。
接着，如图20所示，在导电性基底层122的露出面上，即未形成抗蚀剂图形126的部位上，利用电镀法形成Cu导体层128。此后，如图21所示，通过溶解去除抗蚀剂图形126，使其从导电性基底层122上脱离，形成由Cu导体层128构成的涡旋状的薄膜磁线圈130。
如上所述，就制造出在图22的平面图所示的树脂绝缘膜116上具有磁性层132且表面设置有薄膜磁线圈130的磁头。
由此获得的磁头由于是按照作为本发明的表面固化抗蚀剂图形的抗蚀剂图形126精细地形成涡旋状图形，所以薄膜磁线圈130微细且精细，并且批量生产性好。
(实施例10)
-半导体器件的制作-
如图23所示，首先，在形成有晶体管层的Si晶片201上形成层间绝缘膜206、停止膜207，并形成用于引出电极的接触孔，该晶体管层形成有用元件间隔离膜202隔离的源扩散层205a和漏扩散层205b、具有侧壁绝缘膜203的栅电极。利用溅射法，在此接触孔中形成50nm的TiN 208之后，混合WF6及氢，进行还原，嵌入导体插塞(W)209，利用化学机械抛光方法(CMP)，去除通孔以外的部分。
接着，将作为由本发明的耐腐蚀性膜的制造方法制造出的耐腐蚀性膜的低介电常数绝缘膜210在Si平板上成为450nm的条件下成膜后作为盖层膜，层叠50nm的TEOS-SiO2 212。利用以CF4/CHF3气体为原料的F等离子体，将在此盖层膜212上实施第一层布线图形的抗蚀剂层进行掩膜加工。
在此布线槽中，利用溅射，形成作为对Cu绝缘层扩散阻挡工作的50nm的TiN 208以及电解电镀时作为电极工作的Cu籽晶层(50nm)。并且，在利用电解电镀，层叠600nm的Cu 214之后，利用化学机械抛光方法(CMP)去除布线图形部之外的金属，形成布线层。
接着，说明同时形成通孔层和布线层的双镶嵌法。在第一层布线层上，层叠作为防扩散膜的50nm的SiN膜213和650nm的低介电常数绝缘膜210，SiN膜213以防止Cu扩散为目的、利用硅烷和氨气、通过等离子体CVD而形成，低介电常数绝缘膜210作为由本发明的耐腐蚀性膜制造方法制造出的耐腐蚀性膜。在布线层部分上，使用硅烷和氨气、通过等离子体CVD成膜50nm的作为限制膜的SiN膜207，以及在按照Si平板上形成40nm膜的条件下、成膜由本发明的耐腐蚀性膜的制造方法制造出的作为耐腐蚀性膜的低介电常数绝缘膜210之后，层叠作为盖层(cap)膜的50nm的TEOS-SiO2(212)。利用以CF4/CHF3气体为原料的F等离子体，将在此绝缘层上形成有通孔图形的抗蚀剂层，通过改变气体组分，顺序加工SiO2/低介电常数绝缘膜/SiN/低介电常数绝缘膜/SiN成掩膜。接着，利用以CF4/CHF3气体为原料的F等离子体，将实施第二层布线图形的抗蚀剂层加工成掩膜。在此通孔和布线槽中，利用溅射法，形成50nm的对Cu绝缘层扩散阻挡来工作的TiN 208以及电解电镀时作为电极工作的50nm的Cu籽晶层。并且，在利用电解电镀来层叠1400nm的Cu 214之后，利用化学机械抛光方法(CMP)，去除形成有布线层的通孔之外的部分，形成通孔层。下面，重复上述工序，形成203层布线。
如上所述，利用获得的半导体器件中的多层布线，就能够使100万个连续通孔的合格率达到90％以上。
产业上的利用可能性
根据本发明，可提供一种作为具有耐腐蚀性的掩膜材料可适当设置在耐腐蚀性差的基底层上(被处理表面)的耐腐蚀性膜及其有效的制造方法。
根据本发明，能够提供一种固化耐腐蚀性差的抗蚀剂图形的表面以便提高其耐腐蚀性、适于微细且高精细的图形形成的表面固化抗蚀剂图形及其有效的制造方法。
根据本发明，可提供一种具有微细且高精细布线图形的高性能和高品质的半导体器件及其有效的制造方法。

Claims (15)

1.一种表面固化抗蚀剂图形的制造方法，使等离子体与淀积在衬底上的具有耐腐蚀性的有机化合物相接触，使得该有机化合物从该衬底脱离，从而在抗蚀剂图形的顶部淀积该有机化合物，其特征在于，
将该衬底配置在抗蚀剂图形的上方，并使该有机化合物向位于下方的该抗蚀剂图形脱离。
2.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，有机化合物至少包含环状烃结构及杂环结构中的任意一种结构。
3.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，有机化合物是从酚醛清漆树脂、聚乙烯酚醛树脂及聚苯乙烯树脂中选择出的至少一种树脂。
4.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，由从非芳香族类树脂中选择出的至少一种树脂来形成抗蚀剂图形。
5.根据权利要求4所述的表面固化抗蚀剂图形的制造方法，其特征在于，非芳香族类树脂选自丙烯酸类树脂、降冰片烯类树脂及氟类树脂。
6.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，使用介电气体的等离子体来进行淀积。
7.根据权利要求6所述的表面固化抗蚀剂图形的制造方法，其特征在于，介电气体选自氧、氯氟烷、氩及氮。
8.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，在衬底上形成有贯通孔。
9.根据权利要求1所述的表面固化抗蚀剂图形的制造方法，其特征在于，将衬底上的有机化合物和抗蚀剂图形对向配置，并且，从与该衬底上淀积有该有机化合物的一侧相反的一侧导入等离子体。
10.一种耐腐蚀性膜的制造方法，使等离子体与淀积在衬底上的具有耐腐蚀性的有机化合物相接触，使得该有机化合物从该衬底脱离，从而在抗蚀剂膜或抗蚀剂图形的顶部淀积该有机化合物，其特征在于，
将该衬底配置在该抗蚀剂膜或该抗蚀剂图形的上方，并使该有机化合物向位于下方的该抗蚀剂膜或者该抗蚀剂图形脱离。
11.根据权利要求10所述的耐腐蚀性膜的制造方法，其特征在于，有机化合物至少包含环状烃结构及杂环结构中任意一种结构。
12.根据权利要求10所述的耐腐蚀性膜的制造方法，其特征在于，使用介电气体的等离子体来进行淀积。
13.根据权利要求10所述的耐腐蚀性膜的制造方法，其特征在于，将衬底上的有机化合物和抗蚀剂膜或抗蚀剂图形对向配置，并且，从与该衬底上淀积有该有机化合物的一侧相反的一侧导入等离子体。
14.一种耐腐蚀性膜，是通过权利要求10所述的耐腐蚀性膜的制造方法所制造的耐腐蚀性膜，其特征在于，形成在基底层上并且在相同条件下的该基底层的腐蚀速度除以耐腐蚀性膜的表层的腐蚀速度所得的值为1.1以上。
15.一种半导体器件的制造方法，其特征在于，包括：
抗蚀剂图形表面固化工序，在基底层上形成抗蚀剂图形之后，通过在该抗蚀剂图形的顶部淀积具有耐腐蚀性的有机化合物，形成表面固化抗蚀剂图形；以及，
构图工序，通过将该表面固化抗蚀剂图形作为掩膜进行腐蚀，对上述基底层进行构图。
CNB038253488A 2003-02-28 2003-02-28 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法 Expired - Fee Related CN100426472C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/002324 WO2004077539A1 (ja) 2003-02-28 2003-02-28 エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1701419A CN1701419A (zh) 2005-11-23
CN100426472C true CN100426472C (zh) 2008-10-15

Family

ID=32923117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038253488A Expired - Fee Related CN100426472C (zh) 2003-02-28 2003-02-28 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法

Country Status (6)

Country Link
US (1) US7456103B2 (zh)
EP (1) EP1598858B1 (zh)
JP (1) JP4828828B2 (zh)
CN (1) CN100426472C (zh)
AU (1) AU2003211349A1 (zh)
WO (1) WO2004077539A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496359B2 (en) 2011-03-28 2016-11-15 Texas Instruments Incorporated Integrated circuit having chemically modified spacer surface
JP5840446B2 (ja) * 2011-10-11 2016-01-06 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ レジストパターンの表面処理方法およびそれを用いたレジストパターン形成方法
US20230207381A1 (en) * 2021-12-29 2023-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices and semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092554A (zh) * 1992-12-04 1994-09-21 三星电子株式会社 形成微细图形的方法
JPH07153667A (ja) * 1993-11-30 1995-06-16 Toray Ind Inc 複合レジストパターンを有する基材の製造方法
JPH0831720A (ja) * 1994-07-13 1996-02-02 Nkk Corp レジストマスクの形成方法
US6319853B1 (en) * 1998-01-09 2001-11-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device using a minute resist pattern, and a semiconductor device manufactured thereby
CN1377477A (zh) * 1999-10-05 2002-10-30 克拉瑞特国际有限公司 形成图形的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
JPH0722151B2 (ja) * 1984-05-23 1995-03-08 株式会社日立製作所 エツチングモニタ−方法
DE3566194D1 (en) * 1984-08-31 1988-12-15 Hitachi Ltd Microwave assisting sputtering
DE3774098D1 (de) * 1986-12-29 1991-11-28 Sumitomo Metal Ind Plasmageraet.
JPS648261A (en) * 1987-06-30 1989-01-12 Toshiba Corp Formation of thin organic film
JPS648261U (zh) 1987-07-03 1989-01-18
JPH01123232A (ja) * 1987-11-09 1989-05-16 Mitsubishi Electric Corp パターン形成方法
US5362606A (en) * 1989-10-18 1994-11-08 Massachusetts Institute Of Technology Positive resist pattern formation through focused ion beam exposure and surface barrier silylation
JPH04111423A (ja) 1990-08-31 1992-04-13 Toshiba Corp 短波長紫外線を用いるパターン形成法
JPH04240729A (ja) 1991-01-24 1992-08-28 Toshiba Corp パターン形成方法
US5304453A (en) 1991-07-11 1994-04-19 Industrial Technology Research Institute Method for preparing resist patterns through image layer transfer to a receiver substrate, via a photo-hardening organic liquid adhesive, with subsequent oxygen reactive ion etching
JP3522856B2 (ja) * 1994-11-08 2004-04-26 株式会社ピーエス三菱 泥水の濃縮装置
AT405690B (de) 1997-03-04 1999-10-25 Sleytr Uwe B Verfahren zur herstellung einer strukturierten schicht
KR20010037049A (ko) 1999-10-13 2001-05-07 윤종용 실리레이션을 이용한 리소그라피 방법
TW556047B (en) * 2000-07-31 2003-10-01 Shipley Co Llc Coated substrate, method for forming photoresist relief image, and antireflective composition
US6846360B2 (en) * 2003-01-13 2005-01-25 Aptos Corporation Apparatus and method for bubble-free application of a resin to a substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1092554A (zh) * 1992-12-04 1994-09-21 三星电子株式会社 形成微细图形的方法
JPH07153667A (ja) * 1993-11-30 1995-06-16 Toray Ind Inc 複合レジストパターンを有する基材の製造方法
JPH0831720A (ja) * 1994-07-13 1996-02-02 Nkk Corp レジストマスクの形成方法
US6319853B1 (en) * 1998-01-09 2001-11-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device using a minute resist pattern, and a semiconductor device manufactured thereby
CN1377477A (zh) * 1999-10-05 2002-10-30 克拉瑞特国际有限公司 形成图形的方法

Also Published As

Publication number Publication date
EP1598858A4 (en) 2010-09-08
US20050269290A1 (en) 2005-12-08
CN1701419A (zh) 2005-11-23
AU2003211349A1 (en) 2004-09-17
WO2004077539A1 (ja) 2004-09-10
US7456103B2 (en) 2008-11-25
JPWO2004077539A1 (ja) 2006-06-08
EP1598858A1 (en) 2005-11-23
EP1598858B1 (en) 2014-04-09
JP4828828B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
US7799508B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
TWI450040B (zh) 光阻圖案增厚材料、形成光阻圖案之方法、半導體元件及其製造方法
KR100942078B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US20070059914A1 (en) Method of forming micro patterns in semiconductor devices
US20100099046A1 (en) Method for manufacturing semiconductor device
JP2010520639A (ja) 半導体構造、複数のラインを形成する方法、および高密度構造と低密度構造を単一フォトマスクで形成する方法
CN102347216A (zh) 使用酸扩散制造半导体器件的方法
JP5816488B2 (ja) 半導体装置の製造方法
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
JP3415551B2 (ja) 半導体装置の製造方法
US6660612B1 (en) Design to prevent tungsten oxidation at contact alignment in FeRAM
JP4686393B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
KR100933538B1 (ko) 레지스트 커버막 형성 재료, 레지스트 패턴의 형성 방법,전자 디바이스 및 그 제조 방법
CN100426472C (zh) 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法
KR100687551B1 (ko) 레지스트 패턴 후육화 재료, 레지스트 패턴의 형성 방법, 반도체 장치 및 그 제조 방법
CN101593725A (zh) 接触孔的形成方法
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP2006243395A (ja) レジストカバー膜形成材料、レジストパターンの形成方法、電子デバイス及びその製造方法
KR100681970B1 (ko) 에칭 내성 막 및 그의 제조 방법, 표면 경화 레지스트 패턴및 그의 제조 방법, 및 반도체 장치 및 그의 제조 방법
JP3453614B2 (ja) 半導体素子の微細パターン間隙の形成方法
TW200411830A (en) Method for fabricating semiconductor device
KR20090000882A (ko) 반도체소자의 미세 패턴 형성방법
KR100760110B1 (ko) 레지스트 조성물, 레지스트 패턴의 형성 방법, 반도체 장치및 그의 제조 방법
JPH09260246A (ja) パターン形成方法および成膜装置
US9368396B1 (en) Gap fill treatment for via process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20170228