JPH0831720A - レジストマスクの形成方法 - Google Patents
レジストマスクの形成方法Info
- Publication number
- JPH0831720A JPH0831720A JP16083994A JP16083994A JPH0831720A JP H0831720 A JPH0831720 A JP H0831720A JP 16083994 A JP16083994 A JP 16083994A JP 16083994 A JP16083994 A JP 16083994A JP H0831720 A JPH0831720 A JP H0831720A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resist mask
- resist
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Silver Salt Photography Or Processing Solution Therefor (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の金属配線形成時、簡単な工程で
対金属エッチングの選択性を高めるレジストマスクを形
成する。 【構成】 レジストマスクの形成方法において、フォト
レジストパターン３を形成した後、珪素含有化合物のイ
オン４の照射を行ってレジストパターン３を改質し、レ
ジストパターンの上面及び側面の表面に比較的厚いシリ
ル化物層の改質膜５を形成させる。
対金属エッチングの選択性を高めるレジストマスクを形
成する。 【構成】 レジストマスクの形成方法において、フォト
レジストパターン３を形成した後、珪素含有化合物のイ
オン４の照射を行ってレジストパターン３を改質し、レ
ジストパターンの上面及び側面の表面に比較的厚いシリ
ル化物層の改質膜５を形成させる。
Description
【０００１】
【産業上の利用分野】この発明はレジストマスクの形成
方法に関し、特に半導体装置の製造工程において、半導
体ウェハ表面にミクロン、サブミクロン、ハーフミクロ
ン及びそれ以下の大きさの金属電極や導体配線の各種導
体パターンを形成するのに用いられるレジストマスクの
形成方法に関するものである。
方法に関し、特に半導体装置の製造工程において、半導
体ウェハ表面にミクロン、サブミクロン、ハーフミクロ
ン及びそれ以下の大きさの金属電極や導体配線の各種導
体パターンを形成するのに用いられるレジストマスクの
形成方法に関するものである。
【０００２】
【従来の技術】ＶＬＳＩの半導体装置の製造工程におけ
るように垂直性を強く要求されるエッチング工程では、
ドライプロセスによる異方性エッチングが適用され、よ
く知られた反応性イオンエッチング（ＲＩＥ）法が用い
られている。また、この工程で使用されるエッチングマ
スクとしては、ノボラック系のレジスト材料により形成
されたフォトレジストパターンが用いられる。また、従
来方法において、金属電極や導体配線等を形成するため
に使用されるアルミニウム（Ａｌ）等の金属薄膜をエッ
チングする際には、上述の反応性イオンを作るための反
応ガスとして塩素ガスが用いられる。しかし、このガス
はレジストに対しても金属と同様な腐食（反応）性を持
っている。そのため、金属薄膜をエッチングする際に薄
膜と同時にレジストもエッチングされるので、レジスト
の膜減り現象が生じる。その結果、エッチング中にマス
クの一部が消失し、配線の断線を引き起こす。あるい
は、断線に至らないまでも、配線パターンの側壁の垂直
性が損なわれる。この不都合を避けるために、エッチン
グ量を少なく設定すると、エッチング残渣が発生し、そ
の結果として金属膜がパターン通りエッチングされない
ので、例えば配線間の短絡を引き起こしたりするように
なる。
るように垂直性を強く要求されるエッチング工程では、
ドライプロセスによる異方性エッチングが適用され、よ
く知られた反応性イオンエッチング（ＲＩＥ）法が用い
られている。また、この工程で使用されるエッチングマ
スクとしては、ノボラック系のレジスト材料により形成
されたフォトレジストパターンが用いられる。また、従
来方法において、金属電極や導体配線等を形成するため
に使用されるアルミニウム（Ａｌ）等の金属薄膜をエッ
チングする際には、上述の反応性イオンを作るための反
応ガスとして塩素ガスが用いられる。しかし、このガス
はレジストに対しても金属と同様な腐食（反応）性を持
っている。そのため、金属薄膜をエッチングする際に薄
膜と同時にレジストもエッチングされるので、レジスト
の膜減り現象が生じる。その結果、エッチング中にマス
クの一部が消失し、配線の断線を引き起こす。あるい
は、断線に至らないまでも、配線パターンの側壁の垂直
性が損なわれる。この不都合を避けるために、エッチン
グ量を少なく設定すると、エッチング残渣が発生し、そ
の結果として金属膜がパターン通りエッチングされない
ので、例えば配線間の短絡を引き起こしたりするように
なる。
【０００３】上記の問題を避けるために、従来はレジス
トの膜厚を導体配線用の金属薄膜の２倍以上に設定し、
レジストの膜減りに対応してきた。しかし、フォトリソ
グラフィーにおいては一般に解像度、寸法精度はレジス
ト膜厚に反比例するという特性がある。従って、従来の
レジストマスク形成法においては近年のＶＬＳＩ微細化
への要求に充分応えることができず、特に配線工程では
微細性、寸法制御性をある程度犠牲にせざるを得なかっ
た。従って、このような問題を解決することが、ＶＬＳ
Ｉ微細化に対する大きな課題となっていた。
トの膜厚を導体配線用の金属薄膜の２倍以上に設定し、
レジストの膜減りに対応してきた。しかし、フォトリソ
グラフィーにおいては一般に解像度、寸法精度はレジス
ト膜厚に反比例するという特性がある。従って、従来の
レジストマスク形成法においては近年のＶＬＳＩ微細化
への要求に充分応えることができず、特に配線工程では
微細性、寸法制御性をある程度犠牲にせざるを得なかっ
た。従って、このような問題を解決することが、ＶＬＳ
Ｉ微細化に対する大きな課題となっていた。
【０００４】この課題を達成するため、従来方法とし
て、以下の（１），（２）に示すようなレジストパター
ン形成技術が文献１，２に開示されている。 （１）金属配線膜上に二酸化珪素膜、又は窒化珪素膜を
形成させ、これをエッチングマスクとして機能させるこ
とにより、金属配線膜−レジストマスク間のエッチング
選択比を高める。（文献１：特開平４−１４４２３０号
公報） （２）レジストマスク表面をＳｉ含有化合物を含む蒸気
と接触させてシリル化し、レジストのエッチング耐性を
高めて、上述の選択比を高めている。（文献２：特開昭
６３−１８７２７３号公報）
て、以下の（１），（２）に示すようなレジストパター
ン形成技術が文献１，２に開示されている。 （１）金属配線膜上に二酸化珪素膜、又は窒化珪素膜を
形成させ、これをエッチングマスクとして機能させるこ
とにより、金属配線膜−レジストマスク間のエッチング
選択比を高める。（文献１：特開平４−１４４２３０号
公報） （２）レジストマスク表面をＳｉ含有化合物を含む蒸気
と接触させてシリル化し、レジストのエッチング耐性を
高めて、上述の選択比を高めている。（文献２：特開昭
６３−１８７２７３号公報）
【０００５】
【発明が解決しようとする課題】上述の文献１に開示さ
れた方法では、マスク層は反射防止膜を兼ねるが、通常
二酸化珪素、窒化珪素膜をこのような機能を果たすだけ
の膜厚に成長させる低圧化学蒸着法（減圧ＣＶＤ）は、
高温処理を要するため、配線膜に粒状化やＳｉノジュー
ル（シリコンの粒界析出物）発生等のダメージを与え
る。また、これらのマスク層ではメタル配線のエレクト
ロマイグレーション、ストレスマイグレーション耐性を
高めることができず、さらに前記マスク層と、金属配線
層間にＴｉＮ（窒化チタン）等のマイグレーション対策
層を形成させる必要がある。そのため、この方法では従
来の工程に加えて、マスク層形成工程とそのエッチング
工程が追加されるため、全体として工程が複雑化すると
いう問題がある。一方、上述の文献２の場合は、文献１
の方法ほど工程を複雑化させないが、通常のシリル化の
みではエッチング耐性向上には限度があり、十分な効果
が得られないといった問題がある。
れた方法では、マスク層は反射防止膜を兼ねるが、通常
二酸化珪素、窒化珪素膜をこのような機能を果たすだけ
の膜厚に成長させる低圧化学蒸着法（減圧ＣＶＤ）は、
高温処理を要するため、配線膜に粒状化やＳｉノジュー
ル（シリコンの粒界析出物）発生等のダメージを与え
る。また、これらのマスク層ではメタル配線のエレクト
ロマイグレーション、ストレスマイグレーション耐性を
高めることができず、さらに前記マスク層と、金属配線
層間にＴｉＮ（窒化チタン）等のマイグレーション対策
層を形成させる必要がある。そのため、この方法では従
来の工程に加えて、マスク層形成工程とそのエッチング
工程が追加されるため、全体として工程が複雑化すると
いう問題がある。一方、上述の文献２の場合は、文献１
の方法ほど工程を複雑化させないが、通常のシリル化の
みではエッチング耐性向上には限度があり、十分な効果
が得られないといった問題がある。
【０００６】本発明は上述のような問題点を解決するた
めになされたもので、導体配線形成工程において簡単な
工程を付加するだけで、金属等の導体に対するエッチン
グ選択性の高いフォトレジストを形成して、もってＶＬ
ＳＩ微細化に適応しうるレジストマスク形成の方法を提
供することを目的とするものである。
めになされたもので、導体配線形成工程において簡単な
工程を付加するだけで、金属等の導体に対するエッチン
グ選択性の高いフォトレジストを形成して、もってＶＬ
ＳＩ微細化に適応しうるレジストマスク形成の方法を提
供することを目的とするものである。
【０００７】
【課題を解決するための手段】この発明に係るレジスト
マスクの形成方法は、フォトレジストパターン形成をし
た後、珪素含有化合物又はフッ素化合物のイオン照射を
行ってレジストパターンを改質して、レジストパターン
上面及び側面の表面部分に耐ＲＩＥ性の高いシリル化物
層又はフッ素化物層を形成させるものである。
マスクの形成方法は、フォトレジストパターン形成をし
た後、珪素含有化合物又はフッ素化合物のイオン照射を
行ってレジストパターンを改質して、レジストパターン
上面及び側面の表面部分に耐ＲＩＥ性の高いシリル化物
層又はフッ素化物層を形成させるものである。
【０００８】なお、シリル化のためのイオン照射に使用
する珪素含有化合物としては、以下のシラン、シラザン
を適宜使用することができる。 ａ） ヘキサメチルジシラザン（ＨＭＤＳ） ｂ） ジクロロジメチルシラン ｃ） ジクロロメチルシラン ｄ） ビス（ジメチルアミノ）ジメチルシラン ｅ） ビス（ジメチルアミノ）メチルシラン ｆ） ジメチルアモノクロロジメチルシラン ｇ） ジメチルアミノクロロメチルシラン また、フッ素化のためのイオン照射に使用するフッ素含
有化合物としては、 ｈ） ＢＦ２、ＣＦ４、Ｆ２等 のフッ化物を適宜使用できる。なお、イオン照射時に
は、上記ａ）〜ｈ）の珪素含有化合物又はフッ素含有化
合物のいずれか１種又は少くとも２種を混合した反応ガ
スを単独に、又は必要に応じてＡｒ、Ｎ２などのキャリ
アガスと共に、イオン源に導入することによりイオン化
して、珪素含有化合物又はフッ素含有化合物のイオンを
含むシリル化ガスイオン又はフッ素化ガスイオンとして
使用する。
する珪素含有化合物としては、以下のシラン、シラザン
を適宜使用することができる。 ａ） ヘキサメチルジシラザン（ＨＭＤＳ） ｂ） ジクロロジメチルシラン ｃ） ジクロロメチルシラン ｄ） ビス（ジメチルアミノ）ジメチルシラン ｅ） ビス（ジメチルアミノ）メチルシラン ｆ） ジメチルアモノクロロジメチルシラン ｇ） ジメチルアミノクロロメチルシラン また、フッ素化のためのイオン照射に使用するフッ素含
有化合物としては、 ｈ） ＢＦ２、ＣＦ４、Ｆ２等 のフッ化物を適宜使用できる。なお、イオン照射時に
は、上記ａ）〜ｈ）の珪素含有化合物又はフッ素含有化
合物のいずれか１種又は少くとも２種を混合した反応ガ
スを単独に、又は必要に応じてＡｒ、Ｎ２などのキャリ
アガスと共に、イオン源に導入することによりイオン化
して、珪素含有化合物又はフッ素含有化合物のイオンを
含むシリル化ガスイオン又はフッ素化ガスイオンとして
使用する。
【０００９】
【作用】この発明においては、レジストマスク形成に際
して、パターン形成後のレジスト膜に、真空チャンバ内
でＨＭＤＳ（ヘキサメチルジシラザン）等のシリル化剤
をイオン照射するするので、レジストパターンの上面及
び側面側のレジストがシリル化される。すなわち、レジ
スト膜の表面にトリメチルシリル基を有するシリル化レ
ジスト層（改質レジスト層：改質層）が形成される。Ｂ
Ｆ２のイオン照射による場合は、フッ素化レジスト層
（改質層）が形成される。このイオン照射によるレジス
ト表面のシリル化方法又はフッ素化方法によれば、従来
の文献２のような気相、又は液相処理、すなわちシリル
化剤の接触によるシリル化処理に比べ、付勢されたイオ
ンのエネルギーによって表面より奥へシリル化剤又はフ
ッ素化剤が入り込んだ状態で、シリル化反応又はフッ素
化反応を起させる。そのため、厚くかつ強固な改質層が
レジスト膜表層に形成される。つまり、前述の文献２に
開示された通常のシリル化処理より厚いシリル化物から
なる改質層がレジスト膜の表面近くに形成される。そし
て、この改質レジスト層は金属パターンの金属エッチン
グ液に対するエッチング耐性が改質前のレジストのそれ
より大きいので、対金属エッチング選択性が高められ
る。そのため、このレジストマスクを使用した異方性エ
ッチングによる導体パターン形成時に、レジスト部分が
エッチングされ難くなり、レジストパターンが損傷を受
けないので、微細で、かつパターン精度の高いレジスト
マスクとして使用することが可能となる。
して、パターン形成後のレジスト膜に、真空チャンバ内
でＨＭＤＳ（ヘキサメチルジシラザン）等のシリル化剤
をイオン照射するするので、レジストパターンの上面及
び側面側のレジストがシリル化される。すなわち、レジ
スト膜の表面にトリメチルシリル基を有するシリル化レ
ジスト層（改質レジスト層：改質層）が形成される。Ｂ
Ｆ２のイオン照射による場合は、フッ素化レジスト層
（改質層）が形成される。このイオン照射によるレジス
ト表面のシリル化方法又はフッ素化方法によれば、従来
の文献２のような気相、又は液相処理、すなわちシリル
化剤の接触によるシリル化処理に比べ、付勢されたイオ
ンのエネルギーによって表面より奥へシリル化剤又はフ
ッ素化剤が入り込んだ状態で、シリル化反応又はフッ素
化反応を起させる。そのため、厚くかつ強固な改質層が
レジスト膜表層に形成される。つまり、前述の文献２に
開示された通常のシリル化処理より厚いシリル化物から
なる改質層がレジスト膜の表面近くに形成される。そし
て、この改質レジスト層は金属パターンの金属エッチン
グ液に対するエッチング耐性が改質前のレジストのそれ
より大きいので、対金属エッチング選択性が高められ
る。そのため、このレジストマスクを使用した異方性エ
ッチングによる導体パターン形成時に、レジスト部分が
エッチングされ難くなり、レジストパターンが損傷を受
けないので、微細で、かつパターン精度の高いレジスト
マスクとして使用することが可能となる。
【００１０】
【実施例】以下、この発明を、実施例によって図面を参
照しながら説明する。図１の（ａ）〜（ｅ）はこの発明
による配線パターン形成工程の一実施例を、形成段階順
に示す要部模式断面図である。まず、図１の（ａ）に示
すように、基板のＳｉウェハ１の表面に成膜されたＡｌ
（アルミニウム）等の金属膜（導体膜）２上にレジスト
マスク３を形成する。このレジストマスク３は、通常の
フォトリソグラフィー工程によって配線形成用のレジス
トパターンを形成したものである。なお、Ｓｉウェハ１
の表面（図の上面側）は、ウェハ表面そのままのＳｉ面
でも、或いはこのＳｉ面に形成されたＳｉＯ２等の加工
面であってもよく、さらに、金属膜２は単層膜であって
も、異種金属の多層膜であってもよい。また、金属膜２
上にＴｉＮ等の反射防止膜が形成されていてもよい。
照しながら説明する。図１の（ａ）〜（ｅ）はこの発明
による配線パターン形成工程の一実施例を、形成段階順
に示す要部模式断面図である。まず、図１の（ａ）に示
すように、基板のＳｉウェハ１の表面に成膜されたＡｌ
（アルミニウム）等の金属膜（導体膜）２上にレジスト
マスク３を形成する。このレジストマスク３は、通常の
フォトリソグラフィー工程によって配線形成用のレジス
トパターンを形成したものである。なお、Ｓｉウェハ１
の表面（図の上面側）は、ウェハ表面そのままのＳｉ面
でも、或いはこのＳｉ面に形成されたＳｉＯ２等の加工
面であってもよく、さらに、金属膜２は単層膜であって
も、異種金属の多層膜であってもよい。また、金属膜２
上にＴｉＮ等の反射防止膜が形成されていてもよい。
【００１１】図１の状態のＳｉウェハ１を、ウェハ等を
イオン照射することのできる真空チャンバ（図示せず）
内に導入した後、図１の（ｂ）に示すように、シリル化
用イオンビーム４で照射する。このシリル化用イオンビ
ーム４は、シリル化剤として使用できるＳｉ含有化合物
を含むシリル化剤ガスを真空チャンバ内のイオン源に供
給し、ここでイオン化して得られたイオンを適宜の電圧
の印加により加速して得られた付勢イオンのビームであ
り、図示の矢印のようにＳｉウェハ１面をイオン照射す
る。なお、使用したシリル化剤ガスは前記のＨＭＤＳで
ある。また、このシリル化剤ガスは前述のａ）〜ｇ）で
示したようなＳｉ含有化合物を、適宜使用することがで
きる。さらに、この場合シリル化用イオンビーム４はウ
ェハ表面に対して垂直又は垂直軸からある角度（例えば
１０）を持った状態で照射する。そして、イオン照射中
において、Ｓｉウェハ１は必要に応じて回転させてもよ
い。この回転機構は真空チャンバに具備されたものを使
用できる。このように、前述の角度が０〜４５°の範囲
内としたり、必要に応じて行うＳｉウェハ１の回転した
りすることにより、レジストマスク３の上面だけでな
く、側面部も有効なイオン照射が達成され、レジストマ
スクの表面が効率よくかつ一様に改質される。
イオン照射することのできる真空チャンバ（図示せず）
内に導入した後、図１の（ｂ）に示すように、シリル化
用イオンビーム４で照射する。このシリル化用イオンビ
ーム４は、シリル化剤として使用できるＳｉ含有化合物
を含むシリル化剤ガスを真空チャンバ内のイオン源に供
給し、ここでイオン化して得られたイオンを適宜の電圧
の印加により加速して得られた付勢イオンのビームであ
り、図示の矢印のようにＳｉウェハ１面をイオン照射す
る。なお、使用したシリル化剤ガスは前記のＨＭＤＳで
ある。また、このシリル化剤ガスは前述のａ）〜ｇ）で
示したようなＳｉ含有化合物を、適宜使用することがで
きる。さらに、この場合シリル化用イオンビーム４はウ
ェハ表面に対して垂直又は垂直軸からある角度（例えば
１０）を持った状態で照射する。そして、イオン照射中
において、Ｓｉウェハ１は必要に応じて回転させてもよ
い。この回転機構は真空チャンバに具備されたものを使
用できる。このように、前述の角度が０〜４５°の範囲
内としたり、必要に応じて行うＳｉウェハ１の回転した
りすることにより、レジストマスク３の上面だけでな
く、側面部も有効なイオン照射が達成され、レジストマ
スクの表面が効率よくかつ一様に改質される。
【００１２】イオンビーム照射の結果、図１の（ｃ）に
示したように、レジストマスク３の上面及び側面にレジ
スト剤がシリル化された層状の改質層５が形成される。
この時のイオン照射によって、金属膜２のレジストに覆
われていない部分には、シリル化剤ガス分子が幾らか注
入されてできた変質層６が形成されるが、次の金属膜エ
ッチング工程で除去されるから、配線パターンの特性に
悪影響しないようになっている。
示したように、レジストマスク３の上面及び側面にレジ
スト剤がシリル化された層状の改質層５が形成される。
この時のイオン照射によって、金属膜２のレジストに覆
われていない部分には、シリル化剤ガス分子が幾らか注
入されてできた変質層６が形成されるが、次の金属膜エ
ッチング工程で除去されるから、配線パターンの特性に
悪影響しないようになっている。
【００１３】次いで、図１の（ｃ）に示すような改質層
５形成後の状態のウェハに対して、図１の（ｄ）に示す
ようなＲＩＥを行い、レジストマスク３で覆われていな
い部分の金属層２をエッチング除去する。すなわち、図
３の状態のウェハをＲＩＥ装置に導入した後、この装置
を作動させ、ハロゲン化物等の化学的に活性なガスを効
果的に含む反応性ガスの導入によって発生したＲＩＥ用
イオン７の衝撃による金属膜２のＲＩＥを行う。ＲＩＥ
は周知のドライエッチング技術であるので、その説明は
省略する。
５形成後の状態のウェハに対して、図１の（ｄ）に示す
ようなＲＩＥを行い、レジストマスク３で覆われていな
い部分の金属層２をエッチング除去する。すなわち、図
３の状態のウェハをＲＩＥ装置に導入した後、この装置
を作動させ、ハロゲン化物等の化学的に活性なガスを効
果的に含む反応性ガスの導入によって発生したＲＩＥ用
イオン７の衝撃による金属膜２のＲＩＥを行う。ＲＩＥ
は周知のドライエッチング技術であるので、その説明は
省略する。
【００１４】図１の（ｄ）に示すような金属膜のＲＩＥ
において、改質層５は優れたエッチング抵抗性（エッチ
ング耐性ともいう）を示し、選択的に金属膜２をエッチ
ングするので、図１の（ｅ）に示すように、配線パター
ンを形成する金属膜２は、その露出部が全てＳｉウェハ
１の表面の半導体面まで除去され、エッチング前のレジ
ストマスク３と同一形状となる。すなわち、レジストマ
スク３はエッチング工程を通じてほとんど膜減りを発生
することがないので、エッチング前のレジストマスク３
と同一形状の配線パターンが得られると共に、いわゆる
アンダーカット（通常の等方性エッチングの場合に発生
する周知の不都合現象）や、それに類するエッチング乱
れがなくなり、微視的にも垂直性のよい異方性エッチン
グが達成される。
において、改質層５は優れたエッチング抵抗性（エッチ
ング耐性ともいう）を示し、選択的に金属膜２をエッチ
ングするので、図１の（ｅ）に示すように、配線パター
ンを形成する金属膜２は、その露出部が全てＳｉウェハ
１の表面の半導体面まで除去され、エッチング前のレジ
ストマスク３と同一形状となる。すなわち、レジストマ
スク３はエッチング工程を通じてほとんど膜減りを発生
することがないので、エッチング前のレジストマスク３
と同一形状の配線パターンが得られると共に、いわゆる
アンダーカット（通常の等方性エッチングの場合に発生
する周知の不都合現象）や、それに類するエッチング乱
れがなくなり、微視的にも垂直性のよい異方性エッチン
グが達成される。
【００１５】以上の実施例で説明したように、レジスト
マスク３の上面及び側面に反応性エッチングに対して高
いエッチング抵抗性を持つ改質層５を形成すると、エッ
チング時の膜減りが通常よりはるかに少くなる。そのた
め、配線用の金属膜２の膜厚の２倍以上（２μｍ以上）
要求されるレジスト膜厚を半分以下の約１μｍとするこ
とができる。つまり、配線パターン形成工程に使用する
レジストマスクを充分に薄くすることができる。その結
果、２μｍ以上のレジスト膜厚では達成できなかったハ
ーフミクロン以下の配線寸法が実現可能となった。ま
た、他の効果として、側面に改質層が形成されることに
より、レジストマスクの寸法精度が向上する。加えて、
レジストの薄膜化によって配線寸法の精度向上が達成さ
れる。このため、ＶＬＳＩ設計時に見込んでいるマージ
ンを小さく設定できるため、同じ微細化レベルにおいて
も集積度を向上させることができる。
マスク３の上面及び側面に反応性エッチングに対して高
いエッチング抵抗性を持つ改質層５を形成すると、エッ
チング時の膜減りが通常よりはるかに少くなる。そのた
め、配線用の金属膜２の膜厚の２倍以上（２μｍ以上）
要求されるレジスト膜厚を半分以下の約１μｍとするこ
とができる。つまり、配線パターン形成工程に使用する
レジストマスクを充分に薄くすることができる。その結
果、２μｍ以上のレジスト膜厚では達成できなかったハ
ーフミクロン以下の配線寸法が実現可能となった。ま
た、他の効果として、側面に改質層が形成されることに
より、レジストマスクの寸法精度が向上する。加えて、
レジストの薄膜化によって配線寸法の精度向上が達成さ
れる。このため、ＶＬＳＩ設計時に見込んでいるマージ
ンを小さく設定できるため、同じ微細化レベルにおいて
も集積度を向上させることができる。
【００１６】以上この発明を実施例によって具体的に説
明したが、この発明は上述の実施例に限定されるもので
はなく、この発明の技術的思想に基づいて、上記実施例
は各種の変形が可能である。例えば、上記実施例は金属
配線の微細化、寸法精度向上を目的としたレジストマス
クの形成方法について説明したが、この発明は他の工程
で使用するレジストマスク、例えばゲート、コンタクト
形成工程等に適応するものであり、その微細化、寸法精
度向上を図ることが可能である。また、シリル化剤の代
りに、フッ素化剤のイオンを照射して同様なフッ素化改
質層を形成しても、同様な効果が得られる。
明したが、この発明は上述の実施例に限定されるもので
はなく、この発明の技術的思想に基づいて、上記実施例
は各種の変形が可能である。例えば、上記実施例は金属
配線の微細化、寸法精度向上を目的としたレジストマス
クの形成方法について説明したが、この発明は他の工程
で使用するレジストマスク、例えばゲート、コンタクト
形成工程等に適応するものであり、その微細化、寸法精
度向上を図ることが可能である。また、シリル化剤の代
りに、フッ素化剤のイオンを照射して同様なフッ素化改
質層を形成しても、同様な効果が得られる。
【００１７】
【発明の効果】以上のようにこの発明によれば、レジス
トマスクの形成方法において、フォトレジストパターン
の形成後、珪素含有化合物やフッ素含有化合物のイオン
照射を行ってレジストパターンを改質し、レジストパタ
ーン上面及び側面の表面部分に比較的厚いシリル化物層
又はフッ化物層を形成させるようにしたことで、配線パ
ターン形成工程に使用するレジストマスクを薄くするこ
とができる。従って、従来に比べ、レジスト膜のエッチ
ング抵抗性を高くすることができるので、微細、かつパ
ターン精度の高いレジストマスクが形成でき、この方法
によって得られたレジストマスクを用いて金属のエッチ
ングを行えば、所期の金属パターンの微細化及び高精度
化が支障なく達成できる効果が得られる。
トマスクの形成方法において、フォトレジストパターン
の形成後、珪素含有化合物やフッ素含有化合物のイオン
照射を行ってレジストパターンを改質し、レジストパタ
ーン上面及び側面の表面部分に比較的厚いシリル化物層
又はフッ化物層を形成させるようにしたことで、配線パ
ターン形成工程に使用するレジストマスクを薄くするこ
とができる。従って、従来に比べ、レジスト膜のエッチ
ング抵抗性を高くすることができるので、微細、かつパ
ターン精度の高いレジストマスクが形成でき、この方法
によって得られたレジストマスクを用いて金属のエッチ
ングを行えば、所期の金属パターンの微細化及び高精度
化が支障なく達成できる効果が得られる。
【図１】この発明の一実施例を配線パターン形成工程図
（ａ）〜（ｅ）で示す要部模式断面図である。
（ａ）〜（ｅ）で示す要部模式断面図である。
１ Ｓｉウェハ ２ 金属膜 ３ レジストマスク ４ シリル化用イオンビーム ５ 改質層 ６ 変質層 ７ ＲＩＥ用イオン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3065 21/312 Ｚ
Claims (5)
- 【請求項１】 半導体ウェハ上に導体パターンを形成す
るためのレジストマスクの形成方法であって、 上記半導体ウェハの表面に導体膜を形成した後、さらに
フォトレジスト膜を形成し、 前記導体パターンの形成に必要なフォトレジストパター
ンを形成した後、 イオンビームを照射してこのフォトレジストパターンの
上面及び側面に改質層を形成することを特徴とするレジ
ストマスクの形成方法。 - 【請求項２】 前記半導体ウェハ表面に対し垂直、又は
垂直軸から０〜４５度の角度をもって前記イオンビーム
を照射することを特徴とする請求項１記載のレジストマ
スクの形成方法。 - 【請求項３】 前記イオンビーム照射時に前記半導体ウ
ェハを固定、又は回転させることを特徴とする請求項２
記載のレジストマスクの形成方法。 - 【請求項４】 前記イオンビームは珪素含有分子イオン
を含み、この珪素含有分子イオンの照射によって前記フ
ォトレジストパターンの表面にシリル化物を含んだ改質
層を形成することを特徴とする請求項２又は請求項３記
載のレジストマスクの形成方法。 - 【請求項５】 前記イオンビームはフッ素含有分子イオ
ンを含み、このフッ素含有分子イオンの照射によって前
記フォトレジストパターンの表面にフッ素化物を含んだ
改質層を形成することを特徴とする請求項２又は請求項
３記載のレジストマスクの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083994A JPH0831720A (ja) | 1994-07-13 | 1994-07-13 | レジストマスクの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16083994A JPH0831720A (ja) | 1994-07-13 | 1994-07-13 | レジストマスクの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831720A true JPH0831720A (ja) | 1996-02-02 |
Family
ID=15723530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16083994A Pending JPH0831720A (ja) | 1994-07-13 | 1994-07-13 | レジストマスクの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831720A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000351A (ko) * | 2000-06-23 | 2002-01-05 | 박종섭 | 반도체소자의 미세패턴 형성방법 |
| WO2004077539A1 (ja) | 2003-02-28 | 2004-09-10 | Fujitsu Limited | エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| WO2005109476A1 (ja) * | 2004-05-10 | 2005-11-17 | Tokyo Electron Limited | 基板の処理方法及び基板の処理装置 |
| JP2007522673A (ja) * | 2004-02-13 | 2007-08-09 | フリースケール セミコンダクター インコーポレイテッド | 処理済みフォトレジストを使用して半導体素子を形成する方法 |
| US9570304B2 (en) | 2015-03-31 | 2017-02-14 | Samsung Electronics Co., Ltd. | Method of forming fine patterns in an anti-reflection layer for use as a patterning hard mask |
| KR20170051003A (ko) * | 2015-11-02 | 2017-05-11 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자의 제조 방법 |
| KR20190040870A (ko) * | 2017-10-11 | 2019-04-19 | 삼성전자주식회사 | 기판 식각 방법 |
| US10811268B2 (en) | 2018-03-16 | 2020-10-20 | Toshiba Memory Corporation | Substrate processing apparatus, substrate processing method, and semiconductor device fabrication method |
| US10964538B2 (en) | 2017-09-13 | 2021-03-30 | Toshiba Memory Corporation | Method of manufacturing semiconductor device |
| KR20220156503A (ko) * | 2017-10-11 | 2022-11-25 | 삼성전자주식회사 | 기판 식각 방법 |
-
1994
- 1994-07-13 JP JP16083994A patent/JPH0831720A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020000351A (ko) * | 2000-06-23 | 2002-01-05 | 박종섭 | 반도체소자의 미세패턴 형성방법 |
| US7456103B2 (en) | 2003-02-28 | 2008-11-25 | Fujitsu Limited | Etch-resistant film, forming method thereof, surface-modified resist pattern, forming method thereof, semiconductor device and manufacturing method thereof |
| WO2004077539A1 (ja) | 2003-02-28 | 2004-09-10 | Fujitsu Limited | エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
| CN100426472C (zh) * | 2003-02-28 | 2008-10-15 | 富士通株式会社 | 耐腐蚀性膜及该膜和抗蚀剂图形和半导体器件的制造方法 |
| JP2007522673A (ja) * | 2004-02-13 | 2007-08-09 | フリースケール セミコンダクター インコーポレイテッド | 処理済みフォトレジストを使用して半導体素子を形成する方法 |
| US7781342B2 (en) | 2004-05-10 | 2010-08-24 | Tokyo Electron Limited | Substrate treatment method for etching a base film using a resist pattern |
| WO2005109476A1 (ja) * | 2004-05-10 | 2005-11-17 | Tokyo Electron Limited | 基板の処理方法及び基板の処理装置 |
| US9570304B2 (en) | 2015-03-31 | 2017-02-14 | Samsung Electronics Co., Ltd. | Method of forming fine patterns in an anti-reflection layer for use as a patterning hard mask |
| KR20170051003A (ko) * | 2015-11-02 | 2017-05-11 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자의 제조 방법 |
| US10964538B2 (en) | 2017-09-13 | 2021-03-30 | Toshiba Memory Corporation | Method of manufacturing semiconductor device |
| KR20190040870A (ko) * | 2017-10-11 | 2019-04-19 | 삼성전자주식회사 | 기판 식각 방법 |
| KR20220156503A (ko) * | 2017-10-11 | 2022-11-25 | 삼성전자주식회사 | 기판 식각 방법 |
| US10811268B2 (en) | 2018-03-16 | 2020-10-20 | Toshiba Memory Corporation | Substrate processing apparatus, substrate processing method, and semiconductor device fabrication method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007982A (en) | Reactive ion etching of silicon with hydrogen bromide | |
| US4547260A (en) | Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices | |
| JPS6352118B2 (ja) | ||
| KR20020027520A (ko) | 에칭 공정용 측벽 폴리머 형성 가스 첨가제 | |
| US6136676A (en) | Semiconductor device manufacturing method | |
| JPH0831720A (ja) | レジストマスクの形成方法 | |
| US5342481A (en) | Dry etching method | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| JP2003503848A (ja) | 有機エッチング用の側壁保護のための方法および装置 | |
| JP3112832B2 (ja) | 半導体装置の製造方法 | |
| JPS63117423A (ja) | 二酸化シリコンのエツチング方法 | |
| JPS61185928A (ja) | パタ−ン形成法 | |
| JP3082396B2 (ja) | 半導体装置の製造方法 | |
| JP3258199B2 (ja) | 半導体装置のパターン形成方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JP3160389B2 (ja) | ドライエッチング方法 | |
| JPH0363209B2 (ja) | ||
| KR100287880B1 (ko) | 반도체소자의패드오픈방법 | |
| JPH0750284A (ja) | 半導体物質の非等方性エッチング方法 | |
| JP2002134470A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| US6156668A (en) | Method for forming a fine pattern in a semiconductor device | |
| JP3158770B2 (ja) | プラズマエッチング方法 | |
| JPH06120174A (ja) | 半導体装置の製造方法 | |
| JPH0513381A (ja) | ドライエツチング方法 |