WO2004077539A1 - エッチング耐性膜及びその製造方法、表面硬化レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 - Google Patents

Abstract

　本発明は、エッチング耐性に劣るレジストパターンの表面をエッチング耐性に富むように硬化し、微細で高精細なパターン形成に好適な表面硬化レジストパターン及びその効率的な製造方法等を提供することを目的とする。本発明の表面硬化レジストパターンの製造方法は、表面がエッチング耐性を有する表面硬化レジストパターンの製造方法であって、有機化合物をレジストパターン上に選択的に堆積させることを特徴とする。前記堆積が、誘電ガスのプラズマを用いて行われる態様、前記堆積が、基材上に堆積された有機化合物と、被処理対象とが対向配置されて行われる態様、前記誘電ガスのプラズマが、基材における有機化合物が堆積された側とは反対側から導入される態様、などが好ましい。

Description

明 細 書 エッチング耐性膜及びその製造方法、 表面硬化レジストパターン及びその製造 方法、 並びに、 半導体装置及びその製造方法 技術分野

本発明は、 被処理表面、 レジスト膜表面乃至微細加工用レジストパターン表面の エッチング耐性の向上に関し、 更に詳しくは、 エッチング耐性に劣る下地層上にェ ツチング耐性を有するマスク材等として好適に設けることが可能なエッチング耐性 膜及ぴその効率的な製造方法、 エッチング耐性に劣るレジストパターンの表面をェ ツチング耐性に富むように硬化し、 微細で高精細なパターン形成に好適な表面硬化 レジストパターン及びその効率的な製造方法、 並びに、 微細で高精細な配線パター ンを有し高性能で高品質な半導体装置及びその効率的な製造方法に関する。 背景技術

半導体集積回路（L S I )の微細化に伴い、 露光光源も短波長化されてきており、 9 0 n mノードのデバイスにはフッ化アルゴン （A r F ) エキシマレーザ （波長 1 9 3 n m) が使用される。 露光光源の短波長化に対応するため、 微細加工を担うレ ジスト材料も従来のフヱノール系材料から短波長領域でより透明性の高いアクリル 系材料へと変化してきている。 今後、 6 5 n mノードのデバイスにはフッ素 ( F ₂) エキシマレーザ （波長 1 5 7 n m) が使用されると言われており、 このような微細 加工を可能にするレジスト材料として、 近時、 フッ素含有ノルボルネン系、 アタリ ル系レジストなどが盛んに開発されている。

ところが、 これらの短波長対応のアクリル系レジストゃノルポルネン系レジスト 等の A r F (フッ化アルゴン） エキシマレーザリソグラフィに使用されるレジスト 等の場合、 従来のフエノール系レジストに比し、 加工時のプラズマエッチング耐性 に劣るという問題がある。 このため、 従来より、 前記 A r F (フッ化アルゴン） ェ キシマレーザリソグラフィに使用されるレジストのエッチング耐性を向上させるた め、 該レジストの基材樹脂に、 リソグラフィ一の際の波長領域における吸光係数が 低い多環性脂環族を導入したものなどが提案されてきている。 し力 し、 これらのレ ジストの場合、 従来のフヱノール系レジストと同等の透明性とエツチング耐性とを 得るのが困難であるという問題がある。 また、 A r F (フッ化アルゴン） エキシマ レーザリソグラフィに使用されるレジスト等の場合、 エッチング耐性が十分でない こと力 ら、 L S I加工の際にトリレベル等のハードマスクを用いた複雑な加工プロ セスを採用しなければならないという問題がある。 このような複雑な多層プロセス によらず S i含有レジストを用いた 2層レジスト法も知られているが、 この場合、 エッチング時に S i含有層に S i 0₂等が残渣として生じてしまうという問題があ り、 実用化には至っていない。 一方、 イオンビーム照射によりシリコーン樹脂をレ ジスト上に堆積させる技術 （例えば、 特許文献 1参照） なども提案されているもの の、 この場合も、 前記 2層レジスト法と同様にエッチング時に残渣が生じてしまう という問題がある。

したがって、 エッチング時に余分な残渣等を生じさせることがなく、 各種の被処 理表面、 レジスト膜表面乃至微細加工用レジストパターン表面等のエッチング耐十生 を向上可能な技術は未だ提供されていないのが現状である。 また、 複雑な加工プロ セスを必要とせず、 A r F (フッ化アルゴン） エキシマレーザリソグラフィに使用 されるレジスト等をマスクとして用いてエッチング処理可能な技術は未だ提供され ていないのが現状である。

特許文献 1

特開平 8— 3 1 7 2 0号公報

本発明は、 エッチング耐性に劣る下地層上 （被処理表面） に耐エッチング等のマ スク材等として好適に設けることが可能なェツチング耐性膜及びその効率的な製造 方法を提供することを目的とする。

本発明は、 エッチング耐性に劣るレジストパターンの表面をエッチング耐1生に富 むように硬化し、 微細で高精細なパターン形成に好適な表面硬化レジストパターン 及びその効率的な製造方法を提供することを目的とする。

本発明は、 微細で高精細な配線パターンを有し高性能で高品質な半導体装置及ぴ その効率的な製造方法を提供することを目的とする。 発明の開示

本発明の表面硬化レジストパターンの製造方法は、 表面がエッチング耐性を有す る表面硬ィ匕レジストパターンの製造方法であって、 有機化合物をレジストパターン 上に選択的に堆積させる。 その結果、 該レジストパターンの表面にエッチング耐性 を有する膜が形成され、 表面がエッチング耐性を有する表面硬化レジストパターン が製造される。 本発明の表面硬化レジストパターンの製造方法によれば、 例えば、

A r Fエキシマ光対応のフォトレジストパターン、 即ち一般にエッチング耐性に劣 るといわれているレジストパターン上に、 選択的に、 前記有機化合物としてのフエ ノール系樹脂等の芳香族樹脂を堆積させることにより、 表面のエッチング耐性がよ り向上された表面硬化レジストパターンが製造される。

本発明の表面硬化レジストパターンは、 前記表面硬化レジストパターンの製造方 法により製造される。 得られた表面硬化レジストパターンは、 その表面がエツチン グ耐性を有するように硬ィ匕されているので、 該レジストパターンをマスクとして用 いて該レジストパターンの下地層をエッチング等してパターニング等するのに好適 であり、 微細で高精細なパターニングを行うことができる。

本発明のエツチング耐性膜の製造方法は、 表面がエツチング耐性を有するエッチ ング耐性膜の製造方法であって、有機化合物を被処理対象上に選択的に堆積させる。 その結果、 該被処理対象の表面にェッチング耐性を有する膜が選択的に形成される ので、 エツチング耐性を付与したい部位に所望の形状にェッチング耐性膜を形成す ることができ、 該部位の耐久性、 寿命等が大幅に向上する。 また、 本発明のエッチ ング耐性膜の製造方法によると、 エッチング耐性膜を所望の形状に選択的に形成す ることができるので、 半導体装置における層間絶縁膜等をはじめとした任意の形状 の膜が容易に形成される。 本発明のエッチング耐性膜の製造方法により得られたェ ッチング耐性膜は、 エツチング耐性が要求される環境下等における使用に特に好適 である。

本発明のエッチング耐性膜は、 下地層上に形成されてなり、 同条件下における該 表層のエッチング速度 （n mZ s ) と該下地層のエッチング速度 （n mZ s ) との 比 （下地層/表層） が 1 . 1以上である。 該エッチング耐性膜は、 前記下地層より も相対的にエッチング耐性に優れるため、 エッチング耐性が要求される環境下等に おける使用に特に好適である。

本発明の半導体装置の製造方法は、 下地層上にレジストパターンを形成後、 該レ ジストパターン上に有機化合物を選択的に堆積させることにより、 表面硬化レジス トパターンを形成するレジストパターン表面硬化化工程と、 該表面硬化レジストパ ターンをマスクとしてエッチングを行うことにより前記下地層をパターユングする パターユング工程とを含む。 該半導体装置の製造方法においては、 前記レジストパ ターン表面硬化化工程において、前記下地層上にレジストパターンが形成された後、 該レジストパターン上に有機化合物が選択的に堆積され、 表面硬化レジストパター ンが形成される。 前記パターユング工程において、 該表面硬化レジストパターンを マスクとしてエッチングが行われ、 前記下地層がパターユングされる。 その結果、 該下地層に微細で高精細な配線パターン等が形成される。

本発明の半導体装置は、 前記半導体装置の製造方法により製造される。 該半導体 装置は、 前記半導体装置の製造方法により製造されるので、 微細で高精細な配線パ ターン等を有し、 高品質であり、 各種用途 ·分野において好適に使用可能である。 図面の簡単な説明

図 1は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 1 ) であって、 プラズマ雰囲気中で、 基材上に堆積された有 機化合物をレジストパターンと対向配置させている状態を示す概略図である。

図 2は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 2 ) であって、 基材上に堆積された有機化合物から該有機化 合物がレジストパターン上に堆積していく状態を示す概略図である。

図 3は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 3 ) であって、 基材上に堆積された有機化合物から該有機ィ匕 合物がレジストパターン上に堆積された状態を示す概略図である。

図 4は、 本発明のエッチング耐性膜の製造方法における工程の一例を説明するた めの図 （その 1 ) であって、 プラズマ雰囲気中で、 基材上に堆積された有機化合物 を被処理表面と対向配置させている状態を示す概略図である。

図 5は、 本発明のエッチング耐性膜の製造方法における工程の一例を説明するた めの図 （その 2) であって、 基材上に堆積された有機化合物から該有機化合物が被 処理表面上に堆積していく状態を示す概略図である。

図 6は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 1) であって、 プラズマ雰囲気中で、 パターン状貫通孔を有 する基材上に堆積された有機化合物をレジストパターンと対向配置させている状態 を示す概略図である。

図 7は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 2) であって、 パターン状貫通孔を有する基材上に堆積され た有機化合物から該有機ィ匕合物がレジストパターン上に堆積していく状態を示す概 略図である。

図 8は、 本発明の表面硬化レジストパターンの製造方法における工程の一例を説 明するための図 （その 3) であって、 パターン状貫通孔を有する基材上に堆積され た有機化合物から該有機化合物がレジストパターン上に堆積された状態を示す概略 図である。

図 9 A及ぴ図 9 Bは、 本発明の半導体装置の一例である F LASH EPROM を説明するための上面図である。

図 1 OA〜図 10Cは、 本発明の半導体装置の製造方法に関する一例である FL ASH EPROMの製造方法を説明するための断面概略図 （その 1) である。 図 11 D〜図 11 Fは、 本発明の半導体装置の製造方法に関する一例である F L ASH ΕΡϋθΜの製造方法を説明するための断面概略図 （その 2) である。 図 12 G〜図 12 Iは、 本発明の半導体装置の製造方法に関する一例である F L ASH EPROMの製造方法を説明するための断面概略図 （その 3) である。 図 13 〜図13Cは、 本発明の半導体装置の製造方法に関する他の一例である FLASH EPRO Mの製造方法を説明するための断面概略図である。

図 14 A〜図 14 Cは、 本発明の半導体装置の製造方法に関する他の一例である FLASH E P ROMの製造方法を説明するための断面概略図である。

図 15 〜図15Dは、 本発明の表面硬化レジストパターンの製造方法により得 た表面硬化レジストパターンを磁気へッドの製造に応用した一例を説明するための 断面概略図である。 図 1 6は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 1 ) を説明する ための断面概略図である。

図 1 7は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 2 ) を説明する ための断面概略図である。

図 1 8は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 3 ) を説明する ための断面概略図である。

図 1 9は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 4 ) を説明する ための断面概略図である。

図 2 0は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 5 ) を説明する ための断面概略図である。

図 2 1は、 本発明の表面硬化レジストパターンの製造方法により得た表面硬化レ ジストパターンを磁気ヘッドの製造に応用した他の例の工程 （その 6 ) を説明する ための断面概略図である。

図 2 2は、 図 1 6〜図 2 1の工程で製造された磁気へッドの一例を示す平面図で める。

図 2 3は、 本発明のエッチング耐性膜の製造方法により得たエッチング耐性膜を 用いた本発明の半導体装置の一例を示す概略説明図である。 発明を実施するための最良の形態

(表面硬化レジストパターン及ぴその製造方法、 並びに、 エッチング耐性膜及びそ の製造方法）

本発明の表面硬化レジストパターンの製造方法は、 表面がエッチング耐性を有す る表面硬化レジストパターンの製造方法であって、 有機化合物をレジストパターン 上に選択的に堆積させる。 本発明のエッチング耐性膜の製造方法は、 表面がエッチ ング耐性を有するエツチング耐性膜の製造方法であって、 有機化合物を被処理対象 上に選択的に堆積させる。 前記表面硬化レジストパターンの製造方法と前記エッチ ング耐性膜の製造方法とは、 前記有機化合物を堆積させる対象が、 前者の場合は前 記レジストパターンであり、 後者の場合は前記被処理表面である点で相違する。 なお、 本発明の表面硬化レジストパターンの製造方法により製造される表面硬化 レジストパターンはエッチング耐性を有するが、 該エッチング耐性は、 それ自体が エッチング耐性を有する前記有機化合物等に起因して発現したものであってもよい し、 前記有機化合物等はエッチング耐性を有していないものの、 結果として発現し たものであってもよい。 また、 本発明のエッチング耐性膜の製造方法により製造さ れるエッチング而村生膜はエッチング而村生を有するが、 該エッチング耐性は、 それ自 体がエッチング耐性を有する前記有機化合物等に起因して発現したものであっても よいし、 前記有機化合物等はエッチング耐性を有していないものの、 結果として発 現したものであってもよい。 本発明の表面硬化レジストパターンは、 本発明の前記表面硬化レジストパターン の製造方法により好適に製造され、 本発明のエッチング耐性膜は、 本発明の前記ェ ツチング耐性膜の製造方法により好適に製造される。 以下、 前記表面硬化レジスト パターン及ぴ前記エッチング耐性膜については、 前記表面硬化レジストパターンの 製造方法及び前記エッチング耐性膜の製造方法の説明を通じてその内容を説明する。 一有機化合物一

前記有機化合物としては、 特に制限はなく、 目的に応じて適宜選択することがで きるが、 それ自体がエッチング耐性を有するものが好ましく、 例えば、 環状炭化水 素構造及ぴヘテロ環状構造の少なくともいずれかを含むものが好適に挙げられる。 該有機化合物の具体例としては、 ノポラック樹脂、 ポリビュルフエノール樹脂、 ポリスチレン樹脂、 ビエル安息香酸樹脂、 ポリビニルピリジン樹脂、 ポリノルボル ネン樹脂、 ポリビュルァダマンタン樹脂、 ポリ P—ヒドロキシフエ二ルァクリラ一 ト、 ポリ p—ヒドロキシフエニルメタタリラート、 これらの誘導体、 共重合体など が好適に挙げられる。

これらは、 1種単独で使用してもよいし、 2種以上を併用してもよい。 これらの 中でも、 ノポラック樹脂、 ポリビュルフヱノール樹脂及ぴポリスチレン樹脂から選 択される少なくとも 1種が好ましい。 前記有機化合物としては、 上述の樹脂のような高分子化合物に限られず、 低分子 化合物であってもよい。

前記有機化合物が、 前記高分子化合物である場合、 その分子量としては、 重量平 均分子量 （Mw) で、 5 0 0〜5 0 0 0 0 0であるのが好ましく、 1 0 0 0〜1 0 0 0 0 0であるのがより好ましい。 前記有機化合物としては、 上述の通り、 それ自体がエッチング耐性を有する有機 化合物であるのが好ましいが、 それ自体がエッチング耐性を有していなくとも、 ェ ッチング耐性を有する化合物が付加されてなる有機化合物であってもよく、 この場 合、 例えば、 エッチング耐性を有さない樹脂にエッチング耐性を有する化合物がそ の側鎖に結合してなるもの、 などが挙げられる。

前記エッチング耐性を有さない樹脂としては、 特に制限はなく、 公知の汎用樹脂 などが挙げられる。

前記エッチング耐性を有する化合物としては、 特に制限はなく、 目的に応じて適 宜選択することができるが、 例えば、 芳香族化合物、 脂環族化合物、 ヘテロ環状化 合物などが好適に挙げられる。 これらは、 1種単独で使用してもよいし、 2種以上 を併用してもよい。

前記芳香族化合物としては、 例えば、 ベンゼン誘導体などが挙げられる。

前記脂環族化合物としては、 例えば、 シクロアルカン類などが挙げられる。 前記へテロ環状化合物としては、例えば、ピロリジン、ピリジン、ィミダゾール、 ォキサゾール、 モルホリン、 ピロリ ドン等の含窒素環状化合物、 フラン、 ピラン、 五炭糖、 六炭糖等を含む多糖類等の含酸素環状化合物、 などが挙げられる。

また、 前記有機化合物が、 エッチング耐性を有さない樹脂にエッチング耐性を有 する化合物がその側鎖に結合してなるものである場合、 該エッチング耐性を有する 化合物のモル含有率としては、 特に制限はなく、 目的に応じて適宜選択することが できるが、 高いエッチング耐性を必要とする場合には 5mo 1 %以上であるのが好 ましく、 10mo 1 %以上であるのがより好ましい。 なお、 前記モル含有率は、 例 えば、 NMR等を用いて測定することができる。 前記有機ィ匕合物がエッチング耐性を有する場合、 そのエッチング耐性としては、 該有機化合物による膜が形成される対象である下地層 （例えば、 被処理表面、 レジ ストパターン等） のエッチング耐性よりも高ければ特に制限はないが、 例えば、 同 条件下における該有機化合物のエッチング速度 （nm/s) と該下地層のエツチン グ速度 （nmZs) との比 （下地層 Z有機化合物） が 1. 1以上であるのが好まし く、 1. 2以上であるのがより好ましく、 1. 3以上であるのが特に好ましい。 なお、 前記エッチング速度 （nm/s) は、 例えば、 公知のエッチング装置を用 いて所定時間エッチング処理を行い試料の減膜量を測定し、 単位時間当たりの減膜 量を算出することにより測定することができる。 なお、 前記有機化合物には、 本発明の効果を害しない範囲で、 目的に応じて適宜 選択したその他の成分を添加させてもよい。

—レジストパターン及ぴ被処理表面一

前記レジストパターンの材料としては、 特に制限はなく、 公知のレジスト材料の 中から目的に応じて適宜選択することができ、 ネガ型、 ポジ型のいずれであっても よく、 例えば、 g線、 i線、 Kr Fエキシマレーザー、 Ar Fエキシマレーザー、 F₂エキシマレーザー、電子線等で露光可麁でパターニング可能な、 g線レジスト、 i線レジスト、 K r Fレジスト、 A r Fレジスト、 F ₂レジスト、電子線レジスト、 等が好適に挙げられる。 これらは、 化学増幅型であってもよいし、 非化学増幅型で あってもよい。

これらのレジストパターンの材料の中でも、 微細なパターユングを行う観点から は、 非芳香族系樹脂から選択される少なくとも 1種による材料が好ましく、 該材料 の A r Fレジスト、 F₂レジスト等がより好ましい。 該非芳香族系樹脂としては、 脂環族系樹脂が好ましく、 該脂環族系樹脂の中でも、 アクリル系樹脂、 ノルポルネ ン系樹脂及ぴフッ素系樹脂から選択されるものが好ましい。

なお、 前記レジストパターンの材料の好適な具体例としては、 前記 A r Fレジス トとして、 ノポラック系レジスト、 P H S系レジスト、 アクリル系レジスト、 ァダ マンチル基を側鎖に有するアクリル系レジスト、 シクロォレフイン一マレイン酸無 水物系（C OMA系） レジスト、シクロォレフイン系レジスト、ハイブリッド系（脂 環族アクリル系一 C OM A系共重合体） レジストなどが挙げられ、 前記 F ₂レジス トとして、 フッ素化ノルポルネン系レジスト、 フッ素化アクリル系レジスト、 シァ ノ化アクリル系レジスト等が挙げられる。 これらは、 フッ素修飾等されていてもよ い。 前記レジストパターンの形成方法、大きさ、厚み等については、特に制限はなく、 目的に応じて適宜選択することができる。

前記レジストパターンの形成方法としては、 公知の方法を採用することができ、 例えば、 前記レジストパターンの材料、 即ちレジスト材料を溶解させた塗布液を下 地（層）、例えば基板等の表面に塗布し、選択的に露光し、現像等し、必要に応じて プリベータ、 露光ベータ等することにより、 所望のパターンを形成することができ る。

前記下地 （層） としては、 特に制限はなく、 目的に応じて適宜選択することがで き、 各種の基材が挙げられ、 その中でも、 エッチング処理によるパターユングを行 うものなどが好適に挙げられ、 例えば、 シリコンウェハ等の基板、 各種酸化膜、 な どが好適に挙げられる。

前記露光としては、 特に制限はなく、 公知の光源、 露光装置等を用いて好適に行 うことができる。

前記現像としては、 特に制限はなく、 公知のアルカリ現像等により行うことがで さる。

前記プリべ一ク及ぴ前記露光べークとしては、 条件等につき特に制限はなく、 例 えば、 温度としては、 7 0〜1 5 0 °C程度であり、 9 0〜1 3 0 °Cが好ましく、 時 間としては、 1 0秒〜 5分程度であり、 4 0秒〜 1 0 0秒が好ましい。 前記レジストパターンの厚みとしては、加工対象である下地（層）、エッチング条 件等により異なり一概に規定することはできず適宜決定されるが、 一般に 0 . 1〜 5 0 0 m程度である。 前記被処理表面としては、 特に制限はなく、 目的に応じて適宜選択することがで きるが、 例えば、 パターニングを行うことが必要な表面、 エッチング処理を行うこ とが必要な表面、 耐久性を向上させる必要がある表面、 ドライプロセスにより被膜 を形成する必要がある表面、 などの各種表面が挙げられる。

-堆積—

前記堆積の方法としては、 特に制限はなく、 目的に応じて適宜選択することがで きるが、 例えば、 誘電ガスのプラズマを用いて行う方法などが好ましい。

前記堆積を前記誘電ガスのプラズマを用いて行う場合には、 前記有機化合物を堆 積させる対象である、 前記レジストパターンの表面及び前記被処理表面が、 該プラ ズマによりエッチングされないようにするのが好ましい。

前記レジストパターンの表面及び前記被処理表面が、 該プラズマによりエツチン グされないようにする方法としては、 特に制限はなく、 目的に応じて適宜選択する ことができるが、 例えば、 プラズマ存在下で、 基材上に堆積された前記有機化合物 と、 前記レジストパターン又は前記被処理対象とを対向配置させる方法などが特に 好適に挙げられる。 なお、 この場合、 前記レジストパターン又は前記被処理対象を 前記プラズマによりエッチングされないようにする （保護する） 観点からは、 前記 有機化合物が基材上に堆積させられているのが好ましい。

前記基材としては、特に制限はなく、目的に応じて適宜選択することができるが、 前記プラズマを遮蔽可能であるものが好ましく、 例えば、 セラミックなどが好適に 挙げられる。 また、 前記基材の形状としては、 特に制限はなく、 目的に応じて適宜 選択することができ、 例えば、 基板状などが好適に挙げられ、 これらにはパターン 状に形成された貫通孔が形成されていてもよい。 前記基材に前記貫通孔が形成され ていると、 前記堆積を効率よく行うことができる場合がある。 前記誘電ガスのプラズマの発生、 導入等については、 特に制限はなく、 公知の方 法に従って行うことができる。

前記発生は、 例えば公知のプラズマ発生装置を使用して好適に行うことができ、 例えば、 R I E、 I C P、 へリコン等を使用して好適に行うことができる。

前記導入は、 前記基材に堆積された前記有機化合物を、 前記レジストパターンの 表面又は前記被処理表面と対向するように配置させた場合、 前記基材側から、 即ち 前記有機化合物が堆積された側とは反対側から、 行うのが好ましい。

前記プラズマの誘電ガスとしては、 特に制限はなく、 公知のものの中から適宜選 択することができ、 例えば、 酸素、 フレオン、 アルゴン、 窒素などが挙げられる。 これらは、 1種単独で使用してもよいし、 2種以上を併用してもよい。 前記対向配置の際における、 前記基材上に堆積された前記有機化合物と、 前記レ ジストパターン又は前記被処理対象との間隙 （ギャップ） としては、 特に制限はな く、 前記基材の大きさ、 該レジストパターン又は被処理表面の大きさ等に応じて、 適宜選択することができるが、 例えば、 1 〜 5 0 0 0 0 μ ΐηが好ましく、 1 0 〜 1 0 0 0 μ πιがより好ましい。

前記間隙 （ギャップ） が前記数値範囲内にないと、 前記堆積を効率よく行うこと ができないことがある。 以上の本発明の表面硬化レジストパターンの製造方法により、 本発明の表面硬化 レジストパターンが製造され、 本発明のエッチング耐性膜の製造方法により、 本発 明のエツチング耐性膜が製造される。 本楽明の表面硬化レジストパターンは、該レジストパターンが形成された基材 (基 板） 等を底部とした時、 頂部に相当する表面、 即ち、 該表面硬化レジストパターン における壁部を除く表面に、前記有機化合物が堆積されて膜乃至層（以下、 「表面硬 化層」） が形成された構造を有する。

前記表面硬化層が、 前記有機化合物を含有しているか否かについては、 例えば、 該表面硬化層につき I R吸収スぺクトルを分析すること等により確認することがで さる。 本発明の表面硬化レジストパターンにおける前記表面硬化層、 又は本発明のエツ チング耐性膜の形状、 構造、 厚み、 大きさ等について、 特に制限はなく、 目的に応 じて適宜選択することができ、 前記形状としては、 平膜状、 パターン状などが挙げ られ、 前記構造としては、 前記有機化合物を 1種単独で使用又は 2種以上を併用し て形成された、 単層構造及び積層構造のいずれであってもよく、 前記厚みや前記大 きさとしては、その後のエッチング処理条件等に応じて適宜選択することができる。 本努明の表面硬化レジストパターンにおける前記表面硬化層、 又は本発明のエツ チング耐性膜のエッチング耐性としては、 特に制限はないが、 例えば、 同条件下で 測定した場合における、 前記表面硬化層のエッチング速度 （n mZ s ) と前記表面 硬化層の下層であるレジストパターンのエッチング速度 （n mZ s ) との比 （レジ ストパターン/表面硬化層） 力 あるいは、 前記エッチング耐性膜のエッチング速 度 （n mZ s ) と、 前記エッチング耐性膜の下地 （層） のエッチング速度 （n mZ s ) との比（下地（層） /エッチング耐性膜） が、 1 . 1以上であるのが好ましく、 1 . 2以上であるのがより好ましく、 1 . 3以上であるのが特に好ましい。

なお、 前記エッチング速度 （n m/ s ) は、 例えば、 公知のエッチング装置を用 いて所定時間エッチング処理を行い試料の減膜量を測定し、 単位時間当たりの減膜 量を算出することにより測定することができる。 · ここで、 本発明の表面硬化レジストパターンの製造方法の一例について、 以下に 図面を参照しながら説明する。

図 1に示すように、 下地層 （基材） 1上に、 前記 A r Fレジスト等のレジスト材 を溶解させた塗布液を塗布してレジスト膜を形成した後、 該レジスト膜に対し所望 の形状に露光を行い、 現像、 プリベータ等することにより、 レジストパターン 2を 形成した後、 該レジストパターン 2の頂部 （壁部を除く部分） に対向するようにし て、 シリコン基板等の基板 5上に堆積して形成した、 ノポラック樹脂、 ポリビュル フヱノール樹脂、 ポリスチレン樹脂等の前記有機化合物の層 （膜） 6 (以下、 この 積層物を 「ターゲット」 と称することがある） を、 平行平板型 R I E装置内で、 一 定の間隙 （ギャップ） を設けて配置させる。 そして、 基板 5における、 前記有機化 合物の層 （膜） 6が形成された側とは反対側、 即ち基板 5が露出する側から、 0₂ ガス等の前記誘電ガスのプラズマを導入させる。

すると、 図 2に示すように、 前記プラズマはレジストパターン 2側に向かって緩 やかに移動するものの、 基板 5の位置にまで到達すると、 ー且、 基板 5によって遮 蔽され、 その進行が妨げられる。 そして、 基板 5によって遮蔽された前記プラズマ は、 基板 5の周側面から、 前記有機化合物の層 （膜） 6の表面側に回り込み、 その —部が前記有機化合物の層 （膜） 6の表面と接触する。 すると、 該接触を受けた、 前記有機化合物の層 （膜） 6の表面から該有機化合物の粒子 6 aが脱離する。 この とき、 前記有機化合物の層 （膜） 6をレジストパターン 2の上方に配置させておく と、 脱離した前記有機化合物の粒子 6 aがレジストパターン 2の頂部 （壁部を除く 部分） に向かって移動する。 そして、 移動した前記有機化合物の粒子 6 aは、 下地 層 （基材） 1上には堆積することなく、 レジストパターン 2との相互作用により、 レジストパターン 2の頂部 （壁部を除く部分） に堆積する。

所定時間 （例えば、 5分間） が経過後、 図 3に示すように、 レジストパターン 2 の頂部 （壁部を除く部分） 表面に、 前記有機ィ匕合物が堆積することにより、 エッチ ング耐性を有する表面硬化層 1 0が形成される。 この表面硬化層 1 0が表面に形成 されたレジストパターンが、 本発明の表面硬化レジストパターンである。 該表面硬 化レジストパターンの表面には、 エッチング耐性に優れた表面硬化層 1 0が形成さ れているので、 表面硬化層 1 0の下層として位置するレジストパターンがエツチン グ耐性に劣る材料 （例えば、 A r Fレジスト） であっても、 エッチング耐性が向上 されており、 エッチング処理を行うことができる。 また、 本発明のエッチング耐性膜の製造方法の一例について、 以下に図面を参照 しながら説明する。

図 4、 図 5は、 下地層 （基材） 1上に形成されているのがレジストパターン 2で はなく、 前記被処理表面としての、 エッチング耐性を有さない樹脂層 （膜） 3であ る点で、 それぞれ図 1、 図 2と相違するが、 ここで奏する作用効果は図 1〜図 2に 示すものと同様である。 即ち、 前記プラズマの作用により、 脱離した前記有機化合 物の粒子 6 aがエッチング耐性を有さない樹脂層 （膜） 3に向かって移動する。 そ して、 移動した前記有機化合物の粒子 6 aは、 下地層 （基材） 1上には堆積するこ となく、 エッチング耐性を有さない樹脂層 （膜） 3との相互作用により、 エツチン グ耐性を有さない樹脂層（膜） 3の表面に堆積し、エッチング耐性膜が形成される。 また、 本発明のエッチング耐性膜の製造方法の他の例について、 以下に図面を参 照しながら説明する。

図 6、 図 7、 図 8は、 前記エッチング耐性を有する膜 （層） 6が形成された基板 5力 S、パターン状に形成された貫通孔 5 aを有している点で、それぞれ図 1、図 2、 図 3と相違するが、 ここで奏する作用効果は図 1〜図 3に示すものと同様である。 即ち、 前記プラズマの作用により、 脱離した前記有機化合物の粒子 6 aがレジスト パターン 2に向かって移動する。 そして、 移動した前記有機化合物の粒子 6 aは、 下地層 （基材） 1上には堆積することなく、 レジストパターン 2との相互作用によ り、 レジストパターン 2の表面に堆積し、 エッチング耐性を有する表面硬化層 1 0 が形成される。 本発明の表面硬化レジストパターンの製造方法により製造される本発明の表面硬 化レジストパターンは、例えば、マスクパターン、 レチクルパターン、磁気へッド、 L C D (液晶ディスプレイ）、 P D P (プラズマディスプレイパネル）'、 S AWフィ ルタ （弹性表面波フィルタ） 等の機能部品、 光配線の接続に利用される光部品、 マ イクロアクチユエータ等の微細部品、 フラッシュメモリ、 D RAM、 F RAM等の 半導体装置、 などに好適に使用することができ、 後述する本発明の半導体装置及び その製造方法に好適に使用することができる。

本発明のエツチング耐性膜の製造方法により製造される本発明のエツチング耐性 膜は、 各種分野において好適に使用することができ、 例えば、 パターユングの際の マスク、 エッチング処理の際の保護膜、 耐久性を向上させるための保護膜、 半導体 装置における層間絶縁膜、 などとして好適に使用することができる。 以上説明した本発明の表面硬化レジストパターンの製造方法及びエッチング耐性 膜の製造方法は、 後述する本発明の半導体装置及びその製造方法に特に好適に使用 することができる。

(半導体装置及びその製造方法）

本発明の半導体装置は、 本発明の表面硬化レジストパターンを用いて形成したパ ターンを少なくとも有してなること以外には、 特に制限はなく、 目的に応じて適宜 選択した公知の部材等を有してなる。

本発明の半導体装置の具体例としては、 フラッシュメモリ、 D RAM、 F R AM などが好適に挙げられる。

本発明の半導体装置は、 以下に説明する本発明の半導体装置の製造方法により好 適に製造することができる。 本発明の半導体装置の製造方法は、 表面硬化レジストパターン形成工程と、 バタ 一二ング工程とを含み、 更に必要に応じて適宜選択したその他の工程とを含む。 前記表面硬化レジストパターン形成工程は、 前記下地層上に前記レジストパター ンを形成後、 該レジストパターン上に、 前記有機化合物を選択的に堆積させること により、 表面硬化レジストパターンを形成する工程である。

なお、 前記有機化合物としては、 上述の通りである。 前記下地層としては、 上述 の通りであり、 半導体装置における各種部材の表面層などが挙げられ、 シリコンゥ ェハ等の基板乃至その表面層が好適に挙げられる。 前記レジストパターン及ぴその 形成は、 上述した通りである。

前記パターニング工程は、 前記表面硬化レジストパターンをマスクとしてエッチ ングを行うことにより前記下地層をパターニングする工程である。

前記エッチングの方法としては、 特に制限はなく、 公知の方法の中から目的に応 じて適宜選択することができる力 例えば、ドライエッチングが好適に挙げられる。 該エッチングの条件としては、 特に制限はなく、 目的に応じて適宜選択することが できる。 以下、 本発明の実施例を具体的に説明するが、 本発明はこれらの実施例に何ら限 定されるものではない。

(実施例 1 )

前記下地層としての S i N基板上に、 脂環族ァクリル系レジスト （A r Fレジス ト） を塗布し、 ベータして、 0. 3 mのレジスト膜を形成した。 該レジスト膜に 対し、 A r Fエキシマ露光機 （NA=0. 68) を用いて露光を行い、 2. 38% TMAHで現像した後、 150 nmのライン&スペースパターンを得た。

このライン &スペースパターンの上方に、 600 μηιの間隙 （ギャップ） を隔て て、前記ターゲットとしての、 シリコン基板上に塗布しベータ （110°Cノ 60 s) して形成した、厚み 1 mのポリビニルフエノール樹脂（マル力リンカー M、丸善石 油製)の層 （膜） を正対させた状態で、 I CPエッチング装置のチャンパ一内に配置 させた。 P l a t e n印可電圧を 10W、 Co i l印可電圧を 60Wとし、 0₂ガ スを 100 s c cm、 圧力を 0. 2mT o r rとした条件にて、 5分間プラズマを 発生させた後、 前記ライン &スペースパターンが形成された S i N基板を取り出し た。

該ライン &スペースパターンが形成された S i N基板を割り、 該ライン &スぺ一 スパターンの断面を観察したところ、 レジストパターン上にのみ選択的に、 前記表 面硬化層としての、 ポリビニルフエノール樹脂による層 （膜） が堆積していた。 該 ポリビュルフエノール樹脂による層 （膜） の厚みは 0. Ι μπιであった。

(実施例 2)

実施例 1において、 ポリビュルフエノール樹脂をノポラックレジスト （PF I— 55、 住友化学製） に代えた以外は、 実施例 1と同様にした。 ライン &スペースパ ターンが形成された S i N基板を割り、 該ライン &スペースパターンの断面を観察 したところ、 レジストパターン上にのみ選択的に、 前記表面硬化層としての、 ノポ ラックレジストによる層（膜）が堆積していた。該ノポラックレジストによる層（膜） の厚みは 0. 12/xmであった。

(実施例 3) 実施例 1において、 脂環族アクリル系レジス トを COMA系レジスト （Ar Fレ ジスト） に代えた以外は、 実施例 1と同様にした。 ライン &スペースパターンが形 成された S i N基板を割り、該ライン &スペースパターンの断面を観察したところ、 レジストパターン上にのみ選択的に、 前記表面硬化層としての、 COMA系レジス トによる層 （膜） が堆積していた。 該 COMA系レジストによる層 （膜） の厚みは 0. 12 μπιであった。

(実施例 4)

実施例 1における、 前記表面硬化層としてのポリビュルフエノール樹脂による層 (膜） を表面に堆積させたライン &スペースパターンが形成された S. i N基板に対 し、 R I E装置を用いて、 CHF₃ 20 s c cm、 O₂ 20 s c cm、 Ar 13 0 s c cm、 圧力 15mT、 RF 20 OWの条件にて、 前記 S i N基板の露出部分 を 70 nmエッチング処理したところ、 前記表面硬化層としてのポリビエルフエノ ール樹脂による層 （膜） が表面に堆積形成されたレジストパターンは、 エッチング 処理によっても大きなダメージを受けていないことが観察された。 また、 この表面 に表面硬化層が形成されたレジストパターンに対し、 0₂プラズマによるアツシン グを行ったところ、 S i N基板における開口部のサイズは 145 nmであり、 ピン ホールは観察されなかった。

(実施例 5)

実施例 4において、 ライン &スペースパターンが形成された実施例 1における S i N基板を、 ライン&スペースパターンが形成された実施例 2における S i N基板 に代えた以外は実施例 4と同様にした。 前記表面硬化層が表面に堆積形成されたレ ジストパターンは、 エッチング処理によっても大きなダメージを受けていないこと が観察された。 また、 表面硬化層が形成されたレジストパターンに対し、 o₂ブラ ズマによるアツシングを行ったところ、 S i N基板における開口部のサイズは 14 Onmであり、 ピンホールは観察されなかった。

(実施例 6 ) 実施例 4において、 ライン &スペースパターンが形成された実施例 1における S i N基板を、 ライン &スペースパターンが形成された実施例 3における S i N基板 に代えた以外は実施例 4と同様にした。 前記表面硬化層が表面に堆積形成されたレ ジストパターンは、 エッチング処理によっても大きなダメージを受けていないこと が観察された。 また、 表面硬化層が形成されたレジストパターンに対し、 o₂ブラ ズマによるアツシングを行ったところ、 S i N基板における開口部のサイズは 14 2 nmであり、 ピンホールは観察されなかった。

(比較例 1 )

脂環族アクリル系レジスト （Ar Fレジスト） を用いて 150 nmのライン &ス ペースパターンを形成した S i N基板を用い、 R I E装置にて、 CHF₃ 20 s c cm、 O₂ 20 s c cm、 Ar 130 s c cm、圧力 15mT、 RF 20 OWの条 件で、 前記 S i N基板の露出部分を 70 nmエッチング処理したところ、 前記脂環 族ァクリル系レジスト (Ar Fレジスト) によるレジス トパターンがエッチングさ れ、 ダメージを受けていることが観察された。 また、 前記脂環族アクリル系レジス ト （Ar Fレジスト） によるレジス トパターンを 0₂プラズマにてアツシングを行 つたところ、 前記 S i N基板の開口部のサイズが 180 nmと広がっており、 所々 にピンホールも生じていた。 これは、 前記レジストパターンがダメージを受けた部 分がェツチングされた結果によるものと推測された。

(実施例 7)

実施例 1から 3において、 S i N基板上のレジストパターン表面に堆積させた前 記表面硬化層と、 比較のための K r Fレジスト （シプレイ社製、 UV- 6) と、 比 較のためのポリメチルメタクリレート （PMMA) と、 脂環族アクリル系レジストと、 COMA系レジストとに対し、エッチング装置（平行平板型 R I E装置、富士通（株） 製） を用いて、 P/i = 200W、圧力 =0. 02To r r、 CF₄ ガス = 100 s c cmの条件下で 3分間エッチングを行い、 サンプルの減膜量を測定し、 エッチング 速度を算出し、 前記 Kr Fレジストのエッチング速度を基準として相対評価を行つ た。

(実施例 8)

一フラッシュメモリ及ぴその製造一

実施例 8は、 本発明のレジストパターン厚肉化材料を用いた本発明の半導体装置 及びその製造方法の一例である。なお、この実施例 8では、以下のレジスト膜 2 6、 2 7、 2 9、 3 2及ぴ 34が、 本発明の表面硬化レジストパターンの製造方法によ り製造した表面硬化レジストパターンである。

図 9 A及ぴ図 9 Bは、 F LOTOX型又は ETOX型と呼ばれる F LOTOX型 又は ETOX型と呼ばれる F LASH E PROMの上面図 （平面図） であり、 図 1 0 〜図1 0 C、 図 1 1 D〜F、 図 1 2 G〜： [は、 該 F LASH E PROMの 製造方法に関する一例を説明するための断面概略図であり、 図 1 0 〜図1 2 Iに おける、 左図はメモリセル部 （第 1素子領域） であって、 フローティングゲート電 極を有する MOS トランジスタの形成される部分のゲート幅方向 （図 9 A及び図 9 Bにおける X方向） の断面 （A方向断面） 概略図であり、 中央図は前記左図と同部 分のメモリセル部であって、 前記 X方向と直交するゲート長方向 （図 9 A及び図 9 Bにおける Y方向） の断面 （B方向断面） 概略図であり、 右図は周辺回路部 （第 2 素子領域） の MO Sトランジスタの形成される部分の断面 （図 9A及び図 9Bにお ける A方向断面） 概略図である。

まず、 図 1 OAに示すように、 p型の S i基板 22上の素子分離領域に選択的に S i 0₂膜によるフィールド酸化膜 23を形成した。 その後、 メモリセル部 （第 1 素子領域） の MOSトランジスタにおける第 1ゲート絶縁膜 24 aを厚みが 100 〜30 OAとなるように熱酸ィ匕にて S i 0₂膜により形成し、 また別の工程で、 周 辺回路部 （第 2素子領域） の MOSトランジスタにおける第 2ゲート絶縁膜 24 b を厚みが 100〜50 OAとなるように熱酸化にて S i 0₂膜により形成した。 な お、 第 1ゲート絶縁膜 24 a及び第 2グ ト絶縁膜 24 bを同一厚みにする場合に は、 同一の工程で同時に酸ィ匕膜を形成してもよい。

次に、 前記メモリセル部 （図 1 OAの左図及ぴ中央図） に n型デイブレシヨンタ イブのチャネルを有する MOSトランジスタを形成するため、 閾値電圧を制御する 目的で前記周辺回路部 （図 10 Aの右図） をレジスト膜 26によりマスクした。 そ して、 フローティングゲート電極直下のチャネル領域となる領域に、 n型不純物と してドーズ量 1 X 10^{1 1} Ι ΧΙ Ο^{1 4} cm— ² のリン （P) 又は砒素 （As) をイオン注入法により導入し、 第 1閾値制御層 25 aを形成した。 なお、 このとき のドーズ量及ぴ不純物の導電型は、 デイブレツシヨンタイプにするかアキユミレー ションタイプにするかにより適宜選択することができる。

次に、 前記周辺回路部 （図 10Bの右図） に n型デイブレシヨンタイプのチヤネ ルを有する MOSトランジスタを形成するため、 閾値電圧を制御する目的でメモリ セル部（図 10 Bの左図及ぴ中央図）をレジスト膜 27によりマスクした。そして、 ゲート電極直下のチャネル領域となる領域に、 n型不純物としてドーズ量 1 X 10 ^{1 1} 〜： L X 10^{1 4} cm— ² のリン （P) 又は砒素 （As) をイオン注入法により 導入し、 第 2閾値制御層 25 bを形成した。

次に、 前記メモリセル部 （図 10 Cの左図及ぴ中央図） の MOSトランジスタの フローティングゲート電極、 及び前記周辺回路部 （図 10Cの右図） の MOSトラ ンジスタのゲ一ト電極として、 厚みが 500〜200 OAである第 1ポリシリコン 膜 （第 1導電体膜） 28を全面に形成した。

その後、 図 11 Dに示すように、 マスクとして形成したレジスト膜 29により第 1ポリシリコン膜 2 8をパターニングして前記メモリセル部 （図 1 1 Dの左図及び 中央図） の MO Sトランジスタにおけるフローティングゲ一ト電極 2 8 aを形成し た。 このとき、 図 1 1 Dに示すように、 X方向は最終的な寸法幅になるようにパタ 一二ングし、 Y方向はパターニングせず S /D領域層となる領域はレジスト膜 2 9 により被覆されたままにした。

次に、（図 1 1 Eの左図及ぴ中央図）に示すように、レジスト膜 2 9を除去した後、 フローティングゲート電極 2 8 aを被覆するようにして、 S i 0₂膜からなるキヤ パシタ絶縁膜 3 0 aを厚みが約 2 0 0〜5 0 0 Aとなるように熱酸化にて形成した。 このとき、 前記周辺回路部 （図 1 1 Εの右図） の第 1ポリシリコン膜 2 8上にも S i 0₂膜からなるキャパシタ絶縁膜 3 0 bが形成される。 なお、 ここでは、 キャパ シタ絶縁膜 3 0 a及ぴ 3 0 bは S i 0₂膜のみで形成されているが、 S i 0₂膜及 ぴ S i 3 N₄膜が 2〜 3積層された複合膜で形成されていてもよい。

次に、 図 1 1 Eに示すように、 フローティングゲート電極 2 8 a及びキャパシタ 絶縁膜 3 0 aを被覆するようにして、 コントロールゲート電極となる第 2ポリシリ コン膜 （第 2導電体膜） 3 1を厚みが 5 0 0〜2 0 0 O Aとなるように形成した。 次に、 図 1 1 Fに示すように、 前記メモリセル部 （図 1 1 Fの左図及び中央図） をレジスト膜 3 2によりマスクし、 前記周辺回路部 （図 1 1 Fの右図） の第 2ポリ シリコン膜 3 1及びキャパシタ絶縁膜 3 0 bを順次、 エッチングにより除去し、 第 1ポリシリコン膜 2 8を表出させた。

次に、 図 1 2 Gに示すように、 前記メモリセル部 （図 1 2 Gの左図及び中央図） の第 2ポリシリコン膜 3 1、 キャパシタ絶縁膜 3 0 a及ぴ X方向だけパターユング されている第 1ポリシリコン膜 2 8 aに対し、 レジスト膜 3 2をマスクとして、 第 1ゲート部 3 3 aの最終的な寸法となるように Y方向のパターニングを行い、 Y方 向に幅約 1 μ πιのコントロールゲート電極 3 1 a キャパシタ絶縁膜 3 0 c Zフロ 一ティングゲート電極 2 8 cによる積層を形成すると共に、 前記周辺回路部 （図 1 2 Gの右図） の第 1ポリシリコン膜 2 8に対し、 レジスト膜 3 2をマスクとして、 第 2ゲート部 3 3 bの最終的な寸法となるようにパターユングを行い、 幅約 1 /z m のゲート電極 2 8 bを形成した。

次に、 前記メモリセル部 （図 1 2 Hの左図及び中央図） のコントロールゲート電 極 3 1 キャパシタ絶縁膜 3 0 c/フローティングゲート電極 2 8 cによる積層 をマスクとして、 素子形成領域の S i基板 2 2にドーズ量 1 X 1 0^{1 4}〜1 X 1 0 ^{1 6} cm" ² のリン （P) 又は砒素 （A s) をイオン注入法により導入し、 n型の S/D領域層 3 5 a及ぴ 3 5 bを形成すると共に、 前記周辺回路部 （図 1 2Hの右 図） のゲート電極 2 8 bをマスクとして、 素子形成領域の S i基板 22に n型不純 物としてドーズ量 1 X 1 0¹ I X I O ^{1 6} c m— ² のリン （P) 又は砒素 （A s) をイオン注入法により導入し、 S ZD領域層 3 6 a及ぴ 3 6 bを形成した。 次に、 前記メモリセル部 （図 1 2 Iの左図及び中央図） の第 1ゲート部 3 3 a及 び前記周辺回路部 （図 1 2 1の右図） の第 2ゲート部 3 3 bを、 P S G膜による層 間絶縁膜 3 7を厚みが約 5000Aとなるようにして被覆形成した。

その後、 S /D領域層 3 5 a及び 3 5 b並びに S ZD領域層 3 6 a及び 3 6 b上 に形成した層間絶縁膜 3 7に、 コンタクトホール 3 8 a及び 3 8 b並びにコンタク トホール 3 9 a及び 3 9 bを形成した後、 S/D電極 4 0 a及び 4 0 b並びに D電極 4 1 a及ぴ 4 1 bを形成した。

以上により、 図 1 2 1に示すように、 半導体装置として F LASH E PROM を製造した。

この F LASH E PROMにおいては、 前記周辺回路部 （図 1 0 A〜図 1 1 F における右図） の第 2ゲート絶縁膜 24 bが形成後から終始、 第 1ポリシリコン膜 2 8又はゲート電極 2 8 bにより被覆されている （図 1 0。〜図1 1 Fにおける右 図） ので、 第 2ゲート絶縁膜 24 bは最初に形成された時の厚みを保持したままで ある。 このため、 第 2ゲート絶縁膜 24 bの厚みの制御を容易に行うことができる と共に、 閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができ る。

なお、 上記実施例では、 第 1ゲート部 3 3 aを形成するのに、 まずゲート幅方向 (図 9 A及び図 9 Bにおける X方向） に所定幅でパターユングした後、 ゲート長方 向 （図 9 A及び図 9 Bにおける Y方向） にパターユングして最終的な所定幅として いるが、 逆に、 ゲート長方向 （図 9 A及ぴ図 9 Bにおける Y方向） に所定幅でパタ 一ユングした後、 ゲート幅方向 （図 9 A及び図 9 Bにおける X方向） にパターニン グして最終的な所定幅としてもよい。 図 13A〜Cに示す FLASH EPROMの製造例は、 上記実施例において図 11 Fで示した工程の後が図 13 A〜Cに示すように変更した以外は上記実施例と 同様である。 即ち、 図 13 Aに示すように、 前記メモリセル部図 13 Aにおける左 図及び中央図の第 2ポリシリコン膜 31及ぴ前記周辺回路部図 13 Aの右図の第 1 ポリシリコン膜 28上に、 タングステン （W) 膜又はチタン （T i) 膜からなる高 融点金属膜 （第 4導電体膜） 42を厚みが約 2000Aとなるようにして形成しポ リサイド膜を設けた点でのみ上記実施例と異なる。 図 13Aの後の工程、 即ち図 1 3B〜Cに示す工程は、 図 12G〜Iと同様に行った。 図 12G〜Iと同様の工程 については説明を省略し、 図 13A〜Cにおいては図 12G〜Iと同じものは同記 号で表示した。

以上により、 図 13 Cに示すように、 半導体装置として FLASH EPROM を製造した。

この FLASH EPROMにおいては、 コントロールゲート電極 31 a及ぴゲ ート電極 28 b上に、 高融点金属膜 （第 4導電体膜） 42 a及び 42 bを有するの で、 電気抵抗値を一層低減することができる。

なお、 ここでは、 高融点金属膜 （第 4導電体膜） として高融点金属膜 （第 4導電 体膜） 42 a及び 42 bを用いているが、 チタンシリサイド （T i S i) 膜等の高 融点金属シリサイド膜を用いてもよい。

図 14A〜Cに示す FLASH EPROMの製造例は、 上記実施例において、 前記周辺回路部（第 2素子領域） （図 14Aにおける右図）の第 2ゲート部 33 cも、 前記メモリセル部（第 1素子領域） （図 14 Aにおける左図及び中央図）の第 1ゲー ト部 33 aと同様に、 第 1ポリシリコン膜 28 b (第 1導電体膜） /S i 0₂膜 3 0 d (キャパシタ絶縁膜） /第 2ポリシリコン膜 31 b (第 2導電体膜） という構 成にし、 図 14 B又は Cに示すように、 第 1ポリシリコン膜 28 b及ぴ第 2ポリシ リコン膜 31 bをショートさせてゲート電極を形成している点で異なること以外は 上記実施例と同様である。

ここでは、 図 14Bに示すように、 第 1ポリシリコン膜 28 b (第 1導電体膜） ノ310₂膜30 (1 (キャパシタ絶縁膜） /第 2ポリシリコン膜 31 b (第 2導電 体膜） を貫通する開口部 52 aを、 例えば図 14 Aに示す第 2ゲート部 33 cとは 別の箇所、 例えば絶縁膜 54上に形成し、 開口部 52 a内に第 3導電体膜、 例えば W膜又は T i膜等の高融点金属膜 53 aを埋め込むことにより、 第 1ポリシリコン 膜 28 b及ぴ第 2ポリシリコン膜 31 bをショートさせている。 また、 図 14Cに 示すように、 第 1ポリシリコン膜 28 b (第 1導電体膜） ZS i 0₂膜 30 d (キ ャパシタ絶縁膜） を貫通する開口部 52 bを形成して開口部 52 bの底部に下層の 第 1ポリシリコン膜 28 bを表出させた後、 開口部 52 b內に第 3導電体膜、 例え ば W膜又は T i膜等の高融点金属膜 53 bを埋め込むことにより、 第 1ポリシリコ ン膜 28 b及ぴ第 2ポリシリコン膜 31 をショートさせている。 .

この FLASH E PROMにおいては、 前記周辺回路部の第 2ゲート部 33 c は、 前記メモリセル部の第 1ゲート部 33 aと同構造であるので、 前記メモリセル 部を形成する際に同時に前記周辺回路部を形成することができ、 製造工程を簡単に することができ効率的である。

なお、 ここでは、 第 3導電体膜 53 a又は 53 bと、 高融点金属膜 （第 4導電体 膜） 42とをそれぞれ別々に形成しているが、 共通の高融点金属膜として同時に形 成してもよい。

(実施例 9)

一磁気へッドの製造—

実施例 9は、 本発明のレジストパターン厚肉化材料を用いた本努明のレジストパ ターンの応用例としての磁気ヘッドの製造に関する。 なお、 この実施例 9では、 以 下のレジストパターン 102及ぴ 126が、 本発明の表面硬化レジストパターンの 製造方法により製造した表面硬化レジストパターンである。

図 15 A〜図 15Dは、 磁気へッドの製造を説明するための工程図である。 まず、 図 15 Aに示すように、 層間絶縁層 100上に、 厚みが 6 μπιとなるよう にレジスト膜を形成し、 露光、 現像を行って、 渦卷状の薄膜磁気コイル形成用の開 口パターンを有するレジストパターン 102を形成した。

次に、 図 15 Βに示すように、 層間絶縁層 100上における、 レジストパターン 102上及ぴレジストパターン 102が形成されていない部位、 即ち開口部 104 の露出面上に、 厚みが 0. 01 ;umである T i密着膜と厚みが 0. 05 μπιである C u密着膜とが積層されてなるメツキ下地層 1 0 6を蒸着法により形成した。 次に、 図 1 5 Cに示すように、 層間絶縁層 1 0 0上における、 レジストパターン 1 0 2が形成されていない部位、 即ち開口部 1 0 4の露出面上に形成されたメツキ 下地層 1 0 6の表面に、 厚みが 3 mである C uメツキ膜からなる薄膜導体 1 0 8 を形成した。

次に、 図 1 5 Dに示すように、 レジストパターン 1 0 2を溶解除去し層間絶縁層 1 0 0上からリフトオフすると、 薄膜導体 1 0 8の渦卷状パターンによる薄膜磁気 コィノレ 1 1 0が形成される。

以上により磁気ヘッドを製造した。

ここで得られた磁気へッドは、 本発明の表面硬化レジス パターンであるレジス トパターン 1 0 2により渦卷状パターンが微細に形成されているので、 薄膜磁気コ ィル 1 1 0は微細かつ精細であり、 しかも量産性に優れる。 図 1 6〜図 2 1は、 他の磁気へッドの製造を説明するための工程図である。 図 1 6に示すように、 セラミック製の非磁性基板 1 1 2上にスパッタリング法に よりギャップ層 1 1 4を被覆形成した。 なお、 非磁性基板 1 1 2上には、 図示して いないが予め酸化ケィ素による絶縁体層及ぴ N i一 F eパーマロイからなる導電性 下地層がスパッタリング法により被覆形成され、 更に N i一 F eパーマロイからな る下部磁性層が形成されている。 そして、 図示しない前記下部磁性層の磁性先端部 となる部分を除くギャップ層 1 1 4上の所定領域に熱硬化榭脂により樹脂絶縁膜 1 1 6を形成した。 次に、 樹脂絶縁膜 1 1 6上にレジスト材を塗布してレジスト膜 1 1 8を形成した。

次に、 図 1 7に示すように、 レジスト膜 1 1 8に露光、 現像を行い、 渦卷状パタ ーンを形成した。 そして、 図 1 8に示すように、 この渦卷状パターンのレジスト膜 1 1 8を数百。 Cで一時間程度熱硬化処理を行い、 突起状の第 1渦卷状パターン 1 2 0を形成した。更に、その表面に C uからなる導電性下地層 1 2 2を被覆形成した。 次に、 図 1 9に示すように、 導電性下地層 1 2 2上にレジスト材をスピンコート 法により塗布してレジスト膜 1 2 4を形成した後、 レジスト膜 1 2 4を第 1渦卷状 パターン 1 2 0上にパターユングしてレジストパターン 1 2 6を形成した。 次に、 図 20に示すように、 導電性下地層 122の露出面上に、 即ちレジストパ ターン 126が形成されていない部位上に、 Cu導体層 128をメツキ法により形 成した。 その後、 図 21に示すように、 レジストパターン 126を溶解除去するこ とにより、 導電性下地層 122上からリフトオフし、 Cu導体層 128による渦卷 状の薄膜磁気コイル 130を形成した。

以上により、 図 22の平面図に示すような、 樹脂絶縁膜 116上に磁性層 132 を有し、 表面に薄膜磁気コイル 130が設けられた磁気へッドを製造した。

ここで得られた磁気へッドは、 本発明の表面硬化レジストパターンであるレジス トパターン 126により渦巻状パターンが微細に形成されているので、 薄膜磁気コ ィル 130は微細かつ精細であり、 しかも量産性に優れる。.

(実施例 10)

一半導体装置の作成一

図 23に示すように、 まず、 素子間分離膜 202で分離され、 ソース拡散層 20 5 aとドレイン拡散層 205 b、 サイドウオール絶縁膜 203を有するゲート電極 を形成したトランンジスタ層が形成された S iウェハ 1に層間絶縁膜 206、 スト ッパー膜 207を形成し、 電極取り出し用のコンタクトホールを形成した。 このコ ンタクトホールにスパック法で T i N 208を 50 nm形成した後、 WF₆及ぴ水 素を混合し、 還元することで導体プラグ （W) 209を埋め込み、 化学的機械研磨 法 （CMP) によりビア以外の部分を除去した。

続いて、 本発明のエッチング耐性膜の製造方法により製造したエッチング耐性膜 としての低誘電率絶縁膜 210を S i平板上 450 nmとなる条件での成膜を行つ た後にキャップ膜として TEOS- S i 0₂ 212を 50 nm積層させた。 このキ ヤップ膜 212に 1層目配線パターンを施したレジスト層をマスクに CF₄/CH F ₃ガスを原料とした Fプラズマにより加工した。

この配線溝に、 C uの絶縁層への拡散バリアとして働く T iN 208を 50nm と電解メツキの際に電極として働くシード層 Cu (50 nm) をスパッタにより形 成した。 更に、 電解メツキにより Cu 214を 600 nm積層した後、 化学的機械 研磨法（CMP)により配線パターン部以外のメタルを除去し、配線層を形成した。 次に、 ビア層と配線層を同時に形成するデュアルダマシン法について説明する。 第 1層目配線層上に Cu拡散防止を目的としてシランとアンンモユアガスを用いて プラズマ CVDにより拡散防止膜として S i N膜 213を 50 nm、本発明のエツ チング耐性膜の製造方法により製造したエッチング耐性膜としての低誘電率絶縁膜 210を 650 nm積層する。 配線層部分に、 シランとアンンモユアガスを用いて プラズマ CVDによりストツパ膜として S i N膜 207を 50 nmと、 本発明のェ ツチング耐性膜の製造方法により製造したエッチング耐性膜としての低誘電率絶縁 膜 210を S i平板上 40 nmなる条件で成膜を行った後にキャップ膜として TE OS- S i O₂(212)を 50 nm積層した。 この絶縁層にビアパターンを形成した レジスト層をマスクに CF₄/CHF₃ガスを原料とした Fプラズマによりガス組 成を変えることで S i 0₂/低誘電率絶縁膜 3 i N/低誘電率絶縁膜 ZS i Nの 順に加工した。 つづいて、 第 2層目配線パターンを施したレジスト層をマスクに C F₄/CHF₃ガスを原料とした Fプラズマにより加工した。 このビアと配線溝に、 Cuの絶縁層への拡散バリアとして働く T i N208を 50 nmと電解メツキの際 に電極として働くシード層 Cuを 5 Onmスパッタにより形成した。 更に、 電 メ ツキにより Cu 214を 1400 nm積層した後、 CMPにより配線パターン部以 外のメタルを除去し、 配線層を形成した化学的機械研磨法 （CMP) によりビア以 外の部分を除去しビア層を形成した。 以下、 上記工程を繰り返し、 203層配線を 形成した。

以上のようにして、 得た半導体装置における多層配線では、 100万個の連続ビ ァの歩留まりを 90%以上とすることができた。 産業上の利用可能性

本発明によると、 エッチング耐性に劣る下地層上 （被処理表面） に耐エッチング 等のマスク材等として好適に設けることが可能なェッチング耐性膜及びその効率的 な製造方法を提供することができる。

本発明によると、. エッチング耐性に劣るレジストパターンの表面をエッチング耐 性に富むように硬化し、 微細で高精細なパターン形成に好適な表面硬化レジストパ ターン及びその効率的な製造方法を提供することができる。 本発明によると、 微細で高精細な配線パターンを有し高性能で高品質な半導体装 置及びその効率的な製造方法を提供することができる。

Claims

請 求 の 範 囲

1. 表面がエッチング耐性を有する表面硬化レジストパターンの製造方法であつ て、 有機化合物をレジストバタ ン上に選択的に堆積させることを特徴とする表面 硬化レジストパターンの製造方法。

2 . 有機化合物が、 エッチング耐性を有し、 環状炭化水素構造及びへテロ環状構 造の少なくともいずれかを含む請求の範囲第 1項に記載の表面硬化レジストパター ンの製造方法。

3 . 有機化合物が、 ノボラック樹脂、 ポリビュルフエノール樹脂及ぴポリスチレ ン樹脂から選択される少なくとも 1種である請求の範囲第 1項から第 2項のいずれ かに記載の表面硬化レジストパターンの製造方法。

4 . レジストパターンが、 非芳香族系樹脂から選択される少なくとも 1種で形成 された請求の範囲第 1項から第 3項のいずれかに記載の表面硬化レジストパターン の製造方法。

5 . 非芳香族系樹脂が、 アクリル系樹脂、 ノルボルネン系樹脂及びフッ素系樹脂 から選択される請求の範囲第 4項に記載の表面硬化レジストパターンの製造方法。

6 . 堆積が、 誘電ガスのプラズマを用いて行われる請求の範囲第 1項から第 5項 のいずれかに記載の表面硬化レジストパターンの製造方法。

7 . 誘電ガスが、 酸素、 フレオン、 アルゴン及び窒素から選択される請求の範囲 第 6項に記載の表面硬化レジストパターンの製造方法。

8 . 有機化合物が、 エッチング耐性を有する基材上に堆積された請求の範囲第 1 項から第 7項のいずれかに記載の表面硬化レジストパターンの製造方法。

9 . 基材が、 セラミック基板から選択される請求の範囲第 8項に記載の表面硬化 レジストパターンの製造方法。

1 0 . 基材が、 パターン状に形成された貫通孔が形成された請求の範囲第 9項に 記載の表面硬化レジストパターンの製造方法。

1 1 . 堆積が、 基材上に堆積された有機ィ匕合物と、 レジストパターンとが対向配 置されて行われる請求の範囲第 1項から第 1 0項のいずれかに記載の表面硬化レジ ストパターンの製造方法。

1 2 . 誘電ガスのプラズマが、 基材における有機化合物が堆積された側とは反対 側から導入される請求の範囲第 7項から第 1 1項のいずれかに記載の表面硬化レジ ストパターンの製造方法。

1 3 . 請求の範囲第 1項から第 1 2項のいずれかに記載の表面硬化レジストパタ ーンの製造方法により製造されることを特徴とする表面硬化レジストパターン。

1 4 . 表面がエッチング耐性を有するエッチング耐性膜の製造方法であって、 有 機化合物を被処理対象上に選択的に堆積させることを特徴とするエツチング耐性膜 の製造方法。

1 5 . 有機化合物が、 エッチング耐性を有し、 環状炭化水素構造及びへテロ環状 構造の少なくともいずれかを含む請求の範囲第 1 4項に記載のエッチング耐性膜の 製造方法。

1 6 . 被処理対象が、 エッチング耐性に劣る材料で形成された請求の範囲第 1 4 項から第 1 5項のいずれかに記載のエッチング耐性膜の製造方法。

1 7 . 被処理対象が、 レジスト膜及びレジストパターンのいずれかである請求の 範囲第 1 4項から第 1 6項のいずれかに記載のエッチング耐性膜の製造方法。

1 8 . 堆積が、 誘電ガスのプラズマを用いて行われる請求の範囲第 1 4項から第 1 7項のいずれかに記载のェツチング耐性膜の製造方法。

1 9 . 堆積が、 基材上に堆積された有機化合物と、 被処理対象とが対向配置され て行われる請求の範囲第 1 4項から第 1 8項のいずれかに記載のエッチング耐性膜 の製造方法。

2 0 . 誘電ガスのプラズマが、 基材における有機化合物が堆積された側とは反対 側から導入される請求の範囲第 1 8項から第 1 9項のいずれかに記載のエッチング 耐性膜の製造方法。

2 1 . 下地層上に形成されてなり、同条件下における該表層のエッチング速度（n m/ s ) と該下地層のエッチング速度 （n m/ s ) との比 （下地層 Z表層） が 1 . 1以上であることを特徴とするエツチング耐性膜。

2 2 . 請求の範囲第 1 4項から第 2 0項のいずれかに記載のエッチング耐性膜の 製造方法により製造される請求の範囲第 2 1項に記載のエッチング耐性膜。

2 3 . 有機化合物を含有してなり、 エッチング耐性を有する請求の範囲第 2 2項 に記載のェッチング耐性膜。

2 4 . 下地層上にレジストパターンを形成後、 該レジストパターン上に有機ィ匕合 物を選択的に堆積させることにより、 表面硬化レジストパターンを形成するレジス トパターン表面硬化化工程と、 該表面硬化レジストパターンをマスクとしてエッチ ングを行うことにより前記下地層をパターユングするパターユング工程とを含むこ とを特徴とする半導体装置の製造方法。

2 5 . 請求の範囲第 2 4項に記載の半導体装置の製造方法により製造されること を特徴とする半導体装置。