JPS6352118B2 - - Google Patents

Info

Publication number
JPS6352118B2
JPS6352118B2 JP55062815A JP6281580A JPS6352118B2 JP S6352118 B2 JPS6352118 B2 JP S6352118B2 JP 55062815 A JP55062815 A JP 55062815A JP 6281580 A JP6281580 A JP 6281580A JP S6352118 B2 JPS6352118 B2 JP S6352118B2
Authority
JP
Japan
Prior art keywords
gas
etching
reaction chamber
dry etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55062815A
Other languages
English (en)
Other versions
JPS56158873A (en
Inventor
Hideo Komatsu
Shinya Iida
Tatsumi Mizutani
Kazuyoshi Ueki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6281580A priority Critical patent/JPS56158873A/ja
Priority to US06/260,813 priority patent/US4412119A/en
Priority to DE19813118839 priority patent/DE3118839A1/de
Publication of JPS56158873A publication Critical patent/JPS56158873A/ja
Publication of JPS6352118B2 publication Critical patent/JPS6352118B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

【発明の詳細な説明】
本発明はグロー放電プラズマを利用するドライ
エツチング法に関し、特に平行平板型電極構造を
有するプラズマエツチング装置を用いて、シリコ
ン、モリブデン、タングステン、クロム、TiW、
酸化ケイ素、リンケイ酸ガラス、窒化ケイ素膜な
どの半導体装置用材料を選択的にエツチングする
方法に関する。 近年、半導体集積回路等の電子部品の微細化が
進展し、それに伴つて関連材料を高精度かつ微細
に加工できる技術として、従来の液を用いたウエ
ツトエツチング法に代つて、ガスプラズマを利用
する、いわゆるドライエツチング法の技術の開発
がさかんに進められている。とくに平行平板型電
極構造を有するプラズマエツチング装置ではAl
やAl合金、および酸化ケイ素等の選択エツチン
グが可能であり、実用化を目ざした検討が進めら
れている。 ところで、半導体集積回路等の製造に際して、
素子間の分離や層間などの電気的絶縁膜、あるい
はエツチング、拡散、酸化、イオン打込み等のマ
スク、さらには保護膜等として、酸化ケイ素、リ
ンケイ酸ガラス、窒化ケイ素等のシリコン化合物
が広く用いられている。従来、これらのシリコン
化合物、あるいはMOSトランジスターのゲート
材料に用いる多結晶シリコンやモリブデンなどの
ドライエツチング用ガスとしては、CF4に代表さ
れるCnF2o+2なる構造の弗化炭素およびこれらに
O2や不活性ガスを混合したガスをはじめ、
CCl2F2、CHF3、CBrF3などの弗化炭素系ガス、
あるいはSF6、BF3、SiF4、NF3などの弗素化合
物が用いられている。しかし、これらのガスはい
ずれも高価なものであり、このような高価なガス
の使用は、ドライエツチング法の経費低減に対し
て障害となつている。 一方、ドライエツチングを半導体製造プロセス
に実用するためには、被エツチング材料を、その
エツチング用マスクとなるホトレジスト材料や被
エツチング材料の下地材料などよりも、できるだ
け大きいエツチレートでエツチングすること、い
わゆる選択性の大きいことも、目的によつては、
重要な要素となる。一般に上記弗化炭素系ガスを
用いて酸化ケイ素膜等のケイ素化合物をドライエ
ツチングすると、酸化ケイ素のエツチレートはホ
トレジストやケイ素よりも小さいか、もしくは大
きい場合でも実用上十分な値は得られない。そこ
で、選択性を増大させる方法として、上記弗化炭
素ガスにH2、H2O、NH3、C2H4などの水素原子
を含むガスを混合する方法、あるいは反応容器の
内壁やターゲツト電極(高周波電極)上にポリエ
ステルや4弗化エチレン樹脂等の高分子材料ある
いはカーボンを配置する方法が見い出されてい
る。これらの方法は、弗化炭素ガスが放電下で解
離生成する活性の強い化学的エツチヤントとして
作用する弗素ラジカルを、混合したガス中の水素
原子あるいはターゲツト材料の水素原子、さらに
はターゲツト材料から発生する(CFo)系ガスと
反応させて弗素ラジカルを減少させることによ
り、ケイ素やホトレジストとの反応を抑制し、酸
化ケイ素等のケイ素化合物をCF2、CF3などのフ
ラクシヨンで選択的にエツチングしようとするも
のである。 しかしながら、この方法ではプラズマ放電下で
重合反応によるポリマーの生成が著しくなり、試
料表面や装置内が汚染される他、ケイ素化合物の
エツチレートの減少やホトレジストの変質が起り
易くなるなどの問題が生ずる。とくにホトレジス
トの変質は重要な問題で、ホトレジストの変質が
起る場合は変形を伴なうため、パターン精度が低
下し5μm以下の微細パターンのエツチングが不
可能になるとともに、エツチング後のホトレジス
トの除去も困難になるなど実用上の大きな障害に
なる。一般に平行平板型のプラズマエツチング装
置では、ガス圧が低いほど、かつ印加する電力密
度が大きいほどホトレジストの変質が起り易く、
イオン衝撃による試料表面の温度上昇が原因の1
つに考えられている。したがつて、ガス圧力を高
くし、かつ電力密度を小さくすれば、変質を防止
することができる。しかしその場合は、ケイ素化
合物のエツチレートが減少し、その結果選択性も
著しく低下する。また、水素原子を含むガスを混
合せずに弗化炭素系ガスを単独で使用する場合
も、選択性のよいガスほど、すなわちCF4よりも
C2F6、C2F6よりもC3F8、C4F8と高分子量のガス
ほど、あるいはCHF3のような水素原子を含むガ
スほど選択性は向上するが、逆にホトレジストの
変質は起り易くなり、かつケイ素化合物のエツチ
レートは減少する。このように実用的なエツチレ
ートで選択性を向上させようとすると、ホトレジ
ストの変質が起り易くなるというきわめて不都合
な結果が得られる。 なお、ホトレジストの変質を防止するために水
冷されたターゲツト電極と試料間の熱接触を向上
させる方法が提案されているが、この方法では変
質を多少緩和する効果はあるが、本質的に解決す
ることはできない。また、作業性、再現性、装置
内の汚染等実用上の問題が含まれている。 したがつて、現状では弗素化合物あるいはそれ
らと他のガスの混合ガスを用いてホトレジストの
変質をともなうことなく、実用上十分な選択性
(被エツチング材料と他材料とのエツチレート比
が10倍以上)とエツチレートが得られるエツチン
グ方法はないのが実状である。 また、比較的選択性のよいC2F6、C3F8、C4F8
CHF3などの特殊な弗化炭素ガスは、国内では入
手困難で、かつ本発明で用いられる以下のべるよ
うなHeガスにくらべて10倍以上の高価で、半導
体の量産プロセスで使用する上で大きな問題にな
る。これを解決するためにArを反応室内に導入
してプラズマ化し、反応室内に配置した材料から
反応性ガスを放出せしめるものが提案されている
(アイ ビー エム テクニカル デイスクロジ
ヤー ブリテン(IBM Technical Disclosure
Bulletin)Vol.22 No.1June 1979参照)。しかし
ながらエツチレート、選択性の点で十分ではな
い。 本発明の目的は上記従来技術の難点を解消し、
低価格のガスを用いて被加工物を安価にドライエ
ツチングする方法を提供することにある。また本
発明のさらに目的とするところは、充分なエツチ
レートと充分な選択性を容易に得ることができる
ドライエツチング方法を提供することにある。さ
らに、本発明は、弗素原子を含むガスを外部から
供給することなく、酸化ケイ素やリンケイ酸ガラ
ス等のようなケイ素化合物を、従来法よりもすぐ
れたエツチング特性でドライエツチングする方法
の提供を目的とするものである。 上記目的を達成するため、本発明によるドライ
エツチング方法は、グロー放電プラズマを利用し
て被加工物表面を加工するものであり、且つ)
プラズマ放電下で該被加工物と反応しない非反応
性ガスであるHeをドライエツチングの反応室に
導入する工程、および)該反応室内においてプ
ラズマ放電を行なわせ、該反応室内に配置した材
料から該被加工物とプラズマ放電下で反応する反
応性ガスを放出せしめる工程、を有するものであ
る。 被加工物の表面は、上記工程)で放出される
反応性ガスを雰囲気とするプラズマにより発生し
たイオンやラジカルによつて加工される。すなわ
ち、本発明によるドライエツチング方法は、外部
から供給されるガスのプラズマにより被加工物が
加工されるのではなく、外部から供給されるガス
のプラズマが反応室内に配置した材料と反応し、
その結果該材料から放出されたガスのプラズマに
より被加工物が加工されるのである。 したがつて、外部から反応室内に導入されるガ
スは、プラズマ放電下で被加工物と反応しない非
反応性ガスでよく、Heが用いられる。例えば、
被加工物がSiO2あるいはリンケイ酸ガラスの場
合には、反応室内には弗素原子を有する高分子樹
脂を配置すればよく、良好なエツチレート、選択
性を得ることができる。このような安価な非反応
性ガスのみを反応室内に導入しても、従来技術に
おいて弗素原子を有するガスを用いた場合と同様
に充分エツチできるのみでなく、SiO2やリンケ
イ酸ガラス等の加工の場合には前記選択性が著る
しく向上する。反応室内に配置する、弗素原子を
有する上記高分子樹脂としては、4弗化エチレン
樹脂、3弗化・塩化エチレン樹脂、4弗化エチレ
ン・6弗化プロピレン共重合樹脂、弗化ビニリデ
ン樹脂、弗化ビニル樹脂等を挙げることができ
る。これらの材料はその1材料のみを反応室内に
配置するのが普通であるが、2以上の材料を混在
させてもよい。このような、弗素原子を有する高
分子樹脂を反応室内に配置した場合には、従来技
術において弗素原子を有するガスを反応室内に導
入してプラズマを発生させることにより加工され
得る材料を被加工物とすることができる。 反応室内に配置する材料はプラズマエツチング
装置の電極上に置くのが普通であるが、プラズマ
雰囲気内ならばどこに置いてもよい。また、その
形状・大きさは特に厳密に限定する必要はなく、
操作上都合のよい形状・大きさとしてよいが、特
に大きい形状、特に小さい形状、特異な形状とす
る場合には、予め予備実験をしてその効果の確認
をしておくことが望ましい。予備実験の結果、効
果が低い場合には、より通常の形状・大きさにし
て、再び予備実験を行ない、期待する効果が認め
られたらその寸法条件でドライエツチングする。
さらに、その個数は1個でもよく複数個でもよ
い。 外部から反応室内に導入する非反応性ガスの流
量は、プラズマ放電を維持できる範囲であればよ
く、不明確な場合には簡単な予備実験によつて確
かめることができる。 また、上記非反応性ガスの供給をプラズマ放電
開始までとし、それ以後はその供給を停止しても
該放電は維持され、被加工物はエツチングされ
る。これは、反応室内に配置された材料から放出
される反応性ガスによりプラズマ放電が維持され
るものと考えられる。もちろん、非反応性ガスの
供給を停止することなく、常に反応室内に導入し
てもよい。 反応室内におけるガスの全圧力の許容範囲は被
加工物、印加電力密度、印加電力周波数等によつ
て異なるが、通常は1.3〜1330Pa、好ましくは13
〜133Paとすればよい。なお、前述のようにして
SiO2あるいはリンケイ酸ガラスをドライエツチ
する場合は、全圧力は20〜50Paとするのが、も
つとも好ましい。その理由は、後述するようにこ
のガス圧範囲でリンケイ酸ガラスのエツチレート
が最大となり、かつ選択性が最も良好になるため
である。 プラズマ放電のために印加する電力の電力密度
範囲は従来と同様でよく、通常は0.2〜1W/cm2
度とする。印加電力の周波数も従来技術による場
合と同様でよい。 本発明の発明者等はターゲツト電極(高周波電
極)上に4弗化エチレン樹脂を配置し、Heガス
のみを反応室内に導入して放電させた結果、
SiO2やリンケイ酸ガラスなどのケイ素化合物が
弗化炭素(CF4)ガスを導入した場合と同程度の
速度でエツチングできることを発見した。さらに
Ar、N2あるいはO2を導入して放電させた場合
も、同様にケイ素化合物がエツチングできること
が分かつた。 その場合、弗化炭素系ガスを用いた場合よりも
Siに対する選択性が改善され、とくにHeを用い
た場合はホトレジストに対する選択性も極めて良
好になることが明らかになつた。第1表に、
C3F8ガスを用いた場合とHeガスを用いた場合に
ついて、他の条件を同一にして各材料をドライエ
ツチングした時のエツチレートおよびエツチレー
ト比(選択性)を示した。ガス圧力は13Paとし
た。反応室内には4弗化エチレン樹脂を置いた。
リンケイ酸ガラス(PSG)のエツチレートは
C3F8とHeガスの場合で大差がないのに対し、ケ
イ素およびホトレジストのエツチレートはHeの
場合に小さくなる。その結果リンケイ酸ガラスと
ケイ素、およびリンケイ酸ガラスとホトレジスト
とのエツチレート比は、それぞれC3F8で2.8、1.8
に対してHeガスでは10、4.3と大きくなる。第1
図に、Heガスを用いた時のエツチレートのガス
圧力依存性を示した。リンケイ酸ガラスのエツチ
レートは約30Pa付近で最大になり、一方ホトレ
ジストやケイ素はガス圧力が高くなるほど減少す
る傾向がある。したがつて、20〜50Paのガス圧
力範囲を選ぶとケイ素およびホトレジストに対し
て、それぞれ12〜16および6〜8倍の速さでリン
ケイ酸ガラスをエツチングすることができる。従
来の弗化炭素系ガスでは、ガス圧力を高くしてい
くと酸化ケイ素やリンケイ酸ガラスのエツチレー
トは著しく減少するため、ケイ素およびホトレジ
ストの両者に対してホトレジストの変質をともな
うことなく、10倍以上の選択性を得ることは不可
能である。He等を用いると13Pa以上の比較的高
圧力で、かつ低い電力密度の条件でケイ素化合物
のエツチングが可能なため、ホトレジストの変質
は全く生じない。
【表】 以上のように本発明によれば、弗素を含まない
ガスを外部から反応室に供給し、そのガスプラズ
マで例えばターゲツト電極上に配置した材料から
スパツタ放出されるガスと、ケイ素化合物とを選
択的に反応させることによつて、弗素を含むガス
を供給する場合よりもすぐれたエツチング特性を
得ることができる。 なお、本発明によるドライエツチング方法に使
用するエツチング装置は、プラズマによりエツチ
ングを行なう装置であれば特定のものに限定する
必要はないが、通常は、半導体工業の分野で周知
の「プラズマを利用した二極平行平板型エツチン
グ装置」を用いればよい。 以上のべたように、本発明の一つの特長は、被
加工物材料とプラズマ放電下で反応しないガス
を、外部から反応室に供給することによつて、反
応性ガスを外部から供給した場合と同等以上のエ
ツチレートを得、かつ反応性ガスを供給する場合
よりもエツチングの選択性を飛躍的に増大させる
ことにある。すなわち、従来の反応性スパツタエ
ツチングと呼ばれる方法は、いずれも反応室へ、
プラズマ放電下で被エツチング材料と反応し得る
原子を含むガスを供給するのに対し、本発明では
被エツチング材料と反応し得ないガスを供給し
て、なおかつ反応性スパツタとなり得る点、従来
法と著しく異なる。いいかえれば、従来の反応性
スパツタと不活性スパツタとを組合せたエツチン
グ方法であるとも理解することができる。 なお、本発明の利点は、上述したようにホトレ
ジストの変質を伴なうことなくきわめて高いエツ
チングの選択性が得られること、使用するガスの
価格が安いなどのほか、弗素や塩素を含むガスを
用いるドライエツチングの場合に問題となる、真
空排気のためのロータリーポンプなどの劣化が少
ないこと、試料表面や装置内のポリマー等による
汚染が軽減されるなど、装置的にもきわめて有利
である。さらにエツチングの進行と終了をプラズ
マの発光強度を利用して監視する場合に、弗化炭
素系ガスを用いた場合よりもモニターし易い。こ
のように本発明は従来の弗化炭素系ガスを用いる
方法にくらべ、実用上きわめてすぐれている点が
多い。 また、本発明をさらに発展させると、エツチン
グ中に外部からガスを全く供給する必要のないエ
ツチング方法も提供できる。すなわち、反応室を
一たん真空排気したのち所定のガスを導入し、高
周波電力を印加して放電を起させたのち、外部か
らのガスの供給を停止しても、(但し、排気は続
ける)4弗化エチレン樹脂から放出されるガス成
分のみで放電を維持して、エツチングをおこなう
ことができる。この場合エツチング特性は上述の
結果とほとんど変わらない。 以下、実施例により本発明をさらに詳細に説明
する。 実施例 1 平行平板型電極構造を有するプラズマエツチン
グ装置の高周波側電極上に、直径300mmで厚さ4
mmのポリテトラフルオルエチレン円板3を第2図
のように配置した。一方、いずれも直径78mmのケ
イ素ウエーハ上に形成した、厚さ600nmのリンケ
イ酸ガラス(リン濃度4モル%)、厚さ600nmの
酸化ケイ素、厚さ500nmの窒化ケイ素、および直
径78mmのケイ素ウエーハを準備し、それぞれのウ
エーハ表面に所望のAZ1350J(米国、シプレー社
製品の商品名)のホトレジストパターン(厚さ約
1μm)を形成した。これらのウエーハを上記ポ
リテトラフルオルエチレン3上に置き、Heガス
を10c.c./minの流量でガス導入系4より供給し、
所定のガス圧力に設定して周波数13.56MHz、電
力密度0.4W/cm2の高周波電力を高周波電源7よ
り整合回路6を介して反応室8内に8分間供給し
た。しかるのち試料を取り出しホトレジストを除
去し、ホトレジストの塗布されていた部分と被エ
ツチング部分との段差を段差計(タリステツプ:
英国、テーラーホプソン社の商品名)で測定する
方法で、各材料のエツチレートを求めた。ただし
ホトレジストのエツチレートは、ホトレジスト上
にエツチングされない薄片でホトレジストの一部
を覆い、その部分と被エツチング部分との段差を
測定して求めた。第1表および第1図にその結果
を示した。なお、第1表には、従来法の一例とし
て、弗化炭素ガスとしてC3F8ガスを供給して、
上述と全く同様の方法で各材料のエツチレートを
測定した結果も比較のため同時に示してある。ま
た、第2図において、1は接地電極、2は高周波
電極、5は真空排気系、9および10はバルブで
ある。 Heガスを用いた場合、従来法のC3F8ガスを用
いた場合と同程度の速度でリンケイ酸ガラスや酸
化ケイ素をエツチングすることができ、しかもケ
イ素やホトレジストのエツチレートはC3F8の場
合の1/2〜1/3以下であつた。したがつて選択性は
従来法よりも2〜3倍以上向上させることができ
た。またガス圧力を高くすると選択性が向上する
傾向にあり、例えば第1図から判るように20Pa
の圧力条件では、リンケイ酸ガラスはケイ素に対
して16倍、ホトレジストに対して8倍の速度でエ
ツチングすることができた。 実施例 2 直径78mmのケイ素ウエーハ上にリンケイ酸ガラ
ス(リン濃度4モル%)を厚さ600nm、CVD法
によつて形成し、さらにその上に厚さ1000nmの
AZ1350Jホトレジストパターンを形成したウエー
ハ2枚を、実施例1の要領でエツチングした。た
だしガス圧力は33Pa、また高周波電力の供給時
間を12分とした。 エツチング後、段差計でのエツチング深さの測
定および光学顕微鏡による観察から2枚のウエー
ハとも完全にリンケイ酸ガラスのエツチングが終
了していることが確認できた。この場合ホトレジ
ストの変質は全く見られず、約880nmの厚さが残
存しておりエツチング中の減少量はわずか120nm
であつた。また下地ケイ素はほとんどエツチング
されていなかつた(エツチングされていたとして
も約50nm以下である)。さらに、走査型電子顕微
鏡でウエーハ断面を観察したところ、ホトレジス
トマスクの下がエツチングされる、いわゆるアン
ダーカツト現象は全く観察されず、ホトレジスト
マスク寸法通りのパターンが最小1μmの幅、間
隔で形成されていた。 実施例 3 実施例1において、4弗化エチレン樹脂を高周
波電極2側に代えて、接地電極1側(上部電極
側)に取り付けた。その結果、実施例1と同様に
ケイ素化合物をエツチングすることができ、選択
性も実施例1とほとんど変わらないことが判つ
た。したがつて、4弗化エチレン樹脂の配置方法
としては、試料を置く高周波電極上でも反対側の
対向電極上でもよく、特に限定されるものではな
く、また電極以外の反応室内のどこに置いてもプ
ラズマ放電によつてガスが放出される状態にあれ
ば同様の効果が得られる。また4弗化エチレン樹
脂を電極上に配置する場合に、電極全面に配置す
る必要はなく、試料ウエーハの周辺部のみとか、
あるいは電極上の一部を覆うような形でも十分効
果が期待できるので、形など限定されない。 実施例 4 実施例1において、4弗化エチレン樹脂に代え
て、3フツ化・塩化エチレン樹脂を配置しておこ
なつた。この場合も前記実施例の場合と同様にケ
イ素化合物をケイ素やホトレジストとよりも大き
い速度でエツチングすることができた。4弗化エ
チレン樹脂の場合よりも選択性はやや劣るが、従
来法よりは良好であつた。また、上記以外の4弗
化エチレン・6弗化プロピレン共重合樹脂、弗化
ビニリデン樹脂、弗化ビニル樹脂など、他の弗素
樹脂でも上記のような効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例におけるリンケイ酸
ガラス、ホトレジスト、およびケイ素のエツチレ
ートのガス圧力依存性を示すグラフ、第2図は本
発明の一実施例で使用したプラズマエツチング装
置の概略を示す説明図である。 図中、1は接地電極、2は高周波電極、3は4
弗化エチレン樹脂円板、4はガス導入系、5は真
空排気系、6は整合回路、7は高周波電源、8は
反応室、9および10はバルブである。

Claims (1)

  1. 【特許請求の範囲】 1 グロー放電プラズマを利用して被加工物表面
    を加工する方法において、)プラズマ放電下で
    該被加工物と反応しない非反応性ガスであるHe
    を外部から反応室内に導入する工程、および)
    該反応室内においてプラズマ放電を行なわせ、該
    反応室内に配置した材料から該被加工物とプラズ
    マ放電下で反応する反応性ガスを放出せしめる工
    程を有することを特徴とするドライエツチング方
    法。 2 反応室内に配置した前記材料が弗素原子を有
    する高分子樹脂からなることを特徴とする特許請
    求の範囲第1項記載のドライエツチング方法。 3 前記高分子樹脂が4弗化エチレン樹脂、3弗
    化・塩化エチレン樹脂、4弗化エチレン・6弗化
    プロピレン共重合樹脂、弗化ビニリデン樹脂、お
    よび弗化ビニル樹脂からなる群より選択した少な
    くとも1材料であることを特徴とする特許請求の
    範囲第2項記載のドライエツチング方法。 4 上記被加工物がSiO2もしくはリンケイ酸ガ
    ラスからなることを特徴とする特許請求の範囲第
    1項記載のドライエツチング方法。 5 上記工程)において、上記非反応性ガスが
    常に上記反応室内に供給されることを特徴とする
    特許請求の範囲第1項記載のドライエツチング方
    法。 6 上記工程)において、上記非反応性ガスが
    プラズマ放電開始までのみ上記反応室内に供給さ
    れることを特徴とする特許請求の範囲第1項記載
    のドライエツチング方法。
JP6281580A 1980-05-14 1980-05-14 Dry etching method Granted JPS56158873A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6281580A JPS56158873A (en) 1980-05-14 1980-05-14 Dry etching method
US06/260,813 US4412119A (en) 1980-05-14 1981-05-05 Method for dry-etching
DE19813118839 DE3118839A1 (de) 1980-05-14 1981-05-12 Trockenaetzverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6281580A JPS56158873A (en) 1980-05-14 1980-05-14 Dry etching method

Publications (2)

Publication Number Publication Date
JPS56158873A JPS56158873A (en) 1981-12-07
JPS6352118B2 true JPS6352118B2 (ja) 1988-10-18

Family

ID=13211202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6281580A Granted JPS56158873A (en) 1980-05-14 1980-05-14 Dry etching method

Country Status (3)

Country Link
US (1) US4412119A (ja)
JP (1) JPS56158873A (ja)
DE (1) DE3118839A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58143528A (ja) * 1982-02-22 1983-08-26 Hitachi Ltd ドライエツチング法
JPS5945946A (ja) * 1982-09-06 1984-03-15 Toyota Central Res & Dev Lab Inc 中空糸状多孔質ガラスの製造法
JPS5974631A (ja) * 1982-10-22 1984-04-27 Hitachi Ltd ドライエツチング法及びそのための装置
JPS60148123A (ja) * 1983-12-30 1985-08-05 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 乾式エツチング方法
US4654112A (en) * 1984-09-26 1987-03-31 Texas Instruments Incorporated Oxide etch
IT1213230B (it) * 1984-10-23 1989-12-14 Ates Componenti Elettron Processo planox a becco ridotto per la formazione di componenti elettronici integrati.
JPH07118474B2 (ja) * 1984-12-17 1995-12-18 ソニー株式会社 エツチングガス及びこれを用いたエツチング方法
US4734157A (en) * 1985-08-27 1988-03-29 International Business Machines Corporation Selective and anisotropic dry etching
EP0212585B1 (en) * 1985-08-27 1991-12-18 International Business Machines Corporation Selective and anisotropic dry etching
JPH0727889B2 (ja) * 1985-08-27 1995-03-29 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション プラズマ・エツチング方法
JPS6278726A (ja) * 1985-10-02 1987-04-11 Matsushita Electric Ind Co Ltd 平板状情報記録担体の記録・再生方法および平板状情報記録担体
IT1200785B (it) * 1985-10-14 1989-01-27 Sgs Microelettronica Spa Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US5182234A (en) * 1986-03-21 1993-01-26 Advanced Power Technology, Inc. Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen
JPS62224687A (ja) * 1986-03-25 1987-10-02 Anelva Corp エツチング方法
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
JP2669460B2 (ja) * 1986-10-29 1997-10-27 株式会社日立製作所 エツチング方法
FR2619578A1 (fr) * 1987-08-18 1989-02-24 Air Liquide Procede de gravure ionique reactive a basse tension d'autopolarisation par addition de gaz inertes
WO1989007335A1 (en) * 1988-01-29 1989-08-10 The Government Of The United States As Represented Improved etching method for photoresists or polymers
US5007983A (en) * 1988-01-29 1991-04-16 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Etching method for photoresists or polymers
JP2939269B2 (ja) * 1989-05-24 1999-08-25 富士通株式会社 半導体装置の製造方法
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
JP3254064B2 (ja) * 1993-09-27 2002-02-04 株式会社半導体エネルギー研究所 プラズマ処理方法
US5759360A (en) * 1995-03-13 1998-06-02 Applied Materials, Inc. Wafer clean sputtering process
US6253704B1 (en) 1995-10-13 2001-07-03 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
JPH10223607A (ja) * 1997-02-03 1998-08-21 Mitsubishi Electric Corp プラズマ処理装置
DE10045793C2 (de) * 2000-09-15 2002-07-18 Zeiss Carl Verfahren zum Strukturieren eines Substrats
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060105114A1 (en) * 2004-11-16 2006-05-18 White John M Multi-layer high quality gate dielectric for low-temperature poly-silicon TFTs
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7902018B2 (en) 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
JP5028617B2 (ja) * 2007-01-18 2012-09-19 国立大学法人大阪大学 プラズマ処理装置及びプラズマ処理方法、並びに、フッ素含有高分子廃棄物処理方法
JP2015056441A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置の製造方法
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437580A (en) * 1977-08-30 1979-03-20 Nec Corp Dry etching method and target film used for it
JPS5547381A (en) * 1978-09-29 1980-04-03 Fujitsu Ltd Plasma etching method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2716592C3 (de) * 1976-04-15 1979-11-08 Hitachi, Ltd., Tokio Plasma-Ätzvorrichtung
FR2432560A1 (fr) * 1978-08-02 1980-02-29 Texas Instruments Inc Procede de decapage de metaux, en particulier d'aluminium, au plasma de tetrachlorure de silicium
US4243476A (en) * 1979-06-29 1981-01-06 International Business Machines Corporation Modification of etch rates by solid masking materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5437580A (en) * 1977-08-30 1979-03-20 Nec Corp Dry etching method and target film used for it
JPS5547381A (en) * 1978-09-29 1980-04-03 Fujitsu Ltd Plasma etching method

Also Published As

Publication number Publication date
US4412119A (en) 1983-10-25
JPS56158873A (en) 1981-12-07
DE3118839C2 (ja) 1988-04-21
DE3118839A1 (de) 1982-02-18

Similar Documents

Publication Publication Date Title
JPS6352118B2 (ja)
US5240554A (en) Method of manufacturing semiconductor device
US5958801A (en) Anisotropic etch method
KR940000913B1 (ko) 플라즈마 에칭에 관한 원상태 포토레지스트의 캡핑방법
JP3574680B2 (ja) キセノンを用いたプラズマエッチング
US5302240A (en) Method of manufacturing semiconductor device
US5169487A (en) Anisotropic etch method
KR0170412B1 (ko) 드라이 에칭방법
JP4579611B2 (ja) ドライエッチング方法
CA1124208A (en) Device fabrication by plasma etching
US4505782A (en) Plasma reactive ion etching of aluminum and aluminum alloys
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US5925577A (en) Method for forming via contact hole in a semiconductor device
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
JPH0336300B2 (ja)
JPS6252455B2 (ja)
JP2003518738A (ja) シリコンの金属マスクエッチング方法
US6300251B1 (en) Repeatable end point method for anisotropic etch of inorganic buried anti-reflective coating layer over silicon
EP0820093A1 (en) Etching organic antireflective coating from a substrate
US6787475B2 (en) Flash step preparatory to dielectric etch
US6057240A (en) Aqueous surfactant solution method for stripping metal plasma etch deposited oxidized metal impregnated polymer residue layers from patterned metal layers
JPH10150019A (ja) フォトレジスト選択性を向上し重合体密着性を改善するためのプラズマ反応処理法
TW202100805A (zh) 乾式蝕刻方法及半導體裝置之製造方法
JPH05160078A (ja) ドライエッチング方法
JPH04278535A (ja) 配線形成方法