CN108666310B - 半导体存储装置及其形成方法 - Google Patents

半导体存储装置及其形成方法 Download PDF

Info

Publication number
CN108666310B
CN108666310B CN201710192623.7A CN201710192623A CN108666310B CN 108666310 B CN108666310 B CN 108666310B CN 201710192623 A CN201710192623 A CN 201710192623A CN 108666310 B CN108666310 B CN 108666310B
Authority
CN
China
Prior art keywords
forming
active region
trench isolation
shallow trench
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710192623.7A
Other languages
English (en)
Other versions
CN108666310A (zh
Inventor
卢建鸣
李甫哲
蔡建成
徐久芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710192623.7A priority Critical patent/CN108666310B/zh
Priority to US15/910,015 priority patent/US20180286868A1/en
Publication of CN108666310A publication Critical patent/CN108666310A/zh
Application granted granted Critical
Publication of CN108666310B publication Critical patent/CN108666310B/zh
Priority to US17/561,663 priority patent/US11882683B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种半导体存储装置及其形成方法，半导体存储装置包含多个主动区、浅沟槽隔离、多个沟槽与多个栅极结构。多个主动区是定义在半导体基底上，且被浅沟槽隔离环绕。多个沟槽是设置在半导体基底内并穿过多个主动区与浅沟槽隔离。其中，各沟槽在多个主动区内具有底面，而底面上还设置有向上突起的鞍部。多个栅极结构则是分别设置在多个沟槽内。

Description

半导体存储装置及其形成方法
技术领域
本发明涉及一种半导体装置及其制作工艺，特别是涉及一种随机动态处理存储器装置及其制作工艺。
背景技术
随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(dynamic randomaccess memory,DRAM)的设计也必须符合高集成度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的动态随机存取存储器。
一般来说，具备凹入式栅极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储数据，而每一存储单元可由一晶体管元件与一电荷贮存装置串联组成，以接收来自于字符线(word line,WL)及位线(bit line,BL)的电压信号。然而，因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加，以致现有具备凹入式栅极结构的动态随机存取存储器元件仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。
发明内容
本发明提供一种半导体存储装置及其制作工艺，其是形成优化的字符线结构，使其金属导线(wire)可完全包覆整个通道区(channel region)，进而能有效提升该半导体存储装置的元件效能。
为达前述目的，本发明提供一种半导体存储装置，其包含多个主动区、一浅沟槽隔离、多个沟槽与多个栅极结构。该些主动区是定义在一半导体基底上，且被该浅沟槽隔离环绕。该些沟槽是设置在该半导体基底内并穿过该些主动区与该浅沟槽隔离，各沟槽在该些主动区内具有一底面，该底面具有向上突设的一鞍部。该些栅极结构是分别设置在该些沟槽内。
为达前述目的，本发明提供一种半导体存储装置的形成方法，其包含以下步骤。首先，在一半导体基底内形成一浅沟槽隔离，以定义出多个主动区。接着，在该半导体基底内形成多个沟槽，使该些沟槽穿过该浅沟槽隔离，其中，各沟槽在该些主动区内具有一圆弧底面。然后，进行一蚀刻制作工艺，移除该圆弧底面的一部分，以在该些主动区内形成一平坦底面，其中该平坦底面具有向上突设的一鞍部。
本发明主要是利用氧化与蚀刻制作工艺，在基底上形成部分具有马鞍状结构的沟槽，作为埋藏式字符线的栅极沟槽。由此，该埋藏式字符线的金属导线可完全覆盖其通道区，而能使该半导体存储装置能达到优选的元件效能。
附图说明
图1至图10绘示本发明一优选实施例中半导体存储装置的形成方法的步骤示意图；其中
图1为一半导体存储装置于形成方法之初的上视示意图；
图2为一半导体存储装置于形成一掩模层后的剖面示意图；
图3为图1中沿着切线A-A’的剖面示意图；
图4为图1中沿着切线B-B’的剖面示意图；
图5为一半导体存储装置于形成一氧化层后的剖面示意图；
图6为一半导体存储装置于进行一蚀刻制作工艺后的剖面示意图；
图7为一半导体存储装置于形成沟槽后的立体示意图；
图8为一半导体存储装置于形成一栅极结构后的剖面示意图；
图9为一半导体存储装置于形成一位线结构后的立体示意图；
图10为一半导体存储装置于形成一位线结构后的上视示意图。
主要元件符号说明
100 基底
101 浅沟槽隔离
101a 底面
102 沟槽
102a 部分
102s 部分
103 主动区
103a 圆弧底面
103b 底面
103c 鞍部
113 氧化层
120 埋藏式位线
121 栅极介电层
123 栅极层
130 掩模层
130a 开口图案
131 第一掩模层
133 第二掩模层
135 第三掩模层
160 位线结构
D1 第一方向
D2 第二方向
D3 第三方向
L1 长度
L2 长度
具体实施方式
使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参照图1至图10，所绘示者为本发明一优选实施例中，半导体存储装置的形成方法的步骤示意图，其中，图1及图10为一半导体存储装置于形成阶段的上视示意图，图2至图6及图8为一半导体存储装置于形成阶段的剖面示意图，图7及图9则为一半导体存储装置于形成阶段的立体示意图。本实施例是提供一半导体存储装置的形成方法，其例如是一随机动态处理存储器(dynamic random access memory,DRAM)装置。该半导体存储装置包含有至少一晶体管元件(未绘示)以及至少一电容结构(未绘示)，以作为随机动态处理存储器阵列中的最小组成单元(memory cell)并接收来自于位线160及字符线120的电压信号。
首先提供一基底100，例如一硅基底(silicon substrate)、外延硅基底(epitaxial silicon substrate)或硅覆绝缘(silicon on insulation,SOI)基底等，其内形成至少一浅沟槽隔离shallow trench isolation,STI)101，而可于基底100定义出相互平行并沿着一第三方向D3延伸的多个主动区103，使浅沟槽隔离101可环绕各主动区103。在一实施例中，浅沟槽隔离101的制作工艺例如是先进行一蚀刻制作工艺而在基底100内形成多个沟槽，再于该沟槽中填入一绝缘材料(如氧化硅或氮氧化硅等)，但并不以此为限。
此外，基底100内还形成有多个栅极，例如是埋藏式栅极(buried gate)120，如图1所示。在本实施例中，埋藏式栅极120是相互平行地朝不同于第三方向D3的一第一方向D1而延伸于基底100内，并同时横跨部分的主动区103与浅沟槽隔离101，而可作为该半导体存储装置的埋藏式字符线(buried word line,BWL)。埋藏式栅极120的制作工艺例如是先在基底100形成多个贯穿各主动区103与浅沟槽隔离101的沟槽102，再于各沟槽102内形成填满沟槽102的导线(wire)。
具体来说，沟槽102是由形成在基底100上的一图案化掩模层130而定义，图案化掩模层130可具有一复合层结构(multilayer structure)，例如是由依据堆叠的一第一掩模层131例如是包含氧化硅(SiO2)，一第二掩模层133例如是包含应用材料公司提供的进阶图案化薄膜(advanced pattern film,APF)以及一第三掩模层135例如是包含氮化硅(SiN)等构成，如图2所示。接着，进行一蚀刻制作工艺，例如是一干蚀刻制作工艺，将图案化掩模层130的开口图案130a转移至下方的基底100内，形成沟槽102，如图3所示，其为沿着切线A-A’的剖面示意图。再移除部分的图案化掩模层130，例如是位于上层的第三掩模层135与第二掩模层133。
需注意的是，沟槽102是同时贯穿主动区103与浅沟槽隔离101而形成，因此，在进行该蚀刻制作工艺时，可选择同时移除包含不同材质的主动区103与浅沟槽隔离101，也可选择依序移除主动区103与浅沟槽隔离101。在本实施例中，是先进行浅沟槽隔离101的移除制作工艺，例如是一第一干蚀刻制作工艺，利用一蚀刻剂，使浅沟槽隔离101相对于主动区103可具有较高的蚀刻选择比，例如是约为10或10以上，但不限于此。由此，可先形成沟槽102位于浅沟槽隔离101内的部分102s，其具有平坦的底面，如图4所示，其为沿着切线B-B’的剖面示意图。另一方面，在进行该第一干蚀刻制作工艺时，邻接沟槽102位于浅沟槽隔离101内的部分102s的主动区103(即基底100)会同时受到该第一干蚀刻制作工艺的影响，以致其角落的部分会略被蚀刻而呈一圆角状(未绘示)。后续，则进行主动区103的移除制作工艺，例如是一第二干蚀刻制作工艺，利用另一蚀刻剂，针对主动区103(即基底100)进行蚀刻。由此，形成沟槽102位于各主动区103的部分102a，其会部分高于沟槽102位于浅沟槽隔离101部分102s，并呈现一圆弧底面103a，如图4所示。其中，圆弧底面103a在垂直基底100的一投影方向(未绘示)上与主动区103的长度L1相同。
接着，进行圆弧底面103a的一处理制作工艺，而于其上形成一改质层，例如是一氧化层113。在本实施例中，优选是进行一氧化(oxidation)制作工艺，例如是一含氧气的制作工艺或是一原位蒸汽产生(in situ steamgeneration,ISSG)制作工艺，通入笑气(N2O)与氧气(O2)等，使沟槽102位于主动区103内的部分102a，由原先的硅或外延硅等材质氧化为氧化硅，形成氧化层113，但并不以此为限。需注意的是，该氧化制作工艺虽主要是发生在圆弧底面103a上，但部分邻接圆弧底面103a的基底100仍会受到该氧化制作工艺的影响，因此，一部分的氧化层113会延伸至沟槽102位于浅沟槽隔离101部分102s的该平坦底面之下，使氧化层113呈两端伸入浅沟槽隔离101下的一拱形状，如图5所示。
然后，进行氧化层113的移除制作工艺，例如是一软蚀刻(soft-etching)制作工艺。本实施例是使用一SiCoNi预清洗制作工艺来移除氧化层113，其是利用等离子体进行，并将待移除的氧化113曝露在含有三氟化氮(NF3)以及氨气(NH4OH)的气体环境中，此外，视情况需要可以在等离子体内增加氢气(H2)或氟化氢(HF)等。由此，在完全移除氧化层113后，则可在沟槽102位于各主动区103内的各部分102a形成一马鞍状结构，其包含一平坦的底面103b以及突设的一鞍部103c，如图6及图7所示。其中，鞍部103c同样是呈圆弧状，其在该投影方向上的长度L2小于主动区103在该投影方向上的长度L1，并且其顶端的曲率(curvature,κ)大于前述圆弧底面103a顶端的曲率。另一方面，在移除氧化层113的过程中，位于其两侧的浅沟槽隔离101也会被部分移除，而形成与底面103b齐平的底面101a。此外，在移除氧化层113的过程中，还可一并移除第一掩模层131，但不以此为限。
后续，则如图8所示，依序进行沉积、蚀刻与平坦化(planarization)等制作工艺，以在各沟槽102内形成填满各沟槽的金属导线。具体来说，该金属导线的形成包含，先共型地形成覆盖在各沟槽102表面的一栅极介电层121，例如包含氧化硅等介电材质，形成覆盖在栅极介电层121上的一栅极层123，例如包含钨(tungsten,W)、铝(aluminum,Al)或铜(copper,Cu)等低阻质金属材质，以及形成填满各沟槽102的一盖层(未绘示)例如包含氮化硅，切齐浅沟槽隔离101。由此，即构成埋藏式栅极120。需注意的是，沟槽102位于主动区103内部分102a因形成有长度L2较小的鞍部103c，使后续形成的栅极层123与栅极介电层121可完全包覆鞍部103c，如图8所示。
而后，如图9与图10所示，在基底100上形成多个位线结构160，其是相互平行地沿着垂直于埋藏式栅极120(即第一方向D1)的第二方向D2延伸，并同时横跨各主动区103与位于基底100内的各埋藏式栅极120。其中，各位线结构160横跨于主动区103的部位是紧邻底面103b，且该部位会高于底面103b，如图9所示。在一实施例中，各位线结构160至少包含依序堆叠的一导体层(未绘示)例如包含多晶硅(polysilicon)或非晶硅(amorphoussilicon)等半导体材质、一阻障层例如包含钛(Ti)或氮化钛(TiN)、与一金属层(未绘示)例如包含钨、铝或铜等低阻值金属，但不以此为限。
由此，即完成本发明优选实施例中的半导体存储装置的形成方法。根据本实施例的形成方法，是先形成同时贯穿主动区103与浅沟槽隔离101的沟槽102，使沟槽102在各主动区103内的各部分102a可具有圆弧底面103a，再利用含氧制作工艺或原位蒸汽产生制作工艺等方式对圆弧底面103a进行处理，形成拱型的氧化层113。之后，则移除氧化层113，使得沟槽102在主动区103内的各部分102a能形成一马鞍状结构，其包含平坦的底面103b以及凸出的鞍部103c。由于鞍部103c的长度较小而曲率较大，因而可被后续形成的栅极层123与栅极介电层121整体包覆，而构成一埋藏式字符线。据此，该埋藏式字符线的金属导线(wire)可完全覆盖其通道区(channel region)，而能使该半导体存储装置能达到优选的元件效能。
整体来说，本发明主要是利用氧化与蚀刻制作工艺，在基底内形成部分底部具有马鞍状结构的沟槽，作为埋藏式字符线的栅极沟槽。由此，该埋藏式字符线的金属导线可完全覆盖其通道区，而能使该半导体存储装置能达到优选的元件效能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (6)

1.一种半导体存储装置的形成方法，其特征在于，包含：
在一半导体基底内形成一浅沟槽隔离，以定义出多个主动区；
在该半导体基底内形成多个沟槽，该些沟槽贯穿该浅沟槽隔离与该些主动区，且各沟槽在各该主动区内具有一圆弧底面，其中，该沟槽的形式是先进行该浅沟槽隔离的移除制程，使该浅沟槽隔离相对于该主动区的蚀刻选择比为10或10以上，形成该些沟槽位于该浅沟槽隔离内的部分，并且圆角化邻接该部分的该主动区的角落形成该圆弧底面，该圆弧底面高于这些沟槽位于该浅沟槽隔离内的该部分，再进行该主动区的移除制程，形成该些沟槽位于该主动区内的部分；以及
进行一蚀刻制作工艺，移除该圆弧底面，以在该些主动区内形成一平坦底面以及向上突起的一鞍部，该平坦底面与这些沟槽位于该浅沟槽隔离内的底面齐平。
2.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，还包含：
在该蚀刻制作工艺前，氧化该圆弧底面。
3.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该蚀刻制作工艺包含一软蚀刻制作工艺。
4.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，还包含：
在该些沟槽内分别形成多个栅极结构；以及
在该半导体基底上形成多个位线，该些位线横跨该些主动区与该些栅极结构。
5.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该鞍部在垂直于该基底的一投影方向上的长度小于该主动区在该投影方向上的长度。
6.依据权利要求1所述的半导体存储装置的形成方法，其特征在于，该鞍部的曲率大于该圆弧底面的曲率。
CN201710192623.7A 2017-03-28 2017-03-28 半导体存储装置及其形成方法 Active CN108666310B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710192623.7A CN108666310B (zh) 2017-03-28 2017-03-28 半导体存储装置及其形成方法
US15/910,015 US20180286868A1 (en) 2017-03-28 2018-03-02 Semiconductor memory device and method of forming the same
US17/561,663 US11882683B2 (en) 2017-03-28 2021-12-23 Method of forming semiconductor memory device having saddle portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710192623.7A CN108666310B (zh) 2017-03-28 2017-03-28 半导体存储装置及其形成方法

Publications (2)

Publication Number Publication Date
CN108666310A CN108666310A (zh) 2018-10-16
CN108666310B true CN108666310B (zh) 2021-04-13

Family

ID=63672518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710192623.7A Active CN108666310B (zh) 2017-03-28 2017-03-28 半导体存储装置及其形成方法

Country Status (2)

Country Link
US (2) US20180286868A1 (zh)
CN (1) CN108666310B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210105594A (ko) * 2020-02-19 2021-08-27 에스케이하이닉스 주식회사 메모리 장치
CN113299738B (zh) * 2021-05-20 2022-09-23 福建省晋华集成电路有限公司 半导体装置及其形成方法
CN116133369B (zh) * 2021-08-13 2024-05-03 长鑫存储技术有限公司 半导体结构的制作方法及其结构
CN116056445B (zh) * 2021-08-13 2024-05-14 长鑫存储技术有限公司 半导体结构及其制作方法
TWI833423B (zh) * 2022-11-04 2024-02-21 南亞科技股份有限公司 半導體裝置及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724575B1 (ko) 2006-06-28 2007-06-04 삼성전자주식회사 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
US20080258206A1 (en) 2007-04-17 2008-10-23 Qimonda Ag Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same
US8987092B2 (en) 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
KR101675458B1 (ko) 2010-07-27 2016-11-14 삼성전자 주식회사 산 확산을 이용하는 반도체 소자의 제조 방법
KR20120122776A (ko) 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 반도체 소자 및 그의 제조 방법
WO2014077209A1 (ja) * 2012-11-14 2014-05-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびその製造方法
CN104112746B (zh) * 2013-04-19 2017-06-06 华邦电子股份有限公司 埋入式字线动态随机存取存储器及其制造方法
CN104701171B (zh) * 2013-12-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN111564371B (zh) 2014-09-09 2023-03-24 蓝枪半导体有限责任公司 鳍状结构及其制造方法
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures

Also Published As

Publication number Publication date
US11882683B2 (en) 2024-01-23
CN108666310A (zh) 2018-10-16
US20220122988A1 (en) 2022-04-21
US20180286868A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
US10074654B1 (en) Dynamic random access memory
CN108666310B (zh) 半导体存储装置及其形成方法
CN110581103B (zh) 半导体元件及其制作方法
JP4456880B2 (ja) 半導体装置及びその製造方法
CN108257919B (zh) 随机动态处理存储器元件的形成方法
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
JP2004228570A (ja) 半導体装置及びその製造方法
US8298893B2 (en) Method for manufacturing semiconductor device having multi-layered contact
CN110707083B (zh) 半导体存储装置及其形成方法
KR20140028910A (ko) 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법
CN110061001B (zh) 半导体元件及其制作方法
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
JP2007318068A (ja) 半導体素子のコンタクト形成方法
CN115411039A (zh) 半导体存储器件
US7842593B2 (en) Semiconductor device and method for fabricating the same
CN114420641B (zh) 半导体结构的形成方法以及半导体结构
US7160816B2 (en) Method for fabricating semiconductor device
CN115513207A (zh) 半导体存储器件
US20180233451A1 (en) Pad structure and method for fabricating the same
CN110246841B (zh) 半导体元件及其制作方法
US8148243B2 (en) Zero capacitor RAM with reliable drain voltage application and method for manufacturing the same
CN110459507B (zh) 一种半导体存储装置的形成方法
KR20100111468A (ko) 반도체 소자의 제조방법
CN216563127U (zh) 半导体存储装置
US20230292491A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant