CN104701171B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104701171B CN104701171B CN201310655131.9A CN201310655131A CN104701171B CN 104701171 B CN104701171 B CN 104701171B CN 201310655131 A CN201310655131 A CN 201310655131A CN 104701171 B CN104701171 B CN 104701171B
- Authority
- CN
- China
- Prior art keywords
- fin
- field effect
- effect transistor
- formula field
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，所述鳍式场效应晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述半导体衬底表面形成第一介质层，所述第一介质层的表面低于鳍部的顶部表面；在所述第一介质层上形成横跨所述鳍部的伪栅结构；对所述伪栅结构两侧的鳍部表面进行氧化处理，在所述伪栅结构两侧的鳍部表面形成氧化层；去除所述氧化层，使所述伪栅结构两侧的鳍部的高度和宽度缩小，形成第一部分鳍部；在所述第一部分鳍部表面形成应力层。上述方法可以提高鳍式场效应晶体管的载流子迁移率，并且减小制程难度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为一种多栅器件得到了广泛的关注。
鳍式场效应晶体管是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部11，鳍部11一般是通过对半导体衬底10刻蚀后得到的；介质层12，覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分；栅极结构13，横跨在所述鳍部11上，覆盖所述鳍部11的部分顶部和侧壁，栅极结构13包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于鳍式场效应晶体管，鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
所述鳍式场效应晶体管沟道区的载流子迁移率有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，提高所述鳍式场效应晶体管沟道区的载流子迁移率。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述半导体衬底表面形成第一介质层，所述第一介质层的表面低于鳍部的顶部表面；在所述第一介质层上形成横跨所述鳍部的伪栅结构；对所述伪栅结构两侧的鳍部表面进行氧化处理，在所述伪栅结构两侧的鳍部表面形成氧化层；去除所述氧化层，使所述伪栅结构两侧的鳍部的高度和宽度缩小，形成第一部分鳍部；在所述第一部分鳍部表面形成应力层。
可选的，对所述伪栅结构两侧的鳍部表面进行氧化处理的方法包括：湿法氧化、臭氧气体氧化或氧氛围下的退火。
可选的，被氧化的鳍部的厚度为所述鳍部宽度的5%～85%。。
可选的，去除所述氧化层的方法为各向同性刻蚀工艺。
可选的，去除所述氧化层的方法为干法刻蚀工艺。
可选的，待形成晶体管为N型鳍式场效应晶体管，则所述应力层的材料为碳化硅。
可选的，待形成晶体管为P型鳍式场效应晶体管，则所述应力层的材料为锗化硅。
可选的，采用选择性外延工艺形成所述应力层。
可选的，还包括：在对所述伪栅结构两侧的鳍部表面进行氧化处理之前，对所述伪栅结构两侧的鳍部进行轻掺杂离子注入。
可选的，还包括：在在对所述伪栅结构两侧的鳍部表面进行氧化处理之前，对所述第一部分鳍部进行晕环离子注入，所述晕环离子注入的离子与轻掺杂离子注入的掺杂离子的电性相反。
可选的，还包括：在去除所述氧化层之后，对所述第一部分鳍部进行轻掺杂离子注入。
可选的，还包括：在去除所述氧化层之后，对所述第一部分鳍部进行晕环离子注入。
可选的，所述第一介质层的材料为氧化硅。
可选的，所述伪栅结构包括伪栅介质层和位于所述伪栅介质层表面的伪栅极。
可选的，还包括：在形成所述应力层之后，对所述伪栅结构两侧的应力层和第一部分鳍部进行重掺杂离子注入，形成源极和漏极。
可选的，还包括：在形成所述源极和漏极之后，在所述第一介质层表面形成第二介质层，所述第二介质层的表面与伪栅结构的表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽内形成栅极结构，所述栅极结构的表面与第二介质层的表面齐平。
为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管，包括：半导体衬底；位于所述半导体衬底上的鳍部，所述鳍部包括位于两端的第一部分鳍部和所述第一部分鳍部之间的第二部分鳍部，所述第一部分鳍部的高度小于所述第二部分鳍部的高度，所述第一部分鳍部的宽度小于所述第二鳍部的宽度；位于所述半导体衬底表面的第一介质层，所述第一介质层的表面低于鳍部的顶部表面；位于所述第一介质层表面并覆盖所述第二部分鳍部的栅极结构；位于第一部分鳍部表面的应力层；位于所述第一介质层表面的第二介质层，所述第二介质层的表面与栅极结构的表面齐平。
可选的，所述应力层的材料为锗化硅或碳化硅。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在所述鳍部上形成伪栅结构之后，对所述伪栅结构两侧的鳍部表面进行氧化处理形成氧化层；然后去除所述氧化层，使所述伪栅结构两侧的鳍部的高度和宽度缩小，形成位于伪栅结构两侧的第一部分鳍部，以及被所述伪栅结构覆盖的第二部分鳍部；再在所述第一部分鳍部表面形成应力层。由于所述第一部分鳍部的长度和宽度小于所述第二部分鳍部，在去除所述氧化层之后会暴露出第二部分鳍部的部分表面，所以，部分应力层与第二部分鳍部直接接触，可以直接对所述第二部分鳍部施加应力作用；并且，由于所述第一部分鳍部的宽度和高度均缩小，在第一部分鳍部表面形成的应力层与第二部分鳍部之间的距离缩短，从而使得所述应力层通过第一部分鳍部传递到第二部分鳍部的应力增加，使所述第二部分鳍部受到的应力作用增强，可以进一步提高形成的鳍式场效应晶体管的沟道区域内载流子的迁移率，从而提高鳍式场效应晶体管的性能。
进一步的，对所述伪栅结构两侧的鳍部表面进行氧化之后再去除氧化层使所述伪栅结构两侧鳍部宽度和高度的缩小，对所述伪栅结构两侧的鳍部表面进行氧化之后，可以消除刻蚀形成所述鳍部的过程中，在鳍部表面造成的损伤，所以，在去除所述氧化层之后，所述第一部分鳍部的表面与未处理之前的鳍部表面相比更加平整，使得在所述第一部分鳍部表面形成的应力层与所述第一部分鳍部的表面之间的界面质量提高，降低所述应力层与第一部分鳍部之间的接触电阻，从而降低后续在所述应力层和第一部分鳍部内形成的源极和漏极的电阻，提高鳍式场效应晶体管的性能。
进一步，本发明的技术方案中，采用干法刻蚀工艺去除所述氧化层，与湿法刻蚀工艺相比，所述干法刻蚀工艺的刻蚀速率可控，并且可以避免对第一介质层造成较大的损失而导致所述第一介质层作为隔离结构的隔离效果变差。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图。
图2至图11是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术的鳍式场效应晶体管的沟道区的载流子迁移率有待进一步提高，以提高所述鳍式场效应晶体管的性能。
提高晶体管的沟道区的载流子迁移率可以通过对所述沟道区域施加应力实现，例如，对NMOS晶体管的沟道区域施加张应力，可以提高所述NMOS晶体管的沟道区域内的电子的迁移率；对PMOS晶体管的沟道区域施加压应力，可以提高PMOS晶体管的沟道区域内的空穴的迁移率。
可以通过形成具有应力的源极和漏极对晶体管的沟道区域施加应力作用。对于鳍式场效应晶体管，可以刻蚀去除所述栅极结构两侧的鳍部之后，再外延形成应力材料作为源极和漏极，这样需要耗费较多的工艺时间和成本；还可以直接在所述栅极结构两侧的鳍部表面外延形成应力层作为源极和漏极对沟道区域施加应力，但是由于所述栅极结构两侧的鳍部不具有应力，使得所述应力层距离栅极结构下方的沟道区域距离较大，应力效果较差。
本发明的实施例中，在伪栅结构两端的鳍部表面进行氧化形成氧化层之后，去除所述氧化层，使所述伪栅结构两端的鳍部的宽度和高度均下降，然后再在所述鳍部表面形成应力层，可以使应力层与沟道区域之间的距离减小，从而提高所述应力层对沟道区域之间的应力作用。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100，在所述半导体衬底100表面形成鳍部200。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。采用体硅衬底作为半导体衬底100可以降低形成鳍式场效应晶体管的成本，并且与现有的平面晶体管的制作工艺兼容。
在所述半导体衬底100内形成有P阱或N阱，还可以对所述半导体衬底进行阈值调整注入，以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述半导体衬底100进行退火，以激活所述半导体衬底100内的掺杂离子。
本实施例中，采用干法刻蚀工艺刻蚀所述半导体衬底100，在所述半导体衬底100表面形成鳍部200。本实施例中，所述干法刻蚀工艺采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体，O2作为缓冲气体，其中HBr的流量为50sccm～1000sccm，Cl2的流量为50sccm～1000sccm，O2的流量为5sccm～20sccm，压强为5mTorr～50mTorr，功率为400W～750W，O2的气体流量为5sccm～20sccm，温度为40℃～80℃，偏置电压为100V～250V。
在本发明的其他实施例中，也可以在所述半导体衬底100表面形成半导体外延层之后，刻蚀所述半导体外延层形成所述鳍部200。
请参考图3，在所述半导体衬底100表面形成第一介质层300，所述第一介质层的表面低于所述鳍部200的顶部表面。
所述第一介质层300的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。本实施例中，所述第一介质层300的材料为氧化硅。
所述第一介质层300作为后续形成的鳍式场效应晶体管的栅极结构与半导体衬底100之间的隔离结构，以及相邻鳍部200之间的隔离结构。
形成所述第一介质层300的方法包括：在所述半导体衬底100表面沉积第一介质材料，所述第一介质材料覆盖半导体衬底100表面以及所述鳍部200，所述第一介质材料的表面高于鳍部200的顶部表面；以所述鳍部200的顶部表面为研磨停止层，采用化学机械研磨工艺对所述第一介质材料进行平坦化，使所述第一介质材料层的表面与伪鳍部200的顶部表面齐平；对所述第一介质材料层进行刻蚀，形成第一介质层300，使所述第一介质层300的表面低于所述鳍部200的顶部表面。
请参考图4，在所述第一介质层300表面形成横跨所述鳍部200的伪栅结构400。
所述伪栅结构400可以是单层的伪栅极，也可以是有伪栅介质层及其表面的伪栅极形成的堆叠结构。所述伪栅极的材料为多晶硅，所述伪栅介质层的材料为氧化硅。
本实施例中，所述伪栅结构400包括伪栅介质层（图中未示出）和伪栅极。形成所述伪栅结构400的方法包括：在所述半导体衬底100和鳍部200表面依次形成伪栅介质材料层和位于所述伪栅介质材料层表面的伪栅极材料层；对所述伪栅极材料层进行平坦化，使所述伪栅极材料层的表面高于鳍部表面；在所述伪栅极材料层表面形成图形化掩膜层，所述图形化掩膜层定义出需要形成的伪栅结构的位置和尺寸；以所述图形化掩膜层为掩膜刻蚀所述栅极材料层和栅介质材料层，形成所述伪栅结构400。
请参考图5，对所述伪栅结构400两侧的部分鳍部200进行轻掺杂离子注入。
当所述待形成鳍式场效应晶体管为P型鳍式场效应晶体管时，所述轻掺杂离子注入采用的是P型离子，所述P型离子包括B、Ga或In等；当形成鳍式场效应晶体管为N型鳍式场效应晶体管时，所述轻掺杂离子注入采用的是N型离子，例如As、P或Sb等。所述轻离子注入的剂量为1E14atom/cm2～1E15atom/cm2，注入的能量范围为0.5KeV～4KeV，注入的倾斜角度范围为0度～15度。
在本发明的其他实施例中，也可以对所述伪栅结构400两侧的部分鳍部200进行晕环离子注入，或者在所述轻掺杂离子注入之前或者之后进行所述晕环离子注入。
当所述待形成鳍式场效应晶体管为P型鳍式场效应晶体管时，所述晕环离子注入采用的是N型离子，例如As、Sb或P等；当所述待形成鳍式场效应晶体管为N型鳍式场效应晶体管时，所述晕环离子注入采用的是P型离子，所述P型离子包括B、Ga或In等。所述晕环离子注入的离子能量为15KeV～60KeV，剂量为3E13atom/cm2～6E13atom/cm2，离子注入角度为25度～35度。所述晕环离子注入的掺杂离子与轻掺杂离子注入的掺杂离子的电性相反。
所述轻掺杂离子注入与晕环离子注入可以降低所述伪栅极两侧的鳍部内的电阻，以及缓解短沟道效应，并且可以阻挡后续形成的源极和漏极之间发生穿通，提高形成的鳍式场效应晶体管的性能。
后续进行退火处理，以激活所述轻掺杂离子注入与晕环离子注入的掺杂离子。
请参考图6，对所述伪栅结构400两侧的鳍部200表面进行氧化处理，在所述伪栅结构400两侧的鳍部200表面形成氧化层210。
所述氧化处理的方法包括：湿法氧化、臭氧气体氧化或氧氛围下的退火。本实施例中，采用氧氛围下的退火工艺，对所述伪栅结构400两侧的鳍部200表面进行氧化处理。所述氧氛围可以是O2、O3、H2O2气体或H2O气体中的一种或几种。
所述氧化层210的材料为氧化硅，被氧化的鳍部的厚度为所述鳍部200宽度的5%～85%。
由于所述鳍部200下部分被第一介质层300覆盖，所以所述氧化处理，只能使位于第一介质层300上方的部分未被覆盖的鳍部200表面形成氧化层。在本发明的其他实施例中，由于所述伪栅结构400的材料为多晶硅，在所述氧化处理的过程中，所述伪栅结构400表面也会形成氧化层。后续去除鳍部表面的氧化层的过程中，同时去除所述伪栅结构表面的氧化层。
所述氧化处理形成氧化层的过程中，还可以消除所述鳍部200表面由于刻蚀造成的缺陷。
请参考图7，去除所述氧化层210（请参考图6），使所述伪栅结构400两侧的鳍部的高度和宽度缩小，形成位于伪栅结构400两侧的第一部分鳍部201以及被所述伪栅结构400包围的鳍部作为第二部分鳍部202。
采用各向同性刻蚀工艺去除所述氧化层210，由于被氧化的鳍部材料的厚度为所述鳍部宽度的5%～85%，去除所述氧化层210之后，形成的第一部分鳍部201的宽度为第二部分鳍部宽度的15%～95%。
本实施例中，采用各向同性的干法刻蚀工艺去除所述氧化层210。具体的，所述干法刻蚀工艺采用的刻蚀气体为CF4、CHF3、C2F6中的一种或几种气体。本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
与湿法刻蚀工艺相比，所述干法刻蚀工艺的刻蚀速率可控，并且不会对第一介质层300造成较大的损失。由于所述氧化层210与第一介质层300的材料相同，采用湿法刻蚀工艺对刻蚀过程的可控性较差，容易对所述第一介质层300造成较大的刻蚀损耗，使所述第一介质层300作为隔离结构的隔离效果变差。
在本发明的其他实施例中，也可以在形成所述伪栅结构400之后，直接对所述伪栅结构400两侧的鳍部表面进行氧化处理，形成所述氧化层200之后去除所述氧化层210，形成第一部分鳍部201之后，对所述第一部分鳍部201进行轻掺杂离子注入和晕环离子注入。
所述第一部分鳍部201的高度和宽度均小于所述第二部分鳍部202，所述第二部分鳍部202位于伪栅结构400下方，后续去除所述伪栅结构400之后，在所述第二部分鳍部202表面形成栅极结构，所述第二部分鳍部202作为晶体管的沟道区域。并且在去除所述氧化层210之后，由于所述第二部分鳍部的宽度和高度大于所述第一部分鳍部201，所以还暴露出第二部分鳍部202的部分表面。
请参考图8，在所述第一部分鳍部201表面形成应力层500。
如果待形成晶体管为N型鳍式场效应晶体管，则所述应力层500的材料为碳化硅，所述碳化硅应力层可以通过对第一部分鳍部201施加张应力，并且通过所述第一部分鳍部201将所述张应力传递给第二部分鳍部202，使所述第二部分鳍部202也受到张应力的作用，从而提高后续形成的N型鳍式场效应晶体管的沟道区域内的电子载流子的迁移率，提高N型鳍式场效应晶体管的性能。
如果待形成晶体管为P型鳍式场效应晶体管，则所述应力层500的材料为锗化硅，所述锗化硅应力层可以通过对第一部分鳍部201施加压应力，并且通过所述第一部分鳍部201将所述压应力传递给第二部分鳍部202，使所述第二部分鳍部202也受到压应力的作用，从而提高后续形成的P型鳍式场效应晶体管的沟道区域内的空子载流子的迁移率，提高P型鳍式场效应晶体管的性能。
可以采用选择性外延工艺形成所述应力层500。具体的，所述应力层500的材料为锗化硅时，所述选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，锗源气体为GeH4，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
所述应力层500的材料为碳化硅时，所述选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，碳源气体为CH4，还包括HCl气体以及H2，其中硅源气体、碳源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
由于所述应力层500采用外延工艺形成，所述外延层500沿着第一鳍部201的表面晶格生长，由于不同晶向上的生长速率不同，所以形成的应力层500为包围所述第一部分鳍部的正八面体。
由于所述第一部分鳍部201的长度和宽度小于所述第二部分鳍部202，并且在去除所述氧化层210之后还暴露出第二部分鳍部202的部分表面，所以，部分应力层500与第二部分鳍部201直接接触，可以直接对所述第二部分鳍部201施加应力作用；并且，与直接在伪栅结构400两侧的鳍部表面直接外延形成应力层相比，由于所述第一部分鳍部201的宽度和高度均缩小了，所以在第一部分鳍部201表面形成的应力层500与第二部分鳍部202之间的距离缩短，相当于原来的鳍部表面材料被应力层材料取代，从而使得所述应力层500通过第一部分鳍部201传递到第二部分鳍部202的应力增加，使所述第二部分鳍部202受到的应力作用增强，可以进一步提高形成的鳍式场效应晶体管的沟道区域内载流子的迁移率，从而提高鳍式场效应晶体管的性能。
由于对所述伪栅结构400两侧的鳍部表面进行氧化之后，可以消除刻蚀形成所述鳍部的过程中，在鳍部表面造成的损伤，所以，在去除所述氧化层之后，所述第一部分鳍部201的表面与未处理之前的鳍部表面相比更加平整，使得在所述第一部分鳍部201表面形成的应力层500与所述第一部分鳍部201的表面之间的界面质量提高，降低所述应力层500与第一部分鳍部201之间的接触电阻，从而降低后续在所述应力层500和第一部分鳍部201内形成的源极和漏极的电阻，提高鳍式场效应晶体管的性能。
与将所述伪栅结构400两侧的鳍部完全去除，再外延形成应力层的方法性比，本实施例中，仅将鳍部表面部分材料氧化后去除，即提高了应力层500对第二部分鳍部202的应力作用，又减少了刻蚀和外延需要的时间，提高了工艺效率，降低了制程难度和工艺成本。
在形成所述应力层500之后，还可以对所述应力层500和第一部分鳍部201进行重掺杂离子注入，在所述伪栅结构400两侧分别形成源极和漏极。
由于所述伪栅结构400中，伪栅极的材料为多晶硅，在形成所述应力层500的过程中，也会在所述伪栅结构400表面形成外延层；后续去除所述伪栅结构的过程中，同时去除所述伪栅结构表面的外延层。
请参考图9，在所述第一介质层300表面形成第二介质层600，所述第二介质层600的表面与伪栅结构400的表面齐平。
所述第二介质层600的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。本实施例中，所述介质层300的材料为氧化硅。所述第二介质层600覆盖所述应力层500。
具体的形成所述第二介质层600的方法包括：在所述第一介质层300表面沉积第二介质材料，使所述第二介质材料覆盖所述应力层500和伪栅结构400；以所述伪栅结构400的顶部表面作为停止层，采用化学机械掩膜工艺，对所述第二介质材料进行平坦化，形成第二介质层600，使所述第二介质层600的表面与伪栅结构400的表面齐平。
后续可以在所述第二介质层600内形成连接所述应力层500（源极或漏极）的金属插塞。
请参考图10，去除所述伪栅结构400（请参考图9），形成凹槽700。
可以采用干法刻蚀工艺或湿法刻蚀工艺去除所述伪栅结构400，形成凹槽700，暴露出第二部分鳍部以及部分第一介质层300的表面。
请参考图11，在所述凹槽700（请参考图10）内形成栅极结构710，所述栅极结构710的表面与第二介质层600的表面齐平。
所述栅极结构710包括位于所述凹槽700底部的第一介质层300表面以及第二部分鳍部202（请参考图7）表面的栅介质材料层和位于所述栅介质材料层表面填充满所述凹槽700的栅极。
具体的，所述栅介质材料层的材料可以是HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4、HfAlO2中的一种或多种材料；所述栅极的材料可以是Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
本发明的实施例还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图11，为所述鳍式场效应晶体管的结构示意图。
所述鳍式场效应晶体管包括：半导体衬底100；位于所述半导体衬底100上的鳍部，所述鳍部包括位于两端的第一部分鳍部201和所述第一部分鳍部之间的第二部分鳍部（图中未示出），所述第一部分鳍部201的高度小于所述第二部分鳍部的高度，所述第一部分鳍部201的宽度小于所述第二鳍部的宽度；位于所述半导体衬底100表面的第一介质层300，所述第一介质层300的表面低于鳍部的顶部表面；位于所述第一介质层300表面并覆盖所述第二部分鳍部的栅极结构710；位于第一部分鳍部201表面的应力层500；位于所述第一介质层300表面的第二介质层600，所述第二介质层600的表面与栅极结构710的表面齐平。
所述应力层500的材料为锗化硅或碳化硅，所述应力层500可以对所述栅极结构710下方的第二部分鳍部（沟道区域）施加应力作用，提高所述第二部分鳍部内的载流子的迁移率，从而提高形成的鳍式场效应晶体管的性能。并且，由于所述第一部分鳍部的高度和宽度都小于所述第二部分鳍部，与尺寸均匀的鳍部相比，由于所述第一部分鳍部尺寸较小，可以进一步降低应力层与第二部分鳍部之间的距离，进一步提高所述应力层对第二部分鳍部的应力作用。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成鳍部；
在所述半导体衬底表面形成第一介质层，所述第一介质层的表面低于鳍部的顶部表面；
在所述第一介质层上形成横跨所述鳍部的伪栅结构；
对所述伪栅结构两侧的鳍部表面进行氧化处理，在所述伪栅结构两侧的鳍部表面形成氧化层；
去除所述氧化层，使所述伪栅结构两侧的鳍部的高度和宽度缩小，形成第一部分鳍部；
在所述第一部分鳍部表面形成应力层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，对所述伪栅结构两侧的鳍部表面进行氧化处理的方法包括：湿法氧化、臭氧气体氧化或氧氛围下的退火。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，被氧化的鳍部的厚度为所述鳍部宽度的5％～85％。
4.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述氧化层的方法为各向同性刻蚀工艺。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述氧化层的方法为干法刻蚀工艺。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，待形成晶体管为N型鳍式场效应晶体管，则所述应力层的材料为碳化硅。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，待形成晶体管为P型鳍式场效应晶体管，则所述应力层的材料为锗化硅。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用选择性外延工艺形成所述应力层。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在对所述伪栅结构两侧的鳍部表面进行氧化处理之前，对所述伪栅结构两侧的鳍部进行轻掺杂离子注入。
10.根据权利要求1或9所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在在对所述伪栅结构两侧的鳍部表面进行氧化处理之前，对所述第一部分鳍部进行晕环离子注入，所述晕环离子注入的离子与轻掺杂离子注入的掺杂离子的电性相反。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在去除所述氧化层之后，对所述第一部分鳍部进行轻掺杂离子注入。
12.根据权利要求1或11所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在去除所述氧化层之后，对所述第一部分鳍部进行晕环离子注入。
13.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一介质层的材料为氧化硅。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述伪栅结构包括伪栅介质层和位于所述伪栅介质层表面的伪栅极。
15.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述应力层之后，对所述伪栅结构两侧的应力层和第一部分鳍部进行重掺杂离子注入，形成源极和漏极。
16.根据权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述源极和漏极之后，在所述第一介质层表面形成第二介质层，所述第二介质层的表面与伪栅结构的表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽内形成栅极结构，所述栅极结构的表面与第二介质层的表面齐平。
17.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的鳍部，所述鳍部包括位于两端的第一部分鳍部和所述第一部分鳍部之间的第二部分鳍部，所述第一部分鳍部的高度小于所述第二部分鳍部的高度，所述第一部分鳍部的宽度小于所述第二部分鳍部的宽度；
位于所述半导体衬底表面的第一介质层，所述第一介质层的表面低于鳍部的顶部表面；
位于所述第一介质层表面并覆盖所述第二部分鳍部的栅极结构；
位于第一部分鳍部表面的应力层；
位于所述第一介质层表面的第二介质层，所述第二介质层的表面与栅极结构的表面齐平。
18.根据权利要求17所述的鳍式场效应晶体管，其特征在于，所述应力层的材料为锗化硅或碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655131.9A CN104701171B (zh) | 2013-12-05 | 2013-12-05 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655131.9A CN104701171B (zh) | 2013-12-05 | 2013-12-05 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701171A CN104701171A (zh) | 2015-06-10 |
| CN104701171B true CN104701171B (zh) | 2017-09-22 |
Family
ID=53348167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310655131.9A Active CN104701171B (zh) | 2013-12-05 | 2013-12-05 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701171B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105514161B (zh) | 2014-09-26 | 2019-05-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US9472669B1 (en) | 2015-09-04 | 2016-10-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Fin FET device with epitaxial source/drain |
| US9614086B1 (en) | 2015-12-30 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conformal source and drain contacts for multi-gate field effect transistors |
| CN106952819B (zh) * | 2016-01-06 | 2019-12-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN108666310B (zh) | 2017-03-28 | 2021-04-13 | 联华电子股份有限公司 | 半导体存储装置及其形成方法 |
| CN109411539B (zh) * | 2018-10-26 | 2022-04-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该半导体器件的电子设备 |
| CN111696921B (zh) * | 2019-03-15 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| WO2022016463A1 (zh) * | 2020-07-23 | 2022-01-27 | 华为技术有限公司 | 鳍式场效应晶体管和制备方法 |
| WO2023133725A1 (zh) * | 2022-01-12 | 2023-07-20 | 华为技术有限公司 | 一种晶体管、半导体集成电路 |
| CN117438310A (zh) * | 2022-07-15 | 2024-01-23 | 华为技术有限公司 | 制作半导体器件的方法和半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| CN103400858A (zh) * | 2013-08-02 | 2013-11-20 | 清华大学 | 绝缘体上三维半导体器件及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100044557A (ko) * | 2008-10-22 | 2010-04-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP5166458B2 (ja) * | 2010-01-22 | 2013-03-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2013
- 2013-12-05 CN CN201310655131.9A patent/CN104701171B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079206A (ja) * | 2003-08-28 | 2005-03-24 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| CN103400858A (zh) * | 2013-08-02 | 2013-11-20 | 清华大学 | 绝缘体上三维半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701171A (zh) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104701171B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9502530B2 (en) | Method of manufacturing semiconductor devices | |
| CN104733312B (zh) | 鳍式场效应晶体管的形成方法 | |
| US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| US9034706B2 (en) | FinFETs with regrown source/drain and methods for forming the same | |
| JP5484052B2 (ja) | 半導体構造、半導体デバイス、半導体構造製造方法、半導体デバイス製造方法 | |
| US10164032B2 (en) | Self-aligned contact and manufacturing method thereof | |
| US9024368B1 (en) | Fin-type transistor structures with extended embedded stress elements and fabrication methods | |
| US9711417B2 (en) | Fin field effect transistor including a strained epitaxial semiconductor shell | |
| US20120086053A1 (en) | Transistor having notched fin structure and method of making the same | |
| CN106981488B (zh) | 半导体器件及其制造方法 | |
| US20140027783A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9660035B2 (en) | Semiconductor device including superlattice SiGe/Si fin structure | |
| CN111243961A (zh) | 半导体结构及其制造方法 | |
| JP2005521258A (ja) | 歪みフィンｆｅｔ構造および方法 | |
| CN105448679B (zh) | 半导体器件的形成方法 | |
| US9331159B1 (en) | Fabricating transistor(s) with raised active regions having angled upper surfaces | |
| CN107785266A (zh) | 半导体结构的制造方法 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN105810585B (zh) | 半导体结构的制作方法 | |
| US20180175197A1 (en) | Soi finfet fins with recessed fins and epitaxy in source drain region | |
| US10672867B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US9508848B1 (en) | Methods of forming strained channel regions on FinFET devices by performing a heating process on a heat-expandable material | |
| CN104979288B (zh) | 半导体器件的形成方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |