CN111696921B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN111696921B CN111696921B CN201910196118.9A CN201910196118A CN111696921B CN 111696921 B CN111696921 B CN 111696921B CN 201910196118 A CN201910196118 A CN 201910196118A CN 111696921 B CN111696921 B CN 111696921B
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- fin
- insulating layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000003628 erosive effect Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 150000004767 nitrides Chemical group 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000005922 Phosphane Substances 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000064 phosphane Inorganic materials 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层，所述侵蚀层使得露出所述鳍部的厚度缩小；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；去除部分厚度的所述第二绝缘层以及部分侵蚀层，露出部分所述鳍部；刻蚀所述鳍部，形成凹槽，所述凹槽底部低于所述第二绝缘层的顶部。本发明有助于掺杂外延层的生长的更均匀，提高半导体器件性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
在NMOS器件中，为了使磷原子通过NMOS沟道扩散并提高器件性能，在鳍部形成凹陷处，并在所述凹陷处生长磷化硅(SiP)等掺杂外延层。现有技术中，鳍部上生长掺杂外延层时，所述鳍部的凹陷处底部和侧壁上所生长的掺杂外延层存在不均匀的问题，影响器件性能。
因此，现有技术形成的鳍式场效应管的性能有待进一步提高。
发明内容
本发明解决的问题是现有鳍式场效应管中所生长的掺杂外延层存在不均匀，影响器件性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；去除部分厚度的所述第二绝缘层及侵蚀层，露出部分所述鳍部；刻蚀所述鳍部，形成凹槽，所述凹槽的底部低于所述第二绝缘层的顶部。
可选的，在刻蚀所述鳍部，形成所述凹槽之前，还包括步骤：在露出所述第二绝缘层表面的所述鳍部侧壁、顶部上形成支撑层。
可选的，可选的，所述支撑层的材料为氮化物。
可选的，形成所述支撑层的方法为化学气相沉积。
可选的，形成所述支撑层后，刻蚀所述鳍部之前，还包括：对所述支撑层进行减薄处理。
可选的，形成所述凹槽之后，还包括步骤：采用去氧化工艺进一步刻蚀并加宽所述凹槽。
可选的，所述去氧化工艺的刻蚀气体为氨气与三氟化氮。
可选的，所述去氧化工艺的刻蚀参数为：三氟化氮流量为5标准毫升/分钟至50标准毫升/分钟，氨气流量为20标准毫升/分钟至100标准毫升/分钟，源功率为10瓦至50瓦，腔室压强为50毫托至200毫托，刻蚀时间为2秒至1分钟。
可选的，所述去氧化工艺为选择预清洁工艺。
可选的，所述凹槽的外壁与所述鳍部的夹角为130°-140°。
可选的，形成所述侵蚀层的工艺为原位水汽生成工艺。
可选的，去除部分厚度的所述第二绝缘层以及侵蚀层的方式包括：湿法刻蚀以及化学机械研磨。
可选的，所述第一绝缘层的材料与所述第二绝缘层的材料相同。
可选的，所述鳍部具有外延掺杂区，所述凹槽位于所述外延掺杂区。
可选的，采用原位掺杂的选择性外延工艺，在所述凹槽内形成掺杂外延层。
可选的，形成所述掺杂外延层，包括步骤：在所述凹槽的槽内表面形成种子层；在所述种子层上形成主体层。
可选的，所述掺杂外延层的材料为SiP或SiCP。
与现有技术相比，本发明的技术方案具有以下优点：
在鳍部表面形成侵蚀层，具有所述侵蚀层的鳍部宽度变窄；通过进一步在所述鳍部上覆盖第二绝缘层，使得所述第二绝缘层将所述侵蚀层覆盖，刻蚀所述鳍部，形成凹槽；由于有一部分的所述侵蚀层预埋在所述第二绝缘层内部，在刻蚀所述凹槽时，将所述凹槽的底部刻蚀到低于所述预埋在所述第二绝缘层内的所述侵蚀层顶部，由于所述鳍部表面具有所述侵蚀层，有利于刻蚀工艺，使得形成的所述凹槽开口扩大，在外延生长时，大的开口允许更多的沉积气体流入所述凹槽，在所述凹槽底部和侧壁上生长出更加均匀的掺杂外延层；并且所述鳍部收缩，收缩的鳍部与所述凹槽形成的结构有利于所形成的外延层的电子迁移率的提高，提高了半导体晶体管的性能。
附图说明
图1至图11是一实施例提供的半导体结构形成的部分步骤示意图。
具体实施方式
根据背景技术，现有技术形成的鳍式场效应管的性能有待提高。
经研究发现，为改善鳍式场效应管的器件性能，在鳍部形成凹陷处，并在所述凹陷处生长掺杂外延层；但是由于所述凹陷处开口工艺，例如所述凹陷处的开口尺寸较小，使得外延工艺的气体不能均匀到达所述凹陷处的底部，使得在所述凹陷处的底部及侧壁生长的掺杂外延层不均匀；再例如，若是所述凹陷处深度不够，导致所生长的掺杂外延层横向生长，产生合并缺陷或者缺失缺陷，非常影响所述鳍式场效应管的器件性能。
为解决上述问题，本发明提供半导体结构的形成方法，包括提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层，所述侵蚀层使得露出所述鳍部的厚度缩小；在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；去除部分厚度的所述第二绝缘层以及部分侵蚀层，露出部分所述鳍部；刻蚀所述鳍部，形成凹槽，所述凹槽底部低于所述侵蚀层顶部。形成所述侵蚀层，使得所述鳍部厚度变窄，由于所述鳍部厚度变窄，在刻蚀所述鳍部凹槽时，为使得所述凹槽的底部面积足够大，刻蚀所述凹槽深度要更深，将所述凹槽的底部刻蚀到低于所述预埋在所述第二绝缘层内的所述侵蚀层顶部，然后将所述鳍部凹槽的开口加大，这样就掺杂外延层生长时，允许更多的沉积气体流入所述凹槽，并且允许在所述凹槽底部和侧壁上生长出更加均匀的掺杂外延层。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图11是一实施例提供的半导体结构形成的部分步骤示意图。
参考图1，图2，图2为图1沿A-A1方向的剖面图。提供衬底101，所述衬底101上具有若干鳍部102，各所述鳍部102之间的半导体衬底上具有第一绝缘层103，所述第一绝缘层103覆盖所述鳍部102的部分侧壁，且所述第一绝缘层103顶部低于所述鳍部102的顶部。
本实施例中，以形成的鳍式场效应管为NMOS器件为例，所述基底包括NMOS区域。
本实施例中，所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。当所述衬底101为硅衬底，所述鳍部102的材料为硅。
本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。
本实施例中，所述第一绝缘层103起到电隔离相邻鳍部102的作用，所述第一绝缘层103的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。本实施例中，所述第一绝缘层103的材料为氧化硅。
所述第一绝缘层103的形成步骤包括：在所述衬底101和鳍部102表面形成第一绝缘层；平坦化所述第一绝缘层直至暴露出所述鳍部102的顶部表面为止；在平坦化所述第一绝缘层之后，回刻蚀所述第一绝缘层103，暴露出部分鳍部102的侧壁表面，形成第一绝缘层103。
所述第一绝缘层103的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如流体化学气相沉积(FCVD，Flowable Chemical Vapor Deposition)工艺、等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)；所述平坦化工艺为化学机械抛光工艺；所述回刻蚀工艺为各向异性的干法刻蚀工艺。
参考图3，在露出所述第一绝缘层103表面的鳍部的侧壁及顶部表面形成侵蚀层200，形成所述侵蚀层200之后，露出所述第一绝缘层103表面的鳍部变窄。
本实施例中，形成所述侵蚀层200的工艺为原位水汽生成工艺。使用所述原位水汽生成工艺使得露出所述第一绝缘层103表面的鳍部表面氧化，即使得所述鳍部表面厚度的材料从单晶硅氧化成为氧化硅，成为侵蚀层200，所述侵蚀层200的厚度为2埃至40埃。当氧化之后的单晶硅鳍部厚度变薄，即所述鳍部102宽度变窄，如图3所示，所述鳍部102的宽度变化情况可以用夹角示意，与原所述鳍部的夹角范围γ＝149°-180°。
参考图4，在所述第一绝缘层103上形成第二绝缘层103a，所述第二绝缘层103a覆盖所述鳍部102。所述第二绝缘层103a的材料与所述第一绝缘层的材料103相同。
所述第二绝缘层103a的形成步骤包括：在所述第一绝缘层103表面形成第二绝缘层103a；平坦化所述第二绝缘层直至暴露出所述鳍部102的顶部表面为止。
参考图5，去除部分厚度的所述第二绝缘层103a以及侵蚀层200，露出部分所述鳍部102。
去除部分厚度的所述第二绝缘层103a以及侵蚀层200的工艺为：湿法刻蚀以及化学机械研磨。具体为：在化学机械抛光所述第二绝缘层103a之后，回刻蚀所述第二绝缘层103a，所述回刻蚀工艺为各向异性的干法刻蚀工艺。然后使用湿法刻蚀的方法去除鳍部的侧壁表面的侵蚀层200，暴露出部分所述鳍部；具体的，采用氢氟酸溶液去除所述侵蚀层200。
参考图6，在所述鳍部的侧壁、顶部上形成支撑层300，形成所述支撑层300的方法为化学气相沉积。所述支撑层300的材料为氮化物，具体可以为为氮化硅。
形成所述支撑层300，目的是，在后期生长掺杂外延层时，可以对所述掺杂外延层的生长方向起到导向的作用，以提高晶体管的性能。
参考图7形成所述支撑层300之后，对所述支撑层300进行减薄处理；进行减薄处理的工艺为化学机械抛光工艺。对所述支撑层300进行减薄处理的目的是，平坦化所述支撑层300并露出所述鳍部102的顶部表面，以利于对所述鳍部102的上形成开口，形成凹槽。
参考图8，刻蚀所述鳍部102，形成凹槽401，所述凹槽401的底部低于所述第二绝缘层103a的顶部。需要说明的是，在刻蚀所述鳍部形成所述凹槽401时，所述支撑层300以及侵蚀层200均被刻蚀。
本实施例中，采用干刻工艺将所述鳍部102顶部，形成凹槽401。所述凹槽401具有顶部开口和鳍部开口，所述顶部开口的宽度为L1，所述鳍部开口的宽度为L2；并且所述凹槽401的外切面与所述鳍部侧壁表面夹角β1。
本实施例中，所述干刻工艺为采用各向异性刻蚀工艺，所述各向异性刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺的工艺参数为：反应气体包括CF4、SF6和Ar，CF4流量为50标准毫升/分钟至100标准毫升/分钟，SF6流量为10标准毫升/分钟至100标准毫升/分钟，Ar流量为100标准毫升/分钟至300标准毫升/分钟，源功率为50瓦至1000瓦，偏置功率为50瓦至250瓦，腔室压强为50毫托至200毫托，腔室温度为20度至90度。
参考图9，形成所述凹槽401后，采用去氧化工艺横向加宽所述凹槽401。具体的将所述顶部开口和鳍部开口的直径加宽；也就是进一步刻蚀所述凹槽401的内壁表面，加宽后，所述顶部开口的宽度为L11，所述鳍部开口的宽度为L21；并且所述凹槽401的外切面与所述鳍部侧壁表面夹角β2。相比于加宽之前，宽度L11大于L1、L21大于L2、角度β2小于β1。
当所述顶部开口的宽度加大，使得外延气体可以顺利的从所述顶部开口进入所述凹槽401的底部及侧壁，使得掺杂外延层生产均匀，提高晶体管的性能；当所述鳍部开口的宽度加大，表示所述鳍部底部更加平坦，当生产掺杂外延层时，底部可以生产的更均匀和稳定。当所述顶部开口与所述鳍部开口的宽度加大，意味着并且所述凹槽401的外切面与所述鳍部侧壁表面夹角β2变小，所以此种结构和形状更加利于所述掺杂外延层的生长。
本实施例中，所述凹槽401的外切面与所述鳍部侧壁表面夹角β2的范围为130°-140°，具体可以为135°。
本实施例中，所述去氧化工艺的为选择预清洁(SiCoNi)工艺，所述SiCoNi工艺刻蚀气体为为氨气与三氟化氮。工艺参数为：三氟化氮流量为5标准毫升/分钟至50标准毫升/分钟，氨气流量为20标准毫升/分钟至100标准毫升/分钟，源功率为10瓦至50瓦，腔室压强为50毫托至200毫托，刻蚀时间为2秒至1分钟。
所述SiCoNi工艺刻蚀所述凹槽401的厚度范围为5埃至100埃。
需要说明的是，由于所述鳍部的外侧的侵蚀层200是由所述鳍部材料，也就是单晶硅，氧化而来。所以所述侵蚀层200本质上是一层氧化物。所述SiCoNi工艺对氧化物的刻蚀效率非常高，所以SiCoNi将所述凹槽401内部的氧化物进行清洁的同时能够快速有效地将所述凹槽401横向加宽。
需要说明的是，所述鳍部102具有外延掺杂区，所述凹槽401位于所述外延掺杂区。
图10与图11，为形成掺杂外延层的部分步骤示意图。
参考图10，形成掺杂外延层的具体步骤为：在所述凹槽401的槽内表面形成种子(Seed)层500；参考图10，在所述种子层500上形成主体(Bulk)层500a。先使得所述种子层均匀的生长在所述凹槽的底部与侧壁，是为了使得后续的所述主体层更加均匀的生长，以提高所述半导体晶体管的性能。
本实施例中，形成掺杂外延层的工艺为选择性外延沉积工艺，在所述选择性外延沉积工艺中，能够采用原位掺杂工艺在所述凹槽401内掺杂N型掺杂。所述选择性外延沉积工艺包括：温度为300摄氏度～1000摄氏度，气压为1托～800托，工艺气体包括硅源气体(SiH4或SiH2Cl2)和碳源气体(CH4、CH3Cl或CH2Cl2)以及磷源气体(磷烷PH3)，所述硅源气体或碳源气体的流量为1标准毫升/分钟～1500标准毫升/分钟，所述磷源气体的流量为10标准毫升/分钟～2000标准毫升/分钟；所述工艺气体还包括HCl，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟；工艺载气为H2。
本实施例中，所述N型掺杂外延层的材料为SiP。
在其他实施例中，所述N型掺杂外延层的材料可以为SiCP。
本发明通过原位掺杂工艺将部分厚度的所述鳍部102氧化，使得所述鳍部102的宽度变窄，有利于形成本实施例的凹槽形状形成，SiCoNi工艺对所述凹槽的加宽，从而利于在所述凹槽内均匀的生长掺杂外延材料(SiP)，提高了晶体管的性能；另一方面所述鳍部102表面形成所述侵蚀层，使得所述鳍部102的宽度变窄，进一步可以提高晶体管的沟道区的控制能力，进而提高了晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有若干鳍部，各所述鳍部之间的半导体衬底上具有第一绝缘层，所述第一绝缘层顶部低于所述鳍部顶部；
在露出所述第一绝缘层表面的所述鳍部的侧壁及顶部表面形成侵蚀层；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层覆盖所述鳍部；
去除部分厚度的所述第二绝缘层及侵蚀层，露出部分所述鳍部；
刻蚀所述鳍部，形成凹槽，所述凹槽的底部低于所述第二绝缘层的顶部；在刻蚀所述鳍部，形成所述凹槽之前，还包括步骤：在露出所述第二绝缘层表面的所述鳍部侧壁、顶部上形成支撑层。
2.如权利要求1所述形成方法，其特征在于，所述支撑层的材料为氮化物。
3.如权利要求1所述形成方法，其特征在于，形成所述支撑层的方法为化学气相沉积。
4.如权利要求1所述形成方法，其特征在于，形成所述支撑层后，刻蚀所述鳍部之前，还包括：对所述支撑层进行减薄处理。
5.如权利要求1所述形成方法，其特征在于，形成所述凹槽之后，还包括步骤：采用去氧化工艺进一步刻蚀并加宽所述凹槽。
6.如权利要求5所述形成方法，其特征在于，所述去氧化工艺的刻蚀气体为氨气与三氟化氮。
7.如权利要求6所述形成方法，其特征在于，所述去氧化工艺的刻蚀参数为：三氟化氮流量为5标准毫升/分钟至50标准毫升/分钟，氨气流量为20标准毫升/分钟至100标准毫升/分钟，源功率为10瓦至50瓦，腔室压强为50毫托至200毫托，刻蚀时间为2秒至1分钟。
8.如权利要求5所述形成方法，其特征在于，所述去氧化工艺为选择预清洁工艺。
9.如权利要求1所述形成方法，其特征在于，所述凹槽的外壁与所述鳍部的夹角为130°-140°。
10.如权利要求1所述形成方法，其特征在于，形成所述侵蚀层的工艺为原位水汽生成工艺。
11.如权利要求1所述形成方法，其特征在于，去除部分厚度的所述第二绝缘层以及侵蚀层的方式包括：湿法刻蚀以及化学机械研磨。
12.如权利要求1所述形成方法，其特征在于，所述第一绝缘层的材料与所述第二绝缘层的材料相同。
13.如权利要求1所述形成方法，其特征在于，所述鳍部具有外延掺杂区，所述凹槽位于所述外延掺杂区。
14.如权利要求13所述形成方法，其特征在于，采用原位掺杂的选择性外延工艺，在所述凹槽内形成掺杂外延层。
15.如权利要求14所述形成方法，其特征在于，形成所述掺杂外延层，包括步骤：在所述凹槽的槽内表面形成种子层；
在所述种子层上形成主体层。
16.如权利要求14所述形成方法，其特征在于，所述掺杂外延层的材料为SiP或SiCP。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910196118.9A CN111696921B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910196118.9A CN111696921B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111696921A CN111696921A (zh) | 2020-09-22 |
| CN111696921B true CN111696921B (zh) | 2023-07-14 |
Family
ID=72475856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910196118.9A Active CN111696921B (zh) | 2019-03-15 | 2019-03-15 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696921B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701171A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106920776A (zh) * | 2015-12-25 | 2017-07-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN109309052A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050108916A (ko) * | 2004-05-14 | 2005-11-17 | 삼성전자주식회사 | 다마신 공정을 이용한 핀 전계 효과 트랜지스터의 형성 방법 |
| CN104733312B (zh) * | 2013-12-18 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105304490B (zh) * | 2014-07-23 | 2020-09-15 | 联华电子股份有限公司 | 半导体结构的制作方法 |
-
2019
- 2019-03-15 CN CN201910196118.9A patent/CN111696921B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701171A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN106486375A (zh) * | 2015-08-31 | 2017-03-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106920776A (zh) * | 2015-12-25 | 2017-07-04 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN109309052A (zh) * | 2017-07-26 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111696921A (zh) | 2020-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10084069B2 (en) | Apparatus and method for FinFETs | |
| US9922828B2 (en) | Apparatus and method for FinFETs | |
| US8288805B2 (en) | Semiconductor device with gate-undercutting recessed region | |
| US20200350434A1 (en) | Method and Structure for FinFET Devices | |
| CN107785266B (zh) | 半导体结构的制造方法 | |
| TW201724351A (zh) | 半導體裝置及其製造方法 | |
| CN111696921B (zh) | 半导体结构的形成方法 | |
| US9934961B2 (en) | Methods for forming fin structures for semiconductor devices | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| US10103262B2 (en) | Method of forming a finFET structure with high quality EPI film | |
| CN110224029B (zh) | 一种半导体器件及其制作方法及包括该器件的电子设备 | |
| TW202029349A (zh) | 半導體裝置及其形成方法 | |
| CN112151449A (zh) | 半导体结构及其形成方法 | |
| US11769665B2 (en) | Power device structures and methods of making | |
| CN113745112B (zh) | 半导体器件的形成方法 | |
| CN112151596B (zh) | 半导体结构及其形成方法 | |
| CN113314601A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN103545366A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |