JP2005521258A - 歪みフィンｆｅｔ構造および方法 - Google Patents

歪みフィンｆｅｔ構造および方法 Download PDF

Info

Publication number
JP2005521258A
JP2005521258A JP2003579263A JP2003579263A JP2005521258A JP 2005521258 A JP2005521258 A JP 2005521258A JP 2003579263 A JP2003579263 A JP 2003579263A JP 2003579263 A JP2003579263 A JP 2003579263A JP 2005521258 A JP2005521258 A JP 2005521258A
Authority
JP
Japan
Prior art keywords
gate
silicon
present
central portion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003579263A
Other languages
English (en)
Other versions
JP4493343B2 (ja
Inventor
クラーク、ウィリアムズ、エフ
フリード、デビッド、エム
ランゼロッティ、ルイス、ディー
ノワク、エドワード、ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005521258A publication Critical patent/JP2005521258A/ja
Application granted granted Critical
Publication of JP4493343B2 publication Critical patent/JP4493343B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Abstract

【課題】ダブル・ゲートＣＭＯＳの閾値電圧の改善を実現する、ダブル・ゲートＣＭＯＳデバイスの改良されたトランジスタの構造の提供
【解決手段】絶縁物（１０）およびこの絶縁物上にシリコン構造を含むトランジスタの構造を提供する。トランジスタの構造は、中心部分（１５５）およびこの中心部分の端から延びるフィン（２５０）を含む。第１のゲート（５０）はシリコン構造の中心部分の第１の側面に位置づけされる。歪み生成層（１１）が第１のゲート（５０）とシリコン構造の中心部分（１５５）の第１の側面の間にあるかもしれないし、さらに、第２のゲート（１６０）がシリコン構造の中心部分（１５５）の第２の側面にある。

Description

本発明は一般的に半導体製造の分野に関し、より詳細には、ダブル・ゲート電界効果トランジスタを形成する方法に関する。
半導体デバイスの製造においてコストおよび性能を競争力のある状態に保つ必要から、集積回路のデバイス密度は絶えず増大している。デバイス密度の増大を容易にするために、半導体デバイスの特徴サイズを小さくすることができる新しい技術が常に必要とされている。
デバイス密度を絶えず増大させようとする努力は、相補金属酸化物半導体（ＣＭＯＳ）技術において、例えば電界効果トランジスタ（ＦＥＴ）の設計および製造などで特に強い。ＦＥＴは、ほとんど全ての型の集積回路設計（すなわち、マイクロプロセッサ、メモリ、その他）で使用されている。都合の悪いことには、ＣＭＯＳＦＥＴのデバイス密度の増大は、性能または信頼性あるいはその両方の低下をもたらすことが多い。
デバイス密度の増大を容易にするために提案されたＦＥＴの１つの型は、ダブル・ゲート電界効果トランジスタである。ダブル・ゲートＦＥＴは、２個のゲートを使用する。すなわち、許容できる性能を維持しながらＣＭＯＳ寸法のスケーリングを容易にするように、本体の両側に１つずつゲートを使用する。特に、ダブル・ゲートの使用でゲート面積が増加し、このことで、トランジスタは、デバイスのゲート長を増すことなく、より優れた電流制御を行うことができるようになる。そのようなものとして、ダブル・ゲートＦＥＴは、より大きなトランジスタの有する電流制御を行うことができるが、その大きなトランジスタのデバイス・スペースを必要としない。
都合の悪いことに、ダブル・ゲートＣＭＯＳトランジスタの設計および製造で、いくつかの問題が生じる。第１に、ダブル・ゲート・トランジスタの相対的な寸法は、信頼性の高い性能および最小特徴サイズを有するものを確実に製造することが困難なものである。第２に、ダブル・ゲート・トランジスタの閾値電圧は、２つのゲートに使用される材料に大きく依存する。特に、現在の製造技術では、一般に、ダブル・ゲート・トランジスタは高すぎる閾値電圧か低すぎる閾値電圧かどちらかを持つようになる。例えば、ゲートがソースと同じ極性にドープされる場合、閾値電圧は一般にほとんどゼロになる。逆に、ゲートがソースの反対極性にドープされる場合、閾値電圧はほぼ１ボルトになる。大抵のＣＭＯＳ用途では、どちらの結果も望ましくない。
したがって、製造の複雑さをあまり増すことなく、結果として得られるダブル・ゲートＣＭＯＳの閾値電圧の改善を実現する、ダブル・ゲートＣＭＯＳデバイスの改良されたデバイス構造および製造方法が必要とされている。
非対称歪みフィン電界効果トランジスタ（Ｆｉｎ ＦＥＴ）は、絶縁物およびこの絶縁物上に半導体構造を有する。この構造は、中心部分およびこの中心部分から延びる第１および第２の端部を含む。第１のゲートは構造の中心部分の第１の側面に位置づけされ、歪み生成層が第１のゲートと構造の中心部分の第１の側面の間に位置づけされ、第２のゲートが構造の中心部分の第２の側面に位置づけされている。絶縁物は埋込み酸化物層であり、構造の中心部分はシリコンである。歪み生成層は、トランジスタの全体的な性能を低下させるだけの十分な転移を生成することなく、キャリア移動度を高めるように中心部分の内部に歪みを生成するのに十分な濃度のゲルマニウムを有する。第１および第２の端部は、それぞれソース領域およびドレイン領域である。ゲルマニウム濃度は、１０％から４０％までである。異なるゲートは、異なるようにドープしてＶＴを調節することができる。また、ゲートは同様にドープすることもできる。
対称歪みフィン電界効果トランジスタは、絶縁物およびこの絶縁物上に半導体構造を有する。この構造は、シリコンおよびシリコン・ゲルマニウムを有する中心部分とシリコンを備える端部とを有するフィン本体である。第１のゲートは、シリコン構造の中心部分の第１の側面に位置づけされ、第２のゲートは、構造の中心部分の第２の側面に位置づけされている。第１のゲートおよび第２のゲートは、再び、同様にまたは（非対称歪み状態のように）異なるようにドープすることができる。
トランジスタを形成する方法は、絶縁物上にシリコン層を形成すること、このシリコン層の第１の部分をエッチングして第１の開口を作ること、第１の開口に第１のゲートを堆積すること、および第１の開口の反対側に第２の開口を作るようにシリコン層の第２の部分をエッチングすることを含む。第２の部分のエッチング後、シリコン層は、絶縁物上に、中心部分およびこの中心部分の端から延びるフィンを有するシリコン構造を有する。本発明は、第２の開口に面しているシリコン構造の部分に歪み生成層を形成し、第２の開口に第２のゲートを形成し、そして、中心部分を除いてシリコン構造の全ての部分から第１のゲートおよび第２のゲートを除去する。
非対称歪みフィン電界効果トランジスタを形成する方法は、絶縁物上にシリコン層を形成すること、このシリコン層の第１の部分をエッチングして第１の開口を作ること、第１の開口に第１のゲートを堆積すること、および第１の開口の反対側に第２の開口を作るようにシリコン層の第２の部分をエッチングすることを含む。第２の部分のエッチング後に、シリコン層は、絶縁物上に、中心部分およびこの中心部分の端から延びるフィン（fin）を有するシリコン構造を有する。本発明は、第２の開口に面しているシリコン構造の部分にシリコン・ゲルマニウム層を形成し、第２の開口に第１のゲートに対して異なるようにまたは同様にドープされた第２のゲートを形成し、そして、中心部分を除いてシリコン構造の全ての部分から第１のゲートおよび第２のゲートを除去する。
歪みフィン電界効果トランジスタを形成する方法は、絶縁物上にシリコン構造を形成すること、このシリコン構造の一方または両方の側面に応力を形成すること、中心部分およびこの中心部分の端から延びるフィンを有すること、シリコン構造の側面に第１のゲートおよび第２のゲートを堆積すること、および中心部分を除いてシリコン構造の全ての部分から第１のゲートおよび第２のゲートを除去することを含む。
ＦＥＴのチャネル材料の物理的な歪みはキャリア移動度を改善することができる。平面ｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）・デバイスに誘起された歪みは、正孔移動度を３０％以上高めることが示された。この発明は、この利点を基板上に垂直に配列された薄い半導体本体に与える。そのようなものとして、本発明は、より大きなキャリア移動度とより大きなチャネル制御を組み合わせる。
前述および他の目的、態様および利点は、本発明の好ましい実施例についての図面に関連した以下の詳細な説明からより適切に理解されるであろう。
本発明は高度フィンＦＥＴデバイスに関し、そのようなデバイス中に歪みを組み込む。本発明は、「フィン（Fin）」型ＦＥＴダブル・ゲート構造を使用して実施される。フィンＦＥＴ型構造では、ダブル・ゲートは本体の両側に形成され、その結果、本体はゲートの間に横に配置されている。本発明は、シリコン・ゲルマニウム層の作用によって歪んだチャネル本体を有するフィンＦＥＴを製造する。ことによるとウェーハ接合によって、下部のシリコン・バルク・ウェーハ、比較的厚い底面酸化物層、および上部の緩和ＳｉＧｅ層を含むように作られたウェーハに対して処理が始まる。それから、薄いフィンはＳｉＧｅからエッチングされ、ＢＯＸ層で終わる。次に、エピタキシャル・シリコンの薄い層をフィンの上に成長することができる。シリコンとＳｉＧｅの結晶格子定数の違いによって、エピタキシャル層は歪み条件の下で成長する。本発明は、対称または非対称なゲート仕事関数のフィンＦＥＴデバイスに含めることができる。
本発明は、上で非対称歪みフィンＦＥＴに関して説明したが、対称歪みフィンＦＥＴに同様に応用することができる。より具体的には、図２９〜３１に示すように、本発明の第２の実施例に従って歪んだ対称歪みフィンＦＥＴを作るために必要な処理は、上のＳｉＧｅ層３００および絶縁物１０を有するＳＯＩ構造（これを図２９に示す）から始まる。図３０に示すように、ＳｉＧｅ層３００を選択的にパターン形成する。それから、シリコン層３１５をＳｉＧｅ層３００上に成長して、歪み構造を作る。そして、シリコン層３１５に熱酸化物３２０を成長する。次に、ゲート導体（例えば、ポリシリコン）３１０を堆積し、平坦化し、さらにパターン形成して、本体構造１５５を囲繞するゲートを形成する。一実施例では、ゲート導体３１０は、同じドーピング濃度および材料構成を有する。しかし、異なる実施例では、例えばイオン打ち込みを用いてゲート電極３１０を非対称にして、歪んだ非対称ゲート仕事関数フィンＦＥＴをもたらすことができる。より具体的には、非対称ゲート配列では、ゲート導体３１０は、異なるドーピング濃度を有するかもしれないし、または異なるドーパントを使用するかもしれない。上で述べたように、図１８〜２８に示す構造を完成するように、処理は進む。
本発明の重要な特徴は、多くの異なる形のフィンＦＥＴの内部に歪みを設けることである。図１〜２８に示す歪みフィンＦＥＴ実施例の１つでは、対称ゲート導体か非対称ゲート導体かのどちらかを有する歪みフィンＦＥＴを形成するために、ＳＯＩ配列が使用される。もしくは、図１５に関して説明するように、酸化物１５０が省略される場合、動的閾値フィンＦＥＴが形成される。それと反対に、図２９〜３１に示す実施例は、図１〜２８に示すＳＯＩ構造の代わりにＳｉＧｅ−ＯＩ（シリコン・ゲルマニウム・オーバ・インシュレータ）を使用する。同様なやり方で、ＳｉＧｅ−ＯＩ構造は、ゲート導体のドーピングに依存して非対称ゲート構造または対称ゲート構造として形成することができる。前述の実施例は本発明を単に例示するだけであり、本発明はこれらの特定の実施例に限定されない。そうではなくて、上に示した実施例は単に例に過ぎず、当業者は、多くの異なる型のフィンＦＥＴが発明の歪み構造を含むことで有益な結果を実現することを、理解するであろう。
本発明の第１の実施例に従ったフィンＦＥＴの形成を図１〜２８に示す。処理は図１に示すように始まり、ここで、絶縁物上シリコン（ＳＯＩ）構造は、上にあるシリコン層１１と共に埋込み酸化物層のような絶縁物１０を含む。プレースホルダ（placeholder）層１２（窒化物、その他のような）をシリコン層１１の上に堆積する。それから、よく知られている従来パターン形成プロセスを使用してこの構造をパターン形成して、図２に示すように、プレースホルダ層１２の一部２０を除去する。続くエッチング・ステップで、図３に示すように、プレースホルダ１２で保護されていないシリコン層１１の対応する部分３０を除去する。
図４において、酸化プロセスで、シリコン１１にゲート酸化物層４０を成長する。次に、図５に示すように、構造全体にわたってポリシリコン５０を堆積する。ポリシリコン５０は１つのドーパント型（例えば、Ｎ＋ドープされたポリシリコン、その他）である。図６で、例えば化学機械研磨（ＣＭＰ）プロセスを使用して構造を平坦化して、平面層６０を形成する。図７は酸化プロセスを示し、この酸化プロセスで、ドープされたポリシリコン５０はプレースホルダ材料１２よりも速い速度で酸化する。したがって、ポリシリコン５０の上の酸化物層７０は、プレースホルダ層１２の上の酸化物層７１よりも厚い。
図８に示すように、酸化物層７０、７１を制御された速度でエッチングする。プレースホルダ層１２が露出するとすぐにエッチング・プロセスを停止する。これによって、プレースホルダ層１２の上面から全ての酸化物が除去されるが、ポリシリコン層５０の上にいくらかの酸化物７０が残る。次に、図９において、選択エッチング・プロセスを使用してプレースホルダ層１２を除去し、シリコン１１の上部９０を露出された状態にする。
図１０で、ハードマスク１００（ＴＥＯＳ、その他のような）を、構造の上の層全体にわたって共形的に堆積する。それから、図１１に示すように、方向異方性エッチングを使用して、全ての水平面１１０からハードマスク１００を除去するが、ハードマスク１００がポリシリコン５０および酸化物７０の垂直面に残るようにする。図１２で、シリコン１１をパターン形成して部分１２０を除去する。パターン形成プロセスの後で、ハードマスク１００の下の部分だけが残る。
図１３は、選択的なＳｉＧｅ１３０の成長を示す。この例ではＳｉＧｅが使用されるが、本発明はそのような材料構成に限定されない。シリコンに対して格子不整合を示すどのような物質も応力を生成し、本発明に有用である。より具体的には、Ｇｅを有する合成物中で構造を加熱し、これによって、ＳｉＧｅ１３０がシリコン１１から成長するようになる。これによって、既に形成されたシリコン・チャネル１１に歪みが組み込まれる。結果として得られたＳｉ層は、ＳｉＧｅとより小さな格子定数のシリコン層との格子不整合のために歪んでいる。ＦＥＴのチャネル材料の物理的な歪みで、キャリア移動度を大きくすることができる。平面ｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）・デバイスに誘起された歪みは、正孔移動度を３０％以上高めることが示された。これは、歪みで伝導帯および価電子帯が分裂し、低移動度楕円体のエネルギーを高くし、低移動度楕円体の正孔を減らすからである。
同時に、過剰な量のゲルマニウムは、デバイス性能を劣化させるミスフィット転位を生成する。本発明者は、含有率の最適範囲はゲルマニウム１０％から４０％までであることを発見した。
浅いトレンチ分離（ＳＴＩ）技術を使用することで、従来の平面デバイスに歪みが誘起される。しかし、フィンＦＥＴには、ＳＴＩに類似したプロセスが無い。それは、埋込み絶縁物層１０（ＢＯＸ）がデバイス分離を実現するからである。本発明は、この歪みをフィンＦＥＴチャネルに生成するためにシリコン・ゲルマニウム（ＳｉＧｅ）とシリコン側壁膜を使用して、この問題を克服する。
図１４において、ポリシリコン５０の上面１４１から酸化物７０を除去する。また、これによって、ハードマスク１００の高さ１４２が減少し、絶縁物１０に段１４０が形成される。図１５に示すように、他の熱酸化ステップで、ＳｉＧｅ１３０の表面に酸化物１５０を形成する。もしくは、動的閾値フィンＦＥＴを形成するために、酸化物１５０の形成が省略されるかもしれない。酸化物１５０の無い実施例（動的閾値（ＤＴ）フィンＦＥＴ）では、本体がゲートに結合されている状態で歪みフィンＦＥＴＤＴＣＭＯＳデバイスが形成される。シリコン１１、ゲート酸化物４０、ハードマスク１００、酸化物１５０、およびＳｉＧｅ１３０を含んだこの構造は、説明および図を簡単にするために、以下で「本体」と呼び、図面で要素１５５として示す。
次に、図１６で、第１のポリシリコン５０と異なるように、または同様にドープすることができる第２のポリシリコン１６０が、構造全体にわたって堆積される。この構造を再び平坦化して、図１７に示すように平らな上面１７０を形成する。第１のポリシリコン５０はＮ＋ドープ・ポリシリコンであったので、第２のポリシリコン１６０は好ましくはＰ＋ポリシリコンである。しかし、第１および第２のポリシリコンは、対称ゲート・デバイスでは同じであるかもしれない。ポリシリコンの２つの型は、互いに置き換えられかもしれないし、または現在知られているまたは将来開発されるドーピングの他の型と置き換えられるかもしれない。重要な点は、本体１５５の両側に存在するポリシリコン領域５０、１６０は、非対称構造では異なるようにドープされていることである。ポリシリコン５０、１６０は、ドープされたゲルマニウムか、または任意の他の導体であるかもしれない。異なるようにドープされたポリシリコンをシリコン・チャネル構造１１の両側に使用することで、非対称ゲート・フィンＦＥＴが作られる。
様々な導電性材料は、それらと関連したフェルミ・レベルとしばしば呼ばれる内部電気電位を有し、このフェルミ・レベルは、外部印加電圧と共に、電子（または正孔）に対する導体の相対的な親和力を決定する。金属では、フェルミ・レベルは材料に固有であるが、シリコンのような半導体では、このフェルミ・レベルは、過剰な正孔または電子を供給する不純物を導入して価電子帯と伝導帯の間の値に調整することができる。非対称ダブル・ゲート・フィンＦＥＴでは、２個のゲート電極５０、１６０は反対の極性にドープされ、一方のゲートはＮ型にドープされ、他方のゲートはＰ型にドープされている。このようにして、２個のゲート電極５０、１６０は異なるフェルミ・レベルを有し、したがって、一方のゲート電極（強いゲート、ｎＦＥＴの場合にはｎゲート）は反転キャリアに対してより大きな親和力を有し、一方で、他方の電極（弱いゲート、ｎＦＥＴの場合にはｐゲート）は反転キャリアに対してより小さな親和力を有する。その結果として、反転チャネルは、半導体本体中の「強い」ゲートにより近い位置に発生する。このようにして、両方のゲート電極が反転電位に寄与し、比較的低い閾値電圧（例えば、０から０．５ボルトまでの）をもたらす。
図示し議論している実施例では、その構造は非対称フィンＦＥＴデバイスであり、シリコン１１は一方の側３０だけがエッチングされ、残っているシリコン１１の上のプレースホルダ１２が所定の位置に残っている。本発明は、選択的な単結晶ＳｉＧｅ１３０をフィン構造の露出された半分に（ゲート酸化物の反対の側に）成長する。しかし、本発明は、後で示すように対称フィンＦＥＴに応用することができる。
真性シリコン層１８０を堆積または成長して、図１８に示すように、処理は進む。それから、図１９で、他の絶縁物ハードマスク１９０（ＴＥＯＳ、その他のような）を真性シリコン１８０の上に堆積し、従来パターン形成技術を使用してパターン形成して、図２０に示すように、部分２００を除去する。同じ構造を透視図で図２１に示す。図２２に（および透視図で図２３に）示すように、ハードマスク１９０を使用して、ポリシリコン電極５０、１６０および真性シリコン１８０をパターン形成する。それから、図２４に示すように、ハードマスク１９０を領域２２０から除去する。好ましくは、ゲート５０、１６０のパターン形成で、埋込み酸化物層１０まで全てのゲート・ポリシリコンが除去される。このゲート５０、１６０のパターン形成は、窒化物または酸化物に対して選択的な方向性エッチングを使用して行われる。したがって、このパターン形成で、前に形成されたハードマスク１００で保護された本体１５５の部分は除去されない。このパターン形成でポリシリコン５０およびポリシリコン１６０の部分が残り、この部分がダブル・ゲート・トランジスタの２つのゲートを画定する。バッファＨＦ洗浄を行い、それに続いて、全ての露出シリコン表面に酸化物を成長するように設計された熱酸化を行う。好ましくは、これによって、ゲートが本体と接するとき良好な界面を実現する薄い（５０オングストローム）酸化膜が形成される。
それから、本発明は、トランジスタ中へのよく知られている従来のソース打ち込み、ドレイン打ち込み、およびハロー打ち込み（halo implant）を行う。好ましくは、これらの打ち込みは、本体１５５の露出部分（フィン２５０）の４方向全てに行って、本体の両側に一様な打ち込みが確実に行われるようにする。特に、ソース打ち込みとドレイン打ち込みの両方は、本体１５５のフィン２５０の両側から行う。それから、異なる打ち込みエネルギーおよび角度でもう１つの打ち込みを行って、ショート・チャネル効果を改善するハロー打ち込みを本体１５５に形成する。ゲート電極５０、１６０の下にソース／ドレイン・ドーパントよりも深くハロー・ドーパントを確実に配置するために、ハロー打ち込みは、より高いエネルギーでかつフィン２５０に対してより鋭角で行われる。
次に、本発明は、組み合されたゲート電極５０、１６０およびハードマスク２３２の高さよりも大きな厚さの誘電体２４０を堆積し、図２５に示すように、全ゲート電極５０、１６０および露出されたフィン２５０を覆う。それから、この誘電体を平坦化し、部分的に引っ込めて（partially recessed）、図２５に示すように、ハードマスク２３２およびゲート電極５０、１６０の一部が露出されるがソース／ドレイン・フィン領域のどこも露出されないようにする。図２６に示すように、誘電体２４０をゲート５０、１６０の側面だけを覆うようにエッチングし、そして誘電体２４０の上のゲートを端部に側壁スペーサ２４２を形成する。好ましくは、これは、誘電体材料の共形堆積とそれに続く方向性エッチングを使用して行われる。側壁スペーサ２４２は、好ましくは窒化物で形成される。方向性エッチングを遮蔽するように、誘電体２４０、側壁スペーサ２４２、およびハードマスク２３２を使用し、それによって、ゲートに近接した領域を除いて酸化物４０、１５０を除去する。図２７に示すように、ハードマスク２３２、側壁スペーサ２４２、および側壁部分２４０が組み合わさって、ゲート５０、１６０をソースおよびドレイン２５０のコンタクト２８０から効果的に分離する。好ましくは、ソースおよびドレインのコンタクト２８０は、パターン形成された導電性材料を備える。次に、図２８に示すように、従来のよく知られているシリサイド・プロセスを使用して、真性シリコン層１８０をシリサイド化し、シリサイド層２３０を形成する。
図３２に、本発明のこの第１の実施例を要約する流れ図を示す。第１に、項目３２０で、本発明は絶縁物１０の上にシリコン層１１を形成する。それから、項目３２１で、本発明は第１の開口３０を作る。項目３２２で、本発明はシリコン層１１の上に第１の酸化物層４０を成長する。次に、項目３２３で、本発明は第１の開口に第１のゲート５０を堆積する。項目３２４で、本発明はシリコン層１１をエッチングして中心部分およびフィンを有するシリコン構造１５５を作る。項目３２５で、本発明は歪み生成層１３０を形成する。次に、項目３２６で、本発明は、歪み生成層１３０の上に第２の酸化物層１５０を成長する。項目３２７で、本発明は第２の開口１４０に第２のゲート１６０を形成する。それから、項目３２８で、本発明は、中心部分を除いてシリコン構造の全ての部分から第１のゲートおよび第２のゲートを除去する。項目３２９で、本発明は、フィン２５０がソース領域およびドレイン領域を備えるようにフィン２５０にドープする。最後に、項目３３０で、本発明は、ソース領域およびドレイン領域を覆ってソース・コンタクトおよびドレイン・コンタクト２８０を形成する。
動作の際に、ゲート５０、１６０内の電圧によって、ゲート５０、１６０で覆われた半導体シリコン１１の領域の導電率が変化する。この動作で、ソース・フィンとドレイン・フィン２５０の間の電気接続が閉じるかまたは開くかどちらかになる。したがって、デバイスは、論理動作を行う電気スイッチとして使用することができる。
上で言及したように、本発明の１つの重要な特徴は、本体１５５の永久部分として残るＳｉＧｅ層１３０である。より具体的には、そのような特徴が歪みをシリコン・チャネル１１中に組み込む。ＦＥＴのチャネル材料の物理的な歪みは、キャリア移動度を改善することができる。
上で非対称歪みフィンＦＥＴに関連して本発明を説明したが、本発明は対称歪みフィンＦＥＴに同様に応用することができる。より具体的には、図２９〜３１に示すように、本発明の第２の実施例に従って歪んだ対称歪みフィンＦＥＴを作るために必要な処理は、絶縁物１０の上にＳｉＧｅ層３００を有するＳＯＩ構造（これを図２９に示す）から始まる。図３０に示すように、ＳｉＧｅ層３００を選択的にパターン形成する。それから、ＳｉＧｅ層３００にシリコン層３１５を成長して歪み構造を作る。そして、シリコン層３１５に熱酸化物３２０を成長する。次に、ゲート導体（例えば、ポリシリコン）３１０を堆積し、平坦化し、さらにパターン形成して、本体構造１５５を囲繞するゲートを形成する。一実施例では、ゲート導体３１０は、同じドーピング濃度および材料構成を有する。しかし、異なる実施例では、ゲート電極３１０は、歪みによる非対称ゲート仕事関数フィンＦＥＴをもたらすように、例えばイオン打ち込みを用いて、非対称にすることができる。より具体的には、非対称ゲート配列では、ゲート導体３１０は、異なるドーピング濃度を有するかもしれないし、または異なるドーパントを使用するかもしれない。処理は、上で述べたように、図１８〜２８に示す構造を完成するように進む。
本発明の重要な特徴は、多くの異なる形のフィンＦＥＴの内部に歪みを実現することである。図１〜２８に示す歪みフィンＦＥＴ実施例の１つでは、対称ゲート導体か非対称ゲート導体かどちらかを有する歪みフィンＦＥＴを形成するために、ＳＯＩ配列が使用される。もしくは、図１５に関して説明したように、酸化物１５０が省略される場合、動的閾値フィンＦＥＴが形成される。反対に、図２９〜３１に示す実施例は、図１〜２８に示すＳＯＩ構造の代わりにＳｉＧｅ−ＯＩ（シリコン・ゲルマニウム・オーバ・インシュレータ）を使用する。同様なやり方で、ゲート導体のドーピングに依存して、ＳｉＧｅ−ＯＩ構造を非対称ゲート構造または対称ゲート構造として形成することができる。前述の実施例は本発明を単に例示するだけであり、本発明はこれらの特定の実施例に制限されない。そうではなくて、上で示した実施例は単なる例であり、当業者は、多くの異なる型のフィンＦＥＴが発明の歪み構造を含むことで有益な結果を実現することを理解するであろう。
図３３に、本発明の第２の実施例に従って、対称歪みフィン電界効果トランジスタを組み立てるための流れ図を示す。第１に、項目３３１で、本方法は絶縁物１０の上にシリコン・ゲルマニウム層３００を形成する。次に、項目３３２で、本方法は、シリコン・ゲルマニウム層をエッチングして、中心部分およびフィン２５０を有するシリコン構造を作る。項目３３３で、本方法は、シリコン構造３００に酸化物層３２０を成長する。項目３３４で、本方法は、シリコン構造の側面にゲートを堆積する。次に、項目３３６で、本方法は、中心部分を除いてシリコン構造の全ての部分から第１および第２のゲートを除去する。項目３３７で、本方法は、フィン２５０がソース領域およびドレイン領域であるようにフィン２５０にドープする。最後に、項目３３８で、本方法は、ソース領域およびドレイン領域を覆ってソース・コンタクトおよびドレイン・コンタクト２８０を形成する。
上で言及したように、ＳｉＧｅ層１３０が歪みを既に形成されたシリコン・チャネル１１中に組み込む。ＦＥＴのチャネル材料の物理的な歪みは、キャリア移動度を改善することができる。平面ｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）・デバイスに誘起される歪みは、正孔移動度を最高で３０％高めることが示された。この発明は、この利点を基板上に垂直に配列された薄い半導体本体に与える。そのようなものとして、本発明は、より大きなキャリア移動度とより大きなチャネル制御を組み合わせる。
本発明は好ましい実施例に関して説明したが、当業者は認めることであろうが、本発明は、添付の特許請求の範囲の精神および範囲内で修正して実施することができる。例えば、本発明は、垂直半導体本体を形成する特定の方法に関連して教示したが、基板に個別半導体本体を製造する他の方法が使用されるかもしれない（例えば、ＳＯＩ構造上のシリコン・アイランド）。さらに、ＳｉＧｅをチャネル領域に必要な歪みを誘起する主要な材料として教示したが、他の材料が使用されるかもしれない。最後に、本発明は他の半導体（例えば、ガリウム砒素のようなＩＩＩ−Ｖ族半導体）に応用することができる。
ＦＥＴのチャネル材料の物理的な歪みで、キャリア移動度を高めることができる。平面ｐ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）・デバイスに誘起された歪みは、正孔移動度を３０％以上高めることが示された。この発明は、この利点を基板上に垂直に配列された薄い半導体本体に与える。そのようなものとして、本発明は、より大きなキャリア移動度とより大きなチャネル制御を組み合わせる。
本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す透視図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す透視図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す断面図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す透視図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す透視図である。 本発明の第１の実施例に従った方法を使用して製造されたＦＥＴ構造の第１の実施例を示す透視図である。 本発明の第２の実施例に従った方法を使用して製造されたＦＥＴ構造の第２の実施例を示す断面図である。 本発明の第２の実施例に従った方法を使用して製造されたＦＥＴ構造の第２の実施例を示す断面図である。 本発明の第２の実施例に従った方法を使用して製造されたＦＥＴ構造の第２の実施例を示す断面図である。 本発明の第１の実施例に従ったステップの順序を示す流れ図である。 本発明の第２の実施例に従ったステップの順序を示す流れ図である。

Claims (9)

  1. 絶縁物（１０）と、
    中心部分（１５５）と前記中心部分から延びる第１の端部（２５０）および第２の端部（２５０）とを含む、前記絶縁物上の半導体構造と、
    前記中心部分（１５５）の第１の側面に位置づけされた第１のゲート（５０）と、
    前記第１のゲート（５０）と前記中心部分（１５５）の前記第１の側面との間の歪み生成層（１１）と、
    前記中心部分（１５５）の第２の側面上の第２のゲート（１６０）と、
    を備えるトランジスタ。
  2. 前記絶縁物（１０）が、埋込み酸化物層を備える、請求項１に記載のトランジスタ。
  3. 前記中心部分（１５５）がシリコンを備える、請求項１に記載のトランジスタ。
  4. 前記中心部分（１５５）がシリコンおよびシリコン・ゲルマニウムを備える、請求項１に記載のトランジスタ。
  5. 前記歪み生成層（１１）が、前記トランジスタの全体的な性能を低下させるだけの十分な転移を生成することなく、キャリア移動度を高めるように前記中心部分（１５５）の内部に歪みを生成するのに十分な濃度のゲルマニウムを有する、請求項１に記載のトランジスタ。
  6. 前記第１および第２の端部（２５０）がそれぞれソース領域およびドレイン領域を備える、請求項１に記載のトランジスタ。
  7. 前記ゲルマニウム濃度が１０％から４０％までである、請求項５に記載のトランジスタ。
  8. 前記第１のゲート（５０）および前記第２のゲート（１６０）が異なるようにドープされている、請求項１に記載のトランジスタ。
  9. 前記第１のゲート（５０）および前記第２のゲート（１６０）が同様にドープされている、請求項１に記載のトランジスタ。
JP2003579263A 2002-03-19 2003-03-19 歪みフィンｆｅｔ構造および方法 Expired - Lifetime JP4493343B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/101,807 US6635909B2 (en) 2002-03-19 2002-03-19 Strained fin FETs structure and method
PCT/US2003/008480 WO2003081640A2 (en) 2002-03-19 2003-03-19 Strained fin fets structure and method

Publications (2)

Publication Number Publication Date
JP2005521258A true JP2005521258A (ja) 2005-07-14
JP4493343B2 JP4493343B2 (ja) 2010-06-30

Family

ID=28040074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003579263A Expired - Lifetime JP4493343B2 (ja) 2002-03-19 2003-03-19 歪みフィンｆｅｔ構造および方法

Country Status (11)

Country Link
US (3) US6635909B2 (ja)
EP (1) EP1488462B1 (ja)
JP (1) JP4493343B2 (ja)
KR (1) KR100694641B1 (ja)
CN (1) CN100334741C (ja)
AT (1) ATE498199T1 (ja)
AU (1) AU2003223306A1 (ja)
DE (1) DE60335981D1 (ja)
IL (1) IL164063A0 (ja)
TW (1) TW580771B (ja)
WO (1) WO2003081640A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007046150A1 (ja) * 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
JP2008510315A (ja) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP2008124457A (ja) * 2006-11-13 2008-05-29 Internatl Business Mach Corp <Ibm> 非対称マルチゲート型トランジスタ及び形成方法
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8674341B2 (en) 2009-04-01 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. High-mobility multiple-gate transistor with improved on-to-off current ratio
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6900521B2 (en) * 2002-06-10 2005-05-31 Micron Technology, Inc. Vertical transistors and output prediction logic circuits containing same
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6611029B1 (en) * 2002-11-08 2003-08-26 Advanced Micro Devices, Inc. Double gate semiconductor device having separate gates
KR100474850B1 (ko) * 2002-11-15 2005-03-11 삼성전자주식회사 수직 채널을 가지는 비휘발성 ｓｏｎｏｓ 메모리 및 그 제조방법
US6709982B1 (en) 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet
US7148526B1 (en) 2003-01-23 2006-12-12 Advanced Micro Devices, Inc. Germanium MOSFET devices and methods for making same
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6800885B1 (en) * 2003-03-12 2004-10-05 Advance Micro Devices, Inc. Asymmetrical double gate or all-around gate MOSFET devices and methods for making same
US6762448B1 (en) 2003-04-03 2004-07-13 Advanced Micro Devices, Inc. FinFET device with multiple fin structures
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
EP1643560A4 (en) * 2003-05-30 2007-04-11 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
US20040266115A1 (en) * 2003-06-25 2004-12-30 Bor-Wen Chan Method of making a gate electrode on a semiconductor device
US6894326B2 (en) 2003-06-25 2005-05-17 International Business Machines Corporation High-density finFET integration scheme
US6992354B2 (en) * 2003-06-25 2006-01-31 International Business Machines Corporation FinFET having suppressed parasitic device characteristics
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US7005330B2 (en) * 2003-06-27 2006-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming the gate electrode in a multiple-gate transistor
US7372147B2 (en) * 2003-07-02 2008-05-13 Hewlett-Packard Development Company, L.P. Supporting a circuit package including a substrate having a solder column array
US6716686B1 (en) 2003-07-08 2004-04-06 Advanced Micro Devices, Inc. Method for forming channels in a finfet device
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
KR100487566B1 (ko) * 2003-07-23 2005-05-03 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
US7078742B2 (en) 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7307467B2 (en) * 2006-04-28 2007-12-11 International Business Machines Corporation Structure and method for implementing oxide leakage based voltage divider network for integrated circuit devices
US7301206B2 (en) * 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US6787476B1 (en) * 2003-08-04 2004-09-07 Advanced Micro Devices, Inc. Etch stop layer for etching FinFET gate over a large topography
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US8008136B2 (en) * 2003-09-03 2011-08-30 Advanced Micro Devices, Inc. Fully silicided gate structure for FinFET devices
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7015078B1 (en) * 2003-09-09 2006-03-21 Advanced Micro Devices, Inc. Silicon on insulator substrate having improved thermal conductivity and method of its formation
US7863674B2 (en) * 2003-09-24 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US6970373B2 (en) * 2003-10-02 2005-11-29 Intel Corporation Method and apparatus for improving stability of a 6T CMOS SRAM cell
US6951783B2 (en) * 2003-10-28 2005-10-04 Freescale Semiconductor, Inc. Confined spacers for double gate transistor semiconductor fabrication process
US7888201B2 (en) * 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7498225B1 (en) 2003-12-04 2009-03-03 Advanced Micro Devices, Inc. Systems and methods for forming multiple fin structures using metal-induced-crystallization
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes
US6936516B1 (en) * 2004-01-12 2005-08-30 Advanced Micro Devices, Inc. Replacement gate strained silicon finFET process
US7138302B2 (en) * 2004-01-12 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit channel region
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US8217450B1 (en) 2004-02-03 2012-07-10 GlobalFoundries, Inc. Double-gate semiconductor device with gate contacts formed adjacent sidewalls of a fin
KR100577565B1 (ko) * 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
KR100598099B1 (ko) 2004-02-24 2006-07-07 삼성전자주식회사 다마신 게이트를 갖는 수직 채널 핀 전계효과 트랜지스터 및 그 제조방법
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby
KR100620446B1 (ko) * 2004-03-09 2006-09-12 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
US7154118B2 (en) * 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7176092B2 (en) * 2004-04-16 2007-02-13 Taiwan Semiconductor Manufacturing Company Gate electrode for a semiconductor fin device
US7098477B2 (en) * 2004-04-23 2006-08-29 International Business Machines Corporation Structure and method of manufacturing a finFET device having stacked fins
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
US7579280B2 (en) 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
DE102004027691B4 (de) * 2004-06-07 2008-04-30 Infineon Technologies Ag Verfahren zum Herstellen eines Steges aus einem Halbleitermaterial
US7452778B2 (en) * 2004-06-10 2008-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-wire devices and methods of fabrication
US7045862B2 (en) * 2004-06-11 2006-05-16 International Business Machines Corporation Method and structure for providing tuned leakage current in CMOS integrated circuit
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
KR100618852B1 (ko) 2004-07-27 2006-09-01 삼성전자주식회사 높은 동작 전류를 갖는 반도체 소자
US7348284B2 (en) * 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US6969659B1 (en) 2004-08-12 2005-11-29 International Business Machines Corporation FinFETs (Fin Field Effect Transistors)
US7071064B2 (en) * 2004-09-23 2006-07-04 Intel Corporation U-gate transistors and methods of fabrication
DE102005045078B4 (de) * 2004-09-25 2009-01-22 Samsung Electronics Co., Ltd., Suwon Feldeffekttransistor mit einer verspannten Kanalschicht an Seitenwänden einer Struktur an einem Halbleitersubstrat
KR100674914B1 (ko) * 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US7241649B2 (en) * 2004-10-29 2007-07-10 International Business Machines Corporation FinFET body contact structure
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7193279B2 (en) * 2005-01-18 2007-03-20 Intel Corporation Non-planar MOS structure with a strained channel region
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7288805B2 (en) * 2005-02-24 2007-10-30 International Business Machines Corporation Double gate isolation
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7355221B2 (en) * 2005-05-12 2008-04-08 International Business Machines Corporation Field effect transistor having an asymmetrically stressed channel region
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7368787B2 (en) * 2005-05-19 2008-05-06 International Business Machines Corporation Fin field effect transistors (FinFETs) and methods for making the same
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7960791B2 (en) * 2005-06-24 2011-06-14 International Business Machines Corporation Dense pitch bulk FinFET process by selective EPI and etch
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7400031B2 (en) * 2005-09-19 2008-07-15 International Business Machines Corporation Asymmetrically stressed CMOS FinFET
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
EP1932172A1 (en) * 2005-09-28 2008-06-18 Nxp B.V. Double gate non-volatile memory device and method of manufacturing
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US7439588B2 (en) * 2005-12-13 2008-10-21 Intel Corporation Tri-gate integration with embedded floating body memory cell using a high-K dual metal gate
US7512017B2 (en) * 2005-12-21 2009-03-31 Intel Corporation Integration of planar and tri-gate devices on the same substrate
US7396711B2 (en) 2005-12-27 2008-07-08 Intel Corporation Method of fabricating a multi-cornered film
US7525160B2 (en) 2005-12-27 2009-04-28 Intel Corporation Multigate device with recessed strain regions
US20070148926A1 (en) * 2005-12-28 2007-06-28 Intel Corporation Dual halo implant for improving short channel effect in three-dimensional tri-gate transistors
US7545008B2 (en) * 2006-02-03 2009-06-09 The Hong Kong University Of Science And Technology Complementary metal-oxide-semiconductor transistor structure for high density and high performance integrated circuits
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
US7449373B2 (en) 2006-03-31 2008-11-11 Intel Corporation Method of ion implanting for tri-gate devices
US7407847B2 (en) * 2006-03-31 2008-08-05 Intel Corporation Stacked multi-gate transistor design and method of fabrication
US7425500B2 (en) 2006-03-31 2008-09-16 Intel Corporation Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors
US7579897B2 (en) * 2006-04-28 2009-08-25 International Business Machines Corporation Design structure for implementing oxide leakage based voltage divider network for integrated circuit devices
JP2007299951A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置およびその製造方法
US7573108B2 (en) * 2006-05-12 2009-08-11 Micron Technology, Inc Non-planar transistor and techniques for fabricating the same
US8227316B2 (en) * 2006-06-29 2012-07-24 International Business Machines Corporation Method for manufacturing double gate finFET with asymmetric halo
US8946811B2 (en) 2006-07-10 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Body-tied, strained-channel multi-gate device and methods of manufacturing same
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
KR100748261B1 (ko) * 2006-09-01 2007-08-09 경북대학교 산학협력단 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7435683B2 (en) * 2006-09-15 2008-10-14 Intel Corporation Apparatus and method for selectively recessing spacers on multi-gate devices
US20080097346A1 (en) * 2006-09-19 2008-04-24 Alcon, Inc. Trocar cannula
US7700470B2 (en) 2006-09-22 2010-04-20 Intel Corporation Selective anisotropic wet etching of workfunction metal for semiconductor devices
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US7829407B2 (en) * 2006-11-20 2010-11-09 International Business Machines Corporation Method of fabricating a stressed MOSFET by bending SOI region
EP2122687A1 (en) * 2006-12-15 2009-11-25 Nxp B.V. Transistor device and method of manufacturing such a transistor device
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US7538391B2 (en) * 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
US20080173950A1 (en) * 2007-01-18 2008-07-24 International Business Machines Corporation Structure and Method of Fabricating Electrical Structure Having Improved Charge Mobility
US7772048B2 (en) * 2007-02-23 2010-08-10 Freescale Semiconductor, Inc. Forming semiconductor fins using a sacrificial fin
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7737501B2 (en) * 2007-07-11 2010-06-15 International Business Machines Corporation FinFET SRAM with asymmetric gate and method of manufacture thereof
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US20110012090A1 (en) * 2007-12-07 2011-01-20 Agency For Science, Technology And Research Silicon-germanium nanowire structure and a method of forming the same
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US7608495B1 (en) * 2008-09-19 2009-10-27 Micron Technology, Inc. Transistor forming methods
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
US20100155801A1 (en) * 2008-12-22 2010-06-24 Doyle Brian S Integrated circuit, 1T-1C embedded memory cell containing same, and method of manufacturing 1T-1C memory cell for embedded memory application
US7999298B2 (en) * 2008-12-30 2011-08-16 Intel Corporation Embedded memory cell and method of manufacturing same
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US8138030B2 (en) * 2009-09-15 2012-03-20 International Business Machines Corporation Asymmetric finFET device with improved parasitic resistance and capacitance
US8158500B2 (en) 2010-01-27 2012-04-17 International Business Machines Corporation Field effect transistors (FETS) and methods of manufacture
CN102263131B (zh) * 2010-05-25 2013-05-01 中国科学院微电子研究所 一种半导体器件及其形成方法
CN102315269B (zh) * 2010-07-01 2013-12-25 中国科学院微电子研究所 一种半导体器件及其形成方法
US8263446B2 (en) 2010-09-13 2012-09-11 International Business Machines Corporation Asymmetric FinFET devices
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
CN102569395B (zh) * 2010-12-31 2014-08-20 中国科学院微电子研究所 半导体器件及其形成方法
CN102412130A (zh) * 2011-03-30 2012-04-11 上海华力微电子有限公司 利用栅多晶硅提高晶体管载流子迁移率的方法
CN102931061B (zh) * 2011-08-09 2015-01-28 中芯国际集成电路制造(上海)有限公司 一种制作鳍式场效应管的翅片结构的方法
US8723236B2 (en) * 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
KR101805634B1 (ko) * 2011-11-15 2017-12-08 삼성전자 주식회사 Ⅲ-ⅴ족 배리어를 포함하는 반도체 소자 및 그 제조방법
CN103187290B (zh) * 2011-12-31 2015-10-21 中芯国际集成电路制造(北京)有限公司 鳍片式场效应晶体管及其制造方法
US8587068B2 (en) * 2012-01-26 2013-11-19 International Business Machines Corporation SRAM with hybrid FinFET and planar transistors
US8759916B2 (en) 2012-01-27 2014-06-24 International Business Machines Corporation Field effect transistor and a method of forming the transistor
KR101835655B1 (ko) 2012-03-06 2018-03-07 삼성전자주식회사 핀 전계 효과 트랜지스터 및 이의 제조 방법
CN103811543B (zh) * 2012-11-05 2018-09-18 中国科学院微电子研究所 半导体器件及其制造方法
US8872225B2 (en) * 2012-12-20 2014-10-28 Intel Corporation Defect transferred and lattice mismatched epitaxial film
CN103915344B (zh) * 2013-01-08 2017-02-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN103928330B (zh) * 2013-01-11 2017-05-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN103985748B (zh) * 2013-02-08 2016-12-28 中国科学院微电子研究所 半导体设置及其制造方法
US9087902B2 (en) 2013-02-27 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9385234B2 (en) 2013-02-27 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
KR102045212B1 (ko) 2013-04-23 2019-11-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104576381B (zh) * 2013-10-14 2018-01-09 中国科学院微电子研究所 一种非对称超薄soimos晶体管结构及其制造方法
US20150187915A1 (en) * 2013-12-26 2015-07-02 Samsung Electronics Co., Ltd. Method for fabricating fin type transistor
US9515181B2 (en) 2014-08-06 2016-12-06 Qualcomm Incorporated Semiconductor device with self-aligned back side features
US9391204B1 (en) 2015-03-12 2016-07-12 International Business Machines Corporation Asymmetric FET
US9722052B2 (en) * 2015-10-27 2017-08-01 International Business Machines Corporation Fin cut without residual fin defects
US9735269B1 (en) 2016-05-06 2017-08-15 International Business Machines Corporation Integrated strained stacked nanosheet FET

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521797A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体装置及びその製造方法
JPH1074943A (ja) * 1996-09-02 1998-03-17 Toshiba Corp 半導体装置
JPH1093093A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置およびその製造方法
JP2002057329A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 縦型電界効果トランジスタ及びその製造方法
JP2003243667A (ja) * 2002-02-22 2003-08-29 Toshiba Corp 半導体装置、半導体装置の製造方法、半導体基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5385853A (en) * 1992-12-02 1995-01-31 International Business Machines Corporation Method of fabricating a metal oxide semiconductor heterojunction field effect transistor (MOSHFET)
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP4220665B2 (ja) * 1999-11-15 2009-02-04 パナソニック株式会社 半導体装置
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6252284B1 (en) * 1999-12-09 2001-06-26 International Business Machines Corporation Planarized silicon fin device
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6458662B1 (en) * 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6492212B1 (en) * 2001-10-05 2002-12-10 International Business Machines Corporation Variable threshold voltage double gated transistors and method of fabrication
US6610576B2 (en) * 2001-12-13 2003-08-26 International Business Machines Corporation Method for forming asymmetric dual gate transistor
US20030151077A1 (en) * 2002-02-13 2003-08-14 Leo Mathew Method of forming a vertical double gate semiconductor device and structure thereof
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6800910B2 (en) * 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6803631B2 (en) * 2003-01-23 2004-10-12 Advanced Micro Devices, Inc. Strained channel finfet

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521797A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体装置及びその製造方法
JPH1074943A (ja) * 1996-09-02 1998-03-17 Toshiba Corp 半導体装置
JPH1093093A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置およびその製造方法
JP2002057329A (ja) * 2000-08-09 2002-02-22 Toshiba Corp 縦型電界効果トランジスタ及びその製造方法
JP2003243667A (ja) * 2002-02-22 2003-08-29 Toshiba Corp 半導体装置、半導体装置の製造方法、半導体基板の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510315A (ja) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
JP5167816B2 (ja) * 2005-10-21 2013-03-21 富士通株式会社 フィン型半導体装置及びその製造方法
WO2007046150A1 (ja) * 2005-10-21 2007-04-26 Fujitsu Limited フィン型半導体装置及びその製造方法
US8679906B2 (en) 2006-11-13 2014-03-25 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
JP2008124457A (ja) * 2006-11-13 2008-05-29 Internatl Business Mach Corp <Ibm> 非対称マルチゲート型トランジスタ及び形成方法
US9590068B2 (en) 2009-04-01 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. High-mobility multiple-gate transistor with improved on-to-off current ratio
US8674341B2 (en) 2009-04-01 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. High-mobility multiple-gate transistor with improved on-to-off current ratio
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
US8927371B2 (en) 2009-04-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. High-mobility multiple-gate transistor with improved on-to-off current ratio
US10109748B2 (en) 2009-04-01 2018-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. High-mobility multiple-gate transistor with improved on-to-off current ratio
US8674408B2 (en) 2009-04-30 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US10269970B2 (en) 2009-05-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US9006788B2 (en) 2009-06-01 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors

Also Published As

Publication number Publication date
AU2003223306A1 (en) 2003-10-08
US6849884B2 (en) 2005-02-01
TW200304703A (en) 2003-10-01
CN100334741C (zh) 2007-08-29
EP1488462B1 (en) 2011-02-09
IL164063A0 (en) 2005-12-18
KR20040094702A (ko) 2004-11-10
US6767793B2 (en) 2004-07-27
CN1643697A (zh) 2005-07-20
US20030201458A1 (en) 2003-10-30
AU2003223306A8 (en) 2003-10-08
TW580771B (en) 2004-03-21
US20030178677A1 (en) 2003-09-25
EP1488462A4 (en) 2008-04-23
DE60335981D1 (de) 2011-03-24
ATE498199T1 (de) 2011-02-15
US6635909B2 (en) 2003-10-21
EP1488462A2 (en) 2004-12-22
WO2003081640A3 (en) 2004-03-11
WO2003081640A2 (en) 2003-10-02
KR100694641B1 (ko) 2007-03-13
US20030178681A1 (en) 2003-09-25
JP4493343B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4493343B2 (ja) 歪みフィンｆｅｔ構造および方法
US7214993B2 (en) Non-planar transistor having germanium channel region and method of manufacturing the same
US7834345B2 (en) Tunnel field-effect transistors with superlattice channels
US7910413B2 (en) Structure and method of fabricating FinFET with buried channel
JP5063352B2 (ja) 高移動性バルク・シリコンｐｆｅｔ
US9922878B2 (en) Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing
US11842927B2 (en) Semiconductor structure
US20060076625A1 (en) Field effect transistors having a strained silicon channel and methods of fabricating same
US8614468B2 (en) Mask-less and implant free formation of complementary tunnel field effect transistors
JP5153121B2 (ja) 電界効果トランジスタ・デバイスとその形成方法
KR20050075697A (ko) 다면 채널을 가지는 반도체 소자 및 그 제조 방법
US7923346B2 (en) Field effect transistor structure with an insulating layer at the junction
WO2011066729A1 (zh) 混合材料反型模式圆柱体全包围栅cmos场效应晶体管
JP2006507684A (ja) ２トランジスタｎｏｒデバイス
JP2008028263A (ja) 半導体装置
US7442612B2 (en) Nitride-encapsulated FET (NNCFET)
JP2007123880A (ja) 電界効果トランジスタ（ｆｅｔ）およびその製造方法（高性能および低リーク電界効果トランジスタを製造するための構造および方法）
TW202306162A (zh) 電晶體結構
US11688741B2 (en) Gate-all-around devices with isolated and non-isolated epitaxy regions for strain engineering
US20240047272A1 (en) Semiconductor structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Ref document number: 4493343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term