JP2006128494A - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006128494A JP2006128494A JP2004316686A JP2004316686A JP2006128494A JP 2006128494 A JP2006128494 A JP 2006128494A JP 2004316686 A JP2004316686 A JP 2004316686A JP 2004316686 A JP2004316686 A JP 2004316686A JP 2006128494 A JP2006128494 A JP 2006128494A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- gate
- semiconductor layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 198
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 125
- 239000002184 metal Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 229910021332 silicide Inorganic materials 0.000 description 26
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 縦型ＭＯＳＦＥＴの機械的強度を強め、倒壊を防止し、駆動力を高める。
【解決手段】 半導体基板上面の一部に形成された突起状の半導体層と、前記半導体層の第１の側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層の第２の側面に形成され、前記ゲート絶縁膜に比べて水平方向の幅が厚い絶縁膜と、前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域と、を有することを特徴とする半導体集積回路装置。
【選択図】 図１
【解決手段】 半導体基板上面の一部に形成された突起状の半導体層と、前記半導体層の第１の側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層の第２の側面に形成され、前記ゲート絶縁膜に比べて水平方向の幅が厚い絶縁膜と、前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域と、を有することを特徴とする半導体集積回路装置。
【選択図】 図１
Description
本発明は、半導体集積回路装置及びその製造方法に関するものである。
従来、半導体集積回路装置の高集積化に伴い、半導体集積回路内のＭＯＳＦＥＴは微細化が進められている。半導体集積回路装置の微細化の限界を打開するために、ＭＯＳＦＥＴを３次元構造とすることが考えられている（例えば、特許文献１参照。）。
この特許文献１によれば、ＳＯＩ基板の単結晶シリコン層を短冊状に細く切り出して突起部（Ｆｉｎ部）を形成し、この突起部にゲート絶縁膜及びゲート電極を立体交差させ、前記突起部の上面及び両側面をチャネルとする、ダブルゲートの縦型ＭＯＳＦＥＴが提案されている。すなわち、突起部の両側面及び上面にチャネルキャリア層を形成し、トランジスタを動作させるという構造のものである。
このダブルゲートの縦型ＭＯＳＦＥＴは、少なくとも２面以上のチャネルキャリア層を有するため、高い電流駆動力を得ることができ、突起部の底面積を小さくしかつ、突起部を高く形成することにより、プレーナー型のＭＯＳＦＥＴよりも省スペース化を図ることが可能であるので、将来のＬＳＩに用いられる素子として有望である。
上記従来のダブルゲートの縦型ＭＯＳＦＥＴでは、駆動能力を高めるために微細化を進めるに従い短チャネル効果を無視できなくなってくる。この短チャネル効果を抑制するためには、ほぼ同じチャネル長において、単結晶シリコン層の突起部の厚さを小さくし、ゲート電極からの電界の影響を増大させる必要がある。例えば、ゲート長３０ｎｍの場合、単結晶シリコン層の突起部の厚さを７ｎｍ乃至１０ｎｍとする必要がある。
しかしながら、単結晶シリコン層の突起部の厚さを薄くすると、製造工程中に単結晶シリコン層の突起部が倒れてしまうという問題があった。すなわち、単結晶シリコン層の突起部の機械的強度が足りずに、突起部が倒れ、製品の良品率を落としていた。 また、単結晶シリコン層の突起部の厚さを１０ｎｍ程度以下にまで微細化すると、駆動力は上昇せずに、反対に駆動力は減少する。これは、単結晶シリコン層の突起部の厚さを１０ｎｍ程度まで微細化すると、ダブルゲートの縦型ＭＯＳＦＥＴの高駆動力の要因となっている２つの反転層が形成されなくなるためである。反転層は一般に３ｎｍから３０ｎｍ程度であることが知られており、単結晶シリコン層の突起部の厚さを１０ｎｍ程度にすると、単結晶シリコン層の突起部の厚さが反転層の２倍よりも小さくなり、２倍の電流値を与えることができなくなり、縦型ＭＯＳＦＥＴの駆動力が低下してしまうという問題が生じる。
特開2002-110963号公報
本発明は、縦型ＭＯＳＦＥＴの機械的強度を強め、倒壊を防止し、駆動力を高めることが可能な半導体集積回路装置及びその製造方法を提供することを目的とする。
本発明の一態様の半導体集積回路装置は、半半導体基板上面の一部に形成された突起状の半導体層と、前記半導体層の第１の側面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体層の第２の側面に形成され、前記ゲート絶縁膜に比べて水平方向の幅が厚い絶縁膜と、前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域とを有することを特徴としている。
また、本発明の別の一態様の半導体集積回路装置の製造方法は、半導体基板に溝を形成し、前記溝内に一端部が埋め込まれ、且つ他端部が前記半導体基板表面より突起する突起状の第１の絶縁膜を形成する工程と、前記突起状の第１の絶縁膜の側部に第２の絶縁膜からなる側壁を形成する工程と、前記突起状の第１の絶縁膜及び前記第２の絶縁膜をマスクとして、前記第１の絶縁膜の両側の前記半導体基板部分を途中までエッチングし、前記第２の絶縁膜下に突起状の第１及び第２の半導体層を形成する工程と、前記第１及び第２の半導体層の側面にゲート絶縁膜を形成する工程と、前記第１の絶縁膜及び前記第２の絶縁膜を跨いで、前記第１の半導体層の側面の前記ゲート絶縁膜表面から前記第２の半導体層の側面のゲート絶縁膜にわたってゲート電極を形成する工程と、前記ゲート電極を挟むように前記第１及び第２の半導体層の側面に不純物を注入し、ソース領域及びドレイン領域を形成する工程とを有することを特徴としている。
本発明によれば、縦型ＭＯＳＦＥＴの機械的強度を強め、倒壊を防止し、駆動力を高めることが可能である。
以下、本発明を縦型ＭＯＳＦＥＴを有する半導体集積回路装置に適用した実施例について、図面を参照して説明する。
本発明の第１の実施例に係る縦型ＭＯＳＦＥＴを図１乃至図５を用いて説明する。図１は、本発明の第１の実施例に係る縦型ＭＯＳＦＥＴの構造を示す斜視図である。図２は、図１の線Ａ１−Ａ２を通る鉛直面で切断し矢印の方向に眺めたＡ１−Ａ２断面図である。以下、本実施例では、Ｐ型ＭＯＳＦＥＴの構造について説明するが、不純物及び、電圧の極性を逆にすることにより、Ｎ型ＭＯＳＦＥＴの場合にも適用することが可能である。
図１及び図２に示すように、半導体基板１０の上面の一部には、断面矩形の突起状の半導体層２０が形成されている。この半導体層２０は、相対向する第１の側面（図２において半導体層２０の右側面）２０ａ及び第２の側面（図２において半導体層２０の左側面）２０ｂと上面２０ｃを有している。ここでは、例えば半導体層２０は、半導体基板１０の上面を加工することにより、半導体基板１０と一体的に形成し、厚さ（Ｗ）を７ｎｍ程度、半導体基板１０上面からの高さ（Ｈ）を３０ｎｍ程度に形成している。
この半導体層２０の第２の側面２０ｂ上であって、半導体基板１０上には酸化膜（ＳｉＯ２）からなる第１の絶縁膜３０が形成され、半導体層２０の上面２０ｃには窒化膜（ＳｉＮ）からなる第２の絶縁膜３１が形成されている。この第１の絶縁膜３０は、半導体層２０を機械的に保持するため、及び半導体層２０の第２の側面２０b側にチャネルの形成を防止するために、その膜厚を後述のゲート絶縁膜４０に比べて厚く、例えば１０ｎｍ程度に形成し、その幅を半導体層２０とほぼ同じ大きさに形成している。
また、第１の絶縁膜３０は、半導体基板１０上面から高さを半導体基板１０に比べて高く、例えば４０ｎｍに形成し、半導体層２０の上面２０ｃと第１の絶縁膜３０の上面に１０ｎｍ程度の段差を形成している。
この第２の絶縁膜３１は、半導体層２０と第１の絶縁膜３０との段差部分を埋めると共に、後述のゲート電極５０により、半導体層２０の上面側にチャネルの形成を防止するために、その膜厚を後述のゲート絶縁膜４０に比べて厚く、例えば１０ｎｍに形成している。なお、第２の絶縁膜３１は、ＳｉＮ膜に限定されるものではなく、第１の絶縁膜３０と同一の材料でもよく、例えば、ＳｉＯ２膜であってもよい。
また、半導体層２０の所定部分の上には、半導体層２０の第１の側面２０aを覆うようにＳｉＯ２からなるゲート絶縁膜４０が形成されている。すなわち、ゲート絶縁膜４０は、半導体層２０の第１の側面２０aから、第２の絶縁膜３１、第１の絶縁膜３０の上面を跨いで、第１の絶縁膜３０の側面上に形成されている。なお、このゲート絶縁膜４０は、少なくとも半導体層２０の第１の側面２０a上に形成されていればよい。
このゲート絶縁膜４０の膜厚は１ｎｍ程度であり、ゲート絶縁膜４０の幅（L）は２０ｎｍ程度である。このゲート絶縁膜４０の幅（L）は、ゲートバイアスをかけたときのチャネル長となる。
また、半導体基板１０上には、半導体層２０と接するように第３の絶縁膜３２が形成されている。この第３の絶縁膜３２の厚さは、例えば１０ｎｍに形成し、ＳｉＮ、ＳｉＯ２等から形成されている。
そして、ゲート絶縁膜４０及び第３の絶縁膜３２上には、ゲート電極５０が形成されている。なお、このゲート電極５０は、ゲート絶縁膜４０の全面に形成されているが、少なくともゲート絶縁膜４０のうち、第１の側面２０a上のゲート絶縁膜４０の上面を覆うように形成されていれば良い。
このゲート電極５０には、窒化チタンなど、シリコンバンドギャップの中心に近い仕事関数を持つ金属または金属化合物を用いるが、通常のトランジスタのゲート電極に用いられるポリシリコンなどを用いても良い。
図３は、図１の線Ｂ１−Ｂ２を通る水平面で切断し、矢印の方向に眺めたＢ１−Ｂ２断面図である。図３において、半導体層２０の図面上の左右両側には、半導体層２０の導電型と逆の導電型（Ｐ型）を持つソース領域６０とドレイン領域７０が互いに離間して形成されている。
このソース領域６０とドレイン領域７０は、不純物としてボロン（Ｂ）を有しており、ゲート電極５０の両側の第１の側面２０ａの両側面内に、ゲート電極５０に対して自己整合的に形成されている。
また、半導体層２０のうち、ゲート絶縁膜４０及びゲート電極５０に覆われている部分、つまりゲートバイアスをかけたときにチャネルが形成される部分には、不純物は注入されておらず、チャネルが形成される部分の不純物濃度は、半導体層２０の不純物濃度そのもので、例えば２e17cm-3程度以下である。
さらに、ソース領域６０及びドレイン領域７０表面の各々に金属シリサイド膜６１及び金属シリサイド膜７１が形成されている。これにより、金属シリサイド膜６１とソース領域６０及び金属シリサイド膜７１とドレイン領域７０の間で良好なオーミック接触が得られ、コンタクト抵抗を低減することが可能である。
なお、ソース領域６０及びドレイン領域７０にそれぞれ金属シリサイドを設け、金属シリサイド膜６１及び金属シリサイド７１としたが、金属シリサイドを設けずに、ソース領域６０をソース電極とし、ドレイン領域７０をドレイン電極としても良い。
また、第１の絶縁膜３０、第２の絶縁膜３１及び第３の絶縁膜３２は、いずれも単層に限るものではなく、それぞれ複数種からなる多層の絶縁膜でも良い。
さらに、第１の絶縁膜３０、第２の絶縁膜３１及び第３の絶縁膜３２とゲート絶縁膜４０とは、同材料のもので形成してもよいが、第１の絶縁膜３０、第２の絶縁膜３１及び第３の絶縁膜３２は、いずれもゲート絶縁膜４０に比べて十分に大きい膜厚を有することが必要である。さらにまた、第１の絶縁膜３０、第２の絶縁膜３１及び第３の絶縁膜３２としては、誘電率の小さい、いわゆるlow-k膜を用いても良く、ゲート絶縁膜４０としては、誘電率が高い、いわゆるhigh-k膜を用いても良い。
上述した本実施例では、半導体層２０の第２の側面２０ｂとゲート電極５０との間にゲート絶縁膜４０に比べて充分に厚い第１の絶縁膜３０を設けることにより、従来技術の突起部(半導体層)の両側面にチャネルを有する、いわゆるダブルゲートの縦型ＭＯＳＦＥＴとは異なり、半導体層２０の側面２０a側にのみチャネルを有するシングルゲートの縦型ＭＯＳＦＥＴを構成している。このようなシングルゲートの縦型ＭＯＳＦＥＴでは、半導体層２０の厚さ（Ｗ）が、１０ｎｍ以下というような微細な縦型ＭＯＳＦＥＴを形成したとしても、半導体層２０の側面２０a側のみに反転層が形成されるので、１０ｎｍ程度以下の厚さ（Ｗ）を有する縦型ＭＯＳＦＥＴを形成したとしても駆動力は低下しない。
また、半導体層２０の上面２０ｃにゲート絶縁膜４０に比べて充分に厚い、第２の絶縁膜３１を設けているため、半導体層２０の上面２０ｃにチャネルが形成されない。このため、チャネルが重なる図２における半導体層２０の右上の角部分を中心に電界集中が起き、キャリア濃度が高くなり、半導体層２０の右上の角部分におけるリーク電流が増大してしまうという問題の発生を抑制することが可能となる。
そして、半導体層２０の第１の側面２０ａとゲート電極５０との間にゲート絶縁膜４０に比べて充分に膜厚の厚い第１の絶縁膜３０を設けることにより、第１の絶縁膜の寄生容量を小さくすることが可能となる。これにより、縦型ＭＯＳＦＥＴの寄生容量を低減することが可能となり、ＭＯＳＦＥＴのスイッチングスピードを向上させることが可能である。
さらに、半導体層２０を幅の厚い第１の絶縁膜３０により機械的に保持しているため、半導体層２０の高さ（Ｈ）を増大させることができ、半導体集積回路の半導体基板（チップ）の面積を増大させることなく、実質的にチャネルが形成される部分の面積を増大させることが可能となる。さらに、半導体層２０の片側面を第１の絶縁膜３０で隣接させ支持しているため、半導体層２０の強度を高めることが可能となる。従って、倒壊しにくい高アスペクト比のチャネル部分を有する半導体集積回路装置を形成することが可能である。
本発明の第２の実施例に係る縦型ＭＯＳＦＥＴを図４乃至図５を用いて説明する。図４は、本発明の第２の実施例に係る縦型ＭＯＳＦＥＴの構造を示す斜視図である。図５は、図４の線Ｃ１−Ｃ２を通る鉛直面で切断し矢印の方向に眺めたＣ１−Ｃ２断面図である。本実施例は、第１の絶縁膜３０の両側にシングルゲートの縦型ＭＯＳＦＥＴを設けたものである。また、各図において、上記第１の実施例と同様の構成部分には同一の符号を付し、その部分の説明は省略する。
図４及び図５に示すように、半導体基板１０の上面一部には、ＳｉＯ２からなる断面矩形の突起状の第１の絶縁膜３０が半導体基板１０の上面から突出するように形成されている。この第１の絶縁膜３０の両側側面のうち、一方の側面には断面矩形の突起状の半導体層８０が形成され、その対向する面には、断面矩形の突起状の半導体層８１が形成されている。
この半導体層８０、８１は、実施例１に示した半導体層２０と同様のものであり、第１の絶縁膜３０に比べて高さが低く、第１の絶縁膜３０の側面と密着して半導体基板１０の上面から突出するように形成されている。この半導体層８０、８１は、実施例１に示した半導体層２０と同様に、半導体基板１０からの高さ（Ｈ）が３０ｎｍ程度、厚さ（Ｗ）が７ｎｍ程度である。
この半導体層８０、８１の上面８０ｃには、ＳｉＮからなる第２の絶縁膜３１が第１の絶縁膜３０の側面と密着して形成されている。なお、第１の絶縁膜３０と第２の絶縁膜３１は、異なる材料の膜である必要はなく、同一の材料から形成されても良い。
そして、半導体層８０の所定部分には、半導体層８０の側面８０aを覆うようにゲート絶縁膜４０が形成され、半導体層８１の所定部分には、半導体層８１の側面８１aを覆うようにゲート絶縁膜４０が形成されている。
また、半導体基板１０上には、半導体層８０、８１に接するように第３の絶縁膜３２が形成されている。
そして、第３の絶縁膜３２及びゲート絶縁膜４０を覆うようにゲート電極５０が形成されている。なお、このゲート電極５０は、少なくともゲート絶縁膜４０の上面を覆うように形成されていれば良い。
さらに、ゲート電極５０を挟むようにして半導体層８０、８１の両側には、半導体層８０、８１の導電型と逆の導電型（Ｐ型）を持つソース領域６０とドレイン領域７０が互いに離間して形成されている。
さらに、ソース領域６０及びドレイン領域７０表面の各々に金属シリサイド膜６１及び金属シリサイド膜７１が形成されている。これにより、金属シリサイド膜６１とソース領域６０及び金属シリサイド膜７１とドレイン領域７０の間で良好なオーミック接触が得られ、コンタクト抵抗を低減することが可能である。このようにして、本実施例に係る縦型ＭＯＳＦＥＴが形成されている。
本実施例に係る縦型ＭＯＳＦＥＴにおいては、半導体層のうち、ゲート絶縁膜が形成されていない側の面に形成される第１の絶縁膜３０を共有していることに特徴を有する。これにより、実施例１に示したような縦型ＭＯＳＦＥＴが形成される面積を低減でき、半導体集積回路装置の省面積化を図ることが可能となる。
次に、上記構造の縦型ＭＯＳＦＥＴの製造方法を図４乃至図６を用いて説明する。図６は、この縦型ＭＯＳＦＥＴの製造方法の工程断面図である。図６は、図４の線Ｃ１−Ｃ２を通る鉛直面で切断し矢印の方向に眺めた工程断面図である。
まず、図６（a）に示すように、シリコン（Ｓｉ）からなる半導体基板１０の上面全面にＳｉＮ膜１１１をＣＶＤ法で堆積させる。このＳｉＮ膜１１１の上面にリソグラフィー技術を用いて、レジストのマスクパターン１１２を形成する。このＳｉＮ膜１１１は、図４に示す第２の絶縁膜３１の膜厚と同じ膜厚に形成する。また、このＳｉＮ膜１１１は、後述する突起状の第１の絶縁膜３０を形成するためのものである。
次に、レジストのマスクパターン１１２で覆われていない半導体基板１０の領域に、トレンチ１１３を形成する。このトレンチ１１３の形成においては、まず、マスクパターン１１２で覆われていないＳｉＮ膜１１１部分をエッチングで除去した後、異方性ドライエッチングを用いて半導体基板１０の途中までエッチングしてトレンチ１１３を形成する。このエッチングにおいては、できるだけ、トレンチ１１３側壁を垂直に形成するのが好ましい。このトレンチ１１３を形成する方法は、ＳＴＩなどを設ける際に用いる周知の技術を用いて形成することが可能である。
続いて、図６（ｂ）に示すように、マスクパターン１１２を除去した後、ＳｉＮ膜１１１及び半導体基板１０上に、トレンチ１１３を埋め尽くすようにＳｉＯ２膜１１４をＣＶＤ法で堆積させる。さらに、ＳｉＮ膜１１１の上面が露出するまでＣＭＰ法でトレンチ１１３以外のＳｉＯ２膜１１４を研磨し、除去し、トレンチ１１３内にＳｉＯ２膜１１４を埋め込む。
この後、図６（ｃ）に示すように、ＳｉＮ膜１１１をホットリン酸などで選択的に除去する。これにより、図４及び図５に示すような半導体基板１０の上面から突出した断面矩形の突起状のＳｉＯ２膜からなる第１の絶縁膜３０が形成される。
次に、図６（ｄ）に示すように、半導体基板１０及び第１の絶縁膜３０の全面にＳｉＮ１１５をＣＶＤ法で堆積させる。
この後、図６（ｅ）に示すように、ＲＩＥなどの異方性エッチングにより、ＳｉＮ膜１１５をエッチングし、突起状の第１の絶縁膜３０の側面にＳｉＮからなる第２の絶縁膜３１形成する。これにより、突起状の第１の絶縁膜３０の側面に図４に示すような第２の絶縁膜３１が形成される。
次に、図６（ｆ）に示すように、突起状の第１の絶縁膜３０及び第２の絶縁膜３１の外側の半導体基板１０の領域を異方性ドライエッチングにより、半導体基板１０の途中までエッチングする。ここでは、第１の絶縁膜３０の底面と同じ位置までエッチングを行なう。このエッチングにより、図４に示すような突起状の第１の絶縁膜３０の両側にこの第１の絶縁膜３０と密着して半導体基板１０の上面より突出した突起状の半導体層８０、８１が形成される。このエッチングの深さによって、半導体層８０、８１の高さが決められる。
その後、図６（ｇ）に示すように、半導体基板１０の露出表面であって、半導体層８０、８１の側部に、ＣＶＤ法を用いて第３の絶縁膜３２を堆積させ、ＣＭＰで平坦化し、エッチバックを行なって溝の底部に１０ｎｍ程度残留させる。この第３の絶縁膜３２は、ＳｉＮ、ＳｉＯ２等の絶縁膜である。
次に、図６（ｈ）に示すように、熱酸化等により、半導体層８０、８１上にゲート酸化膜４０を形成する。さらに、このゲート酸化膜４０上にＣＶＤ法によりポリシリコンを形成した後、及びＳｉＮをこの順で堆積させた後、リソグラフィー技術を用いてポリシリコンをパターニングして、ポリシリコンからなるゲート電極５０を形成する。
この後、図４に示すように、ゲート電極５０の両側、すなわちチャネル形成領域の両側の半導体層８０、８１に、ソース領域６０とドレイン領域７０を形成する。このソース領域６０とドレイン領域７０は、ゲート電極５０及びＳｉＮ膜をマスクとして、ゲート電極５０下を除く半導体層８０、８１における第１の側面の左右の両側面に、イオン注入法によりボロン（Ｂ）を注入することにより、ゲート電極５０に対して自己整合的に形成される。このＳｉＮ膜は、ゲート電極５０であるポリシリコン膜への不純物の注入を防ぐために設けた。
この後、ソース領域６０及びドレイン領域７０の各々の表面にチタン（Ｔｉ）をスパッタリングなどで形成し、加熱処理を行い、チタンシリサイドからなる金属シリサイド膜６１及び７１をソース領域６０及びドレイン領域７０に形成する。これにより、ソース領域６０と金属シリサイド膜６１との間及びドレイン領域７０と金属シリサイド膜７１との間で良好なオーミック接触が得られる。
以上により、図４及び図５に示すように、突起状の第１の絶縁膜３０の側面の各々にシングルゲートの縦型ＭＯＳＦＥＴが形成される。
なお、図６（ｃ）に示す突起状の第１の絶縁膜３０及び半導体層８０、８１は、次のように形成しても良い。すなわち、半導体基板１０上にリソグラフィー技術を用いてマスクを形成し、露出した半導体基板１０上面部分にＳｉＯ２膜を形成し、その後マスクを除去して突起状の第１の第１の絶縁膜３０を形成した後、この第１の絶縁膜３０の両側の半導体基板１０の上面部分に半導体材料を選択エピタキシャル成長により堆積させて突起状の半導体層８０、８１を形成するなどしても良い。
上記した実施例では、上記第１の実施例の縦型ＭＯＳＦＥＴを２つ組み合わせた構造を有したものであり、上記第１の実施例と同様の効果を有する。
さらに、第１の絶縁膜３０を２つの半導体層８０、８１間に設け、その第１の絶縁膜３０及び半導体層８０、８１を覆うようにゲート電極５０を形成し、第１の絶縁膜３０及びゲート電極５０を共有している。このため、第１の実施例の縦型ＭＯＳＦＥＴを単に２つ組み合わせた場合に比べて、高集積化を実現することが可能である。
また、上記製造方法によれば、半導体層を強度の高い第１の絶縁膜により機械的に支持しているので、半導体層が倒壊する恐れがなく、高信頼性の縦型ＭＯＳＦＥＴを製造することが可能である。また、高アスペクト比の半導体層を容易に形成することが可能であり、ＦＥＴの駆動力を増大させることができる。
本発明の第３の実施例に係る縦型ＭＯＳＦＥＴを図７乃至図８を用いて説明する。図７は、本発明の第３の実施例に係る縦型ＭＯＳＦＥＴの構造を示す斜視図である。図８は、図７の線Ｄ１−Ｄ２を通る鉛直面で切断し矢印の方向に眺めたＤ１−Ｄ２断面図である。また、各図において、上記第２の実施例と同様の構成部分には同一の符号を付し、その部分の説明は省略する。
本実施例では、半導体基板１０に代えてＳＯＩ構造の半導体基板（以下、単にＳＯＩ基板という）１３を用いていることにその特徴を有する。すなわち、図７及び図８に示すように、ＳＯＩ基板１３の絶縁層１２上に、突起状の第１の絶縁膜３０が形成され、この第１の絶縁膜３０の両側のうち、一方の側面には断面矩形の突起状の半導体層９０が形成され、その対向する面には、断面矩形の突起状の半導体層９１が形成されている。
この半導体層９０、９１は、実施例１に示した半導体層２０及び実施例２に示した半導体層８０、８１と同様のものであり、第１の絶縁膜３０に比べて高さが低く、第１の絶縁膜３０の側面と密着してＳＯＩ基板１３のＢＯＸ膜１２上面から突出するように形成されている。この半導体層９０、９１は、ＳＯＩ基板１３のＢＯＸ膜１２表面からの高さ（Ｈ）が２０ｎｍ程度、厚さ（Ｗ）が７ｎｍ程度である。
この半導体層９０、９１の上面９０ｃ及び９１cには、ＳｉＮからなる第２の絶縁膜３１が第１の絶縁膜３０の側面と密着して形成されている。なお、第１の絶縁膜３０と第２の絶縁膜３１は、異なる材料の膜である必要はなく、同一の材料から形成されても良い。
そして、半導体層９０の所定部分には、半導体層９０の第１の側面９０aを覆うようにゲート絶縁膜４０が形成され、半導体層９１の所定部分には、半導体層９１の第１の側面９１aを覆うようにゲート絶縁膜４０が形成されている。
そして、第１の絶縁膜３０、第２の絶縁膜３１、ゲート電極４０及び半導体層９０、９１を覆うようにゲート電極５０が形成されている。なお、このゲート電極５０は、少なくともゲート絶縁膜４０の上面を覆うように形成されていれば良い。
さらに、ゲート電極５０を挟むようにして半導体層９０、９１の両側には、半導体層９０、９１の導電型と逆の導電型（Ｐ型）を持つソース領域６０とドレイン領域７０が互いに離間して形成されている。
さらに、ソース領域６０及びドレイン領域７０表面の各々に金属シリサイド膜６１及び金属シリサイド膜７１が形成されている。これにより、金属シリサイド膜６１とソース領域６０及び金属シリサイド膜７１とドレイン領域７０の間で良好なオーミック接触が得られ、コンタクト抵抗を低減することが可能である。このようにして、本実施例に係る縦型ＭＯＳＦＥＴが形成されている。
本実施例に係る縦型ＭＯＳＦＥＴにおいては、半導体層のうち、ゲート絶縁膜が形成されていないほうの面に形成される第１の絶縁膜３０を共有していることに特徴を有する。これにより、実施例１に示したような縦型ＭＯＳＦＥＴが形成される面積を低減でき、半導体集積回路装置の省面積化を図ることが可能となる。
さらに、ＳＯＩ基板１３の半導体領域１１と半導体層９０、９１の間に絶縁層１２があるため、半導体層９０、９１にチャネルが形成されて電流が流れるときに、半導体領域１１に電流が流れることがなく、リーク電流を低減することが可能である。
次に、上記構造の縦型ＭＯＳＦＥＴの製造方法を図９を用いて説明する。図９は、この縦型ＭＯＳＦＥＴの製造方法の工程断面図である。図９は、図７の線Ｄ１−Ｄ２を通る鉛直面で切断し矢印の方向に眺めた工程’断面図である。
まず、図９（a）に示すように、ＳＯＩ基板１３の半導体領域１１上面全面にＳｉＮ膜１１１をＣＶＤ法で堆積させる。このＳｉＮ膜１１１の上面にリソグラフィー技術を用いて、レジストのマスクパターン１１２を形成する。
次に、レジストのマスクパターン１１２で覆われていない半導体領域１１に、トレンチ１１３を形成する。このトレンチ１１３の形成においては、まず、マスクパターンで覆われていないＳｉＮ膜１１１部分をエッチングで除去した後、異方性ドライエッチングにより半導体領域１１を絶縁層１２に達するまでエッチングしてトレンチ１１３を形成する。このエッチングにおいては、できるだけ、トレンチ１１３の側壁を垂直に形成するのが好ましい。
続いて、図９（ｂ）に示すように、マスクパターン１１２を除去した後、トレンチ１１３内にＳｉＯ２膜１１４を埋め込む。これは、ＣＶＤ法でＳｉＮ膜１１１及び半導体領域１１上にＳｉＯ２膜１１４を堆積させる。このＳｉＯ２膜１１４堆積させる際には、トレンチ１１３内を埋め尽くすように行なう。次に、ＳｉＮ膜１１１上面が露出するまでＣＭＰ法でトレンチ１１３以外のＳｉＯ２膜１１４を研磨し、除去し、トレンチ１１３内にＳｉＯ２膜１１４を埋め込む。
この後、図９（ｃ）に示すように、ＳｉＮ膜１１１をホットリン酸などで選択的に除去する。これにより、図７及び図８に示すように、ＳＯＩ基板１３の絶縁層１２上面から突き出し突起状のＳｉＯ２膜からなる第１の絶縁膜３０が形成される。
次に、図９（ｄ）に示すように、ＳＯＩ基板１３及び第１の絶縁膜３０の全面にＳｉＮ１１５を堆積させる。
この後、図９（ｅ）に示すように、ＲＩＥなどの異方性エッチングにより、ＳｉＮ膜１１５をエッチングし、突起状の第１の絶縁膜３０の側面にＳｉＮからなる側壁を形成する。これにより、突起状の第１の絶縁膜３０の側面に図７及び図８に示すような第２の絶縁膜３１が形成される。
次に、図９（ｆ）に示すように、第２の絶縁膜３１の外側の半導体領域１１を異方性ドライエッチングする。このエッチングは、絶縁層１２が露出するまで行なう。このエッチングにより図７及び図８に示すような突起状の第１の絶縁膜３０の両側にこの第１の絶縁膜３０と密着してＳＯＩ基板１３のＢＯＸ膜表面より突出した突起状の半導体層９０、９１が形成される。
次に、図９（ｇ）に示すように、熱酸化等により、半導体層９０、９１上にゲート酸化膜４０を形成する。さらに、このゲート酸化膜４０膜上にＣＶＤ法によりポリシリコンを形成した後、及びＳｉＮをこの順で堆積させた後、リソグラフィー技術を用いてポリシリコンをパターニングして、ポリシリコンからなるゲート電極５０を形成する。
この後、図７及び図８に示すように、ゲート電極５０の両側、すなわち、チャネル形成領域の両側の半導体層９０、９１に、ソース領域６０とドレイン領域７０を形成する。このソース領域６０とドレイン領域７０は、ゲート電極５０及びＳｉＮ膜をマスクとして、ゲート電極５０下を除く半導体層９０、９１における第１の側面２０ａの左右の両側面内に、イオン注入法によりボロン（Ｂ）を注入することにより、自己整合的に形成される。このＳｉＮ膜は、ゲート電極５０であるポリシリコン膜への不純物の注入を防ぐために設けた。
この後、ソース領域６０及びドレイン領域７０の各々の表面にチタン（Ｔｉ）をスパッタリングなどで形成し、加熱処理を行い、チタンシリサイドからなる金属シリサイド膜６１及び７１をソース領域６０及びドレイン領域７０に形成する。これにより、ソース領域６０と金属シリサイド膜６１との間及びドレイン領域７０と金属シリサイド膜７１との間で良好なオーミック接触が得られる。
以上により、図７及び図８に示すように、ＳＯＩ基板１３の絶縁層１２上に設けた突起状の第１の絶縁膜３０の側面の各々にシングルゲートの縦型ＭＯＳＦＥＴが形成される。
上述した実施例によれば、ＳＯＩ基板１３の半導体領域１１と半導体層９０、９１の間に絶縁層１２があるため、半導体層９０、９１にチャネルが形成されて電流が流れるときに、半導体領域１１に電流が流れることがなく、リーク電流を低減することが可能である。
さらに、素子分利用絶縁膜を埋め込む必要がなく、半導体集積回路装置の製造工程を簡略化することが可能となる。
また上記製造方法によれば、ＳＯＩ基板１３を用いているので、トレンチ形成の際や、チャネル幅を決めるエッチングを行なう際に、絶縁層１２がエッチングストッパとしての役割を果たすため加工しやすい。
本発明の第４の実施例に係る縦型ＭＯＳＦＥＴを図１０乃至図１４を用いて説明する。図１０は、本発明の第４の実施例に係る縦型ＭＯＳＦＥＴの構造を示す斜視図である。図１１は、図１０の線Ｅ１−Ｅ２を通る水平面で切断し矢印の方向に眺めたＥ１−Ｅ２断面図である。本実施例は、ソース・ゲート間及びドレイン・ゲート間にのみ特徴を有するので、第１の実施例乃至第３の実施例のいずれの縦型ＭＯＳＦＥＴにも適用可能である。その一例として、第３の実施例の縦型ＭＯＳＦＥＴに適用した例について説明する。各図において、第３の実施例と同一部分は同一符号を付し、その説明を省略する。
すなわち、本実施例は、ゲート電極５０の端部とソース領域６０の端部との間にソースオフセット２３を設け、またゲート電極５０の端部とドレイン領域７０の端部との間にドレインオフセット２４を設けたものである。
このように、ソースオフセット２３及びドレインオフセット２４を設けることにより、ソース領域６０の端部及びドレイン領域７０の端部での電界を緩和することが可能となり、短チャネル効果を抑制することが可能となり、同じオフ電流で規格化したときに高い電流駆動力を得ることが可能である。
このソースオフセット２３及びドレインオフセット２４は、ソース及びドレインがメタルソース及びメタルドレイン構造としたときには、更なる効果が得られる。
また、チャネルが形成される半導体層１００、１０１は、２e17cm-3程度以下という低い不純物濃度である。そのため、ソースオフセット２３及びドレインオフセット２４を有していても、ソース領域６０の端部若しくはドレイン領域７０の端部近傍のチャネル形成部の抵抗を低減することが可能である。
次に、上記構造の縦型ＭＯＳＦＥＴの製造方法を図１２を用いて説明する。図１２は、この縦型ＭＯＳＦＥＴの製造方法の工程断面図である。図１２は、図１０の線Ｅ１−Ｅ２を通る水平面で切断し矢印の方向に眺めた工程断面図である。
本実施例は、上記第３の実施例とは、ソース領域及びドレイン領域の形成方法が異なだけであり、第３の実施例とは、ポリシリコンからなるゲート電極５０を堆積させる工程までは同一であるため、その工程説明を省略する。
図１２（a）に示すように、ゲート電極５０をゲート絶縁膜４０上に形成した後、図１２（ｂ）に示すように半導体層２０、ゲート絶縁膜４０及びゲート電極５０上に、ＳｉＮ膜１３５を形成する。
この後、図１２（ｃ）に示すように、エッチバックを行い、ゲート絶縁膜４０及びゲート電極５０の側壁にＳｉＮ側壁１３６をゲート電極５０に対して自己整合的に形成する。ゲート電極の高さをＦｉｎよりも２倍以上高くしておくと、ＳｉＮをゲートの側面部だけに残留させることが可能である。
さらに、図１２（d）に示すように、ゲート電極５０及びＳｉＮ側壁１３６をマスクにして、ＳｉＮ側壁１３６の外側の半導体層２０における第１の側面２０ａの左右両側の表面部分に、イオン注入法によりボロン（Ｂ）を注入してソース領域６０及びドレイン領域７０を形成する。これにより、ソース領域６０とゲート電極５０下のチャネル形成部分との間及びドレイン領域７０とゲート電極５０下のチャネル形成部分との間に、ソースオフセット２３及びドレインオフセット２４が形成される。このソースオフセット２３及びドレインオフセット２４の幅（l）は、ＳｉＮ側壁１３６の幅によって決まる。このソース領域６０及びドレイン領域７０はＳｉＮ側壁１３６に対して自己整合的に形成される。
この後、ソース領域６０及びドレイン領域７０の各々の表面にチタン（Ｔｉ）をスパッタリングなどで形成し、加熱処理を行い、チタンシリサイドからなる金属シリサイド膜６１及び７１をソース領域６０及びドレイン領域７０に形成する。これにより、ソース領域６０と金属シリサイド膜６１との間及びドレイン領域７０と金属シリサイド膜７１との間で良好なオーミック接触が得られる。
以上により、ゲート電極５０のエッジ部分とソース領域６０の間にソースオフセット２３及びゲート電極５０のエッジ部分とドレイン領域７０の間にドレインオフセット２４を有する縦型ＭＯＳＦＥＴが形成される。
１０ 半導体基板
１１ 半導体領域
１２ 絶縁層(ＢＯＸ膜)
１３ ＳＯＩ基板
２０、８０、８１、９０、９１、１００、１０１ 半導体層
２０ａ 第１の側面
２０ｂ 第２の側面
２０ｃ 上面
２３ ソースオフセット
２４ ドレインオフセット
３０ 第１の絶縁膜
３１ 第２の絶縁膜（ＳｉＯ２）
３２ 第３の絶縁膜
３５ ＳｉＮ膜
３３、３６ ＳｉＮ側壁
３４ 絶縁膜
４０ ゲート絶縁膜
５０ ゲート電極
６０ ソース領域
７０ ドレイン領域
６１、７１ 金属シリサイド膜
８０a、８１a 側面
８０c、８１c 上面
１１１、１１５、１３５ ＳｉＮ膜
１１２ マスクパターン
１１３ トレンチ（溝）
１１４ ＳｉＯ２膜
１３６ ＳｉＮ側壁
１１ 半導体領域
１２ 絶縁層(ＢＯＸ膜)
１３ ＳＯＩ基板
２０、８０、８１、９０、９１、１００、１０１ 半導体層
２０ａ 第１の側面
２０ｂ 第２の側面
２０ｃ 上面
２３ ソースオフセット
２４ ドレインオフセット
３０ 第１の絶縁膜
３１ 第２の絶縁膜（ＳｉＯ２）
３２ 第３の絶縁膜
３５ ＳｉＮ膜
３３、３６ ＳｉＮ側壁
３４ 絶縁膜
４０ ゲート絶縁膜
５０ ゲート電極
６０ ソース領域
７０ ドレイン領域
６１、７１ 金属シリサイド膜
８０a、８１a 側面
８０c、８１c 上面
１１１、１１５、１３５ ＳｉＮ膜
１１２ マスクパターン
１１３ トレンチ（溝）
１１４ ＳｉＯ２膜
１３６ ＳｉＮ側壁
Claims (5)
- 半導体基板上面の一部に形成された突起状の半導体層と、
前記半導体層の第１の側面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体層の第２の側面に形成され、前記ゲート絶縁膜に比べて幅が厚い絶縁膜と、
前記ゲート電極を挟むように前記半導体層内に形成されたソース領域及びドレイン領域と
を有することを特徴とする半導体集積回路装置。 - 半導体基板上面の一部に突起状に形成された第１の絶縁膜と、
前記半導体基板上面部分に、前記第１の絶縁膜の対向する両側面にそれぞれ第１の側面が密着して形成された突起状の第１及び第２の半導体層と、
前記第１及び第２の半導体層の上面に形成された第２の絶縁膜と、
前記第１及び第２の半導体層の前記第１の側面と対向する第２の側面上にそれぞれ形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極を挟むように前記第１及び第２の半導体層内の前記第２の側面にそれぞれ形成されたソース領域及びドレイン領域と、
を有することを特徴とする半導体集積回路装置。 - 前記第１の絶縁膜は、前記ゲート絶縁膜に比べて幅が厚いことを特徴とする請求項２記載の半導体集積回路装置。
- 半導体基板に溝を形成し、前記溝内に一端部が埋め込まれ、且つ他端部が前記半導体基板表面より突起する突起状の第１の絶縁膜を形成する工程と、
前記突起状の第１の絶縁膜の側部に第２の絶縁膜からなる側壁を形成する工程と、
前記突起状の第１の絶縁膜及び前記第２の絶縁膜をマスクとして、前記第１の絶縁膜の両側の前記半導体基板部分を途中までエッチングし、前記第２の絶縁膜下に突起状の第１及び第２の半導体層を形成する工程と、
前記第１及び第２の半導体層の側面にゲート絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記第２の絶縁膜を跨いで、前記第１の半導体層の側面の前記ゲート絶縁膜表面から前記第２の半導体層の側面のゲート絶縁膜にわたってゲート電極を形成する工程と、
前記ゲート電極を挟むように前記第１及び第２の半導体層の側面に不純物を注入し、ソース領域及びドレイン領域を形成する工程と
を有することを特徴とする半導体集積回路装置の製造方法。 - 半導体基板に溝を形成し、前記溝内に一端部が埋め込まれ、且つ他端部が前記半導体基板表面より突起する突起状の第１の絶縁膜を形成する工程と、
前記突起状の第１の絶縁膜の側部に第２の絶縁膜からなる側壁を形成する工程と、
前記突起状の第１の絶縁膜及び前記第２の絶縁膜をマスクとして、前記第１の絶縁膜の両側の前記半導体基板部分を途中までエッチングし、前記第２の絶縁膜下に突起状の第１及び第２の半導体層を形成する工程と、
前記第１及び第２の半導体層の側面にゲート絶縁膜を形成する工程と、
前記第１の絶縁膜及び前記第２の絶縁膜を跨いで、前記第１の半導体層の側面の前記ゲート絶縁膜表面から前記第２の半導体層の側面のゲート絶縁膜にわたってゲート電極を形成する工程と、
前記半導体基板のうち、前記第２の絶縁膜、前記ゲート絶縁膜及び前記ゲート電極に覆われている部分の側部に側壁を形成する工程と、
前記半導体基板のうち、前記第２の絶縁膜、前記ゲート絶縁膜、前記ゲート電極及び前記側壁に覆われていない部分に不純物を注入し、ソース領域及びドレイン領域を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004316686A JP2006128494A (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置及びその製造方法 |
| US11/260,252 US20060091433A1 (en) | 2004-10-29 | 2005-10-28 | Semiconductor integrated circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004316686A JP2006128494A (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006128494A true JP2006128494A (ja) | 2006-05-18 |
Family
ID=36260808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004316686A Abandoned JP2006128494A (ja) | 2004-10-29 | 2004-10-29 | 半導体集積回路装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060091433A1 (ja) |
| JP (1) | JP2006128494A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016615A (ja) * | 2007-07-05 | 2009-01-22 | Toshiba Corp | 半導体記憶装置 |
| JP2010502009A (ja) * | 2006-08-22 | 2010-01-21 | マイクロン テクノロジー， インク． | フィン電界効果トランジスタを製造するためのシステムと方法 |
| JP2011014753A (ja) * | 2009-07-03 | 2011-01-20 | Hitachi Ltd | 半導体装置 |
| JP2011066362A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 半導体装置 |
| JP2015073039A (ja) * | 2013-10-04 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101225641B1 (ko) * | 2006-12-27 | 2013-01-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9991384B2 (en) * | 2015-01-15 | 2018-06-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device including fin structures and manufacturing method thereof |
| CN107039522B (zh) | 2016-02-04 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03187272A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
| US6635909B2 (en) * | 2002-03-19 | 2003-10-21 | International Business Machines Corporation | Strained fin FETs structure and method |
| US6645797B1 (en) * | 2002-12-06 | 2003-11-11 | Advanced Micro Devices, Inc. | Method for forming fins in a FinFET device using sacrificial carbon layer |
| JP2004214413A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
| JP2004348806A (ja) * | 2003-03-26 | 2004-12-09 | Sharp Corp | 半導体記憶装置およびそれを備えた携帯電子機器 |
| US6762448B1 (en) * | 2003-04-03 | 2004-07-13 | Advanced Micro Devices, Inc. | FinFET device with multiple fin structures |
| US6967143B2 (en) * | 2003-04-30 | 2005-11-22 | Freescale Semiconductor, Inc. | Semiconductor fabrication process with asymmetrical conductive spacers |
| JP3860582B2 (ja) * | 2003-07-31 | 2006-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
| US7112483B2 (en) * | 2003-08-29 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a device having multiple silicide types |
| US6998301B1 (en) * | 2003-09-03 | 2006-02-14 | Advanced Micro Devices, Inc. | Method for forming a tri-gate MOSFET |
| KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7091566B2 (en) * | 2003-11-20 | 2006-08-15 | International Business Machines Corp. | Dual gate FinFet |
| US7247912B2 (en) * | 2004-01-05 | 2007-07-24 | International Business Machines Corporation | Structures and methods for making strained MOSFETs |
| US6974983B1 (en) * | 2004-02-02 | 2005-12-13 | Advanced Micro Devices, Inc. | Isolated FinFET P-channel/N-channel transistor pair |
| US7056773B2 (en) * | 2004-04-28 | 2006-06-06 | International Business Machines Corporation | Backgated FinFET having different oxide thicknesses |
-
2004
- 2004-10-29 JP JP2004316686A patent/JP2006128494A/ja not_active Abandoned
-
2005
- 2005-10-28 US US11/260,252 patent/US20060091433A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010502009A (ja) * | 2006-08-22 | 2010-01-21 | マイクロン テクノロジー， インク． | フィン電界効果トランジスタを製造するためのシステムと方法 |
| JP2009016615A (ja) * | 2007-07-05 | 2009-01-22 | Toshiba Corp | 半導体記憶装置 |
| JP2011014753A (ja) * | 2009-07-03 | 2011-01-20 | Hitachi Ltd | 半導体装置 |
| JP2011066362A (ja) * | 2009-09-18 | 2011-03-31 | Toshiba Corp | 半導体装置 |
| JP2015073039A (ja) * | 2013-10-04 | 2015-04-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060091433A1 (en) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470951B2 (en) | Hybrid-FET and its application as SRAM | |
| KR100748261B1 (ko) | 낮은 누설전류를 갖는 ｆｉｎ 전계효과트랜지스터 및 그제조 방법 | |
| TWI427768B (zh) | 積體電路結構及其形成方法 | |
| US6525403B2 (en) | Semiconductor device having MIS field effect transistors or three-dimensional structure | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US8410547B2 (en) | Semiconductor device and method for fabricating the same | |
| US20050285186A1 (en) | Semiconductor device and method of fabricating the same | |
| US7285456B2 (en) | Method of fabricating a fin field effect transistor having a plurality of protruding channels | |
| US20070102761A1 (en) | Semiconductor device and method of fabricating the same | |
| KR20060046490A (ko) | 전계효과트랜지스터 및 그 제조방법 | |
| JP2011119724A (ja) | マルチフィン高さを有するＦｉｎＦＥＴ | |
| JP2009071294A (ja) | 複数ゲート電界効果トランジスタ構造およびその製造方法 | |
| KR20050116073A (ko) | 반도체 소자들 및 그 형성 방법들 | |
| JP2005252268A (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
| KR100769418B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2008523610A (ja) | サドル型ｍｏｓ素子 | |
| JP2005085960A (ja) | 半導体装置及びその製造方法 | |
| KR102449211B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 | |
| JP2006269975A (ja) | 半導体装置及びその製造方法 | |
| TWI324393B (en) | A semiconductor structure and a method of forming metal oxide semiconductor device | |
| US20060091433A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US20160111322A1 (en) | Finfet semiconductor device having local buried oxide | |
| KR20050078729A (ko) | 반도체 장치 및 이의 형성 방법 | |
| KR101674179B1 (ko) | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법 | |
| JP4470188B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081210 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090825 |